JPH08254970A

JPH08254970A - ディスプレイ装置

Info

Publication number: JPH08254970A
Application number: JP7057473A
Authority: JP
Inventors: Sadao Tsuruga; 貞雄鶴賀; Ikuya Arai; 郁也荒井; Kozo Masuda; 浩三増田; Jiro Kawasaki; 二郎川崎; Takeshi Sano; 剛佐野; Tamotsu Nagabayashi; 保長林
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-03-16
Filing date: 1995-03-16
Publication date: 1996-10-01

Abstract

(57)【要約】【目的】入力信号に位相及び周波数ジッタを含んだ信号
を入力した場合にも良好な映像を表示できるようにす
る。【構成】読み出し側クロック発生部３０は、入力信号が
安定した信号であるときにはこの入力信号に同期させた
クロックを選択し、不安定な入力信号に対しては入力信
号に非同期で生成した安定なクロックを選択し、これを
読み出し側クロックとして出力するようにし、入力信号
に位相及び周波数ジッタを含んだ信号を入力した場合で
も良好な映像を表示することができるようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ端末機な
どのディスプレイ装置に係り、仕様が異なる各種のコン
ピュータや各種のテレビジョンや映像出力装置などの種
々の規格の映像信号を表示することを可能とするディス
プレイ装置に関する。

【０００２】

【従来の技術】各種のコンピュータなどが発生する映像
信号（ビデオ信号）は仕様が統一されておらず、水平走
査周波数（以下、ｆ_H という），垂直走査周波数（以
下、ｆ_Vという），映像表示期間，映像表示位置，映像
帰線期間などが異なるために、一般的には、各々の映像
信号に対応した専用のディスプレイ装置が必要である。
また、一台のディスプレイ装置で種々の映像信号に対応
した適切な映像を表示するために、マルチスキャンディ
スプレイ装置がある。このマルチスキャンディスプレイ
装置は、多種多様な仕様の映像信号に対応するために、
偏向系回路に能動素子を多用し、また、動作の安定度や
信頼性を保つために回路規模は増大し、その結果、この
ようなディスプレイ装置は、製作や調整が困難であると
いう問題がある。

【０００３】最近、高解像度化の要求が高まっており、
映像信号の走査周波数は高い方へ移行しつつある。従っ
て、ディスプレイ装置で対応すべき信号の仕様範囲は拡
大している。更に、近年、前記コンピュータ映像信号の
表示に加えてテレビジョン（ＮＴＳＣ）信号やハイビジ
ョン（ＨＤ）信号も表示することができるディスプレイ
装置が要求されてきている。具体的には、映像信号のｆ
_H の観点では、ＮＴＳＣ信号の１５.７５kHzから高精細
映像やＣＡＤ／ＣＡＭクラス（１６００ドット×１２０
０ラインの解像度）の信号に匹敵する約１１０ｋHz程度
まで対応できるディスプレイ装置が望まれている。

【０００４】このような極めて広範囲の周波数（ｆ_H :
１５〜１１０ｋHz）の映像信号を扱うことは、従来の技
術では困難であった。つまり、偏向回路部の素子定数の
切り替え制御回路の煩雑さや部品点数が増し、動作の信
頼性確保のために回路規模は増大する。その上、各種の
映像信号の画質や画面歪などに対応した性能を確保する
ことが難しくなってくる。このため、調整個所が増加
し、コストも増加する。

【０００５】このような問題を解決する方法として、映
像信号をデジタル的に処理して所望の水平及び垂直走査
線周波数の映像信号に変換する周波数（解像度）変換回
路（以下、スキャンコンバータという）を用いる方法が
ある。このスキャンコンバータを用いた例としては、特
開平１−２３２３９４号公報や特開平６−１３８８３４
号公報に記載されたディスプレイ装置がある。

【０００６】以下、図面を参照しながら、上記従来のデ
ィスプレイ装置について説明する。

【０００７】図１１は、その概略構成を例を示したもの
である。図１１において、１はＡ／Ｄ変換部、２はメモ
リ部、３はＤ／Ａ変換部、４は同期分離部、５は第１の
ＰＬＬ（Phase-Locked-Loop）回路部（１）、６は第２
のＰＬＬ回路部（２）、７は制御部、８は同期信号再生
部、９はディスプレイ部である。

【０００８】コンピュータ等から供給される種々の仕様
の入力映像信号１０は前記Ａ／Ｄ変換部１に入力され、
入力同期信号１２は前記同期分離部４により入力水平同
期信号１６と入力垂直同期信号１７に分離される。ＰＬ
Ｌ回路部（１）５は、入力水平同期信号１６に位相同期
し且つ該入力水平同期信号１６の周波数ｆ_H のＮ倍
（Ｎ：自然数）の周波数の書き込み側クロック信号１３
を生成してＡ／Ｄ変換部１，メモリ２及び制御部７に供
給する。ＰＬＬ回路部（２）６は、入力水平同期信号１
６に位相同期し且つ該入力水平同期信号１６の周波数ｆ
_H のＭ倍（Ｍ：自然数）の周波数の読み出し側クロック
信号１４を生成してＤ／Ａ変換部３，メモリ２及び制御
部７に供給する。Ａ／Ｄ変換部１は、入力映像信号１０
を書き込み側クロック信号１３によって標本化（サンプ
リング）してデジタルデータ１８をメモリ２に供給す
る。メモリ２は、書き込み側クロック信号１３及び制御
部７からの制御信号２０に基づいて前記デジタルデータ
１８を書き込み、読み出し側クロック信号１４及び制御
部７からの制御信号２０に基づいてデジタルデータ１９
を読み出してＤ／Ａ変換部３に供給する。Ｄ／Ａ変換部
３は、デジタルデータ１９を読み出し側クロック信号１
４に基づいて出力映像信号１１に変換してディスプレイ
９に供給する。

【０００９】同期信号生成部８は、制御部７に制御さ
れ、ＰＬＬ回路部(２)６から供給されるクロックを用い
て出力同期信号１５を生成してディスプレイ９に供給す
る。

【００１０】

【発明が解決しようとする課題】以上の如き構成のディ
スプレイ装置においては、偏向回路部の調整個所の増加
を抑えながら極めて広範囲の走査周波数の映像信号を扱
うことが可能となる。しかしながら、ＮＴＳＣ信号をこ
のようなディスプレイ装置に表示する場合には、同期状
態が不安定になる問題が生じる。つまり、ＮＴＳＣ方式
の信号源は多様であり、例えば、ＬＤ(レーザディスク)
や受信状態が良好のテレビ放送等からは比較的安定な入
力映像信号１０及び入力同期信号１２が得られるが、Ｖ
ＴＲや受信状態が悪いテレビ放送等からの入力映像信号
１０及び入力同期信号１２は非常に不安定となり、位相
及び周波数ジッタを含んだ信号となる。このような位相
及び周波数ジッタを含んだ入力同期信号１２に位相同期
して、前記ＰＬＬ回路部５，６により書き込み側クロッ
ク信号１３及び読み出し側クロック信号１４を生成した
場合には、ジッタ成分をある程度は吸収可能であるが完
全には吸収でず、場合によってはジッタ成分を増やして
しまう。一般的に、このような従来のディスプレイ装置
においてＮＴＳＣ信号を表示する場合の書き込み側クロ
ック信号の周波数ｆ_WCLK は、ｆ_WCLK ＝１４．３ＭHzで
ある。また、読み出し側クロック信号の周波数ｆ_RCLK
は、ｆ_RCLK ≧２８．６ＭHzである。周知のことである
が、デジタル処理をする場合のクロックジッタＴ_JIT
は、クロック周期の１／１０以下であることが必要であ
る。従って、前記書き込みクロック信号のクロックジッ
タＴ_JIT は７ns以下、読み出し側クロック信号のクロッ
クジッタＴ_JIT は３．５ns以下であることが必要であ
る。これは、読み出し側クロック信号の周波数ｆ_RCLK
の値がＮＴＳＣ信号の２倍速変換処理を行なう場合であ
るが、Ｋ倍速（Ｋ：自然数）変換処理を行なう場合のク
ロックジッタＴ_JIT は７／Ｋns以下とすることが必要と
なる。

【００１１】ＶＴＲ等から位相及び周波数ジッタを含ん
だ信号が入力された場合は、書き込みクロック信号のク
ロックジッタ必要値は満足できるが、読み出し側クロッ
ク信号のクロックジッタ必要値を満足できない場合が多
い（特にＫ≧４のとき）。

【００１２】本発明は、このような従来の問題点を解決
するもので、極めて広範囲な走査周波数の映像信号を扱
うことを可能にしたディスプレイ装置において、入力信
号に位相及び周波数ジッタを含んだ信号を入力した場合
でも良好な映像を表示することができるディスプレイ装
置を提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明は、入力映像信号
をデジタル的に処理して所望の水平及び垂直走査周波数
の映像信号に変換する周波数変換手段を内蔵するディス
プレイ装置において、入力同期信号に同期したクロック
を発生する第１のクロック発生回路と、非同期のクロッ
ク信号を発生する第２のクロック発生回路と、これらの
クロック発生回路の一方を選択して前記ディジタル処理
のためのクロックを発生する選択手段を備えたことを特
徴とする。

【００１４】

【作用】選択手段は、入力信号が安定した信号であると
きにはこの入力信号に同期させたクロックを選択し、不
安定な入力信号に対しては、非同期で生成した安定なク
ロックを選択し、これを読み出し側クロックとして出力
する。従って、広範囲の走査周波数の映像信号を扱うこ
とが可能なディスプレイ装置において、入力信号に位相
及び周波数ジッタを含んだ信号を入力した場合でも良好
な映像を表示することができる。

【００１５】

【実施例】以下、図面を参照して本発明の実施例を詳述
する。

【００１６】図１は、本発明になるディスプレイ装置の
第１の実施例を示すブロック図である。図１において、
１はＡ／Ｄ変換部、２はメモリ部、３はＤ／Ａ変換部、
４は同期分離部、３４は書き込み側クロック発生部を構
成する第１のＰＬＬ（Phase-Locked-Loop）回路部
(１)、３０は第２のＰＬＬ回路(２)３１と独立した非同
期クロック発生回路３２と手動操作型の選択スイッチ３
３により構成される読み出し側クロック発生部、７は制
御部、８は同期信号生成部、９は偏向回路及びビデオ回
路等を含むディスプレイ部である。

【００１７】次に、このように構成されたディスプレイ
装置の動作について説明する。コンピュータ等の種々の
仕様の入力映像信号はＡ／Ｄ変換部１に入力され、入力
同期信号は同期分離部４に入力されて入力水平同期信号
と入力垂直同期信号に分離される。第１のＰＬＬ回路部
（１）３４は、制御部７により出力周波数の設定が行な
われ、入力される入力水平同期信号の周波数ｆ_H のＮ倍
（Ｎ：自然数）の周波数ｆ_WCLK で該入力水平同期信号
と位相同期した書き込み側クロック信号を生成してＡ／
Ｄ変換部１，メモリ２及び制御部７に供給する。読み出
し側クロック発生部３０の構成要素である第２のＰＬＬ
回路部(２)３１は、制御部７によって出力周波数の設定
が行なわれ、入力される入力垂直同期信号と位相同期し
且つ該入力垂直同期信号の周波数ｆ_H のＭ倍（Ｍ：自然
数）の周波数ｆ_RCLK の読み出し側クロック信号（１）
を生成する。また、非同期クロック発生回路３２は、制
御部７によって出力周波数が制御され、入力水平同期信
号に対して非同期で該入力水平同期信号の周波数ｆ_H の
ほぼＭ倍（Ｍ：自然数）の周波数ｆ_RCLK の読み出し側
クロック信号（２）を生成する。更に、選択スイッチ３
３は、生成された前記読み出し側クロック信号（１），
（２）の一方を選択してＤ／Ａ変換部３，メモリ２及び
制御部７に読み出し側クロック信号として供給する。Ａ
／Ｄ変換部１は、入力映像信号を書き込み側クロック信
号に基づいて標本化(サンプリング)してデジタルデータ
を作成してメモリ２に出力する。メモリ２は、書き込み
側クロック信号及び制御部７からの制御信号に基づいて
前記デジタルデータを書き込んで記憶し、選択スイッチ
３３により選択して出力された読み出し側クロック信号
及び制御部７からの制御信号に基づいて該デジタルデー
タを読み出してＤ／Ａ変換部３に供給する。Ｄ／Ａ変換
部３は、デジタルデータを読み出し側クロック信号に基
づいてアナログ形態の出力映像信号に変換してディスプ
レイ部９に供給する。同期信号生成部８は、制御部７に
制御され、選択スイッチ３３により選択された読み出し
側クロック信号を用いて出力同期信号を生成してディス
プレイ９部の偏向回路に供給する。

【００１８】具体的な動作としては、例えば、ＶＴＲや
受信状態が悪いテレビ放送等のように非常に不安定な位
相及び周波数ジッタを含んだ信号が入力される場合は、
前記選択スイッチ３３を読み出し側クロック信号（２）
を選択して出力するように設定する。そして、ＬＤ(レ
ーザディスク)やコンピュータ等の比較的安定な信号が
入力される場合には、前記スイッチ３３を読み出し側ク
ロック信号（１）を選択して出力するように設定する。

【００１９】このように構成することにより、入力信号
として位相及び周波数ジッタを含んだ信号を入力した場
合でも、読み出し側クロック信号は位相及び周波数ジッ
タがなくなり（書き込み側クロック信号の周期の１／１
０以下である）、その結果、ディスプレイ部９は良好な
映像を表示することが可能となる。

【００２０】図２は、図１に示す第１の実施例であるデ
ィスプレイ装置における読み出し側クロック発生部３０
の変形例を示している。図２において、３９は定電圧
源、４０は位相比較器、４１はローパスフィルタ、４２
は手動操作型の選択スイッチ、４３は電圧制御発振器、
４４は分周器である。

【００２１】次に、このように構成された読み出し側ク
ロック発生部３０の動作について説明する。先ず、ＬＤ
(レーザディスク)やコンピュータ等から比較的安定な信
号が入力される場合について説明する。位相比較器４０
は、入力水平同期信号５０（ｆ_H）と後述する分周器４
４の出力信号５１（ｆ_O）を入力して該２つの入力信号
の位相を比較する。ローパスフィルタ４１は、この位相
比較器４０から出力された位相比較出力信号５２を処理
して低周波成分信号５３を取り出して選択スイッチ４２
の一方の入力端子６０に供給する。この選択スイッチ４
２の他方の入力端子６１は、定電圧源３２の電圧を入力
する。この例のように入力信号が比較的安定な信号であ
る場合には、選択スイッチ４２は入力端子６０を選択す
るように設定する。従って、電圧制御発振器４３は、低
周波成分信号５３を制御電圧として入力することにな
る。これにより、電圧制御発振４３の発振周波数は位相
比較器４０に入力される２つの入力信号の位相差に応じ
て制御され、この電圧制御発振器４３からは入力水平同
期信号５０に位相が一致した読み出し側クロック信号５
４を発生する。そして、分周器４４は、この読み出し側
クロック信号５４を入力してＭ（Ｍ：自然数）分周した
出力信号５１を前述したように位相比較器４０にフィー
ドバックする。この結果、電圧制御発振器４３からは、
リファレンス信号としての入力水平同期信号５０の周波
数ｆ_H のＭ倍の周波数ｆ_RCLK で且つ位相が一致して位
相ロック状態の読み出し側クロック信号５４が得られる
ことになる。つまり、この読み出し側クロック発生部３
０は、ＰＬＬ(Phase-Locked-Loop)回路として働く。

【００２２】一方、ＶＴＲや受信状態が悪いテレビ放送
等のように非常に不安定で位相及び周波数ジッタを含ん
だ信号が入力される場合について説明する。この場合、
前記選択スイッチ４２は、入力端子６１を選択するよう
に設定する。従って、電圧制御発振器４３は、定電圧源
３２から発生する電圧値Ｖで発振周波数ｆ_CLK が制御さ
れた読み出し側クロック信号５４を発生する。つまり、
このような設定では、この読み出し側クロック発生部３
０は、ＰＬＬ回路として動作せずに周波数ｆ_CLK を固定
した発振回路として働く。一般に、ＶＴＲや受信状態が
悪いテレビ放送等のＮＴＳＣ信号が入力信号となる場合
は、電圧制御発振器４３がＮＴＳＣ信号のカラー・サブ
キャリア（ｆ_SC ＝３．５７９５４５ＭHz）のＮ倍（Ｎ
≧２）の周波数ｆ_CLK で発振するように定電圧源３２の
電圧値Ｖを設定する。

【００２３】このように構成することにより、入力信号
に位相及び周波数ジッタを含んだ信号を入力した場合で
も、読み出し側クロック信号５４が位相及び周波数ジッ
タが少ない（ｆ_CLK の周期の１／１０以下である）良好
なクロック信号となるようにすることが可能となる。

【００２４】図３は、本発明になるディスプレイ装置の
第２の実施例を示すブロック図である。この実施例は、
図１に示した第１の実施例における選択スイッチ３３を
自動制御できるように工夫した実施例である。この実施
例は、第１の実施例の構成にジッタ検出部７２及びスイ
ッチ制御部７１を追加した構成である。

【００２５】図１に示した第１の実施例の構成要素と同
じ部分、つまり、Ａ／Ｄ変換部１，メモリ部２，Ｄ／Ａ
変換部３，同期分離部４，第１のＰＬＬ（Phase-Locked
-Loop）回路部（１）３４，第２のＰＬＬ回路（２）３
１と非同期クロック発生回路３２と選択スイッチ３３に
より構成された読み出し側クロック発生部３０，制御部
７，同期信号生成部８，ディスプレイ部９から成る部分
の構成及び作用効果は第１の実施例と共通するのでその
説明を省略し、新規部分について説明する。

【００２６】ジッタ検出部７２は、入力水平同期信号５
０を入力してそのジッタ量を検出し、その結果をスイッ
チ制御部７１に送る。スイッチ制御部７１は、入力信号
のジッタ量に応じて選択スイッチ３３を切り換える。例
えば、入力信号がＶＴＲや受信状態の悪いテレビ放送等
のように非常に不安定で位相及び周波数ジッタを含んだ
信号の場合は、ジッタ検出部７２は「ジッタあり」のジ
ッタ検出信号をスイッチ制御部７１に送り、スイッチ制
御部７１は、このジッタ検出信号に応動しで選択スイッ
チ３３がクロック発生回路３２を選択するように該選択
スイッチ３３を切り換える制御信号を発生する。

【００２７】また、入力信号がＬＤ(レーザディスク)や
コンピュータ等からの信号のように比較的安定な信号の
場合は、ジッタ検出部７２は「ジッタなし」のジッタ検
出信号をスイッチ制御部７１に送り、スイッチ制御部７
１は、ジッタ検出信号に応動して選択スイッチ３３がＰ
ＬＬ回路部(２)３１を選択するように該選択スイッチ３
３を切り換える制御信号を発生する。

【００２８】このように構成することにより、入力信号
に位相及び周波数ジッタを含んだ信号が入力される場合
には、読み出し側クロック信号５４が位相及び周波数ジ
ッタの少ない（ｆ_CLK の周期の１／１０以下である）良
好なクロック信号となるように、読み出し側クロック発
生部３０のクロック生成特性を自動的に切り換え制御す
ることができる。

【００２９】図４は、図３に示す第２の実施例であるデ
ィスプレイ装置における読み出し側クロック発生部３０
の変形例を示している。この変形例は、図２に示した変
形例の構成にジッタ検出部７２とスイッチ制御部７１を
追加した構成である。従って、図２に示した変形例の構
成要素と同じ部分、つまり、位相比較器４０，ローパス
フィルタ４１，選択スイッチ４２，定電圧源３９，電圧
制御発振器４３，分周器４４からなる部分の構成及び作
用効果は図２の変形例と共通するので説明を省略し、新
規部分について説明する。

【００３０】ジッタ検出部７２は、入力される水平走査
周波数ｆ_H の入力水平同期信号５０のジッタ量を検出
し、その結果をスイッチ制御部７１に送る。スイッチ制
御部７１は、入力信号のジッタ量に応じて選択スイッチ
４２を切り換える。例えば、入力信号がＶＴＲや受信状
態の悪いテレビ放送等の信号のように非常に不安定で位
相及び周波数ジッタを含んだ信号の場合は、ジッタ検出
部７２は、「ジッタあり」のジッタ検出信号をスイッチ
制御部７１に送り、スイッチ制御部７１は、選択スイッ
チ４２が入力端子６１側を選択するように該選択スイッ
チ４２を切り換える制御信号を発生する。

【００３１】また、入力信号がＬＤ(レーザディスク)や
コンピュータ等からの信号のように比較的安定な信号の
場合は、ジッタ検出部７２は「ジッタなし」のジッタ検
出信号をスイッチ制御部７１に送り、スイッチ制御部７
１は、このジッタ検出信号に応動して選択スイッチ４２
が入力端子６０を選択するように該選択スイッチ４２を
切り換える制御信号を発生する。

【００３２】このように構成することにより、入力信号
に位相及び周波数ジッタを含んだ信号を入力した場合に
は、読み出し側クロック信号５４（ｆ_CLK ）が位相及び
周波数ジッタのない（ｆ_CLK の周期の１／１０以下であ
る）良好なクロック信号となるように、読み出し側クロ
ック発生部３０のクロック生成特性を自動的に切り換え
制御することができる。

【００３３】図５は、図４に示す変形例におけるジッタ
検出系の変形例を示している。この変形例は、電圧制御
発振器４３から出力される読み出し側クロック信号５４
のジッタを検出してスイッチ制御部７１にジッタ検出信
号を供給するジッタ検出部７３を設けた構成である。こ
の変形例において、図４に示す変形例と同じ部分、つま
り、位相比較器４０，ローパスフィルタ４１，選択スイ
ッチ４２，定電圧源３９，電圧制御発振器４３，分周器
４４からなる部分の構成及び作用効果については共通で
あるので説明を省略し、この変形例の新規部分について
説明する。

【００３４】水平走査周波数ｆ_H の新規な入力水平同期
信号５０が入来すると、スイッチ制御部７１は、選択ス
イッチ４２が入力端子６０側を選択するように該選択ス
イッチ４２を制御する。その結果、この読み出し側クロ
ック発生部３０はＰＬＬ回路として動作し、電圧制御発
振器４３から出力される読み出し側クロック信号５４
は、水平同期信号５０の水平走査周波数ｆ_H のＭ倍の周
波数ｆ_CLK で位相が一致した位相ロック状態となり、こ
の読み出し側クロック信号５４はジッタ検出部７３に入
力される。ジッタ検出部７３はクロック信号５４のジッ
タ量を検出し、その検出結果をスイッチ制御部７１に送
る。そして、スイッチ制御部７１は入力信号のジッタ量
に応じて選択スイッチ４２を切り換える。例えば、入力
信号がＶＴＲや受信状態の悪いテレビ放送等のように非
常に不安定で位相及び周波数ジッタを含んだ信号の場
合、このジッタを検出したジッタ検出部７３は、選択ス
イッチ４２が入力端子６１側を選択するように該選択ス
イッチ４２を動作させるための制御信号をスイッチ制御
部７１に送る。そして、スイッチ制御回路７１は、選択
スイッチ４２を入力端子６１側に切り換えた後は入力信
号が換わるまではこの状態を維持する。入力信号がＬＤ
(レーザディスク)やコンピュータ等からの比較的安定な
信号の場合は、このジッタ検出部７３はジッタなしを検
出し、選択スイッチ４２が入力端子６０を選択するよう
に該選択スイッチ４２を動作させるための制御信号をス
イッチ制御部７１に送る。

【００３５】このように構成することにより、入力信号
に位相及び周波数ジッタを含んだ信号を入力した場合で
も、読み出し側クロック発生部３０は、位相及び周波数
ジッタが少ない（ｆ_CLK の周期の１／１０以下である)
良好な読み出し側クロック信号５４を生成することが可
能となる。

【００３６】この変形例は、読み出し側クロック信号５
４をジッタ検出部７３に入力したが、分周器４４の出力
信号５１をジッタ検出部７３に入力するようにしても同
様な効果が得られることは言うまでもない。

【００３７】図６は、図３に示す第２の実施例であるデ
ィスプレイ装置における読み出しクロック発生部３０の
更に他の変形例を示している。この変形例は、図５に示
した変形例における定電圧源３９の代わりに、サンプリ
ングスイッチ７４，ホールドコンデンサ７５及びバッフ
ァアンプ７６で構成したサンプルホールド部７７を用い
たものである。この変形例において、図５に示す変形例
と同じ部分、つまり、位相比較器４０，ローパスフィル
タ４１，選択スイッチ４２，電圧制御発振器４３，分周
器４４からなる部分の構成及び作用効果については共通
であるので説明を省略し、この変形例の新規部分につい
て説明する。

【００３８】水平走査周波数ｆ_H の新規な入力水平同期
信号５０が入来すると、スイッチ制御部７１は、選択ス
イッチ４２は入力端子６０側を選択し、サンプリングス
イッチ７４はオン状態になるように該両スイッチを制御
する。その結果、この読み出し側クロックぶ３０はＰＬ
Ｌ回路として動作する。そして、ホールドコンデンサ７
５は、このＰＬＬ回路がロックした状態となる電圧制御
発振器４３の制御電圧値に充電される。その結果、選択
スイッチ４２の入力端子６１にはこの制御電圧値が供給
される。電圧制御発振器４３から出力される読み出し側
クロック信号５４は、水平同期信号５０の水平走査周波
数ｆ_H のＭ倍の周波数ｆ_CLK で位相が一致した位相ロッ
ク状態となり、この読み出し側クロック信号５４はジッ
タ検出部７３に入力される。ジッタ検出部７３はクロッ
ク信号のジッタ量を検出し、その結果をスイッチ制御部
７１に送る。そして、スイッチ制御部７１は入力信号の
ジッタ量の大小に応じて選択スイッチ４２及びサンプリ
ングスイッチ７４を切り換える。例えば、入力信号がＶ
ＴＲや受信状態の悪いテレビ放送等のように非常に不安
定で位相及び周波数ジッタを含んだ信号の場合、このジ
ッタを検出したジッタ検出部７３は、選択スイッチ４２
が入力端子６１側を選択し、サンプリングスイッチ７４
がオフ状態になるようにこれらのスイッチを動作させる
ための制御信号をスイッチ制御部７１に送る。また、入
力信号がＬＤ（レーザディスク）やコンピュータ等から
の信号のように比較的安定な信号の場合は、ジッタ検出
部７３はジッタなしを検出し、選択スイッチ４２が入力
端子６０側を選択したままでサンプリングスイッチ７４
がオン状態とするようにこれらのスイッチを動作させる
ための制御信号をスイッチ制御部７１に送る。また、入
力信号がＬＤ（レーザディスク）等からの比較的安定な
信号の場合であっても、ＬＤの傷によって同期信号が一
瞬途切れた場合は、同期信号が途切れた瞬間のみ選択ス
イッチ４２が入力端子６１側を選択し、また、同時にサ
ンプリングスイッチ７７をオフ状態とするようにスイッ
チ制御部７１が動作する。

【００３９】このように構成することにより、入力信号
に位相及び周波数ジッタを含んだ信号を入力した場合で
も、読み出し側クロック発生部３０は、位相よび周波数
ジッタが少ない（ｆ_CLK の周期の１／１０以下である）
良好な読み出し側クロック信号５４を生成することが可
能となる。また、入力信号の位相及び周波数が瞬間的に
乱れた場合または信号が途切れた場合でも読み出し側ク
ロック信号５４は途切れることなく生成される。

【００４０】また、この変形例は、読み出し側クロック
信号５４をジッタ検出部７３に入力したが、分周器４４
の出力信号５１をジッタ検出部７３に入力するようにし
ても同様な効果が得られることは言うまでもない。

【００４１】図７は、本発明になるディスプレイ装置の
第３の実施例を示すブロック図である。この実施例は、
図１に示した第１の実施例における選択スイッチ３３を
自動制御できるように工夫した実施例であり、具体的に
は、図３に示した第２の実施例におけるジッタ検出部７
２の代わりに信号判別部７０を設け、スイッチ制御部７
１はこの判別結果に基づいて選択スイッチ３３を制御す
るようにしたものである。そして、スイッチ制御部７１
は、入力信号が位相及び周波数ジッタを含む可能性が高
い種類の信号であるときには非同期クロック発生回路３
２の出力信号を選択するように選択スイッチ３３を制御
するように構成される。

【００４２】図１及び図３に示した実施例と同じ部分、
つまり、Ａ／Ｄ変換部１，メモリ部２，Ｄ／Ａ変換部
３，同期分離部４，第１のＰＬＬ（Phase-Locked-Loo
p）回路部(１)３４，第２のＰＬＬ回路(２)３１と非同
期クロック発生回路３２と選択スイッチ３３により構成
された読み出し側クロック発生部３０，制御部７，同期
信号再生部８，ディスプレイ部９からなる部分の構成及
び作用効果は前述した各実施例と同じであるので省略
し、新規部分について説明する。

【００４３】信号判別部７０は、入力された水平走査周
波数ｆ_H の入力水平同期信号に基づいて該ディスプレイ
装置に入力された入力映像信号の種類を判別し、その結
果をスイッチ制御部７１に送る。そして、スイッチ制御
部７１は入力信号の種類に応じて選択スイッチ３３を切
り換える。例えば、入力された信号がＮＴＳＣ信号であ
る場合には、信号判別部７０はＮＴＳＣ信号であること
を判別し、スイッチ制御部７０はこの判別結果に基づい
て選択スイッチ３３が非同期クロック発生回路３２の出
力信号を選択して出力するように該選択スイッチ３３を
切り換える制御信号を発生する。

【００４４】また、入力信号がコンピュータ信号の場合
は、信号判別部７０はコンピュータ信号であると判別
し、スイッチ制御部７１はこの判別結果に基づいて選択
スイッチ３３が第２のＰＬＬ回路部(２)３１の出力信号
を選択するようスイッチ選択スイッチ３３を切り換える
制御信号を発生する。

【００４５】このように構成することにより、入力信号
に位相及び周波数ジッタを含む可能性が高い種類の信号
を入力した場合には、位相及び周波数ジッタが少ない
（ｆ_CLK の周期の１／１０以下である）良好な読み出し
側クロック信号を生成するように読み出し側クロック発
生部３０を自動的に切り換えることが可能となる。

【００４６】図８は、図７に示す第３の実施例であるデ
ィスプレイ装置における読み出し側クロック発生部３０
の変形例を示している。この変形例は、図４に示した変
形例におけるジッタ検出部７２を信号判別部７２に置換
し、スイッチ制御部７１は信号の種類に応じて選択スイ
ッチ４２を制御するようにした構成である。従って、図
４に示した変形例と同じ部分、つまり、位相比較器４
０，ローパスフィルタ４１，選択スイッチ４２，定電圧
源３９，電圧制御発振器４３，分周器４４からなる部分
の構成帯び作用効果は、図４と変形例と同じであるので
説明を省略し、新規部分について説明する。

【００４７】信号判別部７０は、入力される水平走査周
波数ｆ_H の入力水平同期信号５０を判別して該ディスプ
レイ装置に入力される映像信号の種類を判別し、その判
別結果をスイッチ制御部７１に送る。そして、スイッチ
制御部７１は、入力信号の種類に応じて選択スイッチ４
２を切り換える。例えば、入力信号がＮＴＳＣ信号の場
合には、信号判別部７０はＮＴＳＣ信号と判別し、スイ
ッチ制御部７１は選択スイッチ４２が入力端子６１側を
選択するように該選択スイッチ４２を制御する制御信号
を発生する。また、入力信号がコンピュータ信号の場合
には、信号判別部７０はコンピュータ信号と判別し、ス
イッチ制御部７１は選択スイッチ４２が入力端子６０側
を選択するように該選択スイッチ４２を制御する制御信
号を発生する。

【００４８】このように構成することにより、位相及び
周波数ジッタを含む可能性が高い信号を入力した場合に
も位相及び周波数ジッタが少ない（ｆ_CLK の周期の１／
１０以下である）良好なクロック信号を生成することが
可能となる。

【００４９】図９は、図１，図３及び図７に示した第１
から第３の実施例のディスプレイ装置に適用可能な読み
出し側クロック発生部３０の変形例を示している。この
変形例において、４０は位相比較器、４１はロウパスフ
ィルタ、４３は電圧制御発振器、４４は分周器、７９は
選択スイッチ、７８は固定周波数発振器である。

【００５０】以上のように構成された読み出し側クロッ
ク発生部３０において、ＬＤ（レーザディスク）やコン
ピュータ等からの比較的安定な信号が入力された場合の
動作について説明する。この場合には、選択スイッチ７
９は、図３及び図７に示した実施例で説明したスイッチ
制御部７１により水平走査周波数ｆ_H の入力水平同期信
号５０を選択するように接続される。このとき、位相比
較器４０は水平走査周波数ｆ_H の入力水平同期信号５０
と後述する分周器４４の出力信号５１（ｆ_O ）を入力し
て該２つの入力信号の位相を比較する。この位相比較器
４０から出力される位相比較出力信号５２は、ローパス
フィルタ４１で処理することによりその低周波成分５３
を取り出して電圧制御発振器４３に供給する。これによ
り、電圧制御発振器４３の発振周波数は、位相比較器４
０への２つの入力信号の位相差に応じて制御され、この
電圧制御発振器４３からは水平走査周波数ｆ_H の入力水
平同期信号５０に位相が一致した読み出し側クロック信
号５４（ｆ_CLK ）が発生する。そして、この読み出し側
クロック信号５４は、分周器４４に入力されてＭ（Ｍ：
自然数）分周された出力信号５１（ｆ_O ）が前述のよう
に位相比較器４０にフィードバックされて位相比較に用
いられる。この結果、電圧制御発振器４３からは、リフ
ァレンス信号としての水平走査周波数ｆ_H の入力同期信
号５０とは周波数がＭ倍で位相が一致した位相ロック状
態の読み出し側クロック信号５４（ｆ_CLK ）が得られる
ことになる。つまり、ＰＬＬ(Phase-Locked-Loop)回路
として働く。

【００５１】次に、ＶＴＲや受信状態が悪いテレビ放送
等のように非常に不安定で位相及び周波数ジッタを含ん
だ信号が入力された場合の動作について説明する。この
場合は、選択スイッチ７９は、固定周波数発振器７８を
選択するようにスイッチ制御部７１により制御される。
この結果、位相比較器４０には、固定周波数発振器７８
から出力されるクロックと後述する分周器４４の出力信
号５１（ｆ_O ）が入力されて位相が比較される。この位
相比較器４０からの位相比較出力信号５２は、ローパス
フィルタ４１で処理することにより低周波成分５３を取
り出して電圧制御発振器４３に入力される。これによ
り、電圧制御発振器４３の発振周波数は、位相比較器４
０への２つの入力信号の位相差に応じて制御され、この
電圧制御発振器４３からは固定周波数発振器７８から出
力されるクロックに位相が一致した読み出し側クロック
信号５４（ｆ_CLK ）が発生する。そしてこの読み出し側
クロック信号５４は、分周器４４に入力されてＭ（Ｍ：
自然数）分周された出力信号５１（ｆ_O ）として前述の
ように位相比較器４０にフィードバックされて位相比較
に用いられる。この結果、電圧制御発振器４３からは、
リファレンス信号として固定周波数発振器７８から出力
されるクロックに対して周波数がＭ逓倍で位相が一致し
た位相ロック状態の読み出し側クロック信号５４（ｆ
_CLK ）が得られることになる。つまり、ＰＬＬ(Phase-L
ocked-Loop)回路として働く。

【００５２】一般的に、ＶＴＲや受信状態が悪いテレビ
放送等のＮＴＳＣ信号が入力信号の場合は、電圧制御発
振器４３は、ＮＴＳＣ信号のカラー・サブキャリア(ｆ
_SC＝３．５７９５４５ＭHz）のＮ倍（Ｎ≧２）となるよ
うに動作する。

【００５３】このように構成することにより、入力信号
に位相及び周波数ジッタを含んだ信号を入力した場合で
も読み出し側クロック信号としては位相及び周波数ジッ
タが少ない（ｆ_CLK の周期の１／１０以下である）良好
なクロック信号を生成することが可能となる。

【００５４】この変形例は、図３及び図７を参照して説
明した実施例におけるジッタ検出部７２，信号判別部７
０及びスイッチ制御部７１により選択スイッチ７９を制
御するようにしているが、図５及び図６を参照して説明
したジッタ検出部７３及びスイッチ制御部７１を適用す
ることにより選択スイッチ７９を制御するようにするこ
とも可能であることは言うまでもない。

【００５５】次に、本発明になるディスプレイ装置の第
４の実施例を図１０を参照して説明する。図１０におい
て、１はＡ／Ｄ変換部、２はメモリ部、３はＤ／Ａ変換
部、４は同期分離部、５は第１のＰＬＬ（Phase-Locked
-Loop）回路部(１)、３０は読み出し側クロック発生
部、７は制御部、８は同期信号再生部、９はディスプレ
イ部、８０はＣＰＵ回路である。

【００５６】Ａ／Ｄ変換部１は、コンピュータ等からの
種々の規格の入力映像信号１０を入力し、同期分離部４
は、その入力水平同期信号１６（水平走査周波数ｆ_H ）
及び入力垂直同期信号１７（垂直走査周波数ｆ_V ）を分
離する。ＣＰＵ回路８０は、水平走査周波数ｆ_H の入力
水平同期信号１６と垂直走査周波数ｆ_V の入力垂直同期
信号１７に基づいて、第１のＰＬＬ回路部（１）５に設
定する分周比データ，読み出し側クロック発生部３０に
おける第２のＰＬＬ回路部（２）に設定する分周比デー
タ，メモリ部２への制御データなどを制御部７に供給
し、制御部７はこのデータに基づく制御信号を、第１の
ＰＬＬ回路部（１）５，読み出し側クロック発生部３０
（第２のＰＬＬ回路部（２））及びメモリ２に供給す
る。第１のＰＬＬ回路部（１）５は、入力水平同期信号
１６に位相同期し、制御部７により設定される水平同期
信号の周波数のＮ倍（Ｎ：自然数）の書き込み側クロッ
ク信号１３を生成し、Ａ／Ｄ変換部１，メモリ２及び制
御部７に供給する。読み出し側クロック発生部３０は、
入力水平同期信号１６に位相同期した該入力水平同期信
号の周波数のＭ倍（Ｍ：自然数）の読み出し側クロック
信号１４を生成し、Ｄ／Ａ変換部３，メモリ２及び制御
部７に供給する。Ａ／Ｄ変換部１は、入力映像信号１０
を書き込み側クロック信号１３によって標本化(サンプ
リング)したデジタルデータ１８をメモリ２に供給す
る。メモリ２は、書き込み側クロック信号１３及び制御
部７からの制御信号２０に基づいてこのデジタルデータ
１８を書き込み、読み出し側クロック信号１４及び制御
部７からの制御信号２０に基づいて該デジタルデータ１
９を読み出してＤ／Ａ変換部３に供給する。

【００５７】Ｄ／Ａ変換部３は、デジタルデータ１９を
読み出し側クロック信号１４によって出力映像信号１１
に変換しディスプレイ９に供給する。同期信号生成部８
は、読み出し側クロック発生部３０からのクロック信号
１４を用いて制御部７の制御のもとに出力同期信号１５
を生成してディスプレイ部９に供給する。

【００５８】一般的に、入力映像信号１０は入力映像信
号１０のドットクロックの周波数ｆ_DOT と同じ周波数ｆ
_S のサンプリングクロックで前記Ａ／Ｄ変換部１により
標本化（サンプリング）する。そこで、ＣＰＵ回路８０
は、水平走査周波数ｆ_H の入力水平同期信号１６，垂直
走査周波数ｆ_V の入力垂直同期信号１７により入力映像
信号の種類を判別し、既知の映像信号であると判別した
場合には、図示されてはいないがＣＰＵ回路８０に含ま
れる例えばＲＯＭ等からその入力映像信号に対応する分
周比データを読み込んできて制御部７に供給する制御信
号を生成する。その結果、第１のＰＬＬ回路部(１)５で
は、入力水平同期信号１６に位相同期された入力映像信
号１０のドットクロック（ｆ_DOT ）と同じ周波数を有す
る書き込み側クロック信号１３を生成できる。しかし、
既知の映像信号でないと判別した場合は、ＣＰＵ回路８
０は、第１のＰＬＬ回路部(１)５が次の式で表される書
き込み側クロック信号１３を生成するように該ＰＬＬ回
路を制御するための分周比データを制御部７に供給す
る。

【００５９】ｆ_S＝Ｋ×ｆ_V×Ｌ² （数１）（ここで、Ｋ：比例定数、ｆ_V：入力映像信号の垂直走
査周波数、Ｌ：入力映像信号の総ライン数）その結果、ＣＰＵ回路８０が既知でない映像信号が入力
されたと判断した場合にも良好な映像を表示することが
可能となる。なお、前記ｆ_V 及びＬの値は入力水平同期
信号及び垂直同期信号を参照することにより、ＣＰＵ回
路８０において容易に認識することが可能である。

【００６０】ここで、前記（数１）について説明する。
周知のことであるが、入力映像信号の総アスペクト比
（総水平ドット数／総垂直ライン数）をＡ、垂直走査周
波数をｆ_V、総ライン数をＬ、とすると、次の式で表さ
れる。

【００６１】ｆ_S＝Ａ×ｆ_V×Ｌ² （数２）ここで、既知でない映像信号に対する総アスペクト比Ａ
を求めることは、困難である。そこで、Ａを予めある値
に設定しておくとよい。前記の場合はＡ＝Ｋに設定した
が、通常はディスプレイ装置に入力される最高解像度を
有する映像信号の最大アスペクト比に設定すればよい。

【００６２】このようにすることにより、入力映像信号
１０のドットクロック周波数ｆ_DOT以上のサンプリング
クロック周波数ｆ_S を得ることができ、入力映像信号１
０を忠実にサンプリングすることができる。

【００６３】更に、前記で求まったサンプリングクロッ
ク（ｆ_S ）を設定して得られた映像よりも更なる高画質
の映像を表示したい場合には、下記のように行なうこと
で可能である。つまり、入力映像信号の総水平ドット数
をＮ’とすると、Ｎ’＝Ａ×Ｌが成り立ち、前記（数
２）により、次の式が成り立つ。

【００６４】ｆ_S＝Ｎ’×ｆ_V×Ｌ（数３）そこで、既知でない映像信号が入力された場合には、
Ｎ’＜Ｎなる関係を有する所定ドット数Ｎを初めに設定
し、その後、Ｎの値を次第に減少させる方向でＣＰＵ回
路８０が制御処理を行うようにすることにより、Ｎ’＝
Ｎ、つまり、ｆ_S＝ｆ_DOT とすることができ、更なる高
画質な映像の表示を可能とする。

【００６５】

【発明の効果】本発明は、入力信号が安定した信号であ
るときにはこの入力信号に同期させたクロックを選択
し、不安定な入力信号に対しては、入力信号に非同期で
生成した安定なクロックを選択し、これを読み出し側ク
ロックとして出力するようにしたので、広範囲の走査周
波数の映像信号を扱うことができるようにしたディスプ
レイ装置において、入力信号に位相及び周波数ジッタを
含んだ信号を入力した場合でも良好な映像を表示するこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すディスプレイ装置
のブロック図である。

【図２】図１に示した第１の実施例における読み出し側
クロック発生部の変形例のブロック図である。

【図３】本発明の第２の実施例を示すディスプレイ装置
のブロック図である。

【図４】図３に示した第２の実施例における和みだし側
クロック発生部の変形例のブロック図である。

【図５】図４に示した変形例におけジッタ検出系の変形
例を示すブロック図である。

【図６】図３に示した第２の実施例における読み出し側
クロック発生部の更に他の変形例を示すブロック図であ
る。

【図７】本発明の第３の実施例を示すディスプレイ装置
のブロック図である。

【図８】図７に示した第３の実施例における読み出し側
クロック発生部の変形例を示すブロック図である。

【図９】図１，図３及び図７に示した第１から第３の実
施例のディスプレイ装置に適用可能な読み出し側クロッ
ク発生部の変形例を示すブロック図である。

【図１０】本発明の第４の実施例を示すディスプレイ装
置のブロック図である。

【図１１】従来のディスプレイ装置のブロック図であ
る。

【符号の説明】

１…Ａ／Ｄ変換部、２…メモリ部、３…Ｄ／Ａ変換部、
４…同期分離部、５…第１のＰＬＬ回路部（１）、６…
第２のＰＬＬ回路部（２）、７…制御部、８…同期信号
生成部、９…ディスプレイ部、１０…入力映像信号、３
０…読み出し側クロック発生部、３２…クロック発生回
路、３３…選択スイッチ、７１…スイッチ制御部、７２
…ジッタ検出部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者川崎二郎神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所情報映像事業部内 (72)発明者佐野剛神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所情報映像事業部内 (72)発明者長林保神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所情報映像事業部内

Claims

【特許請求の範囲】

【請求項１】入力映像信号をデジタル的に処理して所望
の水平及び垂直走査周波数の映像信号に変換する周波数
変換手段を内蔵するディスプレイ装置において、入力同期信号に同期したクロックを発生する第１のクロ
ック発生回路と、非同期のクロック信号を発生する第２
のクロック発生回路と、これらのクロック発生回路の一
方を選択して前記ディジタル処理のためのクロックを発
生する選択手段を備えたことを特徴とするディスプレイ
装置。
【請求項２】請求項１において、前記選択手段の選択動
作を自動制御する制御手段を設けたことを特徴とするデ
ィスプレイ装置。
【請求項３】請求項２において、前記制御手段は、入力
信号の種類を判別して前記選択手段を制御する信号判別
手段を備えたことを特徴とするディスプレイ装置。
【請求項４】請求項２において、前記制御手段は、入力
信号または出力するクロックのジッタを検出して前記選
択手段を制御するジッタ検出手段を備えたことを特徴と
するディスプレイ装置。
【請求項５】入力映像信号をデジタル的に処理して所望
の水平及び垂直走査周波数の映像信号に変換する周波数
変換手段を内蔵するディスプレイ装置において、電圧制御発振器と、該電圧制御発振器から出力される信
号を分周する分周器と、入力水平同期信号と前記分周器
から出力される信号の位相を比較して位相差信号を出力
する位相比較器と、前記位相差信号から低周波成分を取
り出すローパスフィルタと、定電圧源と、前記ローパス
フィルタの出力電圧と定電圧源の出力電圧を選択して前
記電圧制御発振器の制御電圧として供給する選択手段を
備えたことを特徴とするディスプレイ装置。
【請求項６】請求項５において、前記選択手段の選択動
作を自動制御する制御手段をもうけたことを特徴とする
ディスプレイ装置。
【請求項７】請求項６において、前記制御手段は、入力
信号の種類を判別して前記選択手段を制御する信号判別
手段を備えたことを特徴とするディスプレイ装置。
【請求項８】請求項６において、前記制御手段は、入力
信号または出力するクロックのジッタを検出して前記選
択手段を制御するジッタ検出手段を備えたことを特徴と
したディスプレイ装置。
【請求項９】入力映像信号をデジタル的に処理して所望
の水平及び垂直走査周波数の映像信号に変換する周波数
変換手段を内蔵するディスプレイ装置において、固定周波数発振器と、位相比較器と、この位相比較器か
ら出力される位相差信号から低周波成分を取り出すロー
パスフィルタと、このローパスフィルタから出力される
電圧を制御電圧とする電圧制御発振器と、この電圧制御
発振器から出力される信号を分周して前記位相比較器の
一方の入力信号として供給する分周器と、前記入力映像
信号と固定周波数発振器の出力信号の一方を選択して前
記位相比較器の他方の入力信号として供給する選択手段
を設けたことを特徴とするディスプレイ装置。
【請求項１０】請求項９において、前記選択手段の選択
動作を自動制御する制御手段を設けたことを特徴とする
ディスプレイ装置。
【請求項１１】請求項１０において、前記制御手段は、
入力信号の種類を判別して前記選択手段を制御する信号
判別手段を備えたことを特徴とするディスプレイ装置。
【請求項１２】請求項１０において、前記制御手段は、
入力信号または出力するクロックのジッタを検出して前
記選択手段を制御するジッタ検出手段を備えたことを特
徴とするディスプレイ装置。
【請求項１３】入力映像信号をデジタル的に処理して所
望の水平及び垂直走査周波数の映像信号に変換する周波
数変換手段を内蔵するディスプレイ装置において、電圧制御発振器と、該電圧制御発振器から出力される信
号を分周する分周器と、入力水平同期信号と前記分周器
から出力される信号の位相を比較して位相差信号を出力
する位相比較器と、前記位相差信号から低周波成分を取
り出すローパスフィルタと、前記ローパスフィルタの出
力電圧を保持するサンプルホールド手段と、前記ローパ
スフィルタの出力電圧とサンプルホールド手段の保持電
圧を選択して前記電圧制御発振器の制御電圧として供給
する選択手段を備えたことを特徴とするディスプレイ装
置。
【請求項１４】請求項１３において、入力信号の種類ま
たは入力信号または出力信号のジッタに応じて前記選択
手段を制御する制御手段を備えたことを特徴とするディ
スプレイ装置。
【請求項１５】入力アナログ映像信号をデジタル的に処
理して所望の水平及び垂直走査周波数の信号に変換する
周波数変換手段を内蔵するディスプレイ装置において、入力アナログ映像信号をデジタル映像信号に変換するＡ
／Ｄ変換器と、入力アナログ映像信号をＡ／Ｄ変換器で
標本化するためのサンプリングクロックを生成するＰＬ
Ｌ回路と、前記ＰＬＬ回路が生成するサンプリングクロ
ックのクロック周波数の設定値を前記ＰＬＬ回路に供給
する制御手段と、上記入力アナログ映像信号を認識し、
その結果に基づき上記設定値を送るように制御手段に指
示を出すＣＰＵと、前記設定値をプリセットしておくメ
モリ回路とを備え、該ディスプレイ装置の受信可能なア
ナログ映像信号の最大アスペクト比Ａを前記ＣＰＵに設
定しておき、前記メモリ回路に入力アナログ映像信号に
対応する設定値がプリセットされていない場合は、前記
ＣＰＵが入力アナログ映像信号の総ライン数Ｌ及び垂直
走査周波数ｆ_V を認識してｆ_S＝Ａ×Ｌ²×ｆ_V がなりた
つ周波数ｆ_S のサンプリングクロックを前記ＰＬＬ回路
が生成するように前記制御手段に指示を出ようにしたす
ことを特徴とするディスプレイ装置。
【請求項１６】請求項１５において、前記ＣＰＵは、前
記ＰＬＬ回路に対してｆ_S＝Ａ×Ｌ²×ｆ_V における最大
アスペクト比を入力アナログ映像信号の有するアスペク
ト比に近似させるようにサンプリングクロックｆ_Sを生
成させるための指示を前記制御手段に供給することによ
り入力アナログ映像信号のドットクロックに等しいかま
たは近い周波数ｆ_S のサンプリングクロックを得るよう
にしたことを特徴とするディスプレイ装置。