JPH08251154A - 調歩同期方式の通信装置 - Google Patents

調歩同期方式の通信装置

Info

Publication number
JPH08251154A
JPH08251154A JP7055789A JP5578995A JPH08251154A JP H08251154 A JPH08251154 A JP H08251154A JP 7055789 A JP7055789 A JP 7055789A JP 5578995 A JP5578995 A JP 5578995A JP H08251154 A JPH08251154 A JP H08251154A
Authority
JP
Japan
Prior art keywords
synchronization
signal
bit
stop
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7055789A
Other languages
English (en)
Inventor
Susumu Koshiba
晋 小柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7055789A priority Critical patent/JPH08251154A/ja
Publication of JPH08251154A publication Critical patent/JPH08251154A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 ダミーサイクル発生時でも同期を適確に取
り、安定した調歩同期通信を行うことができる調歩同期
方式の通信装置を提供する。 【構成】 受信キャラクタに同期するときの同期信号に
よりタイミング生成手段37の内部カウンタを補正レジ
スタ39に保持し、該補正レジスタの値と前記タイミン
グ生成手段37の内部カウンタの値を比較手段41で比
較し、一致するときに同期補正手段35により同期補正
信号を発生し、該同期補正信号によりタイミング生成手
段37を再ロードすることによりスタートビットがない
場合でも受信フレームの同期信号を一定間隔で入るよう
に維持する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばホームバスシス
テムに使用される調歩同期方式の通信装置に関し、特に
ダミーサイクル発生時の同期を適確に取ることができる
調歩同期方式の通信装置に関する。
【0002】
【従来の技術】図15は、この種の調歩同期方式の通信
装置が適用される装置のネットワーク構成を示す図であ
り、複数の装置である例えば空調機器1がそれぞれの調
歩同期方式の通信装置5を介して共通伝送線3に接続さ
れるとともに、該共通伝送線には同様に調歩同期方式の
通信装置5を介して集中リモコン7が接続され、該集中
リモコン7と各空調機器1はそれぞれの通信装置5を介
して調歩同期通信を行うようになっている。
【0003】このように調歩同期方式の通信装置5を介
して調歩同期通信を行う各装置間の伝送は、図16に示
すフレーム単位で行われる。フレームは、図16に示す
ように、複数のキャラクタで構成され、1キャラクタは
8ビットデータ(b0−b7)に誤り検出のためのパリ
ティビット(P)と同期情報のスタートビットおよびス
トップビットを付加して11ビットで構成されている。
【0004】集中リモコン7が空調機器1にデータを伝
送する場合には、まず集中リモコン7は図16に示すP
RからFCCまでのキャラクタを送出し、これに続いて
1キャラクタの無信号時間のダミーサイクルを設けてい
る。このダミーサイクルの間に受信側の空調機器1は伝
送誤りを確認し、応答コードACK/MAKを返送す
る。このフレーム中のダミーサイクルはスタートビット
がないため、このキャラクタでは同期はとれない。
【0005】なお、従来の調歩同期方式の通信装置で
は、内部カウンタのキャラクタ周期毎に一定の調歩同期
範囲を設け、この間にスタートビットを検出すると同期
するようになっている。スタートビットが存在しないダ
ミーサイクル後のACK時には直前の同期からの経路時
間が2キャラクタ周期分になるため同期が厳しくなる。
【0006】
【発明が解決しようとする課題】上述したように、調歩
同期方式の通信装置でダミーサイクルがある場合には、
ACK時の調歩同期のための要求が厳しくなるため、発
振子に精度が若干劣るセラミック発振子を使用した場合
には、周辺温度の変化により発振周波数の変化に対応で
きずに同期が取れなくなり、通信が不安定になるという
問題がある。
【0007】本発明は、上記に鑑みてなされたもので、
その目的とするところは、ダミーサイクル発生時でも同
期を適確に取り、安定した調歩同期通信を行うことがで
きる調歩同期方式の通信装置を提供することにある。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、本発明の調歩同期方式の通信装置は、共通伝送線を
介して接続される複数の装置によりネットワークを構成
し、該ネットワーク内ではフレーム単位の伝送でフレー
ム内にダミーサイクルを含む通信手順を取る調歩同期通
信を前記複数の装置間で行うべく該複数の装置の各々に
設けられ、該複数の装置を共通伝送線に接続する調歩同
期方式の通信装置であって、同期監視範囲内の受信信号
からスタートビットを検出する同期検出手段と、スター
トビット、データビット、パリティビット、ストップビ
ットのキャラクタ周期でタイミング信号を発生するカウ
ンタ手段と、前記同期検出手段からの同期信号に同期し
てカウンタを再ロードするタイミング生成手段と、同期
信号により同期する時の前記タイミング生成手段のカウ
ンタの値を保持する補正レジスタと、該補正レジスタに
保持されたカウンタの値と前記タイミング生成手段のカ
ウンタの値とを比較する比較手段と、ダミーサイクル時
のスタートビットの同期監視範囲内で前記比較手段によ
る比較結果が一致する時、補正信号を発生して前記タイ
ミング生成手段を同期させる同期補正手段とを有するこ
とを要旨とする。
【0009】また、本発明の調歩同期方式の通信装置
は、共通伝送線を介して接続される複数の装置によりネ
ットワークを構成し、該ネットワーク内ではフレーム単
位の伝送でフレーム内にダミーサイクルを含む通信手順
を取る調歩同期通信を前記複数の装置間で行うべく該複
数の装置の各々に設けられ、該複数の装置を共通伝送線
に接続する調歩同期方式の通信装置であって、同期監視
範囲内の受信信号からスタートビットを検出する同期検
出手段と、スタートビット、データビット、パリティビ
ット、ストップビットのキャラクタ周期でタイミング信
号を発生するカウンタ手段と、前記同期検出手段からの
同期信号に同期してカウンタを再ロードするタイミング
生成手段と、同期信号により同期する時の前記タイミン
グ生成手段のカウンタの値を保持する補正レジスタと、
ダミーサイクル後のスタートビットに対して同期監視範
囲の開始時間および終了時間の一方または両方を前記補
正レジスタのレジスタ値に応じて最適にする同期監視補
正手段とを有することを要旨とする。
【0010】更に、本発明の調歩同期方式の通信装置
は、共通伝送線を介して接続される複数の装置によりネ
ットワークを構成し、該ネットワーク内ではフレーム単
位の伝送でフレーム内にダミーサイクルを含む通信手順
を取る調歩同期通信を前記複数の装置間で行うべく該複
数の装置の各々に設けられ、該複数の装置を共通伝送線
に接続する調歩同期方式の通信装置であって、同期監視
範囲内の受信信号からスタートビットを検出する同期検
出手段と、スタートビット、データビット、パリティビ
ット、ストップビットのキャラクタ周期でタイミング信
号を発生するカウンタ手段と、前記同期検出手段からの
同期信号に同期してカウンタを再ロードするタイミング
生成手段と、同期信号を保持する補正レジスタと、同期
信号が発生しない場合、次キャラクタに対する同期監視
範囲を拡大する同期監視判定手段とを有することを要旨
とする。
【0011】
【作用】本発明の調歩同期方式の通信装置では、受信キ
ャラクタに同期するときの同期信号によりタイミング生
成手段の内部カウンタを補正レジスタに保持し、該補正
レジスタの値と前記タイミング生成手段の内部カウンタ
の値を比較し、一致するときに同期補正手段により同期
補正信号を発生し、該同期補正信号によりタイミング生
成手段を再ロードすることによりスタートビットがない
場合でも受信フレームの同期信号を一定間隔で入るよう
に維持する。
【0012】また、本発明の調歩同期方式の通信装置で
は、受信キャラクタに同期するときの同期信号によりタ
イミング信号生成手段の内部カウンタを補正レジスタに
保持し、該レジスタ値を変換してダミーサイクル後のA
CKに適する同期監視範囲の開始・終了タイミングを導
き、これを内部カウンタの値と比較し、一致するときに
同期監視補正手段が同期監視範囲とし、スタートビット
がない場合でも受信フレームの同期信号が一定間隔で入
っているように同期監視範囲を維持する。
【0013】更に、本発明の調歩同期方式の通信装置で
は、スタートビットの検出信号をキャラクタ毎に保持す
る補正レジスタの値に応じて同期監視範囲を切り替える
同期監視判定手段を設け、同期監視範囲終了後に補正レ
ジスタによりスタートビットを検出できない場合は現キ
ャラクタはダミーサイクルであるので次のACKで同期
するために同期監視判定手段により同期監視範囲を拡大
する。
【0014】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。
【0015】図1は、本発明の第1の実施例に係わる調
歩同期方式の通信装置の構成を示すブロック図である。
同図に示す調歩同期方式の通信装置は、上述した図15
に示す通信装置5に適用されるものであり、前記共通伝
送線3に接続される伝送線結合部11および前記空調機
器1等の装置に接続されるデータ入力手段13を有す
る。該データ入力手段13は、具体的にはデータバスお
よびデータバス制御線を介して空調機器1等の装置内に
設けられたマイクロコンピュータ等に接続され、通信デ
ータの入出力や同期補正命令などの命令の書き込み等を
行う。データ入力手段13は、送信レジスタ、受信レジ
スタ、エラーレジスタ、エラーステータスレジスタ、コ
マンドレジスタを有する。
【0016】共通伝送線3に接続された伝送線結合部1
1は、ドライバ15、AMI変換部17、通信手段19
を介して前記データ入力手段13に接続されるととも
に、またレシーバ21、排他的論理和回路23、フィル
タ25を介して受信手段27、衝突検出手段29、同期
回復手段31、調歩同期検出手段33に接続され、受信
手段27および衝突検出手段29は前記データ入力手段
13に接続され、同期回復手段31は前記通信手段19
および受信手段27に接続されるとともに、タイミング
生成手段37に接続されている。更に、調歩同期検出手
段33はタイミング生成手段37および補正レジスタ3
9に接続され、タイミング生成手段37は補正レジスタ
39および比較手段41に接続され、比較手段41の出
力は同期補正手段35に供給されている。
【0017】タイミング生成手段37は、図3に示すよ
うな2相のクロックCKA,CKBで動作し、その詳細
が図2に示すように構成され、各種タイミング出力信号
を各部に供給している。すなわち、タイミング生成手段
37は、オア回路371、8ビットカウンタ372、ノ
ア回路373、4ビットカウンタ374、デコーダ37
5、インバータ376、ナンド回路377、フリップフ
ロップ378,389、アンド回路3711,371
2,3713,3714から構成されている。
【0018】タイミング生成手段37は、前記調歩同期
検出手段33から供給される受信同期信号および前記同
期補正手段35から供給される同期補正信号HLDでキ
ャラクタ毎の同期を取りながら1ビット周期のクロック
および1キャラクタ周期でのキャラクタ内のタイミング
出力信号を生成して各部に供給している。
【0019】調歩同期検出手段33は、詳細には図5に
示すように、フリップフロップ331,332、ナンド
回路333,334,335、インバータ336,33
7,339、ノア回路338から構成され、共通伝送線
3からレシーバ21、排他的論理和回路23、フィルタ
25を介してシリアル形式の受信信号が入力されると、
タイミング信号から判定して同期監視範囲信号SYNR
と受信同期信号を出力する。
【0020】同期補正手段35は、前記補正レジスタ3
9および比較手段41を含んだ詳細な構成が図6に示す
ように構成され、インバータ351,3512、フリッ
プフロップ352,353,355,356、ノア回路
354、アンド回路358,359,3511を有す
る。補正レジスタ39は、受信同期信号を受けてタイミ
ング生成手段37の8ビットカウンタ372のカウンタ
値を保持する。比較手段41は、補正レジスタ39に保
持されたカウンタ値とタイミング生成手段37の8ビッ
トカウンタ372のカウンタ値とを比較し、両カウンタ
値が一致した場合、一致信号を同期補正手段35に供給
する。同期補正手段35は、比較手段41からの一致信
号と調歩同期検出手段33からの同期監視範囲信号SY
NRからダミーサイクル時の同期補正信号HLDを出力
する。
【0021】図4は、図2に示したタイミング生成手段
37の各部のタイミング出力信号を示す図である。同図
に示すように、タイミング生成手段37は、クロックC
KAを8ビットカウンタ372で256分の1に分周し
て、図4(b)に示すような1ビット周期信号CK96
を生成し、4ビットカウンタ374とデコーダ375に
より1キャラクタ周期信号BT11、スタートビットF
ST、ストップビットSB10、同期監視範囲開始信号
E12、同期監視範囲終了信号F12をそれぞれ図4
(g),(c),(e),(f),(d)に示すように
出力する。
【0022】また、タイミング生成手段37は、2段の
フリップフロップ378,389、アンド回路371
3,3714によりクロックCKBに合わせたワンショ
ットパルス回路で1キャラクタ周期信号BT11および
受信同期信号の立ち上がりの1パルス信号を生成し同期
補正信号HLDとのオア回路の出力の反転により8ビッ
トカウンタ372を再ロードする。なお、図2におい
て、IDLは図16に示す送受信可能期間で送受信を行
うまでの間は高レベルにあり、PSCR休止期間の終了
と同時に1パルス入力される。
【0023】調歩同期検出手段33は、図5に示すよう
に、同期監視範囲信号SYNRが高レベルの時に受信信
号が立ち下がると受信同期信号が出力され、2個のフリ
ップフロップ331,332により1パルスの受信同期
信号がスタートビットFSTの受信時に発生する。な
お、図5において、RXは受信中の状態信号であり、T
Xは送信中の状態信号であり、送受信時にはRX入力で
同期監視範囲信号SYNRを出力するフリップフロップ
331を同期監視範囲開始信号E12の立ち上がりで同
期監視範囲信号SYNRを高レベルにし、同期監視範囲
信号SYNRのクリアは送信時はスタートビットFST
の高レベルで行われ、受信時は同期監視範囲終了信号F
12の高レベルで行われ、また受信同期信号が高レベル
になると、クリアされる。
【0024】同期補正手段35は、図6に示すように、
データ入力手段13からの同期補正命令HCMが高レベ
ルになる時に受信同期信号が高レベルになるときのタイ
ミング生成手段37の1ビット周期を生成する8ビット
カウンタ372のカウンタ値を補正レジスタ39に保持
し、同時に2段のフリップフロップ355,356とア
ンド回路により同期補正命令HCMをクリアする補正コ
マンドクリア信号HSCをデータ入力手段13に出力す
る。そして、タイミング生成手段37の8ビットカウン
タ372と補正レジスタ39の両カウンタ値を比較手段
41で比較し、両カウンタ値が一致する時にHTM信号
を出力する。そして、HTM信号が入力された後に補正
レジスタ39に保持されると非送信時に同期監視範囲信
号SYNRが高レベルでHTM信号が高レベルの時に同
期補正信号HLDが出力される。
【0025】図7は、図15に示した送信側の集中リモ
コン7と受信側の空調機器1との間の調歩同期通信にお
いてダミーサイクル前後における前記タイミング生成手
段37の8ビットカウンタ372のカウンタ動作を示す
タイミング図である。図7において、鋸波状の波形が8
ビットカウンタ372のカウンタ値の変化を示してお
り、斜線を施した部分が調歩同期監視範囲である。送信
時は集中リモコン7のように11ビット周期で鋸波状に
なり、この鋸波の3個目がダミーサイクルに当たる周期
であって、スタートビットがなく、4個目がACKに当
たり、再度スタートビットがでる場合は空調機器1側で
のカウンタ動作は通常では細線のようになり、スタート
ビットはA位置になり、同期することができないが、上
述したように調歩同期補正を行うと、太線のようにな
り、スタートビットはB位置になり、同期することがで
きる。
【0026】図8は、本発明の第2の実施例に係わる調
歩同期方式の通信装置の構成を示すブロック図である。
【0027】図8に示す調歩同期方式の通信装置は、図
1に示した実施例における前記調歩同期検出手段33が
図9に示すように調歩同期検出手段33aとして構成さ
れるとともに、また前記同期補正手段35が図10に示
すように比較手段41を含んで同期監視範囲補正手段4
3として構成されていることを除いて図1に示す実施例
と同じ構成であり、同じ構成要素には同じ符号が付され
ている。
【0028】図8の実施例において、タイミング生成手
段37は、図1の実施例のものと同じ構成であるが、調
歩同期検出手段33aの受信同期信号でキャラクタ毎の
同期を取りながら、1ビット周期のクロックおよび1キ
ャラクタ周期でキャラクタ内のタイミング信号を生成し
て各部にタイミング信号を供給している。調歩同期検出
手段33aは共通伝送線3からレシーバ21、排他的論
理和回路23、フィルタ25を介してシリアル形式の受
信信号が入力されると、タイミング信号から判定して同
期監視範囲信号SYNRと受信同期信号を出力する。ま
た、補正レジスタ39は受信同期信号を受けてタイミン
グ生成手段37の内部カウンタである8ビットカウンタ
372のカウンタ値を保持する。同期監視範囲補正手段
43は補正レジスタ39に保持されたカウンタ値に応じ
て調歩同期検出手段33aの同期範囲を補正するように
なっている。
【0029】調歩同期検出手段33aは、図9に示すよ
うに、フリップフロップ331,332、アンド回路3
33,3311、インバータ336,337,339、
ノア回路338、ナンド回路334,335a,331
2から構成されている。なお、図5に示した前記調歩同
期検出手段33と同じ構成要素には同じ符号が付されて
いる。
【0030】図9に示す調歩同期検出手段33aにおい
て、同期監視範囲信号SYNRが高レベルの時に受信信
号が立ち上がると、受信同期信号が出力され、フリップ
フロップ331,332により1パルスの受信同期信号
がスタートビットの受信時に発生する。送受信時には受
信中の状態信号RXが入力されると、同期監視範囲信号
SYNRを出力するフリップフロップ331を同期監視
範囲開始信号E12の立ち上がりまたはストップビット
SB10が低レベルの時の同期範囲補正信号HSYNの
入力で同期監視範囲信号SYNRを高レベルにし、同期
監視範囲信号SYNRのクリアは送信時にはスタートビ
ットFSTの高レベルで行い、受信時は同期監視範囲終
了信号F12の高レベルまたはスタートビットFSTの
高レベルの時の同期範囲補正信号HSYNの入力でクリ
アされ、また受信同期信号が高レベルになると、クリア
される。
【0031】同期監視範囲補正手段43は、図10に補
正レジスタ39を含んで詳細な構成が示されているが、
前記比較手段41を有し、更にインバータ351、フリ
ップフロップ352,353,355,356,431
1、アンド回路3516,3513,358,351
1,3514,3515で構成されている。
【0032】図10に示す同期監視範囲補正手段43に
おいて、受信同期信号が高レベルになる時のタイミング
生成手段37の1ビット周期を生成する8ビットカウン
タ372のカウンタ値を補正レジスタ39に保持する。
データ入力手段13からの同期補正命令HCMが高レベ
ルになり、ストップビットSB10が低レベルになり、
ストップビットのタイミングになると、フリップフロッ
プ355,356およびアンド回路で同期補正命令のク
リア信号HSCをデータ入力手段13に出力する。補正
レジスタ39の出力QHを反転し、通常の同期監視範囲
監視時間に合わせて2分の1ビットずらすように変換し
て、補正レジスタ39のカウンタ値を8ビットカウンタ
372のカウンタ値と比較手段41で比較し、一致する
時にHTM信号を出力する。同期補正命令HCMが入力
された後にストップビットのタイミングを過ぎると、1
ビット周期でHTM信号が高レベルの時に同期範囲補正
信号HSYNが出力される。
【0033】図11は、図15に示した送信側の集中リ
モコン7と受信側の空調機器1との間の調歩同期通信に
おいてダミーサイクル前後における図8の構成における
タイミング生成手段37の8ビットカウンタ372のカ
ウンタ動作を示すタイミング図である。図11におい
て、鋸波状の波形が8ビットカウンタ372のカウンタ
値の変化を示しており、斜線を施した部分が調歩同期監
視範囲である。送信時は集中リモコン7のように11ビ
ット周期で鋸波状になり、この鋸波の3個目がダミーサ
イクルに当たる周期であって、スタートビットがなく、
4個目がACKに当たり、再度スタートビットが出る。
3個目のピークの前後、すなわちACK時の調歩同期監
視範囲が1個目のピーク値に応じてシフトし、ACK時
のスタートビットに同期することができる。
【0034】図12は、本発明の第3の実施例に係わる
調歩同期方式の通信装置の構成を示すブロック図であ
る。
【0035】図12に示す調歩同期方式の通信装置は、
図8に示した実施例において調歩同期検出手段33a、
同期監視範囲補正手段43、補正レジスタ39の代わり
に調歩同期検出手段33bおよび同期監視判定手段45
を設けたことを除いて図8に示す実施例と同じ構成であ
り、同じ構成要素には同じ符号が付されている。
【0036】図12の実施例において、タイミング生成
手段37は、調歩同期検出手段33bの受信同期信号で
キャラクタ毎の同期を取りながら1ビット周期のクロッ
クおよび1キャラクタ周期でキャラクタ内のタイミング
信号を生成して各部に供給している。調歩同期検出手段
33bは共通伝送線3からレシーバ21、排他的論理和
回路23、フィルタ25を介してシリアル形式の受信信
号が入力されると、タイミング信号から判定して同期監
視範囲信号SYNRと受信同期信号を出力する。また、
同期監視判定手段45は調歩同期検出手段33bの受信
同期信号を監視してスタートビットを検出できない時は
次キャラクタの同期監視範囲を拡大するようになってい
る。
【0037】前記調歩同期検出手段33bおよび同期監
視判定手段45は、詳細には図13に示すように構成さ
れている。すなわち、調歩同期検出手段33bはフリッ
プフロップ331,332、アンド回路333,331
4、インバータ336,337,339、オア回路33
13、ナンド回路334,335b、ノア回路338で
構成され、同期監視判定手段45はフリップフロップ4
51,452,453,454、オア回路455、アン
ド回路456,459、インバータ457,458で構
成されている。
【0038】図13において、同期監視範囲信号SYN
Rが高レベルの時の受信信号の立ち下がりで受信同期信
号が出力され、フリップフロップ331,332により
1パルスの受信同期信号がスタートビットFSTの受信
時に発生する。送受信時には受信中の状態信号RXが入
力されると、同期監視範囲信号SYNRを出力するフリ
ップフロップ331を同期監視範囲開始信号E12の立
ち上がりまたは同期範囲補正信号HSYNSの入力で同
期監視範囲信号SYNRを高レベルにし、同期監視範囲
信号SYNRのクリアは送信時にはスタートビットFS
Tの高レベルで、受信時には同期監視範囲終了信号F1
2の高レベルまたは同期範囲補正信号HSYNRの入力
でクリアされ、また受信同期信号が高レベルになるとク
リアされる。受信同期保持レジスタを構成するフリップ
フロップ452は受信中で最初のストップビット以降で
動作し、フリップフロップ452はストップビットSB
10の立ち下がり毎にクリアされ、受信同期信号をクロ
ックに入力して保持し、それが次段のフリップフロップ
453でスタートビットFSTの立ち下がりで検出する
時に高レベルになっていなければ同期範囲補正信号HS
YNSが高レベルになり、監視範囲にし、更に次段のフ
リップフロップ454で同期範囲補正信号HSYNSの
立ち下がりの1パルス同期範囲補正信号HSYNRを出
力する。
【0039】図14は、図15に示した送信側の集中リ
モコン7と受信側の空調機器1との間の調歩同期通信に
おいてダミーサイクル前後における図12の構成におけ
るタイミング生成手段37の8ビットカウンタ372の
カウンタ動作を示すタイミング図である。図14におい
て、鋸波状の波形が8ビットカウンタ372のカウンタ
値の変化を示しており、斜線を施した部分が調歩同期監
視範囲である。送信時は集中リモコン7のように11ビ
ット周期で鋸波状になり、この鋸波の3個目がダミーサ
イクルに当たる周期であって、スタートビットがなく、
4個目がACKに当たり、再度スタートビットが出る。
2個目のピークの前後、すなわちダミーサイクル時の調
歩同期監視範囲でスタートビットを検出できないので、
直ちにACK時のスタートビットに対して調歩同期監視
を開始する。
【0040】
【発明の効果】以上説明したように、本発明によれば、
ダミーサイクルが発生した時でも受信フレームの同期信
号が一定間隔で入るように同期監視範囲を制御している
ので、基準タイミング信号を発生する発振子として水晶
発振子の代わりに精度が劣る例えばセラミック発振子等
を使用したとしても、安定に動作することができ、経済
化を図ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係わる調歩同期方式の
通信装置の構成を示すブロック図である。
【図2】図1の調歩同期方式の通信装置に使用されてい
るタイミング生成手段の構成を示すブロック図である。
【図3】図1の調歩同期方式の通信装置に使用されてい
るクロックのタイミング波形を示す図である。
【図4】図2に示すタイミング生成手段の各部の動作を
示すタイミング図である。
【図5】図1の調歩同期方式の通信装置に使用されてい
る調歩同期検出手段の構成を示すブロック図である。
【図6】図1の調歩同期方式の通信装置に使用されてい
る同期補正手段の構成を示すブロック図である。
【図7】図1の調歩同期方式の通信装置の作用を示す説
明図である。
【図8】本発明の第2の実施例に係わる調歩同期方式の
通信装置の構成を示すブロック図である。
【図9】図8の調歩同期方式の通信装置に使用されてい
る調歩同期検出手段の構成を示すブロック図である。
【図10】図8の調歩同期方式の通信装置に使用されて
いる同期監視範囲判定手段の構成を示すブロック図であ
る。
【図11】図8の調歩同期方式の通信装置の作用を示す
説明図である。
【図12】本発明の第3の実施例に係わる調歩同期方式
の通信装置の構成を示すブロック図である。
【図13】図12の調歩同期方式の通信装置に使用され
ている調歩同期検出手段および同期監視判定手段の構成
を示すブロック図である。
【図14】図12の調歩同期方式の通信装置の作用を示
す説明図である。
【図15】調歩同期方式の通信装置が適用される装置の
ネットワーク構成を示す図である。
【図16】調歩同期通信で使用される伝送フレームの構
成を示す図である。
【符号の説明】
1 空調機器 3 共通伝送線 5 通信装置 7 集中リモコン 11 伝送線結合部 13 データ入力手段 33 調歩同期検出手段 35 同期補正手段 37 タイミング生成手段 39 補正レジスタ 41 比較手段

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 共通伝送線を介して接続される複数の装
    置によりネットワークを構成し、該ネットワーク内では
    フレーム単位の伝送でフレーム内にダミーサイクルを含
    む通信手順を取る調歩同期通信を前記複数の装置間で行
    うべく該複数の装置の各々に設けられ、該複数の装置を
    共通伝送線に接続する調歩同期方式の通信装置であっ
    て、同期監視範囲内の受信信号からスタートビットを検
    出する同期検出手段と、スタートビット、データビッ
    ト、パリティビット、ストップビットのキャラクタ周期
    でタイミング信号を発生するカウンタ手段と、前記同期
    検出手段からの同期信号に同期してカウンタを再ロード
    するタイミング生成手段と、同期信号により同期する時
    の前記タイミング生成手段のカウンタの値を保持する補
    正レジスタと、該補正レジスタに保持されたカウンタの
    値と前記タイミング生成手段のカウンタの値とを比較す
    る比較手段と、ダミーサイクル時のスタートビットの同
    期監視範囲内で前記比較手段による比較結果が一致する
    時、補正信号を発生して前記タイミング生成手段を同期
    させる同期補正手段とを有することを特徴とする調歩同
    期方式の通信装置。
  2. 【請求項2】 共通伝送線を介して接続される複数の装
    置によりネットワークを構成し、該ネットワーク内では
    フレーム単位の伝送でフレーム内にダミーサイクルを含
    む通信手順を取る調歩同期通信を前記複数の装置間で行
    うべく該複数の装置の各々に設けられ、該複数の装置を
    共通伝送線に接続する調歩同期方式の通信装置であっ
    て、同期監視範囲内の受信信号からスタートビットを検
    出する同期検出手段と、スタートビット、データビッ
    ト、パリティビット、ストップビットのキャラクタ周期
    でタイミング信号を発生するカウンタ手段と、前記同期
    検出手段からの同期信号に同期してカウンタを再ロード
    するタイミング生成手段と、同期信号により同期する時
    の前記タイミング生成手段のカウンタの値を保持する補
    正レジスタと、ダミーサイクル後のスタートビットに対
    して同期監視範囲の開始時間および終了時間の一方また
    は両方を前記補正レジスタのレジスタ値に応じて最適に
    する同期監視補正手段とを有することを特徴とする調歩
    同期方式の通信装置。
  3. 【請求項3】 共通伝送線を介して接続される複数の装
    置によりネットワークを構成し、該ネットワーク内では
    フレーム単位の伝送でフレーム内にダミーサイクルを含
    む通信手順を取る調歩同期通信を前記複数の装置間で行
    うべく該複数の装置の各々に設けられ、該複数の装置を
    共通伝送線に接続する調歩同期方式の通信装置であっ
    て、同期監視範囲内の受信信号からスタートビットを検
    出する同期検出手段と、スタートビット、データビッ
    ト、パリティビット、ストップビットのキャラクタ周期
    でタイミング信号を発生するカウンタ手段と、前記同期
    検出手段からの同期信号に同期してカウンタを再ロード
    するタイミング生成手段と、同期信号を保持する補正レ
    ジスタと、同期信号が発生しない場合、次キャラクタに
    対する同期監視範囲を拡大する同期監視判定手段とを有
    することを特徴とする調歩同期方式の通信装置。
JP7055789A 1995-03-15 1995-03-15 調歩同期方式の通信装置 Pending JPH08251154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7055789A JPH08251154A (ja) 1995-03-15 1995-03-15 調歩同期方式の通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7055789A JPH08251154A (ja) 1995-03-15 1995-03-15 調歩同期方式の通信装置

Publications (1)

Publication Number Publication Date
JPH08251154A true JPH08251154A (ja) 1996-09-27

Family

ID=13008686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7055789A Pending JPH08251154A (ja) 1995-03-15 1995-03-15 調歩同期方式の通信装置

Country Status (1)

Country Link
JP (1) JPH08251154A (ja)

Similar Documents

Publication Publication Date Title
JPH11154920A (ja) 同期式基地局制御システムのクロック同期方法及びその同期装置
JP2001326626A (ja) 同期のための方法、モジュール、およびプログラムモジュール
JP2002252606A (ja) 同期補正回路
JPH1091222A (ja) 同期制御装置
US7369636B2 (en) Asynchronous communication circuit
JPH08251154A (ja) 調歩同期方式の通信装置
JPH11305812A (ja) 分散型cpuシステムの同期方法
JP3085448B2 (ja) 通信システム
JPH10191473A (ja) 監視制御システム
JP2510750B2 (ja) フォ―ルト・トレラント・システム及びその冗長系間の同期方法並びに多重化クロツク発振器
JP2821091B2 (ja) 遠方監視制御装置および時刻同期装置
US6157217A (en) Method of synchronizing computing units connected to one another via a bus system
US5648993A (en) Method and apparatus for synchronizing modem transmission by controlling a measured phase difference between an internal timing signal and a transmission timing signal
JP3300648B2 (ja) クロック同期装置およびクロック同期方法、並びにそれを使用した通信装置および通信方法
US6862332B2 (en) Clock reproduction circuit
JPH09160630A (ja) 分散型モーションコントローラ
KR20060067712A (ko) 무선 1394 시스템의 사이클 타임 동기화 장치 및 그 방법
JPH11211863A (ja) 自動時刻修正方法および自動時刻修正装置
KR100524979B1 (ko) 클럭신호 발생 장치 및 그 방법
JP2002055181A (ja) 時計同期回路
JP2766837B2 (ja) 時刻データ送信装置
JPH11177543A (ja) シリアル通信装置及びシリアル通信方法
JPH01316042A (ja) 信号周波数同期装置
JP2678172B2 (ja) 時刻データ受信装置および時刻修正装置
JP2000216834A (ja) 同期回路