JPH08250550A - 半導体素子の実装方法と半導体装置 - Google Patents
半導体素子の実装方法と半導体装置Info
- Publication number
- JPH08250550A JPH08250550A JP4969895A JP4969895A JPH08250550A JP H08250550 A JPH08250550 A JP H08250550A JP 4969895 A JP4969895 A JP 4969895A JP 4969895 A JP4969895 A JP 4969895A JP H08250550 A JPH08250550 A JP H08250550A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- adhesive
- transparent substrate
- electrodes
- particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 接着剤を硬化させて生じる圧縮応力を利用し
た、半導体素子の実装方法と半導体装置に関し、半導体
素子実装時における電気的接続の可否の検知を容易に
し、電極保護膜の剥離に伴う電気的接続障害をなくす。 【構成】 透明基板1に形成した複数の半導体素子実装
電極4の一部は、バンプ接続部4aを透明導電体で形成
し、透明基板1に半導体素子7を固着させる接着剤12に
は、光学的に識別可能な複数の粒子13を分散させたもの
を用いる。電極4を保護する保護膜5は、半導体素子7
の対応領域の外側に形成する。
た、半導体素子の実装方法と半導体装置に関し、半導体
素子実装時における電気的接続の可否の検知を容易に
し、電極保護膜の剥離に伴う電気的接続障害をなくす。 【構成】 透明基板1に形成した複数の半導体素子実装
電極4の一部は、バンプ接続部4aを透明導電体で形成
し、透明基板1に半導体素子7を固着させる接着剤12に
は、光学的に識別可能な複数の粒子13を分散させたもの
を用いる。電極4を保護する保護膜5は、半導体素子7
の対応領域の外側に形成する。
Description
【0001】
【産業上の利用分野】本発明は、接着剤を用いて透明基
板に半導体素子をCOG(CHIP ON GLASS) 実装する方法
と半導体装置、特に、基板電極と半導体素子のバンプと
の電気的接続の良否を、外観検査で容易かつ確実に識別
可能にした半導体素子の実装方法と半導体装置に関す
る。
板に半導体素子をCOG(CHIP ON GLASS) 実装する方法
と半導体装置、特に、基板電極と半導体素子のバンプと
の電気的接続の良否を、外観検査で容易かつ確実に識別
可能にした半導体素子の実装方法と半導体装置に関す
る。
【0002】
【従来の技術】図4は透明基板に半導体素子を実装する
従来技術の説明図である。図4(a) において、液晶表示
パネルに使用する透明基板(ガラス基板)1の表面に
は、SiN等にてなる絶縁膜2と、Ti またはCr また
はTi/Al/Ti 等にてなる導電膜3を被着したのち、図
4(b) に示す如く、導電膜3から半導体素子実装電極4
をパターン形成する。
従来技術の説明図である。図4(a) において、液晶表示
パネルに使用する透明基板(ガラス基板)1の表面に
は、SiN等にてなる絶縁膜2と、Ti またはCr また
はTi/Al/Ti 等にてなる導電膜3を被着したのち、図
4(b) に示す如く、導電膜3から半導体素子実装電極4
をパターン形成する。
【0003】次いで、図4(c) に示す如く、SiN等に
てなる保護膜5を被着したのち、図4(d) に示す如く保
護膜5の所定部には電極4のバンプ接続部4aを露呈さ
せる窓6を形成する。
てなる保護膜5を被着したのち、図4(d) に示す如く保
護膜5の所定部には電極4のバンプ接続部4aを露呈さ
せる窓6を形成する。
【0004】次いで、図4(e) に示す如く、基板1の表
面には適量の接着剤9を搭載したのち、接続部4aに接
続させるべきバンプ8をめっきまたは転写法で形成した
半導体素子7は、バンプ8が所定の接続部4aと接する
ように基板1の上に載せる。金等にてなるバンプ8の厚
さは、一般に20μm 程度である。
面には適量の接着剤9を搭載したのち、接続部4aに接
続させるべきバンプ8をめっきまたは転写法で形成した
半導体素子7は、バンプ8が所定の接続部4aと接する
ように基板1の上に載せる。金等にてなるバンプ8の厚
さは、一般に20μm 程度である。
【0005】接着剤9の搭載方法としては、シート状
のものを適当な大きさに切って搭載する方法、液状の
ものをスクリーン印刷で被着させる方法、液状のもの
を滴下する方法が知られているが、定量化の点で優れる
前記の方法が、広く採用されている。
のものを適当な大きさに切って搭載する方法、液状の
ものをスクリーン印刷で被着させる方法、液状のもの
を滴下する方法が知られているが、定量化の点で優れる
前記の方法が、広く採用されている。
【0006】次いで、接続部4aとバンプ8とを電気的
に接続するため、バンプ8が所定厚さに潰れる、例えば
厚さ20μm が15μm 程度に潰れるように、半導体素子7
を基板1に向けて押圧すると共に、接着剤9の硬化処理
を行なう。
に接続するため、バンプ8が所定厚さに潰れる、例えば
厚さ20μm が15μm 程度に潰れるように、半導体素子7
を基板1に向けて押圧すると共に、接着剤9の硬化処理
を行なう。
【0007】すると接着剤9は、図4(f) に示す如く基
板1と半導体素子7との間に充填され、かつ、図4(g)
に示す如く一部が導体素子7の外に押し広げられた状態
で硬化する。
板1と半導体素子7との間に充填され、かつ、図4(g)
に示す如く一部が導体素子7の外に押し広げられた状態
で硬化する。
【0008】接着剤9に熱硬化型樹脂を使用したときの
硬化処理は、その樹脂の硬化温度に加熱することであ
り、接着剤9に紫外線硬化型樹脂を使用したときの硬化
処理は、その硬化に必要な紫外線を照射することであ
る。
硬化処理は、その樹脂の硬化温度に加熱することであ
り、接着剤9に紫外線硬化型樹脂を使用したときの硬化
処理は、その硬化に必要な紫外線を照射することであ
る。
【0009】このような方法は一般にCOG実装と呼ば
れているが、COG実装で基板1に半導体素子7を実装
した半導体装置は、接着剤9の収縮応力によって、半導
体素子7が基板1に固着されると共に、電極4とバンプ
8との電気的接続が維持されるようになる。
れているが、COG実装で基板1に半導体素子7を実装
した半導体装置は、接着剤9の収縮応力によって、半導
体素子7が基板1に固着されると共に、電極4とバンプ
8との電気的接続が維持されるようになる。
【0010】
【発明が解決しようとする課題】バンプ8が電極4に接
したのち、バンプ8を押し潰すことで接着剤9を押し広
げる、従来の前記実装方法および半導体装置は、バンプ
8の高さとバンプ8の押し潰し量から接着剤9の量(シ
ート状接着剤では厚さと大きさ)が決定される。
したのち、バンプ8を押し潰すことで接着剤9を押し広
げる、従来の前記実装方法および半導体装置は、バンプ
8の高さとバンプ8の押し潰し量から接着剤9の量(シ
ート状接着剤では厚さと大きさ)が決定される。
【0011】しかし、バンプ8の高さが所定値より低か
ったり、接着剤9の量が所定値より多かったりすると、
半導体素子7を基板1に向けて押圧する以前に接着剤9
の押し広げが開始する。
ったり、接着剤9の量が所定値より多かったりすると、
半導体素子7を基板1に向けて押圧する以前に接着剤9
の押し広げが開始する。
【0012】すると、接着剤9の一部がバンプ8と電極
4との間に入り込み、バンプ8の電気的接続不良が生じ
るという問題点があった。バンプ8の前記接続不良、例
えば液晶表示パネルにおけるバンプ8と電極4との電気
的接続不良の外観検査、即ち、電極4とバンプ8との間
に接着剤9の一部が侵入しているか否かの外観検査は困
難であった。
4との間に入り込み、バンプ8の電気的接続不良が生じ
るという問題点があった。バンプ8の前記接続不良、例
えば液晶表示パネルにおけるバンプ8と電極4との電気
的接続不良の外観検査、即ち、電極4とバンプ8との間
に接着剤9の一部が侵入しているか否かの外観検査は困
難であった。
【0013】さらに、図5(a) に示す如く、接着剤9の
硬化処理に伴って生じる収縮応力10は、基板1の表面お
よび半導体素子7の表面に引っ張り応力として作用し、
半導体素子7はバンプ8を支点とする波形に変形させる
ようになる。そして、バンプ8を支点とする半導体素子
7の波形変形は、特にバンプ8近傍の保護膜5を強く引
き剥がす方向に作用する。
硬化処理に伴って生じる収縮応力10は、基板1の表面お
よび半導体素子7の表面に引っ張り応力として作用し、
半導体素子7はバンプ8を支点とする波形に変形させる
ようになる。そして、バンプ8を支点とする半導体素子
7の波形変形は、特にバンプ8近傍の保護膜5を強く引
き剥がす方向に作用する。
【0014】その結果、図5(b) に示す如く、バンプ8
近傍において保護膜5が引き剥がされ易く、そのことに
よってバンプ8が電極4から浮き上がることもあった。
近傍において保護膜5が引き剥がされ易く、そのことに
よってバンプ8が電極4から浮き上がることもあった。
【0015】
【課題を解決するための手段】本発明の目的は、透明基
板の半導体素子実装電極と半導体素子のバンプとの接続
を、外観検査で識別可能にすることである。
板の半導体素子実装電極と半導体素子のバンプとの接続
を、外観検査で識別可能にすることである。
【0016】前記目的を達成する本発明の半導体素子実
装方法は、本発明の実施例を示す図1によれば、半導体
素子実装電極4とバンプ8との接続を維持すると共に、
半導体素子7を透明基板1に固着させるための接着剤12
には、その硬化後の厚さより小径、かつ、光学的に識別
可能な複数の粒子13を分散せしめ、複数の電極4の少な
くとも一部は、バンプ接続部4aを透明導電体で形成
し、透明基板1の表面の所定部には、複数の電極4を避
けて接着剤12を被着し、バンプ8が所定の電極4のバン
プ接続部4aと接するように、半導体素子7を透明基板
1に重ね、半導体素子7を透明基板1に向けて押圧しバ
ンプ8を押し潰すと共に、接着剤12を硬化させること、
である。
装方法は、本発明の実施例を示す図1によれば、半導体
素子実装電極4とバンプ8との接続を維持すると共に、
半導体素子7を透明基板1に固着させるための接着剤12
には、その硬化後の厚さより小径、かつ、光学的に識別
可能な複数の粒子13を分散せしめ、複数の電極4の少な
くとも一部は、バンプ接続部4aを透明導電体で形成
し、透明基板1の表面の所定部には、複数の電極4を避
けて接着剤12を被着し、バンプ8が所定の電極4のバン
プ接続部4aと接するように、半導体素子7を透明基板
1に重ね、半導体素子7を透明基板1に向けて押圧しバ
ンプ8を押し潰すと共に、接着剤12を硬化させること、
である。
【0017】前記目的を達成する本発明の半導体装置
は、本発明の実施例を示す図1によれば、複数の半導体
素子実装電極4が形成された透明基板1の表面に、接着
剤12により半導体素子7に設けたバンプ8と半導体素子
実装電極4が接続されるように、半導体素子7を実装し
た半導体装置であって、少なくとも半導体素子7との対
向領域内において複数の電極4が、電極4からはみ出さ
ない絶縁層 に重ねられ、かつ、少なくとも一部のバン
プ接続部4aが透明導電体で形成されており、複数の電
極4が形成された透明基板1の表面には、半導体素子7
の対向領域外を覆う保護膜5が形成され、半導体素子7
が対向する透明基板1の表面、かつ、複数の電極4と重
ならない領域に被着させる硬化前の接着剤12が、その硬
化後の厚さより小径、かつ、光学的に識別可能な複数の
粒子13を分散せしめたものであること、である。
は、本発明の実施例を示す図1によれば、複数の半導体
素子実装電極4が形成された透明基板1の表面に、接着
剤12により半導体素子7に設けたバンプ8と半導体素子
実装電極4が接続されるように、半導体素子7を実装し
た半導体装置であって、少なくとも半導体素子7との対
向領域内において複数の電極4が、電極4からはみ出さ
ない絶縁層 に重ねられ、かつ、少なくとも一部のバン
プ接続部4aが透明導電体で形成されており、複数の電
極4が形成された透明基板1の表面には、半導体素子7
の対向領域外を覆う保護膜5が形成され、半導体素子7
が対向する透明基板1の表面、かつ、複数の電極4と重
ならない領域に被着させる硬化前の接着剤12が、その硬
化後の厚さより小径、かつ、光学的に識別可能な複数の
粒子13を分散せしめたものであること、である。
【0018】さらに、本発明の他の半導体装置は、前記
複数の電極4が、透明基板1の表面に直接形成されてな
ることである。
複数の電極4が、透明基板1の表面に直接形成されてな
ることである。
【0019】
【作用】前記手段による半導体素子の実装方法および半
導体装置は、透明基板に半導体素子を固着させると共
に、半導体素子実装電極とバンプとの電気的接続を維持
する接着剤として、光学的識別可能かつ半導体素子実装
の邪魔にならない粒子、例えば有色または不透明であ
り、かつ、硬化後の接着剤厚さより小径の粒子を分散さ
せたものを使用する。
導体装置は、透明基板に半導体素子を固着させると共
に、半導体素子実装電極とバンプとの電気的接続を維持
する接着剤として、光学的識別可能かつ半導体素子実装
の邪魔にならない粒子、例えば有色または不透明であ
り、かつ、硬化後の接着剤厚さより小径の粒子を分散さ
せたものを使用する。
【0020】従って、透明基板に向けて半導体素子を押
圧したとき、バンプが低かったり,接着剤の量が過大で
あることによって、接着剤の広がりが早められ、接着剤
の一部が半導体素子実装電極とバンプとの間に流れ込む
ようになると、接着剤に分散させた粒子も半導体素子実
装電極とバンプとの間に流れ込むようになる。
圧したとき、バンプが低かったり,接着剤の量が過大で
あることによって、接着剤の広がりが早められ、接着剤
の一部が半導体素子実装電極とバンプとの間に流れ込む
ようになると、接着剤に分散させた粒子も半導体素子実
装電極とバンプとの間に流れ込むようになる。
【0021】そして、半導体素子実装電極とバンプとの
間に流れ込んだ粒子は、透明基板の裏面または表面の斜
め方向からの照明光を照射し形成された粒子像として、
外観検査で容易に検出可能となる。
間に流れ込んだ粒子は、透明基板の裏面または表面の斜
め方向からの照明光を照射し形成された粒子像として、
外観検査で容易に検出可能となる。
【0022】
【実施例】図1は本発明の第1の実施例の説明図、図2
は本発明の実施例における半導体素子実装電極の説明
図、図3は本発明の第2の実施例の説明図である。
は本発明の実施例における半導体素子実装電極の説明
図、図3は本発明の第2の実施例の説明図である。
【0023】本発明を液晶表示パネルに適用した図1に
おいて、(a),(b),(d),(f),(g),(h)は主要工程の説明
図、(c) は(b) のA−A′矢視断面図、(e) は(d) のB
−B′矢視断面図である。
おいて、(a),(b),(d),(f),(g),(h)は主要工程の説明
図、(c) は(b) のA−A′矢視断面図、(e) は(d) のB
−B′矢視断面図である。
【0024】図1(a) において、透明基板(ガラス基
板)1の表面には、例えばCVD法にてSiNの絶縁膜
2を形成し、その上にTiまたはCrまたはTi/Al/T
i の3層構成の導電膜3を形成する。SiNにてなる絶
縁膜2は、本実施例において厚さが4000Åであり、Ti
にてなる導電膜3の厚さは、本実施例において1500Åで
ある。
板)1の表面には、例えばCVD法にてSiNの絶縁膜
2を形成し、その上にTiまたはCrまたはTi/Al/T
i の3層構成の導電膜3を形成する。SiNにてなる絶
縁膜2は、本実施例において厚さが4000Åであり、Ti
にてなる導電膜3の厚さは、本実施例において1500Åで
ある。
【0025】次いで、図1(b) および図1(c) に示す如
く、絶縁膜2と導電膜3の不要部を除去し、絶縁膜パタ
ーン2′を下地層とした半導体素子実装電極4を形成す
る。複数の電極4は、バンプ接続部4aとそのリード部
4bにてなり、絶縁膜パターン2′は電極4からはみ出
さないように、本実施例ではエッチングにより形成し、
かつ、複数の電極4の一部である電極4′のバンプ接続
部4a′は、透明導電体例えばITOで形成する。
く、絶縁膜2と導電膜3の不要部を除去し、絶縁膜パタ
ーン2′を下地層とした半導体素子実装電極4を形成す
る。複数の電極4は、バンプ接続部4aとそのリード部
4bにてなり、絶縁膜パターン2′は電極4からはみ出
さないように、本実施例ではエッチングにより形成し、
かつ、複数の電極4の一部である電極4′のバンプ接続
部4a′は、透明導電体例えばITOで形成する。
【0026】次いで、図1(d) および図1(e) に示す如
く、半導体素子対応領域11を除いて電極リード部4bを
覆う保護膜5を形成する。本実施例においてCVD法に
よるSiNであり、厚さ3000Åの保護膜5は、基板1の
全表面にスパッタ形成したのち、領域11の対応部分をエ
ッチングして形成した。
く、半導体素子対応領域11を除いて電極リード部4bを
覆う保護膜5を形成する。本実施例においてCVD法に
よるSiNであり、厚さ3000Åの保護膜5は、基板1の
全表面にスパッタ形成したのち、領域11の対応部分をエ
ッチングして形成した。
【0027】次いで、図1(f) に示す如く所定量の接着
剤12を基板1の表面に搭載 (貼着)する。ただし、接着
剤12には光学的に検知可能、かつ、硬化後の接着剤12の
厚さより小径の複数の粒子13が分散されており、接着剤
12としてシート状のものを使用するときは、その厚さに
よって切り出し寸法が決まり、接着剤12として液状のも
のを使用するときは、滴下量または印刷厚さによって制
御する。
剤12を基板1の表面に搭載 (貼着)する。ただし、接着
剤12には光学的に検知可能、かつ、硬化後の接着剤12の
厚さより小径の複数の粒子13が分散されており、接着剤
12としてシート状のものを使用するときは、その厚さに
よって切り出し寸法が決まり、接着剤12として液状のも
のを使用するときは、滴下量または印刷厚さによって制
御する。
【0028】光学的に識別可能とするため有色または不
透明な分散粒子13としては、着色樹脂の粒子,着色ガラ
スの粒子,黒色カーボンの粒子,不透明なセラミック粒
子および各種金属粒子等が使用可能であり、本実施例に
おいては、粒径約5μm の黒色樹脂を 100μm2当たり1
個以上の割合で分散させた。
透明な分散粒子13としては、着色樹脂の粒子,着色ガラ
スの粒子,黒色カーボンの粒子,不透明なセラミック粒
子および各種金属粒子等が使用可能であり、本実施例に
おいては、粒径約5μm の黒色樹脂を 100μm2当たり1
個以上の割合で分散させた。
【0029】次いで、図1(g) に示す如く半導体素子7
を基板1の上に搭載する。その際、所定のバンプ8が所
定の電極4の接続部4aと接するように、半導体素子7
の位置決めが必要である。
を基板1の上に搭載する。その際、所定のバンプ8が所
定の電極4の接続部4aと接するように、半導体素子7
の位置決めが必要である。
【0030】次いで、半導体素子7を基板1に向けて押
圧すると共に、接着剤12の硬化処理を施す。接着剤12に
熱硬化型樹脂を使用したときは、その硬化温度例えば 2
00℃に接着剤12を加熱し、接着剤12にUV樹脂を使用し
たときは、その硬化に必要なエネルギーの紫外線を照射
する。
圧すると共に、接着剤12の硬化処理を施す。接着剤12に
熱硬化型樹脂を使用したときは、その硬化温度例えば 2
00℃に接着剤12を加熱し、接着剤12にUV樹脂を使用し
たときは、その硬化に必要なエネルギーの紫外線を照射
する。
【0031】その結果、図1(h) に示す如く、例えば厚
さ20μm のバンプ8は押し潰され厚さ15μm になると共
に、基板1と半導体素子7との間に充填され一部が半導
体素子7の外に押し広げられた接着剤12は硬化し、硬化
した接着剤12が半導体素子7を基板1に固着させると共
に、電極接続部4aとバンプ8との電気的接続を維持す
る半導体装置20が完成する。
さ20μm のバンプ8は押し潰され厚さ15μm になると共
に、基板1と半導体素子7との間に充填され一部が半導
体素子7の外に押し広げられた接着剤12は硬化し、硬化
した接着剤12が半導体素子7を基板1に固着させると共
に、電極接続部4aとバンプ8との電気的接続を維持す
る半導体装置20が完成する。
【0032】図2において、(a) は本発明の実施例によ
る半導体素子実装電極の模式平面図、(b) はバンプ接続
部を透明導電体で形成した半導体素子実装電極の断面
図、(c) は接着剤に分散させた粒子が透明導電体でなる
バンプ接続部とバンプとの間に挟まれた状態を示す断面
図である。
る半導体素子実装電極の模式平面図、(b) はバンプ接続
部を透明導電体で形成した半導体素子実装電極の断面
図、(c) は接着剤に分散させた粒子が透明導電体でなる
バンプ接続部とバンプとの間に挟まれた状態を示す断面
図である。
【0033】図2(a) および(b) において、二点鎖線で
囲った接着剤(12)被着領域15を挟む二列の中央の半導体
素子実装電極4の列央の電極4′は、バンプ接続部4
a′を透明導電体(ITO)で形成してなる。
囲った接着剤(12)被着領域15を挟む二列の中央の半導体
素子実装電極4の列央の電極4′は、バンプ接続部4
a′を透明導電体(ITO)で形成してなる。
【0034】図1(g) と(h) を用いて説明したように、
半導体素子7を基板1に向けて押圧したとき、押し広げ
過程で接着剤12が最初に接するようになるのは、同一列
の電極4内で列央の電極4′である。
半導体素子7を基板1に向けて押圧したとき、押し広げ
過程で接着剤12が最初に接するようになるのは、同一列
の電極4内で列央の電極4′である。
【0035】そして、バンプ接続部4a′にバンプ8が
当接する前に接着剤12の一部がバンプ接続部4a′に流
れ込むと、図2(c) に示す如く樹脂12と共に流れ込んだ
粒子13は、バンプ接続部4a′とバンプ8との間に挟ま
れるようになる。
当接する前に接着剤12の一部がバンプ接続部4a′に流
れ込むと、図2(c) に示す如く樹脂12と共に流れ込んだ
粒子13は、バンプ接続部4a′とバンプ8との間に挟ま
れるようになる。
【0036】そこで、図2(c) に矢印16または17で示す
如く、基板1の裏面または基板1の表面の斜め方向から
光を照射すると、バンプ接続部4a′とバンプ8に挟ま
れた粒子13の像は、外観検査により容易かつ確実に観測
されるようになる。
如く、基板1の裏面または基板1の表面の斜め方向から
光を照射すると、バンプ接続部4a′とバンプ8に挟ま
れた粒子13の像は、外観検査により容易かつ確実に観測
されるようになる。
【0037】従って、基板1に半導体素子7を実装した
のち、透明導電体で形成されたバンプ接続部4a′とバ
ンプ8との間を、外部から例えば顕微鏡で観察し、粒子
13が検出されないときは、全電極4とバンプ8との接続
が確実であると判定される反面、粒子13が検出されたと
きは、電極4とバンプ8との接続が不確実であると判定
されることになる。
のち、透明導電体で形成されたバンプ接続部4a′とバ
ンプ8との間を、外部から例えば顕微鏡で観察し、粒子
13が検出されないときは、全電極4とバンプ8との接続
が確実であると判定される反面、粒子13が検出されたと
きは、電極4とバンプ8との接続が不確実であると判定
されることになる。
【0038】なお、図1,2を用いて説明した実施例に
おいて、バンプ接続部4a′の個数は任意であり、電極
4が透明導電対(ITO)で形成されれば、特に、バン
プ接続部4a′を設ける必要はなく、また、全ての電極
4で外観検査が行なえる。
おいて、バンプ接続部4a′の個数は任意であり、電極
4が透明導電対(ITO)で形成されれば、特に、バン
プ接続部4a′を設ける必要はなく、また、全ての電極
4で外観検査が行なえる。
【0039】図3において(a) 〜(f) は主要工程の説明
図である。図3(a) において、透明基板(ガラス基板)
1の表面には、TiまたはCrまたはTi/Al/Ti の3
層構成の導電膜3、例えば厚さ1500ÅのTiスパッタリ
ング膜にてなる導電膜3を成膜したのち、図3(b) に示
す如く、導電膜3の不要部を除去して半導体素子実装電
極4を形成する。ただし、複数の半導体素子実装電極4
の一部は、図2を用いて説明した如く、バンプ接続部4
aを透明導電体で形成する。
図である。図3(a) において、透明基板(ガラス基板)
1の表面には、TiまたはCrまたはTi/Al/Ti の3
層構成の導電膜3、例えば厚さ1500ÅのTiスパッタリ
ング膜にてなる導電膜3を成膜したのち、図3(b) に示
す如く、導電膜3の不要部を除去して半導体素子実装電
極4を形成する。ただし、複数の半導体素子実装電極4
の一部は、図2を用いて説明した如く、バンプ接続部4
aを透明導電体で形成する。
【0040】次いで、図3(c) に示す如く、半導体素子
対応領域11を除き、電極4のリード部4bを覆う保護膜
5、例えば厚さ3000ÅのSiNにてなる保護膜5を形成
する。
対応領域11を除き、電極4のリード部4bを覆う保護膜
5、例えば厚さ3000ÅのSiNにてなる保護膜5を形成
する。
【0041】次いで、図3(d) に示す如く、複数の粒子
13を分散させた所定量の接着剤12を基板1の表面に搭載
(貼着) する。次いで、図3(e) に示す如く、所定のバ
ンプ8が所定の電極4の接続部4aと接するように、半
導体素子7を基板1の上に搭載したのち、半導体素子7
を基板1に向けて押圧すると共に、接着剤12の硬化処理
を施す。
13を分散させた所定量の接着剤12を基板1の表面に搭載
(貼着) する。次いで、図3(e) に示す如く、所定のバ
ンプ8が所定の電極4の接続部4aと接するように、半
導体素子7を基板1の上に搭載したのち、半導体素子7
を基板1に向けて押圧すると共に、接着剤12の硬化処理
を施す。
【0042】その結果、図3(f) に示す如く、例えば厚
さ20μm のバンプ8は押し潰され厚さ15μm になると共
に、基板1と半導体素子7との間に充填され一部が半導
体素子7より外に押し広げられた接着剤12は硬化し、硬
化した接着剤12が半導体素子7を基板1に固着させると
共に、電極接続部4aとバンプ8との電気的接続を維持
する半導体装置21が完成する。
さ20μm のバンプ8は押し潰され厚さ15μm になると共
に、基板1と半導体素子7との間に充填され一部が半導
体素子7より外に押し広げられた接着剤12は硬化し、硬
化した接着剤12が半導体素子7を基板1に固着させると
共に、電極接続部4aとバンプ8との電気的接続を維持
する半導体装置21が完成する。
【0043】
【発明の効果】以上説明したように、光学的に識別可能
な複数の粒子を分散させた接着剤を使用し、透明基板に
半導体素子を搭載する方法および半導体装置は、該粒子
の存在によって、電気的接続以前に半導体素子実装電極
とバンプとの間に接着剤の一部が流れ込むと、接着剤の
流れ込みと同時に一部の粒子が半導体素子実装電極とバ
ンプの間に挟まれるようになるため、接続の良否が容易
に判別できる。
な複数の粒子を分散させた接着剤を使用し、透明基板に
半導体素子を搭載する方法および半導体装置は、該粒子
の存在によって、電気的接続以前に半導体素子実装電極
とバンプとの間に接着剤の一部が流れ込むと、接着剤の
流れ込みと同時に一部の粒子が半導体素子実装電極とバ
ンプの間に挟まれるようになるため、接続の良否が容易
に判別できる。
【図1】 本発明の第1の実施例の説明図
【図2】 本発明の実施例における半導体素子実装電極
の説明図
の説明図
【図3】 本発明の第2の実施例の説明図
【図4】 透明基板に半導体素子を実装する従来技術の
説明図
説明図
【図5】 半導体素子実装用接着剤の影響の説明図
1 透明基板(ガラス基板) 2 絶縁膜 4 半導体素子実装電極 4a バンプ接続部 5 保護膜 7 半導体素子 8 バンプ 12 接着剤 13 接着剤に分散させた粒子 20,21 半導体装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 須藤 盛司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 上本 裕司 鳥取県米子市石州府字大塚ノ弐650番地 株式会社米子富士通内 (72)発明者 間島 庭司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (5)
- 【請求項1】 接着剤を用いて複数の半導体素子実装電
極が形成された透明基板の表面に、複数のバンプが形成
された半導体素子を実装させるに際し、 該接着剤にはその硬化後の厚さより小径、かつ、光学的
に識別可能な複数の粒子を分散せしめ、 該複数の半導体素子実装電極の少なくとも一部は、バン
プ接続部を透明導電体で形成し、 該透明基板の表面の所定部には、該複数の半導体素子実
装電極を避けて該接着剤を被着し、 該バンプが所定の該半導体素子実装電極のバンプ接続部
と接するように、該半導体素子を該透明基板に重ね、 該半導体素子を該透明基板に向けて押圧し該バンプを押
し潰すと共に、該接着剤を硬化させること、 を特徴とする半導体素子の実装方法。 - 【請求項2】 前記粒子として有色粒子を使用するこ
と、 を特徴とする請求項1記載の半導体素子の実装方法。 - 【請求項3】 前記粒子として不透明粒子を使用するこ
と、 を特徴とする請求項1記載の半導体素子の実装方法。 - 【請求項4】 複数の半導体素子実装電極が形成された
透明基板の表面に、接着剤により半導体素子に設けられ
たバンプと該半導体素子実装電極が接続されるように半
導体素子を実装した半導体装置であって、 少なくとも半導体素子との対向領域内において該複数の
半導体素子実装電極が、その電極からはみ出さない絶縁
層に重ねられ、かつ、少なくとも一部のバンプ接続部が
透明導電体で形成されており、 該複数の半導体素子実装電極が形成された該透明基板の
表面には、該半導体素子の対向領域外を覆う保護膜が形
成され、 該半導体素子が対向する該透明基板の表面、かつ、該複
数の半導体素子実装電極と重ならない領域に被着させる
硬化前の該接着剤が、その硬化後の厚さより小径、か
つ、光学的に識別可能な複数の粒子を分散せしめたもの
であること、 を特徴とする半導体装置。 - 【請求項5】 少なくとも一部のバンプ接続部が透明導
電体で形成された半導体素子実装電極を形成した透明基
板に、光学的に識別可能な複数の粒子を分散させた粒子
分散接着剤を使用し、半導体素子を実装した半導体装置
であって、 該半導体素子実装電極が該透明基板の表面に直接形成さ
れてること、 を特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4969895A JPH08250550A (ja) | 1995-03-09 | 1995-03-09 | 半導体素子の実装方法と半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4969895A JPH08250550A (ja) | 1995-03-09 | 1995-03-09 | 半導体素子の実装方法と半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08250550A true JPH08250550A (ja) | 1996-09-27 |
Family
ID=12838407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4969895A Withdrawn JPH08250550A (ja) | 1995-03-09 | 1995-03-09 | 半導体素子の実装方法と半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08250550A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117045A (ja) * | 1997-06-26 | 1999-01-22 | Hitachi Chem Co Ltd | 半導体チップ搭載用基板 |
JP2001135672A (ja) * | 1999-11-01 | 2001-05-18 | Sony Chem Corp | 異方性導電接続体、製造方法およびペースト状接続材料 |
-
1995
- 1995-03-09 JP JP4969895A patent/JPH08250550A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117045A (ja) * | 1997-06-26 | 1999-01-22 | Hitachi Chem Co Ltd | 半導体チップ搭載用基板 |
JP2001135672A (ja) * | 1999-11-01 | 2001-05-18 | Sony Chem Corp | 異方性導電接続体、製造方法およびペースト状接続材料 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3035021B2 (ja) | 液晶表示素子およびその製造方法 | |
JP2665134B2 (ja) | フレキシブル回路基板及びその製造方法 | |
US20030174272A1 (en) | Liquid crystal display device and method for manufacturing the same | |
JPH0738502B2 (ja) | 回路基板の接続方法 | |
JP2007041389A (ja) | 表示装置及びその製造方法 | |
US5034245A (en) | Method of producing connection electrodes | |
JP3904752B2 (ja) | 反射型液晶表示装置およびその製造方法 | |
JPH0714880A (ja) | 半導体集積回路チップの実装方法および半導体集積回路 チップの実装された電子機器 | |
JPH02180036A (ja) | 電極の形成方法 | |
JPH08250550A (ja) | 半導体素子の実装方法と半導体装置 | |
JP2731471B2 (ja) | 電気的接続構造 | |
JPH0695462B2 (ja) | 電極上への導電性粒子の配置方法 | |
JPH05102343A (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
JP3227777B2 (ja) | 回路基板の接続方法 | |
JPS62132331A (ja) | 半導体装置の製造方法 | |
JPH0437146A (ja) | 液晶表示装置の半導体チップの実装方法 | |
JP2961825B2 (ja) | 液晶装置の製造方法 | |
JPH06177214A (ja) | 圧着端子とその接続方法および半導体装置の実装方法 | |
JPH06302649A (ja) | 半導体装置の接続方法 | |
JPH06224256A (ja) | 半導体装置 | |
JP3152449B2 (ja) | Ic部品のリード接合装置及び方法 | |
JPH08167440A (ja) | 液晶パネルの引き出し電極構造 | |
JPH08201839A (ja) | 液晶パネル構造及びその製造方法、液晶パネル構造の検査方法 | |
JPH04273452A (ja) | Icチップの実装方法 | |
JPH06186582A (ja) | 電極の接続構造および接続方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |