JPH08249271A - 二重化システムのバス調停方法及び二重化システム - Google Patents
二重化システムのバス調停方法及び二重化システムInfo
- Publication number
- JPH08249271A JPH08249271A JP7077167A JP7716795A JPH08249271A JP H08249271 A JPH08249271 A JP H08249271A JP 7077167 A JP7077167 A JP 7077167A JP 7716795 A JP7716795 A JP 7716795A JP H08249271 A JPH08249271 A JP H08249271A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- sbx
- arbitration
- duplex
- system bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 二重化情報処理システムにおける自系内及び
他系への情報転送のスループットのバランスをとること
を目的とする。 【構成】 二重化された情報処理システムの各々がシス
テムバスと該バスに接続される、少なく共、処理装置
（ＣＰＵ）、入出力制御装置（ＩＯＣ）、システムバス
交差装置（ＳＢＸ）及びシステムバス調停装置（ＢＡ）
を有し、各情報処理システムの間の情報伝達は各システ
ムのシステムバス交差装置（ＳＢＸ）を介して行われ前
記各システムバスのバス調停処理が共通のバス調停装置
（ＢＡ）によって集中制御される二重化システムのバス
調停において、前記システムバス交差装置（ＳＢＸ）か
らのバス使用要求を同一システムバスに接続された他の
どの装置よりも高い優先度で処理する。
他系への情報転送のスループットのバランスをとること
を目的とする。 【構成】 二重化された情報処理システムの各々がシス
テムバスと該バスに接続される、少なく共、処理装置
（ＣＰＵ）、入出力制御装置（ＩＯＣ）、システムバス
交差装置（ＳＢＸ）及びシステムバス調停装置（ＢＡ）
を有し、各情報処理システムの間の情報伝達は各システ
ムのシステムバス交差装置（ＳＢＸ）を介して行われ前
記各システムバスのバス調停処理が共通のバス調停装置
（ＢＡ）によって集中制御される二重化システムのバス
調停において、前記システムバス交差装置（ＳＢＸ）か
らのバス使用要求を同一システムバスに接続された他の
どの装置よりも高い優先度で処理する。
Description
【０００１】
【産業上の利用分野】本発明は、二重化システムのバス
調停方法及びそれを採用する二重化システムに関する。
調停方法及びそれを採用する二重化システムに関する。
【０００２】より詳しくは、共通交差装置（ＳＢＸ）に
より接続されて構成されるような二重化システムにおい
て、システムバスに接続された各装置がシステムバスを
使用する際のシステムバス調停方法に関する。
より接続されて構成されるような二重化システムにおい
て、システムバスに接続された各装置がシステムバスを
使用する際のシステムバス調停方法に関する。
【０００３】更に詳しくは、前記バス調停装置が各装置
からのバス使用要求の受付と選択とを集中して制御する
集中制御型の方式を採用し、該調停装置がバス要求中の
装置の中から特定な１装置を選択する際の選択方法に関
する。
からのバス使用要求の受付と選択とを集中して制御する
集中制御型の方式を採用し、該調停装置がバス要求中の
装置の中から特定な１装置を選択する際の選択方法に関
する。
【０００４】
【従来の技術】図１は従来方式及び本発明の方式が適用
される二重化システムの構成例である。図１において、
ＢＡはシステムバス調停装置、ＣＰＵは中央処理装置、
ＭＭは主記憶装置、ＩＯＣはファイルメモリ制御装置や
通信制御装置等の入出力制御装置、ＳＢＸはシステムバ
ス交差装置である。ＣＰＵ、ＩＯＣ、ＳＢＸ、ＢＡはシ
ステムバスに接続され、１つの系を構成している。二重
化システムでは、このような系が２系統用意され、ＳＢ
Ｘ間のバスを介して接続されている。
される二重化システムの構成例である。図１において、
ＢＡはシステムバス調停装置、ＣＰＵは中央処理装置、
ＭＭは主記憶装置、ＩＯＣはファイルメモリ制御装置や
通信制御装置等の入出力制御装置、ＳＢＸはシステムバ
ス交差装置である。ＣＰＵ、ＩＯＣ、ＳＢＸ、ＢＡはシ
ステムバスに接続され、１つの系を構成している。二重
化システムでは、このような系が２系統用意され、ＳＢ
Ｘ間のバスを介して接続されている。
【０００５】図１において、ＣＰＵ及び周辺の各ＩＯＣ
は系＃０、系＃１間で対として設備され、二重化されて
いる。ここで、ＣＰＵは一方が現用、他方は予備として
運用され、周辺の各ＩＯＣは通常両系とも現用として負
荷分散運用される。現用ＣＰＵと周辺の両系ＩＯＣ間で
コマンドやＤＭＡ転送データ等の情報授受が行われる
が、現用ＣＰＵと他系のあるＩＯＣとの間の情報授受
は、両系間に共通に設置された交差装置（ＳＢＸ）を介
して行われる。
は系＃０、系＃１間で対として設備され、二重化されて
いる。ここで、ＣＰＵは一方が現用、他方は予備として
運用され、周辺の各ＩＯＣは通常両系とも現用として負
荷分散運用される。現用ＣＰＵと周辺の両系ＩＯＣ間で
コマンドやＤＭＡ転送データ等の情報授受が行われる
が、現用ＣＰＵと他系のあるＩＯＣとの間の情報授受
は、両系間に共通に設置された交差装置（ＳＢＸ）を介
して行われる。
【０００６】共通交差装置を用いたこの種の二重化シス
テムは、各装置が両系のシステムバスに接続するように
構成された従来の装置個別交差型の二重化システム（図
示せず）に比較し、システムバス接続部の回路及び信号
端子を半減できるため、小形化、回路の簡単化が可能で
あり、しかも、ＬＳＩ技術、実装技術の進展によって、
従来システムなみのシステム信頼性を維持できるため、
二重化システムの有力なアーキテクチャの１つになって
いる。
テムは、各装置が両系のシステムバスに接続するように
構成された従来の装置個別交差型の二重化システム（図
示せず）に比較し、システムバス接続部の回路及び信号
端子を半減できるため、小形化、回路の簡単化が可能で
あり、しかも、ＬＳＩ技術、実装技術の進展によって、
従来システムなみのシステム信頼性を維持できるため、
二重化システムの有力なアーキテクチャの１つになって
いる。
【０００７】図２は図１の系＃１に属するある
【０００８】
【外１】
【０００９】が、系＃０の現用のＣＰＵに接続されたＭ
ＭにＤＭＡ転送する場合の動作シーケンス例を示したも
のである。この例は、
ＭにＤＭＡ転送する場合の動作シーケンス例を示したも
のである。この例は、
【００１０】
【外２】
【００１１】がＤＭＡ転送方式により、主記憶装置ＭＭ
よりデータを読み取る場合のシーケンスを示している。
よりデータを読み取る場合のシーケンスを示している。
【００１２】以下にこの動作を説明する。まず
【００１３】
【外３】
【００１４】はＤＭＡ転送用のコマンド（ＣＭＤ）をシ
ステムバスを介してＳＢＸへ転送するために同一系内の
ＢＡに対しバス要求信号ＢＲＥＱ（ＣＭＤ）を発行す
る。該ＢＡから使用許可信号ＢＡＣＫを受けてバス権を
獲得すると、コマンドＣＭＤ（ＭＭリード）をシステム
バス経由で発行する。ＳＢＸが正常に受信したことはそ
れからのステータス信号ＳＴを受信によって判定でき
る。系＃１に属するＳＢＸはＣＭＤ（ＭＭリード）を
ステムバスを介してＳＢＸへ転送するために同一系内の
ＢＡに対しバス要求信号ＢＲＥＱ（ＣＭＤ）を発行す
る。該ＢＡから使用許可信号ＢＡＣＫを受けてバス権を
獲得すると、コマンドＣＭＤ（ＭＭリード）をシステム
バス経由で発行する。ＳＢＸが正常に受信したことはそ
れからのステータス信号ＳＴを受信によって判定でき
る。系＃１に属するＳＢＸはＣＭＤ（ＭＭリード）を
【００１５】
【外４】
【００１６】から受け取ると、系＃０のＳＢＸに対して
ＳＢＸ間バスを獲得するために、要求信号ＸＢＲＥＱを
発行し、その後許可信号ＸＢＡＣＫを受けると交差バス
を介してＣＭＤ（ＭＭリード）をＳＢＸに対して転送す
る。ＣＭＤ（ＭＭリード）を受信した系＃０のＳＢＸは
ＣＰＵに対し該コマンドを転送するために、系＃１での
ＳＢＸ間バスを獲得するために、要求信号ＸＢＲＥＱを
発行し、その後許可信号ＸＢＡＣＫを受けると交差バス
を介してＣＭＤ（ＭＭリード）をＳＢＸに対して転送す
る。ＣＭＤ（ＭＭリード）を受信した系＃０のＳＢＸは
ＣＰＵに対し該コマンドを転送するために、系＃１での
【００１７】
【外５】
【００１８】間と同様のバス獲得処理、ＣＭＤ（ＭＭリ
ード）の転送処理を行う。システムバス経由でコマンド
ＣＭＤ（ＭＭリード）を受信した系＃０のＣＰＵは内部
バスを介してＭＭに対しデータリード要求を行う。ＭＭ
から読出しデータを受け取ったＣＰＵは、このデータを
アンサデータとして要求元の
ード）の転送処理を行う。システムバス経由でコマンド
ＣＭＤ（ＭＭリード）を受信した系＃０のＣＰＵは内部
バスを介してＭＭに対しデータリード要求を行う。ＭＭ
から読出しデータを受け取ったＣＰＵは、このデータを
アンサデータとして要求元の
【００１９】
【外６】
【００２０】へ返送する必要があり、系＃０のＳＢＸに
それをアンサＡＮＳとして転送するために、系＃０のＢ
Ａに対しバス権獲得要求ＢＲＥＱ（ＡＮＳ）を発行す
る。許可信号ＢＡＣＫを受けると、システムバスを介し
てＡＮＳ（ＭＭデータ）をＳＢＸへ転送しステータスＳ
Ｔの受信によって正常な転送ができたことを確認する。
ＡＮＳ（ＭＭデータ）はその後、ＳＢＸ間交差バスを介
して系＃１のＳＢＸへ転送され、系＃１のＳＢＸが、Ｃ
ＰＵ−系＃０のＳＢＸ間と同様のシーケンスにより、要
求元の
それをアンサＡＮＳとして転送するために、系＃０のＢ
Ａに対しバス権獲得要求ＢＲＥＱ（ＡＮＳ）を発行す
る。許可信号ＢＡＣＫを受けると、システムバスを介し
てＡＮＳ（ＭＭデータ）をＳＢＸへ転送しステータスＳ
Ｔの受信によって正常な転送ができたことを確認する。
ＡＮＳ（ＭＭデータ）はその後、ＳＢＸ間交差バスを介
して系＃１のＳＢＸへ転送され、系＃１のＳＢＸが、Ｃ
ＰＵ−系＃０のＳＢＸ間と同様のシーケンスにより、要
求元の
【００２１】
【外７】
【００２２】へＡＮＳ（ＭＭデータ）を返送する。
【００２３】以上の説明から分かるように、このシステ
ムバスはコマンドＣＭＤ、アンサＡＮＳの各々を転送す
る都度、要求元装置によって捕捉され、転送終了時に解
放されるため、無効な保留を回避し、効率のよい転送を
実現している。
ムバスはコマンドＣＭＤ、アンサＡＮＳの各々を転送す
る都度、要求元装置によって捕捉され、転送終了時に解
放されるため、無効な保留を回避し、効率のよい転送を
実現している。
【００２４】この種の転送方式をスプリット型転送と称
し、例えばＴＲＯＮ協会が標準バスとして提唱している
ＴＯＸＢＵＳ（トロン標準システムバスＴＯＸＢＵＳ、
Ｖｅｒ．１．００．００．００、トロン協会、１９９１
年１０月発行）などで採用されている。
し、例えばＴＲＯＮ協会が標準バスとして提唱している
ＴＯＸＢＵＳ（トロン標準システムバスＴＯＸＢＵＳ、
Ｖｅｒ．１．００．００．００、トロン協会、１９９１
年１０月発行）などで採用されている。
【００２５】図３は１つの系の中でシステムバスに接続
された各装置とＢＡとの間の信号線の接続構成図であ
る。
された各装置とＢＡとの間の信号線の接続構成図であ
る。
【００２６】ＣＰＵ、各ＩＯＣ、ＳＢＸの各々は、バス
権獲得のための信号線の対（ＢＲＥＱ線とＢＡＣＫ線）
を２組有している。１組はコマンド（ＣＭＤ）送出に使
用するシステムバスを獲得するためのもの、もう１組は
アンサ（ＡＮＳ）返送に使用するシステムバスを獲得す
るためのものである。従って、システムバスに接続され
ている装置がＣＰＵ、ＳＢＸ、ｎ台のＩＯＣの場合、４
×（ｎ＋２）本の信号線がＢＡと接続される。
権獲得のための信号線の対（ＢＲＥＱ線とＢＡＣＫ線）
を２組有している。１組はコマンド（ＣＭＤ）送出に使
用するシステムバスを獲得するためのもの、もう１組は
アンサ（ＡＮＳ）返送に使用するシステムバスを獲得す
るためのものである。従って、システムバスに接続され
ている装置がＣＰＵ、ＳＢＸ、ｎ台のＩＯＣの場合、４
×（ｎ＋２）本の信号線がＢＡと接続される。
【００２７】ＢＡにおける従来のバス権調停方法は以下
のように行われていた。即ち、ＣＰＵ、ｎ台のＩＯＣか
らのバス要求に対する選択優先順位はアンサ返送用のバ
ス要求がコマンド送出用のバス要求よりも常に高く、更
にアンサ返送用の複数のバス要求間、及びコマンド送出
用の複数のバス要求間では、ラウンドロビン方式（即
ち、直前に選択された装置が次回は最下位になるという
ように回転する方式）であった。
のように行われていた。即ち、ＣＰＵ、ｎ台のＩＯＣか
らのバス要求に対する選択優先順位はアンサ返送用のバ
ス要求がコマンド送出用のバス要求よりも常に高く、更
にアンサ返送用の複数のバス要求間、及びコマンド送出
用の複数のバス要求間では、ラウンドロビン方式（即
ち、直前に選択された装置が次回は最下位になるという
ように回転する方式）であった。
【００２８】
【発明が解決しようとする課題】従来のバス調停方法に
おいては両系のＩＯＣが現用ＣＰＵ側へＤＭＡ転送しな
がら自律動作を行っていく場合、現用系と同一の系のＩ
ＯＣについては最悪でもほぼｎ回に１回の頻度でバス権
を獲得できるのに、現用系と異なる系のＩＯＣからのＤ
ＭＡの場合には、ＳＢＸがｎ回に１回しかバス権を獲得
できないため、他系の各ＩＯＣからみると、ｎ2 回に１
回しかＣＰＵ側のシステムバスを獲得できないこととな
る。
おいては両系のＩＯＣが現用ＣＰＵ側へＤＭＡ転送しな
がら自律動作を行っていく場合、現用系と同一の系のＩ
ＯＣについては最悪でもほぼｎ回に１回の頻度でバス権
を獲得できるのに、現用系と異なる系のＩＯＣからのＤ
ＭＡの場合には、ＳＢＸがｎ回に１回しかバス権を獲得
できないため、他系の各ＩＯＣからみると、ｎ2 回に１
回しかＣＰＵ側のシステムバスを獲得できないこととな
る。
【００２９】従って、ＤＭＡ転送時の各ＩＯＣ−ＭＭ間
のスループットが同一系の場合と異なる系の場合とでア
ンバランスになる。その結果、両系とも現用装置として
負荷分散運用される入出力制御装置の場合に接続遅延時
間上の不平等が生じるといった問題が生じていた。
のスループットが同一系の場合と異なる系の場合とでア
ンバランスになる。その結果、両系とも現用装置として
負荷分散運用される入出力制御装置の場合に接続遅延時
間上の不平等が生じるといった問題が生じていた。
【００３０】本発明の目的は上記アンバランスの問題を
緩和し得るバス調停方法及びそのような二重化システム
を提供することにある。
緩和し得るバス調停方法及びそのような二重化システム
を提供することにある。
【００３１】
【課題を解決するための手段】上記目的を達成するた
め、本発明では二重化されたシステムバスが共通の交差
装置（ＳＢＸ）で接続され、前記各システムバスのバス
調停が共通のバス調停装置（ＢＡ）によって集中制御さ
れる二重化システムのバス調停方法において、前記ＳＢ
Ｘからのバス使用要求に対する選択優先順位を同一シス
テムバスに接続された他のどの装置よりも高くするよう
に選択することを特徴とする。
め、本発明では二重化されたシステムバスが共通の交差
装置（ＳＢＸ）で接続され、前記各システムバスのバス
調停が共通のバス調停装置（ＢＡ）によって集中制御さ
れる二重化システムのバス調停方法において、前記ＳＢ
Ｘからのバス使用要求に対する選択優先順位を同一シス
テムバスに接続された他のどの装置よりも高くするよう
に選択することを特徴とする。
【００３２】また、二重化されたシステムバスが共通の
交差装置（ＳＢＸ）で接続され、前記各システムバスの
バス調停が共通のバス調停装置（ＢＡ）によって集中制
御される二重化システムにおいて、前記ＢＡは前記ＳＢ
Ｘからのバス使用要求に対する選択優先順位を同一シス
テムバスに接続された他のどの装置よりも高くするよう
に構成することを特徴とする。
交差装置（ＳＢＸ）で接続され、前記各システムバスの
バス調停が共通のバス調停装置（ＢＡ）によって集中制
御される二重化システムにおいて、前記ＢＡは前記ＳＢ
Ｘからのバス使用要求に対する選択優先順位を同一シス
テムバスに接続された他のどの装置よりも高くするよう
に構成することを特徴とする。
【００３３】
【作用】上記のバス調停方法によれば、システムバス調
停装置（ＢＡ）において、ＳＢＸからのバス要求と該シ
ステムバスに接続された他の装置からのバス要求とが競
合した場合、ＳＢＸの方が優先的に選択されるため、同
一系内の装置にバス使用権が高い頻度で渡される従来の
ラウンドロビン方式のような事態がなくなり、スループ
ットの平準化が達成される。
停装置（ＢＡ）において、ＳＢＸからのバス要求と該シ
ステムバスに接続された他の装置からのバス要求とが競
合した場合、ＳＢＸの方が優先的に選択されるため、同
一系内の装置にバス使用権が高い頻度で渡される従来の
ラウンドロビン方式のような事態がなくなり、スループ
ットの平準化が達成される。
【００３４】また、共通交差装置（ＳＢＸ）で接続され
た二重化システムが上記のようなバスアクセス競合制御
方式を有するＢＡを具備することによって、同一系内の
転送時のスループットと異なる系間の転送時のスループ
ットとをバランスさせることが可能となる。
た二重化システムが上記のようなバスアクセス競合制御
方式を有するＢＡを具備することによって、同一系内の
転送時のスループットと異なる系間の転送時のスループ
ットとをバランスさせることが可能となる。
【００３５】
【実施例】以下、図４の実施例を説明する。
【００３６】本実施例では説明の都合上ＩＯＣ台数は２
台
台
【００３７】
【外８】
【００３８】とした。が、特に一般性を欠くことはな
い。
い。
【００３９】図４（ａ）は
【００４０】
【外９】
【００４１】の各装置からのバス要求ＢＲＥＱの発生パ
タンを示している。各ポイントｔ、ｔ＋１、・・・はＢ
Ａが、各装置からバス要求を評価し、バス権を渡す特定
な１台を選択する処理時点を意味している。例えば、Ｃ
ＰＵについてみると、ポイントｔ＋１とｔ＋３にバス要
求が出されており、ＳＢＸも偶然ながら同様にポイント
ｔ＋１とｔ＋３にバス要求が出されている。
タンを示している。各ポイントｔ、ｔ＋１、・・・はＢ
Ａが、各装置からバス要求を評価し、バス権を渡す特定
な１台を選択する処理時点を意味している。例えば、Ｃ
ＰＵについてみると、ポイントｔ＋１とｔ＋３にバス要
求が出されており、ＳＢＸも偶然ながら同様にポイント
ｔ＋１とｔ＋３にバス要求が出されている。
【００４２】図４（ｂ）、同図（ｃ）は、それぞれ従来
方式の優先度制御方式（完全ラウンドロビン方式）にお
ける選択動作例、本発明の優先度制御方式（ＳＢＸは固
定の最高優先度、他のＣＰＵ、
方式の優先度制御方式（完全ラウンドロビン方式）にお
ける選択動作例、本発明の優先度制御方式（ＳＢＸは固
定の最高優先度、他のＣＰＵ、
【００４３】
【外１０】
【００４４】及び＃２は回転優先度とする部分ラウンド
ロビン方式）における選択動作例を示している。
ロビン方式）における選択動作例を示している。
【００４５】図４の（ｂ）、（ｃ）において、各ポイン
トにおける選択優先度はレベル０（最高優先）からレベ
ル３（最低優先）までの４レベルであり、各レベルにど
の装置が対応しているかを各エントリの装置名が示して
いる。さらに、各ポイントにおいて、１台の装置を丸で
囲んで示しているが、これはその装置がそのポイントで
バス権が与えられた（即ち、ＢＡＣＫがＢＡから返送さ
れた）ことを示している。
トにおける選択優先度はレベル０（最高優先）からレベ
ル３（最低優先）までの４レベルであり、各レベルにど
の装置が対応しているかを各エントリの装置名が示して
いる。さらに、各ポイントにおいて、１台の装置を丸で
囲んで示しているが、これはその装置がそのポイントで
バス権が与えられた（即ち、ＢＡＣＫがＢＡから返送さ
れた）ことを示している。
【００４６】なお、図４（ｂ）、（ｃ）では、スプリッ
ト型のシステムバスにおけるコマンドＣＭＤ送出時のバ
ス権獲得とアンサＡＮＳ返送時のバス獲得と混在した形
では示していない。ＡＮＳ返送時の場合のバス要求の優
先度はＣＭＤ送出時の場合のバス要求の優先度よりも常
に高いため両者間の動作例の説明は省略している。即
ち、図４の（ｂ）、（ｃ）はＣＭＤ送出時の各装置間の
アクセス競合またはＡＮＳ返送時の各装置間のアクセス
競合の場合を示している。
ト型のシステムバスにおけるコマンドＣＭＤ送出時のバ
ス権獲得とアンサＡＮＳ返送時のバス獲得と混在した形
では示していない。ＡＮＳ返送時の場合のバス要求の優
先度はＣＭＤ送出時の場合のバス要求の優先度よりも常
に高いため両者間の動作例の説明は省略している。即
ち、図４の（ｂ）、（ｃ）はＣＭＤ送出時の各装置間の
アクセス競合またはＡＮＳ返送時の各装置間のアクセス
競合の場合を示している。
【００４７】図４（ｃ）の本発明の動作例を説明する前
に、まず図４（ｂ）の従来例について説明する。
に、まず図４（ｂ）の従来例について説明する。
【００４８】図４（ｂ）において、初期時点ｔにおい
て、ＢＡ内にセットされた選択優先度は
て、ＢＡ内にセットされた選択優先度は
【００４９】
【数１】
【００５０】の順になっているものとする。ポイントｔ
では、同図（ａ）より
では、同図（ａ）より
【００５１】
【外１１】
【００５２】のみからバス要求が発生しているため、
【００５３】
【外１２】
【００５４】が無条件に選択される。と同時に、次のポ
イントでは最下位の第４位の優先度に下がる。続くポイ
ントｔ＋１では、ＢＡ内においてセットされた選択優先
度は
イントでは最下位の第４位の優先度に下がる。続くポイ
ントｔ＋１では、ＢＡ内においてセットされた選択優先
度は
【００５５】
【数２】
【００５６】の順に更新されている。ポイントｔ＋１で
はＣＰＵとＳＢＸからバス要求が発生している（図４の
（ａ）参照）が、ＣＰＵの優先度がＳＢＸよりも高いた
め、ＣＰＵにバス権が与えられる。その後、ｔ＋２時点
ではＣＰＵの優先度が最下位に下がり、ｔ＋２時点にま
わされたＳＢＸからのバス要求が受け付けられる。以下
同様にして、要求の受け付けられた装置の優先度が次の
ポイントでは最下位に下がり、他の装置の優先度がくり
あがる、というように優先度が回転して変化していく。
はＣＰＵとＳＢＸからバス要求が発生している（図４の
（ａ）参照）が、ＣＰＵの優先度がＳＢＸよりも高いた
め、ＣＰＵにバス権が与えられる。その後、ｔ＋２時点
ではＣＰＵの優先度が最下位に下がり、ｔ＋２時点にま
わされたＳＢＸからのバス要求が受け付けられる。以下
同様にして、要求の受け付けられた装置の優先度が次の
ポイントでは最下位に下がり、他の装置の優先度がくり
あがる、というように優先度が回転して変化していく。
【００５７】このため、同一装置からのバス要求が連続
して受け付けられるケースは殆どなく、どの装置もバス
権の獲得の機会が同等となる。このことは、ある系のＣ
ＰＵが異なる系のシステムバスに接続された全装置と共
通のバス交差装置ＳＢＸを介して情報授受を行うような
二重化システムにおいて、ＣＰＵとは異なる系の各ＩＯ
ＣがＣＰＵ側のシステムバスを使用できる機会がきわめ
て少ないことを示している。
して受け付けられるケースは殆どなく、どの装置もバス
権の獲得の機会が同等となる。このことは、ある系のＣ
ＰＵが異なる系のシステムバスに接続された全装置と共
通のバス交差装置ＳＢＸを介して情報授受を行うような
二重化システムにおいて、ＣＰＵとは異なる系の各ＩＯ
ＣがＣＰＵ側のシステムバスを使用できる機会がきわめ
て少ないことを示している。
【００５８】この点が本発明によってどのように解決さ
れるかを図４（ｃ）により説明する。同図（ｂ）と異な
り、ＢＡ内にセットされた選択優先度はＳＢＸが常に最
高レベル０であり、他の
れるかを図４（ｃ）により説明する。同図（ｂ）と異な
り、ＢＡ内にセットされた選択優先度はＳＢＸが常に最
高レベル０であり、他の
【００５９】
【外１３】
【００６０】がレベル１からレベル３の間を回転的に変
化する。図４の（ａ）のパタンに対して、まずポイント
ｔでは
化する。図４の（ａ）のパタンに対して、まずポイント
ｔでは
【００６１】
【外１４】
【００６２】が選択される。この点は従来方式の場合と
同じである。しかし、ポイントｔ＋１では、従来方式と
異なり最高優先度のＳＢＸが選択される。ＳＢＸは回転
優先方式を採用しないため、続くポイントｔ＋２でも最
高優先度のままである。従ってポイントｔ＋３において
も、ＳＢＸが選択される。
同じである。しかし、ポイントｔ＋１では、従来方式と
異なり最高優先度のＳＢＸが選択される。ＳＢＸは回転
優先方式を採用しないため、続くポイントｔ＋２でも最
高優先度のままである。従ってポイントｔ＋３において
も、ＳＢＸが選択される。
【００６３】このようにして、ＳＢＸを介してＣＰＵと
は異なる系のシステムバスに接続されたＩＯＣの選択さ
れる機会が増え、共通交差装置を有する二重化システム
のＣＰＵ−両系ＩＯＣ間のスループットの平準化が達成
できる。
は異なる系のシステムバスに接続されたＩＯＣの選択さ
れる機会が増え、共通交差装置を有する二重化システム
のＣＰＵ−両系ＩＯＣ間のスループットの平準化が達成
できる。
【００６４】以上、スプリット型方式のシステムバスを
前提に説明したが、コマンド送出からアンサ受信までバ
スを保留し続けるインタロック方式のシステムバスにつ
いても本発明により同様のアンバランス解消効果が得ら
れることは言うまでもない。
前提に説明したが、コマンド送出からアンサ受信までバ
スを保留し続けるインタロック方式のシステムバスにつ
いても本発明により同様のアンバランス解消効果が得ら
れることは言うまでもない。
【００６５】また、ＣＰＵ−両系ＩＯＣ間の転送はＩＯ
ＣからＣＰＵ側へのＤＭＡ転送時だけでなく、ＣＰＵか
ら両系ＩＯＣへのコマンド転送時にも同様の効果が期待
できる。
ＣからＣＰＵ側へのＤＭＡ転送時だけでなく、ＣＰＵか
ら両系ＩＯＣへのコマンド転送時にも同様の効果が期待
できる。
【００６６】なお、複数のＢＲＥＱ信号から本発明のア
ルゴリズムに従って１装置を選択する際のＢＡ内の優先
選択回路は既存のよく知られた技術を用いて構成すれば
よく、本発明の効果を引き出すための特殊な構成法は特
に不要である。
ルゴリズムに従って１装置を選択する際のＢＡ内の優先
選択回路は既存のよく知られた技術を用いて構成すれば
よく、本発明の効果を引き出すための特殊な構成法は特
に不要である。
【００６７】
【発明の効果】以上説明したように、本発明によれば、
システムバス調停装置（ＢＡ）において、ＳＢＸからの
バス要求と該システムバスに接続された他の装置からの
バス要求とが競合した場合、ＳＢＸの方が優先的に選択
されるため、同一系内の装置に高い頻度でバス使用権が
渡される従来のラウンドロビン方式のような事態がなく
なり、スループットの平準化が達成される。
システムバス調停装置（ＢＡ）において、ＳＢＸからの
バス要求と該システムバスに接続された他の装置からの
バス要求とが競合した場合、ＳＢＸの方が優先的に選択
されるため、同一系内の装置に高い頻度でバス使用権が
渡される従来のラウンドロビン方式のような事態がなく
なり、スループットの平準化が達成される。
【００６８】また、共通交差装置（ＳＢＸ）で接続され
た二重化システムが上記のようなバスアクセス競合制御
方式を有するＢＡを具備することによって、同一系内の
転送時のスループットと異なる系間の転送時のスループ
ットとをバランスさせた二重化システムの提供が可能と
なる。
た二重化システムが上記のようなバスアクセス競合制御
方式を有するＢＡを具備することによって、同一系内の
転送時のスループットと異なる系間の転送時のスループ
ットとをバランスさせた二重化システムの提供が可能と
なる。
【図１】本発明が適用される二重化システムの例であ
る。
る。
【図２】系間に跨がるＤＭＡ転送シーケンスの例であ
る。
る。
【図３】ＢＡと他の各装置との信号線接続構成である。
【図４】本発明の実施例である。
ＣＰＵ 処理装置 ＭＭ 記憶装置 ＩＯＣ 入出力制御装置 ＢＡ バス調停装置 ＳＢＸ システムバス交差装置
Claims (2)
- 【請求項１】 二重化された情報処理システムの各々が
システムバスと該バスに接続される、少なく共、処理装
置、入出力制御装置、システムバス交差装置及びシステ
ムバス調停装置を有し、各情報処理システムの間の情報
伝達は各システムのシステムバス交差装置を介して行わ
れ前記各システムバスのバス調停処理が共通のバス調停
装置によって集中制御される二重化システムのバス調停
方法において、 前記システムバス交差装置からのバス使用要求を同一シ
ステムバスに接続された他のどの装置よりも高い優先度
で処理することを特徴とする二重化システムのバス調停
方法。 - 【請求項２】 二重化された情報処理システムの各々が
システムバスと該バスに接続される、少なく共、処理装
置、入出力制御装置、システムバス交差装置及びシステ
ムバス調停装置を有し、各情報処理システムの間の情報
伝達は各システムのシステムバス交差装置を介して行わ
れ前記各システムバスのバス調停処理が共通のバス調停
装置によって集中制御される二重化システムにおいて、 前記バス調停装置は前記システムバス交差装置からのバ
ス使用要求に対する選択優先順位を同一システムバスに
接続された他のどの装置よりも高くするように構成され
たことを特徴とする二重化システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07716795A JP3278793B2 (ja) | 1995-03-09 | 1995-03-09 | 二重化システムのバス調停方法及び二重化システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07716795A JP3278793B2 (ja) | 1995-03-09 | 1995-03-09 | 二重化システムのバス調停方法及び二重化システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08249271A true JPH08249271A (ja) | 1996-09-27 |
| JP3278793B2 JP3278793B2 (ja) | 2002-04-30 |
Family
ID=13626238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07716795A Expired - Fee Related JP3278793B2 (ja) | 1995-03-09 | 1995-03-09 | 二重化システムのバス調停方法及び二重化システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3278793B2 (ja) |
-
1995
- 1995-03-09 JP JP07716795A patent/JP3278793B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3278793B2 (ja) | 2002-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0451938B1 (en) | Multiple cluster signal processor | |
| US5257356A (en) | Method of reducing wasted bus bandwidth due to slow responding slaves in a multiprocessor computer system | |
| US6519666B1 (en) | Arbitration scheme for optimal performance | |
| JPH021037A (ja) | 共有母線のための分配仲裁装置および方法 | |
| JP2009508247A (ja) | バス調停に関する方法及びシステム | |
| US6628662B1 (en) | Method and system for multilevel arbitration in a non-blocking crossbar switch | |
| US4363096A (en) | Arbitration controller providing for access of a common resource by a duplex plurality of central processing units | |
| JP4184614B2 (ja) | バスシステム及びその実行順序の調整方法 | |
| AU611964B2 (en) | Inter and intra priority resolution network for an asynchronous bus system | |
| US7080174B1 (en) | System and method for managing input/output requests using a fairness throttle | |
| EP1187029B1 (en) | Peripheral component interconnect arbiter implementation with dynamic priority scheme | |
| EP1208435B1 (en) | Shared resource arbitration method and apparatus | |
| US7640387B2 (en) | Method and apparatus for implementing heterogeneous interconnects | |
| JPH08249271A (ja) | 二重化システムのバス調停方法及び二重化システム | |
| EP0860767B1 (en) | Disk control apparatus | |
| CN1322440C (zh) | 多设备系统中的通信子系统及其通信方法 | |
| JP3082297B2 (ja) | タスク制御方式 | |
| CN115269467B (zh) | 一种总线仲裁的方法、装置、存储介质及电子设备 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPH064465A (ja) | 共通バス制御方法 | |
| JPH04106651A (ja) | システムバスの制御装置 | |
| JPH0427584B2 (ja) | ||
| JPH1115779A (ja) | バス制御システム | |
| JPH0522938B2 (ja) | ||
| JPH11353286A (ja) | マルチプロセッサおよびそのバス使用権の決定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |