JPH08237258A - Ａｔｍ導通特性試験装置および方法 - Google Patents

Abstract

(57)【要約】 【目的】 セルが高速かつ連続的に到着した場合でもＶ
ＰおよびＶＣの導通特性を正確に試験することができる
ＡＴＭ導通特性試験装置および方法を提供する。 【構成】 受信セル１２０に対して並列的に設けられた
各導通試験セル検査部２００Ａ，２００Ｂでは、受信セ
ル１２０に対して一方では擬似ランダムパタンの同期時
処理としてエラー検出動作が実施されるとともに、他方
では同期外れ処理として擬似ランダムパタンの同期引き
込み処理が実施される。面制御回路１１１は直前の検査
対象セルの同期状態に基づいていずれかの面を選択し、
これに応じて選択回路１１２は処理中セルの出力として
いずれかの導通試験セル検査部２００Ａ，２００Ｂの出
力を選択し、動作制御回路１１３は次の試験対象セルに
対する各導通試験セル検査部２００Ａ，２００Ｂの動作
指示を出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭ導通特性試験装
置および方法に関し、特に擬似ランダムパタンを格納し
た導通特性試験用ＯＡＭセルを用いて仮想的に設定され
たバーチャルパスまたはバーチャルチャネルの導通特性
を試験するＡＴＭ導通特性試験装置および方法に関する
ものである。

【０００２】

【従来の技術】一般に、ＡＴＭモード（Asynchronous T
ransfer Mode：非同期転送モード）に基づいてＡＴＭセ
ル（以下、セルという）と呼ばれる固定長パケットによ
り通信を行うＡＴＭ通信システムでは、２点間に設定し
た仮想的なパス（以下、ＶＰ：Virtual Pathという）お
よびチャネル（以下、ＶＣ：Virtual Channel という）
を介してデータ通信を行うものとなっている。従来、こ
のようなＶＰおよびＶＣの導通特性を試験する場合、試
験用ＯＡＭ（Operation Administration Monitoring ）
セルを試験対象となるＶＰおよびＶＣを介して受信し、
その正常性に基づいて導通特性を試験するものとなって
いた（例えば、特開平５−２４４１９６号公報など）。

【０００３】図６は、従来のＡＴＭ導通特性試験装置を
示すブロック図であり、同図において、６００は試験用
ＯＡＭセルに格納され送出順序を示すシーケンス番号を
検査するシーケンス番号検査部、６０５はシーケンス番
号検査部６００で検出された異常セルをカウントする異
常セルカウンタ、６１０は試験用ＯＡＭセルに格納され
ている擬似ランダムパタン（Pseudo random pattern ）
を検査する擬似ランダムパタン検査部である。

【０００４】受信されたセルは、シーケンス番号検査部
６００の検査対象ＯＡＭセル抽出回路６０１に入力さ
れ、そのセルのヘッダ情報に基づいて検査対象となる試
験用ＯＡＭセルのみが抽出される。ここで抽出された検
査対象ＯＡＭセルはシーケンス番号抽出回路６０２に入
力されてシーケンス番号が抽出され、シーケンス番号照
合回路６０４に入力される。シーケンス番号カウンタ６
０３はシーケンス番号を逐次カウントすることにより次
に受信すべきシーケンス番号を出力しており、シーケン
ス番号照合回路６０４では、受信した検査対象ＯＡＭセ
ルから抽出されたシーケンス番号と次に受信すべきシー
ケンス番号とが比較される。

【０００５】ここで両シーケンス番号が不一致となった
場合には、受信されたＯＡＭセルに異常が発生している
と判断され、異常セルカウンタ６０５でカウントされ
る。一方、受信されたセルは、擬似ランダムパタン検査
部６１０の擬似ランダムパタン検出回路６１１および比
較回路６１２にも入力される。擬似ランダムパタン検出
回路６１１では、シーケンス番号検査部６００によりセ
ル受信順序が正常であると判断された場合に受信セルか
ら擬似ランダムパタンが検出される。

【０００６】擬似ランダムパタン同期保護回路６１３で
は、擬似ランダムパタンの同期外れ状態時には受信検出
された擬似ランダムパタンと予め取り込んでおいて擬似
ランダムパタンから生成されたパタンとの一致を所定ビ
ット数にわたって確認することにより擬似ランダムパタ
ンの同期が確認されその同期状態が出力される。また、
擬似ランダムパタンの同期状態時には、その巡回特性に
基づいて、直前に検出された擬似ランダムパタンから次
に受信すべき擬似ランダムパタンが生成される。

【０００７】比較回路６１２では、同期状態時に受信セ
ルから検出された擬似ランダムパタンと次に受信すべき
擬似ランダムパタンとが比較される。比較の結果、両擬
似ランダムパタンの各ビットが相違する場合には、その
ビットをエラービットとしてエラービットカウンタ６１
４によりカウントされてエラービット数として出力さ
れ、これら異常セル数およびエラービット数が導通特性
試験の結果として出力されるものとなっていた。

【０００８】

【発明が解決しようとする課題】したがって、このよう
な従来のＡＴＭ導通特性試験装置および方法では、受信
セルに対して比較的ビット数の多っい擬似ランダムパタ
ンの検査を逐次行うものとなっているため、次のセルが
入力されるまでに検査を終了しておく必要があり、高速
のＡＴＭ通信ではセルのバースト性を予測して大規模容
量のメモリを受信セルバッファとして設け、処理遅れを
補う必要があった。また、受信セルが連続的に到着した
場合には装置の処理速度が間に合わない可能性がある。
このような場合には１セル内で処理結果が出力されず、
次の受信セルに対する処理の選択、すなわち同期引き込
み処理あるいは同期後の擬似ランダムパタン検査処理の
いずれを実施させるかという選択が遅れ正常動作しない
という問題点があった。

【０００９】さらに、同期引き込み時にも後続の擬似ラ
ンダムパタンが連続して到着するため、受信セルからの
擬似ランダムパタン検出処理、擬似ランダムパタンの所
定ビット比較による同期確認処理および１セル内での再
引き込み処理が間に合わない可能性もあり、ＡＴＭ通信
の特徴である高速性、非同期に基づくセルのゆらぎ、ま
たはバースト性などに対応することができないという問
題点があった。本発明はこのような課題を解決するため
のものであり、セルが高速かつ連続的に到着した場合で
も、ＶＰおよびＶＣの導通特性を正確に試験することが
できるＡＴＭ導通特性試験装置および方法を提供するこ
とを目的としている。

【００１０】

【課題を解決するための手段】このような目的を達成す
るために、本発明によるＡＴＭ導通特性試験装置および
方法は、受信セル入力に対して並列的に設けられ、検査
の対象となる検査対象セルに格納されている擬似ランダ
ムパタンの同期引き込み処理およびエラー検出処理を行
うとともに、その処理結果として同期状態およびエラー
ビット数を出力する導通試験セル検査手段と、各導通試
験セル検査部から出力される処理結果のうちいずれかを
前記検査対象セルに対する検査結果として選択出力する
第１の選択手段と、各導通試験セル検査手段のうちいず
れか一方に対し同期外れ時処理として同期引き込み処理
を指示するとともに、他方に対し同期時処理としてエラ
ー検出処理を指示し、現在処理中の検査対象セルの直前
に処理された検査対象セルの同期状態が同期外れである
場合には、現在処理中の検査対象セルの次の検査対象セ
ルに対する各導通試験セル検査手段の処理を切り換え指
示するとともに、現在処理中の検査対象セルの検査結果
に対する第１の選択手段の選択状態を切り換え指示する
制御手段とを備えるものである。

【００１１】また、受信セル入力に対して並列的に設け
られ、検査の対象となる検査対象セルに格納されている
擬似ランダムパタンの同期引き込み処理およびエラー検
出処理を異なる位相で行うとともに、その処理結果とし
て同期状態およびエラービット数を出力する複数の擬似
ランダムパタン処理手段と、各擬似ランダムパタン処理
手段のうちのいずれかを選択し、その処理結果を前記検
査対象セルに対する処理結果として選択出力する第２の
選択手段とを有し、前記処理結果を検査対象セルの正常
性として出力する導通試験セル検査手段を備えるもので
ある。

【００１２】また、導通試験セル検査手段は、受信セル
に対して並列的に設けられ、検査対象セルに格納されて
いる擬似ランダムパタンの同期引き込み処理およびエラ
ー検出処理を異なる位相で行うとともに、その処理結果
として同期状態およびエラービット数を出力する複数の
擬似ランダムパタン処理手段と、各擬似ランダムパタン
処理手段のうちのいずれかを選択し、その処理結果を前
記検査対象セルに対する処理結果として選択出力する第
２の選択手段とを備えるものである。さらに、第２の選
択手段は、各擬似ランダムパタン処理手段から出力され
る同期状態を監視し、最も早く同期引き込み状態となっ
たものを選択するようにしたものである。また、導通試
験セル検査手段は、第２の選択手段により選択された擬
似ランダムパタン処理手段からのエラービット数を検査
対象セルごとに集計出力するエラービット数集計手段を
備えるものである。

【００１３】

【作用】したがって、各導通試験セル検査手段のうちい
ずれか一方に対して同期外れ時処理として同期引き込み
処理が指示されるとともに、他方に対して同期時処理と
してエラー検出処理が指示され、直前の検査対象セルの
同期状態が同期外れである場合には、次の検査対象セル
に対する各導通試験セル検査手段の処理が切り換え指示
されるとともに、現在処理中の試験対象セルに対する第
１の選択手段の選択状態が切り換え指示される。

【００１４】また、受信セルに対して並列的に設けられ
複数の擬似ランダムパタン処理手段のうちのいずれかが
選択され、その処理結果が入力された検査対象セルに対
する処理結果として選択出力される。さらに、各擬似ラ
ンダムパタン処理手段から出力される同期状態が監視さ
れ、最も早く同期引き込み状態となったものが選択され
る。さらにまた、第２の選択手段により選択された擬似
ランダムパタン処理手段からのエラービット数が受信セ
ルごとに集計され出力される。

【００１５】

【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例であるＡＴＭ導通特性試験
装置のブロック図であり、同図において、１０１は受信
されたセル１２０のヘッダ情報に基づいて検査対象とな
る試験用ＯＡＭセルを抽出する検査対象ＯＡＭセル抽出
回路、１００は試験用ＯＡＭセルに格納され送出順序を
示すシーケンス番号を検査するシーケンス番号検査部、
１０５はシーケンス番号検査部１００で検出された異常
セルをカウントする異常セルカウンタ、１０６は抽出さ
れた検査対象となる試験用ＯＡＭの受信タイミングに同
期してタイミングクロック１２２などの各種タイミング
信号を生成するタイミング生成回路である。

【００１６】シーケンス番号検査部１００において、１
０２は試験用ＯＡＭセルからシーケンス番号を抽出する
シーケンス番号抽出回路、１０３は直前に抽出されたシ
ーケンス番号に基づいて次に受信されるべきシーケンス
番号を生成するシーケンス番号カウンタ、１０４は試験
用ＯＡＭセルから抽出されたシーケンス番号と次に受信
されるべきシーケンス番号とを比較照合するシーケンス
番号照合回路である。

【００１７】１１０は試験用ＯＡＭセルに格納されてい
る擬似ランダムパタンを検査する擬似ランダムパタン検
査部であり、２００Ａ，２００Ｂは受信セルに対して並
列的に設けられ、検査対象ＯＡＭセル抽出回路１０１か
らの対象セル信号１２１が検査対象となる試験用ＯＡＭ
セルであることを示している場合、その受信セル１２０
に格納されている擬似ランダムパタンを抽出し、擬似ラ
ンダムパタンの同期外れ状態時にはその同期引き込みを
行うとともに、引き込み後に続く擬似ランダムパタンに
対するエラービットの検査を行い、また同期状態時には
擬似ランダムパタンのエラービットを検出する導通試験
セル検査部である。

【００１８】１１２は面制御信号１２６に基づいて導通
試験セル検査部２００Ａ，２００Ｂのいずれかの出力１
２３Ａ，１２３Ｂを選択し、エラービット数１２４およ
び擬似ランダムパタンの同期状態信号１２５を出力する
選択回路（第１の選択手段）、１１１は直前の検査対象
セルの同期状態に応じて導通試験セル検査部２００Ａ，
２００Ｂのいずれかを選択する面制御信号１２６を出力
する面制御回路（制御手段）、１１３は面制御信号１２
６に基づいて導通試験セル検査部２００Ａ，２００Ｂの
動作を指示する動作制御信号１２７Ａ，１２７Ｂを出力
する動作制御回路（制御手段）である。

【００１９】図２は導通試験セル検査部２００Ａ，２０
０Ｂを示すブロック図であり、同図において、２０１〜
２０Ｎは受信セル１２０に対して１〜Ｎ面として並列的
に設けられ、受信セル１２０に格納されている擬似ラン
ダムパタンの同期引き込みおよびエラービット検出をそ
れぞれ異なる位相で行う擬似ランダムパタン処理部、２
１１は擬似ランダムパタンの同期外れ状態時に各面から
の引き込み検出信号２３１〜２３Ｎを監視して、最初に
同期引き込みを完了したものを選択し同期引き込み検出
信号２４１として出力する引き込み検出回路（第２の選
択手段）、２１２は各面でカウントされた擬似ランダム
パタンエラービット数のうち同期引き込み完了が検出さ
れたものを選択する１／Ｎ選択回路（第２の選択手段）
である。

【００２０】２１３は１／Ｎ選択回路２１２から選択出
力されたエラービット数を１セル分集計するエラービッ
ト数集計回路、２１４は引き込み検出回路２１１からの
同期引き込み検出信号２４１および集計されたエラービ
ット数に基づいて同期外れを検出する同期外れ検出回
路、２１５は集計されたエラービット数および同期外れ
検出出力を保持出力するラッチ回路である。また擬似ラ
ンダムパタン処理部２０１〜２０Ｎにおいて、２２１は
受信されたセルに格納されている擬似ランダムパタンま
たは内部で生成された擬似ランダムパタンのいずれかを
選択出力する入力選択回路、２２２は選択された擬似ラ
ンダムパタンに基づいて次に受信されるべき擬似ランダ
ムパタンを生成する擬似ランダムパタン生成回路であ
る。

【００２１】２２３は受信セルの擬似ランダムパタンと
生成された擬似ランダムパタンとを比較する比較回路、
２２４は擬似ランダムパタン同期外れ状態時に比較結果
および所定の同期引き込み条件に基づいて同期引き込み
状態を検出する引き込み保護回路、２２５はこの同期引
き込み状態および動作制御信号１２７に基づいて入力選
択回路２２１を制御する入力制御回路、２２６は同期引
き込みが確認された場合、および同期状態が確認されて
いる場合に比較結果のうち検査対象となるビットのみを
加算指示する加算制御回路、２２７は加算指示に基づい
て比較結果のうち所定のビットに対するエラーを加算す
るエラービット数加算回路である。

【００２２】図３は一般的な試験用ＯＡＭセルの構成を
示す説明図であり、３０１，３０２はＶＰおよびＶＣを
識別するためのＶＰ識別子（以下、ＶＰＩという）およ
びＶＣ識別子（以下、ＶＣＩという）、３０３はＶＰＩ
３０１やＶＣＩ３０２からなるヘッダ情報の誤りを検査
するためのヘッダエラー情報（以下、ＨＥＣという）、
３０４は試験用ＯＡＭセルの種別を示すＯＡＭ種別、３
０５は導通試験セルの送出順序を示すシーケンス番号、
３０６はシーケンス番号３０５の誤りを検査するための
シーケンス番号保護情報、３０７は所定の生成多項式に
基づいて生成された擬似ランダムパタンである。

【００２３】ここで、擬似ランダムパタンを用いた一般
的なセルの検査方法について説明する。擬似ランダムパ
タンとは、所定の生成多項式に基づいて生成され比較的
長い周期を有するビット列（巡回符号）であり、その生
成多項式に基づいて擬似ランダムパタンのうち連続する
所定ビットから次に連続するビット列を生成することが
できるという性質を持っている。したがって、これら擬
似ランダムパタンを分割して各セルに順番に格納して送
信し、これを受信して擬似ランダムパタンの連続性を確
認することにより、ＶＰおよびＶＣの導通特性を試験す
ることができる。

【００２４】例えば、図３に示すように、擬似ランダム
パタン３０７のうち所定位置から擬似ランダムパタン生
成に必要な数ビット、ここでは１５ビットを生成ビット
３１１として取り込み、送信側と同じ生成多項式に基づ
いて生成ビット３１１から次に連続する擬似ランダムパ
タンを予測し、実際に受信した擬似ランダムパタンと比
較する。このように生成ビット３１１の直後から所定数
ビット、ここでは３３ビットを引き込み検出ビット３１
２として順次比較し、すべてのビットが一致した場合に
送信側で生成される擬似ランダムパタンと受信側で生成
される擬似ランダムパタンとが同期した、すなわち同期
引き込み状態となったと判断され、以後の擬似ランダム
パタンに対する比較の結果、不一致となった場合にはエ
ラービットとしてカウント出力される。

【００２５】引き込み検出ビット３１２のうち１ビット
でも不一致が検出された場合には同期引き込み失敗と判
断され、また同期引き込み状態において所定の割合以上
でエラービットが検出された場合には同期外れと判断さ
れ、いずれの場合にも同期外れ状態となり、このような
場合には繰り返し前述の同期引き込み処理が行われるも
のとなる。なお、前述の引き込み検出ビット３１２の位
置およびビット数は同期引き込み条件と呼ばれ、エラー
ビットの検出率は同期外れ条件または同期後方保護条件
と呼ばれている。

【００２６】次に、図４を参照して、本発明の動作とし
て特に擬似ランダムパタン検査部１１０の動作について
説明する。なお、シーケンス番号検査部１００の構成お
よび動作は、前述のシーケンス番号検査部６００（図６
参照）とほぼ同様であり、ここでの説明は省略する。図
４は、導通試験セル検査部２００Ａ，２００Ｂの動作を
示すタイミングチャートである。

【００２７】なお、以下の説明において導通試験セル検
査部２００ＡをＡ面、導通試験セル検査部２００ＢをＢ
面と呼ぶ。また、同期外れ時処理において、所定の検査
対象セルの擬似ランダムパタンについて同期引き込み条
件が成立し、そのセルの後続する擬似ランダムパタンす
べてについて検査が終了するまでを同期引き込み状態と
いい、そのセルの後続するすべての擬似ランダムパタン
について検査が終了した時点で同期していた場合、すな
わち同期が確定した場合を同期状態という。

【００２８】同図において、１２０は受信セル、１２１
は受信セル１２０が検査対象セルであることを示す対象
セル信号、１２８は対象セル信号１２１から生成され、
１つ前に処理されたセルが検査対象セルであることを示
す直前対象セル信号、２００Ａ，２００ＢはＡ，Ｂ面の
動作状態、１２３Ａ，１２３ＢはＡ，Ｂ面における同期
状態およびエラービット数を示す出力、１２２はタイミ
ングクロック、１２５は選択回路１１２からの同期状態
信号、１２６は面制御回路１１１からの面制御信号であ
る。

【００２９】初期状態として同期外れを設定する。この
場合、同期状態信号１２５が同期外れ状態を示している
ことから、動作制御信号１２７Ａ，１２７ＢによりＡ／
Ｂ面のいずれか、例えばＡ面に同期外れ時処理が割り当
てられている。ここで、受信セル＃１が入力された場
合、Ａ面により同期外れ時処理として擬似ランダムパタ
ンの同期引き込み処理が開始される。この場合Ａ面によ
る同期引き込み処理の結果すなわち同期引き込み条件お
よび同期外れ条件の判定は、受信セル＃１の受信終了と
同時に出力されず、その処理速度に起因して遅延する。

【００３０】受信セル＃１に続いて受信セル＃２が受信
され、Ａ面では受信セル＃１での同期確立に備えて同期
時処理としてエラー検出処理が開始される。またＢ面で
は受信セル＃１の同期引き込み失敗に備えて同期外れ時
処理として同期引き込み処理が開始されるものとなり、
受信セル＃２に対してそれぞれ並列的に実施される。続
いて、受信セル＃２の受信途中で、Ａ面による受信セル
＃１に対する同期外れ時処理４０１が完了し、この処理
結果が選択回路１１２に出力される。

【００３１】出力１２３Ａは、それが確定するタイミン
グすなわちタイミングクロック１２２に基づいて選択回
路１１２にラッチされ、エラービット数１２４および同
期状態信号１２５として出力される。ここで、同期状態
信号１２５が同期状態を示している場合には、面制御回
路１１１から同期引き込みが完了した面すなわちＡ面を
選択する面制御信号１２６が出力され、選択回路１１２
は、受信セル＃２に対して並列的に実施されている処理
のうちＡ面からの出力１２３Ａを選択するものとなる。

【００３２】続いて、受信セル＃３に対しても前述と同
様に、面制御信号１２６に基づく動作制御回路１１３か
らの動作制御信号１２７Ａ，１２７Ｂにより、Ａ面では
同期時処理、Ｂ面では同期外れ時処理が開始される。ま
た、受信セル＃３に対する処理中に受信セル＃２に対す
る処理が終了し、選択回路１１２により選択されている
Ａ面からの出力１２３Ａが選択回路１１２を介して出力
される。なお、Ｂ面からの出力１２３Ｂが受信セル＃２
に対する同期確立を示しているがここでは無視される。

【００３３】続いて、受信セル＃４に対しても前述と同
様に、それぞれ動作制御が実施される。ここで、受信セ
ル＃３の擬似ランダムパタンに誤りが生じ、同期外れ条
件を満足した場合には、その結果出力がＡ面の出力１２
３Ａとして受信セル＃４の処理中に出力されるものとな
る。この出力１２３Ａは、タイミングクロック１２２に
基づいて、選択回路１１２によりラッチ出力され、この
場合には同期状態信号１２５が同期外れを示すものとな
る。

【００３４】面制御回路１１１は、この同期状態信号１
２５が同期外れを示していることから、現在選択されて
いるＡ面で同期外れが発生したことを認識し、Ｂ面を選
択する面制御信号１２６を出力する。これにより、動作
制御回路１１３は、受信セル＃５に対する処理として、
動作制御信号１２７ＡによりＡ面に対して同期外れ時処
理を指示するとともに、動作制御信号１２７ＢによりＢ
面に対して同期時処理を指示する。また選択回路１１２
は入力としてＢ面の出力１２３Ｂを選択する。

【００３５】したがって、受信セル＃４に対して同期外
れ処理を行ったＢ面からの出力１２３Ｂが選択回路１１
２により選択される。この場合には、同期引き込み完了
を示す同期状態信号１２５が出力され、以降の処理とし
て、Ｂ面で同期時処理が、またＡ面で同期外れ処理が、
それぞれ並列して実施されるものとなる。なお、受信セ
ル＃５に続いて検査対象とはならない非対象セルが入力
された場合、動作制御回路１１３は対象セル信号１２１
に基づいてこれを認識し、動作制御信号１２７Ａ，１２
７Ｂにより各Ａ，Ｂ面に対して動作停止指示を出力す
る。これによりＡ，Ｂ面は非対象セルの入力直前の状態
を保持して動作を停止する。

【００３６】さらに、非対象セルに続いて検査対象とな
る受信セル＃６が入力された場合、動作制御回路１１３
は動作制御信号１２７Ａ，１２７Ｂにより、以前の指示
と同様にＡ面に対して同期外れ処理を指示し、Ｂ面に対
して同期時処理を指示する。これにより、各面では、受
信セル＃６に対する指示に応じて、保持していた処理内
容に基づいて動作を再開する。

【００３７】このように、受信セルに格納されている擬
似ランダムパタンの同期引き込み処理および同期引き込
み後のエラー検出処理を行う導通試験セル検査部を、受
信セルに対して並列的に設けて、一方では同期時処理を
行わせ他方では同期外れ処理を行わせるとともに、直前
の検査対象セルに対する処理結果に基づいて次の検査対
象セルに対する各導通試験セル検査部への動作指示およ
び処理中セルの結果に対する選択を行うようにしたもの
である。したがって、従来のように１つの導通試験セル
検査部により、１つの受信セルに対する処理結果が出力
された後、擬似ランダムパタンを正確に読み込むことが
可能な受信セルに対して処理を行うようにした場合と比
較して、より短時間で擬似ランダムパタンに対して同期
引き込みを行うことができるとともに、より正確なエラ
ー検出処理を実施することが可能となり、セルが高速か
つ連続的に到着した場合でも、ＶＰおよびＶＣの導通特
性を正確に試験することが可能となる。

【００３８】次に、図５を参照して、導通試験セル検査
部２００Ａ，２００Ｂの動作について説明する。図５
は、導通試験セル検査部２００Ａ，２００Ｂの動作を示
すタイミングチャートであり、２５０は受信セルに格納
されている擬似ランダムパタン、２５１〜２５Ｎは擬似
ランダムパタン処理部２０１〜２０Ｎすなわち１〜Ｎ面
が同期引き込み処理を行う擬似ランダムパタンの領域、
２３１，２３２は１，２面から出力される引き込み検出
信号、２４１は引き込み検出回路２１１で最初に同期引
き込みが検出された面の同期引き込み状態を示す同期引
き込み検出信号、５０１は生成ビット、５０２は引き込
み検出ビットである。

【００３９】同期外れ処理を示す動作制御信号１２７
Ａ，１２７Ｂに応じて、引き込み検出回路２１１は選択
状態を初期化していずれの面も選択していない状態とす
る。これにより１／Ｎ選択回路２１２も同様となる。ま
た各面の入力制御回路２２５および引き込み保護回路２
２４は自面に割り当てられている所定の位相すなわちビ
ット位置から擬似ランダムパタンを読み込んで同期引き
込み処理を開始するとともに、エラービット数加算回路
２２７およびエラービット数集計回路２１３はカウント
数をクリアする。

【００４０】前述の図３に示すように、所定の同期引き
込み条件が成立したか否かを検査するため、各１〜Ｎ面
は擬似ランダムパタン２５０から生成ビット５０１およ
び引き込み検出ビット５０２を読み込む。この場合各１
〜Ｎ面では動作位相が異なっており、擬似ランダムパタ
ン２５０から各位相に対応する位置のビットをそれぞれ
取り込むものとなっている。ここでは、１面から擬似ラ
ンダムパタン２５０の先頭ビットから生成ビット５０１
および引き込み検出ビット５０２を読み込んだ場合、２
面はその直後のビット位置から生成ビットおよび引き込
み検出ビットを読み込むものとなり、Ｎ面までそれぞれ
連続した位相で読み込むものとなっている。

【００４１】したがって、例えば１面では、入力選択回
路２２１をセル入力側に制御して擬似ランダムパタン２
５０の先頭ビットから生成ビット５０１を読み込む。読
み込み終了後入力選択回路２２１を擬似ランダムパタン
生成回路２２２側に制御し、この生成ビット５０１に基
づいて擬似ランダムパタン生成回路２２２により次に受
信すべき擬似ランダムパタン、すなわち参照用の引き込
み検出ビットを順次生成する。比較回路２２３では、セ
ル入力側から入力される引き込み検出ビット５０２と参
照用の引き込み検出ビットとをそれぞれ比較する。

【００４２】引き込み保護回路２２４は、この比較結果
により同期引き込み条件が成立するか否か判断し、成立
した場合には引き込み検出信号２３１を出力する。な
お、引き込み検出ビットの読み込み終了後、その同期引
き込み完了を仮定してこれに続くビットを読み込んで前
述と同様に各ビットを比較することによりエラー検査処
理を継続して行うものとなっており、エラービット数加
算回路２２７は、加算制御回路２２６の制御により引き
込み検出ビット５０２の直後のビットから所定ビット数
（１ワード）ごとにその比較が不一致となったビット数
をカウント出力する。

【００４３】一方、同期引き込み条件が成立しなかった
場合には、入力選択回路２２１がセル入力側に切り換え
られ、前述と同様に擬似ランダムパタン２５０の所定ビ
ット位置から生成ビット５０１が読み込まれて、再び同
期引き込み処理が開始されるとともに、加算制御回路２
２６の制御によりエラービット数加算回路２２７のカウ
ント数がクリアされる。このようにして、動作位相の異
なる各面からの引き込み検出信号２３１〜２３Ｎは引き
込み検出回路２１１に入力され、最初に同期引き込みが
完了した面、例えば２面（２０２）の引き込み検出信号
２３２が選択され同期引き込み検出信号２４１として出
力される。

【００４４】さらに、１／Ｎ選択回路２１２は、引き込
み検出回路２１１の制御により、最初に同期引き込みが
完了した面のエラービット数加算回路２２７の出力を現
在の受信セルに対するエラービット数として選択出力
し、このエラービット数が所定ビット数（１ワード）ご
とにエラービット数集計回路２１３に入力され受信セル
ごとに集計され出力される。同期外れ検出回路２１４
は、引き込み検出回路２１１からの同期引き込み信号２
４１が同一セル内で同期引き込み失敗を示した場合ある
いは集計されたエラービット数が所定値を越えた場合す
なわち同期外れ条件を満たした場合、同期外れ発生と判
断する。

【００４５】これら同期外れ検出回路２１４の出力およ
びエラービット数集計回路２１３の出力は、受信セルの
擬似ランダムパタンに対する検査判定処理が確定するタ
イミングで、ラッチ回路２１５によりラッチされ、導通
試験セル検査部２００Ａ，２００Ｂ、すなわちＡ，Ｂ面
の出力１２３Ａ，１２３Ｂとして出力される。なお、連
続する試験用ＯＡＭセルに分割格納されている擬似ラン
ダムパタンは、それぞれビットの連続性を有するものと
なっており、１セル分のビット比較動作が終了した場合
には次のセルに格納されている擬似ランダムパタンのビ
ット比較動作を行うため、擬似ランダムパタン生成回路
２２２の出力が保持される。

【００４６】このように、擬似ランダムパタンの同期引
き込みおよびエラー検出を行う擬似ランダムパタン処理
部２０１〜２０Ｎ（１〜Ｎ面）を受信セルに対して並列
的に複数設けてそれぞれ異なる位相で動作させるととも
に、いずれかの擬似ランダムパタン処理部を選択しその
出力を受信セルに対する同期状態およびエラー検出結果
として出力するようにしたので、従来のように１つの擬
似ランダムパタン処理部により同期引き込みを行うよう
にした場合と比較して、同期引き込みに失敗した場合に
同期引き込み条件の判定に要する時間をさらに待つこと
なく、僅かな時間ずれた位相に基づいて同期引き込み条
件の判定が並列的に実施され、同期引き込み失敗時に同
一セル内での再引き込み処理が実施されるものとなり、
比較的短い時間で同期引き込みを完了することが可能と
なる。

【００４７】また、複数の擬似ランダムパタン処理部の
うち最も早く同期引き込みを完了したものを引き込み選
択回路２１１により選択するとともに、そこでカウント
されたエラービット数を１／Ｎ選択回路２１２により同
期引き込み状態の検出に先立って選択するようにしたの
で、より短い時間で同期引き込みを完了することが可能
となる。さらに、１／Ｎ選択回路２１２により選択出力
されたエラービット数をセル単位で集計するエラービッ
ト数集計回路２１３を設けて、各セルごとのエラービッ
ト数を出力するようにしたので、試験用ＯＡＭセルごと
に導通特性を検査することが可能となり、より詳細に導
通特性の確認を行うことが可能となる。

【００４８】なお、擬似ランダムパタン処理部２０１〜
２０Ｎ（１〜Ｎ面）の数は、生成ビット５０１および引
き込み検出ビット５０２の合計ビット数と、引き込み検
出ビット５０２の読み込み終了から同期引き込み結果に
基づいて入力選択回路２２１を制御できるようになるま
での所要時間ｔｄに依存する。また、以上の説明におい
て、擬似ランダムパタンのうち連続するビット位相で各
面を動作させるようにした場合について説明したが、こ
れに限られるものではなく、例えば各位相の間隔として
数ビット設けるようにしてもよく、また各位相が部分的
に重複するようにしてもよく、それぞれ要求される試験
精度に応じて任意に設定することが可能である。

【００４９】

【発明の効果】以上説明したように、本発明は、検査対
象セルに格納されている擬似ランダムパタンの同期引き
込み処理およびエラー検出処理を行う導通試験セル検査
手段を受信セルに対して並列的に設けるとともに、各導
通試験セル検査部から出力される処理結果のうちいずれ
かを選択出力する第１の選択手段を設けて、各導通試験
セル検査手段のうちいずれか一方に対して同期外れ時処
理として同期引き込み処理を指示するとともに、他方に
対して同期時処理としてエラー検出処理を指示し、直前
の検査対象セルの同期状態が同期外れである場合には、
次の検査対象セルに対する各導通試験セル検査手段の処
理および処理中セルの処理結果に対する第１の選択手段
の選択状態を切り換え指示するようにしたものである。

【００５０】したがって、従来のように１つの導通試験
セル検査部により、１つの受信セルに対する処理結果が
出力された後、擬似ランダムパタンを正確に読み込むこ
とが可能な受信セルに対して処理を行うようにした場合
と比較して、より短時間で擬似ランダムパタンに対して
同期引き込みを行うことができるとともに、より正確な
エラー検出処理を実施することが可能となり、セルが高
速かつ連続的に到着する場合でも、大容量のセルバッフ
ァを必要とすることなくＶＰおよびＶＣの導通特性を正
確に試験することが可能となる。

【００５１】また、導通試験セル検査手段として、異な
る位相でセルに格納されている擬似ランダムパタンの同
期引き込み処理およびエラー検出処理を行うとともに、
その処理結果として同期状態およびエラービット数を出
力する複数の擬似ランダムパタン処理手段を受信セルに
対して並列的に設けて、各擬似ランダムパタン処理手段
のうちのいずれかを選択し、その処理結果を受信セルに
対する処理結果として選択出力するようにしたので、従
来のように１つの擬似ランダムパタン処理手段により同
期引き込みを行う場合と比較して、同期引き込みに失敗
した場合に同期引き込み条件の判定に要する時間をさら
に待つことなく、僅かな時間ずれた位相ごとに同期引き
込み条件の判定が実施され、比較的短い時間で同期引き
込みを完了することが可能となる。

【００５２】また、各擬似ランダムパタン処理手段から
出力される同期状態を監視し、最も早く同期引き込み状
態となったものを選択するようにしたので、さらに短い
時間で同期引き込みを完了することが可能となる。ま
た、選択手段により選択された擬似ランダムパタン処理
手段からのエラービット数を受信セルごとに集計出力す
るようにしたので、試験用ＯＡＭセルごとに導通特性を
検査することが可能となり、より詳細に導通特性の確認
を行うことが可能となる。

【図面の簡単な説明】

【図１】 本発明の一実施例によるＡＴＭ導通試験装置
のブロック図である。

【図２】 図１の導通試験セル検査部の構成を示すブロ
ック図である。

【図３】 試験用ＯＡＭを示す説明図である。

【図４】 導通試験セル検査部の選択動作を示すタイミ
ングチャートである。

【図５】 擬似ランダムパタン処理回路の動作を示すタ
イミングチャートである。

【図６】 従来のＡＴＭ導通試験装置のブロック図であ
る。

【符号の説明】

１００…シーケンス番号検査部、１０１…検査対象ＯＡ
Ｍセル抽出回路、１０２…シーケンス番号抽出回路、１
０３…シーケンス番号カウンタ、１０４…シーケンス番
号照合回路、１０５…異常セルカウンタ、１０６…タイ
ミング生成回路、１１０…擬似ランダムパタン検査部、
１１１…面制御回路（制御手段）、１１２…選択回路
（第１の選択手段）、１１３…動作制御回路（制御手
段）、２００Ａ，２００Ｂ…導通試験セル検査部、２０
１〜２０Ｎ…擬似ランダムパタン処理部、２１１…引き
込み検出回路（第２の選択手段）、２１２…１／Ｎ選択
回路（第２の選択手段）、２１３…エラービット数集計
回路、２１４…同期外れ検出回路、２１５…ラッチ回
路、２２１…入力選択回路、２２２…擬似ランダムパタ
ン生成回路、２２３…比較回路、２２４…同期保護回
路、２２５…入力制御回路、２２６…加算制御回路、２
２７…エラービット数加算回路。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 バーチャルパスまたはバーチャルチャネ
   ルを介して所定の試験用ＯＡＭセルを受信し、その試験
   用ＯＡＭセルに格納されている擬似ランダムパタンの正
   常性を検査することにより、前記バーチャルパスまたは
   バーチャルチャネルの導通特性を試験するＡＴＭ導通特
   性試験装置において、 受信セル入力に対して並列的に設けられ、検査の対象と
   なる検査対象セルに格納されている擬似ランダムパタン
   の同期引き込み処理およびエラー検出処理を行うととも
   に、その処理結果として同期状態およびエラービット数
   を出力する導通試験セル検査手段と、 各導通試験セル検査部から出力される処理結果のうちい
   ずれかを前記検査対象セルに対する検査結果として選択
   出力する第１の選択手段と、 各導通試験セル検査手段のうちいずれか一方に対し同期
   外れ時処理として同期引き込み処理を指示するととも
   に、他方に対し同期時処理としてエラー検出処理を指示
   し、現在処理中の検査対象セルの直前に処理された検査
   対象セルの同期状態が同期外れである場合には、現在処
   理中の検査対象セルの次の検査対象セルに対する各導通
   試験セル検査手段の処理を切り換え指示するとともに、
   現在処理中の検査対象セルの検査結果に対する第１の選
   択手段の選択状態を切り換え指示する制御手段とを備え
   ることを特徴とするＡＴＭ導通特性試験装置。
2. 【請求項２】 バーチャルパスまたはバーチャルチャネ
   ルを介して所定の試験用ＯＡＭセルを受信し、その試験
   用ＯＡＭセルに格納されている擬似ランダムパタンの正
   常性を検査することにより、前記バーチャルパスまたは
   バーチャルチャネルの導通特性を試験するＡＴＭ導通特
   性試験装置において、 受信セル入力に対して並列的に設けられ、検査の対象と
   なる検査対象セルに格納されている擬似ランダムパタン
   の同期引き込み処理およびエラー検出処理を異なる位相
   で行うとともに、その処理結果として同期状態およびエ
   ラービット数を出力する複数の擬似ランダムパタン処理
   手段と、 各擬似ランダムパタン処理手段のうちのいずれかを選択
   し、その処理結果を前記検査対象セルに対する処理結果
   として選択出力する第２の選択手段とを有し、前記処理
   結果を検査対象セルの正常性として出力する導通試験セ
   ル検査手段を備えることを特徴とするＡＴＭ導通特性試
   験装置。
3. 【請求項３】 請求項１記載のＡＴＭ導通特性試験装置
   において、 導通試験セル検査手段は、 受信セルに対して並列的に設けられ、検査対象セルに格
   納されている擬似ランダムパタンの同期引き込み処理お
   よびエラー検出処理を異なる位相で行うとともに、その
   処理結果として同期状態およびエラービット数を出力す
   る複数の擬似ランダムパタン処理手段と、 各擬似ランダムパタン処理手段のうちのいずれかを選択
   し、その処理結果を前記検査対象セルに対する処理結果
   として選択出力する第２の選択手段とを備えることを特
   徴とするＡＴＭ導通特性試験装置。
4. 【請求項４】 請求項３記載のＡＴＭ導通特性試験装置
   において、 第２の選択手段は、各擬似ランダムパタン処理手段から
   出力される同期状態を監視し、最も早く同期引き込み状
   態となったものを選択するようにしたことを特徴とする
   ＡＴＭ導通特性試験装置。
5. 【請求項５】 請求項３または４記載のＡＴＭ導通特性
   試験装置において、 導通試験セル検査手段は、 第２の選択手段により選択された擬似ランダムパタン処
   理手段からのエラービット数を検査対象セルごとに集計
   出力するエラービット数集計手段を備えることを特徴と
   するＡＴＭ導通特性試験装置。
6. 【請求項６】 バーチャルパスまたはバーチャルチャネ
   ルを介して所定の試験用ＯＡＭセルを受信し、その試験
   用ＯＡＭセルに格納されている擬似ランダムパタンの正
   常性を検査することにより、前記バーチャルパスまたは
   バーチャルチャネルの導通特性を試験するＡＴＭ導通特
   性試験方法において、 受信セル入力に対して並列的に設けられ、検査の対象と
   なる検査対象セルに格納されている擬似ランダムパタン
   の同期引き込み処理およびエラー検出処理を行うととも
   に、その処理結果として同期状態およびエラービット数
   を出力する導通試験セル検査手段と、 各導通試験セル検査部から出力される処理結果のうちい
   ずれかを前記検査対象セルに対する検査結果として選択
   出力する第１の選択手段とを設けて、 各導通試験セル検査手段のうちいずれか一方に対し同期
   外れ時処理として同期引き込み処理を指示するととも
   に、他方に対し同期時処理としてエラー検出処理を指示
   し、現在処理中の検査対象セルの直前に処理された検査
   対象セルの同期状態が同期外れである場合には、現在処
   理中の検査対象セルの次の検査対象セルに対する各導通
   試験セル検査手段の処理を切り換え指示するとともに、
   現在処理中の検査対象セルの検査結果に対する第１の選
   択手段の選択状態を切り換え指示するようにしたことを
   備えることを特徴とするＡＴＭ導通特性試験方法。
7. 【請求項７】 バーチャルパスまたはバーチャルチャネ
   ルを介して所定の試験用ＯＡＭセルを受信し、その試験
   用ＯＡＭセルに格納されている擬似ランダムパタンの正
   常性を検査することにより、前記バーチャルパスまたは
   バーチャルチャネルの導通特性を試験するＡＴＭ導通特
   性試験方法において、 受信セル入力に対して並列的に設けられ、検査の対象と
   なる検査対象セルに格納されている擬似ランダムパタン
   の同期引き込み処理およびエラー検出処理を異なる位相
   で行うとともに、その処理結果として同期状態およびエ
   ラービット数を出力する複数の擬似ランダムパタン処理
   手段を設けて、 各擬似ランダムパタン処理手段のうちのいずれかを選択
   し、その処理結果を前記検査対象セルに対する処理結果
   として選択出力するようにしたことを特徴とするＡＴＭ
   導通特性試験方法。