JP2895297B2 - Ａｔｍ試験方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、非同期転送モード（Ａ
ＴＭ）方式によるセルの伝送路におけるビット誤り率を
測定することにより行う伝送路試験方式としてのＡＴＭ
試験方式に関するものである。伝送路には伝送装置や交
換機が含まれることは云うまでもない。

【０００２】

【従来の技術】非同期転送モード（ＡＴＭ）方式という
のは、低速データから高速動画像通信までの多種多様な
通信を、一元的かつ経済的に提供するための通信方式と
して開発が進められている方式であるため、非同期転送
モード（ＡＴＭ）方式によるセルの伝送路を対象とした
伝送路試験方式は、これまでのところ報告されていな
い。なおＡＴＭでは、伝送すべきすべての情報が、セル
と呼ばれる一定の長さ（固定長）の情報ブロックに分割
され、各セルに宛先を示すヘッダが付けられて伝送され
る。

【０００３】

【発明が解決しようとする課題】ＡＴＭ網内において、
新しいバーチャルパスおよびバーチャルチャンネルを設
定する場合の導通試験、バーチャルパスおよびバーチャ
ルチャンネルが品質を満たしているか否かの特性試験、
および伝送路等に故障が起きた時にその故障箇所を特定
したいという場合の故障箇所切分け試験を行う必要があ
るが、これまで、これらの試験方式は開発されていなか
った。

【０００４】特にＡＴＭ網内においては、固有の現象と
して、伝送途中におけるセルの損失及び誤配が頻繁に起
きるという問題がある。損失というのは、セルがどこか
へ消えて無くなることであり、誤配とはよそのチャンネ
ルからセルが紛れ込んでくることである。

【０００５】伝送路の試験に際しては、試験用擬似ラン
ダムパターンを幾つかに区切り、その一つ一つを、それ
ぞれ載せた試験用セルを、その順に送信側からＡＴＭモ
ードで伝送路上に送信してくるのを受信又はモニタして
行うわけなので、セルの損失や誤配が起きると、受信側
で試験用擬似ランダムパターンが連続しなくなり、試験
がうまく行えない。

【０００６】本発明は、このような従来の技術的問題を
克服して上述の試験を有効に行うことのできる伝送路試
験方式としてのＡＴＭ試験方式を提供することを目的と
する。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、試験用擬似ランダムパターンを幾つか
に区切り、その一つ一つを、それぞれ載せた試験用セル
を、その順に送信側からＡＴＭモードで伝送路上に送信
してくるのを受信又はモニタして行うＡＴＭ試験方式に
おいて、試験用セル検出回路と、参照用擬似ランダムパ
ターン生成回路と、比較回路と、判断回路と、誤りビッ
トカウンタと、を具備した。

【０００８】

【作用】かかるＡＴＭ試験方式において、試験用セル検
出回路は、区切られた試験用擬似ランダムパターンを載
せて伝送路上を送信されてくる試験用セルを伝送路から
検出する。そして参照用擬似ランダムパターン生成回路
は、試験用セル検出回路により検出したセルから取り出
したパターンを取り込み、該パターンに同期した参照用
擬似ランダムパターンの生成を開始する。詳しく述べれ
ば、取り込んだパターンを構成する最初のビット列か
ら、それに続くビット列を或る規則に基づいて予測して
作成することにより生成する。

【０００９】次に該ランダムパターン生成回路により生
成されたパターンと前記試験用セル検出回路により検出
したセルから取り出したパターンとを、該パターンを構
成するビット毎に、比較回路で比較する。比較の結果、
一致する割合が一定値以上であるとき、判断回路は、前
記ランダムパターン生成回路は伝送路上を送信されてく
る試験用セルに同期したと判断して、該ランダムパター
ン生成回路への検出セルから取り出したパターンの取り
込みを止め、その同期状態で以後、参照用擬似ランダム
パターンの生成を自分で持続させる。

【００１０】比較回路による比較の結果として一致しな
いビットを誤りビットとして誤りビットカウンタがカウ
ントする。また前記判断回路は、前記比較回路による比
較の結果を監視していてその一致しない割合が予め設定
された一定値以上であることを検出すると、試験用セル
の損失又は誤配が生じたことにより同期外れが起きたと
判断して、前記ランダムパターン生成回路を、検出セル
から取り出したパターンの取り込み側へ切り替えて同期
のとり直しをさせる。

【００１１】こうして、試験用セルの損失又は誤配が生
じても、そのことに関わりなく、伝送路におけるビット
誤り率の測定が行えて伝送路試験方式としてのＡＴＭ試
験方式を提供することができる。

【００１２】

【実施例】以下、本発明の実施例を図面を参照して説明
する。以下では簡単のため、疑似ランダムパターンをＰ
Ｎパターンと略記する。図１は、本発明の一実施例を示
す概念図である。同図において、１は送信側装置、２は
受信側装置、３は試験対象とする伝送路、１０１は送信
側装置１内の試験用セル送信部、２０１は受信側装置２
内の試験用セル受信部、である。

【００１３】図１において、送信側装置１内の試験用セ
ル送信部１０１が、試験用擬似ランダムパターンを幾つ
かに区切り、その一つ一つを、それぞれ試験用セルに載
せ、その順にＡＴＭモードで伝送路３上に送信し、これ
を受信側装置２内の試験用セル受信部２０１が受信し、
受信側で生成する参照用ＰＮパターンと比較することに
より、該パターンを構成する各ビット毎のビット誤りを
検出するのである。

【００１４】図２は、図１における試験用セル送信部１
０１の詳細を示すブロック図である。図２において、試
験用セル送信部１０１は、ＰＮパターン生成回路１０
４、試験用セル組立回路１０３、および試験用セル挿入
回路１０２を有している。

【００１５】図２を参照する。ＰＮパターン生成回路１
０４は、ＰＮパターンを生成する。試験用セル組立回路
１０３は、ＰＮパターン生成回路１０４から受信したＰ
Ｎパターンを搭載した試験用セルを組み立てる。試験用
セル挿入回路１０２は、組み立てた該試験用セルを伝送
路３に挿入する。試験用セルは伝送路３を転送される。

【００１６】図３は、図１における試験用セル受信部２
０１の構成例を示すブロック図である。図３において、
伝送路３に接続される試験用セル受信部２０１は、試験
用セル検出回路２０２、ＰＮパターン同期検出回路２０
８、セレクタ２０６、参照用ＰＮパターン生成回路２０
７、比較回路２０３、誤りビットカウンタ２０４、およ
びＰＮパターン同期保護回路２０５を有している。

【００１７】図３を参照する。試験用セル検出回路２０
２は、伝送路３から伝送されて来た試験用セルを検出
し、伝送路３から分離し、更に試験用セルを分解する。
ＰＮパターン同期検出回路２０８は、セレクタ２０６お
よび参照用ＰＮパターン生成回路２０７を有している。
試験用セルから取り出されたＰＮパターンはセレクタ２
０６のＢ側を介して参照用ＰＮパターン生成回路２０７
に取り込まれ、該参照用ＰＮパターン生成回路２０７
は、それを用いて、図２のＰＮパターン生成回路１０４
が生成するＰＮパターンと同一の参照用ＰＮパターンを
新たに発生する。

【００１８】比較回路２０３は、該参照用ＰＮパターン
と、前記試験用セル検出回路２０２から検出、取り出さ
れたＰＮパターンとの比較を、該パターンを構成する各
ビット毎に行う。誤りビットカウンタ２０４は、比較回
路２０３で不一致となったビットをカウントする。ＰＮ
パターン同期保護回路２０５は、比較回路２０３におけ
る比較結果を見ながら、参照用ＰＮパターン生成回路２
０７から生成されている参照用ＰＮパターンと、試験用
セル検出回路２０２が伝送路３から受信している受信Ｐ
Ｎパターンと、が同期しているか否かの判断を行う回路
である。

【００１９】以下、ＰＮパターン同期検出回路２０８、
誤りビットカウンタ２０４、およびＰＮパターン同期保
護回路２０５の動作について改めて説明する。試験開始
時点では、セレクタ２０６は、Ｂ側に切り替わった状態
にある。受信ＰＮパターンの一部は、参照用ＰＮパター
ンを生成するための素として、セレクタ２０６を介し
て、参照用ＰＮパターン生成回路２０７に入力される。

【００２０】参照用ＰＮパターン生成回路２０７は、受
信ＰＮパターンの一部を素に参照用ＰＮパターンを生成
する。比較回路２０３は、順次参照用ＰＮパターンと受
信ＰＮパターンのビット比較を行っており、その比較結
果はＰＮパターン同期保護回路２０５に通知される。

【００２１】ＰＮパターン同期保護回路２０５は、予め
設定される同期条件（例えば、ＰＮパターンを構成する
連続３０ビットについて、ビット間の一致が見られたら
同期と見なす）を保持しており、比較結果を参照して該
同期条件を満足するか否かを監視している。もし、該同
期条件を満足する比較結果が得られた場合、参照用ＰＮ
パターンと受信ＰＮパターンの同期が確立したとして、
ＰＮパターン同期保護回路２０５は、セレクタ２０６を
Ａ側へ切り替え、誤りビットカウンタ２０４にカウンタ
開始のトリガを与え、それ以降、ビット誤りカウンタ２
０４においてビット誤りを測定する試験中となる。

【００２２】同期条件に達せず、比較結果が同期条件を
満足しない場合、ＰＮパターン同期保護回路２０５は、
該同期条件を満足するまで比較結果を参照しつづける。
即ちセレクタ２０６は、Ｂ側に切り替わった状態を維持
している。

【００２３】試験中、比較回路２０３による比較結果
は、誤りビットカウンタ２０４およびＰＮパターン同期
保護回路２０５に通知され、誤ったビット（一致しなか
ったビット）は誤りビットカウンタ２０４によりカウン
トされる。同時にＰＮパターン同期保護回路３０５は、
予め設定された同期はずれ条件（例えば、ＰＮパターン
を構成する３８４ビットのブロック中、１５ビット以上
の不一致が生じたら同期はずれと見なす）を保持してお
り、比較結果を参照して該同期はずれ条件を満足するか
否かを監視している。

【００２４】もし、該同期はずれ条件を満足する比較結
果が得られた場合、参照用ＰＮパターンと受信ＰＮパタ
ーンの同期がはずれたとして、ＰＮパターン同期保護回
路２０５は、セレクタ３０６をＢ側に切り替わった状態
に切り替え、誤りビットカウンタ２０４にカウント中止
のトリガを与えるとともに、同期はずれ判断中に生じた
誤りビットがカウントされないように、誤りビットカウ
ンタ２０４を制御する（例えば、誤りビットカウンタ２
０４から余分なビット数を差し引く、あるいはブロック
毎に、誤りビットをカウントする為に設けたカウンタを
リセットする）。

【００２５】参照用ＰＮパターンと受信ＰＮパターンの
同期がはずれて非同期状態に戻ったため、改めて、同期
確立過程が行なわれる。すなわちＢ側に切り替わった状
態にあるセレクタ２０６を介して、受信ＰＮパターンが
参照用ＰＮパターン生成回路２０７に引き込まれる。参
照用ＰＮパターン生成回路２０７が生成した参照用ＰＮ
パターンと、受信ＰＮパターンのビット比較を、比較回
路２０３により行い、ＰＮパターン同期保護回路２０５
の保持する同期条件に基づき両パターンの再同期が確立
する。両パターンの再同期確立時点で誤りビットカウン
タ２０４の誤りビットのカウントが再開される。以上の
動作が試験中、繰り返し行なわれるわけである。

【００２６】図４および図５は、試験実施時における図
３のセレクタ２０６の動作を説明するための説明図であ
る。即ち、図４および図５に上記動作を特徴づけるセレ
クタ２０６の動作を時系列的に示した。特にＡＴＭ方式
に固有のセルの誤配、損失が生じた場合について図４お
よび図５はそれぞれ表わしている。

【００２７】図４において、試験開始の時点５０１から
ＰＮパターンの同期が確立するまでの間の同期確立過程
５０２中、セレクタ２０６はＢ側に切り替わった状態に
ある。前記した同期条件を満足した場合、ＰＮパターン
の同期５０３が確立し、直ちにセレクタ２０６はＡ側に
切り替わった状態に切り替わり、誤りビットカウンタ２
０４により誤りビットがカウントされる。

【００２８】試験中に誤配されたセル５０４が受信ＰＮ
パターンに混入したとする。同期はずれと判定されるま
で、セレクタ２０６はＡ側に切り替わった状態を保持
し、同期はずれ判定により、セレクタ２０６はＢ側に切
り替わった状態に切り替わる。この同期はずれ判断期間
５０９中にカウントされた誤りビットは、カウントされ
たことにならないように制御される。

【００２９】誤配セル５０４では同期が確立することは
ないため、セレクタ２０６はＢ側に切り替わった状態を
保持し、再同期確立過程５０６が継続する。ＰＮパター
ンが再受信され同期条件を満足した後、ＰＮパターンの
再同期５０７が確立し、セレクタ２０６はＡ側に切り替
わった状態に切り替わり、誤りビットのカウントが再開
される。

【００３０】図５図において、試験開始の時点６０１か
らＰＮパターンの同期が確立する間の同期確立過程６０
２中、セレクタ２０６はＢ側に切り替わった状態にあ
る。前記同期条件を満足した場合、ＰＮパターンの同期
６０３が確立し、直ちに、セレクタ２０６はＡ側に切り
替わった状態に切り替わり、誤りビットカウンタ２０４
により誤りビットがカウントされる。

【００３１】試験中に試験用セル６０４が損失（紛失）
したとする。次の試験用セルが受信されるが、このセル
のパターン（受信ＰＮパターン）では、パターンが不連
続となるため、受信ＰＮパターンと参照用ＰＮパターン
は一致せず、同期はずれ判定状態になる。同期はずれと
判定されるまで、セレクタ２０６はＡ側に切り替わった
状態を保持し、同期はずれ判定後セレクタ２０６はＢ側
に切り替わった状態に切り替わる。

【００３２】この同期はずれ判断期間６０９中にカウン
トされた誤りビットは、カウントされたことにならない
ように誤りビットカウンタ２０４は制御される。その後
改めて再同期確立過程６０６を経てＰＮパターンの再同
期６０７が確立し、セレクタ２０６はＡ側に切り替わっ
た状態に切り替わり、誤りビットのカウントが再開され
る。

【００３３】図６は、図１における試験用セル受信部２
０１の別の構成例を示すブロック図である。図６におい
て、図３におけるのと同じもの、対応せるものには同じ
符号を付した。そのほか、２１０はセルクロックであ
る。セルクロックは、伝送路３を伝送されてくるセルの
先頭やお尻を識別するために該セルと同期して送信側か
ら伝送されてくる。

【００３４】図６を参照して回路動作を説明する。試験
用セル検出回路２０２は、伝送路３より転送されてくる
試験用セルを検出し、伝送路３から分離し、更に試験用
セルを分解する。ＰＮパターン同期検出回路２０８は、
セル周期に同期したセルクロック２１０を受信するのに
従って、１セル時間毎に切り替わるセレクタ２０６およ
び参照用ＰＮパターン生成回路２０７を有しており、参
照用ＰＮパターン生成回路２０７は、伝送路３から分離
されたＰＮパターンを用いて、図２のＰＮパターン生成
回路１０４が生成するＰＮパターンと同一の参照用ＰＮ
パターンを、新たに発生する。

【００３５】比較回路２０３は、該参照用ＰＮパターン
と前記分離されたＰＮパターンとの比較を行う。誤りビ
ットカウンタ２０４は、比較回路２０３で不一致となっ
たビット数をカウントする。ＰＮパターン同期保護回路
２０５は、参照用ＰＮパターンと受信ＰＮパターンが同
期しているが否かの判断を行う回路である。

【００３６】以下、ＰＮパターン同期検出回路２０８、
誤りビットカウンタ２０４、およびＰＮパターン同期保
護回路２０５の動作について改めて説明する。各試験用
セル受信時点では、セレクタ２０６は、Ｂ側に切り替わ
った状態にある。受信ＰＮパターンの一部は、参照用Ｐ
Ｎパターンを生成するための素として、セレクタ２０６
を介して、参照用ＰＮパターン生成回路２０７に引き込
まれる。

【００３７】参照用ＰＮパターン生成回路２０７は、受
信ＰＮパターンを素に、参照用ＰＮパターンを生成す
る。比較回路２０３は、順次参照用ＰＮパターンと受信
ＰＮパターンのビット比較を行っており、その比較結果
はＰＮパターン同期保護回路２０５に通知される。

【００３８】ＰＮパターン同期保護回路２０５は、予め
設定された同期条件（例えば、連続３０ビットの間一致
したら同期と見なす）を保持しており、比較結果を参照
して該同期条件を満足するか否かを監視している。も
し、該同期条件を満足する比較結果が得られた場合、参
照用ＰＮパターンと受信ＰＮパターンの同期が確立した
として、ＰＮパターン同期保護回路２０５は、セレクタ
２０６をＡ側に切り替わった状態に切替え、誤りビット
カウンタ２０４にカウント開始のトリガを与える。

【００３９】本同期状態は１セル期間中継続し、１セル
分のＰＮパターンが終了する時点で状態がリセットさ
れ、改めてセレクタ２０６はＢ側に切り替わった状態に
切り替わる。もし、比較結果が同期条件を満足しない場
合、ＰＮパターン同期保護回路２０５は、該同期条件を
満足するまで比較結果を参照しつづける。本状態は、１
セル期間中継続し、１セル時間後同期条件を満足しなく
てもセレクタ２０６はＢ側に切り替わった状態になる。

【００４０】Ｂ側に切り替わった状態になったセレクタ
２０６は、次の試験用セルの受信を待って上記動作を繰
り返す。試験中、比較回路２０３による比較結果は、誤
りビットカウンタ２０４およびＰＮパターン同期保護回
路２０５に通知され、誤ったビットは誤りビットカウン
タ２０４によりカウントされる。

【００４１】同時にＰＮパターン同期保護回路２０５
は、予め設定された同期はずれ条件（たとえばビットブ
ロック中１５ビット以上の不一致が生じたら同期はずれ
と見なす）を保持している。もし、該同期はずれ条件を
満足する比較結果が得られた場合、参照用ＰＮパターン
と受信パターンの同期がはずれたとして、ＰＮパターン
同期保護回路２０５は、セレクタ２０６をＢ側に切り替
わった状態に切替え、誤りビットカウンタ２０４にカウ
ント中止のトリガを与えるとともに、同期はずれが発生
した試験用セル中に生じた誤りビットはカウントされな
いよう、誤りビットカウンタ２０４は制御される（例え
ば、誤りビットカウンタ２０４から余分なビット数を差
し引く、あるいはブロック毎に誤りビットをカウントす
る為に設けたカウンタをリセットする）。

【００４２】同期はずれ状態は、該試験用セル中のＰＮ
パターンが終了するまで継続し、次の試験用セル受信時
に改めて同期確立過程が行なわれる。すなわち、Ｂ側に
切り替わった状態にあるセレクタ２０６を介して受信Ｐ
Ｎパターンが参照用ＰＮパターン生成回路２０７に引き
込まれる。

【００４３】参照用ＰＮパターン生成回路２０７が生成
した参照用ＰＮパターンと受信ＰＮパターンのビット比
較を比較回路４０３により行い、ＰＮパターン同期保護
回路２０５の保持する同期条件に基づき、両パターンの
再同期が確立する。両パターンの再同期確立時点で、誤
りビットカウンタ２０４の誤りビットのカウントが再開
される。以上の動作が試験中繰り返し行われる。

【００４４】図７および図８に、上記動作を特徴づける
セレクタ２０６の動作を時系列的に示した。特にＡＴＭ
方式に固有のセルの誤配、損失が生じた場合について、
図７および図８はそれぞれ表している。

【００４５】図７において、最初の試験用セルが受信さ
れる試験開始点７０１からＰＮパターンの同期が確立す
る間の同期確立過程７０２中、セレクタ４０６はＢ側に
切り替わった状態にある。前記同期条件を満足した場
合、ＰＮパターンの同期７０３が確立し、直ちにセレク
タ２０６はＡ側に切り替わった状態に切り替わり、誤り
ビットカウンタ２０４により誤りビットがカウントされ
る。この動作は試験用セル受信毎に繰り返される。

【００４６】今、試験中に誤配されたセル７０４が混入
したとする。セル受信時セレクタ２０６はＢ側に切り替
わった状態にあり、通常の同期確立過程７０５を行う
が、誤配セルでは同期が確立することはないため、セレ
クタ２０６はＢ側に切り替わった状態を保持しつづけ同
期確立過程７０５が継続される。

【００４７】次に受信された試験セルに搭載されている
ＰＮパターンによる同期確立過程をへて、同期確立点７
０６でＰＮパターンの同期が確立し、セレクタ２０６は
Ａ側に切り替わった状態に切り替わるとともに、誤りビ
ットカウンタ２０４により誤りビットのカウントが再開
される。

【００４８】図８において、最初の試験用セルが受信さ
れる試験開始点８０１からＰＮパターンの同期が確立す
る間の同期確立過程８０２中、セレクタ２０６はＢ側に
切り替わった状態にある。前記同期条件を満足した場
合、ＰＮパターンの同期８０３が確立し、直ちにセレク
タ２０６はＡ側に切り替わった状態に切り替わり、誤り
ビットカウンタ２０４により誤りビットがカウントされ
る。この動作は試験用セル受信毎に繰り返される。

【００４９】今、試験中に試験用セル８０４が損失した
とする。次の試験用セルが受信されたときセレクタ２０
６はすでにＢ側に切り替わった状態であるため、通常の
同期確立過程８０５を行いＰＮパターンの同期が同期確
立点８０６で確立し、セレクタ２０６はＡ側に切り替わ
った状態に切り替わり、誤りビットカウンタ２０４によ
り誤りビットのカウンタが再開される。

【００５０】図９は、試験用セルの一構成例（フォーマ
ット）を示す説明図である。同図を参照する。ヘッダ９
０１において、バーチャルパスおよびバーチャルチャン
ネルに対する保守管理運用のためのセルであることを識
別する。ペイロード（情報を載せてユーザから料金を貰
うことのできる領域というほどの意味）９０２内のＯＡ
Ｍ（Operation,Administrarion and Maintainance）種
別フィールド９０３において、試験用セルであることを
識別する。残りのペイロード領域９０４は、全てＰＮパ
ターン９０５を収容するための領域である。

【００５１】図１０は、本発明にかかるＡＴＭ試験方式
を用いて行う試験例を示すブロック図である。一般に、
送信装置側の試験用セル送信部および受信装置側の試験
用セル受信部の動作設定および試験時間等は、外部制御
手段（例えばオペレーションセンタ）により必要に応じ
指定される。

【００５２】図１０において、伝送路１０１０に対して
試験を行う場合、装置（Ａ）１００１の試験用セル送信
部１００５および装置（Ｂ）１００２の試験用セル受信
部１００６を動作させる。試験用セルが伝送路１０１０
中を転送されるため、試験用セル受信部１００６におい
て、伝送路１０１０中に生じたビット誤りが検出でき
る。

【００５３】また、伝送路１０１０および伝送路１０１
１に対して試験を行う場合、装置（Ａ）１００１の試験
用セル送信部１００５および装置（Ｃ）１００３の試験
用セル受信部１００７を動作させる。試験用セルが伝送
路１０１０および伝送路１０１１中を転送されるため、
試験用セル受信部１００７において伝送路１０１０およ
び伝送路１０１１中に生じたビット誤りが検出できる。

【００５４】このとき装置（Ｂ）１００２の試験用セル
受信部１００６を同時に動作させ、伝送路１０１０中を
転送されてくる試験用セルをモニタさせることにより伝
送路１０１０についても同時に試験可能となる。また、
伝送路１０１０、伝送路１０１１および伝送路１０１２
に対して試験を行う場合、装置（Ａ）１００１の試験用
セル受信部１００５および装置（Ｄ）１００４の試験用
セル受信部１００８を動作させる。

【００５５】試験用セル伝送路１０１０、伝送路１０１
１および伝送路１０１２を転送されるため、試験用セル
受信部１００８において、伝送路１０１０、伝送路１０
１１および伝送路１０１２中に生じたビット誤りが検出
できる。このとき、装置（Ｂ）の試験用セル受信部１０
０６および装置（Ｃ）１００３の試験用セル受信部１０
０７を同時に動作させ、伝送路１０１０および伝送路１
０１１中を転送されてくる試験用セルをモニタさせるこ
とにより伝送路１０１０および伝送路１０１１について
も同時に試験可能となる。

【００５６】このように、任意に装置の試験用セル送信
部と試験用セル受信部を動作させることにより、任意の
装置間の伝送路について試験可能である。図１０は、一
例であって、装置の試験用セル送信部および試験用セル
受信部を同時に接続できる伝送路および装置は試験可能
なものであることは容易に類推できるであろう。

【００５７】

【発明の効果】本発明によれば、送信装置側にＰＮパタ
ーンを発生する手段、試験用セルの組立手段と、試験用
セルを伝送路に挿入する手段を有する試験用セル送信部
を配し、されに受信装置側に試験用セルを伝送路から分
離する手段、ＰＮパターンを同期検出する手段、同期の
確立および同期はずれを検出する手段、および誤りビッ
トをカウントする手段を有する試験用セル受信部を配
し、ＰＮパターンを搭載した試験用セルの送受を行うこ
とにより、試験中に生じた誤りビットの正確なカウント
が行え、バーチャルパスおよびバーチャルチャンネルの
導通試験、特性試験、および故障切り分け試験を任意の
装置内および任意の装置間に対して行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す概念図である。

【図２】図１における試験用セル送信部の詳細を示すブ
ロック図である。

【図３】図１における試験用セル受信部の構成例を示す
ブロック図である。

【図４】試験実施時に誤配セルがある場合の図３のセレ
クタの動作を説明するための説明図である。

【図５】試験実施時に損失セルがある場合の図３のセレ
クタの動作を説明するための説明図である。

【図６】図１における試験用セル受信部の別の構成例を
示すブロック図である。

【図７】試験実施時に誤配セルがある場合の図６のセレ
クタの動作を説明するための説明図である。

【図８】試験実施時に損失セルがある場合の図６のセレ
クタの動作を説明するための説明図である。

【図９】試験用セルの一構成例（フォーマット）を示す
説明図である。

【図１０】本発明にかかるＡＴＭ試験方式を用いて行う
試験例を示すブロック図である。

【符号の説明】

１…送信側装置、２…受信側装置、１０１…試験用セル
送信部、１０２…試験用セル挿入回路、１０３…試験用
セル組立回路、１０４…ＰＮパターン生成回路、２０１
…試験用セル受信部、２０２…試験用セル検出回路、２
０３…比較回路、２０４…誤りビットカウンタ、２０５
…ＰＮパターン同期保護回路、２０６…セレクタ、２０
７…参照用ＰＮパターン生成回路、２０８…ＰＮパター
ン同期検出回路、２１０…セルクロック

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 12/28 H04L 12/26 H04L 29/14

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 試験用擬似ランダムパターンを幾つかに
   区切り、その一つ一つを、それぞれ載せた試験用セル
   を、その順に送信側からＡＴＭモードで伝送路上に送信
   してくるのを受信又はモニタして行うＡＴＭ試験方式に
   おいて、 前記試験用セルを伝送路から検出する試験用セル検出回
   路と、検出したセルから取り出したパターンを取り込
   み、該パターンに同期した参照用擬似ランダムパターン
   の生成を開始する参照用擬似ランダムパターン生成回路
   と、 該ランダムパターン生成回路により生成されたパターン
   と前記試験用セル検出回路により検出したセルから取り
   出したパターンとを、該パターンを構成するビット毎
   に、比較する比較回路と、 比較の結果、一致する割合が一定値以上であるとき、前
   記ランダムパターン生成回路は伝送路上を送信されてく
   る試験用セルに同期したと判断して、前記ランダムパタ
   ーン生成回路への検出セルから取り出したパターンの取
   り込みを止め、その同期状態で以後、参照用擬似ランダ
   ムパターンの生成を自分で持続させる判断回路と、 前記比較回路による比較の結果として一致しないビット
   を誤りビットとしてカウントする誤りビットカウンタ
   と、 前記比較回路による比較の結果を監視していてその一致
   しない割合が予め設定された一定値以上であることを検
   出すると、試験用セルの損失又は誤配が生じたことによ
   り同期外れが起きたと判断して、前記ランダムパターン
   生成回路を、検出セルから取り出したパターンの取り込
   み側へ切り替えて同期のとり直しをさせる前記判断回路
   と、 を具備して成ることを特徴とするＡＴＭ試験方式。
2. 【請求項２】 請求項１に記載のＡＴＭ試験方式におい
   て、前記参照用擬似ランダムパターン生成回路が、伝送
   路上を送信されてくる試験用セルに同期していない期間
   は、前記誤りビットカウンタにおける誤りビットのカウ
   ントを中止する手段を具備したことを特徴とするＡＴＭ
   試験方式。
3. 【請求項３】 請求項２に記載のＡＴＭ試験方式におい
   て、伝送路上を送信側から伝送されてくる前記試験用セ
   ルと同期して送られてくるセルクロックを検出すること
   により、試験用セルの各々を識別し、各セル毎に、前記
   参照用擬似ランダムパターン生成回路における同期のと
   り直しをさせる手段を具備したことを特徴とするＡＴＭ
   試験方式。