JPH08236575A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH08236575A JPH08236575A JP7033343A JP3334395A JPH08236575A JP H08236575 A JPH08236575 A JP H08236575A JP 7033343 A JP7033343 A JP 7033343A JP 3334395 A JP3334395 A JP 3334395A JP H08236575 A JPH08236575 A JP H08236575A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- electrode
- solder
- semiconductor chip
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【構成】ボールグリッドアレイタイプの半導体パッケー
ジにおいて、半導体チップ１の電極側７にはピン５を直
接接続し、絶縁基板２側の電極７′にはんだ材とピンを
用いて接続し、ピン材の熱膨張率以下の熱膨張率を持つ
封止材３を用いた半導体チップと絶縁基板２との電極同
士を電気的に接続する。 【効果】接続部であるはんだ部にクラックが発生しにく
くなる。
ジにおいて、半導体チップ１の電極側７にはピン５を直
接接続し、絶縁基板２側の電極７′にはんだ材とピンを
用いて接続し、ピン材の熱膨張率以下の熱膨張率を持つ
封止材３を用いた半導体チップと絶縁基板２との電極同
士を電気的に接続する。 【効果】接続部であるはんだ部にクラックが発生しにく
くなる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】現在、２００ピンクラスの半導体素子の
搭載されるパッケージでは、生産コストの安価なＱＦＰ
(Quad Flat Package）が主流である。しかし、ＱＦＰで
２００ピン以上を考えた場合、リードピンが細くなり変
形しやすくなるため、配線基板への表面実装時に接続不
良が発生しやすくなる。そのため、ＱＦＰに変わって、
多ピン化に対応できる新パッケージ構造として、ＢＧＡ
（Ball Grid Array)パッケージが検討されている。図２
に、ＢＧＡパッケージの断面構造を示す。ＢＧＡパッケ
ージでは、リードピンに変えてハンダボールを用い、ま
た、ハンダボールは基板下面に取り付けられるため、ボ
ールピッチが広くなり、表面実装時の不良発生率が低減
できる。このような、ＱＦＰとＢＧＡパッケージの比較
については、例えば、日経ＢＰ社，１９９４年２月１４
日発行，日経エレクトロニクスＰ60〜６７に記載されて
いる。
搭載されるパッケージでは、生産コストの安価なＱＦＰ
(Quad Flat Package）が主流である。しかし、ＱＦＰで
２００ピン以上を考えた場合、リードピンが細くなり変
形しやすくなるため、配線基板への表面実装時に接続不
良が発生しやすくなる。そのため、ＱＦＰに変わって、
多ピン化に対応できる新パッケージ構造として、ＢＧＡ
（Ball Grid Array)パッケージが検討されている。図２
に、ＢＧＡパッケージの断面構造を示す。ＢＧＡパッケ
ージでは、リードピンに変えてハンダボールを用い、ま
た、ハンダボールは基板下面に取り付けられるため、ボ
ールピッチが広くなり、表面実装時の不良発生率が低減
できる。このような、ＱＦＰとＢＧＡパッケージの比較
については、例えば、日経ＢＰ社，１９９４年２月１４
日発行，日経エレクトロニクスＰ60〜６７に記載されて
いる。
【０００３】
【発明が解決しようとする課題】ＢＧＡパッケージで
は、図７（ａ),（ｂ）のように、半導体チップの電極と
絶縁基板の電極間との接続にワイヤボンディングを用い
る方式（ＷＢ）と、はんだバンプを用いるフェイスダウ
ン接続方式（ＦＤ）が知られている。（ａ）のＷＢ方式
は、量産性に優れている。しかし、ワイヤボンディング
の領域が広く、パッケージサイズが大きくなってしまう
欠点を持つ。一方、（ｂ）のＦＤ方式では、同一サイズ
のチップを搭載したときに、ＷＢ方式のＢＧＡパッケー
ジ構造に比べてパッケージサイズを小さくできる。しか
しながら、ＦＤ方式では、はんだバンプと半導体チップ
との熱膨張差が大きい。そのため、半導体装置を繰り返
し動作させた時、発生する熱によりバンプもしくバンプ
と半導体チップの電極界面にクラックが発生し易くなり
信頼性が低下するといった問題が生じる。
は、図７（ａ),（ｂ）のように、半導体チップの電極と
絶縁基板の電極間との接続にワイヤボンディングを用い
る方式（ＷＢ）と、はんだバンプを用いるフェイスダウ
ン接続方式（ＦＤ）が知られている。（ａ）のＷＢ方式
は、量産性に優れている。しかし、ワイヤボンディング
の領域が広く、パッケージサイズが大きくなってしまう
欠点を持つ。一方、（ｂ）のＦＤ方式では、同一サイズ
のチップを搭載したときに、ＷＢ方式のＢＧＡパッケー
ジ構造に比べてパッケージサイズを小さくできる。しか
しながら、ＦＤ方式では、はんだバンプと半導体チップ
との熱膨張差が大きい。そのため、半導体装置を繰り返
し動作させた時、発生する熱によりバンプもしくバンプ
と半導体チップの電極界面にクラックが発生し易くなり
信頼性が低下するといった問題が生じる。
【０００４】このような熱膨張差に起因する問題に対し
熱応力を緩和する方法には、接続部品としてはんだ材も
しくはろう材とピンを用いる方法が知られており、例え
ば、特開昭61−125062号や特開平6−188289 号が上げら
れる。但し、樹脂を用いて接続部品を封止する場合、封
止材がピンの変形を抑え、ピンの熱応力緩和効果が少な
くなるため、特定の接合界面での熱応力の集中を防ぐ必
要がある。また、基板上や半導体素子の隣接電極間が微
細ピッチになると、スクリーン印刷法を用いて電極上に
はんだを搭載する方法では、隣接電極間でブリッジが発
生しやすくなるため不適当である。従って、はんだを搭
載する方法としてめっき法やボールによるバンプ形成法
が考えられる。しかし、この場合に搭載されたはんだは
硬いため、球状ではピンとの接続の位置合わせがしにく
くなる。そのため、はんだを搭載する形状として、ピン
との位置合わせのしやすい形状を考える必要がある。
熱応力を緩和する方法には、接続部品としてはんだ材も
しくはろう材とピンを用いる方法が知られており、例え
ば、特開昭61−125062号や特開平6−188289 号が上げら
れる。但し、樹脂を用いて接続部品を封止する場合、封
止材がピンの変形を抑え、ピンの熱応力緩和効果が少な
くなるため、特定の接合界面での熱応力の集中を防ぐ必
要がある。また、基板上や半導体素子の隣接電極間が微
細ピッチになると、スクリーン印刷法を用いて電極上に
はんだを搭載する方法では、隣接電極間でブリッジが発
生しやすくなるため不適当である。従って、はんだを搭
載する方法としてめっき法やボールによるバンプ形成法
が考えられる。しかし、この場合に搭載されたはんだは
硬いため、球状ではピンとの接続の位置合わせがしにく
くなる。そのため、はんだを搭載する形状として、ピン
との位置合わせのしやすい形状を考える必要がある。
【０００５】本発明では、ＢＧＡタイプのパッケージに
おいて、電極間接合部の熱的信頼性を上げるために特定
の界面への熱応力の集中を防ぎつつ、そのような半導体
装置を製造する際のピンとはんだの位置合わせをしやす
くすることを目的とする。
おいて、電極間接合部の熱的信頼性を上げるために特定
の界面への熱応力の集中を防ぎつつ、そのような半導体
装置を製造する際のピンとはんだの位置合わせをしやす
くすることを目的とする。
【０００６】
【課題を解決するための手段】本発明の目的は、半導体
チップの下面に形成された電極にピンを取り付け、ピン
の他端と絶縁基板の主面の電極をめっき法で形成された
リング状のはんだを用いて接続することにより達成され
る。
チップの下面に形成された電極にピンを取り付け、ピン
の他端と絶縁基板の主面の電極をめっき法で形成された
リング状のはんだを用いて接続することにより達成され
る。
【０００７】
【作用】半導体チップの電極と絶縁基板の電極との電気
的な接続部品としてピンとはんだを用い、半導体チップ
の電極とピンを直接接続し、絶縁基板の電極とピンの接
続部にのみはんだで補強させる半導体装置の構造とする
ことにより、半導体チップと基板のあいだ発生する左右
方向の熱応力をピンが解消するため、バンプと基板側電
極の接合部にクラックが発生しにくくなる。特に、絶縁
基板より熱膨張率の低い半導体チップ側にはんだより熱
膨張率の低いピンを接続し、熱膨張率の高い絶縁基板側
にはんだを接続したことで、熱膨張率の近い材料が接合
界面で接することになる。従って、封止材によってピン
が変形しにくい状態であっても、特定の接合界面での熱
応力の集中を防ぐため、各層に対し熱応力の分散を図れ
る。また、封止材としてピン材の熱膨張率と実質的に等
しい熱膨張率を持つ材料を用いることで、ピンと封止材
が上下方向にほぼ同程度膨張するため、ピンとはんだ層
の接合部の亀裂を防止できる。
的な接続部品としてピンとはんだを用い、半導体チップ
の電極とピンを直接接続し、絶縁基板の電極とピンの接
続部にのみはんだで補強させる半導体装置の構造とする
ことにより、半導体チップと基板のあいだ発生する左右
方向の熱応力をピンが解消するため、バンプと基板側電
極の接合部にクラックが発生しにくくなる。特に、絶縁
基板より熱膨張率の低い半導体チップ側にはんだより熱
膨張率の低いピンを接続し、熱膨張率の高い絶縁基板側
にはんだを接続したことで、熱膨張率の近い材料が接合
界面で接することになる。従って、封止材によってピン
が変形しにくい状態であっても、特定の接合界面での熱
応力の集中を防ぐため、各層に対し熱応力の分散を図れ
る。また、封止材としてピン材の熱膨張率と実質的に等
しい熱膨張率を持つ材料を用いることで、ピンと封止材
が上下方向にほぼ同程度膨張するため、ピンとはんだ層
の接合部の亀裂を防止できる。
【０００８】また、上記の構造を持つ半導体装置で、ピ
ンと絶縁基板の電極を接続するはんだの固相の溶融温度
Ｔｍ，絶縁基板のガラス転移温度Ｔｇの間にＴｇ＞Ｔｍ
を充たすはんだをピンと絶縁基板の電極を接続するはん
だとして選択することにより、はんだでピンと絶縁基板
の電極を接続する際に、そのリフロー温度をＴｇ以下と
することが可能になるため、絶縁基板を軟化させずに接
続が行える。更に、絶縁基板の下面に取り付けられたは
んだボールの固相の溶融温度をＴｍ′としたとき、Ｔｍ
＞Ｔｍ′の条件を充たすはんだをはんだボールに選択す
ることにより、配線基板への表面実装時温度をＴｍ以下
で設定できるため、表面実装時にピンと絶縁基板の電極
を接続するはんだの再溶融を防ぎ、電極間の短絡を防止
できる。また、半導体チップの電極と絶縁基板の主面の
電極を接続するピンの成分として、主成分をＰｔまたは
Ｎｉとすることより、ピンと絶縁基板の電極を接続する
際にはんだにピンが溶解することを防止できる。
ンと絶縁基板の電極を接続するはんだの固相の溶融温度
Ｔｍ，絶縁基板のガラス転移温度Ｔｇの間にＴｇ＞Ｔｍ
を充たすはんだをピンと絶縁基板の電極を接続するはん
だとして選択することにより、はんだでピンと絶縁基板
の電極を接続する際に、そのリフロー温度をＴｇ以下と
することが可能になるため、絶縁基板を軟化させずに接
続が行える。更に、絶縁基板の下面に取り付けられたは
んだボールの固相の溶融温度をＴｍ′としたとき、Ｔｍ
＞Ｔｍ′の条件を充たすはんだをはんだボールに選択す
ることにより、配線基板への表面実装時温度をＴｍ以下
で設定できるため、表面実装時にピンと絶縁基板の電極
を接続するはんだの再溶融を防ぎ、電極間の短絡を防止
できる。また、半導体チップの電極と絶縁基板の主面の
電極を接続するピンの成分として、主成分をＰｔまたは
Ｎｉとすることより、ピンと絶縁基板の電極を接続する
際にはんだにピンが溶解することを防止できる。
【０００９】通常、半導体チップに形成される電極のピ
ッチは１３０μｍ以下であり、電極サイズは１００μｍ
角以下である。そのため、半導体チップの電極と絶縁基
板の主面の電極を接続するピンとして１５μｍ以下の太
さのワイヤを用いることで、ピン先端にボールを作り熱
・超音波を併用してボールを電極と直接接合するボール
ボンディング方法を、半導体チップの電極とピンとの接
続方法として用いることができる。従って、本発明で示
された半導体装置を作製するために用いる装置として、
通常の超音波ボールボンディング装置を利用できる。
ッチは１３０μｍ以下であり、電極サイズは１００μｍ
角以下である。そのため、半導体チップの電極と絶縁基
板の主面の電極を接続するピンとして１５μｍ以下の太
さのワイヤを用いることで、ピン先端にボールを作り熱
・超音波を併用してボールを電極と直接接合するボール
ボンディング方法を、半導体チップの電極とピンとの接
続方法として用いることができる。従って、本発明で示
された半導体装置を作製するために用いる装置として、
通常の超音波ボールボンディング装置を利用できる。
【００１０】更に、ピン径１５μｍ以下、ピンの長さを
０.２mm 以上の範囲内とすることにより、半導体チップ
とピンに発生した熱応力をピンの変形により緩和でき
る。但し、直径１５μｍ程度の金属細線を１mm（１００
０μｍ）以上もの長さで取り扱うと、曲がりなどの問題
が生じて取扱性が悪くなり、組立て時の短絡による不良
発生も多くなる。
０.２mm 以上の範囲内とすることにより、半導体チップ
とピンに発生した熱応力をピンの変形により緩和でき
る。但し、直径１５μｍ程度の金属細線を１mm（１００
０μｍ）以上もの長さで取り扱うと、曲がりなどの問題
が生じて取扱性が悪くなり、組立て時の短絡による不良
発生も多くなる。
【００１１】また、めっき法やボールボンディングによ
るはんだバンプ形成法を用いて電極上にはんだ層を形成
することにより、１３０μｍ以下の狭ピッチ化された電
極ピッチに対応できる。この場合、印刷法により形成さ
れたはんだペースト層と異なり、めっき法で形成された
はんだ層は粘性が無いため、はんだ層が塊状であるとピ
ンの挿入が不可能となる。そこで、絶縁基板の電極上に
形成するはんだ層の形状を、ピンの直径より大きな円を
空孔に持つリング状とすることにより、はんだ層中心部
へのピンの挿入が可能となる。
るはんだバンプ形成法を用いて電極上にはんだ層を形成
することにより、１３０μｍ以下の狭ピッチ化された電
極ピッチに対応できる。この場合、印刷法により形成さ
れたはんだペースト層と異なり、めっき法で形成された
はんだ層は粘性が無いため、はんだ層が塊状であるとピ
ンの挿入が不可能となる。そこで、絶縁基板の電極上に
形成するはんだ層の形状を、ピンの直径より大きな円を
空孔に持つリング状とすることにより、はんだ層中心部
へのピンの挿入が可能となる。
【００１２】また、接合部の強度を確保するために、リ
ング状に形成したはんだの厚さをリングの直径の１／３
以上とすることで、ピンとはんだ層との間に接触面積を
確保できる。また、２／３以下の範囲内とすることで、
はんだを溶融させる際に隣接はんだ層とのブリッジを防
止できる。
ング状に形成したはんだの厚さをリングの直径の１／３
以上とすることで、ピンとはんだ層との間に接触面積を
確保できる。また、２／３以下の範囲内とすることで、
はんだを溶融させる際に隣接はんだ層とのブリッジを防
止できる。
【００１３】
【実施例】図１に、本発明の一実施例である半導体装置
の断面構造を示す。この半導体装置は、半導体チップ１
と絶縁基板２と封止材３とはんだボール４、及びピン５
とはんだ層６から構成される。半導体チップ１には電極
７が、絶縁基板２には電極７′が形成されている。半導
体チップ１側の電極７は、ピン５の一方の端に形成され
ているボール８と接続され、ボールを形成していないピ
ン５の他端９がはんだ層６を介して絶縁基板上の電極
７′と接続されることにより、半導体チップ１と絶縁基
板の電極７′と電気的に接続される。
の断面構造を示す。この半導体装置は、半導体チップ１
と絶縁基板２と封止材３とはんだボール４、及びピン５
とはんだ層６から構成される。半導体チップ１には電極
７が、絶縁基板２には電極７′が形成されている。半導
体チップ１側の電極７は、ピン５の一方の端に形成され
ているボール８と接続され、ボールを形成していないピ
ン５の他端９がはんだ層６を介して絶縁基板上の電極
７′と接続されることにより、半導体チップ１と絶縁基
板の電極７′と電気的に接続される。
【００１４】以上のような半導体装置の構造であれば、
Ｗ／Ｂ方式のパッケージより、パッケージサイズを小さ
くできる。
Ｗ／Ｂ方式のパッケージより、パッケージサイズを小さ
くできる。
【００１５】図２は図１で示された半導体装置における
ピン接続部の拡大図を示す。今、半導体装置を稼動させ
たときの半導体チップ１と絶縁基板２の間に生じる熱歪
について検討してみる。その熱歪をδとしたとき、δ＝
ΔＴ・Δα・Ｗ／２、半導体チップ１の温度と室温との
差ΔＴ＝１５０℃，半導体チップ１と絶縁基板２との熱
膨張差Δα＝１×１０-5／℃，半導体チップ１の長辺の
長さＷ＝３０mmとすれば、δ＝２２.５×１０-3mm、す
なわちδ＝２２.５μｍである。このとき、封止材が無
く、ピンが弾性範囲内で自由に変形できるとした場合、
半導体チップ１と絶縁基板２とを接続するピン５に発生
する剪断力Ｆは、次の式で表される。
ピン接続部の拡大図を示す。今、半導体装置を稼動させ
たときの半導体チップ１と絶縁基板２の間に生じる熱歪
について検討してみる。その熱歪をδとしたとき、δ＝
ΔＴ・Δα・Ｗ／２、半導体チップ１の温度と室温との
差ΔＴ＝１５０℃，半導体チップ１と絶縁基板２との熱
膨張差Δα＝１×１０-5／℃，半導体チップ１の長辺の
長さＷ＝３０mmとすれば、δ＝２２.５×１０-3mm、す
なわちδ＝２２.５μｍである。このとき、封止材が無
く、ピンが弾性範囲内で自由に変形できるとした場合、
半導体チップ１と絶縁基板２とを接続するピン５に発生
する剪断力Ｆは、次の式で表される。
【００１６】 Ｆ＝１２・Ｅ・Ｉ・δ／ｌ3 但し、Ｉ＝πｄ4／６４ ここで、Ｅ：金属細線（ピン）の弾性係数 ｌ：金属細線（ピン）層の長さ Ｉ：断面２次モーメント ｄ：金属細線（ピン）の直径 ピンとしてＮｉを用いると、Ｅ＝２.０×１０12dyn／cm
2である。また、ピンの直径ｄ＝１５μｍ，長さｌ＝２
００μｍとした場合、Ｆ＝１.７ｇｆとなる。一方、は
んだ層の破断強度Ｆ′は以下の式で表される。
2である。また、ピンの直径ｄ＝１５μｍ，長さｌ＝２
００μｍとした場合、Ｆ＝１.７ｇｆとなる。一方、は
んだ層の破断強度Ｆ′は以下の式で表される。
【００１７】Ｆ′＝ｆ・Ｓ ここでＦ：単位面積当たりの引張強度 Ｓ：破断面積 はんだ層６がＰｂーＳｎ合金であるとき、Ｆ′＝１kg／
mm2 以上である。また、電極７′が１００μｍ角であれ
ば、外径ｄ′＝１００μｍ、はんだ層の厚さＨが４０μ
ｍであれば、Ｓ＝π・ｄ′・ｈから求められ、破断強度
Ｆ′＝３.７ｇｆとなり、はんだ層の破断強度がピンの
剪断力より大きくなるため、はんだ層の破断を防げる。
一方、ピンの直径ｄ＝２０μｍとした場合には、Ｆ＝
５.４ｇｆ となり、はんだ層が破断する。
mm2 以上である。また、電極７′が１００μｍ角であれ
ば、外径ｄ′＝１００μｍ、はんだ層の厚さＨが４０μ
ｍであれば、Ｓ＝π・ｄ′・ｈから求められ、破断強度
Ｆ′＝３.７ｇｆとなり、はんだ層の破断強度がピンの
剪断力より大きくなるため、はんだ層の破断を防げる。
一方、ピンの直径ｄ＝２０μｍとした場合には、Ｆ＝
５.４ｇｆ となり、はんだ層が破断する。
【００１８】実際には、封止材によってピンの変形が多
少抑えられるが、絶縁基板より熱膨張率の低い半導体チ
ップ１側にはんだより熱膨張率の低いピン５を接続し、
熱膨張率の高い絶縁基板側にはんだを接続したことで、
特定の接合界面での熱応力の集中を防ぐことができるた
め、各層に熱応力の分散を図れ、はんだ層へのクラック
発生防止に効果がある。
少抑えられるが、絶縁基板より熱膨張率の低い半導体チ
ップ１側にはんだより熱膨張率の低いピン５を接続し、
熱膨張率の高い絶縁基板側にはんだを接続したことで、
特定の接合界面での熱応力の集中を防ぐことができるた
め、各層に熱応力の分散を図れ、はんだ層へのクラック
発生防止に効果がある。
【００１９】また、封止材３として、ピン５とほぼ同じ
熱膨張率を持つ材料を用いることで、封止材３の上下方
向に対する膨張は、ピン５の膨張と同等以下にできるの
で、ピン５とはんだ層６の亀裂を防止できる。
熱膨張率を持つ材料を用いることで、封止材３の上下方
向に対する膨張は、ピン５の膨張と同等以下にできるの
で、ピン５とはんだ層６の亀裂を防止できる。
【００２０】図３は、本発明の一実施例である半導体装
置の製造方法を示す図である。まず、（ａ）〜（ｂ）
は、超音波ボールボンディング方法を示す図である。
（ａ）ワイヤ１０の先端を放電等により溶融させボール
８をつくる。（ｂ）このボール８を半導体チップ１上の
電極７に対してキャピラリツール１１先端で加圧しなが
らツール１１に超音波振動を印加する。（ｃ）ボール８
と電極７を金属的に直接接合させた後、ツール１１を引
き上げる。すると、ボール１１からワイヤ１０が延びた
状態になるので、ワイヤ１０を一定の長さで切断し、ピ
ン５を形成する。このとき、ワイヤ１０の切断は機械的
に行わなくてもよく、例えば、レーザ光線等により溶融
切断でも構わない。（ｄ）において、（ａ）〜（ｃ）を
繰り返して全ての電極にピン５をつけた後、半導体チッ
プ１を反転させる。一方、主面側の電極７′に予めめっ
き法により作製したはんだ層６を持つ絶縁基板２を用意
し、このはんだ層６とピン５との位置を合わせる。
（ｅ）において、一定の温度に上げることにより、はん
だ層６を溶融させ、ピン５と電極７′を接続する。な
お、一定の温度に上げる方法として、リフローを行なわ
ず、レーザ光線によりはんだ層６をスポット溶融しても
よい。（ｆ）において、絶縁基板２の主面側を封止材３
で封止し、絶縁基板２の裏面側にはんだボール４を接続
する。
置の製造方法を示す図である。まず、（ａ）〜（ｂ）
は、超音波ボールボンディング方法を示す図である。
（ａ）ワイヤ１０の先端を放電等により溶融させボール
８をつくる。（ｂ）このボール８を半導体チップ１上の
電極７に対してキャピラリツール１１先端で加圧しなが
らツール１１に超音波振動を印加する。（ｃ）ボール８
と電極７を金属的に直接接合させた後、ツール１１を引
き上げる。すると、ボール１１からワイヤ１０が延びた
状態になるので、ワイヤ１０を一定の長さで切断し、ピ
ン５を形成する。このとき、ワイヤ１０の切断は機械的
に行わなくてもよく、例えば、レーザ光線等により溶融
切断でも構わない。（ｄ）において、（ａ）〜（ｃ）を
繰り返して全ての電極にピン５をつけた後、半導体チッ
プ１を反転させる。一方、主面側の電極７′に予めめっ
き法により作製したはんだ層６を持つ絶縁基板２を用意
し、このはんだ層６とピン５との位置を合わせる。
（ｅ）において、一定の温度に上げることにより、はん
だ層６を溶融させ、ピン５と電極７′を接続する。な
お、一定の温度に上げる方法として、リフローを行なわ
ず、レーザ光線によりはんだ層６をスポット溶融しても
よい。（ｆ）において、絶縁基板２の主面側を封止材３
で封止し、絶縁基板２の裏面側にはんだボール４を接続
する。
【００２１】以上の方法を用いると、（ａ）〜（ｂ）の
工程では超音波ボールボンディング装置を用いることが
可能となり、製造装置作製コストが低減できる。
工程では超音波ボールボンディング装置を用いることが
可能となり、製造装置作製コストが低減できる。
【００２２】図４は、本発明の一実施例を示すはんだ層
へのピン挿入図を示す。（ａ）はその断面図、（ｂ）は
上面図を示す。はんだ層６は、絶縁基板２の電極７′上
に、外径ｄ，内径ｄ1 ，厚さＨのリング状のサイズにめ
っき法で形成されている。内径ｄ1 の穴は、マージンを
とってピン径Ｒより少し大きい。そのため、ピン５がは
んだ層６へ挿入しやすくなっている。また、はんだ層６
の厚さＨは、外径ｄの１／３以上としてあるので、切断
したピン長Ｌに対してマージンがとれる構造に成ってい
る。但し、はんだ層６の厚さＨを厚くしていくと、接続
するときに溶解するはんだの量が多くなるため、隣接電
極とはんだブリッジを形成しやすくなる。従って、厚さ
Ｈは外径ｄの２／３以下がよい。なお、ピンがＡｕ等に
めっきを施したほうが、ピンとはんだとのぬれ性を向上
させ、ピンとはんだ層との強度を得るのに有効である。
へのピン挿入図を示す。（ａ）はその断面図、（ｂ）は
上面図を示す。はんだ層６は、絶縁基板２の電極７′上
に、外径ｄ，内径ｄ1 ，厚さＨのリング状のサイズにめ
っき法で形成されている。内径ｄ1 の穴は、マージンを
とってピン径Ｒより少し大きい。そのため、ピン５がは
んだ層６へ挿入しやすくなっている。また、はんだ層６
の厚さＨは、外径ｄの１／３以上としてあるので、切断
したピン長Ｌに対してマージンがとれる構造に成ってい
る。但し、はんだ層６の厚さＨを厚くしていくと、接続
するときに溶解するはんだの量が多くなるため、隣接電
極とはんだブリッジを形成しやすくなる。従って、厚さ
Ｈは外径ｄの２／３以下がよい。なお、ピンがＡｕ等に
めっきを施したほうが、ピンとはんだとのぬれ性を向上
させ、ピンとはんだ層との強度を得るのに有効である。
【００２３】図５は、ボールボンディングを用いたリン
グ状のはんだ層形成法を示す。
グ状のはんだ層形成法を示す。
【００２４】（ａ）において、放電電極１２を用いて、
はんだワイヤ１５の先端にはんだボール１６を形成す
る。（ｂ）で、絶縁基板２上の電極７′にはんだボール
１６をボールボンディングする。（ｃ）そして、ワイヤ
をクランプすることにより、ワイヤはボールネック部１
６′で破断する。（ｄ）で、凹み作成用の、先端の細い
ツール１７を用い、先端をボール上部の中心に合わせて
荷重を加え、（ｅ）中心部に凹みをつくる。
はんだワイヤ１５の先端にはんだボール１６を形成す
る。（ｂ）で、絶縁基板２上の電極７′にはんだボール
１６をボールボンディングする。（ｃ）そして、ワイヤ
をクランプすることにより、ワイヤはボールネック部１
６′で破断する。（ｄ）で、凹み作成用の、先端の細い
ツール１７を用い、先端をボール上部の中心に合わせて
荷重を加え、（ｅ）中心部に凹みをつくる。
【００２５】以上のように、はんだ層をリング状に形成
することにより、ピンがはんだ層へ挿入しやすくなるほ
かに、めっき法を用いずボールボンディング法に用いて
いるので、超音波ボールボンディング装置を併用できる
ため、半導体装置作製のコスト低減に効果が有る。
することにより、ピンがはんだ層へ挿入しやすくなるほ
かに、めっき法を用いずボールボンディング法に用いて
いるので、超音波ボールボンディング装置を併用できる
ため、半導体装置作製のコスト低減に効果が有る。
【００２６】
【発明の効果】半導体チップと絶縁基板との熱膨張差に
よって生じる剪断力をピンが解消し、更に、特定の界面
への熱応力の集中を防ぐことができるため、はんだ層と
基板側電極の接合部にクラックが発生しにくくなる。ま
た、そのような半導体装置を製造する際のピンとはんだ
の位置合わせがしやすくなる。
よって生じる剪断力をピンが解消し、更に、特定の界面
への熱応力の集中を防ぐことができるため、はんだ層と
基板側電極の接合部にクラックが発生しにくくなる。ま
た、そのような半導体装置を製造する際のピンとはんだ
の位置合わせがしやすくなる。
【図１】半導体装置の断面図。
【図２】ピン接続部の断面図。
【図３】半導体装置の製造方法を示す説明図。
【図４】はんだ層へのピンの挿入図。
【図５】ボールボンディングを用いたリング状のはんだ
層形成法を示す説明図。
層形成法を示す説明図。
【図６】ＢＧＡパッケージの断面図。
１…半導体チップ、２…絶縁基板、３…封止材、４…は
んだボール、５…ピン、６…はんだ層、７，７′…電
極。
んだボール、５…ピン、６…はんだ層、７，７′…電
極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 和弥 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内
Claims (5)
- 【請求項１】電極を下面に持つ半導体チップと，上面と
下面の両方に電極を持ち内部に配線構造を持つ絶縁基板
と，前記半導体チップと前記絶縁基板の電極同士を電気
的に接続する接続部品と，前記半導体チップと前記絶縁
基板の上面と接続部品を封止する封止材と，前記絶縁基
板の下面の電極に接続されたはんだボールから構成され
るフェイスダウンタイプの半導体装置において、前記半
導体チップの前記電極と前記絶縁基板の前記電極との電
気的な接続部品としてピンとはんだを用い、前記半導体
チップの電極とピンを直接接続し、前記絶縁基板の電極
とピンの接続部にのみはんだで補強させ、ピン材の熱膨
張率と実質的に等しい熱膨張率を持つ封止材を用いたこ
とを特徴とする半導体装置。 - 【請求項２】請求項１において、前記半導体チップの前
記電極と前記絶縁基板の主面の電極の接続に用いられる
ピンの材質が、ＰｔまたはＮｉ、もしくは、Ｐｔまたは
Ｎｉを主成分としppm オーダーで微量金属が混入された
合金である半導体装置。 - 【請求項３】請求項１において、前記半導体チップの前
記電極と前記絶縁基板の主面の電極の接続に用いられる
ピンの太さが１５μｍ以下であり、長さが０.２〜１mm
の範囲内にある半導体装置。 - 【請求項４】請求項１において、前記ピンと前記絶縁基
板の前記電極を接続するはんだの固相の溶融温度Ｔｍ，
絶縁基板のガラス転移温度Ｔｇ，絶縁基板の下面に取り
付けられたはんだボールの固相の溶融温度Ｔｍ′とした
とき、これらの間にＴｇ＞Ｔｍ＞Ｔｍ′の関係が成立す
る半導体装置。 - 【請求項５】ワイヤの先端に形成したボールを半導体チ
ップの電極に加圧し、加熱または超音波振動もしくはそ
の両方を与えて前記ボールと前記電極を接続した後、前
記ワイヤを前記ボールから一定の長さを残して切断する
とともに、絶縁基板上の電極にはんだを搭載し、前記電
極に切断したワイヤを位置合わせしてチップを搭載し、
はんだを溶解してワイヤと電極を接続した後、チップと
基板上面を封止材でモールドし、配線基板下面にはんだ
ボールを搭載する半導体装置の製造方法において、前記
絶縁基板の前記電極上に形成するはんだの形状をリング
状とし、更にリング穴の直径が半導体チップの電極と絶
縁基板の主面の電極を接続するワイヤの直径以上であ
り、更にリング状に形成したはんだの厚さが、リングの
直径の１／３以上２／３以下の範囲内にあることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7033343A JPH08236575A (ja) | 1995-02-22 | 1995-02-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7033343A JPH08236575A (ja) | 1995-02-22 | 1995-02-22 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236575A true JPH08236575A (ja) | 1996-09-13 |
Family
ID=12383928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7033343A Pending JPH08236575A (ja) | 1995-02-22 | 1995-02-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08236575A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690090B2 (en) | 2001-01-26 | 2004-02-10 | Nec Electronics Corporation | Semiconductor device having reliable coupling with mounting substrate |
| KR100499336B1 (ko) * | 1998-07-13 | 2005-09-02 | 삼성전자주식회사 | 플립칩 패키지소자와 제조방법 |
| CN104217969A (zh) * | 2014-08-28 | 2014-12-17 | 南通富士通微电子股份有限公司 | 半导体器件封装方法 |
| CN109003909A (zh) * | 2017-06-07 | 2018-12-14 | 三菱电机株式会社 | 半导体装置的制造方法 |
-
1995
- 1995-02-22 JP JP7033343A patent/JPH08236575A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499336B1 (ko) * | 1998-07-13 | 2005-09-02 | 삼성전자주식회사 | 플립칩 패키지소자와 제조방법 |
| US6690090B2 (en) | 2001-01-26 | 2004-02-10 | Nec Electronics Corporation | Semiconductor device having reliable coupling with mounting substrate |
| CN104217969A (zh) * | 2014-08-28 | 2014-12-17 | 南通富士通微电子股份有限公司 | 半导体器件封装方法 |
| CN109003909A (zh) * | 2017-06-07 | 2018-12-14 | 三菱电机株式会社 | 半导体装置的制造方法 |
| CN109003909B (zh) * | 2017-06-07 | 2023-01-06 | 三菱电机株式会社 | 半导体装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5536973A (en) | Semiconductor device including a semiconductor element mounted on a substrate using bump-shaped connecting electrodes | |
| US20020093108A1 (en) | Flip chip packaged semiconductor device having double stud bumps and method of forming same | |
| US5960262A (en) | Stitch bond enhancement for hard-to-bond materials | |
| JP2002151551A (ja) | フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法 | |
| US6670706B2 (en) | Semiconductor device including a semiconductor pellet having bump electrodes connected to pad electrodes of an interconnect board and method for manufacturing same | |
| JPH10275828A (ja) | 半導体装置の実装構造およびその検査方法 | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| US7449786B2 (en) | Semiconductor device having improved adhesion between bonding and ball portions of electrical connectors | |
| US6350632B1 (en) | Semiconductor chip assembly with ball bond connection joint | |
| JPH08264540A (ja) | バンプ構造、バンプ製造用キャピラリ及びバンプ製造方 法 | |
| US20040072396A1 (en) | Semiconductor electronic device and method of manufacturing thereof | |
| TW200416915A (en) | Wirebonding insulated wire | |
| US6511865B1 (en) | Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly | |
| JPH08236575A (ja) | 半導体装置及びその製造方法 | |
| JP2004356129A (ja) | 半導体装置及びその製造方法 | |
| JP3022151B2 (ja) | ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法 | |
| JP4318886B2 (ja) | 突起電極接合型半導体装置およびその製造方法 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JP3210456B2 (ja) | 金属ワイヤにおけるボールの形成方法 | |
| JP2000307016A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JP3061017B2 (ja) | 集積回路装置の実装構造およびその実装方法 | |
| JPH07122562A (ja) | バンプ形成方法及びワイヤボンディング方法並びにバンプ構造及びワイヤボンディング構造 | |
| JPH08148496A (ja) | 半導体装置及び半導体装置用バンプ |