JPH08235061A - マルチプロセッサ・データ処理システム - Google Patents
マルチプロセッサ・データ処理システムInfo
- Publication number
- JPH08235061A JPH08235061A JP7311862A JP31186295A JPH08235061A JP H08235061 A JPH08235061 A JP H08235061A JP 7311862 A JP7311862 A JP 7311862A JP 31186295 A JP31186295 A JP 31186295A JP H08235061 A JPH08235061 A JP H08235061A
- Authority
- JP
- Japan
- Prior art keywords
- cache
- bit
- copy
- high level
- cache line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
- G06F12/0848—Partitioned cache, e.g. separate instruction and operand caches
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】 マルチプロセッサ・システムにおける分割Ｌ
１キャッシュのコピーを半分のレコード・ビットで追跡
する方法を提供する。 【解決の手段】 マルチレベル・キャッシュを備えたマ
ルチプロセッサ・データ処理システムであって、各プロ
セッサは、データ・キャッシュ（Ｄキャッシュ）と命令
キャシュ（Ｉキャッシュ）とからなる分割された高いレ
ベル（たとえばＬ１）のキャッシュを有する。１つまた
は複数のプロセッサによって使用されるキャッシュ行を
追跡するために、共用の低いレベル（たとえばＬ２）の
キャッシュは包含ビットとＤビットおよびＩビットを有
するディレクトリを含む。ディレクトリは、各プロセッ
サごとにわずか１＋２／Ｎ個のビットを使って、データ
・キャッシュおよび命令キャッシュの包含をすぐ上のレ
ベルのキャッシュ内に正確に記録する。ここでＮはプロ
セッサの数である。
１キャッシュのコピーを半分のレコード・ビットで追跡
する方法を提供する。 【解決の手段】 マルチレベル・キャッシュを備えたマ
ルチプロセッサ・データ処理システムであって、各プロ
セッサは、データ・キャッシュ（Ｄキャッシュ）と命令
キャシュ（Ｉキャッシュ）とからなる分割された高いレ
ベル（たとえばＬ１）のキャッシュを有する。１つまた
は複数のプロセッサによって使用されるキャッシュ行を
追跡するために、共用の低いレベル（たとえばＬ２）の
キャッシュは包含ビットとＤビットおよびＩビットを有
するディレクトリを含む。ディレクトリは、各プロセッ
サごとにわずか１＋２／Ｎ個のビットを使って、データ
・キャッシュおよび命令キャッシュの包含をすぐ上のレ
ベルのキャッシュ内に正確に記録する。ここでＮはプロ
セッサの数である。
Description
【０００１】
【発明の属する技術分野】本発明は、データ処理システ
ムにおけるキャッシュ・メモリの管理に関し、より詳細
には、マルチプロセッサ（ＭＰ）データ処理システムに
おけるマルチレベル共用キャッシュ・メモリに関する。
ムにおけるキャッシュ・メモリの管理に関し、より詳細
には、マルチプロセッサ（ＭＰ）データ処理システムに
おけるマルチレベル共用キャッシュ・メモリに関する。
【０００２】
【従来の技術】マルチレベル共用キャッシュ・メモリを
有するマルチプロセッサ（ＭＰ）を支援するためには、
大規模な相互照会を防ぐために重要な特性である包含特
性を維持しなければならない。包含特性とは、上のレベ
ルのキャッシュ（たとえば、レベル１またはＬ１）にキ
ャッシュ・コピーが常駐することが、それより下のレベ
ルのキャッシュ（Ｌ２、Ｌ３．．．）における常駐を暗
示することである。下のレベルのキャッシュ・ディレク
トリはそのすぐ上のレベルの複数のキャッシュによって
共用され、これらの共用キャッシュにおけるキャッシュ
・コピーの常駐を記録する。通常は、すぐ上のレベルの
各キャッシュごとに１ビットの包含ビットが使用され
る。現レベルのキャッシュ・コピーに対する論理演算を
実行する必要があるときは、ディレクトリ論理が、上の
レベルのどのキャッシュが包含ビットからのコピーを有
するかを決定して、相互照会を正確な宛先に伝播させる
ことができる。包含ビットがない場合は、相互照会を上
のレベルのキャッシュにやみくもに同報通信しなければ
ならない。しかし、同報通信を回避するには、上のレベ
ルの各キャッシュにおける常駐を反映する少なくとも１
ビットを使用しなければならない。たとえば、それぞれ
Ｌ１キャッシュを有するＮ個のプロセッサがＬ２キャッ
シュを共用する場合、Ｌ２キャッシュの各ディレクトリ
・エントリは、Ｌ１キャッシュにロードされたキャッシ
ュ・コピーの常駐を記録するために少なくともＮビット
を必要とすることになる。（セクタリングを使用すると
き、すなわち１本のＬ２キャッシュ行がＭ本の連続した
Ｌ１行にまたがるときは、Ｌ２キャッシュの各エントリ
はＭｘＮ個の包含ビットを必要とする。）そうしない
と、Ｌ２キャッシュは、あるＬ１キャッシュにあると思
われるキャッシュ・コピーに対して操作を実行する必要
があるときに、すべてのＬ１キャッシュに相互照会しな
ければならない。
有するマルチプロセッサ（ＭＰ）を支援するためには、
大規模な相互照会を防ぐために重要な特性である包含特
性を維持しなければならない。包含特性とは、上のレベ
ルのキャッシュ（たとえば、レベル１またはＬ１）にキ
ャッシュ・コピーが常駐することが、それより下のレベ
ルのキャッシュ（Ｌ２、Ｌ３．．．）における常駐を暗
示することである。下のレベルのキャッシュ・ディレク
トリはそのすぐ上のレベルの複数のキャッシュによって
共用され、これらの共用キャッシュにおけるキャッシュ
・コピーの常駐を記録する。通常は、すぐ上のレベルの
各キャッシュごとに１ビットの包含ビットが使用され
る。現レベルのキャッシュ・コピーに対する論理演算を
実行する必要があるときは、ディレクトリ論理が、上の
レベルのどのキャッシュが包含ビットからのコピーを有
するかを決定して、相互照会を正確な宛先に伝播させる
ことができる。包含ビットがない場合は、相互照会を上
のレベルのキャッシュにやみくもに同報通信しなければ
ならない。しかし、同報通信を回避するには、上のレベ
ルの各キャッシュにおける常駐を反映する少なくとも１
ビットを使用しなければならない。たとえば、それぞれ
Ｌ１キャッシュを有するＮ個のプロセッサがＬ２キャッ
シュを共用する場合、Ｌ２キャッシュの各ディレクトリ
・エントリは、Ｌ１キャッシュにロードされたキャッシ
ュ・コピーの常駐を記録するために少なくともＮビット
を必要とすることになる。（セクタリングを使用すると
き、すなわち１本のＬ２キャッシュ行がＭ本の連続した
Ｌ１行にまたがるときは、Ｌ２キャッシュの各エントリ
はＭｘＮ個の包含ビットを必要とする。）そうしない
と、Ｌ２キャッシュは、あるＬ１キャッシュにあると思
われるキャッシュ・コピーに対して操作を実行する必要
があるときに、すべてのＬ１キャッシュに相互照会しな
ければならない。
【０００３】包含ビットはまた、重要な目的に役立ち、
具体的には、Ｌ２キャッシュのディレクトリが包含ビッ
ト情報に基づいてキャッシュ・コピーの独占権を要求元
Ｌ１キャッシュに与えることができる。独占権は、Ｌ１
キャッシュがＬ２キャッシュとの通信を行わずに専用コ
ピー上で修正を行えるという点で重要である。そのため
には、Ｌ１キャッシュに独占権を与えるためにＬ２キャ
ッシュの包含ビットが正確さを維持しなければならな
い。
具体的には、Ｌ２キャッシュのディレクトリが包含ビッ
ト情報に基づいてキャッシュ・コピーの独占権を要求元
Ｌ１キャッシュに与えることができる。独占権は、Ｌ１
キャッシュがＬ２キャッシュとの通信を行わずに専用コ
ピー上で修正を行えるという点で重要である。そのため
には、Ｌ１キャッシュに独占権を与えるためにＬ２キャ
ッシュの包含ビットが正確さを維持しなければならな
い。
【０００４】進んだプロセッサは、一般にＬ１キャッシ
ュをデータ・キャッシュ（Ｄキャッシュ）と命令キャッ
シュ（Ｉキャッシュ）に分割する。分割Ｌ１キャッシュ
を有するシステムでは、Ｌ２キャッシュのコピーはプロ
セッサのＤキャッシュ、Ｉキャッシュまたはその両方の
キャッシュ内にある可能性があるので、包含特性を維持
するために二倍のビット数を必要とする。これらのプロ
セッサは通常、データ・キャッシュと命令キャッシュの
コヒーレンスを維持するためにさらに追加のキャッシュ
操作命令を有する。そのような複数のプロセッサをサポ
ートする共用Ｌ２キャッシュにおいては、キャッシュ操
作命令の分割Ｌ１キャッシュへの同報通信を回避するこ
とが重要である。二倍の包含ビットを使用するという犠
牲を払ったり正確さを損なったりせずに、過度の通信オ
ーバーヘッド（同報通信）を回避する必要をなくする解
決策が必要とされる。
ュをデータ・キャッシュ（Ｄキャッシュ）と命令キャッ
シュ（Ｉキャッシュ）に分割する。分割Ｌ１キャッシュ
を有するシステムでは、Ｌ２キャッシュのコピーはプロ
セッサのＤキャッシュ、Ｉキャッシュまたはその両方の
キャッシュ内にある可能性があるので、包含特性を維持
するために二倍のビット数を必要とする。これらのプロ
セッサは通常、データ・キャッシュと命令キャッシュの
コヒーレンスを維持するためにさらに追加のキャッシュ
操作命令を有する。そのような複数のプロセッサをサポ
ートする共用Ｌ２キャッシュにおいては、キャッシュ操
作命令の分割Ｌ１キャッシュへの同報通信を回避するこ
とが重要である。二倍の包含ビットを使用するという犠
牲を払ったり正確さを損なったりせずに、過度の通信オ
ーバーヘッド（同報通信）を回避する必要をなくする解
決策が必要とされる。
【０００５】
【発明が解決しようとする課題】したがって、本発明の
目的は、マルチプロセッサ・システムにおける分割Ｌ１
キャッシュのコピーを半分のレコード・ビットで追跡す
る方法を提供することである。
目的は、マルチプロセッサ・システムにおける分割Ｌ１
キャッシュのコピーを半分のレコード・ビットで追跡す
る方法を提供することである。
【０００６】
【課題を解決するための手段】本発明によれば、マルチ
プロセッサ（ＭＰ）データ処理システムにおいて１つま
たは複数のプロセッサによって使用されるキャッシュ行
を追跡する方式が提供される。より具体的には、この方
式は、各プロセッサがそれ自体のＬ１キャッシュを有
し、システム内の複数のプロセッサがＬ２キャッシュを
共用する、マルチレベル・キャッシュ・システムに適用
される。各Ｌ１キャッシュは、データ・キャッシュ（Ｄ
キャッシュ）と命令キャッシュ（Ｉキャッシュ）に分割
される。Ｌ２キャッシュは、包含ビットの他にＤビット
とＩビットも含むディレクトリを備える。
プロセッサ（ＭＰ）データ処理システムにおいて１つま
たは複数のプロセッサによって使用されるキャッシュ行
を追跡する方式が提供される。より具体的には、この方
式は、各プロセッサがそれ自体のＬ１キャッシュを有
し、システム内の複数のプロセッサがＬ２キャッシュを
共用する、マルチレベル・キャッシュ・システムに適用
される。各Ｌ１キャッシュは、データ・キャッシュ（Ｄ
キャッシュ）と命令キャッシュ（Ｉキャッシュ）に分割
される。Ｌ２キャッシュは、包含ビットの他にＤビット
とＩビットも含むディレクトリを備える。
【０００７】本発明により、データと命令によって共用
される低レベルのキャッシュが、ＤキャッシュとＩキャ
ッシュとに分割されたすぐ上のレベルのキャッシュにお
けるデータ・キャッシュの包含を正確に追跡することが
可能になる。本発明では、下のレベルのキャッシュ・エ
ントリがすぐ上のレベルにおいて命令としてのみ使用さ
れる場合に、下のレベルのキャッシュも命令キャッシュ
の包含を正確に追跡することができる。本発明は、常に
データ・キャッシュの包含と命令キャッシュの包含を両
方とも維持する他の方法よりも大幅に少ない包含ビット
を使用することにより、階層メモリ・システム内で包含
を維持するコストを削減する。
される低レベルのキャッシュが、ＤキャッシュとＩキャ
ッシュとに分割されたすぐ上のレベルのキャッシュにお
けるデータ・キャッシュの包含を正確に追跡することが
可能になる。本発明では、下のレベルのキャッシュ・エ
ントリがすぐ上のレベルにおいて命令としてのみ使用さ
れる場合に、下のレベルのキャッシュも命令キャッシュ
の包含を正確に追跡することができる。本発明は、常に
データ・キャッシュの包含と命令キャッシュの包含を両
方とも維持する他の方法よりも大幅に少ない包含ビット
を使用することにより、階層メモリ・システム内で包含
を維持するコストを削減する。
【０００８】上記その他の目的、態様および利点は、図
面を参照しながら以下の本発明の好ましい実施形態の詳
細な説明を読めばより良く理解されよう。
面を参照しながら以下の本発明の好ましい実施形態の詳
細な説明を読めばより良く理解されよう。
【０００９】
【発明の実施の形態】次に、図面を、より詳細には図１
を参照すると、それぞれレベル１すなわちＬ１のキャッ
シュを有する複数のプロセッサ１０1〜１０Nを含む典型
的なマルチプロセッサ（ＭＰ）データ処理システムを示
す。プロセッサ１０1のＬ1キャッシュによって例示され
るように、各Ｌ1キャッシュはデータ・キャッシュ（Ｄ
キャッシュ１１1Dと命令キャッシュ（Ｉキャッシュ）１
１1Iに分割される。各プロセッサのＬ１キャッシュは、
共用レベル２すなわちＬ２のキャッシュ１２と通信す
る。Ｌ１キャッシュとＬ２キャッシュ１２の間での要求
およびデータの転送は、２地点間相互接続やバス、スイ
ッチ網１３などの相互接続媒体による。Ｌ２キャッシュ
とメイン・メモリ・モジュール１４の間でのデータ転送
は、２地点間相互接続やバス、スイッチなどの相互接続
１５を経由する。
を参照すると、それぞれレベル１すなわちＬ１のキャッ
シュを有する複数のプロセッサ１０1〜１０Nを含む典型
的なマルチプロセッサ（ＭＰ）データ処理システムを示
す。プロセッサ１０1のＬ1キャッシュによって例示され
るように、各Ｌ1キャッシュはデータ・キャッシュ（Ｄ
キャッシュ１１1Dと命令キャッシュ（Ｉキャッシュ）１
１1Iに分割される。各プロセッサのＬ１キャッシュは、
共用レベル２すなわちＬ２のキャッシュ１２と通信す
る。Ｌ１キャッシュとＬ２キャッシュ１２の間での要求
およびデータの転送は、２地点間相互接続やバス、スイ
ッチ網１３などの相互接続媒体による。Ｌ２キャッシュ
とメイン・メモリ・モジュール１４の間でのデータ転送
は、２地点間相互接続やバス、スイッチなどの相互接続
１５を経由する。
【００１０】Ｌ２キャッシュ１２は、ディレクトリ１２
１とデータ・アレイ１２２を有する。ディレクトリ１２
１には、Ｌ１データおよびＬ１命令の包含を表す状況ビ
ットが常駐する。また、Ｌ２キャッシュに関連する制御
論理（図示せず）もある。ディレクトリ１２１は、各キ
ャッシュ行ごとに簿記情報を含む。各Ｌ２キャッシュ行
ごとに、その行に対応するディレクトリ・エントリがあ
る。各ディレクトリ・エントリは、有効ビット、アドレ
ス・タグ、Ｎ個の包含ビット、Ｄビット、およびＩビッ
トを含む。あるキャッシュ位置がアクセスされるとき、
ディレクトリ・エントリとデータが検索される。有効ビ
ットは、その行が有効行であるかどうか（またはキャッ
シュ位置が有効行を含むかどうか）を判定するために使
用される。論理１は、キャッシュ行が有効であることを
示し、論理０は、キャッシュ位置が有効キャッシュ行を
含まないことを表す。アドレス・タグは、要求アドレス
のタグ部分と比較される。比較が一致した場合は、アク
セスされたキャッシュ位置の有効行が要求キャッシュ行
である。一致しない場合は、そのキャッシュ位置は要求
側が必要とする行を含まない。Ｎ個の包含ビット、Ｄビ
ット、およびＩビットの機能は、要求側が要求する特定
のキャッシュ行が、いずれかのＬ１キャッシュに常駐す
るかどうかを識別するために使用される。これらのビッ
トが提供する情報については、以下に詳細に説明する。
１とデータ・アレイ１２２を有する。ディレクトリ１２
１には、Ｌ１データおよびＬ１命令の包含を表す状況ビ
ットが常駐する。また、Ｌ２キャッシュに関連する制御
論理（図示せず）もある。ディレクトリ１２１は、各キ
ャッシュ行ごとに簿記情報を含む。各Ｌ２キャッシュ行
ごとに、その行に対応するディレクトリ・エントリがあ
る。各ディレクトリ・エントリは、有効ビット、アドレ
ス・タグ、Ｎ個の包含ビット、Ｄビット、およびＩビッ
トを含む。あるキャッシュ位置がアクセスされるとき、
ディレクトリ・エントリとデータが検索される。有効ビ
ットは、その行が有効行であるかどうか（またはキャッ
シュ位置が有効行を含むかどうか）を判定するために使
用される。論理１は、キャッシュ行が有効であることを
示し、論理０は、キャッシュ位置が有効キャッシュ行を
含まないことを表す。アドレス・タグは、要求アドレス
のタグ部分と比較される。比較が一致した場合は、アク
セスされたキャッシュ位置の有効行が要求キャッシュ行
である。一致しない場合は、そのキャッシュ位置は要求
側が必要とする行を含まない。Ｎ個の包含ビット、Ｄビ
ット、およびＩビットの機能は、要求側が要求する特定
のキャッシュ行が、いずれかのＬ１キャッシュに常駐す
るかどうかを識別するために使用される。これらのビッ
トが提供する情報については、以下に詳細に説明する。
【００１１】図２は、ディレクトリ・エントリの１つの
可能な構成を示す。Ｎプロセッサ・システム用の包含ビ
ットの数は、非分割のＬ１キャッシュ・システムにおい
て一定量の同報通信が許容される場合には、１つのキャ
ッシュ・エントリについてＮよりも小さい数ｎとするこ
とができる。しかし、本発明は、特にＬ１キャッシュを
分割してもビット数が二倍にならないようにすることを
目指したものであり、非分割キャッシュ用のどのような
削減方式にも適用される。
可能な構成を示す。Ｎプロセッサ・システム用の包含ビ
ットの数は、非分割のＬ１キャッシュ・システムにおい
て一定量の同報通信が許容される場合には、１つのキャ
ッシュ・エントリについてＮよりも小さい数ｎとするこ
とができる。しかし、本発明は、特にＬ１キャッシュを
分割してもビット数が二倍にならないようにすることを
目指したものであり、非分割キャッシュ用のどのような
削減方式にも適用される。
【００１２】一般性を失うことなく、非分割Ｌ１キャッ
シュ・システムにおいてプロセッサごとに少なくとも１
ビットを必要とする非区分のＬ２キャッシュ１２を想定
する。提示した方式は、Ｎ個のプロセッサを有する分割
キャッシュ・システムの各プロセッサごとに１＋２／Ｎ
ビットしか必要としない（各キャッシュ・エントリごと
に２ＮビットではなくＮ＋２ビットが使用される）。大
きなＬ２キャッシュでは、このＮ−２ビットの節約で数
キロバイトのディレクトリ空間が節約できることにな
る。ｍ本のＬ１行に等しくなるように１本のＬ２行がＬ
２キャッシュが区分される場合、本発明は、２ｍＮビッ
トではなくわずかＭｎ＋２ビットしか必要としない。し
たがって、節約はさらに大きくなる。
シュ・システムにおいてプロセッサごとに少なくとも１
ビットを必要とする非区分のＬ２キャッシュ１２を想定
する。提示した方式は、Ｎ個のプロセッサを有する分割
キャッシュ・システムの各プロセッサごとに１＋２／Ｎ
ビットしか必要としない（各キャッシュ・エントリごと
に２ＮビットではなくＮ＋２ビットが使用される）。大
きなＬ２キャッシュでは、このＮ−２ビットの節約で数
キロバイトのディレクトリ空間が節約できることにな
る。ｍ本のＬ１行に等しくなるように１本のＬ２行がＬ
２キャッシュが区分される場合、本発明は、２ｍＮビッ
トではなくわずかＭｎ＋２ビットしか必要としない。し
たがって、節約はさらに大きくなる。
【００１３】本発明は、各プロセッサごとに１つの包含
ビットを使用する。Ｎ個のプロセッサを有するシステム
では、各Ｌ２ディレクトリ・エントリは、Ｎビット・ベ
クトルを有し、各ビットがそれぞれ１つのプロセッサに
対応する。Ｌ２キャッシュのデータがプロセッサのＬ１
キャッシュにあるとき、そのプロセッサは常駐プロセッ
サと呼ばれる。
ビットを使用する。Ｎ個のプロセッサを有するシステム
では、各Ｌ２ディレクトリ・エントリは、Ｎビット・ベ
クトルを有し、各ビットがそれぞれ１つのプロセッサに
対応する。Ｌ２キャッシュのデータがプロセッサのＬ１
キャッシュにあるとき、そのプロセッサは常駐プロセッ
サと呼ばれる。
【００１４】本発明は、Ｎ個の包含ビットの他に各キャ
ッシュ行ごとに、２つの追加ビット、ＤビットとＩビッ
トを使用する。Ｌ２のデータがＬ１のＤキャッシュだけ
にあるときは、Ｄビットがセットされ、常駐プロセッサ
に属する包含ビットがセットされるい。Ｌ２のデータが
Ｌ１のＩキャッシュにだけにあるときは、Ｉビットがセ
ットされ、対応する包含ビットがセットされる。Ｄビッ
トまたはＩビットのいずれかがオンの場合は、キャッシ
ュ・コピーに対する操作を、対応する包含ビットのオン
状態によって指定されるプロセッサの特定Ｌ１キャッシ
ュに転送することもできる。ＤおよびＩビットが共にオ
ンのときは、包含ビットはＬ１Ｄキャッシュの常駐だけ
を示し、Ｌ２のキャッシュ・コピーがすべてのプロセッ
サのＩキャッシュ内にあると想定される。
ッシュ行ごとに、２つの追加ビット、ＤビットとＩビッ
トを使用する。Ｌ２のデータがＬ１のＤキャッシュだけ
にあるときは、Ｄビットがセットされ、常駐プロセッサ
に属する包含ビットがセットされるい。Ｌ２のデータが
Ｌ１のＩキャッシュにだけにあるときは、Ｉビットがセ
ットされ、対応する包含ビットがセットされる。Ｄビッ
トまたはＩビットのいずれかがオンの場合は、キャッシ
ュ・コピーに対する操作を、対応する包含ビットのオン
状態によって指定されるプロセッサの特定Ｌ１キャッシ
ュに転送することもできる。ＤおよびＩビットが共にオ
ンのときは、包含ビットはＬ１Ｄキャッシュの常駐だけ
を示し、Ｌ２のキャッシュ・コピーがすべてのプロセッ
サのＩキャッシュ内にあると想定される。
【００１５】上記の方式により、Ｌ２ディレクトリは、
どのＬ１のＤキャッシュがＬ２のコピーを有するかを常
に正確に追跡する。包含ビットが他のＬ１Ｄキャッシュ
の包含を示さないときは、キャッシュ・コピーの独占権
をＬ１キャッシュに与えることができる。Ｄキャッシュ
操作の同報通信は必要でない。Ｌ２ディレクトリ１２１
はまた、Ｌ２のキャッシュ・コピーがプロセッサによる
命令としてのみ使用される（Ｉビットだけがセットされ
た）とき、どのＬ１ＩキャッシュがＬ２コピーを有する
かを正確に追跡することができる。ＤビットとＩビット
がどちらもセットされたときには不正確な包含情報だけ
が生じるが、この限られたケースでは不正確さはＩキャ
ッシュ包含に関してだけである。この不正確さによっ
て、命令キャッシュ操作をＬ１キャッシュに伝播する必
要があるときに同報通信しなければならなくなる。この
犠牲を払うことによって、各プロセッサのＬ１キャッシ
ュ行ごとに、２ビットではなくわずか１＋２／Ｎビット
しか必要でなくなる。（区分キャッシュでは、このコス
トは１＋２／ｍＮである。） 典型的な区分Ｌ２キャッ
シュ・システムでは、連続するＬ１キャッシュ行を、同
じ目的ですなわちＩキャッシュ、Ｄキャッシュまたは両
方のキャッシュ内ですべて使用する傾向があるため、Ｌ
２キャッシュ行ごとにＤビットとＩビットを情報の大き
な損失なしに使用することができる。以下の考察では、
非区分Ｌ２キャッシュを対象に話を進めるが、この方式
は、区分Ｌ２キャッシュにも容易に適用され、実際に区
分Ｌ２キャッシュ上で実施される。
どのＬ１のＤキャッシュがＬ２のコピーを有するかを常
に正確に追跡する。包含ビットが他のＬ１Ｄキャッシュ
の包含を示さないときは、キャッシュ・コピーの独占権
をＬ１キャッシュに与えることができる。Ｄキャッシュ
操作の同報通信は必要でない。Ｌ２ディレクトリ１２１
はまた、Ｌ２のキャッシュ・コピーがプロセッサによる
命令としてのみ使用される（Ｉビットだけがセットされ
た）とき、どのＬ１ＩキャッシュがＬ２コピーを有する
かを正確に追跡することができる。ＤビットとＩビット
がどちらもセットされたときには不正確な包含情報だけ
が生じるが、この限られたケースでは不正確さはＩキャ
ッシュ包含に関してだけである。この不正確さによっ
て、命令キャッシュ操作をＬ１キャッシュに伝播する必
要があるときに同報通信しなければならなくなる。この
犠牲を払うことによって、各プロセッサのＬ１キャッシ
ュ行ごとに、２ビットではなくわずか１＋２／Ｎビット
しか必要でなくなる。（区分キャッシュでは、このコス
トは１＋２／ｍＮである。） 典型的な区分Ｌ２キャッ
シュ・システムでは、連続するＬ１キャッシュ行を、同
じ目的ですなわちＩキャッシュ、Ｄキャッシュまたは両
方のキャッシュ内ですべて使用する傾向があるため、Ｌ
２キャッシュ行ごとにＤビットとＩビットを情報の大き
な損失なしに使用することができる。以下の考察では、
非区分Ｌ２キャッシュを対象に話を進めるが、この方式
は、区分Ｌ２キャッシュにも容易に適用され、実際に区
分Ｌ２キャッシュ上で実施される。
【００１６】以下に、Ｄビット、Ｉビットおよび包含ビ
ットをセットする条件を説明する。 １．ＤビットとＩビットがどちらもセットされていない
コピーをＬ１のＤキャッシュにロードするときは、Ｄビ
ットをセットし、要求側Ｌ１キャッシュ用の包含ビット
をセットする（Ｄキャッシュ上の正確な包含）。 ２．ＤビットとＩビットがどちらもセットされていない
コピーをＬ１のＩキャッシュにロードするときは、Ｉビ
ットをセットし、要求側Ｌ１キャッシュ用の包含ビット
をセットする（Ｉキャッシュ上の正確な包含）。 ３．ＩビットだけがセットされたコピーをＬ１のＤキャ
ッシュにロードするときは、既存の包含ビットをすべて
リセットし、要求側Ｌ１キャッシュ用の包含ビットおよ
びＤビットをセットする（Ｌ１Ｉキャッシュ上の正確な
包含からＬ１Ｄキャッシュに変更する）。 ４．ＩビットだけがセットされたコピーをＬ１Ｉキャッ
シュにロードする場合は、要求側Ｌ１キャッシュ用の包
含ビットをセットする（Ｌ１Ｉキャッシュ上の正確な包
含）。 ５．ＤビットだけがセットされたコピーをＬ１Ｉキャッ
シュにロードするときは、Ｉビットをセットする（Ｌ１
Ｄキャッシュ上の正確な包含）。 ６．Ｄビットがセットされた（Ｉビットはセットされて
いてもセットされていなくてもよい）コピーをＬ１Ｄキ
ャッシュにロードするときは、要求側Ｌ１キャッシュ用
の包含ビットをセットする（Ｌ１Ｄキャッシュ上の正確
な包含）。 ７．ＤビットとＩビットが両方ともセットされたコピー
をＬ１Ｉキャッシュにロードするときは、何もしない
（Ｌ１Ｄキャッシュ上の正確な包含）。 以下に、Ｄビット、Ｉビットおよび包含ビットをリセッ
トする条件を説明する。 １．ＤビットまたはＩビットだけがセットされたコピー
をコピーを有するＬ１キャッシュから取り出すときは、
対応する包含ビットがリセットされる（Ｌ１Ｄキャッシ
ュまたはＩキャッシュのいずれか上の正確な包含）。 ２．ＤビットまたはＩビットだけがセットされたコピー
をそのコピーを有する最後のＬ１キャッシュから取り出
すときは、対応する包含ビットがリセットされＤビット
またはＩビットもリセットされる（Ｌ１のＤキャッシュ
またはＩキャッシュ上の正確な包含）。 ３．ＤビットとＩビットが両方ともセットされているコ
ピーは、コピーがそのＬ１Ｄキャッシュから取り出され
る場合、Ｌ１キャッシュに対応する包含ビットがリセッ
トされる（Ｌ１Ｄキャッシュ上の正確な包含）。 ４．ＤビットとＩビットが両方ともセットされているコ
ピーは、コピーがそのＬ１Ｉキャッシュから取り出され
る場合、包含ビットは変更されない（Ｌ１Ｉキャッシュ
上だけの正確な包含）。 ５．ＤビットとＩビットが両方ともオンのコピーは、Ｌ
２キャッシュ・コピーがＬ２キャッシュから取り出され
るときだけ、ＤビットとＩビットが両方ともリセットさ
れる（ゼロ包含）。 以下に、Ｌ２ディレクトリ管理手段がＬ２キャッシュか
ら行を移動する際にＩビット、Ｄビットおよび包含ビッ
トを使用する条件を説明する。 １．ＩビットとＤビットがどちらもセットされていない
コピーをＬ２キャッシュから取り出すときは、ディレク
トリ管理手段は、Ｌ１データ・キャッシュまたはＬ１命
令キャッシュから行を除去しなくてよい。 ２．ＤビットだけがセットされたコピーをＬ２キャッシ
ュから取り出すときは、ディレクトリ管理手段は、包含
ビットを使ってＬ１データ・キャッシュから行を除去
し、コピーを所有する可能性の最も高いデータ・キャッ
シュにその要求を送る。 ３．ＩビットだけがセットされたコピーをＬ２キャッシ
ュから取り出すときは、ディレクトリ管理手段は、包含
ビットを使ってＬ１命令キャッシュから行を除去し、コ
ピーを所有する可能性の最も高い命令キャッシュにその
要求を送る。 ４．ＤビットがセットされＩビットもセットされたコピ
ーをＬ２キャッシュから取り出すときは、ディレクトリ
管理手段は、包含ビットを使ってすべてのＬ１命令キャ
ッシュおよび選択したＬ１データ・キャッシュから行を
除去し、コピーを所有する可能性の最も高いキャッシュ
にその要求を送る。 以下に、Ｌ２ディレクトリ管理手段がメモリからの照会
をどのように処理するかを説明する。 １．ＩビットもＤビットのどちらもセットされていない
コピーがメモリから照会されたときは、ディレクトリ管
理手段は、Ｌ１データ・キャッシュとＬ１命令キャッシ
ュの照会をどちらも転送しない。 ２．Ｄビットがセットされたコピーがメモリから照会さ
れたときは、ディレクトリ管理手段は、包含ビットを使
って照会をＬ１データ・キャッシュに転送する。 ３．Ｉビットだけがセットされたコピーがメモリから照
会されたときは、ディレクトリ管理手段は、包含ビット
を使って照会をＬ１命令キャッシュに転送する。 ４．ＤビットがセットされＩビットもセットされたコピ
ーがメモリから照会されたときは、ディレクトリ管理手
段は、包含ビットを使ってすべてのＬ１命令キャッシュ
および選択されたＬ１データ・キャッシュに照会を転送
し、その要求を、コピーを所有する可能性の最も高いキ
ャッシュに送る。
ットをセットする条件を説明する。 １．ＤビットとＩビットがどちらもセットされていない
コピーをＬ１のＤキャッシュにロードするときは、Ｄビ
ットをセットし、要求側Ｌ１キャッシュ用の包含ビット
をセットする（Ｄキャッシュ上の正確な包含）。 ２．ＤビットとＩビットがどちらもセットされていない
コピーをＬ１のＩキャッシュにロードするときは、Ｉビ
ットをセットし、要求側Ｌ１キャッシュ用の包含ビット
をセットする（Ｉキャッシュ上の正確な包含）。 ３．ＩビットだけがセットされたコピーをＬ１のＤキャ
ッシュにロードするときは、既存の包含ビットをすべて
リセットし、要求側Ｌ１キャッシュ用の包含ビットおよ
びＤビットをセットする（Ｌ１Ｉキャッシュ上の正確な
包含からＬ１Ｄキャッシュに変更する）。 ４．ＩビットだけがセットされたコピーをＬ１Ｉキャッ
シュにロードする場合は、要求側Ｌ１キャッシュ用の包
含ビットをセットする（Ｌ１Ｉキャッシュ上の正確な包
含）。 ５．ＤビットだけがセットされたコピーをＬ１Ｉキャッ
シュにロードするときは、Ｉビットをセットする（Ｌ１
Ｄキャッシュ上の正確な包含）。 ６．Ｄビットがセットされた（Ｉビットはセットされて
いてもセットされていなくてもよい）コピーをＬ１Ｄキ
ャッシュにロードするときは、要求側Ｌ１キャッシュ用
の包含ビットをセットする（Ｌ１Ｄキャッシュ上の正確
な包含）。 ７．ＤビットとＩビットが両方ともセットされたコピー
をＬ１Ｉキャッシュにロードするときは、何もしない
（Ｌ１Ｄキャッシュ上の正確な包含）。 以下に、Ｄビット、Ｉビットおよび包含ビットをリセッ
トする条件を説明する。 １．ＤビットまたはＩビットだけがセットされたコピー
をコピーを有するＬ１キャッシュから取り出すときは、
対応する包含ビットがリセットされる（Ｌ１Ｄキャッシ
ュまたはＩキャッシュのいずれか上の正確な包含）。 ２．ＤビットまたはＩビットだけがセットされたコピー
をそのコピーを有する最後のＬ１キャッシュから取り出
すときは、対応する包含ビットがリセットされＤビット
またはＩビットもリセットされる（Ｌ１のＤキャッシュ
またはＩキャッシュ上の正確な包含）。 ３．ＤビットとＩビットが両方ともセットされているコ
ピーは、コピーがそのＬ１Ｄキャッシュから取り出され
る場合、Ｌ１キャッシュに対応する包含ビットがリセッ
トされる（Ｌ１Ｄキャッシュ上の正確な包含）。 ４．ＤビットとＩビットが両方ともセットされているコ
ピーは、コピーがそのＬ１Ｉキャッシュから取り出され
る場合、包含ビットは変更されない（Ｌ１Ｉキャッシュ
上だけの正確な包含）。 ５．ＤビットとＩビットが両方ともオンのコピーは、Ｌ
２キャッシュ・コピーがＬ２キャッシュから取り出され
るときだけ、ＤビットとＩビットが両方ともリセットさ
れる（ゼロ包含）。 以下に、Ｌ２ディレクトリ管理手段がＬ２キャッシュか
ら行を移動する際にＩビット、Ｄビットおよび包含ビッ
トを使用する条件を説明する。 １．ＩビットとＤビットがどちらもセットされていない
コピーをＬ２キャッシュから取り出すときは、ディレク
トリ管理手段は、Ｌ１データ・キャッシュまたはＬ１命
令キャッシュから行を除去しなくてよい。 ２．ＤビットだけがセットされたコピーをＬ２キャッシ
ュから取り出すときは、ディレクトリ管理手段は、包含
ビットを使ってＬ１データ・キャッシュから行を除去
し、コピーを所有する可能性の最も高いデータ・キャッ
シュにその要求を送る。 ３．ＩビットだけがセットされたコピーをＬ２キャッシ
ュから取り出すときは、ディレクトリ管理手段は、包含
ビットを使ってＬ１命令キャッシュから行を除去し、コ
ピーを所有する可能性の最も高い命令キャッシュにその
要求を送る。 ４．ＤビットがセットされＩビットもセットされたコピ
ーをＬ２キャッシュから取り出すときは、ディレクトリ
管理手段は、包含ビットを使ってすべてのＬ１命令キャ
ッシュおよび選択したＬ１データ・キャッシュから行を
除去し、コピーを所有する可能性の最も高いキャッシュ
にその要求を送る。 以下に、Ｌ２ディレクトリ管理手段がメモリからの照会
をどのように処理するかを説明する。 １．ＩビットもＤビットのどちらもセットされていない
コピーがメモリから照会されたときは、ディレクトリ管
理手段は、Ｌ１データ・キャッシュとＬ１命令キャッシ
ュの照会をどちらも転送しない。 ２．Ｄビットがセットされたコピーがメモリから照会さ
れたときは、ディレクトリ管理手段は、包含ビットを使
って照会をＬ１データ・キャッシュに転送する。 ３．Ｉビットだけがセットされたコピーがメモリから照
会されたときは、ディレクトリ管理手段は、包含ビット
を使って照会をＬ１命令キャッシュに転送する。 ４．ＤビットがセットされＩビットもセットされたコピ
ーがメモリから照会されたときは、ディレクトリ管理手
段は、包含ビットを使ってすべてのＬ１命令キャッシュ
および選択されたＬ１データ・キャッシュに照会を転送
し、その要求を、コピーを所有する可能性の最も高いキ
ャッシュに送る。
【００１７】図３の状態図は、ＤビットおよびＩビット
の変更、ならびにＤキャッシュを表す包含と、Ｉキャッ
シュを表す包含と非包含の間での包含ビットの変更を説
明する。オン（論理１）およびオフ（論理０）にセット
された包含ビット、ＤビットおよびＩビットが、キャッ
シュ行の様々な状態を構成する。各キャッシュ行は状態
２１で始まり、キャッシュに対して実行される操作の結
果として他の状態に変化する。表１は、キャッシュ行に
対するそれぞれの状態の効果をを示す。
の変更、ならびにＤキャッシュを表す包含と、Ｉキャッ
シュを表す包含と非包含の間での包含ビットの変更を説
明する。オン（論理１）およびオフ（論理０）にセット
された包含ビット、ＤビットおよびＩビットが、キャッ
シュ行の様々な状態を構成する。各キャッシュ行は状態
２１で始まり、キャッシュに対して実行される操作の結
果として他の状態に変化する。表１は、キャッシュ行に
対するそれぞれの状態の効果をを示す。
【００１８】
【表１】
【００１９】状態の変化に影響を及ぼす可能性のある操
作には、Ｌ２およびＬ１Ｄキャッシュ内へのキャッシュ
行のロード、Ｌ２およびＬ１Ｉキャッシュ内へのキャッ
シュ行のロード、Ｌ２からＬ１Ｉキャッシュへのキャッ
シュ行のロード、Ｌ２からＬ１Ｄキャッシュへのキャッ
シュ行のロード、Ｌ１Ｉキャッシュからの行の置換、Ｌ
１Ｄキャッシュからのキャッシュ行の置換、Ｌ２キャッ
シュおよびすべてのＬ１キャッシュからの行の置換が含
まれる。
作には、Ｌ２およびＬ１Ｄキャッシュ内へのキャッシュ
行のロード、Ｌ２およびＬ１Ｉキャッシュ内へのキャッ
シュ行のロード、Ｌ２からＬ１Ｉキャッシュへのキャッ
シュ行のロード、Ｌ２からＬ１Ｄキャッシュへのキャッ
シュ行のロード、Ｌ１Ｉキャッシュからの行の置換、Ｌ
１Ｄキャッシュからのキャッシュ行の置換、Ｌ２キャッ
シュおよびすべてのＬ１キャッシュからの行の置換が含
まれる。
【００２０】図３の上部から始めると、状態２１は、コ
ピーがＬ２キャッシュ内にもどのＬ１キャッシュ内にも
ないという条件である。この条件下では、包含ビット、
ＤビットおよびＩビットがそれぞれゼロにリセットされ
る。コピーがメイン・メモリからＬ２キャッシュにロー
ドされた後で要求側Ｌ１Ｄキャッシュにロードされる場
合は、状態２１から状態２２に至る経路に従って、要求
側Ｌ１キャッシュ用の包含ビットがセットされ、Ｄビッ
トがセットされるが、Ｉビットはリセットされたままで
ある。一方、コピーがメイン・メモリからＬ２キャッシ
ュにロードされた後で要求側Ｌ１Ｉキャッシュにロード
される場合は、状態２１から状態２３への経路に従っ
て、要求側Ｌ１キャッシュ用の包含ビットがセットさ
れ、Ｉビットがセットされるが、Ｄビットはリセットさ
れたままである。
ピーがＬ２キャッシュ内にもどのＬ１キャッシュ内にも
ないという条件である。この条件下では、包含ビット、
ＤビットおよびＩビットがそれぞれゼロにリセットされ
る。コピーがメイン・メモリからＬ２キャッシュにロー
ドされた後で要求側Ｌ１Ｄキャッシュにロードされる場
合は、状態２１から状態２２に至る経路に従って、要求
側Ｌ１キャッシュ用の包含ビットがセットされ、Ｄビッ
トがセットされるが、Ｉビットはリセットされたままで
ある。一方、コピーがメイン・メモリからＬ２キャッシ
ュにロードされた後で要求側Ｌ１Ｉキャッシュにロード
される場合は、状態２１から状態２３への経路に従っ
て、要求側Ｌ１キャッシュ用の包含ビットがセットさ
れ、Ｉビットがセットされるが、Ｄビットはリセットさ
れたままである。
【００２１】状態２２から、コピーが次にＬ１Ｉキャッ
シュにロードされる場合、または状態２３から、コピー
が次にＬ１Ｄキャッシュにロードされる場合は、状態２
４で、ＤビットとＩビットが両方ともセットされる。状
態２２から２４への経路では、追加の包含ビットはセッ
トされない。状態２３から２４への経路では、新しくロ
ードされたＤキャッシュ用の包含ビットのみがセットさ
れ、他の包含ビットはすべてリセットされる。状態２２
から２３へ経路でも、コピーがＬ１キャッシュおよびＬ
２キャッシュの両方から取り出される場合は状態２１に
戻り、すべての包含ビットがリセットされる。コピーが
最後のＬ１キャッシュから取り出される場合、コピーが
Ｌ２キャッシュ内には残っているが、Ｌ１キャッシュ内
にはないという状態２５をとる。したがって、包含ビッ
トはリセットされ、ＤビットとＩビットは共にリセット
される。後でコピーがＬ１キャッシュのどれか１つにコ
ピーされる場合は、コピーがＤキャッシュとＩキャッシ
ュのどちらにコピーされるかに応じて、状態２２または
２３をとる。Ｌ２キャッシュ内のコピーが取り出される
場合も、状態２１をとる。
シュにロードされる場合、または状態２３から、コピー
が次にＬ１Ｄキャッシュにロードされる場合は、状態２
４で、ＤビットとＩビットが両方ともセットされる。状
態２２から２４への経路では、追加の包含ビットはセッ
トされない。状態２３から２４への経路では、新しくロ
ードされたＤキャッシュ用の包含ビットのみがセットさ
れ、他の包含ビットはすべてリセットされる。状態２２
から２３へ経路でも、コピーがＬ１キャッシュおよびＬ
２キャッシュの両方から取り出される場合は状態２１に
戻り、すべての包含ビットがリセットされる。コピーが
最後のＬ１キャッシュから取り出される場合、コピーが
Ｌ２キャッシュ内には残っているが、Ｌ１キャッシュ内
にはないという状態２５をとる。したがって、包含ビッ
トはリセットされ、ＤビットとＩビットは共にリセット
される。後でコピーがＬ１キャッシュのどれか１つにコ
ピーされる場合は、コピーがＤキャッシュとＩキャッシ
ュのどちらにコピーされるかに応じて、状態２２または
２３をとる。Ｌ２キャッシュ内のコピーが取り出される
場合も、状態２１をとる。
【００２２】キャッシュ行は、それがＬ２キャッシュお
よびすべてのＬ１キャッシュから取り出される（状態２
１に変化する）まで状態２４に留まる。キャッシュ行が
状態２４にあるときは、それをＬ１Ｄキャッシュから取
り出すことによってのみ対応する包含ビットがオフにな
る。Ｌ１Ｉキャッシュから取り出してもまたは、他のＩ
キャッシュにロードしても、包含ビットには影響はな
い。キャッシュ行をさらに多くのＤキャッシュにロード
すると、対応する包含ビットがオンになる。キャッシュ
行の状態を２４から変更する唯一の操作は、Ｌ２キャッ
シュおよびすべてのＬ１キャッシュからキャッシュ行を
取り出すことである。
よびすべてのＬ１キャッシュから取り出される（状態２
１に変化する）まで状態２４に留まる。キャッシュ行が
状態２４にあるときは、それをＬ１Ｄキャッシュから取
り出すことによってのみ対応する包含ビットがオフにな
る。Ｌ１Ｉキャッシュから取り出してもまたは、他のＩ
キャッシュにロードしても、包含ビットには影響はな
い。キャッシュ行をさらに多くのＤキャッシュにロード
すると、対応する包含ビットがオンになる。キャッシュ
行の状態を２４から変更する唯一の操作は、Ｌ２キャッ
シュおよびすべてのＬ１キャッシュからキャッシュ行を
取り出すことである。
【００２３】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００２４】（１）データ・キャッシュと命令キャッシ
ュとに分割された高レベルのキャッシュをそれぞれ有す
る複数のＮ個のプロセッサと、第１の相互接続手段によ
って前記各プロセッサの高レベルのキャッシュに接続さ
れた共用のすぐ下のレベルのキャッシュと、第２の相互
接続手段によって前記すぐ下のレベルのキャッシュに接
続されたメイン・メモリとを含み、前記すぐ下のレベル
のキャッシュが、ディレクトリとデータ・アレイを含
み、前記ディレクトリが、プロセッサごとにわずか１＋
２／Ｎ個のビットしか使わずに、すぐ上のレベルのキャ
ッシュ内にデータ・キャッシュ包含および命令キャッシ
ュ包含を正確に記録することを特徴とする、マルチプロ
セッサ ・データ処理システム。 （２）前記すぐ下のレベルのキャッシュのディレクトリ
が、その行が有効行かどうかを示す有効ビットと、タグ
・ビットと、包含ビットと、Ｄビットと、Ｉビットとを
それぞれ有する行のアレイを含み、さらに、タグ・ビッ
トを要求アドレスのタグ部分と比較して、アクセスされ
たキャッシュ位置にある有効行が要求されたキャッシュ
行であるかどうかを判定する比較手段と、包含ビット、
ＤビットおよびＩビットを使って、要求元が要求する特
定のキャッシュ行が高いレベルのキャッシュのどれかに
常駐しているかどうかを識別するディレクトリ管理手段
とを含むことを特徴とする、上記（１）に記載のマルチ
プロセッサ・データ処理システム。 （３）ＤビットとＩビットがどちらもセットされていな
いキャッシュ行のコピーが高レベルのデータ・キャッシ
ュにロードされるとき、ディレクトリ管理手段が、Ｄビ
ットをセットし、要求元高レベル・キャッシュ用の包含
ビットをセットすることを特徴とする、上記（２）に記
載のマルチプロセッサ・データ処理システム。 （４）ＤビットとＩビットがどちらもセットされていな
いキャッシュ行のコピーが高レベルの命令キャッシュに
ロードされるとき、ディレクトリ管理手段が、Ｉビット
をセットし、要求元高レベル・キャッシュ用の包含ビッ
トをセットすることを特徴とする、上記（２）に記載の
マルチプロセッサ・データ処理システム。 （５）Ｉビットだけがセットされたキャッシュ行のコピ
ーが高レベルのデータ・キャッシュにロードされると
き、ディレクトリ管理システムが、既存の包含ビットを
すべてリセットし、要求元高レベル・キャッシュ用の包
含ビットとＤビットとをセットすることを特徴とする、
上記（２）に記載のマルチプロセッサ・データ処理シス
テム。 （６）Ｉビットだけがセットされたキャッシュ行のコピ
ーが高レベルの命令キャッシュにロードされるとき、デ
ィレクトリ管理システムが、要求元高レベル・キャッシ
ュ用の包含ビットをセットすることを特徴とする、上記
（２）に記載のマルチプロセッサ・データ処理システ
ム。 （７）Ｄビットだけがセットされたキャッシュ行のコピ
ーが高レベルの命令キャッシュにロードされるとき、デ
ィレクトリ管理手段がＩビットをセットすることを特徴
とする、上記（２）に記載のマルチプロセッサ・データ
処理システム。 （８）ＤビットがセットされＩビットはセットされてい
るかまたはセットされていないキャッシュ行のコピーが
高レベルのデータ・キャッシュにロードされるとき、デ
ィレクトリ管理手段が、要求元高レベル・キャッシュ用
の包含ビットをセットすることを特徴とする、上記
（２）に記載のマルチプロセッサ・データ処理システ
ム。 （９）ＤビットとＩビットが両方ともセットされたキャ
ッシュ行のコピーが高レベルの命令キャッシュにロード
されるとき、ディレクトリ管理手段が何もしないことを
特徴とする、上記（２）に記載のマルチプロセッサ・デ
ータ処理システム。 （１０）ＤビットとＩビットがどちらもセットされてい
ないキャッシュ行のコピーが高レベルのデータ・キャッ
シュにロードされるときは、ディレクトリ管理手段が、
Ｄビットをセットし、要求元高レベル・キャッシュ用の
包含ビットをセットし、ＤビットとＩビットがどちらも
セットされていないキャッシュ行のコピーが高レベルの
命令キャッシュにロードされるときは、ディレクトリ管
理手段が、Ｉビットをセットし、要求元高レベル・キャ
ッシュ用の包含ビットをセットし、Ｉビットだけがセッ
トされたキャッシュ行のコピーが高レベルのデータ・キ
ャッシュにロードされるときは、ディレクトリ管理手段
が、すべての既存の包含ビットをリセットし、要求元高
レベル・キャッシュ用の包含ビットとＤビットとをセッ
トし、Ｉビットだけがセットされたキャッシュ行のコピ
ーが高レベルの命令キャッシュにロードされるときは、
ディレクトリ管理手段が、要求元高レベル・キャッシュ
用の包含ビットをセットし、Ｄビットだけがセットされ
たキャッシュ行のコピーが高レベルの命令キャッシュに
ロードされるときは、ディレクトリ管理手段がＩビット
をセットし、ＤビットがセットされＩビットはセットさ
れているかまたはセットされていないキャッシュ行のコ
ピーが高レベルのデータ・キャッシュにロードされると
きは、ディレクトリ管理手段が、要求元高レベル・キャ
ッシュ用の包含ビットをセットし、ＤビットとＩビット
が共にセットされたキャッシュ行のコピーが高レベルの
命令キャッシュにロードされるときは、ディレクトリ管
理手段が何もしないことをことを特徴とする、上記
（２）に記載のマルチプロセッサ・データ処理システ
ム。 （１１）ＤビットまたはＩビットだけがセットされたキ
ャッシュ行のコピーが、キャッシュ行のコピーを有する
高レベル・キャッシュから取り出されるとき、ディレク
トリ管理手段が、対応する包含ビットをリセットするこ
とを特徴とする、上記（２）に記載のマルチプロセッサ
・データ処理システム。 （１２）ＤビットまたはＩビットだけがセットされたキ
ャッシュ行のコピーがキャッシュ行のコピーを有する最
後の高レベル・キャッシュから取り出されるとき、ディ
レクトリ管理手段が、対応する包含ビットをリセット
し、ＤビットまたはＩビットもリセットすることを特徴
とする、上記（２）に記載のマルチプロセッサ・データ
処理システム。 （１３）ＤビットおよびＩビットが両方ともセットされ
ているキャッシュ行のコピーについて、そのキャッシュ
行のコピーが高レベル・データ・キャッシュから取り出
されるとき、ディレクトリ管理手段が、その高レベル・
キャッシュに対応する包含ビットをリセットすることを
特徴とする、上記（２）に記載のマルチプロセッサ・デ
ータ処理システム。 （１４）ＤビットおよびＩビットが両方ともセットされ
ているキャッシュ行のコピーについて、キャッシュ行の
コピーが高レベル命令キャッシュから取り出されると
き、ディレクトリ管理手段によって包含ビットが変更さ
れないことを特徴とする、上記（２）に記載のマルチプ
ロセッサ・データ処理システム。 （１５）ＤビットおよびＩビットが両方ともオンのキャ
ッシュ行のコピーについて、共用のすぐ下のレベルのキ
ャッシュ・コピーが共用のすぐ下のレベルのキャッシュ
から取り出されるときだけ、ディレクトリ管理手段が、
ＤビットとＩビットをリセットすることを特徴とする、
上記（２）に記載のマルチプロセッサ・データ処理シス
テム。 （１６）ＤビットまたはＩビットだけがセットされたキ
ャッシュ行がコピーがキャッシュ行のコピーを有する高
レベル・キャッシュから取り出されるときは、ディレク
トリ管理手段が、対応する包含ビットをリセットし、Ｄ
ビットまたはＩビットだけがセットされたキャッシュ行
のコピーがキャッシュ行のコピーを有する最後の高レベ
ル・キャッシュから取り出されるときは、ディレクトリ
管理手段が、対応する包含ビットをリセットし、Ｄビッ
トまたはＩビットもリセットし、ＤビットとＩビットが
両方ともセットされているキャッシュ行のコピーについ
て、そのキャッシュ行のコピーが高レベル・データ・キ
ャッシュから取り出されるときは、ディレクトリ管理手
段が、その高レベル・キャッシュに対応する包含ビット
をリセットし、ＤビットとＩビットが両方ともセットさ
れているキャッシュ行のコピーについて、キャッシュ行
のコピーが高レベル命令キャッシュから取り出されると
きは、ディレクトリ管理手段が、包含ビットを変更せ
ず、ＤビットとＩビットが両方ともオンのキャッシュ行
のコピーについて、共用のすぐ下のレベルのキャッシュ
・コピーが共用のすぐ下のレベルのキャッシュから取り
出されるときだけ、ディレクトリ管理手段が、Ｄビット
とＩビットをリセットすることを特徴とする、上記
（２）に記載のマルチプロセッサ・データ処理システ
ム。 （１７）ＤビットがセットされておらずＩビットもセッ
トされていないキャッシュ行のコピーが共用のすぐ下の
レベルのキャッシュから取り出されるとき、ディレクト
リ管理手段が、高レベルのデータ・キャッシュまたは高
レベルの命令キャッシュから行を除去しないことを特徴
とする、上記（２）に記載のマルチプロセッサ・データ
処理システム。 （１８）Ｄビットがセットされたキャッシュ行のコピー
が共用のすぐ下のレベルのキャッシュから取り出される
とき、ディレクトリ管理手段が、包含ビットを使って高
レベル・データ・キャッシュの行を除去し、その要求を
キャッシュ行のコピーを所有する可能性の最も高いデー
タ・キャッシュに送ることを特徴とする、上記（２）に
記載のマルチプロセッサ・データ処理システム。 （１９）Ｉビットがセットされたキャッシュ行のコピー
が共用のすぐ下のレベルのキャッシュから取り出される
とき、ディレクトリ管理手段が、包含ビットを使って高
レベルの命令キャッシュの行を除去し、その要求をキャ
ッシュ行のコピーを所有する可能性の最も高い命令キャ
ッシュに送ることを特徴とする、上記（２）に記載のマ
ルチプロセッサ・データ処理システム。 （２０）ＩビットがセットされＤビットがセットされた
キャッシュ行のコピーが共用のすぐ下のレベルのキャッ
シュから取り出されるとき、ディレクトリ管理手段が、
包含ビットを使ってすべての高レベルの命令キャッシュ
と選択された高レベルのデータ・キャッシュから行を除
去し、その要求をキャッシュ行のコピーを所有する可能
性の最も高い高レベルのデータ・キャッシュに送ること
を特徴とする、上記（２）に記載のマルチプロセッサ・
データ処理システム。 （２１）ＤビットがセットされておらずＩビットもセッ
トされていないキャッシュ行のコピーが共用のすぐ下の
レベルのキャッシュから取り出されるときは、ディレク
トリ管理手段が、高レベルのデータ・キャッシュまたは
高レベルの命令キャッシュから行を除去せず、Ｄビット
がセットされたキャッシュ行のコピーが共用のすぐ下の
レベルのキャッシュから取り出されるときは、ディレク
トリ管理手段が、包含ビットを使って高レベル・データ
・キャッシュの行を除去し、その要求をキャッシュ行の
コピーを所有する可能性の最も高いデータ・キャッシュ
に送り、Ｉビットがセットされたキャッシュ行のコピー
が共用のすぐ下のレベルのキャッシュから取り出される
ときは、ディレクトリ管理手段が、包含ビットを使って
高レベルの命令キャッシュの行を除去し、その要求をキ
ャッシュ行のコピーを所有する可能性の最も高い命令キ
ャッシュに送り、Ｉビットがセットされたキャッシュ行
のコピーが共用のすぐ下のレベルのキャッシュから取り
出されるときは、ディレクトリ管理手段が、包含ビット
を使ってすべての高レベルの命令キャッシュおよび選択
された高レベルのデータ・キャッシュから行を除去し
て、その要求をキャッシュ行のコピーを所有する可能性
の最も高い高レベルの命令キャッシュに送ることを特徴
とする、上記（２）に記載のマルチプロセッサ・データ
処理システム。 （２２）ＤビットがセットされておらずＩビットもセッ
トされていないキャッシュ行のコピーがメイン・メモリ
から照会されたとき、ディレクトリ管理手段が、その問
合せを高レベルのデータ・キャッシュにも高レベルの命
令キャッシュにも渡さないことを特徴とする、上記
（２）に記載のマルチプロセッサ・データ処理システ
ム。 （２３）Ｄビットがセットされたキャッシュ行のコピー
がメイン・メモリから照会されたとき、ディレクトリ管
理手段が、包含ビットを使って高レベルのデータ・キャ
ッシュにその照会を渡して、メイン・メモリ要求をキャ
ッシュ行のコピーを所有する可能性の最も高いデータ・
キャッシュに送ることを特徴とする、上記（２）に記載
のマルチプロセッサ・データ処理システム。 （２４）Ｉビットがセットされたキャッシュ行のコピー
がメイン・メモリから照会されたとき、ディレクトリ管
理手段が、包含ビットを使って高レベルの命令キャッシ
ュにその照会を渡して、メイン・メモリ要求をキャッシ
ュ行のコピーを所有する可能性の最も高い命令キャッシ
ュに送ることを特徴とする、上記（２）に記載のマルチ
プロセッサ・データ処理システム。 （２５）ＩビットがセットされＤビットがセットされた
キャッシュ行のコピーがメイン・メモリから照会された
とき、ディレクトリ管理手段が、包含ビットを使ってす
べての高レベルの命令キャッシュおよび選択された高レ
ベルのデータ・キャッシュにその照会を渡して、メイン
・メモリ要求をキャッシュ行のコピーを所有する可能性
の最も高いデータ・キャッシュに送ることを特徴とす
る、上記（２）に記載のマルチプロセッサ・データ処理
システム。 （２６）ＤビットがセットされておらずＩビットもセッ
トされていないキャッシュ行のコピーがメイン・メモリ
から照会されたときは、ディレクトリ管理手段が、その
照会を高レベルのデータ・キャッシュにも高レベルの命
令キャッシュにも渡さず、Ｄビットがセットされたキャ
ッシュ行のコピーがメイン・メモリから照会されたとき
は、ディレクトリ管理手段が、包含ビットを使ってその
照会を高レベルのデータ・キャッシュに渡して、メイン
・メモリ要求をキャッシュ行のコピーを所有する可能性
の最も高いデータ・キャッシュに送り、Ｉビットがセッ
トされたキャッシュ行のコピーがメイン・メモリから照
会されたときは、ディレクトリ管理手段が、包含ビット
を使ってその照会を高レベルの命令キャッシュに渡し
て、メイン・メモリ要求をキャッシュ行のコピーを所有
する可能性の最も高い命令キャッシュに送り、Ｉビット
がセットされＤビットがセットされたキャッシュ行のコ
ピーがメイン・メモリから照会されたときは、ディレク
トリ管理手段が、包含ビットを使ってその照会をすべて
の高レベルの命令キャッシュおよび選択された高レベル
のデータ・キャッシュに渡して、メイン・メモリ要求を
キャッシュ行のコピーを所有する可能性の最も高いデー
タ・キャッシュに送ることを特徴とする、上記（２）に
記載のマルチプロセッサ・データ処理システム。
ュとに分割された高レベルのキャッシュをそれぞれ有す
る複数のＮ個のプロセッサと、第１の相互接続手段によ
って前記各プロセッサの高レベルのキャッシュに接続さ
れた共用のすぐ下のレベルのキャッシュと、第２の相互
接続手段によって前記すぐ下のレベルのキャッシュに接
続されたメイン・メモリとを含み、前記すぐ下のレベル
のキャッシュが、ディレクトリとデータ・アレイを含
み、前記ディレクトリが、プロセッサごとにわずか１＋
２／Ｎ個のビットしか使わずに、すぐ上のレベルのキャ
ッシュ内にデータ・キャッシュ包含および命令キャッシ
ュ包含を正確に記録することを特徴とする、マルチプロ
セッサ ・データ処理システム。 （２）前記すぐ下のレベルのキャッシュのディレクトリ
が、その行が有効行かどうかを示す有効ビットと、タグ
・ビットと、包含ビットと、Ｄビットと、Ｉビットとを
それぞれ有する行のアレイを含み、さらに、タグ・ビッ
トを要求アドレスのタグ部分と比較して、アクセスされ
たキャッシュ位置にある有効行が要求されたキャッシュ
行であるかどうかを判定する比較手段と、包含ビット、
ＤビットおよびＩビットを使って、要求元が要求する特
定のキャッシュ行が高いレベルのキャッシュのどれかに
常駐しているかどうかを識別するディレクトリ管理手段
とを含むことを特徴とする、上記（１）に記載のマルチ
プロセッサ・データ処理システム。 （３）ＤビットとＩビットがどちらもセットされていな
いキャッシュ行のコピーが高レベルのデータ・キャッシ
ュにロードされるとき、ディレクトリ管理手段が、Ｄビ
ットをセットし、要求元高レベル・キャッシュ用の包含
ビットをセットすることを特徴とする、上記（２）に記
載のマルチプロセッサ・データ処理システム。 （４）ＤビットとＩビットがどちらもセットされていな
いキャッシュ行のコピーが高レベルの命令キャッシュに
ロードされるとき、ディレクトリ管理手段が、Ｉビット
をセットし、要求元高レベル・キャッシュ用の包含ビッ
トをセットすることを特徴とする、上記（２）に記載の
マルチプロセッサ・データ処理システム。 （５）Ｉビットだけがセットされたキャッシュ行のコピ
ーが高レベルのデータ・キャッシュにロードされると
き、ディレクトリ管理システムが、既存の包含ビットを
すべてリセットし、要求元高レベル・キャッシュ用の包
含ビットとＤビットとをセットすることを特徴とする、
上記（２）に記載のマルチプロセッサ・データ処理シス
テム。 （６）Ｉビットだけがセットされたキャッシュ行のコピ
ーが高レベルの命令キャッシュにロードされるとき、デ
ィレクトリ管理システムが、要求元高レベル・キャッシ
ュ用の包含ビットをセットすることを特徴とする、上記
（２）に記載のマルチプロセッサ・データ処理システ
ム。 （７）Ｄビットだけがセットされたキャッシュ行のコピ
ーが高レベルの命令キャッシュにロードされるとき、デ
ィレクトリ管理手段がＩビットをセットすることを特徴
とする、上記（２）に記載のマルチプロセッサ・データ
処理システム。 （８）ＤビットがセットされＩビットはセットされてい
るかまたはセットされていないキャッシュ行のコピーが
高レベルのデータ・キャッシュにロードされるとき、デ
ィレクトリ管理手段が、要求元高レベル・キャッシュ用
の包含ビットをセットすることを特徴とする、上記
（２）に記載のマルチプロセッサ・データ処理システ
ム。 （９）ＤビットとＩビットが両方ともセットされたキャ
ッシュ行のコピーが高レベルの命令キャッシュにロード
されるとき、ディレクトリ管理手段が何もしないことを
特徴とする、上記（２）に記載のマルチプロセッサ・デ
ータ処理システム。 （１０）ＤビットとＩビットがどちらもセットされてい
ないキャッシュ行のコピーが高レベルのデータ・キャッ
シュにロードされるときは、ディレクトリ管理手段が、
Ｄビットをセットし、要求元高レベル・キャッシュ用の
包含ビットをセットし、ＤビットとＩビットがどちらも
セットされていないキャッシュ行のコピーが高レベルの
命令キャッシュにロードされるときは、ディレクトリ管
理手段が、Ｉビットをセットし、要求元高レベル・キャ
ッシュ用の包含ビットをセットし、Ｉビットだけがセッ
トされたキャッシュ行のコピーが高レベルのデータ・キ
ャッシュにロードされるときは、ディレクトリ管理手段
が、すべての既存の包含ビットをリセットし、要求元高
レベル・キャッシュ用の包含ビットとＤビットとをセッ
トし、Ｉビットだけがセットされたキャッシュ行のコピ
ーが高レベルの命令キャッシュにロードされるときは、
ディレクトリ管理手段が、要求元高レベル・キャッシュ
用の包含ビットをセットし、Ｄビットだけがセットされ
たキャッシュ行のコピーが高レベルの命令キャッシュに
ロードされるときは、ディレクトリ管理手段がＩビット
をセットし、ＤビットがセットされＩビットはセットさ
れているかまたはセットされていないキャッシュ行のコ
ピーが高レベルのデータ・キャッシュにロードされると
きは、ディレクトリ管理手段が、要求元高レベル・キャ
ッシュ用の包含ビットをセットし、ＤビットとＩビット
が共にセットされたキャッシュ行のコピーが高レベルの
命令キャッシュにロードされるときは、ディレクトリ管
理手段が何もしないことをことを特徴とする、上記
（２）に記載のマルチプロセッサ・データ処理システ
ム。 （１１）ＤビットまたはＩビットだけがセットされたキ
ャッシュ行のコピーが、キャッシュ行のコピーを有する
高レベル・キャッシュから取り出されるとき、ディレク
トリ管理手段が、対応する包含ビットをリセットするこ
とを特徴とする、上記（２）に記載のマルチプロセッサ
・データ処理システム。 （１２）ＤビットまたはＩビットだけがセットされたキ
ャッシュ行のコピーがキャッシュ行のコピーを有する最
後の高レベル・キャッシュから取り出されるとき、ディ
レクトリ管理手段が、対応する包含ビットをリセット
し、ＤビットまたはＩビットもリセットすることを特徴
とする、上記（２）に記載のマルチプロセッサ・データ
処理システム。 （１３）ＤビットおよびＩビットが両方ともセットされ
ているキャッシュ行のコピーについて、そのキャッシュ
行のコピーが高レベル・データ・キャッシュから取り出
されるとき、ディレクトリ管理手段が、その高レベル・
キャッシュに対応する包含ビットをリセットすることを
特徴とする、上記（２）に記載のマルチプロセッサ・デ
ータ処理システム。 （１４）ＤビットおよびＩビットが両方ともセットされ
ているキャッシュ行のコピーについて、キャッシュ行の
コピーが高レベル命令キャッシュから取り出されると
き、ディレクトリ管理手段によって包含ビットが変更さ
れないことを特徴とする、上記（２）に記載のマルチプ
ロセッサ・データ処理システム。 （１５）ＤビットおよびＩビットが両方ともオンのキャ
ッシュ行のコピーについて、共用のすぐ下のレベルのキ
ャッシュ・コピーが共用のすぐ下のレベルのキャッシュ
から取り出されるときだけ、ディレクトリ管理手段が、
ＤビットとＩビットをリセットすることを特徴とする、
上記（２）に記載のマルチプロセッサ・データ処理シス
テム。 （１６）ＤビットまたはＩビットだけがセットされたキ
ャッシュ行がコピーがキャッシュ行のコピーを有する高
レベル・キャッシュから取り出されるときは、ディレク
トリ管理手段が、対応する包含ビットをリセットし、Ｄ
ビットまたはＩビットだけがセットされたキャッシュ行
のコピーがキャッシュ行のコピーを有する最後の高レベ
ル・キャッシュから取り出されるときは、ディレクトリ
管理手段が、対応する包含ビットをリセットし、Ｄビッ
トまたはＩビットもリセットし、ＤビットとＩビットが
両方ともセットされているキャッシュ行のコピーについ
て、そのキャッシュ行のコピーが高レベル・データ・キ
ャッシュから取り出されるときは、ディレクトリ管理手
段が、その高レベル・キャッシュに対応する包含ビット
をリセットし、ＤビットとＩビットが両方ともセットさ
れているキャッシュ行のコピーについて、キャッシュ行
のコピーが高レベル命令キャッシュから取り出されると
きは、ディレクトリ管理手段が、包含ビットを変更せ
ず、ＤビットとＩビットが両方ともオンのキャッシュ行
のコピーについて、共用のすぐ下のレベルのキャッシュ
・コピーが共用のすぐ下のレベルのキャッシュから取り
出されるときだけ、ディレクトリ管理手段が、Ｄビット
とＩビットをリセットすることを特徴とする、上記
（２）に記載のマルチプロセッサ・データ処理システ
ム。 （１７）ＤビットがセットされておらずＩビットもセッ
トされていないキャッシュ行のコピーが共用のすぐ下の
レベルのキャッシュから取り出されるとき、ディレクト
リ管理手段が、高レベルのデータ・キャッシュまたは高
レベルの命令キャッシュから行を除去しないことを特徴
とする、上記（２）に記載のマルチプロセッサ・データ
処理システム。 （１８）Ｄビットがセットされたキャッシュ行のコピー
が共用のすぐ下のレベルのキャッシュから取り出される
とき、ディレクトリ管理手段が、包含ビットを使って高
レベル・データ・キャッシュの行を除去し、その要求を
キャッシュ行のコピーを所有する可能性の最も高いデー
タ・キャッシュに送ることを特徴とする、上記（２）に
記載のマルチプロセッサ・データ処理システム。 （１９）Ｉビットがセットされたキャッシュ行のコピー
が共用のすぐ下のレベルのキャッシュから取り出される
とき、ディレクトリ管理手段が、包含ビットを使って高
レベルの命令キャッシュの行を除去し、その要求をキャ
ッシュ行のコピーを所有する可能性の最も高い命令キャ
ッシュに送ることを特徴とする、上記（２）に記載のマ
ルチプロセッサ・データ処理システム。 （２０）ＩビットがセットされＤビットがセットされた
キャッシュ行のコピーが共用のすぐ下のレベルのキャッ
シュから取り出されるとき、ディレクトリ管理手段が、
包含ビットを使ってすべての高レベルの命令キャッシュ
と選択された高レベルのデータ・キャッシュから行を除
去し、その要求をキャッシュ行のコピーを所有する可能
性の最も高い高レベルのデータ・キャッシュに送ること
を特徴とする、上記（２）に記載のマルチプロセッサ・
データ処理システム。 （２１）ＤビットがセットされておらずＩビットもセッ
トされていないキャッシュ行のコピーが共用のすぐ下の
レベルのキャッシュから取り出されるときは、ディレク
トリ管理手段が、高レベルのデータ・キャッシュまたは
高レベルの命令キャッシュから行を除去せず、Ｄビット
がセットされたキャッシュ行のコピーが共用のすぐ下の
レベルのキャッシュから取り出されるときは、ディレク
トリ管理手段が、包含ビットを使って高レベル・データ
・キャッシュの行を除去し、その要求をキャッシュ行の
コピーを所有する可能性の最も高いデータ・キャッシュ
に送り、Ｉビットがセットされたキャッシュ行のコピー
が共用のすぐ下のレベルのキャッシュから取り出される
ときは、ディレクトリ管理手段が、包含ビットを使って
高レベルの命令キャッシュの行を除去し、その要求をキ
ャッシュ行のコピーを所有する可能性の最も高い命令キ
ャッシュに送り、Ｉビットがセットされたキャッシュ行
のコピーが共用のすぐ下のレベルのキャッシュから取り
出されるときは、ディレクトリ管理手段が、包含ビット
を使ってすべての高レベルの命令キャッシュおよび選択
された高レベルのデータ・キャッシュから行を除去し
て、その要求をキャッシュ行のコピーを所有する可能性
の最も高い高レベルの命令キャッシュに送ることを特徴
とする、上記（２）に記載のマルチプロセッサ・データ
処理システム。 （２２）ＤビットがセットされておらずＩビットもセッ
トされていないキャッシュ行のコピーがメイン・メモリ
から照会されたとき、ディレクトリ管理手段が、その問
合せを高レベルのデータ・キャッシュにも高レベルの命
令キャッシュにも渡さないことを特徴とする、上記
（２）に記載のマルチプロセッサ・データ処理システ
ム。 （２３）Ｄビットがセットされたキャッシュ行のコピー
がメイン・メモリから照会されたとき、ディレクトリ管
理手段が、包含ビットを使って高レベルのデータ・キャ
ッシュにその照会を渡して、メイン・メモリ要求をキャ
ッシュ行のコピーを所有する可能性の最も高いデータ・
キャッシュに送ることを特徴とする、上記（２）に記載
のマルチプロセッサ・データ処理システム。 （２４）Ｉビットがセットされたキャッシュ行のコピー
がメイン・メモリから照会されたとき、ディレクトリ管
理手段が、包含ビットを使って高レベルの命令キャッシ
ュにその照会を渡して、メイン・メモリ要求をキャッシ
ュ行のコピーを所有する可能性の最も高い命令キャッシ
ュに送ることを特徴とする、上記（２）に記載のマルチ
プロセッサ・データ処理システム。 （２５）ＩビットがセットされＤビットがセットされた
キャッシュ行のコピーがメイン・メモリから照会された
とき、ディレクトリ管理手段が、包含ビットを使ってす
べての高レベルの命令キャッシュおよび選択された高レ
ベルのデータ・キャッシュにその照会を渡して、メイン
・メモリ要求をキャッシュ行のコピーを所有する可能性
の最も高いデータ・キャッシュに送ることを特徴とす
る、上記（２）に記載のマルチプロセッサ・データ処理
システム。 （２６）ＤビットがセットされておらずＩビットもセッ
トされていないキャッシュ行のコピーがメイン・メモリ
から照会されたときは、ディレクトリ管理手段が、その
照会を高レベルのデータ・キャッシュにも高レベルの命
令キャッシュにも渡さず、Ｄビットがセットされたキャ
ッシュ行のコピーがメイン・メモリから照会されたとき
は、ディレクトリ管理手段が、包含ビットを使ってその
照会を高レベルのデータ・キャッシュに渡して、メイン
・メモリ要求をキャッシュ行のコピーを所有する可能性
の最も高いデータ・キャッシュに送り、Ｉビットがセッ
トされたキャッシュ行のコピーがメイン・メモリから照
会されたときは、ディレクトリ管理手段が、包含ビット
を使ってその照会を高レベルの命令キャッシュに渡し
て、メイン・メモリ要求をキャッシュ行のコピーを所有
する可能性の最も高い命令キャッシュに送り、Ｉビット
がセットされＤビットがセットされたキャッシュ行のコ
ピーがメイン・メモリから照会されたときは、ディレク
トリ管理手段が、包含ビットを使ってその照会をすべて
の高レベルの命令キャッシュおよび選択された高レベル
のデータ・キャッシュに渡して、メイン・メモリ要求を
キャッシュ行のコピーを所有する可能性の最も高いデー
タ・キャッシュに送ることを特徴とする、上記（２）に
記載のマルチプロセッサ・データ処理システム。
【図１】マルチレベル・キャッシュ・メモリを有する典
型的なマルチプロセッサ・システムを示すブロック図で
ある。
型的なマルチプロセッサ・システムを示すブロック図で
ある。
【図２】キャッシュ・メモリ・マップの図である。
【図３】本発明に従ってＬ１キャッシュ・コピーを追跡
するプロセスの論理を示す状態図である。
するプロセスの論理を示す状態図である。
１０１ プロセッサ １０Ｎ プロセッサ １１１Ｄ データ・キャッシュ １１１Ｉ 命令キャッシュ １２ Ｌ２キャッシュ １３ スイッチ網 １４ メイン・メモリ・モジュール １５ 相互接続 １２１ ディレクトリ １２２ データ・アレイ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドウェイン・エイ・ヒックス アメリカ合衆国78660 テキサス州フリュ ーガーヴィル・デューンズ・ドライブ 2405 (72)発明者 キムミン・ソー アメリカ合衆国78746 テキサス州オース チン ウォルシュ・タールトン・レーン 2102エイ
Claims (26)
- 【請求項１】データ・キャッシュと命令キャッシュとに
分割された高レベルのキャッシュをそれぞれ有する複数
のＮ個のプロセッサと、 第１の相互接続手段によって前記各プロセッサの高レベ
ルのキャッシュに接続された共用のすぐ下のレベルのキ
ャッシュと、 第２の相互接続手段によって前記すぐ下のレベルのキャ
ッシュに接続されたメイン・メモリとを含み、 前記すぐ下のレベルのキャッシュが、ディレクトリとデ
ータ・アレイを含み、前記ディレクトリが、プロセッサ
ごとにわずか１＋２／Ｎ個のビットしか使わずに、すぐ
上のレベルのキャッシュ内にデータ・キャッシュ包含お
よび命令キャッシュ包含を正確に記録することを特徴と
する、マルチプロセッサ ・データ処理システム。 - 【請求項２】前記すぐ下のレベルのキャッシュのディレ
クトリが、その行が有効行かどうかを示す有効ビット
と、タグ・ビットと、包含ビットと、Ｄビットと、Ｉビ
ットとをそれぞれ有する行のアレイを含み、さらに、 タグ・ビットを要求アドレスのタグ部分と比較して、ア
クセスされたキャッシュ位置にある有効行が要求された
キャッシュ行であるかどうかを判定する比較手段と、包
含ビット、ＤビットおよびＩビットを使って、要求元が
要求する特定のキャ ッシュ行が高いレベルのキャッシュのどれかに常駐して
いるかどうかを識別するディレクトリ管理手段とを含む
ことを特徴とする、請求項１に記載のマルチプロセッサ
・データ処理システム。 - 【請求項３】ＤビットとＩビットがどちらもセットされ
ていないキャッシュ行のコピーが高レベルのデータ・キ
ャッシュにロードされるとき、ディレクトリ管理手段
が、Ｄビットをセットし、要求元高レベル・キャッシュ
用の包含ビットをセットすることを特徴とする、請求項
２に記載のマルチプロセッサ・データ処理システム。 - 【請求項４】ＤビットとＩビットがどちらもセットされ
ていないキャッシュ行のコピーが高レベルの命令キャッ
シュにロードされるとき、ディレクトリ管理手段が、Ｉ
ビットをセットし、要求元高レベル・キャッシュ用の包
含ビットをセットすることを特徴とする、請求項２に記
載のマルチプロセッサ・データ処理システム。 - 【請求項５】Ｉビットだけがセットされたキャッシュ行
のコピーが高レベルのデータ・キャッシュにロードされ
るとき、ディレクトリ管理システムが、既存の包含ビッ
トをすべてリセットし、要求元高レベル・キャッシュ用
の包含ビットとＤビットとをセットすることを特徴とす
る、請求項２に記載のマルチプロセッサ・データ処理シ
ステム。 - 【請求項６】Ｉビットだけがセットされたキャッシュ行
のコピーが高レベルの命令キャッシュにロードされると
き、ディレクトリ管理システムが、要求元高レベル・キ
ャッシュ用の包含ビットをセットすることを特徴とす
る、請求項２に記載のマルチプロセッサ・データ処理シ
ステム。 - 【請求項７】Ｄビットだけがセットされたキャッシュ行
のコピーが高レベルの命令キャッシュにロードされると
き、ディレクトリ管理手段がＩビットをセットすること
を特徴とする、請求項２に記載のマルチプロセッサ・デ
ータ処理システム。 - 【請求項８】ＤビットがセットされＩビットはセットさ
れているかまたはセットされていないキャッシュ行のコ
ピーが高レベルのデータ・キャッシュにロードされると
き、ディレクトリ管理手段が、要求元高レベル・キャッ
シュ用の包含ビットをセットすることを特徴とする、請
求項２に記載のマルチプロセッサ・データ処理システ
ム。 - 【請求項９】ＤビットとＩビットが両方ともセットされ
たキャッシュ行のコピーが高レベルの命令キャッシュに
ロードされるとき、ディレクトリ管理手段が何もしない
ことを特徴とする、請求項２に記載のマルチプロセッサ
・データ処理システム。 - 【請求項１０】ＤビットとＩビットがどちらもセットさ
れていないキャッシュ行のコピーが高レベルのデータ・
キャッシュにロードされるときは、ディレクトリ管理手
段が、Ｄビットをセットし、要求元高レベル・キャッシ
ュ用の包含ビットをセットし、ＤビットとＩビットがど
ちらもセットされていないキャッシュ行のコピーが高レ
ベルの命令キャッシュにロードされるときは、ディレク
トリ管理手段が、Ｉビットをセットし、要求元高レベル
・キャッシュ用の包含ビットをセットし、Ｉビットだけ
がセットされたキャッシュ行のコピーが高レベルのデー
タ・キャッシュにロードされるときは、ディレクトリ管
理手段が、すべての既存の包含ビットをリセットし、要
求元高レベル・キャッシュ用の包含ビットとＤビットと
をセットし、Ｉビットだけがセットされたキャッシュ行
のコピーが高レベルの命令キャッシュにロードされると
きは、ディレクトリ管理手段が、要求元高レベル・キャ
ッシュ用の包含ビットをセットし、Ｄビットだけがセッ
トされたキャッシュ行のコピーが高レベルの命令キャッ
シュにロードされるときは、ディレクトリ管理手段がＩ
ビットをセットし、ＤビットがセットされＩビットはセ
ットされているかまたはセットされていないキャッシュ
行のコピーが高レベルのデータ・キャッシュにロードさ
れるときは、ディレクトリ管理手段が、要求元高レベル
・キャッシュ用の包含ビットをセットし、ＤビットとＩ
ビットが共にセットされたキャッシュ行のコピーが高レ
ベルの命令キャッシュにロードされるときは、ディレク
トリ管理手段が何もしないことをことを特徴とする、請
求項２に記載のマルチプロセッサ・データ処理システ
ム。 - 【請求項１１】ＤビットまたはＩビットだけがセットさ
れたキャッシュ行のコピーが、キャッシュ行のコピーを
有する高レベル・キャッシュから取り出されるとき、デ
ィレクトリ管理手段が、対応する包含ビットをリセット
することを特徴とする、請求項２に記載のマルチプロセ
ッサ・データ処理システム。 - 【請求項１２】ＤビットまたはＩビットだけがセットさ
れたキャッシュ行のコピーがキャッシュ行のコピーを有
する最後の高レベル・キャッシュから取り出されると
き、ディレクトリ管理手段が、対応する包含ビットをリ
セットし、ＤビットまたはＩビットもリセットすること
を特徴とする、請求項２に記載のマルチプロセッサ・デ
ータ処理システム。 - 【請求項１３】ＤビットおよびＩビットが両方ともセッ
トされているキャッシュ行のコピーについて、そのキャ
ッシュ行のコピーが高レベル・データ・キャッシュから
取り出されるとき、ディレクトリ管理手段が、その高レ
ベル・キャッシュに対応する包含ビットをリセットする
ことを特徴とする、請求項２に記載のマルチプロセッサ
・データ処理システム。 - 【請求項１４】ＤビットおよびＩビットが両方ともセッ
トされているキャッシュ行のコピーについて、キャッシ
ュ行のコピーが高レベル命令キャッシュから取り出され
るとき、ディレクトリ管理手段によって包含ビットが変
更されないことを特徴とする、請求項２に記載のマルチ
プロセッサ・データ処理システム。 - 【請求項１５】ＤビットおよびＩビットが両方ともオン
のキャッシュ行のコピーについて、共用のすぐ下のレベ
ルのキャッシュ・コピーが共用のすぐ下のレベルのキャ
ッシュから取り出されるときだけ、ディレクトリ管理手
段が、ＤビットとＩビットをリセットすることを特徴と
する、請求項２に記載のマルチプロセッサ・データ処理
システム。 - 【請求項１６】ＤビットまたはＩビットだけがセットさ
れたキャッシュ行がコピーがキャッシュ行のコピーを有
する高レベル・キャッシュから取り出されるときは、デ
ィレクトリ管理手段が、対応する包含ビットをリセット
し、ＤビットまたはＩビットだけがセットされたキャッ
シュ行のコピーがキャッシュ行のコピーを有する最後の
高レベル・キャッシュから取り出されるときは、ディレ
クトリ管理手段が、対応する包含ビットをリセットし、
ＤビットまたはＩビットもリセットし、 ＤビットとＩ
ビットが両方ともセットされているキャッシュ行のコピ
ーについて、そのキャッシュ行のコピーが高レベル・デ
ータ・キャッシュから取り出されるときは、ディレクト
リ管理手段が、その高レベル・キャッシュに対応する包
含ビットをリセットし、ＤビットとＩビットが両方とも
セットされているキャッシュ行のコピーについて、キャ
ッシュ行のコピーが高レベル命令キャッシュから取り出
されるときは、ディレクトリ管理手段が、包含ビットを
変更せず、ＤビットとＩビットが両方ともオンのキャッ
シュ行のコピーについて、共用のすぐ下のレベルのキャ
ッシュ・コピーが共用のすぐ下のレベルのキャッシュか
ら取り出されるときだけ、ディレクトリ管理手段が、Ｄ
ビットとＩビットをリセットすることを特徴とする、請
求項２に記載のマルチプロセッサ・データ処理システ
ム。 - 【請求項１７】ＤビットがセットされておらずＩビット
もセットされていないキャッシュ行のコピーが共用のす
ぐ下のレベルのキャッシュから取り出されるとき、ディ
レクトリ管理手段が、高レベルのデータ・キャッシュま
たは高レベルの命令キャッシュから行を除去しないこと
を特徴とする、請求項２に記載のマルチプロセッサ・デ
ータ処理システム。 - 【請求項１８】Ｄビットがセットされたキャッシュ行の
コピーが共用のすぐ下のレベルのキャッシュから取り出
されるとき、ディレクトリ管理手段が、包含ビットを使
って高レベル・データ・キャッシュの行を除去し、その
要求をキャッシュ行のコピーを所有する可能性の最も高
いデータ・キャッシュに送ることを特徴とする、請求項
２に記載のマルチプロセッサ・データ処理システム。 - 【請求項１９】Ｉビットがセットされたキャッシュ行の
コピーが共用のすぐ下のレベルのキャッシュから取り出
されるとき、ディレクトリ管理手段が、包含ビットを使
って高レベルの命令キャッシュの行を除去し、その要求
をキャッシュ行のコピーを所有する可能性の最も高い命
令キャッシュに送ることを特徴とする、請求項２に記載
のマルチプロセッサ・データ処理システム。 - 【請求項２０】ＩビットがセットされＤビットがセット
されたキャッシュ行のコピーが共用のすぐ下のレベルの
キャッシュから取り出されるとき、ディレクトリ管理手
段が、包含ビットを使ってすべての高レベルの命令キャ
ッシュと選択された高レベルのデータ・キャッシュから
行を除去し、その要求をキャッシュ行のコピーを所有す
る可能性の最も高い高レベルのデータ・キャッシュに送
ることを特徴とする、請求項２に記載のマルチプロセッ
サ・データ処理システム。 - 【請求項２１】ＤビットがセットされておらずＩビット
もセットされていないキャッシュ行のコピーが共用のす
ぐ下のレベルのキャッシュから取り出されるときは、デ
ィレクトリ管理手段が、高レベルのデータ・キャッシュ
または高レベルの命令キャッシュから行を除去せず、Ｄ
ビットがセットされたキャッシュ行のコピーが共用のす
ぐ下のレベルのキャッシュから取り出されるときは、デ
ィレクトリ管理手段が、包含ビットを使って高レベル・
データ・キャッシュの行を除去し、その要求をキャッシ
ュ行のコピーを所有する可能性の最も高いデータ・キャ
ッシュに送り、Ｉビットがセットされたキャッシュ行の
コピーが共用のすぐ下のレベルのキャッシュから取り出
されるときは、ディレクトリ管理手段が、包含ビットを
使って高レベルの命令キャッシュの行を除去し、その要
求をキャッシュ行のコピーを所有する可能性の最も高い
命令キャッシュに送り、Ｉビットがセットされたキャッ
シュ行のコピーが共用のすぐ下のレベルのキャッシュか
ら取り出されるときは、ディレクトリ管理手段が、包含
ビットを使ってすべての高レベルの命令キャッシュおよ
び選択された高レベルのデータ・キャッシュから行を除
去して、その要求をキャッシュ行のコピーを所有する可
能性の最も高い高レベルの命令キャッシュに送ることを
特徴とする、請求項２に記載のマルチプロセッサ・デー
タ処理システム。 - 【請求項２２】ＤビットがセットされておらずＩビット
もセットされていないキャッシュ行のコピーがメイン・
メモリから照会されたとき、ディレクトリ管理手段が、
その問合せを高レベルのデータ・キャッシュにも高レベ
ルの命令キャッシュにも渡さないことを特徴とする、請
求項２に記載のマルチプロセッサ・データ処理システ
ム。 - 【請求項２３】Ｄビットがセットされたキャッシュ行の
コピーがメイン・メモリから照会されたとき、ディレク
トリ管理手段が、包含ビットを使って高レベルのデータ
・キャッシュにその照会を渡して、メイン・メモリ要求
をキャッシュ行のコピーを所有する可能性の最も高いデ
ータ・キャッシュに送ることを特徴とする、請求項２に
記載のマルチプロセッサ・データ処理システム。 - 【請求項２４】Ｉビットがセットされたキャッシュ行の
コピーがメイン・メモリから照会されたとき、ディレク
トリ管理手段が、包含ビットを使って高レベルの命令キ
ャッシュにその照会を渡して、メイン・メモリ要求をキ
ャッシュ行のコピーを所有する可能性の最も高い命令キ
ャッシュに送ることを特徴とする、請求項２に記載のマ
ルチプロセッサ・データ処理システム。 - 【請求項２５】ＩビットがセットされＤビットがセット
されたキャッシュ行のコピーがメイン・メモリから照会
されたとき、ディレクトリ管理手段が、包含ビットを使
ってすべての高レベルの命令キャッシュおよび選択され
た高レベルのデータ・キャッシュにその照会を渡して、
メイン・メモリ要求をキャッシュ行のコピーを所有する
可能性の最も高いデータ・キャッシュに送ることを特徴
とする、請求項２に記載のマルチプロセッサ・データ処
理システム。 - 【請求項２６】ＤビットがセットされておらずＩビット
もセットされていないキャッシュ行のコピーがメイン・
メモリから照会されたときは、ディレクトリ管理手段
が、その照会を高レベルのデータ・キャッシュにも高レ
ベルの命令キャッシュにも渡さず、Ｄビットがセットさ
れたキャッシュ行のコピーがメイン・メモリから照会さ
れたときは、ディレクトリ管理手段が、包含ビットを使
ってその照会を高レベルのデータ・キャッシュに渡し
て、メイン・メモリ要求をキャッシュ行のコピーを所有
する可能性の最も高いデータ・キャッシュに送り、Ｉビ
ットがセットされたキャッシュ行のコピーがメイン・メ
モリから照会されたときは、ディレクトリ管理手段が、
包含ビットを使ってその照会を高レベルの命令キャッシ
ュに渡して、メイン・メモリ要求をキャッシュ行のコピ
ーを所有する可能性の最も高い命令キャッシュに送り、
ＩビットがセットされＤビットがセットされたキャッシ
ュ行のコピーがメイン・メモリから照会されたときは、
ディレクトリ管理手段が、包含ビットを使ってその照会
をすべての高レベルの命令キャッシュおよび選択された
高レベルのデータ・キャッシュに渡して、メイン・メモ
リ要求をキャッシュ行のコピーを所有する可能性の最も
高いデータ・キャッシュに送ることを特徴とする、請求
項２に記載のマルチプロセッサ・データ処理システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US34922694A | 1994-12-05 | 1994-12-05 | |
| US349226 | 1994-12-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08235061A true JPH08235061A (ja) | 1996-09-13 |
| JP3132749B2 JP3132749B2 (ja) | 2001-02-05 |
Family
ID=23371433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07311862A Expired - Fee Related JP3132749B2 (ja) | 1994-12-05 | 1995-11-30 | マルチプロセッサ・データ処理システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5694573A (ja) |
| JP (1) | JP3132749B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007193805A (ja) * | 2006-01-18 | 2007-08-02 | Internatl Business Mach Corp <Ibm> | デュアル・システム・ディレクトリ構造体を有するマルチプロセッサ・システムおよび方法 |
| US7428617B2 (en) | 2004-07-29 | 2008-09-23 | Fujitsu Limited | Cache memory and method to maintain cache-coherence between cache memory units |
| US7958318B2 (en) | 2006-02-14 | 2011-06-07 | Fujitsu Limited | Coherency maintaining device and coherency maintaining method |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926830A (en) * | 1996-10-07 | 1999-07-20 | International Business Machines Corporation | Data processing system and method for maintaining coherency between high and low level caches using inclusive states |
| US5946710A (en) * | 1996-11-14 | 1999-08-31 | Unisys Corporation | Selectable two-way, four-way double cache interleave scheme |
| US5835908A (en) | 1996-11-19 | 1998-11-10 | Microsoft Corporation | Processing multiple database transactions in the same process to reduce process overhead and redundant retrieval from database servers |
| US6058456A (en) * | 1997-04-14 | 2000-05-02 | International Business Machines Corporation | Software-managed programmable unified/split caching mechanism for instructions and data |
| US6065091A (en) * | 1997-05-30 | 2000-05-16 | Via-Cyrix, Inc. | Translation look-aside buffer slice circuit and method of operation |
| US6345339B1 (en) * | 1998-02-17 | 2002-02-05 | International Business Machines Corporation | Pseudo precise I-cache inclusivity for vertical caches |
| US7248585B2 (en) | 2001-10-22 | 2007-07-24 | Sun Microsystems, Inc. | Method and apparatus for a packet classifier |
| JP4127763B2 (ja) * | 2002-01-22 | 2008-07-30 | 株式会社東芝 | 半導体装置 |
| US7024519B2 (en) * | 2002-05-06 | 2006-04-04 | Sony Computer Entertainment Inc. | Methods and apparatus for controlling hierarchical cache memory |
| US7133975B1 (en) * | 2003-01-21 | 2006-11-07 | Advanced Micro Devices, Inc. | Cache memory system including a cache memory employing a tag including associated touch bits |
| US7991966B2 (en) * | 2004-12-29 | 2011-08-02 | Intel Corporation | Efficient usage of last level caches in a MCMP system using application level configuration |
| US8990501B1 (en) * | 2005-10-12 | 2015-03-24 | Azul Systems, Inc. | Multiple cluster processor |
| US7543112B1 (en) * | 2006-06-20 | 2009-06-02 | Sun Microsystems, Inc. | Efficient on-chip instruction and data caching for chip multiprocessors |
| US7793044B1 (en) * | 2007-01-16 | 2010-09-07 | Oracle America, Inc. | Efficient caching of stores in scalable chip multi-threaded systems |
| JP5440067B2 (ja) * | 2009-09-18 | 2014-03-12 | 富士通株式会社 | キャッシュメモリ制御装置およびキャッシュメモリ制御方法 |
| US20110320720A1 (en) * | 2010-06-23 | 2011-12-29 | International Business Machines Corporation | Cache Line Replacement In A Symmetric Multiprocessing Computer |
| US9529719B2 (en) | 2012-08-05 | 2016-12-27 | Advanced Micro Devices, Inc. | Dynamic multithreaded cache allocation |
| GB2516477A (en) * | 2013-07-24 | 2015-01-28 | Ibm | Method and system for handling virtual memory address synonyms in a multi-level cache hierarchy structure |
| US9652233B2 (en) * | 2013-08-20 | 2017-05-16 | Apple Inc. | Hint values for use with an operand cache |
| WO2016131175A1 (zh) * | 2015-02-16 | 2016-08-25 | 华为技术有限公司 | 多核系统中数据访问者目录的访问方法及设备 |
| JP6468121B2 (ja) * | 2015-08-17 | 2019-02-13 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
| KR102454879B1 (ko) | 2020-09-22 | 2022-10-17 | (재)예수병원유지재단 | 위치변동 가능한 휠체어용 수납부재 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4445174A (en) * | 1981-03-31 | 1984-04-24 | International Business Machines Corporation | Multiprocessing system including a shared cache |
| WO1984002799A1 (en) * | 1982-12-30 | 1984-07-19 | Ibm | A hierarchical memory system including separate cache memories for storing data and instructions |
| US4755930A (en) * | 1985-06-27 | 1988-07-05 | Encore Computer Corporation | Hierarchical cache memory system and method |
| US4783736A (en) * | 1985-07-22 | 1988-11-08 | Alliant Computer Systems Corporation | Digital computer with multisection cache |
| US4794521A (en) * | 1985-07-22 | 1988-12-27 | Alliant Computer Systems Corporation | Digital computer with cache capable of concurrently handling multiple accesses from parallel processors |
| US4853846A (en) * | 1986-07-29 | 1989-08-01 | Intel Corporation | Bus expander with logic for virtualizing single cache control into dual channels with separate directories and prefetch for different processors |
| US5168560A (en) * | 1987-05-29 | 1992-12-01 | Amdahl Corporation | Microprocessor system private split cache tag stores with the system tag store having a different validity bit for the same data line |
| US4926317A (en) * | 1987-07-24 | 1990-05-15 | Convex Computer Corporation | Hierarchical memory system with logical cache, physical cache, and address translation unit for generating a sequence of physical addresses |
| US5023776A (en) * | 1988-02-22 | 1991-06-11 | International Business Machines Corp. | Store queue for a tightly coupled multiple processor configuration with two-level cache buffer storage |
| US5163142A (en) * | 1988-10-28 | 1992-11-10 | Hewlett-Packard Company | Efficient cache write technique through deferred tag modification |
| US5202972A (en) * | 1988-12-29 | 1993-04-13 | International Business Machines Corporation | Store buffer apparatus in a multiprocessor system |
| US5185871A (en) * | 1989-12-26 | 1993-02-09 | International Business Machines Corporation | Coordination of out-of-sequence fetching between multiple processors using re-execution of instructions |
| US5490261A (en) * | 1991-04-03 | 1996-02-06 | International Business Machines Corporation | Interlock for controlling processor ownership of pipelined data for a store in cache |
| US5394555A (en) * | 1992-12-23 | 1995-02-28 | Bull Hn Information Systems Inc. | Multi-node cluster computer system incorporating an external coherency unit at each node to insure integrity of information stored in a shared, distributed memory |
| US5530832A (en) * | 1993-10-14 | 1996-06-25 | International Business Machines Corporation | System and method for practicing essential inclusion in a multiprocessor and cache hierarchy |
| US5539895A (en) * | 1994-05-12 | 1996-07-23 | International Business Machines Corporation | Hierarchical computer cache system |
-
1995
- 1995-11-30 JP JP07311862A patent/JP3132749B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-30 US US08/781,922 patent/US5694573A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7428617B2 (en) | 2004-07-29 | 2008-09-23 | Fujitsu Limited | Cache memory and method to maintain cache-coherence between cache memory units |
| JP2007193805A (ja) * | 2006-01-18 | 2007-08-02 | Internatl Business Mach Corp <Ibm> | デュアル・システム・ディレクトリ構造体を有するマルチプロセッサ・システムおよび方法 |
| US7958318B2 (en) | 2006-02-14 | 2011-06-07 | Fujitsu Limited | Coherency maintaining device and coherency maintaining method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3132749B2 (ja) | 2001-02-05 |
| US5694573A (en) | 1997-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3132749B2 (ja) | マルチプロセッサ・データ処理システム | |
| EP0936555B1 (en) | Cache coherency protocol with independent implementation of optimised cache operations | |
| JP3281893B2 (ja) | キャッシュ・メモリ階層内で利用するキャッシュ・コヒーレンシ機構を実施するための方法およびシステム | |
| KR100274771B1 (ko) | Smp 버스의 공유 상태에서의 캐시 라인들의 공유 개입 방법 | |
| JP2516300B2 (ja) | 多重プロセツサ・システムの性能の最適化装置及び方法 | |
| US7093079B2 (en) | Snoop filter bypass | |
| US7340565B2 (en) | Source request arbitration | |
| KR100293136B1 (ko) | Smp버스의최근판독상태에서의캐시라인들의공유개입방법 | |
| KR100273039B1 (ko) | 멀티프로세서 데이터 처리 시스템의 캐쉬 일관성을 유지하기위한 캐쉬 일관성 프로토콜 제공 방법 및시스템 | |
| JPH10333985A (ja) | データ供給方法及びコンピュータ・システム | |
| US6334172B1 (en) | Cache coherency protocol with tagged state for modified values | |
| JP2000250812A (ja) | メモリ・キャッシュ・システムおよびその管理方法 | |
| US20090063782A1 (en) | Method for Reducing Coherence Enforcement by Selective Directory Update on Replacement of Unmodified Cache Blocks in a Directory-Based Coherent Multiprocessor | |
| JPH10289154A (ja) | Ｓｍｐバスの排他状態でのキャッシュ・ラインの共用を行う方法及び装置 | |
| JPH10289157A (ja) | Ｓｍｐバスの共用介入優先方法及びシステム | |
| US6950906B2 (en) | System for and method of operating a cache | |
| US6701417B2 (en) | Method and apparatus for supporting multiple cache line invalidations per cycle | |
| US6701416B1 (en) | Cache coherency protocol with tagged intervention of modified values | |
| US6341336B1 (en) | Cache coherency protocol having tagged state used with cross-bars | |
| US8244983B2 (en) | Memory control systems with directory caches and methods for operation thereof | |
| US6397295B1 (en) | Cache mechanism for shared resources in a multibus data processing system | |
| EP0936553B1 (en) | Cache coherency protocol with tagged state and historical information | |
| JPH06208507A (ja) | キャッシュメモリシステム | |
| JPH01102662A (ja) | 記憶装置 | |
| JPS61229142A (ja) | 階層構成をなすバツフアメモリシステムにおけるリブレ−ス制御用アレイ管理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |