JPH08234697A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH08234697A JPH08234697A JP3650695A JP3650695A JPH08234697A JP H08234697 A JPH08234697 A JP H08234697A JP 3650695 A JP3650695 A JP 3650695A JP 3650695 A JP3650695 A JP 3650695A JP H08234697 A JPH08234697 A JP H08234697A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- gradation
- converter
- bits
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明はＴＦＴ（薄膜トランジ
スタ）の液晶パネルを用い多階調表示を実現する液晶表
示装置に関する。なお、以下各図において同一の符号は
同一もしくは相当部分を示す。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device which realizes multi-gradation display using a liquid crystal panel of TFT (thin film transistor). In the drawings, the same reference numerals indicate the same or corresponding parts.
【０００２】[0002]
【従来の技術】ＴＦＴ型液晶表示装置において階調表示
をする方法の１つにデジタルデータを入力し、そのデー
タの重みに応じて階調表示するやりかたがある。図４は
多階調表示を行うＴＦＴ型液晶表示装置の要部の構成例
を示す。同図において１は画面の水平（行）方向及び垂
直（列）方向にマトリクス状に並ぶ画素毎のＲ（赤），
Ｇ（緑），Ｂ（青）の３つの色画素に１対１に対応して
ＴＦＴが配列されたＴＦＴパネル、２は同一垂直ライン
上の同一色画素のＴＦＴ群毎にこの群のＴＦＴのソース
に共通に接続されるデータ線Ｓを駆動するソースドライ
バ、３は同一水平ライン上のＴＦＴ群毎にこの群のＴＦ
Ｔのゲートに共通に接続されるゲート線を垂直走査順に
駆動するゲートドライバ、４はＴＦＴパネル１上のＲ，
Ｇ，Ｂの色画素毎の各８ビットの階調データをソースド
ライバ２に画面水平走査の配列で分配すると共に、ゲー
トドライバ３により駆動されるゲート線を画面の垂直走
査順に推移させるタイミング信号をゲートドライバ３に
与えるタイミングコントローラである。2. Description of the Related Art One of the methods of gradation display in a TFT type liquid crystal display device is to input digital data and display gradation according to the weight of the data. FIG. 4 shows an example of the configuration of the main part of a TFT type liquid crystal display device that performs multi-gradation display. In the figure, 1 is R (red) for each pixel arranged in a matrix in the horizontal (row) direction and the vertical (column) direction of the screen,
The TFT panel in which the TFTs are arranged in a one-to-one correspondence with the three color pixels of G (green) and B (blue) is provided for each TFT group of the same color pixels on the same vertical line. The source driver 3 for driving the data line S commonly connected to the sources is provided with a TF of this group for each TFT group on the same horizontal line.
A gate driver 4 for driving a gate line commonly connected to the gate of T in the vertical scanning order is R on the TFT panel 1,
The 8-bit grayscale data for each of the G and B color pixels is distributed to the source driver 2 in a screen horizontal scanning arrangement, and a timing signal for shifting the gate lines driven by the gate driver 3 in the vertical scanning order of the screen is provided. It is a timing controller provided to the gate driver 3.
【０００３】ところでカラー表示の場合、この例のよう
に赤８ビット，緑８ビット，青８ビットの色画素別の階
調データを入力し、これを３つの色画素からなる各画素
に対応させて２8 ＊２8 ＊２8 ＝１６７８万色の表示が
できる。この時、問題になるのはソースドライバであ
る。図５はソースドライバ２の構成例を示す。同図にお
いて２１はタイミングコントローラ４から入力される色
画素別の階調データを順次シフトし、パラレルデータと
して出力するシフトレジスタ、２２はシフトレジスタ２
１から出力されるパラレルデータを水平ラインの走査周
期毎にラッチするデータラッチ、２３はデータラッチ２
２によってラッチされた階調データをＴＦＴのソース駆
動用のアナログ電圧ＶDAに変換する複数の個別のＤ／Ａ
コンバータを内蔵するＤ／Ａコンバータアレー、２４は
Ｄ／Ａコンバータアレー２３の出力電圧ＶDAのインピー
ダンス変換を行いデータ線Ｓに出力する出力バッファで
ある。なお、Ｖref （Ｖref+，Ｖref-）は夫々Ｄ／Ａコ
ンバータアレー２３の変換出力電圧の正，負の最大値を
定める基準電圧である。By the way, in the case of color display, gradation data for each color pixel of 8-bit red, 8-bit green and 8-bit blue is input as in this example, and this is made to correspond to each pixel consisting of three color pixels. 2 8 * 2 8 * 2 8 = 16.78 million colors can be displayed. At this time, the problem is the source driver. FIG. 5 shows a configuration example of the source driver 2. In the figure, reference numeral 21 is a shift register for sequentially shifting the grayscale data for each color pixel input from the timing controller 4 and outputting it as parallel data. Reference numeral 22 is a shift register 2.
1 is a data latch that latches the parallel data output from each horizontal line scanning cycle; and 23 is a data latch 2
A plurality of individual D / A for converting the gradation data latched by 2 into an analog voltage VDA for driving the source of the TFT
A D / A converter array having a built-in converter, and 24 are output buffers that perform impedance conversion of the output voltage VDA of the D / A converter array 23 and output to the data line S. Note that Vref (Vref +, Vref-) is a reference voltage that determines the maximum positive and negative values of the converted output voltage of the D / A converter array 23, respectively.
【０００４】この例ではＤ／Ａコンバータアレー２３の
出力で駆動されるＴＦＴパネル１の垂直方向の各データ
線Ｓ夫々に（つまり１水平ラインに並ぶ色画素各１ビッ
トに対応して）８ビットの個別のＤ／Ａコンバータが必
要である。In this example, 8 bits are provided for each vertical data line S of the TFT panel 1 driven by the output of the D / A converter array 23 (that is, corresponding to 1 bit for each color pixel arranged in one horizontal line). Separate D / A converters are required.
【０００５】[0005]
【発明が解決しようとする課題】現在高精細（多階
調），大画面の液晶パネルの開発が競われているが、今
仮にソースドライバ１つのＩＣチップで駆動する１水平
ライン上の色画素の総数を１２０ビットとすると、１つ
のＩＣチップ内に８ビットの入力階調データをＤ／Ａ変
換する個別のＤ／Ａコンバータを１２０個内蔵する必要
がある。このことはチップサイズ，消費電力等から考え
て実現するには困難が多い。ここで一つの解としてＦＲ
Ｃ（Ｆｒａｍｅ Ｒａｔｅ Ｃｏｎｔｒｏｌの略、フレ
ーム変調ともいう）法がある。Currently, development of high-definition (multi-gradation), large-screen liquid crystal panels is competing. Now, tentatively, the color pixels on one horizontal line driven by one source driver IC chip. 120 bits, it is necessary to incorporate 120 individual D / A converters for D / A converting 8-bit input gradation data in one IC chip. This is difficult to implement considering the chip size and power consumption. FR is one solution here
There is a C (abbreviation of Frame Rate Control, also called frame modulation) method.
【０００６】図６はＦＲＣ法を用いる場合のＤ／Ａコン
バータの出力波形の例を示す。この例は簡単のために垂
直方向に３つの色画素が並んでいるものとした時の１つ
のデータ線の出力電圧（ソース駆動電圧）ＶDAの波形を
示している。ここでＴｐは１画面分の階調を表示する時
間としての画面周期で、ＦＲＣ法では１画面分の色の階
調を目の残像効果を利用してフレームＦＲ（ＦＲ１〜Ｆ
Ｒ４）、つまり第１フレームＦＲ１から第４フレームＦ
Ｒ４までの４つのフレームによって実現表示するもので
ある。ここでＴｆは１フレームの周期でこの場合Ｔｆ＝
１６ｍｓとしている。１フレーム周期ＴｆはＴＦＴパネ
ルの垂直方向の全て（この例では３つ）の色画素のＴＦ
Ｔが走査されそのソースが正負に駆動される時間、従っ
てＴＦＴパネル１全体の表示切替り時間である。各フレ
ーム内の時間軸上の１〜３の数値は色画素の番号を表し
ている。FIG. 6 shows an example of the output waveform of the D / A converter when the FRC method is used. This example shows the waveform of the output voltage (source drive voltage) VDA of one data line when it is assumed that three color pixels are arranged in the vertical direction for simplicity. Here, Tp is a screen cycle as a time for displaying the gradation of one screen, and in the FRC method, the gradation of the color of one screen is used in the frame FR (FR1 to FR1 by using the afterimage effect of the eye).
R4), that is, the first frame FR1 to the fourth frame F
It is realized and displayed by four frames up to R4. Here, Tf is the cycle of one frame, and in this case Tf =
16 ms. One frame period Tf is the TF of all (three in this example) color pixels in the vertical direction of the TFT panel.
This is the time for which T is scanned and its source is driven positively or negatively, that is, the display switching time for the entire TFT panel 1. Numerical values 1 to 3 on the time axis in each frame represent the numbers of color pixels.
【０００７】ＴＦＴの負荷は等価的にコンデンサと考え
ることができ、ＴＦＴは交番電圧で駆動される必要があ
る。このため各フレーム周期Ｔｆ内では同一番号の色画
素（のＴＦＴのソース）には同じ大きさの正，負の電圧
が印加される。そしてこのソース印加電圧の大きさが液
晶パネルの透過光量に対応し、第１フレームから第４フ
レームまでの間に同一番号の色画素に加えられる電圧の
半波の平均値がその色画素の目に与える平均的な階調を
示す。The load of the TFT can be considered equivalently as a capacitor, and the TFT needs to be driven by an alternating voltage. Therefore, in each frame period Tf, positive and negative voltages of the same magnitude are applied to the color pixels (sources of the TFTs) of the same number. The magnitude of the voltage applied to the source corresponds to the amount of transmitted light of the liquid crystal panel, and the average value of the half waves of the voltage applied to the color pixel of the same number during the first frame to the fourth frame is the eye of that color pixel. Shows the average gradation given to.
【０００８】ＦＲＣ法では８ビットの階調データのうち
の６ビットをＤ／Ａコンバータアレーに入力しＤ／Ａ変
換して第１フレームについてのデータ線への出力電圧を
作り、残りの２ビットのデータに応じて第２フレームか
ら第４フレームまでの３つのフレームの各出力電圧をＤ
／Ａコンバータの最大出力電圧とするか０とするかの何
れかに決定する。In the FRC method, 6 bits of 8-bit gradation data are input to a D / A converter array and D / A converted to generate an output voltage to a data line for the first frame, and the remaining 2 bits are used. Output voltage of three frames from the second frame to the fourth frame according to the data of
It is determined to be either the maximum output voltage of the / A converter or 0.
【０００９】即ち、第２フレームから第４フレームの間
では各１フレームについてデータ線への出力電圧を全色
画素とも０とするか、又は全色画素ともＤ／Ａコンバー
タの出力最大値に等しい電圧（つまり基準電圧Ｖref+及
びＶref-）とするかの何れかとする。このような出力の
組合せとしては、３フレーム中Ｄ／Ａコンバータ出力最
大値を取るフレームの数が０，１，２，３の４つのケー
スが存在し、この各ケースを２ビットの入力データに対
応させることができる。なお、図６の例は第２フレーム
から第４フレーム迄の３フレーム共Ｄ／Ａコンバータの
出力を最大値とした場合のＤ／Ａコンバータの出力電圧
（ソース駆動電圧）波形を示している。That is, between the second frame and the fourth frame, the output voltage to the data line for each one frame is set to 0 for all color pixels, or all the color pixels are equal to the maximum output value of the D / A converter. Either the voltage (that is, the reference voltages Vref + and Vref-) is used. As such an output combination, there are four cases in which the number of frames taking the maximum value of the D / A converter output in three frames is 0, 1, 2, and 3, and each case is converted into 2-bit input data. Can be adapted. The example of FIG. 6 shows the waveform of the output voltage (source drive voltage) of the D / A converter when the output of the D / A converter for the three frames from the second frame to the fourth frame is the maximum value.
【００１０】このようにＦＲＣ法では複数フレーム間で
変調をかけ全体で８階調を実現することができる。しか
しながらこの方法には、フレーム間変調するために画像
にフリッカが目立つという問題がある。特にソースドラ
イバを小さく作ろうとするとＤ／Ａコンバータのビット
数を減らしてフレーム変調のビット数を増やしたほうが
良い。しかしフレーム変調のビット数を増すとフリッカ
が顕著になり画質が悪化する。ここに両者のトレードオ
フが存在する。As described above, according to the FRC method, it is possible to realize a total of 8 gradations by performing modulation between a plurality of frames. However, this method has a problem that flicker is noticeable in an image due to interframe modulation. Especially when trying to make the source driver small, it is better to decrease the bit number of the D / A converter and increase the bit number of frame modulation. However, if the number of bits for frame modulation is increased, flicker becomes noticeable and the image quality deteriorates. There is a trade-off between them.
【００１１】そこで本発明はソースドライバのＤ／Ａコ
ンバータへの入力階調データのビット数を減じながらフ
リッカを小さく保ち、目に与える等価的な色画素の階調
をより多階調とすることができるフレーム変調方式の液
晶表示装置を提供することを課題とする。Therefore, according to the present invention, the number of bits of the grayscale data input to the D / A converter of the source driver is reduced to keep the flicker small, and the grayscale of the equivalent color pixels given to the eyes is increased. An object of the present invention is to provide a liquid crystal display device of a frame modulation system capable of achieving the above.
【００１２】[0012]
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の液晶表示装置は、ＴＦＴパネル（１）
の（画面周期Ｔｐに対応する）１画面分の階調表示を、
目の残像効果を利用し所定周期（フレーム周期Ｔｆ）の
複数のフレーム（ＦＲ）を用いて行う液晶表示装置にお
いて、ＴＦＴのソース駆動電圧（ＶDA）の階調の単位と
なる大きさを前記のフレーム間で可変する手段を備えた
ものとする。In order to solve the above-mentioned problems, a liquid crystal display device according to claim 1 has a TFT panel (1).
The gradation display for one screen (corresponding to the screen cycle Tp) of
In a liquid crystal display device which uses the afterimage effect of the eye and uses a plurality of frames (FR) of a predetermined period (frame period Tf), the size of the source drive voltage (VDA) of the TFT as a unit of gradation is set as described above. It shall be provided with a means for varying between frames.
【００１３】また、請求項２の液晶表示装置では、請求
項１に記載の液晶表示装置は、夫々複数ビットの階調デ
ータを入力し、ＴＦＴのソース駆動電圧を生成する複数
のＤ／Ａコンバータ（単位Ｄ／ＡコンバータＤＡ1 〜Ｄ
Ａｎ）を持つものであり、前記の可変する手段はこのＤ
／Ａコンバータの変換用基準電圧（Ｖref ）を切替える
もの（アナログスイッチ２５）であるようにする。Further, in the liquid crystal display device according to a second aspect, the liquid crystal display device according to the first aspect receives a plurality of bits of grayscale data, respectively, and a plurality of D / A converters for generating a source drive voltage of the TFT. (Unit D / A converter DA1 to D
An), and the means for changing the above is D
The analog reference voltage (Vref) of the A / A converter is switched (analog switch 25).
【００１４】また、請求項３の液晶表示装置では、請求
項２に記載の液晶表示装置において、１画面分の階調表
示を行う前記複数のフレームを第１，第２の２つのフレ
ーム（ＦＲ１，ＦＲ２）とし、前記Ｄ／Ａコンバータは
第１フレームで階調データの下位ビット（Ｄ０〜Ｄ３な
ど）を入力し、第２フレームで同じく上位ビット（Ｄ４
〜Ｄ７など）を入力するようにし、前記の可変する手段
が切替える第２フレームの変換用基準電圧（Ｖref+′,
Ｖref-′）を第１フレームの変換用基準電圧（Ｖref+，
Ｖref-）に上位ビットで表し得る階調の総数（２4 ＝１
６など）を乗じた値とするようにする。Further, in the liquid crystal display device according to a third aspect, in the liquid crystal display device according to the second aspect, the plurality of frames for performing gradation display for one screen are divided into first and second two frames (FR1). , FR2), the D / A converter inputs the lower bits (D0 to D3, etc.) of the grayscale data in the first frame, and similarly inputs the upper bits (D4 in the second frame).
~ D7) is input, and the conversion reference voltage (Vref + ', Vref +',
Vref- ') is the reference voltage (Vref +,
The total number of gradations that can be represented by Vref-) in the upper bits (2 4 = 1
6) and the like.
【００１５】[0015]
【作用】１画面分の階調を目の残像効果を利用して実現
する複数フレームの各フレームともＤ／Ａコンバータの
入力階調データのＤ／Ａ変換による階調変化機能を生か
しつつ、且つ階調の単位となる電圧の大きさ（従ってＤ
／Ａコンバータの基準電圧の大きさ）をフレーム毎に切
替える。In each frame of a plurality of frames for realizing the gradation of one screen by utilizing the afterimage effect of the eyes, while utilizing the gradation changing function by the D / A conversion of the input gradation data of the D / A converter, The magnitude of the voltage that is the unit of gradation (hence D
(The magnitude of the reference voltage of the / A converter) is switched for each frame.
【００１６】例えば４ビット入力のＤ／Ａコンバータを
用いて、１画面を第１フレームと第２フレームの２つの
フレーム変調方式で表現するものとし、Ｄ／Ａコンバー
タに入力変換させる階調データを第１フレームでは全８
ビットのうちの下位４ビット，第２フレームでは同じく
上位４ビットとし、第２フレームにおけるＤ／Ａコンバ
ータの基準電圧を第１フレームにおける同基準電圧の２
4 ＝１６倍とし、等価的に８ビット入力のＤ／Ａコンバ
ータを用いた場合と同等の階調を実現する。For example, it is assumed that a 4-bit input D / A converter is used to represent one screen by two frame modulation methods, a first frame and a second frame, and gradation data to be input and converted by the D / A converter is 8 in the first frame
The lower 4 bits of the bits and the upper 4 bits of the second frame are similarly set, and the reference voltage of the D / A converter in the second frame is set to 2 of the same reference voltage in the first frame.
4 = 16 times and equivalently realizes the same gradation as when an 8-bit input D / A converter is used.
【００１７】[0017]
【実施例】図１は本発明の一実施例としてのソースドラ
イバの構成を示すブロック図である。同図のソースドラ
イバ２内において、２３Ａは４ビット入力のｎ個の単位
Ｄ／ＡコンバータＤＡ１，ＤＡ２，・・・ＤＡｉ，・・
・ＤＡｎ（一般にはＤＡｉとする）を持つＤ／Ａコンバ
ータアレー、２５はこのＤＡコンバータアレー２３Ａに
与える基準電圧Ｖref を切替えるアナログスイッチであ
る。1 is a block diagram showing the configuration of a source driver as an embodiment of the present invention. In the source driver 2 of the figure, 23A is a 4-bit input n unit D / A converter DA1, DA2, ... DAi, ...
D / A converter array having DAn (generally DAi), and 25 is an analog switch for switching the reference voltage Vref applied to the DA converter array 23A.
【００１８】この例では図２で述べるように第１フレー
ムＦＲ１と第２フレームＦＲ２の２つのフレームで１画
面分の階調を表すものとし、Ｄ／Ａコンバータアレー２
３Ａの各単位Ｄ／ＡコンバータＤＡ１〜ＤＡｎには図外
のタイミングコントローラ４から、シフトレジスタ２
１，データラッチ２２を介して第１フレームＦＲ１の表
示期間には夫々の単位Ｄ／Ａコンバータの駆動対象とな
る各色画素の８ビット（Ｄ０〜Ｄ７）の階調データのう
ち、下位４ビット（Ｄ０〜Ｄ３）が入力され、第２フレ
ームＦＲ２の表示期間には上位４ビット（Ｄ４〜Ｄ７）
が入力されるものとする。In this example, as shown in FIG. 2, it is assumed that two frames, that is, the first frame FR1 and the second frame FR2, represent the gradation of one screen, and the D / A converter array 2
For each of the unit D / A converters DA1 to DAn of 3A, a shift controller 2
1, through the data latch 22, during the display period of the first frame FR1, among the 8-bit (D0 to D7) gradation data of each color pixel to be driven by each unit D / A converter, the lower 4 bits ( D0 to D3) are input, and the upper 4 bits (D4 to D7) in the display period of the second frame FR2.
Shall be entered.
【００１９】そして各単位Ｄ／ＡコンバータＤＡ１〜Ｄ
Ａｎに与えられる基準電圧（つまり最大のＤ／Ａ変換出
力電圧）Ｖref は、第１フレームＦＲ１と第２フレーム
ＦＲ２との切替を示すフレーム切替信号２６によって切
替わるアナログスイッチ２５の切替動作によって、第１
フレームＦＲ１の表示期間ではＶref+，Ｖref-となり、
第２フレームＦＲ２の表示期間ではＶref+′, Ｖref-′
となる。Each unit D / A converter DA1-D
The reference voltage (that is, the maximum D / A conversion output voltage) Vref given to An is changed by the switching operation of the analog switch 25 that is switched by the frame switching signal 26 indicating the switching between the first frame FR1 and the second frame FR2. 1
In the display period of the frame FR1, it becomes Vref +, Vref-,
During the display period of the second frame FR2, Vref + ′, Vref− ′
Becomes
【００２０】なお、ソースドライバ２Ａの駆動対象の色
画素（換言すればこの色画素に対応するＴＦＴ）は水平
（行）方向にｎ個，垂直（列）方向にｍ個並んでいるも
のとし、一般にｉ列目のｊ行目に配列されている色画素
をＰｉｊで表すものとすると、単位Ｄ／ＡコンバータＤ
Ａ１のアナログ出力端子Ａout から出力バッファ２４を
経たアナログ出力線としてのデータ線Ｓ（Ｓ１）は垂直
（列）方向に並ぶ色画素Ｐ（Ｐ１１〜Ｐ１ｍ）のＴＦＴ
のソースを駆動し、同様に単位Ｄ／ＡコンバータＤＡｎ
のアナログ出力端子Ａout から出力バッファ２４を経た
アナログ出力線としてのデータ線Ｓ（Ｓｎ）は垂直
（列）方向に並ぶ色画素Ｐ（Ｐｎ１〜Ｐｎｍ）のＴＦＴ
のソースを駆動する。It is assumed that n color pixels to be driven by the source driver 2A (in other words, TFTs corresponding to these color pixels) are arranged in the horizontal (row) direction and m in the vertical (column) direction. Generally, if the color pixels arranged in the i-th column and the j-th row are represented by Pij, the unit D / A converter D
The data line S (S1) as an analog output line from the analog output terminal Aout of A1 via the output buffer 24 is a TFT of color pixels P (P11 to P1m) arranged in the vertical (column) direction.
Drive the source of the
The data line S (Sn) as an analog output line passing from the analog output terminal Aout to the output buffer 24 is a TFT of color pixels P (Pn1 to Pnm) arranged in the vertical (column) direction.
Drive the source of.
【００２１】図３は第１フレームＦＲ１の表示期間と第
２フレームＦＲ２の表示期間とで切替えられる基準電圧
Ｖref の大きさを示す。第１フレームＦＲ１の表示期間
にＤ／Ａコンバータアレー２３Ａに与える基準電圧Ｖre
f+，Ｖref-を夫々正負の等しい大きさＶｕとすると、第
２フレームＦＲ２の表示期間に与える基準電圧Ｖref
+′, Ｖref-′を夫々正負の等しい２4 ＝１６倍の大き
さ１６Ｖｕとする。FIG. 3 shows the magnitude of the reference voltage Vref which is switched between the display period of the first frame FR1 and the display period of the second frame FR2. Reference voltage Vre applied to the D / A converter array 23A during the display period of the first frame FR1
When f + and Vref- have the same positive and negative magnitude Vu, respectively, the reference voltage Vref applied in the display period of the second frame FR2 is given.
Let + 'and Vref-' be 16 Vu, which is 2 4 = 16 times the positive and negative, respectively.
【００２２】図２は単位Ｄ／ＡコンバータＤＡｉの出力
波形としてのソース駆動電圧ＶDA（つまりデータ線Ｓ
（Ｓｉ）の出力電圧）の波形の例を示す。なお、この例
では簡単のため垂直，１列に並ぶ色画素の数は３つであ
るものとし、時間軸上の１，２，３の番号は夫々データ
線Ｓｉに接続されたこの３つの色画素Ｐｉ１〜Ｐｉ３に
対応している。FIG. 2 shows the source drive voltage VDA (that is, the data line S) as the output waveform of the unit D / A converter DAi.
An example of a waveform of (Si) output voltage) is shown. In this example, for the sake of simplicity, it is assumed that the number of color pixels arranged vertically in one column is three, and the numbers 1, 2, and 3 on the time axis are the three colors connected to the data line Si, respectively. It corresponds to the pixels Pi1 to Pi3.
【００２３】同図に示すように画面周期Ｔｐは１６ｍｓ
のフレーム周期Ｔｆを持つ第１フレームＦＲ１と第２フ
レームＦＲ２とで構成され、第１フレームＦＲ１と第２
フレームＦＲ２との表示階調の単位となるキザミの大き
さ（分解能）の比は夫々の表示期間におけるＤ／Ａコン
バータアレー２３Ａへの基準電圧に対応して１：１６と
なり、この２つのフレームＦＲ１とＦＲ２によって目の
残像効果を利用し等価的に８ビット階調データＤ０〜Ｄ
７に相当する階調表示を実現することができる。またこ
の場合、２フレームによって１画面を表示するのでフリ
ッカも少なくなる。As shown in the figure, the screen cycle Tp is 16 ms.
The first frame FR1 and the second frame FR2 having the frame period Tf of
The ratio of the size (resolution) of the flaw, which is a unit of display gradation, to the frame FR2 is 1:16 corresponding to the reference voltage to the D / A converter array 23A in each display period, and these two frames FR1 And FR2 equivalently use the afterimage effect of the eyes to 8-bit gradation data D0 to D
It is possible to realize gradation display corresponding to 7. Further, in this case, since one screen is displayed by two frames, flicker is reduced.
【００２４】[0024]
【発明の効果】本発明によれば１画面分の等価的な階調
を目の残像効果を利用して複数フレームで表すことと
し、液晶パネルのＴＦＴのソースを駆動するソースドラ
イバのＤ／Ａコンバータに入力階調データのＤＡ変換を
行わせつつ、且つＤ／Ａコンバータの変換の基準電圧の
大きさを上記複数フレーム間で切替えることによって、
色画素の階調の単位となるキザミの大きさをフレーム間
で可変するようにしたので、Ｄ／Ａコンバータの入力階
調データ線のビット数を少なくしながら、より多くの階
調表示を実現することができる。According to the present invention, the equivalent gray scale of one screen is represented by a plurality of frames by utilizing the afterimage effect of the eyes, and the D / A of the source driver for driving the source of the TFT of the liquid crystal panel is used. By causing the converter to perform the DA conversion of the input gradation data, and switching the magnitude of the conversion reference voltage of the D / A converter between the plurality of frames,
Since the size of the flaw, which is the unit of the gradation of the color pixel, is made variable between frames, more gradation display is realized while reducing the number of bits of the input gradation data line of the D / A converter. can do.
【００２５】例えば４ビットのＤ／Ａコンバータを用い
２つのフレームで１画面を表示することとし、第１フレ
ームと第２フレームのＤ／Ａ変換基準電圧を１：１６の
比で切替えるようにすれば、２フレームで８ビットの階
調が表現できることになり、フリッカが少ない精細な階
調表示が可能となる。For example, a 4-bit D / A converter is used to display one screen in two frames, and the D / A conversion reference voltage of the first frame and the second frame is switched at a ratio of 1:16. For example, 8-bit gradation can be expressed in 2 frames, and fine gradation display with less flicker can be realized.
【図１】本発明の一実施例としてのソースドライバの要
部構成を示すブロック回路図FIG. 1 is a block circuit diagram showing a main configuration of a source driver as an embodiment of the present invention.
【図２】図２のＤ／Ａコンバータの駆動出力の波形例を
示す図FIG. 2 is a diagram showing an example of a drive output waveform of the D / A converter of FIG.
【図３】図２のＤ／Ａコンバータの基準電圧の波形例を
示す図FIG. 3 is a diagram showing an example of a reference voltage waveform of the D / A converter of FIG.
【図４】多階調表示の液晶表示装置の構成例を示すブロ
ック回路図FIG. 4 is a block circuit diagram showing a configuration example of a liquid crystal display device for multi-gradation display.
【図５】従来のソースドライバの構成例を示すブロック
回路図FIG. 5 is a block circuit diagram showing a configuration example of a conventional source driver.
【図６】従来のＦＲＣ方式によるＤ／Ａコンバータの駆
動出力の波形例を示す図FIG. 6 is a diagram showing a waveform example of drive output of a D / A converter according to a conventional FRC method.
１ ＴＦＴパネル ２ ソースドライバ ３ ゲートドライバ ４ タイミングコントローラ ２１ シフトレジスタ ２２ データラッチ ２３Ａ Ｄ／Ａコンバータアレー ２４ 出力バッファ ＤＡ１〜ＤＡｉ〜ＤＡｎ 単位Ｄ／Ａコンバータ ２５ アナログスイッチ ２６ フレーム切替信号 Ｖref （Ｖref+，Ｖref-，Ｖref+′，Ｖref-′） 基準
電圧 Ｓ（Ｓ１〜Ｓｉ〜Ｓｎ） データ線 ＶDA ソース駆動電圧 Ｐ（Ｐ１１〜Ｐｎｍ）色画素 Ｔｐ 画面周期 Ｔｆ フレーム周期 ＦＲ（ＦＲ１，ＦＲ２） フレーム1 TFT Panel 2 Source Driver 3 Gate Driver 4 Timing Controller 21 Shift Register 22 Data Latch 23 A D / A Converter Array 24 Output Buffer DA1 to DAi to DAn Unit D / A Converter 25 Analog Switch 26 Frame Switching Signal Vref (Vref +, Vref- , Vref + ', Vref-') Reference voltage S (S1 to Si to Sn) Data line VDA Source drive voltage P (P11 to Pnm) Color pixel Tp Screen cycle Tf Frame cycle FR (FR1, FR2) frame
Claims (3)
の残像効果を利用し所定周期の複数のフレームを用いて
行う液晶表示装置において、 ＴＦＴのソース駆動電圧の階調の単位となる大きさを前
記のフレーム間で可変する手段を備えたことを特徴とす
る液晶表示装置。1. A liquid crystal display device which performs gradation display for one screen of a TFT panel by using a plurality of frames of a predetermined cycle by utilizing the afterimage effect of eyes, and a unit of gradation of a source drive voltage of a TFT. A liquid crystal display device comprising means for varying the size between the frames.
駆動電圧を生成する複数のＤ／Ａコンバータを持つもの
であり、前記の可変する手段はこのＤ／Ａコンバータの
変換用基準電圧を切替えるものであることを特徴とする
液晶表示装置。2. The liquid crystal display device according to claim 1, comprising a plurality of D / A converters for respectively inputting a plurality of bits of gradation data and generating a source drive voltage of the TFT, The liquid crystal display device is characterized in that the means for switching is to switch the conversion reference voltage of the D / A converter.
第２の２つのフレームとし、 前記Ｄ／Ａコンバータは第１フレームで階調データの下
位ビットを入力し、第２フレームで同じく上位ビットを
入力するようにし、 前記の可変する手段が切替える第２フレームの変換用基
準電圧を第１フレームの変換用基準電圧に上位ビットで
表し得る階調の総数を乗じた値とするようにしたことを
特徴とする液晶表示装置。3. The liquid crystal display device according to claim 2, wherein the plurality of frames for performing gradation display for one screen are
In the second two frames, the D / A converter inputs the lower bits of the grayscale data in the first frame and inputs the upper bits in the second frame, and the variable means switches the second frame. A liquid crystal display device, wherein the conversion reference voltage of the frame is set to a value obtained by multiplying the conversion reference voltage of the first frame by the total number of gradations that can be represented by upper bits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3650695A JPH08234697A (en) | 1995-02-24 | 1995-02-24 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3650695A JPH08234697A (en) | 1995-02-24 | 1995-02-24 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08234697A true JPH08234697A (en) | 1996-09-13 |
Family
ID=12471723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3650695A Pending JPH08234697A (en) | 1995-02-24 | 1995-02-24 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08234697A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998048317A1 (en) * | 1997-04-18 | 1998-10-29 | Seiko Epson Corporation | Circuit and method for driving electrooptic device, electrooptic device, and electronic equipment made by using the same |
| JP2002169517A (en) * | 2000-12-04 | 2002-06-14 | Matsushita Electric Ind Co Ltd | Method and device for driving active matrix type liquid crystal display |
| KR100388799B1 (en) * | 2001-04-11 | 2003-06-25 | (주)더블유에스디 | Source driver for TFT-LCD |
| WO2004059609A1 (en) * | 2002-12-27 | 2004-07-15 | Koninklijke Philips Electronics N.V. | Digital-analogue converter for generating grey scale voltage |
| KR100525614B1 (en) * | 1997-04-18 | 2005-12-21 | 세이코 엡슨 가부시키가이샤 | Circuit and method for driving electrooptic device , electrooptic device, and electronic equipment made by using the same |
| JP2006209056A (en) * | 2005-01-24 | 2006-08-10 | Samsung Sdi Co Ltd | Liquid crystal display device |
| US7868855B2 (en) | 2006-09-22 | 2011-01-11 | Samsung Mobile Display Co., Ltd. | Driving circuit and organic light emitting diode display device thereof |
| US8194009B2 (en) | 2004-05-21 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and driving method thereof |
| US8896639B2 (en) | 1999-03-26 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
-
1995
- 1995-02-24 JP JP3650695A patent/JPH08234697A/en active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380917B2 (en) | 1997-04-18 | 2002-04-30 | Seiko Epson Corporation | Driving circuit of electro-optical device, driving method for electro-optical device, and electro-optical device and electronic equipment employing the electro-optical device |
| US6674420B2 (en) | 1997-04-18 | 2004-01-06 | Seiko Epson Corporation | Driving circuit of electro-optical device, driving method for electro-optical device, and electro-optical device and electronic equipment employing the electro-optical device |
| WO1998048317A1 (en) * | 1997-04-18 | 1998-10-29 | Seiko Epson Corporation | Circuit and method for driving electrooptic device, electrooptic device, and electronic equipment made by using the same |
| KR100525614B1 (en) * | 1997-04-18 | 2005-12-21 | 세이코 엡슨 가부시키가이샤 | Circuit and method for driving electrooptic device , electrooptic device, and electronic equipment made by using the same |
| US9704444B2 (en) | 1999-03-26 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US8896639B2 (en) | 1999-03-26 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9373292B2 (en) | 1999-03-26 | 2016-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2002169517A (en) * | 2000-12-04 | 2002-06-14 | Matsushita Electric Ind Co Ltd | Method and device for driving active matrix type liquid crystal display |
| KR100388799B1 (en) * | 2001-04-11 | 2003-06-25 | (주)더블유에스디 | Source driver for TFT-LCD |
| CN100401362C (en) * | 2002-12-27 | 2008-07-09 | 统宝香港控股有限公司 | Digital-analogue converter for generating grey scale voltage |
| JP2006512609A (en) * | 2002-12-27 | 2006-04-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Gradation voltage output device |
| KR101007411B1 (en) * | 2002-12-27 | 2011-01-12 | 티피오 홍콩 홀딩 리미티드 | Digital-analogue converter for generating grey scale voltage |
| WO2004059609A1 (en) * | 2002-12-27 | 2004-07-15 | Koninklijke Philips Electronics N.V. | Digital-analogue converter for generating grey scale voltage |
| US8194009B2 (en) | 2004-05-21 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and driving method thereof |
| JP2006209056A (en) * | 2005-01-24 | 2006-08-10 | Samsung Sdi Co Ltd | Liquid crystal display device |
| US7868855B2 (en) | 2006-09-22 | 2011-01-11 | Samsung Mobile Display Co., Ltd. | Driving circuit and organic light emitting diode display device thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100849808B1 (en) | Driving circuit for displaying | |
| JP5261449B2 (en) | Source driver | |
| JP4140779B2 (en) | Liquid crystal panel driving apparatus and driving method thereof | |
| KR100498542B1 (en) | data drive IC of LCD and driving method of thereof | |
| US8031154B2 (en) | Display device | |
| US7710385B2 (en) | Apparatus and method for driving liquid crystal display device | |
| JPH11102174A (en) | Liquid crystal display device | |
| JPH1195729A (en) | Signal line driving circuit for liquid crystal display | |
| KR101278001B1 (en) | Driving liquid crystal display and apparatus for driving the same | |
| JPH08234697A (en) | Liquid crystal display device | |
| KR101264697B1 (en) | Apparatus and method for driving liquid crystal display device | |
| KR101363652B1 (en) | LCD and overdrive method thereof | |
| KR101388350B1 (en) | Source driver integrated circuit and liquid crystal display using the same | |
| JPH0580722A (en) | Multi-level driving method for liquid crystal display device, and circuit therefor | |
| JPH07306660A (en) | Gradation driving circuit for liquid crystal display device and gradation driving method therefor | |
| KR101443390B1 (en) | Data modulation method, liquid crystal display device having the same and driving method thereof | |
| KR20080032388A (en) | Driving liquid crystal display and apparatus for driving the same | |
| JP3165479B2 (en) | Driving method of color display device | |
| JPH07104716A (en) | Display device | |
| KR101201332B1 (en) | Driving liquid crystal display and apparatus for driving the same | |
| KR101351922B1 (en) | Lcd device and driving method thereof | |
| KR100864975B1 (en) | Apparatus and method of driving liquid crystal display device | |
| JPH06161391A (en) | Liquid crystal driving circuit | |
| KR20070063640A (en) | Liquid crystal display and method of driving the same | |
| KR100926103B1 (en) | Driving liquid crystal display device and method of driving the same |