JPH0823197A - 表面実装用素子の位置決め方法及び実装用プリント配線板 - Google Patents

表面実装用素子の位置決め方法及び実装用プリント配線板

Info

Publication number
JPH0823197A
JPH0823197A JP6155901A JP15590194A JPH0823197A JP H0823197 A JPH0823197 A JP H0823197A JP 6155901 A JP6155901 A JP 6155901A JP 15590194 A JP15590194 A JP 15590194A JP H0823197 A JPH0823197 A JP H0823197A
Authority
JP
Japan
Prior art keywords
qfp
wiring board
printed wiring
pad
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6155901A
Other languages
English (en)
Inventor
Akira Otsuka
昭 大塚
Takeshi Miura
健 三浦
Hideyuki Hatanaka
英之 畑中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASAKA DENSHI KK
Original Assignee
ASAKA DENSHI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASAKA DENSHI KK filed Critical ASAKA DENSHI KK
Priority to JP6155901A priority Critical patent/JPH0823197A/ja
Priority to US08/499,772 priority patent/US5617180A/en
Publication of JPH0823197A publication Critical patent/JPH0823197A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

(57)【要約】 【目的】 QFPを表面実装する際に、正確な位置決め
を短時間に達成し得る簡便な手段を提供する。 【構成】 QFP表面実装用のプリント配線板における
四辺のパッド列の各列端のパッド8個の少なくとも3個
のパッドの各々の外端側にQFPの位置決め用の突起を
当該パッドに接続または近接して設け、QFP素子のリ
ードピンを該位置決め用突起に接触させながら位置決め
し、パッド部に合わせてQFP素子を載置し、固定す
る、実装用素子の位置決め方法、及びそれに用いる表面
実装用プリント配線板。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、QFPを表面実装する
際に正確な位置決めの可能な表面実装用素子の位置決め
方法及びそれに用いる表面実装用プリント配線板に関す
る。
【0002】
【従来の技術】プリント配線板に電子素子を実装する技
術としてはSMT(SurfaceMount Tch
nology;表面実装技術)が一般化してきている。
表面実装用の素子としては、SOP(Small Ou
tline Package)、QFP(Quad F
lat Package)、PLCC(Plastic
Leaded Chip Carrier)、LCC
(Leadless Chip Carrier)など
がある。SMTの普及は素子の小型化、軽量化を促進
し、またICやLSI等の高性能化と相俟って、素子の
リード本数は増加し、リード間のピッチはどんどん狭く
なる方向に進んでいる。
【0003】例えば、QFPの場合でリード間のピッチ
が、従来は0.65mmであったのが、最近は0.5m
mになり、更には0.3mmのものも市場に出てきてい
る。QFPをプリント配線板に実装する場合、通常、配
線板に設けられたQFPのリードに対応するパッド上に
クリーム半田をスクリーン印刷し、その上にQFPを載
せ、加熱により半田をリフローさせ固着する。配線板上
にQFPを載せる場合、自動装着による場合と手作業に
よる方法とがある。自動装着機による場合は、配線板上
に設けられた2ケ所の基準穴からの距離をNC装置にプ
ログラム化し、これにより実装するが、基準孔の精度の
関係で僅かなズレが生じる場合がある。また、手作業に
よる場合は0.5mmになると効率よく正確に位置決め
するというのが難しいというのが現状である。自動装着
機も画像認識装置がついていればピッチが0.3mm程
度でも正確に位置決めし装着することができるが、その
精度の点で不充分な面がある。又、画像認識装置の付い
た自動装着機は高価であるため、生産量との関係で中小
企業などでは導入が難しい。
【0004】
【発明が解決しようとする課題】表面実装用のリード間
のピッチの小さいQFPをプリント配線板に実装する際
に、効率よく、かつ、正確に位置決め可能な方法、及び
それに用いるプリント配線板の提供を目的とする。
【0005】
【課題を解決するための手段】本願発明はこの課題を解
決したものであり、QFP表面実装用のプリント配線板
における四辺のパッド列の各列端のパッド8個の少なく
とも3個のパッドの各各の外端側にQFPの位置決め用
の突起を当該パッドに接続または近接して設け、QFP
素子のリードピンを該位置決め用突起に接触させながら
位置決めし、パッド部に合わせてQFP素子を載置し、
固定することを特徴とする、実装用素子の位置決め方
法、及びQFP表面実装用のプリント配線板における四
辺のパッド列の各列端のパッド8個の少なくとも3個の
パッドの各々の外端側にQFPの位置決め用の突起を当
該パッドに接続または近接して設けてなる、表面実装用
プリント配線板に関する。
【0006】現在使用されているQFPは、4辺形の4
辺にリードピンが出ており、ピン数としては、100本
から200余本のものが多く、ピン間のピッチは0.8
mm程度から0.3mmの狭いピッチのものもみられ
る。配線板のパッドピッチもそれに対応して図1に示す
ように4辺形に配列されている。パッドのピッチが0.
5mmという場合は、パッド1個の幅が250μmとす
るとパッド間の間隙は0.25mmになる。
【0007】パッドの形成は、通常の回路パターンと同
様に形成される。厚さは60±20μm程度である。本
発明において位置決め用突起又は搭載部は、四辺形に配
列されたパッド列の一番端のパッドに接続して、または
近接してパッド部の形成と同時に形成される。近接して
形成される場合は、突起部又は成形体の最端部がパッド
の端部より0.1mm以内の位置になるように形成され
る。突起の設定可能なパッドは、一組のパッドにおいて
全部で8個可能であるが本発明の目的を達成するために
は、最低3個の突起があれば良い。基板上のX−Y方向
は+X方向、−X方向、+Y方向、−Y方向の4方向に
向けられるが、8個の突起部は、それぞれの方向に対し
2個の突起部がリードピンのずれを規制する効果を有す
る。従って、突起を3個にする場合の突起部3個の位置
関係は、4方向のうちの少なくとも3方向のずれ規制効
果を有するような位置関係にあることが必要であり、望
ましくは4方向を抑える位置関係に突起部を配すること
が好ましい。突起を3個にする場合の例として、四辺形
の一隅の向かい合っているパッド2個に設け、残り1個
は前記パッド部の対角線の位置関係にあるパッドに設け
る場合があげられる。突起は、通常、柱状または球状で
あり、その大きさ(高さ又は直径)は通常0.1〜1.
0mm、好ましくは0.2〜0.4mmである。高さ又
は直径が0.1mmより小さくなると位置決めの効果が
得られにくくなり、1.0mmより大きいとスクリーン
印刷時や実装後の後工程で障害になりがちである。
【0008】QFP表面実装用のプリント配線板におい
て突起を設ける方法は、プリント配線板の回路形成手段
(プリントアンドエッチ法)を利用して行われる。例え
ば、プリント配線板の回路形成手段により突起搭載部を
パッドに接続または近接して設け当該搭載部に突起形成
用の成形体を搭載し固着する方法、又はパッドと位置決
め用の突起をプリント配線板の回路形成手段によって形
成する方法などがあげられる。
【0009】前者のプリント配線板の回路形成手段によ
り突起搭載部をパッドに接続または近接して設け当該搭
載部に突起形成用の成形体を搭載し固着する場合は、突
起搭載部は通常、中抜きとし、その形状は突起形成用の
成形体を搭載できればよく、円形、三角形、四角形、等
の形状が適宜決定される。搭載部の寸法は成形体の大き
さや搭載部の厚さなどにより決められる。突起形成用の
成形体は柱状でも、塊状、例えば球状(ボール状)でも
よい。成形体の材質(材料)は、例えば金属、セラミッ
クス、ガラス及びプラスチックからなる群から選択され
る材料があげられ、金属としては半田、ニッケル、銅、
金、銀などがあげられるがこれに限定されるものではな
い。半田ボールは好適に用いられる。突起搭載部にセッ
トされた成形体は接着剤などにより基板に固着される。
この場合は、成形体搭載部に予め接着剤を塗布してお
き、その上に成形体をセットした後、加熱又は常温によ
り硬化させ固着される。また、成形体として半田ボール
を用いた場合は、ボールをセットした後、加熱によりボ
ールの表面を僅かに溶融し、搭載部に融着することも可
能である。このようにして融着された半田ボールは、Q
FPの位置決めに使用された後は、クリーム半田のリフ
ロー時に搭載部上に溶融し、ボールの形状を消失する。
この場合、高融点の半田ボールを使用すればクリーム半
田のリフロー後もボールの形状をそのまま残すことがで
きる。
【0010】後者のパッドと位置決め用の突起をプリン
ト配線板の回路形成手段によって形成する方法も、従来
のプリント配線板の回路形成手段、すなわち公知のメッ
キ技術、露光、現像などの写真法によるレジスト形成技
術、エッチング技術,レジストや半田剥離技術、スクリ
ーン印刷技術、マスクフィルムの位置合わせ技術などを
適宜組み合わせることにより行うことができる。その一
例として、例えば、必要に応じ銅メッキした銅張積層板
の非パッド形成部にエッチングレジスト層を形成し、露
出した銅箔部に銅メッキ及び半田メッキをし、突起形成
部を除く部分に更にエッチングレジスト層を形成し、突
起形成部の半田を除去し、当該除去部分に銅メッキ及び
半田メッキを順次施し、エッチングレジスト層を溶解除
去した後、ハンダメッキ層をレジストとして不要部の銅
をエッチング除去することにより、パッドと位置決め用
の突起を同時に形成する方法があげられる。
【0011】本発明のQFP実装用素子の位置決め方法
においては、四辺のパッド列の各列端のパッド8個の少
なくとも3個のパッドの各々の外端側にQFPの位置決
め用の突起を当該パッドに接続または近接して設けた前
記の表面実装用のプリント配線板を用い、QFP素子の
リードピンを前記位置決め用突起に接触させながら位置
決めし、パッド部に合わせてQFP素子を載置し、固定
する。手作業による場合は、所定のQFPを少なくとも
3個の突起とリードピンを接触させながらX−Y方向に
位置合わせをし、決められた位置に置く。その後で、糸
半田を用いリードピンと溶着する。実装に自動装着機を
用いる場合は、パッド上にスクリーン印刷によりクリー
ム半田を塗布する。スクリーンには突起の当たる部分に
は穴を開けておき、印刷の際に障害にならないようにし
ておくことが必要である。半田塗布後、自動装着機によ
りQFPを基板の上に装着する。その後で加熱により半
田をリフローし、溶融固着させる。
【0012】
【作用、効果】本発明の位置決め方法を手作業により実
施する場合は、QFPのリードピンをプリント配線板上
のパッドに合わせて載せる。その際、4辺の端部にある
リードピンと位置決め用突起を接触させながらX−Y方
向に位置合わせをし、規定の位置に置く。パッド部及び
突起部の基底部分(突起形成用成形体を搭載する場合は
搭載部)の厚さは大体60±20μm程度であり、突起
はその上に突き出た状態になっている。従って、QFP
のリードピンを突起と接触させながら位置合わせする場
合、辺の端部にあるリードピンは、3個の突起に接触す
る形で位置合わせをすることが可能であり、その結果、
位置ずれも許容範囲内におさめることができ、且つ短時
間でQFPを配線板上に位置決めすることができる。
【0013】NC付き自動装着機を用いて位置決めする
場合は、パッド部にクリーム半田をスクリーン印刷法に
より塗布する。その後、自動装着機によりQFPを配線
板上の決められた位置に装着する。この場合、QFPは
配線板の端部に設けられた2個の基準穴からの位置(距
離)をNC装置により決められ、それに合わせて配線板
上に装着される。従って、基準穴位置の精度が悪けれ
ば、それに合わせて設定されるQFPの位置の精度も僅
かにずれることになる。自動装着の場合は、手作業の場
合と異なり、僅かなずれの場合が多いがその僅かのずれ
もリードピンのピッチが狭くなると問題になることがあ
る。位置がずれてQFPが装着されると、端部のリード
ピンが突起の柱状又は球面上の一部にかかるような状態
で装着されるが、装着機の端子が装着した瞬間に軽くQ
FPを配線板に圧着する力が働くため、不安定な状態で
板上に置かれたQFPのリードピンは突起の斜面を滑り
落ち安定した状態になり、正規の位置に装着される。ま
た、端部のリードピンが突起の柱状又は球面上の一部に
かかるような状態でQFPが装着された場合でも、外端
部のリードピン以外はパッド上のクリーム半田と接する
状態にあり、加熱により溶融したリードピンとパッドと
の間にある半田は表面張力が小さくなろうとするため、
ずれているリードピンを正規の位置に引き込もうとする
力も働きQFPは正規の位置に装着される。
【0014】本発明のプリント配線板は、突起部がプリ
ント配線板の回路形成手段を利用して作成されるためそ
の精度が良いというメリットがある。従って、その突起
に合わせて位置決めされたQFPも位置精度が良く、正
規の位置からのずれが少ないため、本発明によれば短絡
による不良の発生も減少させることができる。また、本
発明の位置決め方法によれば、従来法により熟練作業者
が位置決めする場合と比較して位置決め所要時間を、ほ
ぼ1/5以下に短縮することが可能である。さらに、必
ずしも熟練作業者を必要とせずにQFP表面実装をする
ことができる。
【0015】
【実施例】以下に実施例をあげて説明する。 実施例1 0.5mmピッチ208ピンのQFP5個、0.5mm
ピッチ176ピンのQFP4個、及び0.65mmピッ
チ100ピンのQFP4個を搭載する265mm×31
0mmのサイズの基板に、QFP素子の各々を手作業に
より位置決めして載置し、対角線位置の2ケ所を半田で
仮止めし固定する実験を行った。QFPの位置決め用の
突起搭載部(直径0.6mmの円形の中心を径0.2m
mの円形に中抜きした環状形を有し、この環状形の一部
がパッド部に重なるようにパッド部と接続している)を
備えたプリント配線板を、回路形成手段によって製造
し、この突起搭載部の一隅の向かい合っている搭載部と
当該搭載部の対角線の位置関係にある搭載部に直径0.
3mmの半田ボール1をそのボールがパッド2の外端部
と接するように搭載し、加熱して半田ボールの表面を僅
かに溶融し搭載部に部分融着により固着して、本発明の
QFP表面実装用プリント配線板を製造した(図1及び
図2;図2は図1のA−A線断面の端面図;図1、図2
共にリードピンの数は一部省略して示してある)。得ら
れた配線板に上記各QFP素子(図3、図4)を素子の
リードピン4と半田ボール1を接触させながら位置決め
し固定し(図5)、位置決めに要した時間を測定した。
また、比較のため、上記半田ボールを搭載しないプリン
ト配線板についても同様の実験を行い、固定する前の位
置決めに要した時間を測定した。その結果を下表に示
す。
【0016】 表1 LSIパッケージの手作業による位置決めに要した時間(分) 比較例 実施例 (半田ボールなし) (半田ボールあり) 1. 0.5 ピッチ 208ピン 5個 12.5分 2.5分 2. 0.5 ピッチ 176ピン 4個 8.0分 1.2分 3. 0.65ピッチ 100ピン 4個 6.0分 1.0分 合計 26.5分 4.7分
【0017】表1から明らかなように、位置決めに要し
た作業時間は半田ボールなしの場合と比較して、208
ピンの場合は1/5、176ピンの場合は3/20、1
00ピンの場合は1/6に各々、短縮された。また、比
較例の場合は熟練した作業者でないとできなかったが、
実施例の場合は初心者でも実施できるという大きなメリ
ットがあった。
【0018】実施例2 QFP表面実装用プリント配線板におけるパッドとQF
Pの位置決め用の突起を下記工程のプリント配線板の回
路形成手段によって同時に製造した。 (1) 厚さ18μm の銅箔で回路を形成した表面実装用プリ
ント配線板にスルホール用銅メッキを施した。これによ
りパッド上に厚さ14μm の一次銅メッキ層が形成され
た。 (2) 一次銅メッキ上に感光性を有する厚さ40μm のドラ
イフィルムレジストAを張り合わせ、マスクフィルムを
介して露光現像し、図6のようなレジスト層14を形成さ
せた。 (3) 図7のようにレジスト層14に被覆されていない1次
銅メッキの部分に2次銅メッキ15 (厚さ15μm)を施し
た。 (4) 更に、1 次半田メッキ16 (厚さ10μm)をパッド位置
上及び位置ずれ防止突起位置上に施した。
【0019】(5) 厚さ40μm のドライフィルムレジスト
B(インクレジストでも可)を塗布し、マスクフィルム
を介して露光現像して図8のように、突起部位置のみ開
口させ、開口部の高さを約50μm にした。 (6) 更に、突起部位置の1次半田16を半田溶解液で除去
した(図8)。 (7) その後、3次銅メッキ18 (厚さ 100μm)及び 2次半
田メッキ19 (厚さ10μm)を突起部位置に施した(図9)
。この時は、突起部位置に電流が集中するため、メッ
キ時間 1時間で100 〜200 μの高さの突起部の形成が可
能である。 (8) ドライフィルムレジストA及びBを3%苛性ソーダ溶
液で溶解除去した (図10) 。
【0020】(9) 1次半田メッキ及び2次半田メッキを
エッチングレジストとして不要部の銅を図11のようにエ
ッチング除去した。エッチング後、半田メッキ16及び19
を溶解除去し、突起21及びパッド22を有するQFP表面
実装用プリント配線板を得た (図12) 。 得られたQFP表面実装用プリント配線板を用いて、Q
FP表面実装を行ったところ、実施例1と同様な結果が
得られた。
【図面の簡単な説明】
【図1】本発明の実装用プリント配線板の概略平面図で
ある。
【図2】図1のA−A線断面の端面図である。
【図3】QFPの概略平面図である。
【図4】QFPの概略側面図である。
【図5】QFPを本発明のプリント配線板に載置したも
のの概略斜視図である。
【図6】選択的にレジスト層を形成させた後の断面図で
ある。
【図7】1次銅半田メッキを施した後の断面図である。
【図8】突起部位置を除き、さらにレジスト層を形成さ
せ、半田メッキを除いた後の断面図である。
【図9】突起部位置に、3次銅メッキ及び2次半田メッ
キを施した後の断面図である。
【図10】レジストを溶解した後の断面図である。
【図11】半田メッキ層をレジストとしてエッチングし
た後の断面図である。
【図12】突起及びパッドを有する本発明のプリント配
線板の断面図である。
【符号の説明】
1 突起 2 パッド 3 基材 4 リードピン 5 QFP 11 基板 12 銅箔 13 1次銅メッキ 14 ドライフィルムレジストA 15 2次銅メッキ 16 1次半田メッキ 17 ドライフィルムレジストB 18 3次銅メッキ 19 2次半田メッキ 21 突起 22 パッド

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 QFP表面実装用のプリント配線板にお
    ける四辺のパッド列の各列端のパッド8個の少なくとも
    3個のパッドの各々の外端側にQFPの位置決め用の突
    起を当該パッドに接続または近接して設け、QFP素子
    のリードピンを該位置決め用突起に接触させながら位置
    決めし、パッド部に合わせてQFP素子を載置し、固定
    することを特徴とする、実装用素子の位置決め方法。
  2. 【請求項2】 QFP表面実装用のプリント配線板にお
    ける四辺のパッド列の各列端のパッド8個の少なくとも
    3個のパッドの各々の外端側にQFPの位置決め用の突
    起を当該パッドに接続または近接して設けてなる、表面
    実装用プリント配線板。
  3. 【請求項3】 QFP表面実装用のプリント配線板にお
    ける四辺のパッド列の各列端のパッド8個の少なくとも
    3個のパッドの各々の外端側にQFPの位置決め用の突
    起搭載部を当該パッドに接続または近接して設け、該搭
    載部に突起形成用の成形体を搭載し固着してなる、QF
    Pの位置決め用の突起を有する、請求項2記載の配線
    板。
  4. 【請求項4】 前記成形体が、金属、セラミックス、ガ
    ラス及びプラスチックからなる群から選択される材料の
    成形体である、請求項3記載の配線板。
  5. 【請求項5】 前記成形体が、ボール状の成形体であ
    る、請求項3記載の配線板。
  6. 【請求項6】 前記QFP表面実装用のプリント配線板
    におけるパッドとQFPの位置決め用の突起が、プリン
    ト配線板の回路形成手段によって形成されたものであ
    る、請求項2記載の配線板。
  7. 【請求項7】 QFP表面実装用のプリント配線板にお
    ける四辺のパッド列の各列端のパッド8個の少なくとも
    3個のパッドの各々の外端側にQFPの位置決め用の突
    起搭載部を当該パッドに接続または近接して設けてな
    る、表面実装用プリント配線板。
JP6155901A 1994-07-07 1994-07-07 表面実装用素子の位置決め方法及び実装用プリント配線板 Pending JPH0823197A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6155901A JPH0823197A (ja) 1994-07-07 1994-07-07 表面実装用素子の位置決め方法及び実装用プリント配線板
US08/499,772 US5617180A (en) 1994-07-07 1995-07-06 Apparatus for conveying photographic film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6155901A JPH0823197A (ja) 1994-07-07 1994-07-07 表面実装用素子の位置決め方法及び実装用プリント配線板

Publications (1)

Publication Number Publication Date
JPH0823197A true JPH0823197A (ja) 1996-01-23

Family

ID=15615996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6155901A Pending JPH0823197A (ja) 1994-07-07 1994-07-07 表面実装用素子の位置決め方法及び実装用プリント配線板

Country Status (1)

Country Link
JP (1) JPH0823197A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0817550A1 (en) * 1996-06-26 1998-01-07 NGK Spark Plug Co. Ltd. Circuit board with improved positioning means

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0817550A1 (en) * 1996-06-26 1998-01-07 NGK Spark Plug Co. Ltd. Circuit board with improved positioning means

Similar Documents

Publication Publication Date Title
JPH1116933A (ja) 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法
JP2001068836A (ja) プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
US6201193B1 (en) Printed circuit board having a positioning marks for mounting at least one electronic part
US6590285B1 (en) Method and composition for mounting an electronic component and device formed therewith
EP0817550B1 (en) Circuit board with improved positioning means
US20020000331A1 (en) Method for making an electronic circuit assembly
JPH0823197A (ja) 表面実装用素子の位置決め方法及び実装用プリント配線板
JPH11163044A (ja) プリント配線板および電子部品実装方法
JP2725665B2 (ja) プリント配線板製造方法
JP3211800B2 (ja) 電子部品パッケージ組立体
JP2692522B2 (ja) パッケージモジュール基板
JP3275413B2 (ja) リードフレームおよびその製造方法
JPH0936275A (ja) 表面実装型半導体装置の製造方法
JPH04184968A (ja) 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法
JPH09326412A (ja) ハンダボールの取り付け方法
JP3875407B2 (ja) 半導体パッケージ
JPS63174337A (ja) 半田バンプの形成方法
KR100202736B1 (ko) 스크린 프린트 장치의 인쇄회로기판 고정용 지그
KR101884431B1 (ko) 인쇄회로기판 및 그의 제조방법
JP3086125B2 (ja) 半導体チップへのバンプ形成方法および装置
JPS61172395A (ja) 電子部品取付方法
JPH0878482A (ja) フィルムキャリア、半導体パッケ−ジおよび半導体パッケ−ジの製造方法
CA1255014A (en) Round solder pad for surface mounting electronic devices and a surface mounting position incorporating such shaped pads
JPH09219580A (ja) 半田供給装置および供給方法
JP3214009B2 (ja) 半導体素子の実装基板および方法