JPH0822440A - 信号処理装置及びその負荷分散処理方法 - Google Patents

信号処理装置及びその負荷分散処理方法

Info

Publication number
JPH0822440A
JPH0822440A JP15714394A JP15714394A JPH0822440A JP H0822440 A JPH0822440 A JP H0822440A JP 15714394 A JP15714394 A JP 15714394A JP 15714394 A JP15714394 A JP 15714394A JP H0822440 A JPH0822440 A JP H0822440A
Authority
JP
Japan
Prior art keywords
processing
processing device
basic
signal
calculation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15714394A
Other languages
English (en)
Inventor
Naotoshi Shiba
直俊 柴
Kunizo Sakai
邦造 酒井
Takatoshi Kodaira
高敏 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15714394A priority Critical patent/JPH0822440A/ja
Publication of JPH0822440A publication Critical patent/JPH0822440A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】時間的に連続する信号の処理量が時々変化する
場合に、処理の中断なく複数の処理装置の割付けを動的
に変更できる信号処理装置を提供する。 【構成】統括制御装置2は全体の制御と共に、複数の処
理装置1の演算群の割付けを管理する制御データ管理手
段22〜24をもつ。各処理装置1は、割付けられてい
る演算群を処理する演算部12、前/後段の処理装置1
とデータの送受を行う入出力部13、これら各部を統括
制御部からの制御データに従って制御する制御部11を
もつ。制御部11は、演算部12を監視し処理完了前に
打切り時間に達すると処理停止する演算監視手段11
1、その結果を調査して自己が処理可能な割付けを確定
する割付け確定手段112、確定の割付けを送信する状
況通知手段112を有する。統括制御部2は前段の処理
装置で確定した割付けを受け、前段で未処理となった演
算を中断することなく後段の処理装置に割付ける。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、時間変化する信号のマ
ルチプロセッサ方式による信号処理装置に係り、特に信
号のリアルタイム処理を複数のプロセッサによって行う
負荷分散処理方式に関する。
【0002】
【従来の技術】マルチプロセッサシステムの処理のスケ
ジューリングには、静的な方法と動的な方法がある。前
者は、処理を実行する前に負荷を予測して最も効率が高
くなるようにプロセッサに処理を割付け、その後は割付
けの変更を行わない方法である。後者の動的方法は、各
プロセッサの負荷状況に応じて途中で処理の割付けを変
更する方法で、種々の提案がなされている。
【0003】たとえば、特開平4−123252号に
は、所定数の要素プロセッサ群を1まとまりのモジュー
ルとして分割し、モジュール内の各要素プロセッサの負
荷を、実行時間に実行優先度を乗じたものと定義し、処
理対象の実行優先度が変化する度にモジュール毎に負荷
を計測し、この計測結果に従って負荷分散制御を行うも
のが開示されている。これによれば、負荷の不均衡に応
じて再分配が可能になり、システム全体の処理能力効果
的に使用できる。また、特開平5−89064号には、
ホストと通信する各装置を複数の制御装置を介して接続
し、制御装置間の負荷の度合に応じて接続の変更を行う
負荷分散方式が記述されている。
【0004】さらに、割付けを効率的に行うために、た
とえば特開平5−120243号には、予め割付け変更
されるであろう処理を予測し、この処理を割り当てたプ
ロセッサの周囲に空きができるように処理の割付けを行
い、負荷集中による割付け変更時に周囲の空きプロセッ
サに割付けする構成が提案されている。
【0005】
【発明が解決しようとする課題】このように、マルチプ
ロセッサシステムにおいて、動的に負荷分散制御を行う
ものは多数提案されている。しかし、上記した従来技術
は、負荷分散によるシステムの効率あるいは再割付け処
理の効率向上を目的とするもので、時間的に連続する信
号に対する処理の継続性ないしリアルタイム処理に対す
る考慮がみられない。
【0006】特に、音響信号や動画像信号等の分析や合
成、あるいは高速に推移するプロセス信号の解析や制御
等においては、基本演算の制御内容の動的な変更が必要
となる場合がある。その場合、同一の基本演算でも制御
データ(基本演算のパラメータや基本演算群の組替)の
更新に伴い、各プロセッサの処理量が時々変化する。こ
のため、サンプリング周期等による所定時間内に、ある
プロセッサが分担している複数の基本演算の一部が実行
できず、処理精度が低下し信頼性を著しく損なうことが
ある。
【0007】この場合、従来のように実行できない処理
を次回から他のプロセッサに配分するのでは、処理に中
断を生じるために処理精度が保証されず且つ、制御デー
タの更新による負荷変動に対して十分に追従できるもの
とならない。また、処理量の変動を吸収できるように各
プロセッサの割付けに十分な余裕を持たせるのでは、シ
ステムとしての処理効率が悪いのみならず、処理機能の
追加や変更などに柔軟に対応できない。
【0008】本発明の目的は、単位処理装置に割付けら
れている処理量が演算周期を超過する場合に、その超過
する処理を中断することなく引継ぎ、時間的に連続する
信号処理の精度を向上する信号処理装置の負荷分散処理
方法を提供することにある。
【0009】本発明の目的は、単位処理装置への処理割
付けに動的な自由度を持たせ、単位処理装置の処理量が
時々変化する制御データの変更を可能にして、柔軟性と
機能性を向上できる信号処理装置を提供することにあ
る。
【0010】
【課題を解決するための手段】本発明の目的は、時間的
に連続する信号に対し、処理装置毎に割付けられる複数
の基本演算の処理を、前段の処理装置の処理結果を後段
の処理装置が引き継いで処理し、各処理装置で連続且つ
並行して実行する信号処理装置の負荷分散処理方法にお
いて、演算周期毎に、各処理装置の基本演算の残処理の
有無を検出し、残処理の有る場合に対応する基本演算を
中断することなく前記後段の処理装置に割付け、各処理
装置における処理量の変化を吸収することにより達成さ
れる。
【0011】本発明の他の目的は、複数の処理装置群を
接続し、各処理装置への基本演算の処理割付けを含む装
置全体の制御を行う統括制御装置を備え、時間的に連続
する信号を対象に処理する信号処理装置において、前記
統括制御装置は、定周期の同期信号により前記処理装置
の動作及び処理装置間の通信の同期を取る同期手段、各
処理装置の基本演算群の割付けを管理、更新する制御デ
ータ管理手段を備え、前記処理装置は、割付けられてい
る基本演算群を処理する演算部と、接続関係に有る他の
処理装置と処理データの入出力を行う入出力部と、前記
基本演算群のプログラム群、前記制御データ及び処理デ
ータを記憶する記憶部と、これら各部を統括制御部から
の制御データに従って制御する制御部を備え、前記制御
部は、前記演算部の処理を監視し処理完了前に打切り時
間に達したとき処理を停止する演算監視手段、処理結果
を調査して処理可能な割付けを確定する割付け確定手段
及び該確定の割付けおよび/または処理完了を前記統括
制御部に送信する状況通知手段を備え、前記制御データ
管理手段は、前段の処理装置から前記確定の割付けを受
信して未処理の基本演算を中断することなくその後段の
処理装置に割付けるように構成されていることにより達
成される。
【0012】特に、前記制御データ管理手段は、基本演
算のパラメータや組付けなどの制御内容を、前記制御デ
ータとして設定、更新する機能を備えることを特徴とす
る。
【0013】
【作用】本発明は、各処理装置の処理量が動的に変更さ
れる場合に、処理装置毎に処理状況を監視し、一演算周
期内に割当てられている基本演算群の全てを完了できな
いときは、当該周期の終了前に演算を停止すると共に、
処理の終了した基本演算群の区切りを検出して統括制御
装置へ通知し、未処理の基本演算を当該処理装置の後段
(次段)の処理装置に割当て処理する。
【0014】本発明では、時間的に連続する信号の一定
期間毎に前段で処理し、その結果を次の演算周期に後段
で処理する。従って、前段における未処理の基本演算が
当該期間中に後段の次演算周期の処理割当として設定さ
れれば、処理を中断することなく割当の動的な変更が可
能になるので、リアルタイム処理における信号の処理精
度を向上できる。
【0015】接続関係にある前段と後段の実際の処理
は、前段の演算−結果の送信(受信)−後段の演算が一
演算周期毎に進められるので、前段の割付け変更は当該
演算周期内に、後段の割付け変更は次演算周期内に設定
されればよく、スムーズなリアルタイム処理が可能にな
る。
【0016】本発明の信号処理装置によれば、単位処理
装置への動的な処理割付け手段を備えているので、単位
処理装置の処理量が時々変化する制御データの変更を可
能にして、装置の処理効率を低下することなくその柔軟
性と機能性を大幅に向上できる。
【0017】
【実施例】本発明の実施例を説明する前提として、本発
明の適用対象となる時間的に連続する信号処理の一例を
説明する。
【0018】図2は、音響発生装置の概略の構成と動作
を示す説明図である。音源メモリ100の各エリアに、
個々の音源のサンプリング信号s1〜s3が記憶されてい
る。音響生成部200は、音源メモリ100の音響信号
をサンプリング周期Tに読込速度係数Aを乗じた周期で
読出す。これにより、速度係数Aに応じた音響信号の周
波数制御201が行なわれる。この読出し信号に、音圧
レベル係数Bを乗じて音響信号の振幅を変えるレベル制
御202を行う。次に、特定の信号間の振幅変調203
を行って相互変調信号を出力し、これら生成された音響
信号を合成処理204して、所望の音響を発生する。
【0019】上記の読込速度係数Aまたは音圧レベル係
数Bは、個々の音響の周波数fP、または音圧レベルLP
と、ベースの周波数fまたは音圧レベルLとの比として
設定される。これらの音響パラメータは動的な変更が行
われ、それによって発音体がダイナミックに変化する場
合でも、発音体の動特性に忠実な音響信号を時間領域で
自由に生成できる。
【0020】同図の音響発生装置は、リアルタイムな音
響生成のために、各処理F1〜F8を複数のマルチプロ
セッサP1〜P3で分担している。ちなみに、図示例で
は、周波数制御処理F1〜F3及びレベル制御処理4を
プロセッサP1で、レベル制御処理F5、F6と振幅変
調処理F7をプロセッサP2で、合成処理F8をプロセ
ッサP3で実行する。この場合、P2はP1の1周期前
の処理結果を、P3はP2の1周期前の処理結果をそれ
ぞれ処理している。なお、以下では上記のF1〜F8の
ような各処理を基本演算と呼ぶことにする。
【0021】ところで、各基本演算(F1〜F8)はた
とえ同一の演算内容でも、音響パラメータA、Bや演算
群の組替え(例えば、図示F4とF5の変調からF5と
F6の変調への組替え)など、処理内容を変更する制御
データの更新に伴って各プロセッサP1〜P3の処理量
が時々変化する。このため、各プロセッサが一定周期で
処理を実行するとき、例えばプロセッサP1が処理F4
の実行を完了できなくなることがある。P1は次周期に
は、音源S1の次の時間領域の周波数制御F1から開始
しなければならないので、結局、処理F4の中断を生じ
て音響の質を低下してしまうことになる。
【0022】本発明はかかる場合に、未実行の処理を後
段のプロセッサに割付けし且つ、中断することなく、リ
アルタイムな信号処理を実行できるようにしたもので、
以下、図面を参照しながら詳細に説明する。なお、基本
演算の単位は、ゲイン制御、フィルタリング、周波数変
換、高速フーリエ変換、相関演算、平滑化演算等、更に
細分した処理レベルとしてもよい。この場合、それぞれ
に特有の制御パラメータは、例えば、ゲイン制御におけ
るゲイン、フィルタリングにおけるフィルタ係数等とな
る。
【0023】図1は、本発明の一実施例である信号処理
装置の構成図である。本実施例の信号処理装置はマルチ
プロセッサ方式で構成され、複数の単位処理装置1は通
信路3により相互に接続し、信号処理を並列パイプライ
ンで実行させる。
【0024】統括制御装置2は、パイプライン化した処
理及び単位処理装置間のデータ転送の同期を図るため、
制御信号線4を介して、各単位処理装置1に同一の定周
期同期信号を出力する同期手段21を有し、単位処理装
置1はこの同期信号に従って一斉に処理及びデータ転送
を行い、全体の整合性を確保できるように構成されてい
る。
【0025】さらに、統括制御装置2には、各単位処理
装置の処理割付の設定と変更を管理する割付け管理手段
22と、演算パラメータ演算順序の設定変更を行う演算
内容管理手段23と、割付け管理手段22または演算内
容管理手段23の設定または変更に従って制御データを
作成して、該当する単位処理装置に送信する制御データ
出力手段24の各機能を有している。割付け管理手段2
2は図示しない管理テーブルを具備し、単位処理装置1
のIDと基本演算の番号を対象可能に管理している。
【0026】単位処理装置1は、統括制御装置2と制御
信号線4で接続され、制御データや処理状況通知を送受
信する制御部11、信号処理演算を実施する演算部1
2、他の単位処理装置と連接する入出力部13、メモリ
14、及びそれらを結合するバス15より構成される。
制御部11、演算部12、入出力部13はそれぞれ独立
して処理でき、アドレスが競合しない限りメモリ14の
同時アクセスが可能である。
【0027】制御部11は、演算部12の処理を監視、
制御する監視手段111と、処理結果を調査して処理可
能な割付けを確定する割付け確定手段112と、確定し
た割付け結果または処理の完了を通知する処理状況通知
手段113と、更新された記憶メモリ14のダブルバッ
ファ構成された所定エリアをアクセス制御するバッファ
制御手段114を有している。
【0028】図3に、メモリ14内のエリア割付けを示
す。メモリ14内のプログラム領域は、制御部プログラ
ムエリア141、演算部12が制御データに従って基本
演算プログラム群を作動させるための演算部動作制御プ
ログラムエリア142、及び基本演算プログラム群エリ
ア143から構成される。
【0029】メモリ14内のデータ領域は、制御データ
エリア144,145、入出力データエリア146,1
47より構成される。データエリアは、制御部11、演
算部12、データ入出力部13のアクセスが競合するた
め、各々2面準備して交互に各部で使い分けるダブルバ
ッファ構成としている。
【0030】図4に、基本演算プログラム群エリア14
3の構成を示す。エリア143には、全ての基本演算プ
ログラム群、又は、単位処理装置1が演算周期内に処理
可能な最大量の基本演算プログラム群が、基本演算番号
(F1〜)毎に記憶される。後者の場合は、前段と後段
の単位処理装置は、基本演算プログラムの幾つかを相互
に重複して記憶している。
【0031】各単位処理装置1の実行する処理は、上述
した1ないし複数の基本演算の組合せが割付けられる。
この場合、割り当てる基本演算群は固定とせず、統括制
御装置2の割付け制御手段21からの制御データによっ
て動的に変更する。
【0032】図5(a)、(b)に、接続関係にある前
段と後段の制御データエリア144、145の各々を示
す。制御データは単位処理装置毎の割付データUi(i
は単位処理装置番号)と、基本演算番号毎の演算パラメ
ータが記憶されている。初期時はエリア144、145
を同一内容に設定し、動作中は受信用となっている(演
算部12が使用していない)エリア側を使用して更新す
る。
【0033】次に、このように構成される信号処理装置
の動作を図6〜図8を参照して説明する。図6は統括制
御装置2の処理を示すフローチャートである。統括制御
装置2は、起動されると同期信号タイミングを待ち(s
101)、一定周期Tのt1,t2,t3・・・のタイミ
ングで各単位処理装置1に一斉に同期信号を送る(s1
02)。各単位処理装置1から、処理完了や未処理とな
る基本演算番号を通知する処理状況通知を受信する(s
103)。
【0034】単位処理装置1からの処理状況通知に新た
な確定割付け、即ち未処理の基本演算があるとき(s1
04)、その演算を後段の単位処理装置に割り付ける
(s105)。また、各単位処理装置の処理量のアンバ
ランスが大きいとき(s106)、各処理装置の最前段
から後段へと基本演算の再割付けを行う(s107)。
これらの割付け結果は、制御データ(割付け)として、
該当の処理装置に出力する(s108)。なお、処理量
のアンバランスは、例えば各処理装置の処理完了の時間
差が所定値以上となるのを判定する。
【0035】次に、パラメータや組付けなどの処理変更
要求があれば(s109)、該当する単位処理装置に制
御データを出力する(s110)。この後、統括制御装
置2はs101に戻って同期信号のタイミング待ちとな
る。
【0036】図7は、単位処理装置の処理を説明するフ
ローチャートである。単位制御装置1は、同期信号を受
信して制御部が起動される。制御部11は、入出力部1
3を起動して(s201)データ入出力を実行させる
(s2011)。同時に演算部12を起動して(s20
2)処理を実行させる(s2021)。
【0037】制御部11は、入出力部13と演算部の起
動後、統括制御装置2からの制御データがあれば受信
し、メモリ14を更新し(s203)、次いで演算部の
処理が終了したかチエックする(s204)。処理が終
了であれば、状況通知を送信して(s210)終了す
る。演算部処理が終了していなければ、処理打切りタイ
ミングに到達したかをチエックし(s205)、打切り
タイミングの前であれば、ステップs203に戻る。こ
の打切りタイミングには、周期Tから余裕時間△Tを差
し引いた一定時間T1が設定されている。
【0038】一方、ステップs205で処理打切りタイ
ミングに到達していれば、演算部を停止する(s20
6)。次いで、演算部12の演算結果を調べ、処理済の
最も後の基本演算の区切りを見つける(s207)。調
査結果について残処理の有無を判定し(s208)、割
付けられている基本演算群の全てが終了していれば、ス
テップs210を経由して終了する。
【0039】しかし、未処理の基本演算があれば、自処
理装置の割付けを調査結果の区切りに確定して、メモリ
14を更新する(s209)。さらに、統括制御装置2
に確定した割付けの基本演算番号を状況通知して(s2
10)、終了する。なお、上記の余裕時間時△Tは、ス
テップs206〜s210を処理するのに必要な時間で
ある。
【0040】図8は、上記した信号処理装置の動的な割
付け変更を説明するタイムチャートである。同図の単位
処理装置1−1と1−2は、前段と後段の接続関係にあ
る。
【0041】各単位処理装置1は、統括制御装置2から
の同期信号を受信すると、演算部12が起動され、入出
力部13に対してメモリ14の特定エリアを入出力エリ
アとして指定し、信号処理演算を実行する。指定した入
出力エリアは入出力部13に占有され、本周期の間に演
算部12からアクセスすることはしない。
【0042】単位処理装置1−2の(入力を担当する)
入出力部13は、接続先の単位処理装置1−1の(出力
を担当する)入出力部13に対してデータ送信を要求
し、前段から後段へのデータの転送S1,S2,S3・
・・が行われる。後段への転送は、前段の演算部12が
前の周期に演算した処理データが送られる。
【0043】統括制御装置2は、処理内容変更や処理割
付け変更のため、同期信号間の空き時間を利用して、制
御部11に新たな制御データを送信する。図示のよう
に、前段の単位処理装置1−1に対し、t3の周期にパ
ラメータ変更が制御データAで指示されたとする。この
とき、単位処理装置1−1の制御部11は、受信した制
御データを現在受信用の制御データエリア144(また
は145)に記憶する。そして、次の同期信号t4の受
信時に、二つの制御データエリアの受信用と演算部制御
用を交替し、演算部12が更新された制御データを制御
データエリア144(または145)から参照できるよ
うにする。
【0044】t4の周期から、演算部12は新たな演算
パラメータに従って演算を実施し、図示のように処理結
果が変化する。しかし、t4の周期内に割付けられてい
る全ての基本演算群の処理が終了する保証は無い。そこ
で、制御部11は、演算部12の処理時間を監視し、打
切り時間T1に達すると処理打切を指示する。そして、
演算部12の演算結果を調べ、処理の終了した最も後の
基本演算の区切りを見つけ、その区切りまでを新たな処
理割付けとして確定し、制御データエリア144(また
は145)の割付けデータを書替える。
【0045】一方、その確定結果は処理状況通知とし
て、統括制御装置2に通知する。演算部12は、次周期
5から新たな割付けで演算を実行することになる。図
5(a)は、このときの前段処理装置の制御データエリ
ア144、145の更新状況を示している。
【0046】統括制御装置2は、前段の単位処理装置1
−1が確定した新たな割付けの通知を受けると、それに
より未処理となる基本演算群の番号を、後段の単位処理
装置1−2に割付ける制御データBを処理装置1−2に
出力する。
【0047】後段の処理装置1−2の制御部11は、制
御データBをt5の周期に受信すると、受信用の制御デ
ータエリアに一旦記憶し(図5(b))、次の同期信号
の受信時に演算部12が制御データBに従って演算する
ようにバッファ制御する。演算部12は、t6の処理の
最初に、前段の演算部がt4の周期で未処理にした基本
演算を実行し、次に以前から割り付けられている基本演
算群の処理を実行する。
【0048】本実施例の信号処理装置は、所定時間範囲
の信号毎に、前段での演算−演算結果の後段への送信
(受信)−後段の演算の順で、連続的に且つ並行して処
理している。従って、前段の演算部による未処理の基本
演算を除いた自己の再割付けを当該周期内に確定して次
周期から処理に間にあわせ、一方、未処理の基本演算の
後段への割付けを統括制御部から次周期に行うことで、
次々周期には後段における未処理の基本演算を含んだ処
理が行われ、これによってデータの連接が正常に行わ
れ、信号処理の連続性が保たれる。
【0049】ところで、前段の残処理が後段へと割付け
られると、次第に後段の処理装置の処理量が増加し、ア
ンバランスを生じる。そこで、統括制御装置2は、ステ
ップs106、107により、各処理装置の処理量のア
ンバランスが一定以上となったとき、例えば処理量の多
い後段から処理量の少ない前段へと再割当てを行うにし
ている。なお、処理量のアンバランスの検出や再割当て
は、周知の負荷配分のいろいろな方法が適用可能であ
る。
【0050】本実施例によれば、前段の単位処理装置の
未処理を、後段の単位処理装置にデータが連接するよう
に引き継ぐことができるので、処理量が時々変化するの
を吸収して処理の中断を防止し、時間的に連続する信号
に対するリアルタイム、且つ、信頼度の高い信号処理方
法を実現できる。
【0051】また、本実施例によれば、装置全体の処理
効率を低下させること無く、単位処理装置への処理割付
けに動的な自由度を持たせ、柔軟性の高い信号処理装置
を実現できる。
【0052】さらに、本実施例の信号処理装置によれ
ば、制御パラメータの更新及び基本演算群の組替えが可
能となるので、信号処理装置の機能が一層、強化され
る。即ち、信号発生を目的とする場合は、発生信号の複
雑化、多彩化を、外部入力信号の分析やそれに基づく制
御を目的とする場合は、多機能化及び外部状況に応じた
柔軟性の強化を図る事ができる。
【0053】なお、本実施例のマルチプロセッサ方式
は、パイプライン化した処理で説明したが、通常の分散
処理によっておこなわれてもよい。また、単位処理装置
の結合を1対1としたが、N:Mの多段結合を実施する
場合も、新たな処理要求の確定を結合路毎に行い、順次
後段に処理の再割付けを伝えていくことにより実現可能
で、同様の効果が得られる。
【0054】
【発明の効果】本発明の信号処理方法によれば、前段の
未処理をデータが連接するように後段の処理に引き継ぐ
ことができるので、格段の処理量が時々変化するのを吸
収して処理の中断を防止し、時間的に連続する信号の実
時間処理の精度を向上できる効果がある。
【0055】本発明の信号処理装置によれば、単位処理
装置への処理割付けに動的な自由度を持たせ、制御パラ
メータの更新及び基本演算群の組替えを可能にしている
ので、装置の柔軟性と機能性を一段と向上できる効果が
ある。
【図面の簡単な説明】
【図1】本発明の一実施例による信号処理装置の構成
図。
【図2】適用対象の一つである音響発生装置の概略の構
成と動作を示す説明図。
【図3】メモリ14内のエリア割付けを示す説明図。
【図4】基本演算プログラム群エリア143の構成を示
す説明図。
【図5】接続関係にある前段(a)と後段(b)の制御
データエリア144、145の構成を示す説明図。
【図6】統括制御装置2の処理を示すフローチャート。
【図7】単位処理装置の処理を示すフローチャート。
【図8】信号処理装置の動作を示すタイムチャート。
【符号の説明】
1…単位処理装置、2…統括制御装置、3…通信路、4
…制御信号線、11…制御部、12…演算部、13…デ
ータ入出力部、14…メモリ、15…バス、21…同期
手段、22…割付管理手段、23…演算内容管理手段、
24…制御データ出力手段、111…演算監視手段、1
12…割付け確定手段、113…状況通知手段、141
…制御部プログラムエリア、142…演算部動作制御プ
ログラムエリア、143…基本演算プログラム群エリ
ア、144…制御データエリア1、145…制御データ
エリア2、146…入出力データエリア1、147…入
出力データエリア2。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 時間的に連続する信号に対し、処理装置
    毎に割付けられる複数の基本演算の処理を、前段の処理
    装置の処理結果を後段の処理装置が引き継いで処理し、
    各処理装置で連続且つ並行して実行する信号処理装置の
    負荷分散処理方法において、 演算周期毎に、各処理装置の基本演算の残処理の有無を
    検出し、残処理の有る場合に対応する基本演算を中断す
    ることなく前記後段の処理装置に割付け、各処理装置に
    おける処理量の変化を吸収することを特徴とする信号処
    理装置の負荷分散処理方法。
  2. 【請求項2】 時間的に連続する信号に対し、処理装置
    毎に割付けられる複数の基本演算の処理を、前段の処理
    装置の処理結果を後段の処理装置が引き継いで処理し、
    各処理装置で連続且つ並行して実行する信号処理装置の
    負荷分散処理方法において、 予め、前記基本演算の処理順序を前記処理装置内及び複
    数の処理装置間で維持するように前記基本演算を割付け
    され、 前記処理装置毎に、前記複数の基本演算の処理が一演算
    周期より短い所定期間内に完了するか監視し、前記所定
    期間までに全ての処理が完了しなかったとき以後の演算
    を停止すると共に処理の終了した基本演算の区切りを検
    出し、未処理の基本演算を中断することなく当該処理装
    置の後段の処理装置に割付けることを特徴とする信号処
    理装置の負荷分散処理方法。
  3. 【請求項3】 請求項2において、 前記処理装置は、前記基本演算のパラメータや前記基本
    演算間組付けなどの制御内容の変更データを受信したと
    き、次の演算周期から該変更データによって処理するこ
    とを特徴とする信号処理装置の負荷分散処理方法。
  4. 【請求項4】 請求項2または3において、 前記一演算周期は、各処理装置に一斉に与えられる同期
    信号の周期であり、 前記演算周期と前記所定期間の差は、前記基本演算の区
    切りの検出と該区切りまでの基本演算群を当該処理装置
    における次演算周期の割付けとして確定するのに必要な
    期間であることを特徴とする信号処理装置の負荷分散処
    理方法。
  5. 【請求項5】 請求項2または3または4において、 前記前段の一演算周期による処理結果は、次演算周期に
    前記後段に入力されて次々演算周期に処理されることを
    特徴とする信号処理装置の負荷分散処理方法。
  6. 【請求項6】 請求項2〜5のいずれか1項において、 前記処理装置間の処理完了時間の関係が所定値以上とな
    るとき、前記前段から前記後段へと前記基本演算の再割
    付けを行うことを特徴とする信号処理装置の負荷分散処
    理方法。
  7. 【請求項7】 複数の処理装置群を接続し、各処理装置
    への基本演算の処理割付けを含む装置全体の制御を行う
    統括制御装置を備え、時間的に連続する信号を対象に処
    理する信号処理装置において、 前記統括制御装置は、定周期の同期信号により前記処理
    装置の動作及び処理装置間の通信の同期を取る同期手
    段、各処理装置の基本演算群の割付けを管理、更新する
    制御データ管理手段を備え、 前記処理装置は、割付けられている基本演算群を処理す
    る演算部と、接続関係に有る他の処理装置と処理データ
    の入出力を行う入出力部と、前記基本演算群のプログラ
    ム群、前記制御データ及び処理データを記憶する記憶部
    と、これら各部を統括制御部からの制御データに従って
    制御する制御部を備え、 前記制御部は、前記演算部の処理を監視し処理完了前に
    打切り時間に達したとき処理を停止する演算監視手段、
    処理結果を調査して処理可能な割付けを確定する割付け
    確定手段及び該確定の割付けおよび/または処理完了を
    前記統括制御部に送信する状況通知手段を備え、 前記制御データ管理手段は、前段の処理装置から前記確
    定の割付けを受信して未処理の基本演算を中断すること
    なくその後段の処理装置に割付けるように構成されてい
    ることを特徴とする信号処理装置。
  8. 【請求項8】 請求項7において、 前記制御データ管理手段は、基本演算のパラメータや組
    付けなどの制御内容を、前記制御データとして設定、更
    新する機能を備えることを特徴とする信号処理装置。
JP15714394A 1994-07-08 1994-07-08 信号処理装置及びその負荷分散処理方法 Pending JPH0822440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15714394A JPH0822440A (ja) 1994-07-08 1994-07-08 信号処理装置及びその負荷分散処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15714394A JPH0822440A (ja) 1994-07-08 1994-07-08 信号処理装置及びその負荷分散処理方法

Publications (1)

Publication Number Publication Date
JPH0822440A true JPH0822440A (ja) 1996-01-23

Family

ID=15643128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15714394A Pending JPH0822440A (ja) 1994-07-08 1994-07-08 信号処理装置及びその負荷分散処理方法

Country Status (1)

Country Link
JP (1) JPH0822440A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011128909A (ja) * 2009-12-17 2011-06-30 Toshiba Corp 画像処理装置及び画像処理方法
JP2012003315A (ja) * 2010-06-14 2012-01-05 Nippon Telegr & Teleph Corp <Ntt> データ処理装置、データ処理方法及びプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011128909A (ja) * 2009-12-17 2011-06-30 Toshiba Corp 画像処理装置及び画像処理方法
JP2012003315A (ja) * 2010-06-14 2012-01-05 Nippon Telegr & Teleph Corp <Ntt> データ処理装置、データ処理方法及びプログラム

Similar Documents

Publication Publication Date Title
US5640597A (en) Method and apparatus for servicing simultaneously a plurality of requests for data streams
EP0405915B1 (en) Audio signal data processing system
CN111767121A (zh) 运算方法、装置及相关产品
JPH0822440A (ja) 信号処理装置及びその負荷分散処理方法
CN116107634A (zh) 指令控制方法、装置及相关设备
US20010039558A1 (en) Cache memory management method for real time operating system
CN114546393A (zh) 多任务程序编译方法及装置、多核芯片
JP2021043931A (ja) コンピュータ装置及びデバッグ方法
JPH11272623A (ja) プロセス割当て方法、静的スケジューリング装置、及び記録媒体
JP7478918B2 (ja) 分散型異機種混在システムに基づくタスクインテリジェント処理方法
JP3713015B2 (ja) レーダ信号処理装置及びレーダ信号処理方法
JPH08194602A (ja) バッファ長可変式アクセス制御装置
JPH0310355A (ja) 共通バス優先制御方法
JPH1063607A (ja) Dmaコントローラ
CN114546392A (zh) 多任务程序编译方法及装置、多核芯片
JPH07114496A (ja) 共有メモリ制御回路
JP2021092904A (ja) Cpuリソース管理装置
JPH11195007A (ja) 分散処理システム及び分散処理方法
JPH033048A (ja) 情報処理装置
CN114446077A (zh) 用于车位检测的装置、方法、存储介质及车辆
JP2917797B2 (ja) バッファ拡張機構
JPH08234743A (ja) 音響処理用集積回路
JPS635790B2 (ja)
JPS6010381A (ja) マルチプロセツサシステムにおける入出力割込受付プロセツサの決定方式
JPH04239350A (ja) 情報処理装置