JPH04239350A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04239350A JPH04239350A JP218291A JP218291A JPH04239350A JP H04239350 A JPH04239350 A JP H04239350A JP 218291 A JP218291 A JP 218291A JP 218291 A JP218291 A JP 218291A JP H04239350 A JPH04239350 A JP H04239350A
- Authority
- JP
- Japan
- Prior art keywords
- request
- buffer
- requests
- access
- request buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 102
- 230000010365 information processing Effects 0.000 claims description 18
- 239000000284 extract Substances 0.000 claims description 2
- 230000001629 suppression Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000002265 prevention Effects 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、情報処理装置に関し、
特に、その主記憶装置におけるメモリアクセス制御の技
術に関するものである。
特に、その主記憶装置におけるメモリアクセス制御の技
術に関するものである。
【0002】
【従来の技術】従来のメモリアクセス制御の技術として
は、特開平2−1044号公報(「メモリアクセス制御
方式」)記載の技術が知られている。
は、特開平2−1044号公報(「メモリアクセス制御
方式」)記載の技術が知られている。
【0003】この従来技術は、メモリアクセスのリクエ
スト発生装置と主記憶制御装置がバス形式で結合した情
報処理装置におけるメモリアクセス方式である。
スト発生装置と主記憶制御装置がバス形式で結合した情
報処理装置におけるメモリアクセス方式である。
【0004】この方式によれば、受付けたリクエストを
、メモリアクセス可能となるまで、リクエストバッファ
にキューイングしておくことにより、一つのリクエスト
がバス権を得てメモリアクセスを行っている間のバス未
使用期間に、次のリクエストの受付を可能としている。
、メモリアクセス可能となるまで、リクエストバッファ
にキューイングしておくことにより、一つのリクエスト
がバス権を得てメモリアクセスを行っている間のバス未
使用期間に、次のリクエストの受付を可能としている。
【0005】このようにすることで、リクエストバッフ
ァを用いて、メモリアクセス時間ピッチでの、メモリア
クセス要求の処理を可能とし、リクエスト発生装置と主
記憶制御装置間のバススループットを向上している。
ァを用いて、メモリアクセス時間ピッチでの、メモリア
クセス要求の処理を可能とし、リクエスト発生装置と主
記憶制御装置間のバススループットを向上している。
【0006】
【発明が解決しようとする課題】しかしながら、前記従
来技術によれば、連続した3以上のリクエストを受け付
けることはできない。
来技術によれば、連続した3以上のリクエストを受け付
けることはできない。
【0007】そのため、3番目以降のリクエストは常に
受け付けられず、メモリアクセス時間が長い情報処理装
置においては、充分なリクエスト発生装置と主記憶制御
装置間のバススループットの向上を図ることができなか
った。
受け付けられず、メモリアクセス時間が長い情報処理装
置においては、充分なリクエスト発生装置と主記憶制御
装置間のバススループットの向上を図ることができなか
った。
【0008】そこで、本発明は、連続して発生した3以
上のリクエストを可能な限り受付け、リクエスト発生元
装置と主記憶制御装置間のバススループットの向上を図
ることのできる情報処理装置を提供することを目的とす
る。
上のリクエストを可能な限り受付け、リクエスト発生元
装置と主記憶制御装置間のバススループットの向上を図
ることのできる情報処理装置を提供することを目的とす
る。
【0009】
【課題を解決するための手段】前記目的達成のために、
本発明は、リクエストバッファを備え、かつ、受け付け
た主記憶装置へのアクセス要求を一旦リクエストバッフ
ァに格納し、その後に格納したアクセス要求をリクエス
トバッファより取り出して実行する主記憶装置と、主記
憶装置へアクセス要求を発行する1以上の命令処理装置
と、前記命令処理装置および主記憶装置を結合するシス
テムバスとを、少なくとも備えた情報処理装置であって
、前記主記憶装置は、受け付けた主記憶装置へのアクセ
ス要求を、複数格納可能な前記リクエストバッファと、
格納した複数のアクセス要求を、順次、リクエストバッ
ファより取り出して実行する実行手段と、アクセス要求
を受け付けた時点で、受け付けたアクセス要求に関する
情報に応じて、当該アクセス要求を前記リクエストバッ
ファへ格納した場合のリクエストバッファ内のアクセス
要求数の増加量を予測する予測手段と、予測手段が予測
した増加量とリクエストバッファ現記憶量とを用いて次
のアクセス要求の受付けの可否を判定する判定手段と、
を有することを特徴とする情報処理装置を提供する。
本発明は、リクエストバッファを備え、かつ、受け付け
た主記憶装置へのアクセス要求を一旦リクエストバッフ
ァに格納し、その後に格納したアクセス要求をリクエス
トバッファより取り出して実行する主記憶装置と、主記
憶装置へアクセス要求を発行する1以上の命令処理装置
と、前記命令処理装置および主記憶装置を結合するシス
テムバスとを、少なくとも備えた情報処理装置であって
、前記主記憶装置は、受け付けた主記憶装置へのアクセ
ス要求を、複数格納可能な前記リクエストバッファと、
格納した複数のアクセス要求を、順次、リクエストバッ
ファより取り出して実行する実行手段と、アクセス要求
を受け付けた時点で、受け付けたアクセス要求に関する
情報に応じて、当該アクセス要求を前記リクエストバッ
ファへ格納した場合のリクエストバッファ内のアクセス
要求数の増加量を予測する予測手段と、予測手段が予測
した増加量とリクエストバッファ現記憶量とを用いて次
のアクセス要求の受付けの可否を判定する判定手段と、
を有することを特徴とする情報処理装置を提供する。
【0010】なお、前記判定手段は、前記予測手段が予
測した増加量とリクエストバッファ現記憶量とを用い、
次のアクセス要求の種別に応じて、該アクセス要求の受
付けの可否の判定を行うようにしても良い。
測した増加量とリクエストバッファ現記憶量とを用い、
次のアクセス要求の種別に応じて、該アクセス要求の受
付けの可否の判定を行うようにしても良い。
【0011】
【作用】本発明に係る情報処理装置によれば、主記憶装
置のリクエストバッファは、複数のアクセス要求を格納
可能であって、実行手段がリクエストバッファに格納さ
れた複数のアクセス要求を、順次、取り出して実行する
。このため、リクエストバッファの記憶残量が充分に存
在する場合には連続して発生した3以上のリクエストで
も受付、実行することができる。
置のリクエストバッファは、複数のアクセス要求を格納
可能であって、実行手段がリクエストバッファに格納さ
れた複数のアクセス要求を、順次、取り出して実行する
。このため、リクエストバッファの記憶残量が充分に存
在する場合には連続して発生した3以上のリクエストで
も受付、実行することができる。
【0012】また、この場合、リクエストバッファの記
憶容量を超えて、アクセス要求を受け付けないように、
受付けを抑止する必要があるが、本発明に係る情報処理
装置によれば、アクセス要求を受け付けた時点で、予測
手段は、受け付けたアクセス要求に関する情報に応じて
、当該アクセス要求を前記リクエストバッファへ格納し
た場合のリクエストバッファ内のアクセス要求数の増加
量を予測し、判定手段は、予測手段が予測した増加量と
リクエストバッファ現記憶量とを用いて、望ましくは、
その種別に応じて、次のアクセス要求の受付けの可否を
判定し、受付け可能であれば、アクセス要求を受け付け
る。したがい、受付からリクエストバッファへのアクセ
ス要求の格納迄の期間においても、リクエストバッファ
の記憶容量を超えたアクセス要求の受け付けを防止しつ
つも、反面、過剰な、受付け抑止を防止することができ
、連続して発生した3以上のリクエストを可能な限り受
付けることができる。
憶容量を超えて、アクセス要求を受け付けないように、
受付けを抑止する必要があるが、本発明に係る情報処理
装置によれば、アクセス要求を受け付けた時点で、予測
手段は、受け付けたアクセス要求に関する情報に応じて
、当該アクセス要求を前記リクエストバッファへ格納し
た場合のリクエストバッファ内のアクセス要求数の増加
量を予測し、判定手段は、予測手段が予測した増加量と
リクエストバッファ現記憶量とを用いて、望ましくは、
その種別に応じて、次のアクセス要求の受付けの可否を
判定し、受付け可能であれば、アクセス要求を受け付け
る。したがい、受付からリクエストバッファへのアクセ
ス要求の格納迄の期間においても、リクエストバッファ
の記憶容量を超えたアクセス要求の受け付けを防止しつ
つも、反面、過剰な、受付け抑止を防止することができ
、連続して発生した3以上のリクエストを可能な限り受
付けることができる。
【0013】
【実施例】以下、本発明に係る情報処理装置の一実施例
を説明する。
を説明する。
【0014】本実施例において、情報処理装置はマルチ
プロセッサ構成を採用しているものとして説明する。
プロセッサ構成を採用しているものとして説明する。
【0015】まず、図7に本実施例に係る情報処理装置
の基本構成を示す。
の基本構成を示す。
【0016】すなわち、図示するように、本実施例に係
る情報処理装置においては、2個の命令処理装置(IP
0)1−a、(IP1)1−b、2個の入出力処理装置
(IOP0)1−c、(IOP1)1−d、主記憶制御
装置(SCU)100および1個のRAM(RAM)1
0を、Sバス200に結合することにより、基本処理装
置(BPU)10が構成されている。
る情報処理装置においては、2個の命令処理装置(IP
0)1−a、(IP1)1−b、2個の入出力処理装置
(IOP0)1−c、(IOP1)1−d、主記憶制御
装置(SCU)100および1個のRAM(RAM)1
0を、Sバス200に結合することにより、基本処理装
置(BPU)10が構成されている。
【0017】また、本実施例においては、SCU100
の内部にバス権仲裁を行なうバスアービタ300を設け
る。
の内部にバス権仲裁を行なうバスアービタ300を設け
る。
【0018】また、BPU10の主記憶であるRAM1
0は、4ウェイ・インタリーブ構成で連続アドレス番地
付けされている。
0は、4ウェイ・インタリーブ構成で連続アドレス番地
付けされている。
【0019】命令処理装置(IP0)1−aと(IP1
)1−b、入出力処理装置(IOP0)1−cと、(I
OP1)1−dはSバス200のバス権が必要になると
、バス権要求信号(BUSREQ)1−a〜1−dをバ
スアービタ300に送る。
)1−b、入出力処理装置(IOP0)1−cと、(I
OP1)1−dはSバス200のバス権が必要になると
、バス権要求信号(BUSREQ)1−a〜1−dをバ
スアービタ300に送る。
【0020】バスアービタ300は、バスの空きを待ち
、バス空きサイクルに対応した時点で最も優先順位の高
いリクエストを受付ける。バス権を得たリクエスタは、
Sバス200を用いて、リクエスト(アドレス、ライト
データ、リードライトの別等の詳細情報)を送出する。
、バス空きサイクルに対応した時点で最も優先順位の高
いリクエストを受付ける。バス権を得たリクエスタは、
Sバス200を用いて、リクエスト(アドレス、ライト
データ、リードライトの別等の詳細情報)を送出する。
【0021】次に、図2に前記SCU100の構成の一
例を示す。
例を示す。
【0022】図示するように、メモリアクセス制御部7
00−0〜3およびRAM10−0〜3は、4つ存在し
、4Wayインタリーヴとして並列に動作する。
00−0〜3およびRAM10−0〜3は、4つ存在し
、4Wayインタリーヴとして並列に動作する。
【0023】本実施例におけるSCU100は、バス権
仲裁を行なうバスアービタ300、Sバス200とのイ
ンタフェースを行なうバスインタフェース400、各ウ
ェイ毎のリクエストのバッファであるバッファ管理部6
00−0〜600−3、および各ウェイ毎のメモリアク
セスを行なうメモリアクセス制御部700−0〜700
−3からなり、望ましくは1チップのLSIとして構成
する。
仲裁を行なうバスアービタ300、Sバス200とのイ
ンタフェースを行なうバスインタフェース400、各ウ
ェイ毎のリクエストのバッファであるバッファ管理部6
00−0〜600−3、および各ウェイ毎のメモリアク
セスを行なうメモリアクセス制御部700−0〜700
−3からなり、望ましくは1チップのLSIとして構成
する。
【0024】次に、図2と図3を用いて、SCUにおけ
るリクエストの受付けからバッファ管理部600−0〜
3へのリクエストセットまでの動作について説明する。
るリクエストの受付けからバッファ管理部600−0〜
3へのリクエストセットまでの動作について説明する。
【0025】図3は、リクエストを発行するリクエスタ
(IPまたはIPO)とSCU間のバスインタフェ−ス
を模式的に示したものである。
(IPまたはIPO)とSCU間のバスインタフェ−ス
を模式的に示したものである。
【0026】バスアービタ300は、バス権要求信号(
BUSREQi)2−iを受け、バスの使用状態、バッ
ファの状態、リクエストの優先順位に応じて、バス権要
求を受付け、バス権要求受付信号(BUSACPi)4
−iをリクエスタ1−iに返す。
BUSREQi)2−iを受け、バスの使用状態、バッ
ファの状態、リクエストの優先順位に応じて、バス権要
求を受付け、バス権要求受付信号(BUSACPi)4
−iをリクエスタ1−iに返す。
【0027】バス権が受付けられると、リクエスタ1−
iは、Sバス200を使用して、リクエスト詳細情報群
5により、リクエスト詳細情報を、SCU100のバス
インタフェース部400に転送する。
iは、Sバス200を使用して、リクエスト詳細情報群
5により、リクエスト詳細情報を、SCU100のバス
インタフェース部400に転送する。
【0028】バスインタフェース部400は、リクエス
ト詳細情報に従って、各バッファ管理部600−iに、
アドレス等の詳細情報620−i(以後これをリクエス
トと呼ぶ)と、それらのセット信号であるQSET−i
(630−i)を送る。転送されるバッファ番号、セッ
トするタイミングはリクエスト種によって異なる。
ト詳細情報に従って、各バッファ管理部600−iに、
アドレス等の詳細情報620−i(以後これをリクエス
トと呼ぶ)と、それらのセット信号であるQSET−i
(630−i)を送る。転送されるバッファ番号、セッ
トするタイミングはリクエスト種によって異なる。
【0029】次に、図4にバッファ管理部600−i(
i=0−3)の構成を示す。
i=0−3)の構成を示す。
【0030】本実施例においては、バッファ640−j
(j=0−3)の段数を4段とする。 そしてインポ
インタQiP610の示す番号のバッファに、バスイン
タフェース部400からの情報がQSET−i(630
−i)によってセットする。
(j=0−3)の段数を4段とする。 そしてインポ
インタQiP610の示す番号のバッファに、バスイン
タフェース部400からの情報がQSET−i(630
−i)によってセットする。
【0031】アウトポインターQOP620は、次にメ
モリアクセス制御部700−iに転送されるリクエスト
が存在するバッファ番号を示す。QiP610−i(i
=0−3)の値からQOP620−i(i=0−3)の
値を減じることによりバッファ内部に存在するリクエス
ト数を示す信号QCNT−i(16−i、i=0−3)
を生成する。
モリアクセス制御部700−iに転送されるリクエスト
が存在するバッファ番号を示す。QiP610−i(i
=0−3)の値からQOP620−i(i=0−3)の
値を減じることによりバッファ内部に存在するリクエス
ト数を示す信号QCNT−i(16−i、i=0−3)
を生成する。
【0032】次に、受付けるリクエストの種類をリクエ
ストAとリクエストBの2つに限定し、リクエストバッ
ファのセット完了状態での増加分の予測と、バッファの
あふれ抑止について、図5と、図6、図1を用いて説明
する。
ストAとリクエストBの2つに限定し、リクエストバッ
ファのセット完了状態での増加分の予測と、バッファの
あふれ抑止について、図5と、図6、図1を用いて説明
する。
【0033】図5は、リクエストの受付けから、バッフ
ァ管理部までのセットまでを示すタイミング図である。 リクエストタイプAの場合、バッファ管理部0からバッ
ファ管理部3までに、1個のリクエストが一定時間毎に
セットされる。タイプAのリクエストには、たとえば、
データ分割転送型のライトリクエスト等がある。
ァ管理部までのセットまでを示すタイミング図である。 リクエストタイプAの場合、バッファ管理部0からバッ
ファ管理部3までに、1個のリクエストが一定時間毎に
セットされる。タイプAのリクエストには、たとえば、
データ分割転送型のライトリクエスト等がある。
【0034】リクエストタイプBの場合、全てのバッフ
ァ管理部に、リクエストを2個同じタイミングでセット
する。タイプBのリクエストには、たとえば、連続アド
レスでのリ−ドリクエスト等がある。
ァ管理部に、リクエストを2個同じタイミングでセット
する。タイプBのリクエストには、たとえば、連続アド
レスでのリ−ドリクエスト等がある。
【0035】以上の様にリクエスト受付けから、バッフ
ァ管理部600−iへリクエストをセットするまでの間
、バッファ管理部600−iのリクエスト数が不確定で
ある。 ところで、今、4段のバッファの中に一つの
リクエストがあり、メモリアクセス中だと仮定すると、
この状態でリクエストを連続して4つ受付けるとバッフ
ァがあふれるという問題が生ずる。このように、受付け
たリクエストによりリクエストバッファがあふれてしま
う場合には、リクエストの受付を抑止しなければならな
い。しかし、リクエスト受付け抑止を過剰に行えば、バ
ススループットの低下を招く。
ァ管理部600−iへリクエストをセットするまでの間
、バッファ管理部600−iのリクエスト数が不確定で
ある。 ところで、今、4段のバッファの中に一つの
リクエストがあり、メモリアクセス中だと仮定すると、
この状態でリクエストを連続して4つ受付けるとバッフ
ァがあふれるという問題が生ずる。このように、受付け
たリクエストによりリクエストバッファがあふれてしま
う場合には、リクエストの受付を抑止しなければならな
い。しかし、リクエスト受付け抑止を過剰に行えば、バ
ススループットの低下を招く。
【0036】一つの最も単純なリクエストバッファあふ
れ抑止方法としては、リクエストの受付けからバッファ
へのセットまでの期間は、次のリクエストを受付けず、
リクエストバッファへのリクエストセットが完了すると
、バッファ中に存在するメモリアクセス待ちリクエスト
数に基づき、次のリクエスト受付けの可、不可を判定す
るという方法がある。
れ抑止方法としては、リクエストの受付けからバッファ
へのセットまでの期間は、次のリクエストを受付けず、
リクエストバッファへのリクエストセットが完了すると
、バッファ中に存在するメモリアクセス待ちリクエスト
数に基づき、次のリクエスト受付けの可、不可を判定す
るという方法がある。
【0037】しかし、リクエストバッファが4段あり、
メモリアクセス待ちリクエストが1つの場合、リクエス
トは、あと3つまで、受付けることが可能であり、リク
エストセットまでの期間中にリクエストを受付けないこ
とは過剰抑止であり、バススループットの低下を招く。
メモリアクセス待ちリクエストが1つの場合、リクエス
トは、あと3つまで、受付けることが可能であり、リク
エストセットまでの期間中にリクエストを受付けないこ
とは過剰抑止であり、バススループットの低下を招く。
【0038】そこで、本実施例においては、この期間に
おいてもリクエスト詳細情報に基づきリクエストバッフ
ァのセット完了状態での増加分の予測を行い、それによ
り次のリクエスト受付けでリクエストバッファがあふる
か否かを判定しリクエスト受付けの可、不可を行うもの
である。
おいてもリクエスト詳細情報に基づきリクエストバッフ
ァのセット完了状態での増加分の予測を行い、それによ
り次のリクエスト受付けでリクエストバッファがあふる
か否かを判定しリクエスト受付けの可、不可を行うもの
である。
【0039】今、リクエストAを受付けたと仮定し、バ
ッファのセット完了状態での増加分の予測、バッファの
あふれ抑止を考慮したリクエストの受付け判定がいかに
行われるかを、図1を用いて説明する。
ッファのセット完了状態での増加分の予測、バッファの
あふれ抑止を考慮したリクエストの受付け判定がいかに
行われるかを、図1を用いて説明する。
【0040】図1は、バスインタフェ−ス400、バス
ア−ビタ300、バッファ管理部600の、バッファの
セット完了状態での増加分の予測、バッファのあふれ抑
止を考慮したリクエストの受付け判定に関する部位を抜
き出して示したものである。図示するように、バスイン
タフェ−ス400は補正信号発生器430を備え、バス
ア−ビタ300は、リクエスト受付回路303、リクエ
スト数補正回路360−i(i=0−3)、デコ−ダ3
80−i(i=0−3)を備える。また、リクエスト数
補正回路360−iはプラス1補正器390−i(i=
0−3)とプラス2補正器395−i(i=0−3)を
備える。
ア−ビタ300、バッファ管理部600の、バッファの
セット完了状態での増加分の予測、バッファのあふれ抑
止を考慮したリクエストの受付け判定に関する部位を抜
き出して示したものである。図示するように、バスイン
タフェ−ス400は補正信号発生器430を備え、バス
ア−ビタ300は、リクエスト受付回路303、リクエ
スト数補正回路360−i(i=0−3)、デコ−ダ3
80−i(i=0−3)を備える。また、リクエスト数
補正回路360−iはプラス1補正器390−i(i=
0−3)とプラス2補正器395−i(i=0−3)を
備える。
【0041】リクエストタイプAを受付け、リクエスト
詳細情報が、バスインタフェース部に送られてくると、
それに基づいてリクエストを、図5(a)のごとく、各
バッファ管理部にリクエストを一個セットするが、それ
によって、バッファ管理部内のリクエスト数が1つ増え
る。
詳細情報が、バスインタフェース部に送られてくると、
それに基づいてリクエストを、図5(a)のごとく、各
バッファ管理部にリクエストを一個セットするが、それ
によって、バッファ管理部内のリクエスト数が1つ増え
る。
【0042】そこで、バスインタフェース部は、リクエ
ストタイプAを受付けた時点でバッファへのセット完了
状態での増加分の予測を行い、バッファ管理部内のリク
エスト数を示す信号QCNT−i(16−i)にプラス
1の補正を行う信号Q1RSV−i(410−i、i=
0−3)を図6(a)のごとく各バッファ管理部600
−iにリクエストがセットされるまで発行する。
ストタイプAを受付けた時点でバッファへのセット完了
状態での増加分の予測を行い、バッファ管理部内のリク
エスト数を示す信号QCNT−i(16−i)にプラス
1の補正を行う信号Q1RSV−i(410−i、i=
0−3)を図6(a)のごとく各バッファ管理部600
−iにリクエストがセットされるまで発行する。
【0043】Q1RSV−iは、QCNT−i(16−
i)と供に、バスアービタ(300)に送られる。
i)と供に、バスアービタ(300)に送られる。
【0044】次に、前記2つの信号によりバッファのあ
ふれ抑止とリクエスト受付けの判定が、いかに行われる
かを順を追って説明する。
ふれ抑止とリクエスト受付けの判定が、いかに行われる
かを順を追って説明する。
【0045】Q1RSV−iとQCNT−iは、共にバ
スアービタ(300)に送られ、QCNT−iは、リク
エスト数補正回路でQ1RSV−iによりプラス1の補
正を受け、QCNT−i(310−i、i=0−3)が
つくられる。
スアービタ(300)に送られ、QCNT−iは、リク
エスト数補正回路でQ1RSV−iによりプラス1の補
正を受け、QCNT−i(310−i、i=0−3)が
つくられる。
【0046】この信号はデコードされ、バッファ管理部
(600−i)内のリクエスト数を示す信号、Q0FR
EE−i(i=0−3)、Q1FREE−i(i=0−
3)の2本の信号が生成される。
(600−i)内のリクエスト数を示す信号、Q0FR
EE−i(i=0−3)、Q1FREE−i(i=0−
3)の2本の信号が生成される。
【0047】Q0FREE−i(i=0−3)は、各バ
ッファ管理部内にリクエストが、4個あることを示して
いる。Q1FREE−i(i=0−3)は、各バッファ
管理部内にリクエストが、3個あることを示している。
ッファ管理部内にリクエストが、4個あることを示して
いる。Q1FREE−i(i=0−3)は、各バッファ
管理部内にリクエストが、3個あることを示している。
【0048】バッファのあふれを抑止するためには、次
にリクエストタイプAを受付けたとき、各バッファ管理
部に1段以上の空きが、またリクエストタイプBを受付
けたとき、各バッファ管理部は2段以上の空きが存在し
なければならない。
にリクエストタイプAを受付けたとき、各バッファ管理
部に1段以上の空きが、またリクエストタイプBを受付
けたとき、各バッファ管理部は2段以上の空きが存在し
なければならない。
【0049】したがって、BUSREQ−iのデコード
結果であり、リクエストタイプAを示す信号REQTY
PA(301)はQ0FREE−0(320−0)、Q
0FREE−1(320−1)、Q0FREE−2(3
20−2)、Q0FREE−3(320−3)の4本の
信号の論理和Q0FREE(330)で抑止され、リク
エスト受付回路303に入る。
結果であり、リクエストタイプAを示す信号REQTY
PA(301)はQ0FREE−0(320−0)、Q
0FREE−1(320−1)、Q0FREE−2(3
20−2)、Q0FREE−3(320−3)の4本の
信号の論理和Q0FREE(330)で抑止され、リク
エスト受付回路303に入る。
【0050】リクエストタイプBを示す信号REQTY
PB(302)は、Q0FREE信号(330)と、Q
1FREE−0(340−0)、Q1FREE−1(3
40−1)、Q1FREE−2(340−2)、Q1F
REE−3(340−3)の論理和がとられた信号Q1
FREE(350)によって抑止され、リクエスト受付
回路303に入る。
PB(302)は、Q0FREE信号(330)と、Q
1FREE−0(340−0)、Q1FREE−1(3
40−1)、Q1FREE−2(340−2)、Q1F
REE−3(340−3)の論理和がとられた信号Q1
FREE(350)によって抑止され、リクエスト受付
回路303に入る。
【0051】以上が、リクエストAを受付けたときのリ
クエストセット動作中における、バッファのあふれを抑
止した、次リクエストの受付け判定であるが、リクエス
トBを受付けたときは、同様にバスインタフェース40
0において、バッファのセット完了状態の増分をリクエ
スト詳細情報により予測し、バッファ管理部内のリクエ
スト数を示す信号QCNT−iにプラス2の補正を行う
信号Q2RSV−i(420−i、i=0−3)を、図
6(b)のごとく一つめのリクエストが、各バッファ管
理部にセットされるまで発行し、QCNT−iにプラス
2の補正を行い、1回目のリクエストセットから2回目
のリクエストセットまでの間、QCNT−iにプラス1
の補正を行う信号を発行し、QCNT−iにプラス1の
補正を行う。補正をうけた信号はデコードされ、リクエ
ストAの受付けの場合と同様にして、次リクエストの受
付判定に用いられる。
クエストセット動作中における、バッファのあふれを抑
止した、次リクエストの受付け判定であるが、リクエス
トBを受付けたときは、同様にバスインタフェース40
0において、バッファのセット完了状態の増分をリクエ
スト詳細情報により予測し、バッファ管理部内のリクエ
スト数を示す信号QCNT−iにプラス2の補正を行う
信号Q2RSV−i(420−i、i=0−3)を、図
6(b)のごとく一つめのリクエストが、各バッファ管
理部にセットされるまで発行し、QCNT−iにプラス
2の補正を行い、1回目のリクエストセットから2回目
のリクエストセットまでの間、QCNT−iにプラス1
の補正を行う信号を発行し、QCNT−iにプラス1の
補正を行う。補正をうけた信号はデコードされ、リクエ
ストAの受付けの場合と同様にして、次リクエストの受
付判定に用いられる。
【0052】以上が、リクエストのタイプが、リクエス
トA、リクエストBの2つある場合の実施例であるが、
本発明は、これに限ったものでなく、リクエスト詳細情
報により、リクエストバッファのセットの方式が判れば
、任意のリクエストに対し、リクエストバッファのセッ
ト完了状態を予測でき、リクエストバッファ中のリクエ
スト数を、リクエストバッファのセット完了状態でのリ
クエスト数に補正することにより、リクエストセット中
においても、バッファのあふれをおこすことなく、リク
エストの受付判定を行うことができる。
トA、リクエストBの2つある場合の実施例であるが、
本発明は、これに限ったものでなく、リクエスト詳細情
報により、リクエストバッファのセットの方式が判れば
、任意のリクエストに対し、リクエストバッファのセッ
ト完了状態を予測でき、リクエストバッファ中のリクエ
スト数を、リクエストバッファのセット完了状態でのリ
クエスト数に補正することにより、リクエストセット中
においても、バッファのあふれをおこすことなく、リク
エストの受付判定を行うことができる。
【0053】なお、本実施例においては、各デコ−ダ3
40−iのデコ−ド結果の論理和により、単純にリクエ
ストを抑止する方式を採用したが、各デコ−ダ340−
iのデコ−ド結果と、リクエストを受け付けた場合の各
バッファへのセットタイミングとを考慮して、バッファ
のあふれをおこすことがなければリクエストを受け付け
るようにしてもよい。
40−iのデコ−ド結果の論理和により、単純にリクエ
ストを抑止する方式を採用したが、各デコ−ダ340−
iのデコ−ド結果と、リクエストを受け付けた場合の各
バッファへのセットタイミングとを考慮して、バッファ
のあふれをおこすことがなければリクエストを受け付け
るようにしてもよい。
【0054】すなわち、本実施例によればメモリアクセ
スのリクエストを発生するリクエスト発生装置とバス形
式で結合しており、かつ、リクエスト連続受付を可能と
するためのリクエストバッファを内部に有する主記憶制
御装置において、受付けたリクエストのバッファセット
完了状態を予測することにより、リクエストセット動作
中においても次のリクエストの受付の可、不可を判定す
ることができるので、リクエストの受付のピッチをはや
めることができ、バススループットが向上する。また、
リクエストタイプが複数ある場合には、前記リクエスト
受付の判定を、リクエスト種毎に行うことができるので
、リクエストの受付可能なケースを増やすことができ、
これによってもバススループットが向上できる。
スのリクエストを発生するリクエスト発生装置とバス形
式で結合しており、かつ、リクエスト連続受付を可能と
するためのリクエストバッファを内部に有する主記憶制
御装置において、受付けたリクエストのバッファセット
完了状態を予測することにより、リクエストセット動作
中においても次のリクエストの受付の可、不可を判定す
ることができるので、リクエストの受付のピッチをはや
めることができ、バススループットが向上する。また、
リクエストタイプが複数ある場合には、前記リクエスト
受付の判定を、リクエスト種毎に行うことができるので
、リクエストの受付可能なケースを増やすことができ、
これによってもバススループットが向上できる。
【0055】
【発明の効果】以上説明してきたように、本発明によれ
ば、連続して発生した3以上のリクエストを可能な限り
受付け、リクエスト発生元装置と主記憶制御装置間のバ
ススループットの向上を図ることのできる情報処理装置
を提供することができる。
ば、連続して発生した3以上のリクエストを可能な限り
受付け、リクエスト発生元装置と主記憶制御装置間のバ
ススループットの向上を図ることのできる情報処理装置
を提供することができる。
【図1】バスインタフェ−ス、バスア−ビタ、バッファ
管理部の特徴部位の構成を示すブロック図である。
管理部の特徴部位の構成を示すブロック図である。
【図2】主記憶制御装置の構成を示すブロック図である
。
。
【図3】リクエスタと主記憶制御装置のバスインタフェ
ースを示すブロック図である。
ースを示すブロック図である。
【図4】バッファ管理部の構成を示すブロック図である
。
。
【図5】リクエスト受付けからバッファ管理部へのリク
エストセット動作を示すタイムチャートである。
エストセット動作を示すタイムチャートである。
【図6】バッファ管理部内リクエスト数の補正信号の発
行動作を示すタイミングチャ−トである。
行動作を示すタイミングチャ−トである。
【図7】本発明の一実施例に係る情報処理装置の構成を
示すブロック図である。
示すブロック図である。
1−a、1−b 命令処理装置(IP)1−c、
1−d 入出力処理装置(IOP)2−j(j=
a、b、c、d) バスリクエスト4−j(j=
a、b、c、d) バスアクセプト5 リ
クエスト詳細情報群 14 RAM(RAM) 16−i(i=0−3) バッファ内リクエスト
数100 主記憶制御装置(SCU)200
Sバス 300 バスアービタ 303 リクエスト受付回路 310−i(i=0−3) 補正されたバッファ
内リクエスト数 360−i リクエスト数補正回路400
バスインタフェ−ス 410−i(i=0−3) バッファ内リクエス
ト数プラス1補正信号 420−i(i=0−3) バッファ内リクエス
トプラス2補正信号 430 補正信号発生器 600−i バッファ管理部 700 メモリアクセス制御
1−d 入出力処理装置(IOP)2−j(j=
a、b、c、d) バスリクエスト4−j(j=
a、b、c、d) バスアクセプト5 リ
クエスト詳細情報群 14 RAM(RAM) 16−i(i=0−3) バッファ内リクエスト
数100 主記憶制御装置(SCU)200
Sバス 300 バスアービタ 303 リクエスト受付回路 310−i(i=0−3) 補正されたバッファ
内リクエスト数 360−i リクエスト数補正回路400
バスインタフェ−ス 410−i(i=0−3) バッファ内リクエス
ト数プラス1補正信号 420−i(i=0−3) バッファ内リクエス
トプラス2補正信号 430 補正信号発生器 600−i バッファ管理部 700 メモリアクセス制御
Claims (2)
- 【請求項1】 リクエストバッファを備え、かつ、受
け付けた主記憶装置へのアクセス要求を一旦リクエスト
バッファに格納し、その後に格納したアクセス要求をリ
クエストバッファより取り出して実行する主記憶装置と
、主記憶装置へアクセス要求を発行する1以上の命令処
理装置と、前記命令処理装置および主記憶装置を結合す
るシステムバスとを、少なくとも備えた情報処理装置で
あって、前記主記憶装置は、受け付けた主記憶装置への
アクセス要求を、複数格納可能な前記リクエストバッフ
ァと、格納した複数のアクセス要求を、順次、リクエス
トバッファより取り出して実行する実行手段と、アクセ
ス要求を受け付けた時点で、受け付けたアクセス要求に
関する情報に応じて、当該アクセス要求を前記リクエス
トバッファへ格納した場合のリクエストバッファ内のア
クセス要求数の増加量を予測する予測手段と、予測手段
が予測した増加量とリクエストバッファ現記憶量とを用
いて次のアクセス要求の受付けの可否を判定する判定手
段と、を有することを特徴とする情報処理装置。 - 【請求項2】 請求項1記載の情報処理装置であって
、前記判定手段は、前記予測手段が予測した増加量とリ
クエストバッファ現記憶量とを用い、次のアクセス要求
の種別に応じて、該アクセス要求の受付けの可否の判定
を行うことを特徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP218291A JPH04239350A (ja) | 1991-01-11 | 1991-01-11 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP218291A JPH04239350A (ja) | 1991-01-11 | 1991-01-11 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04239350A true JPH04239350A (ja) | 1992-08-27 |
Family
ID=11522223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP218291A Pending JPH04239350A (ja) | 1991-01-11 | 1991-01-11 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04239350A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008086027A (ja) * | 2001-02-05 | 2008-04-10 | Fujitsu Ltd | 遠隔要求を処理する方法および装置 |
-
1991
- 1991-01-11 JP JP218291A patent/JPH04239350A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008086027A (ja) * | 2001-02-05 | 2008-04-10 | Fujitsu Ltd | 遠隔要求を処理する方法および装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5155854A (en) | System for arbitrating communication requests using multi-pass control unit based on availability of system resources | |
US7093256B2 (en) | Method and apparatus for scheduling real-time and non-real-time access to a shared resource | |
JP5498505B2 (ja) | データバースト間の競合の解決 | |
JP2622654B2 (ja) | 複数要求間の仲裁方法およびその装置 | |
US9740495B2 (en) | Implementing out of order processor instruction issue queue | |
US5590299A (en) | Multiprocessor system bus protocol for optimized accessing of interleaved storage modules | |
US4949247A (en) | System for transferring multiple vector data elements to and from vector memory in a single operation | |
US20050066093A1 (en) | Real-time processor system and control method | |
JP2008040650A (ja) | バスアービトレーション装置 | |
JPH04239350A (ja) | 情報処理装置 | |
JP4536189B2 (ja) | Dma転送装置及びdma転送システム | |
JP2006215621A (ja) | Dma制御装置 | |
JPH06195313A (ja) | コンピュータシステムおよびそれに適した集積回路並びに要求選択回路 | |
JP4335327B2 (ja) | 調停装置および方法 | |
US20100153610A1 (en) | Bus arbiter and bus system | |
JPS6120154A (ja) | メモリアクセス制御装置 | |
KR101013769B1 (ko) | 버스 중재방법 및 장치 | |
JPH07134689A (ja) | バスアービトレーション装置 | |
KR900001999B1 (ko) | 멀티프로세서 시스템(multiprocessor system) | |
JP2006331008A (ja) | メモリインタフェース | |
JPH08339353A (ja) | マルチプロセッサ装置 | |
JP2751660B2 (ja) | マルチプロセッサ・システム | |
US20210397488A1 (en) | Time-division multiplexing method and circuit for concurrent access to a computer resource | |
JP2004220309A (ja) | マルチプロセッサシステム | |
JP2005215953A (ja) | 情報処理装置 |