JPH08223148A - バースト信号受信装置 - Google Patents
バースト信号受信装置Info
- Publication number
- JPH08223148A JPH08223148A JP7024272A JP2427295A JPH08223148A JP H08223148 A JPH08223148 A JP H08223148A JP 7024272 A JP7024272 A JP 7024272A JP 2427295 A JP2427295 A JP 2427295A JP H08223148 A JPH08223148 A JP H08223148A
- Authority
- JP
- Japan
- Prior art keywords
- data
- manchester
- delay elements
- pass filter
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 簡単なアナログ回路と高速なディジタルＩＣ
回路でバースト信号のレベル変動やクロックの変動を吸
収することができるバースト信号受信装置を実現する。 【構成】 受信したマンチェスタ符号データ信号のＤＣ
成分をカットするハイパスフィルタ１１と、このマンチ
ェスタ符号データ信号をＮＲＺデータ信号に変換するマ
ンチェスタ復号器５と、このＮＲＺデータ信号に互いに
異なる複数の遅延を与える複数の遅延素子６と、この互
いに異なる位相のＮＲＺデータ信号を共通のクロックで
識別する複数の識別器２と、この識別データ信号の１つ
を選択するデータ選択回路７とを備える。
回路でバースト信号のレベル変動やクロックの変動を吸
収することができるバースト信号受信装置を実現する。 【構成】 受信したマンチェスタ符号データ信号のＤＣ
成分をカットするハイパスフィルタ１１と、このマンチ
ェスタ符号データ信号をＮＲＺデータ信号に変換するマ
ンチェスタ復号器５と、このＮＲＺデータ信号に互いに
異なる複数の遅延を与える複数の遅延素子６と、この互
いに異なる位相のＮＲＺデータ信号を共通のクロックで
識別する複数の識別器２と、この識別データ信号の１つ
を選択するデータ選択回路７とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、高速のレベル変動やビ
ット同期変動があるバースト信号を受信するバースト信
号受信装置に関する。
ット同期変動があるバースト信号を受信するバースト信
号受信装置に関する。
【０００２】
【従来の技術】図９は、従来のバースト信号受信装置の
構成を示す。図において、１はＡＯＣアンプ、２は識別
器、３はクロック抽出回路、４はリセット信号発生回路
である。受信データ信号ＤＩはＡＯＣアンプ１に入力さ
れ、レベル調整されたデータ信号Ｄ１が識別器２および
クロック抽出回路３に入力される。クロック抽出回路３
で抽出されたクロックＤ３は識別器２のクロック端子Ｃ
Ｋに与えられる。識別器２はクロックＤ３によってデー
タ信号Ｄ１を識別し、バースト信号受信装置の出力ＤＱ
として出力する。また、出力ＤＱはリセット信号発生回
路４に入力され、リセット信号Ｄ４を生成してＡＯＣア
ンプ１のリセット端子Ｒに与える。
構成を示す。図において、１はＡＯＣアンプ、２は識別
器、３はクロック抽出回路、４はリセット信号発生回路
である。受信データ信号ＤＩはＡＯＣアンプ１に入力さ
れ、レベル調整されたデータ信号Ｄ１が識別器２および
クロック抽出回路３に入力される。クロック抽出回路３
で抽出されたクロックＤ３は識別器２のクロック端子Ｃ
Ｋに与えられる。識別器２はクロックＤ３によってデー
タ信号Ｄ１を識別し、バースト信号受信装置の出力ＤＱ
として出力する。また、出力ＤＱはリセット信号発生回
路４に入力され、リセット信号Ｄ４を生成してＡＯＣア
ンプ１のリセット端子Ｒに与える。
【０００３】以下、図１０に示すタイミングチャートを
参照して従来のバースト信号受信装置の動作について説
明する。受信データ信号ＤＩは、セルごとに同期および
識別レベルを確定するためのプレアンブルデータと実デ
ータにより構成される。バースト信号の受信レベルはセ
ルごとに大きく変動するので、まずＡＯＣアンプ１でレ
ベル調整を行う。リセット信号発生回路４は次セルの開
始時刻を予測し、その開始時刻でＡＯＣアンプ１のオフ
セットレベル信号保持容量をリセットする。ＡＯＣアン
プ１はプレアンブル期間に、プレアンブルデータのハイ
レベルとローレベルからオフセットレベルを検出する。
検出されたオフセットレベルはそのセル期間中、保持容
量により保持される。ＡＯＣアンプ１から出力されるデ
ータ信号Ｄ１は、識別器２で“１”と“０”のデータに
識別およびリタンミングされ、バースト信号受信装置の
出力ＤＱとなる。
参照して従来のバースト信号受信装置の動作について説
明する。受信データ信号ＤＩは、セルごとに同期および
識別レベルを確定するためのプレアンブルデータと実デ
ータにより構成される。バースト信号の受信レベルはセ
ルごとに大きく変動するので、まずＡＯＣアンプ１でレ
ベル調整を行う。リセット信号発生回路４は次セルの開
始時刻を予測し、その開始時刻でＡＯＣアンプ１のオフ
セットレベル信号保持容量をリセットする。ＡＯＣアン
プ１はプレアンブル期間に、プレアンブルデータのハイ
レベルとローレベルからオフセットレベルを検出する。
検出されたオフセットレベルはそのセル期間中、保持容
量により保持される。ＡＯＣアンプ１から出力されるデ
ータ信号Ｄ１は、識別器２で“１”と“０”のデータに
識別およびリタンミングされ、バースト信号受信装置の
出力ＤＱとなる。
【０００４】
【発明が解決しようとする課題】従来のバースト信号受
信装置におけるＡＯＣアンプ１は、リセット回路を含む
アナログＩＣ回路であるために調整が困難であった。さ
らに、リセット信号は、次のセルデータ時刻を予測して
発生させる必要があり、この機構をＧbit/s の速度で実
現することは容易ではなかった。
信装置におけるＡＯＣアンプ１は、リセット回路を含む
アナログＩＣ回路であるために調整が困難であった。さ
らに、リセット信号は、次のセルデータ時刻を予測して
発生させる必要があり、この機構をＧbit/s の速度で実
現することは容易ではなかった。
【０００５】さらに、従来のバースト信号受信装置で
は、セルごとのクロック位相変動がないことを前提とし
ている。したがって、クロック位相変動があれば、プレ
アンブル期間にクロック抽出回路３で正しい位相をもつ
クロック信号を発生させる必要があった。しかし、ナノ
秒程度の高速応答の位相同期回路は実現が困難であっ
た。
は、セルごとのクロック位相変動がないことを前提とし
ている。したがって、クロック位相変動があれば、プレ
アンブル期間にクロック抽出回路３で正しい位相をもつ
クロック信号を発生させる必要があった。しかし、ナノ
秒程度の高速応答の位相同期回路は実現が困難であっ
た。
【０００６】本発明は、簡単なアナログ回路と高速なデ
ィジタルＩＣ回路でバースト信号のレベル変動やクロッ
クの変動を吸収することができるバースト信号受信装置
を提供することを目的とする。
ィジタルＩＣ回路でバースト信号のレベル変動やクロッ
クの変動を吸収することができるバースト信号受信装置
を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明のバースト信号受
信装置は、受信したマンチェスタ符号データ信号のＤＣ
成分をカットするハイパスフィルタと、このマンチェス
タ符号データ信号をＮＲＺデータ信号に変換するマンチ
ェスタ復号器と、このＮＲＺデータ信号に互いに異なる
複数の遅延を与える複数の遅延素子と、この互いに異な
る位相のＮＲＺデータ信号を共通のクロックで識別する
複数の識別器と、この識別データ信号の１つを選択する
データ選択回路とを備える（請求項１）。
信装置は、受信したマンチェスタ符号データ信号のＤＣ
成分をカットするハイパスフィルタと、このマンチェス
タ符号データ信号をＮＲＺデータ信号に変換するマンチ
ェスタ復号器と、このＮＲＺデータ信号に互いに異なる
複数の遅延を与える複数の遅延素子と、この互いに異な
る位相のＮＲＺデータ信号を共通のクロックで識別する
複数の識別器と、この識別データ信号の１つを選択する
データ選択回路とを備える（請求項１）。
【０００８】本発明のバースト信号受信装置は、受信し
たマンチェスタ符号データ信号のＤＣ成分をカットする
ハイパスフィルタと、このマンチェスタ符号データ信号
に互いに異なる複数の遅延を与える複数の遅延素子と、
この互いに異なる位相のマンチェスタ符号データ信号を
共通のクロックでラッチしてＮＲＺデータ信号に変換す
る複数のマンチェスタ復号器と、このＮＲＺデータ信号
の１つを選択するデータ選択回路とを備える（請求項
２）。
たマンチェスタ符号データ信号のＤＣ成分をカットする
ハイパスフィルタと、このマンチェスタ符号データ信号
に互いに異なる複数の遅延を与える複数の遅延素子と、
この互いに異なる位相のマンチェスタ符号データ信号を
共通のクロックでラッチしてＮＲＺデータ信号に変換す
る複数のマンチェスタ復号器と、このＮＲＺデータ信号
の１つを選択するデータ選択回路とを備える（請求項
２）。
【０００９】本発明のバースト信号受信装置は、受信し
たマンチェスタ符号データ信号のＤＣ成分をカットする
ハイパスフィルタと、このマンチェスタ符号データ信号
をＮＲＺデータ信号に変換するマンチェスタ復号器と、
クロックに互いに異なる複数の遅延を与える複数のクロ
ック遅延素子と、ＮＲＺデータ信号を各クロックで識別
する複数の識別器と、この識別データ信号に互いに異な
る複数の遅延を与える複数のデータ遅延素子と、この識
別データ信号の１つを選択するデータ選択回路とを備え
る（請求項３）。
たマンチェスタ符号データ信号のＤＣ成分をカットする
ハイパスフィルタと、このマンチェスタ符号データ信号
をＮＲＺデータ信号に変換するマンチェスタ復号器と、
クロックに互いに異なる複数の遅延を与える複数のクロ
ック遅延素子と、ＮＲＺデータ信号を各クロックで識別
する複数の識別器と、この識別データ信号に互いに異な
る複数の遅延を与える複数のデータ遅延素子と、この識
別データ信号の１つを選択するデータ選択回路とを備え
る（請求項３）。
【００１０】本発明のバースト信号受信装置は、以上の
構成において、ハイパスフィルタの前段または後段にマ
ンチェスタ符号データ信号を増幅するアンプを備える
（請求項４）。
構成において、ハイパスフィルタの前段または後段にマ
ンチェスタ符号データ信号を増幅するアンプを備える
（請求項４）。
【００１１】
【作用】本発明は、ＮＲＺデータ信号の“０”を“０１
（または１０）”、“１”を“１０（または０１）”に
変換したマンチェスタ符号を採用することにより、同符
号の連続が２ビット以内でかつマーク率を１／２に保つ
ことができる。これにより、ハイパスフィルタなどの簡
単なアナログ回路でレベル変動に追従させることがで
き、また高利得なアンプ構成をとることができる。
（または１０）”、“１”を“１０（または０１）”に
変換したマンチェスタ符号を採用することにより、同符
号の連続が２ビット以内でかつマーク率を１／２に保つ
ことができる。これにより、ハイパスフィルタなどの簡
単なアナログ回路でレベル変動に追従させることがで
き、また高利得なアンプ構成をとることができる。
【００１２】さらに、セルごとの位相調整またはビット
同期調整は、データに複数の遅延を与えて同一クロック
に対していつでも識別／復号可能な位相条件を提供し、
データ選択回路で正しいと予測できるデータを選択する
ことにより、瞬時の位相調整を実現することができる。
同期調整は、データに複数の遅延を与えて同一クロック
に対していつでも識別／復号可能な位相条件を提供し、
データ選択回路で正しいと予測できるデータを選択する
ことにより、瞬時の位相調整を実現することができる。
【００１３】
【実施例】図１は、本発明のバースト信号受信装置の第
１実施例の構成を示す。図において、１１はハイパスフ
ィルタ、５はマンチェスタ復号器、６−１〜６−ｎは遅
延素子、２−１〜２−ｎは識別器、７はデータ選択回路
である。以下、図２に示すタイミングチャートを参照し
て本実施例の動作について説明する。
１実施例の構成を示す。図において、１１はハイパスフ
ィルタ、５はマンチェスタ復号器、６−１〜６−ｎは遅
延素子、２−１〜２−ｎは識別器、７はデータ選択回路
である。以下、図２に示すタイミングチャートを参照し
て本実施例の動作について説明する。
【００１４】受信したマンチェスタ符号データ信号ＩＤ
Ｉ２は、ＮＲＺデータ信号ＩＤＩ１をマンチェスタ符号
化したものである。このマンチェスタ符号データ信号Ｉ
ＤＩ２は、ＮＲＺの伝送速度程度のハイパスフィルタ１
１を介してＤＣ成分がカットされ、各セル間で同一のＤ
Ｃレベルを有するマンチェスタ符号データ信号ＤＩに変
換される。マンチェスタ復号器５は、このマンチェスタ
符号データ信号ＤＩの差分をとることにより、クロック
を用いずにＮＲＺデータ信号Ｄ５に変換する。このＮＲ
Ｚデータ信号Ｄ５は、ｎ個の遅延素子６−１〜６−ｎで
それぞれ所定の遅延が与えられる。各遅延素子の出力信
号Ｄ６−１〜Ｄ６−ｎはそれぞれ識別器２−１〜２−ｎ
に入力され、クロックＩＣＫの立ち上がりエッジでラッ
チされる。
Ｉ２は、ＮＲＺデータ信号ＩＤＩ１をマンチェスタ符号
化したものである。このマンチェスタ符号データ信号Ｉ
ＤＩ２は、ＮＲＺの伝送速度程度のハイパスフィルタ１
１を介してＤＣ成分がカットされ、各セル間で同一のＤ
Ｃレベルを有するマンチェスタ符号データ信号ＤＩに変
換される。マンチェスタ復号器５は、このマンチェスタ
符号データ信号ＤＩの差分をとることにより、クロック
を用いずにＮＲＺデータ信号Ｄ５に変換する。このＮＲ
Ｚデータ信号Ｄ５は、ｎ個の遅延素子６−１〜６−ｎで
それぞれ所定の遅延が与えられる。各遅延素子の出力信
号Ｄ６−１〜Ｄ６−ｎはそれぞれ識別器２−１〜２−ｎ
に入力され、クロックＩＣＫの立ち上がりエッジでラッ
チされる。
【００１５】ここで、識別器２−１〜２−ｎはそれぞれ
異なる位相でデータを識別するが、位相余裕が 240度程
度以上あれば、大多数の識別器は同一データを出力する
ことになる。いま、Ｄ２−２〜Ｄ２−ｎが同一データと
なるものとする。データ選択回路７は、多数決論理によ
り識別データＤ２−２〜Ｄ２−ｎと一致したデータをバ
ースト信号受信装置の出力ＤＱとして選択出力する。
異なる位相でデータを識別するが、位相余裕が 240度程
度以上あれば、大多数の識別器は同一データを出力する
ことになる。いま、Ｄ２−２〜Ｄ２−ｎが同一データと
なるものとする。データ選択回路７は、多数決論理によ
り識別データＤ２−２〜Ｄ２−ｎと一致したデータをバ
ースト信号受信装置の出力ＤＱとして選択出力する。
【００１６】なお、本実施例装置では、ビットごとにク
ロックとデータの位相関係をチェックしているので、セ
ル間で大幅なビット位相ずれが生じても原理的に追従可
能である。図３は、本発明のバースト信号受信装置の第
２実施例の構成を示す。図において、１１はハイパスフ
ィルタ、６−１〜６−ｎは遅延素子、５−１〜５−ｎは
マンチェスタ復号器、７はデータ選択回路である。
ロックとデータの位相関係をチェックしているので、セ
ル間で大幅なビット位相ずれが生じても原理的に追従可
能である。図３は、本発明のバースト信号受信装置の第
２実施例の構成を示す。図において、１１はハイパスフ
ィルタ、６−１〜６−ｎは遅延素子、５−１〜５−ｎは
マンチェスタ復号器、７はデータ選択回路である。
【００１７】以下、図４に示すタイミングチャートを参
照して本実施例の動作例について説明する。受信したマ
ンチェスタ符号データ信号ＩＤＩ２は、ハイパスフィル
タ１１を介してＤＣ成分がカットされ、同一のＤＣレベ
ルを有するマンチェスタ符号データ信号ＤＩに変換され
る。このマンチェスタ符号データ信号ＤＩは、ｎ個の遅
延素子６−１〜６−ｎでそれぞれ所定の遅延が与えられ
る。各遅延素子から出力されるマンチェスタ符号データ
信号Ｄ６−１〜Ｄ６−ｎは、クロックに対して複数の位
相関係でそれぞれマンチェスタ復号器５−１〜５−ｎに
入力され、共通のクロックＩＣＫでラッチされてＮＲＺ
データ信号Ｄ５−１〜Ｄ５−ｎに変換される。いま、Ｄ
５−２〜Ｄ５−ｎが同一データとなるものとする。デー
タ選択回路７は、多数決論理によりＮＲＺデータ信号Ｄ
５−２〜Ｄ５−ｎと一致したデータをバースト信号受信
装置の出力ＤＱとして選択出力する。
照して本実施例の動作例について説明する。受信したマ
ンチェスタ符号データ信号ＩＤＩ２は、ハイパスフィル
タ１１を介してＤＣ成分がカットされ、同一のＤＣレベ
ルを有するマンチェスタ符号データ信号ＤＩに変換され
る。このマンチェスタ符号データ信号ＤＩは、ｎ個の遅
延素子６−１〜６−ｎでそれぞれ所定の遅延が与えられ
る。各遅延素子から出力されるマンチェスタ符号データ
信号Ｄ６−１〜Ｄ６−ｎは、クロックに対して複数の位
相関係でそれぞれマンチェスタ復号器５−１〜５−ｎに
入力され、共通のクロックＩＣＫでラッチされてＮＲＺ
データ信号Ｄ５−１〜Ｄ５−ｎに変換される。いま、Ｄ
５−２〜Ｄ５−ｎが同一データとなるものとする。デー
タ選択回路７は、多数決論理によりＮＲＺデータ信号Ｄ
５−２〜Ｄ５−ｎと一致したデータをバースト信号受信
装置の出力ＤＱとして選択出力する。
【００１８】図５は、本発明のバースト信号受信装置の
第３実施例の構成を示す。図において、１１はハイパス
フィルタ、５はマンチェスタ復号器、２−１〜２−ｎは
識別器、９−１〜９−ｎはクロック遅延素子、１０−１
〜１０−ｎはデータ遅延素子、７はデータ選択回路であ
る。以下、図６に示すタイミングチャートを参照して本
実施例の動作について説明する。
第３実施例の構成を示す。図において、１１はハイパス
フィルタ、５はマンチェスタ復号器、２−１〜２−ｎは
識別器、９−１〜９−ｎはクロック遅延素子、１０−１
〜１０−ｎはデータ遅延素子、７はデータ選択回路であ
る。以下、図６に示すタイミングチャートを参照して本
実施例の動作について説明する。
【００１９】受信したマンチェスタ符号データ信号ＩＤ
Ｉ２は、ハイパスフィルタ１１を介してＤＣ成分がカッ
トされ、同一のＤＣレベルを有するマンチェスタ符号デ
ータ信号ＤＩに変換される。このマンチェスタ符号デー
タ信号ＤＩは、マンチェスタ復号器５でＮＲＺデータ信
号Ｄ５に変換される。このＮＲＺデータ信号Ｄ５はｎ個
の識別器２−１〜２−ｎに入力され、それぞれクロック
遅延素子９−１〜９−ｎを介して与えられる異なる位相
のクロックＩＣＫでラッチされる。各識別器２−１〜２
−ｎから出力される識別データＤ２−１〜Ｄ２−ｎは、
データ遅延素子１０−１〜１０−ｎでそれぞれ所定の遅
延が与えられてデータ選択回路７に入力される。
Ｉ２は、ハイパスフィルタ１１を介してＤＣ成分がカッ
トされ、同一のＤＣレベルを有するマンチェスタ符号デ
ータ信号ＤＩに変換される。このマンチェスタ符号デー
タ信号ＤＩは、マンチェスタ復号器５でＮＲＺデータ信
号Ｄ５に変換される。このＮＲＺデータ信号Ｄ５はｎ個
の識別器２−１〜２−ｎに入力され、それぞれクロック
遅延素子９−１〜９−ｎを介して与えられる異なる位相
のクロックＩＣＫでラッチされる。各識別器２−１〜２
−ｎから出力される識別データＤ２−１〜Ｄ２−ｎは、
データ遅延素子１０−１〜１０−ｎでそれぞれ所定の遅
延が与えられてデータ選択回路７に入力される。
【００２０】ここで、クロック遅延素子９−ｉの遅延時
間をｔ9-i とし、データ遅延素子１０−ｉの遅延時間を
ｔ10-iとし、 ｔ9-i ＋ｔ10-i＝一定 とすると、データ遅延素子１０−ｉの出力データＤ１０
−ｉはそれぞれ同一クロックでラッチしたデータと等価
となる。いま、Ｄ１０−１，Ｄ１０−２が同一データと
なるものとする。データ選択回路７は、多数決論理によ
り識別データＤ１０−１，Ｄ１０−２と一致したデータ
をバースト信号受信装置の出力ＤＱとして選択出力す
る。
間をｔ9-i とし、データ遅延素子１０−ｉの遅延時間を
ｔ10-iとし、 ｔ9-i ＋ｔ10-i＝一定 とすると、データ遅延素子１０−ｉの出力データＤ１０
−ｉはそれぞれ同一クロックでラッチしたデータと等価
となる。いま、Ｄ１０−１，Ｄ１０−２が同一データと
なるものとする。データ選択回路７は、多数決論理によ
り識別データＤ１０−１，Ｄ１０−２と一致したデータ
をバースト信号受信装置の出力ＤＱとして選択出力す
る。
【００２１】図７は、本発明のバースト信号受信装置の
第４実施例の構成を示す。図において、１１はハイパス
フィルタ、８はアンプ、５はマンチェスタ復号器、６−
１〜６−ｎは遅延素子、２−１〜２−ｎは識別器、７は
データ選択回路である。本実施例は、第１実施例の構成
において、ハイパスフィルタ１１とマンチェスタ復号器
５との間にアンプ８を配置して受信感度を高めたことを
特徴とする。なお、ハイパスフィルタ１１の前段にアン
プ８を配置しても同様である。また、第２実施例および
第３実施例にも同様にアンプ８を接続してもよい。
第４実施例の構成を示す。図において、１１はハイパス
フィルタ、８はアンプ、５はマンチェスタ復号器、６−
１〜６−ｎは遅延素子、２−１〜２−ｎは識別器、７は
データ選択回路である。本実施例は、第１実施例の構成
において、ハイパスフィルタ１１とマンチェスタ復号器
５との間にアンプ８を配置して受信感度を高めたことを
特徴とする。なお、ハイパスフィルタ１１の前段にアン
プ８を配置しても同様である。また、第２実施例および
第３実施例にも同様にアンプ８を接続してもよい。
【００２２】以下、図８に示すタイミングチャートを参
照して本実施例の動作について説明する。受信したマン
チェスタ符号データ信号ＩＤＩ２は、ハイパスフィルタ
１１を介してＤＣ成分がカットされ、同一のＤＣレベル
を有するマンチェスタ符号データ信号ＤＩに変換され
る。このマンチェスタ符号データ信号ＤＩは、アンプ８
で増幅されてマンチェスタ復号器５に入力される。以下
の動作は第１実施例と同様である。
照して本実施例の動作について説明する。受信したマン
チェスタ符号データ信号ＩＤＩ２は、ハイパスフィルタ
１１を介してＤＣ成分がカットされ、同一のＤＣレベル
を有するマンチェスタ符号データ信号ＤＩに変換され
る。このマンチェスタ符号データ信号ＤＩは、アンプ８
で増幅されてマンチェスタ復号器５に入力される。以下
の動作は第１実施例と同様である。
【００２３】マンチェスタ符号の主な信号成分は、ＮＲ
Ｚ信号の動作速度をｆＧbit/s とすると、 0.5ｆＧHz〜
２ｆＧHzとなる。したがって、アンプ８は広帯域を必要
とせず、比較的実現が容易な信号の動作速度程度の帯域
を有するＡＣ結合アンプを適用できる。なお、アンプ８
の低域の遮断周波数を選択することにより、セルごとの
大幅なレベル変動に対しても追従可能である。
Ｚ信号の動作速度をｆＧbit/s とすると、 0.5ｆＧHz〜
２ｆＧHzとなる。したがって、アンプ８は広帯域を必要
とせず、比較的実現が容易な信号の動作速度程度の帯域
を有するＡＣ結合アンプを適用できる。なお、アンプ８
の低域の遮断周波数を選択することにより、セルごとの
大幅なレベル変動に対しても追従可能である。
【００２４】
【発明の効果】以上説明したように、本発明のバースト
信号受信装置は、簡単なアナログ回路と高速動作が可能
なディジタルＩＣ回路で、バースト信号のレベル変動や
クロックの変動を吸収することができる。
信号受信装置は、簡単なアナログ回路と高速動作が可能
なディジタルＩＣ回路で、バースト信号のレベル変動や
クロックの変動を吸収することができる。
【図１】本発明のバースト信号受信装置の第１実施例の
構成を示すブロック図。
構成を示すブロック図。
【図２】第１実施例の動作を説明するタイミングチャー
ト。
ト。
【図３】本発明のバースト信号受信装置の第２実施例の
構成を示すブロック図。
構成を示すブロック図。
【図４】第２実施例の動作を説明するタイミングチャー
ト。
ト。
【図５】本発明のバースト信号受信装置の第３実施例の
構成を示すブロック図。
構成を示すブロック図。
【図６】第３実施例の動作を説明するタイミングチャー
ト。
ト。
【図７】本発明のバースト信号受信装置の第４実施例の
構成を示すブロック図。
構成を示すブロック図。
【図８】第４実施例の動作を説明するタイミングチャー
ト。
ト。
【図９】従来のバースト信号受信装置の構成を示すブロ
ック図。
ック図。
【図１０】従来のバースト信号受信装置の動作を説明す
るタイミングチャート。
るタイミングチャート。
１ ＡＯＣアンプ ２ 識別器 ３ クロック抽出回路 ４ リセット信号発生回路 ５ マンチェスタ復号器 ６ 遅延素子 ７ データ選択回路 ８ アンプ ９ クロック遅延素子 １０ データ遅延素子 １１ ハイパスフィルタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 25/40 9199−5Ｋ Ｈ０４Ｌ 25/40 Ｃ 25/49 9199−5Ｋ 25/49 Ｆ
Claims (4)
- 【請求項１】 セルごとにレベル変動またはビット同期
変動があるバースト信号を受信するバースト信号受信装
置において、 受信したマンチェスタ符号データ信号のＤＣ成分をカッ
トするハイパスフィルタと、 前記ハイパスフィルタから出力されるマンチェスタ符号
データ信号をＮＲＺデータ信号に変換するマンチェスタ
復号器と、 前記ＮＲＺデータ信号に互いに異なる複数の遅延を与え
る複数の遅延素子と、 前記複数の遅延素子から出力される互いに異なる位相の
ＮＲＺデータ信号を共通のクロックで識別する複数の識
別器と、 前記複数の識別器から出力される識別データ信号の１つ
を選択するデータ選択回路とを備えたことを特徴とする
バースト信号受信装置。 - 【請求項２】 セルごとにレベル変動またはビット同期
変動があるバースト信号を受信するバースト信号受信装
置において、 受信したマンチェスタ符号データ信号のＤＣ成分をカッ
トするハイパスフィルタと、 前記ハイパスフィルタから出力されるマンチェスタ符号
データ信号に互いに異なる複数の遅延を与える複数の遅
延素子と、 前記複数の遅延素子から出力される互いに異なる位相の
マンチェスタ符号データ信号を共通のクロックでラッチ
してＮＲＺデータ信号に変換する複数のマンチェスタ復
号器と、 前記複数のマンチェスタ復号器から出力されるＮＲＺデ
ータ信号の１つを選択するデータ選択回路とを備えたこ
とを特徴とするバースト信号受信装置。 - 【請求項３】 セルごとにレベル変動またはビット同期
変動があるバースト信号を受信するバースト信号受信装
置において、 受信したマンチェスタ符号データ信号のＤＣ成分をカッ
トするハイパスフィルタと、 前記ハイパスフィルタから出力されるマンチェスタ符号
データ信号をＮＲＺデータ信号に変換するマンチェスタ
復号器と、 クロックに互いに異なる複数の遅延を与える複数のクロ
ック遅延素子と、 前記マンチェスタ復号器から出力されるＮＲＺデータ信
号を前記複数のクロック遅延素子から出力される各クロ
ックで識別する複数の識別器と、 前記複数の識別器から出力される識別データ信号に互い
に異なる複数の遅延を与える複数のデータ遅延素子と、 前記複数のデータ遅延素子から出力される識別データ信
号の１つを選択するデータ選択回路とを備えたことを特
徴とするバースト信号受信装置。 - 【請求項４】 請求項１ないし請求項３のいずれかに記
載のバースト信号受信装置において、 ハイパスフィルタの前段または後段にマンチェスタ符号
データ信号を増幅するアンプを備えたことを特徴とする
バースト信号受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7024272A JPH08223148A (ja) | 1995-02-13 | 1995-02-13 | バースト信号受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7024272A JPH08223148A (ja) | 1995-02-13 | 1995-02-13 | バースト信号受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08223148A true JPH08223148A (ja) | 1996-08-30 |
Family
ID=12133584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7024272A Pending JPH08223148A (ja) | 1995-02-13 | 1995-02-13 | バースト信号受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08223148A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100858350B1 (ko) * | 2007-06-04 | 2008-09-17 | 주식회사 파이칩스 | 무선신호 수신장치 |
-
1995
- 1995-02-13 JP JP7024272A patent/JPH08223148A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100858350B1 (ko) * | 2007-06-04 | 2008-09-17 | 주식회사 파이칩스 | 무선신호 수신장치 |
| WO2008149280A3 (en) * | 2007-06-04 | 2009-04-02 | Phychips Inc | Apparatus and method for receiving a radio signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6917661B1 (en) | Method, architecture and circuitry for controlling pulse width in a phase and/or frequency detector | |
| JP3233801B2 (ja) | ビット位相同期回路 | |
| JP4064630B2 (ja) | スキューの影響を受けない低電圧差動受信器 | |
| KR910009002A (ko) | 디지탈 방식의 위상을 동기시키는 방법 및 구조 | |
| JPH04320109A (ja) | データエツジ遷移位相判別回路 | |
| US6795514B2 (en) | Integrated data clock extractor | |
| US4606050A (en) | System for detecting and recovering a transmitted signal | |
| US7177381B2 (en) | Noise-resistive, burst-mode receiving apparatus and a method for recovering a clock signal and data therefrom | |
| JPWO2010103576A1 (ja) | データ受信回路 | |
| US6124762A (en) | Over-sampling type clock recovery circuit with power consumption reduced | |
| JP3072509B2 (ja) | Ｐａｍ方式通信装置のタイミング制御回路 | |
| JPH11127207A (ja) | デジタル無線通信装置の検波方法及びその回路 | |
| JP5060713B2 (ja) | 位相検出回路及び方法と、これを用いたクロックデータ復元回路及び方法 | |
| JPH08223148A (ja) | バースト信号受信装置 | |
| US7023944B2 (en) | Method and circuit for glitch-free changing of clocks having different phases | |
| US5128958A (en) | Digital time error signal generator | |
| KR100192525B1 (ko) | 광통신 수신기용 클럭 및 데이타 복구회로 | |
| US6522659B2 (en) | TDMA voice information reading apparatus | |
| EP1061691A2 (en) | Digital pll circuit for burst-mode data and optical receiving circuit using the same | |
| US7161986B2 (en) | Data transmission system and data transmitter/receiver for use therein, and method thereof | |
| US6181757B1 (en) | Retiming method and means | |
| CN107566690B (zh) | 一种去除展频的系统及方法 | |
| US6853693B1 (en) | Method and apparatus for gain normalization of a correlation demodulator | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| JP2006303928A (ja) | フィルタ装置、通信処理装置、通信処理システムおよびフィルタリング方法。 |