JPH08221333A - Ｉｃカード装置 - Google Patents
Ｉｃカード装置Info
- Publication number
- JPH08221333A JPH08221333A JP7022452A JP2245295A JPH08221333A JP H08221333 A JPH08221333 A JP H08221333A JP 7022452 A JP7022452 A JP 7022452A JP 2245295 A JP2245295 A JP 2245295A JP H08221333 A JPH08221333 A JP H08221333A
- Authority
- JP
- Japan
- Prior art keywords
- data
- host system
- main memory
- command
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 動作中の挿抜等による電源遮断があっても正
常動作するＩＣカード装置を提供。 【構成】 ホストシステム１から送出される指令／終了
コマンドＣＭＤに基づいて書込及び読出されるデータの
アドレスをデコード回路２１が設定し、このデコード回
路２１で設定されたアドレスにより、指令コマンドで書
込及び読出データをバックアップメモリ２５が記憶し、
このバックアップメモリ２５に記憶された書込及び読出
データによってデータ書込及び読出がメインメモリ２６
で行なわれる。その後、検出回路２４がホストシステム
１からの電源停止を検出した時のみ、補助電源２２の供
給により、検出回路２４が電源停止を検出時に終了コマ
ンドで書込及び読出が完了した書込及び読出データの
み、バックアップメモリ２５にバックアップして記憶す
るよう制御回路２３が制御する。
常動作するＩＣカード装置を提供。 【構成】 ホストシステム１から送出される指令／終了
コマンドＣＭＤに基づいて書込及び読出されるデータの
アドレスをデコード回路２１が設定し、このデコード回
路２１で設定されたアドレスにより、指令コマンドで書
込及び読出データをバックアップメモリ２５が記憶し、
このバックアップメモリ２５に記憶された書込及び読出
データによってデータ書込及び読出がメインメモリ２６
で行なわれる。その後、検出回路２４がホストシステム
１からの電源停止を検出した時のみ、補助電源２２の供
給により、検出回路２４が電源停止を検出時に終了コマ
ンドで書込及び読出が完了した書込及び読出データの
み、バックアップメモリ２５にバックアップして記憶す
るよう制御回路２３が制御する。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣカード装置に係
り、特に、動作中の挿抜等による電源遮断があっても正
常動作する手段を設けたＩＣカード装置に関する。
り、特に、動作中の挿抜等による電源遮断があっても正
常動作する手段を設けたＩＣカード装置に関する。
【０００２】
【従来の技術】従来のＩＣカード装置は、図３に示すよ
うに、ＩＣカード１０２がホストシステム１へ接続され
ている場合、電源はホストシステム１からＩＣカード１
０２のメインメモリ２６などへ供給され、ホストシステ
ム１が接続されていない場合には、それに変わってメイ
ンメモリ２６のデータをバックアップするために、補助
電源１２２がメインメモリ２６へ電源を供給する。
うに、ＩＣカード１０２がホストシステム１へ接続され
ている場合、電源はホストシステム１からＩＣカード１
０２のメインメモリ２６などへ供給され、ホストシステ
ム１が接続されていない場合には、それに変わってメイ
ンメモリ２６のデータをバックアップするために、補助
電源１２２がメインメモリ２６へ電源を供給する。
【０００３】また、従来のＩＣカード装置は、ホストシ
ステム１から送出されるコマンドＣＭＤとアドレスバス
ＭＡを接続したデコード回路２１を有し、アドレスバス
ＭＡとコマンドＣＭＤがアクセス状態となり、ホストシ
ステム１がメインメモリ２６に対してデータの書込ある
いは読出を行う場合のみ、ホストシステム１からメイン
メモリ２６へのアクセスを可能にする。
ステム１から送出されるコマンドＣＭＤとアドレスバス
ＭＡを接続したデコード回路２１を有し、アドレスバス
ＭＡとコマンドＣＭＤがアクセス状態となり、ホストシ
ステム１がメインメモリ２６に対してデータの書込ある
いは読出を行う場合のみ、ホストシステム１からメイン
メモリ２６へのアクセスを可能にする。
【０００４】
【発明が解決しようとする課題】この従来のＩＣカード
装置は、ホストシステム１がメインメモリ２６に対して
書込あるいは読出している活性状態中ＩＣカード１０２
に抜去が行われると、途中でアクセスが中止されて、セ
ットアップやホールドタイムなどタイミング条件の不適
合や制御信号のフローティングなどにより、メインメモ
リ２６には正確なデータは記憶出来ずにデータの破壊が
起こり、ＩＣカード１０２がディスク形式で使用されて
いる場合、ファイル属性データが破壊されてファイル全
体のアクセスが出来なくなり、ＩＣカード１０２の抜去
時の記憶データの保証ができないという課題があった。
装置は、ホストシステム１がメインメモリ２６に対して
書込あるいは読出している活性状態中ＩＣカード１０２
に抜去が行われると、途中でアクセスが中止されて、セ
ットアップやホールドタイムなどタイミング条件の不適
合や制御信号のフローティングなどにより、メインメモ
リ２６には正確なデータは記憶出来ずにデータの破壊が
起こり、ＩＣカード１０２がディスク形式で使用されて
いる場合、ファイル属性データが破壊されてファイル全
体のアクセスが出来なくなり、ＩＣカード１０２の抜去
時の記憶データの保証ができないという課題があった。
【０００５】そこで、本発明の目的は、動作中の挿抜等
による電源遮断があっても正常動作するＩＣカード装置
を提供することにある。
による電源遮断があっても正常動作するＩＣカード装置
を提供することにある。
【０００６】
【課題を解決するための手段】上述した課題を解決する
ため、本発明によるＩＣカード装置は、データの書込及
び読出を指令／終了する指令／終了コマンドを送出して
データ処理を行なうホストシステムと、このホストシス
テムから送出される指令／終了コマンドに基づいて書込
及び読出される上記データのアドレスを設定するデコー
ド回路と、このデコード回路で設定されたアドレスによ
り、上記指令コマンドで書込及び読出データを記憶して
上記終了コマンドで上記データの書込及び読出を終了す
るバックアップメモリと、このバックアップメモリに記
憶された書込及び読出データによってデータ書込及び読
出が行なわれるメインメモリと、上記ホストシステムか
らの電源供給及び電源停止を検出するする検出回路と、
この検出回路が上記ホストシステムからの電源停止を検
出した時のみ、この検出回路と上記バックアップメモリ
とメインメモリとにバックアップ電源を供給する補助電
源と、このバックアップ電源の供給により、上記検出回
路が電源停止を検出時に上記終了コマンドで書込及び読
出が完了した上記書込及び読出データのみ、上記バック
アップメモリにバックアップして記憶するよう制御し、
かつ上記メインメモリの書込及び読出を制御する制御回
路とを備えたＩＣカードとで構成されたことを特徴とす
る。
ため、本発明によるＩＣカード装置は、データの書込及
び読出を指令／終了する指令／終了コマンドを送出して
データ処理を行なうホストシステムと、このホストシス
テムから送出される指令／終了コマンドに基づいて書込
及び読出される上記データのアドレスを設定するデコー
ド回路と、このデコード回路で設定されたアドレスによ
り、上記指令コマンドで書込及び読出データを記憶して
上記終了コマンドで上記データの書込及び読出を終了す
るバックアップメモリと、このバックアップメモリに記
憶された書込及び読出データによってデータ書込及び読
出が行なわれるメインメモリと、上記ホストシステムか
らの電源供給及び電源停止を検出するする検出回路と、
この検出回路が上記ホストシステムからの電源停止を検
出した時のみ、この検出回路と上記バックアップメモリ
とメインメモリとにバックアップ電源を供給する補助電
源と、このバックアップ電源の供給により、上記検出回
路が電源停止を検出時に上記終了コマンドで書込及び読
出が完了した上記書込及び読出データのみ、上記バック
アップメモリにバックアップして記憶するよう制御し、
かつ上記メインメモリの書込及び読出を制御する制御回
路とを備えたＩＣカードとで構成されたことを特徴とす
る。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は、本発明の一実施例によるＩＣカー
ド装置のブロック構成図である。
ド装置のブロック構成図である。
【０００９】図２は、本発明の一実施例によるＩＣカー
ド装置のタイミングチャートである。
ド装置のタイミングチャートである。
【００１０】本発明の一実施例によるＩＣカード装置
は、図１に示すように、データの書込及び読出を指令／
終了する指令／終了コマンドＣＭＤを送出してデータ処
理を行なうホストシステム１と、このホストシステム１
から送出される指令／終了コマンドＣＭＤに基づいて書
込及び読出されるデータのアドレスを設定するデコード
回路２１と，このデコード回路２１で設定されたアドレ
スにより、指令コマンドで書込及び読出データを記憶し
て終了コマンドでデータの書込及び読出を終了するバッ
クアップメモリ２５と，このバックアップメモリ２５に
記憶された書込及び読出データによってデータ書込及び
読出が行なわれるメインメモリ２６と，ホストシステム
１からの電源供給及び電源停止を検出するする検出回路
２４と，この検出回路２４がホストシステム１からの電
源停止を検出した時のみ、この検出回路２４とバックア
ップメモリ２５とメインメモリ２６とにバックアップ電
源を供給する補助電源２２と，このバックアップ電源の
供給により、検出回路２４が電源停止を検出時に終了コ
マンドで書込及び読出が完了した書込及び読出データの
み、バックアップメモリ２５にバックアップして記憶す
るよう制御し、かつメインメモリ２６の書込及び読出を
制御する制御回路２３とを備えたＩＣカード２とで構成
される。
は、図１に示すように、データの書込及び読出を指令／
終了する指令／終了コマンドＣＭＤを送出してデータ処
理を行なうホストシステム１と、このホストシステム１
から送出される指令／終了コマンドＣＭＤに基づいて書
込及び読出されるデータのアドレスを設定するデコード
回路２１と，このデコード回路２１で設定されたアドレ
スにより、指令コマンドで書込及び読出データを記憶し
て終了コマンドでデータの書込及び読出を終了するバッ
クアップメモリ２５と，このバックアップメモリ２５に
記憶された書込及び読出データによってデータ書込及び
読出が行なわれるメインメモリ２６と，ホストシステム
１からの電源供給及び電源停止を検出するする検出回路
２４と，この検出回路２４がホストシステム１からの電
源停止を検出した時のみ、この検出回路２４とバックア
ップメモリ２５とメインメモリ２６とにバックアップ電
源を供給する補助電源２２と，このバックアップ電源の
供給により、検出回路２４が電源停止を検出時に終了コ
マンドで書込及び読出が完了した書込及び読出データの
み、バックアップメモリ２５にバックアップして記憶す
るよう制御し、かつメインメモリ２６の書込及び読出を
制御する制御回路２３とを備えたＩＣカード２とで構成
される。
【００１１】次に、本発明の一実施例によるＩＣカード
装置の動作を、図面を参照して説明する。
装置の動作を、図面を参照して説明する。
【００１２】本発明の一実施例によるＩＣカード装置の
動作は、図１に示すように、ホストシステム１からメイ
ンメモリ２６へのデータの書込動作は、まず、ホストシ
ステム１が送出するコマンドＣＭＤによってアドレスバ
スＭＡをデコード回路２１で解析させ、ホストシステム
１がメインメモリ２６への書込動作を開始することを検
知し、デコード回路２１が書込動作信号（反転ＷＣ）を
制御回路２３に送出させる。
動作は、図１に示すように、ホストシステム１からメイ
ンメモリ２６へのデータの書込動作は、まず、ホストシ
ステム１が送出するコマンドＣＭＤによってアドレスバ
スＭＡをデコード回路２１で解析させ、ホストシステム
１がメインメモリ２６への書込動作を開始することを検
知し、デコード回路２１が書込動作信号（反転ＷＣ）を
制御回路２３に送出させる。
【００１３】その後、制御回路２３は、ホストシステム
１からアドレスバスＭＡ及びデータバスＭＤを介して送
出されるメインメモリ２６への書込データのアドレス値
及びデータ値をバックアップメモリ２５に書込むため
に、バックアップメモリ２５にアドレスセレクト信号
（反転ＡＣＥ）及びデータセレクト信号（反転ＤＣＥ）
を送出し、バックアップメモリ２５を活性状態にした後
に書込信号（反転ＢＷＥ）を送出する。
１からアドレスバスＭＡ及びデータバスＭＤを介して送
出されるメインメモリ２６への書込データのアドレス値
及びデータ値をバックアップメモリ２５に書込むため
に、バックアップメモリ２５にアドレスセレクト信号
（反転ＡＣＥ）及びデータセレクト信号（反転ＤＣＥ）
を送出し、バックアップメモリ２５を活性状態にした後
に書込信号（反転ＢＷＥ）を送出する。
【００１４】これにより、ホストシステム１からアドレ
スバスＭＡとデータバスＭＤを介して送出されたアドレ
ス値及びデータ値がバックアップメモリ２５に書込ま
れ、制御回路２３はメインメモリ２６へセレクト信号
（反転ＣＥ）及び書込信号（反転ＷＥ）を送出せずに、
メインメモリ２６を非活性状態としてメインメモリ２６
へのデータの書込は行わない。
スバスＭＡとデータバスＭＤを介して送出されたアドレ
ス値及びデータ値がバックアップメモリ２５に書込ま
れ、制御回路２３はメインメモリ２６へセレクト信号
（反転ＣＥ）及び書込信号（反転ＷＥ）を送出せずに、
メインメモリ２６を非活性状態としてメインメモリ２６
へのデータの書込は行わない。
【００１５】また、ホストシステム１からバックアップ
メモリ２５へアドレス値及びデータ値の書込が完了する
と、制御回路２３はホストシステム１に対してビジー信
号（反転ＢＵＳＹ）を送出し、ＩＣカード２が内部処理
実行中で新しいデータの受け入れが不可能であることを
知らせ、ホストシステム１からのデータアクセスを拒否
し、制御回路２３がバックアップメモリ２５へアドレス
セレクト信号（反転ＡＣＥ）及びデータセレクト信号
（反転ＤＣＥ）を送出し、バックアップメモリ２５を活
性状態にして保持されたアドレス値及びデータ値を各々
アドレスバスＭＡ及びデータバスＭＤを介し、メインメ
モリ２６に送出させる。
メモリ２５へアドレス値及びデータ値の書込が完了する
と、制御回路２３はホストシステム１に対してビジー信
号（反転ＢＵＳＹ）を送出し、ＩＣカード２が内部処理
実行中で新しいデータの受け入れが不可能であることを
知らせ、ホストシステム１からのデータアクセスを拒否
し、制御回路２３がバックアップメモリ２５へアドレス
セレクト信号（反転ＡＣＥ）及びデータセレクト信号
（反転ＤＣＥ）を送出し、バックアップメモリ２５を活
性状態にして保持されたアドレス値及びデータ値を各々
アドレスバスＭＡ及びデータバスＭＤを介し、メインメ
モリ２６に送出させる。
【００１６】さらに、制御回路２３は、メインメモリ２
６へセレクト信号（反転ＣＥ）を送出して、メインメモ
リ２６を活性状態にした後、書込信号（反転ＷＥ）を送
出してバックアップメモリ２５から送出されるアドレス
値及びデータ値により、メインメモリ２６にデータを書
込し、バックアップメモリ２５からメインメモリ２６へ
のデータの書込が完了すると、制御回路２３はホストシ
ステム１に対して送出したビジー信号（反転ＢＵＳＹ）
を解除し、ホストシステム１からのデータの受け入れが
可能になったことを知らせ、次のデータのアクセスを許
可してホストシステム１からメインメモリ２６へのデー
タの書込が完了する。
６へセレクト信号（反転ＣＥ）を送出して、メインメモ
リ２６を活性状態にした後、書込信号（反転ＷＥ）を送
出してバックアップメモリ２５から送出されるアドレス
値及びデータ値により、メインメモリ２６にデータを書
込し、バックアップメモリ２５からメインメモリ２６へ
のデータの書込が完了すると、制御回路２３はホストシ
ステム１に対して送出したビジー信号（反転ＢＵＳＹ）
を解除し、ホストシステム１からのデータの受け入れが
可能になったことを知らせ、次のデータのアクセスを許
可してホストシステム１からメインメモリ２６へのデー
タの書込が完了する。
【００１７】次に、メインメモリ２６からホストシステ
ム１へのデータの読出動作について説明する。
ム１へのデータの読出動作について説明する。
【００１８】まず、ホストシスステム１が送出するコマ
ンドＣＭＤによってアドレスバスをデコード回路２１が
解析し、メインメモリ２６からホストシステム１への読
出動作を開始することを検知して読出動作信号（反転Ｒ
Ｃ）を制御回路２３へ送出させ、制御回路２３はホスト
システム１からアドレスバスＭＡを介して送出されるメ
インメモリ２の読出データのアドレス値を、バックアッ
プメモリ２５に書込むためにバックアップメモリ２５へ
アドレスセレクト信号（反転ＡＣＥ）を送出し、バック
アップメモリ２５を活性状態にした後に書込信号（反転
ＢＷＥ）を送出する。
ンドＣＭＤによってアドレスバスをデコード回路２１が
解析し、メインメモリ２６からホストシステム１への読
出動作を開始することを検知して読出動作信号（反転Ｒ
Ｃ）を制御回路２３へ送出させ、制御回路２３はホスト
システム１からアドレスバスＭＡを介して送出されるメ
インメモリ２の読出データのアドレス値を、バックアッ
プメモリ２５に書込むためにバックアップメモリ２５へ
アドレスセレクト信号（反転ＡＣＥ）を送出し、バック
アップメモリ２５を活性状態にした後に書込信号（反転
ＢＷＥ）を送出する。
【００１９】これにより、ホストシステム１からアドレ
スバスＭＡを介して送出されたアドレス値がバックアッ
プメモリ２５に書込まれ、制御回路２３はメインメモリ
２６へセレクト信号（反転ＣＥ）を送出せずに、メイン
メモリ２６を非活性状態としてメインメモリ２６のデー
タの読出は行わない。
スバスＭＡを介して送出されたアドレス値がバックアッ
プメモリ２５に書込まれ、制御回路２３はメインメモリ
２６へセレクト信号（反転ＣＥ）を送出せずに、メイン
メモリ２６を非活性状態としてメインメモリ２６のデー
タの読出は行わない。
【００２０】続いて、制御回路２３は、バックアップメ
モリ２５へアドレスセレクト信号（反転ＡＣＥ）を送出
し、バックアップメモリ２５を活性状態にして保持され
たアドレス値を、アドレスバスＭＡを介してメインメモ
リ２６に送出させる。
モリ２５へアドレスセレクト信号（反転ＡＣＥ）を送出
し、バックアップメモリ２５を活性状態にして保持され
たアドレス値を、アドレスバスＭＡを介してメインメモ
リ２６に送出させる。
【００２１】さらに、制御回路２３は、メインメモリ２
６へセレクト信号（反転ＣＥ）を送出して、メインメモ
リ２６を活性状態にした後、読出信号（反転ＯＥ）を送
出してバックアップメモリ２５から送出されたアドレス
値により、メインメモリ２６のデータをデータバスＭＤ
を介してホストシステム１に送出させ、メインメモリ２
６からホストシステム１へのデータの読出が完了する。
６へセレクト信号（反転ＣＥ）を送出して、メインメモ
リ２６を活性状態にした後、読出信号（反転ＯＥ）を送
出してバックアップメモリ２５から送出されたアドレス
値により、メインメモリ２６のデータをデータバスＭＤ
を介してホストシステム１に送出させ、メインメモリ２
６からホストシステム１へのデータの読出が完了する。
【００２２】次に、ホストシステム１からＩＣカード２
のデータをアクセスをしている最中に、ホストシステム
１の電源遮断またはＩＣカード２の抜去があった場合の
動作について説明する。
のデータをアクセスをしている最中に、ホストシステム
１の電源遮断またはＩＣカード２の抜去があった場合の
動作について説明する。
【００２３】ホストシステム１からの電源供給が行われ
なくなった場合、すなわちホストシステム１の電源遮断
またはＩＣカード２の抜去があった場合に、補助電源２
２は自動的にメインメモリ２６、制御回路２３、バック
アップメモリ２５及び検出回路２４に電源供給してバッ
クアップし、かつ検出回路２４が制御回路２３にバック
アップ検知信号（反転ＬＯＢ）を送出する。
なくなった場合、すなわちホストシステム１の電源遮断
またはＩＣカード２の抜去があった場合に、補助電源２
２は自動的にメインメモリ２６、制御回路２３、バック
アップメモリ２５及び検出回路２４に電源供給してバッ
クアップし、かつ検出回路２４が制御回路２３にバック
アップ検知信号（反転ＬＯＢ）を送出する。
【００２４】ホストシステム１からメインメモリ２６へ
のデータの書込動作をしている場合、第１の状態とし
て、ホストシステム１から送出されるアドレス値及びデ
ータ値がバックアップメモリ２５へ書込が完了していな
い状態で、ホストシステム１からの電源供給が行われな
くなったことを検出回路２４が検知すると、制御回路２
３が動作を中止してメインメモリ２６へのデータの書込
動作を行わず、メインメモリ２６を非活性状態に保つ。
のデータの書込動作をしている場合、第１の状態とし
て、ホストシステム１から送出されるアドレス値及びデ
ータ値がバックアップメモリ２５へ書込が完了していな
い状態で、ホストシステム１からの電源供給が行われな
くなったことを検出回路２４が検知すると、制御回路２
３が動作を中止してメインメモリ２６へのデータの書込
動作を行わず、メインメモリ２６を非活性状態に保つ。
【００２５】一方、第２の状態として、ホストシステム
１から送出されるアドレス値及びデータ値がバックアッ
プメモリ２６へ書込が完了した状態で、ホストシステム
１からの電源供給が行われなくなったことを検出回路２
４が検知すると、制御回路２３がメインメモリ２６への
データの書込動作を継続するように制御して完了する。
１から送出されるアドレス値及びデータ値がバックアッ
プメモリ２６へ書込が完了した状態で、ホストシステム
１からの電源供給が行われなくなったことを検出回路２
４が検知すると、制御回路２３がメインメモリ２６への
データの書込動作を継続するように制御して完了する。
【００２６】また、メインメモリ２６からホストシステ
ム１へのデータの読出動作をしている場合、第１の状態
として、ホストシステム１から送出されるアドレス値が
バックアップメモリ２５へ書込が完了していない状態
で、ホストシステム１からの電源供給が行われなくなっ
たことを検出回路２４が検知すると、制御回路２３が動
作を中止してメインメモリ２６からのデータの読出動作
を行わず、メインメモリ２６を非活性状態に保つ。
ム１へのデータの読出動作をしている場合、第１の状態
として、ホストシステム１から送出されるアドレス値が
バックアップメモリ２５へ書込が完了していない状態
で、ホストシステム１からの電源供給が行われなくなっ
たことを検出回路２４が検知すると、制御回路２３が動
作を中止してメインメモリ２６からのデータの読出動作
を行わず、メインメモリ２６を非活性状態に保つ。
【００２７】他方、第２の状態として、ホストシステム
１から送出されるアドレス値がバックアップメモリ２６
へ書込が完了した状態で、ホストシステム１からの電源
供給が行われなくなったことを検出回路２４が検知する
と、制御回路２３が動作を継続してメインメモリ２から
のデータの読出動作を継続するように制御し、完了す
る。
１から送出されるアドレス値がバックアップメモリ２６
へ書込が完了した状態で、ホストシステム１からの電源
供給が行われなくなったことを検出回路２４が検知する
と、制御回路２３が動作を継続してメインメモリ２から
のデータの読出動作を継続するように制御し、完了す
る。
【００２８】ただし、このデータの読出動作は、ホスト
システム１の電源遮断またはＩＣカード２の抜去がされ
た後に行われるため、ホストシステム１にデータ送出は
行われず、メインメモリ２６の記憶データの破壊を防止
するとともに読出動作を中断させないためのダミーサイ
クルとなる。
システム１の電源遮断またはＩＣカード２の抜去がされ
た後に行われるため、ホストシステム１にデータ送出は
行われず、メインメモリ２６の記憶データの破壊を防止
するとともに読出動作を中断させないためのダミーサイ
クルとなる。
【００２９】
【発明の効果】以上説明したように、本発明のＩＣカー
ド装置によれば、ホストシステムがＩＣカードをアクセ
スしている活性状態中に、ホストシステムの電源遮断や
ＩＣカードの抜去が行われても、アクセス前のデータが
確実にメインメモリへ保持されるため、記憶データの破
壊を防止し、かつディスク形式で使用の場合、ファイル
属性データの破壊によるファイルアクセス不能を防止す
る効果がある。
ド装置によれば、ホストシステムがＩＣカードをアクセ
スしている活性状態中に、ホストシステムの電源遮断や
ＩＣカードの抜去が行われても、アクセス前のデータが
確実にメインメモリへ保持されるため、記憶データの破
壊を防止し、かつディスク形式で使用の場合、ファイル
属性データの破壊によるファイルアクセス不能を防止す
る効果がある。
【図１】本発明の一実施例によるＩＣカード装置のブロ
ック構成図である。
ック構成図である。
【図２】本発明の一実施例によるＩＣカード装置のタイ
ミングチャートである。
ミングチャートである。
【図３】従来のＩＣカード装置のブロック構成図であ
る。
る。
１ ホストシステム ２，１０２ ＩＣカード ２１ デコード回路 ２２，１２２ 補助電源 ２３ 制御回路 ２４ 検出回路 ２５ バックアップメモリ ２６ メインメモリ
Claims (1)
- 【請求項１】 データの書込及び読出を指令／終了する
指令／終了コマンドを送出してデータ処理を行なうホス
トシステムと、 このホストシステムから送出される指令／終了コマンド
に基づいて書込及び読出される上記データのアドレスを
設定するデコード回路と、このデコード回路で設定され
たアドレスにより、上記指令コマンドで書込及び読出デ
ータを記憶して上記終了コマンドで上記データの書込及
び読出を終了するバックアップメモリと、このバックア
ップメモリに記憶された書込及び読出データによってデ
ータ書込及び読出が行なわれるメインメモリと、上記ホ
ストシステムからの電源供給及び電源停止を検出するす
る検出回路と、この検出回路が上記ホストシステムから
の電源停止を検出した時のみ、この検出回路と上記バッ
クアップメモリとメインメモリとにバックアップ電源を
供給する補助電源と、このバックアップ電源の供給によ
り、上記検出回路が電源停止を検出時に上記終了コマン
ドで書込及び読出が完了した上記書込及び読出データの
み、上記バックアップメモリにバックアップして記憶す
るよう制御し、かつ上記メインメモリの書込及び読出を
制御する制御回路とを備えたＩＣカードとで構成された
ことを特徴とするＩＣカード装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7022452A JPH08221333A (ja) | 1995-02-10 | 1995-02-10 | Ｉｃカード装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7022452A JPH08221333A (ja) | 1995-02-10 | 1995-02-10 | Ｉｃカード装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08221333A true JPH08221333A (ja) | 1996-08-30 |
Family
ID=12083113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7022452A Pending JPH08221333A (ja) | 1995-02-10 | 1995-02-10 | Ｉｃカード装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08221333A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100498520B1 (ko) * | 1997-02-28 | 2005-11-22 | 소니 가부시끼 가이샤 | 정보처리방법및정보처리장치 |
| JP2008269635A (ja) * | 2008-06-02 | 2008-11-06 | Renesas Technology Corp | 半導体処理装置 |
-
1995
- 1995-02-10 JP JP7022452A patent/JPH08221333A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100498520B1 (ko) * | 1997-02-28 | 2005-11-22 | 소니 가부시끼 가이샤 | 정보처리방법및정보처리장치 |
| JP2008269635A (ja) * | 2008-06-02 | 2008-11-06 | Renesas Technology Corp | 半導体処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990065125A (ko) | 컴퓨터시스템의 데이터 저장장치 및 방법 | |
| US5915080A (en) | Reprogramming device of a flash memory | |
| JPH08221333A (ja) | Ｉｃカード装置 | |
| JP2912349B1 (ja) | ディスクアレイの制御方法及びディスクアレイ装置 | |
| JPH0793101A (ja) | データバックアップ装置 | |
| JPH10254780A (ja) | ディスクキャッシュ制御方式 | |
| JPH06348600A (ja) | ディスクキャッシュ装置 | |
| JPH11353120A (ja) | 磁気ディスク装置およびライトデータのバックアップ方法 | |
| JP2001084179A (ja) | 自動バックアップシステム及び自動バックアッププログラムを記録した記録媒体 | |
| JPH065008A (ja) | 磁気ディスク装置の試験方法 | |
| JPH09161489A (ja) | 不揮発性メモリ装置 | |
| JPH04167157A (ja) | メモリカード制御方式 | |
| JPS63280357A (ja) | デ−タ退避／復旧方式 | |
| JP2943867B1 (ja) | シーケンス制御装置 | |
| JPS61210453A (ja) | デ−タ記憶装置 | |
| JPH05181613A (ja) | 情報処理装置 | |
| JPH0358216A (ja) | 磁気ディスク制御装置 | |
| JPH05151108A (ja) | データ記憶装置 | |
| JPS6244857A (ja) | 電子デイスク装置 | |
| JP3457600B2 (ja) | メモリ二重化装置及びメモリ二重化方法 | |
| JPH09297712A (ja) | データ転送制御装置 | |
| JPH03280143A (ja) | 電子ディスクサブシステム | |
| JPH07319720A (ja) | プロセッサの系切替え方式 | |
| JPH04328616A (ja) | 情報処理装置 | |
| JPH04295942A (ja) | 半導体ファイル装置 |