JPH08221290A - 制御情報同期化通信方式 - Google Patents

Abstract

(57)【要約】 【目的】 二重化構成システムにおける制御情報同期化
通信方式に関し、制御装置間の同期化処理の合理化を第
一の目的とし、またシステム構成の簡易化を第二の目的
を目的とする。 【構成】 制御装置（１００）に同期化起動専用経路を
設け、また制御情報一括転送手段（３０１）、部分制御
情報転送手段（３０２）、転送中更新保留手段（３０
３）、符号復号手段（３０４）、二度抽出手段（３０
５）または形式変換手段（３１０）を設けることによ
り、主通信路無しに同期化を起動し（請求項１）、また
制御情報を一括して転送し（請求項２）、また更新され
た制御情報のみを転送し（請求項３）、また転送中に起
きた更新要因も後で実行可能とし（請求項４）、また制
御情報を正否符号に変換して転送し（請求項５）、また
制御情報を二回抽出し（請求項６）、また制御情報記憶
部を切替えて同期化を完了させ（請求項７）、更に制御
情報を主通信路経由で転送する（請求項８）様に構成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は二重化構成を有するシス
テムにおける制御情報同期化通信方式に関し、特に二重
化構成システムの一方が運用系、他方が待機系として動
作し、運用系が動作するに必要な各種制御情報を待機系
にも保持させる制御情報同期化通信方式に関する。

【０００２】

【従来の技術】図１１は本発明の対象となる二重化構成
システムの一例を示す図であり、図１２は従来ある制御
装置の一例を示す図である。

【０００３】図１１に示される二重化構成システムは、
複数のスイッチ装置（１）と、二重化された制御装置
（２）とを具備している。各スイッチ装置（１）は、そ
れぞれ制御装置（２）により制御され、入通信回線と出
通信回線とを交換接続する。

【０００４】制御装置（２）は、同一構成および機能を
具備し、一方が運用系として各スイッチ装置（１）の交
換接続動作を制御し、他方が待機系として待機し、運用
系制御装置〔以後運用系の制御装置（２）を（２_A ）と
称し、待機系の制御装置（２）を（２_S ）と称する、以
下同様〕が障害等でスイッチ装置（１）の制御を停止す
る場合には、待機系スイッチ装置（１_S ）が直ちに運用
系として動作を開始し、各スイッチ装置（１）の交換動
作を継続して制御する。

【０００５】運用系の制御装置（２_A ）が各スイッチ装
置（１）を制御する為には、各スイッチ装置（１）の運
用状態、例えば実装／未実装状態、通信回線の収容状
態、交換接続状態等を正確に示す情報〔以後制御情報
（Ｃ）と総称する〕を保持している必要があり、また待
機系の制御装置（２_S ）も、常時運用系として遅滞無く
動作を開始可能とする為には、運用系の制御装置
（２_A ）が保持している制御情報（Ｃ）を、迅速に運用
系の制御装置（２_A ）から受領している必要がある。

【０００６】以後、運用系の制御装置（２_A ）が保持す
る制御情報（Ｃ）と同一の制御情報（Ｃ）を、待機系の
制御装置（２_S ）にも保持させることを、同期化と称す
る。その目的を達成する為に、両制御装置（２）の間に
は制御情報転送路（６）が設けられており、運用系制御
装置（２_A ）からは、常時最新の制御情報（Ｃ）が、制
御情報転送路（６）を経由して待機系制御装置（２_S ）
に転送される。

【０００７】また二重化構成システムには保守装置
（４）が併設されており、当該二重化構成システムの運
用状態を監視し、検出した障害の診断・修復に当たる。
また保守装置（４）は、運用系制御装置（２_A ）に新た
な制御情報（Ｃ）を投入し、或いは制御装置（２_A ）が
保持中の制御情報（Ｃ）を更新する為に、各制御装置
（２）との間に主通信路（５）を有している。

【０００８】図１２には、従来ある各制御装置（２）の
構成要素の内、制御情報の同期化に必要なものが示され
ている。図１２において、制御情報記憶部（２１）は、
制御装置（２）の保持する制御情報（Ｃ）を格納する機
能を具備し、同期化制御部（２２）は、運用系および待
機系の制御装置（２_A ）および（２_S ）の保持する制御
情報（Ｃ）の同期化を図る機能を具備し、主通信制御部
（２３）は、保守装置（４）と制御装置（２）との間の
主通信路（５）を経由する通信を制御する機能を具備す
る。

【０００９】かかる二重化構成システムにおいて、制御
装置（２）の同期化機能の試験を行う場合には、保守装
置（４）から主通信路（５_A ）を経由して運用系の制御
装置（２_A ）に、同期化開始の指令を転送する。

【００１０】運用系の制御装置（２_A ）においては、主
通信制御部（２３_A ）が、保守装置（４）から主通信路
（５_A ）を経由して転送される同期化開始指令を受信す
ると、同期化制御部（２２_A ）に伝達する。

【００１１】同期化制御部（２２_A ）は、主通信制御部
（２３_A ）から同期化開始指令を伝達されると、制御情
報記憶部（２１_A ）に保持している制御情報（Ｃ）を抽
出し、制御情報転送路（６）を経由して待機系の制御装
置（２_S ）に転送する。

【００１２】待機系の制御装置（２_S ）においては、同
期化制御部（２２_S ）が、運用系の制御装置（２_A ）か
ら転送される制御情報（Ｃ）を受信すると、制御情報記
憶部（２１_S ）に格納し、制御装置（２_A ）から転送さ
れる総ての制御情報（Ｃ）を格納し終わると、同期化処
理の完了通知を、主通信制御部（２３_S ）および主通信
路（５_S ）を経由して保守装置（４）に転送する。

【００１３】保守装置（４）は、待機系の制御装置（２
_S ）から、同期化完了通知を受信すると、運用系の制御
装置（２_A ）が制御情報記憶部（２１_A ）に保持済の制
御情報（Ｃ）と、待機系の制御装置（２_S ）が制御情報
記憶部（２１_S ）に保持済の制御情報（Ｃ）とを、それ
ぞれ主通信路（５_A ）および（５_S ）を経由して抽出し
て両者を照合し、両者が一致した場合には、当該二重化
構成システムの同期化処理が正常と判断する。

【００１４】

【発明が解決しようとする課題】以上の説明から明らか
な如く、従来ある二重化構成システムにおいては、前述
の如き同期化処理の試験を実行する場合には、必ず各制
御装置（２）に保守装置（４）を主通信路（５）を経由
して接続し、保守装置（４）から主通信路（５）を経由
して同期化開始指令、同期化完了通知、照合対象制御情
報（Ｃ）等を転送する必要があった。

【００１５】従って、例えば保守装置（４）を用いるこ
と無く、各制御装置（２）のみで同期化処理の試験を実
行することは不可能であり、例えば製造段階等で、制御
装置（２）のみが完成し、未だ保守装置（４）が揃わぬ
状態で、制御装置（２）の同期化処理の試験を実行する
ことは不可能である問題があった。

【００１６】また逆に二重化構成システムが運用状態に
入った段階で、制御装置（２）の同期化処理の試験を実
行する場合に、保守装置（４）が他の目的で、制御装置
（２）との間で主通信路（５）を経由して種々の情報を
転送中とすると、中々同期化処理の試験が実行出来ぬ問
題があった。

【００１７】また運用系の制御装置（２_A ）から待機系
の制御装置（２_S ）に対しては、常に制御情報（Ｃ）が
その儘の形式で転送されていた為、制御情報（Ｃ）の情
報量が増大するに伴い、転送時間も増加する問題があっ
た。

【００１８】また従来ある二重化構成システムにおいて
は、同期化処理を実行する為に、両制御装置の間に制御
情報転送路（６）を設ける必要があり、制御情報転送路
（６）を具備しない二重化構成システムに比して構成が
複雑となる問題もあった。

【００１９】本発明は、二重化構成システムが構築され
ていない段階では、保守装置を併設しなくとも同期化処
理の試験を可能とし、また二重化構成システムが運用を
開始した状態では、保守装置が実行する他の作業に無関
係に同期化処理の試験を可能とし、更に同期化処理の試
験を実行することが、制御装置の運用に極力支障を来さ
ないことを第一の目的とし、また制御情報転送路を具備
しない場合に比して構成が複雑となることを極力防止す
ることを第二の目的とする。

【００２０】

【課題を解決するための手段】図１は本発明の原理を示
す図である。図１において、１００は二重化された制御
装置、２００は制御情報記憶部、３００は同期化制御
部、４００は保守装置、５００は主通信路である。

【００２１】二重化された制御装置（１００）は、一方
の制御装置（１００）を運用系、他方の制御装置（１０
０）を待機系として運用する。制御情報記憶部（２０
０）は、制御装置（１００）が、制御動作に必要とする
制御情報（Ｃ）を保持する。

【００２２】同期化制御部（３００）は、運用系制御装
置（１００）が保持する制御情報（Ｃ）と同一の制御情
報（Ｃ）を、待機系制御装置（１００）にも保持させる
同期化処理を実行する。

【００２３】６００は、本発明（請求項１）により各制
御装置（１００）内に設けられた同期化起動専用経路で
ある。３０１は、本発明（請求項２）により同期化制御
部（３００）内に設けられた制御情報一括転送手段であ
る。

【００２４】３０２は、本発明（請求項３）により同期
化制御部（３００）内に設けられた部分制御情報転送手
段である。３０３は、本発明（請求項４）により同期化
制御部（３００）内に設けられた転送中更新保留手段で
ある。

【００２５】３０４は、本発明（請求項５）により同期
化制御部（３００）内に設けられた符号復号手段であ
る。３０５は、本発明（請求項６）により同期化制御部
（３００）内に設けられた二度抽出手段である。

【００２６】３０６は、本発明（請求項７）により同期
化制御部（３００）内に設けられた二重化記憶部切替手
段である。３１０は、本発明（請求項８）により同期化
制御部（３００）内に設けられた形式変換手段である。

【００２７】

【作用】同期化起動専用経路（６００）は、運用状態に
ある情報処理装置を監視・保守する為に併設される保守
装置（４００）が、各制御装置（１００）との間で各種
情報を転送する主通信路（５００）と別個に、外部から
同期化制御部（３００）を制御する為に設けられること
により、各制御装置（１００）内の同期化制御部（３０
０）に同期化処理を、前記保守装置（４００）を併設す
ること無く実行可能とする。

【００２８】なお同期化制御部（３００）は、自制御装
置（１００）が運用系として動作する場合には、同期化
処理の為に待機系制御装置（１００）に転送すべき制御
情報（Ｃ）を分割すること無く、一括して前記待機系制
御装置（１００）に転送し、また自制御装置（１００）
が待機系として動作する場合には、運用系制御装置（１
００）から一括して転送される制御情報（Ｃ）を、分割
すること無く格納可能な空き領域を自制御装置（１０
０）内の制御情報記憶部（２００）内に選択し、選択さ
れた空き領域に、運用系制御装置（１００）から転送さ
れる前記制御情報（Ｃ）を格納する制御情報一括転送手
段（３０１）を具備することが考慮される。

【００２９】また同期化制御部（３００）は、自制御装
置（１００）が運用系として動作する場合には、複数の
部分制御情報から構成される制御情報（Ｃ）を、同期化
処理の為に待機系制御装置（１００）に転送する場合
に、制御情報（Ｃ）を構成する各部分制御情報を転送す
るか否かの識別情報（Ｓ）と、識別情報（Ｓ）に転送す
ると指定した部分制御情報（Ｃ）とのみを待機系制御装
置（１００）に転送し、また自制御装置（１００）が待
機系として動作する場合には、運用系制御装置（１０
０）から転送される前記識別情報（Ｓ）および部分制御
情報とを受信することにより、転送された部分制御情報
を識別して同期化処理を実行する部分制御情報転送手段
（３０２）を具備することが考慮される。

【００３０】また同期化制御部（３００）は、自制御装
置（１００）が運用系として動作する場合には、待機系
制御装置（１００）に転送中ょ制御情報（Ｃ）に対する
更新要因が生起した場合に、更新要因を一旦保持した
儘、更新前の制御情報の転送を継続し、更新前の制御情
報を転送終了した後、保持中の更新要因により制御情報
（Ｃ）を更新する転送中更新保留手段（３０３）を具備
することが考慮される。

【００３１】また同期化制御部（３００）は、制御情報
（Ｃ）が、自制御装置（１００）が運用系として動作す
る場合には、予め定められた複数の対象が正常状態に在
るか否かを示す複数の個別正否情報から構成される制御
情報（Ｃ）を、各個別正否情報をそれぞれ１ビットの個
別正否ビットで表し、各個別正否ビットを予め定められ
た順序で配列した符号に符号化して待機系制御装置（１
００）に転送し、自制御装置（１００）が待機系として
動作する場合には、運用系制御装置（１００）から転送
される符号を受信・分析し、符号を構成する各個別正否
ビットに対応する個別正否情報に復号化する符号復号手
段（３０４）を具備することが考慮される。

【００３２】また同期化制御部（３００）は、制御情報
（Ｃ）をデュアルポートメモリを介して運用系制御装置
（１００）から待機系制御装置（１００）に転送する場
合に、自制御装置（１００）が待機系として動作する場
合には、デュアルポートメモリから同一制御情報（Ｃ）
を二度繰返して抽出し、二度抽出した制御情報（Ｃ）が
一致することにより、制御情報（Ｃ）を正常に受信した
と判定する二度抽出手段（３０５）を具備することが考
慮される。

【００３３】また各制御装置（１００）は、それぞれ二
組の制御情報記憶部（２００）を具備し、また同期化制
御部（３００）は、自制御装置（１００）が運用系とし
て動作する場合には、第一の制御情報記憶部（２００）
に制御情報（Ｃ）を格納し、制御情報（Ｃ）が更新され
る度に待機系制御装置（１００）に転送し、自制御装置
（１００）が待機系として動作する場合には、運用系制
御装置（１００）から転送される前記制御情報（Ｃ）を
第二の制御情報記憶部（２００）に格納し、運用系とし
て動作中の前記制御装置（１００）が待機系として動作
開始し、且つ待機系として動作中の前記制御装置（１０
０）が運用系として動作を開始する場合に、各制御装置
（１００）が保有する前記第一および第二の制御情報記
憶部（２００）を切替え、新たに運用系となった制御装
置（１００）においては、新たな第一の制御情報記憶部
（２００）に格納されている制御情報（Ｃ）を用いて制
御を開始する二重化記憶部切替手段（３０６）を具備す
ることが考慮される。

【００３４】次に、二重化構成システムは、二重化され
た制御装置（１００）を具備し、一方の制御装置（１０
０）を運用系、他方の制御装置（１００）を待機系とし
て運用し、且つ前記制御装置（１００）が、制御動作に
必要とする制御情報（Ｃ）を保持する制御情報記憶部
（２００）と、前記運用系制御装置（１００）が保持す
る制御情報（Ｃ）と同一の制御情報（Ｃ）を、待機系制
御装置（１００）にも保持させる同期化処理を実行する
同期化制御部（３００）とを具備し、且つ運用状態にあ
る前記情報処理装置を監視・保守する為に保守装置（４
００）を併設し、前記各制御装置（１００）が前記保守
装置（４００）との間で各種情報を転送する主通信路
（５００）を具備する。

【００３５】かかる二重化構成システムにおいて、同期
化制御部（３００）は、自制御装置（１００）が運用系
として動作する場合には、同期化処理の為に待機系制御
装置（１００）に転送すべき制御情報（Ｃ）を、制御装
置（１００）が主通信路（５００）を経由して保守装置
（４００）に転送する情報と同一形式の情報に形式変換
し、主通信路（５００）および保守装置（４００）を経
由して待機系制御装置（１００）に転送し、自制御装置
（１００）が待機系として動作する場合には、運用系制
御装置（１００）から保守装置（４００）および主通信
路（５００）を経由して転送される情報の中から、形式
変換された制御情報（Ｃ）を抽出し、形式変換前の制御
情報（Ｃ）に復元する形式変換手段（３１０）を具備す
る。

【００３６】従って、本発明（請求項１）によれば、同
期化起動専用経路から直接同期化制御部を起動させるこ
とにより、主通信路を使用すること無く、同期化処理を
試験可能となり、また本発明（請求項２）によれば、制
御情報を一括して転送し、待機系制御装置（１００）内
の制御情報記憶部（２００）の空き領域に合せて複数に
分割して転送する必要が無くなる為、制御情報の転送効
率が向上し、また本発明（請求項３）によれば、制御情
報の中の更新された部分制御情報のみを転送することに
より、制御情報の転送効率が向上し、また本発明（請求
項４）によれば、制御情報の転送中に生起した更新要因
に対しても制御情報の更新が可能となり、制御情報の信
頼性が向上し、また本発明（請求項５）によれば、制御
情報が単純な正否符号に変換されて転送される為、制御
情報の転送効率が向上し、また本発明（請求項６）によ
れば、待機系同期化制御部が制御情報を二回繰返し受信
して一致した場合に限り正常な制御情報として同期化処
理に使用する為、制御情報の信頼性が向上し、また本発
明（請求項７）によれば、制御装置が待機系から運用系
に切替えられた場合に、制御情報記憶部を切替えること
により直ちに制御情報が更新されることとなり、制御装
置を即時に待機系から運用系に切替可能となり、当該二
重化構成システムの実時間性を向上する。

【００３７】また本発明（請求項８）によれば、両制御
装置間に同期化処理の為に専用の制御情報転送路を設け
る必要が無くなり、制御情報転送路を具備する二重化構
成システムに比して構成が簡易化され、当該二重化構成
システムの経済性を向上する。

【００３８】

【実施例】以下、本発明の一実施例を図面により説明す
る。図２は本発明（請求項１）の一実施例による制御装
置を示す図であり、図３は本発明（請求項２）の一実施
例による制御装置を示す図であり、図４は本発明（請求
項３）の一実施例による制御装置を示す図であり、図５
は本発明（請求項４）の一実施例による制御装置を示す
図であり、図６は本発明（請求項５）の一実施例による
制御装置を示す図であり、図７は本発明（請求項６）の
一実施例による制御装置を示す図であり、図８は図７に
おける制御情報転送過程を例示する図であり、図９は本
発明（請求項７）の一実施例による制御装置を示す図で
あり、図１０は本発明（請求項８）の一実施例による制
御装置を示す図である。なお、全図を通じて同一符号は
同一対象物を示す。また対象とする二重化構成システム
は、図１１に示す通りとする。

【００３９】図２乃至図７、図９および図１０において
は、図１における制御装置（１００）として制御装置
（２）が示され、また図１における制御情報記憶部（２
００）として制御情報記憶部（２１）が示され、また図
１における同期化制御部（３００）として同期化制御部
（２２）が示され、また図１における保守装置（４０
０）として保守装置（４）が示され、また図１における
主通信路（５００）として主通信路（５）および主通信
制御部（２３）が示されている。

【００４０】また各図には、試験装置（７）が、制御装
置（２）の同期化処理を保守装置（４）とは独立に試験
する為に設けられている。最初に、本発明（請求項１）
の実施例を、図２を用いて説明する。

【００４１】図２においては、図１における同期化起動
専用経路（６００）として、保守通信路（８）が各制御
装置（２）と試験装置（７）との間に設けられており、
また各制御装置（２）内には、保守通信制御部（２４）
および通信状態制御部（２５）が設けられている。

【００４２】通信状態制御部（２５）は、主通信制御部
（２３）に保守装置（４）が主通信路（５）を介して接
続されているか否か、並びに保守通信制御部（２４）に
試験装置（７）が保守通信路（８）を介して接続されて
いるか否かを監視しており、保守装置（４）のみが主通
信路（５）を介して主通信制御部（２３）接続されてい
る場合には、主通信制御部（２３）を通信許容状態、保
守通信制御部（２４）を通信禁止状態に設定し、また試
験装置（７）のみが保守通信路（８）を介して保守通信
制御部（２４）に接続されている場合には、保守通信制
御部（２４）を通信許容状態、主通信制御部（２３）を
通信禁止状態に設定しているが、保守装置（４）が主通
信路（５）を介して主通信制御部（２３）接続されてい
る状態で、更に試験装置（７）が保守通信路（８）を介
して保守通信制御部（２４）に接続された場合には、主
通信制御部（２３）および保守通信制御部（２４）を共
に通信許容状態に設定する。

【００４３】なお通信状態制御部（２５）は、保守装置
（４）と主通信制御部（２３）との間で転送される各種
情報と、試験装置（７）と保守通信制御部（２４）との
間で転送される各種情報とに、それぞれ識別可能な指標
を付加し、両情報が混合することを防止している。

【００４４】図２において、制御装置（２）の同期化機
能の試験を行う場合には、試験装置（７）を保守通信路
（８）を介して各制御装置（２）に接続する。なお、保
守装置（４）が主通信路（５）を介して各制御装置
（２）に接続されているか否かは関係ない。

【００４５】各制御装置（２）においては、通信状態制
御部（２５）が試験装置（７）の接続を検出し、各保守
通信制御部（２４）を通信許容状態に設定する。かかる
状態で、試験装置（７）から同期化開始の指令（ｃｍ
ｄ）を投入すると、同期化開始指令（ｃ₁ ）は、保守通
信路（８_A ）を経由して運用系の制御装置（２_A ）に転
送される。

【００４６】通信状態制御部（２５_A ）は、試験装置
（７）から保守通信路（８_A ）を経由して転送される同
期化指令（ｃ₁ ）を受信すると、保守通信路（８_A ）固
有の指標（ｔ）を付加し〔＝（ｃ_1t）〕、保守通信制御
部（２４_A ）に転送する。

【００４７】保守通信制御部（２４_A ）は、通信状態制
御部（２５_A ）から転送される同期化開始指令（ｃ_1t）
を受信すると、同期化制御部（２２_A ）に伝達する。同
期化制御部（２２_A ）は、保守通信制御部（２４_A ）か
ら同期化開始指令（ｃ_1t）を伝達されると、制御情報記
憶部（２１_A ）に保持されている制御情報（Ｃ）を抽出
し、同期化開始指令（ｃ_1t）に付加されている指標
（ｔ）を付加し〔＝（Ｃ_t ）〕、制御情報転送路（６）
を経由して待機系制御装置（２_S ）に転送する。

【００４８】待機系制御装置（２_S ）においては、同期
化制御部（２２_S ）が、運用系制御装置（２_A ）から転
送される制御情報（Ｃ_t ）を受信すると、指標（ｔ）が
付加されていることを確認した後、指標（ｔ）を除去し
た制御情報（Ｃ）を制御情報記憶部（２１_S ）に格納
し、制御装置（２_A ）から転送される総ての制御情報
（Ｃ_t ）を格納し終わると、同期化処理の完了通知（ｒ
₁ ）に制御情報（Ｃ）から除去した指標（ｔ）を付加し
〔＝（ｒ_1t）〕、保守通信制御部（２４_S ）に伝達す
る。

【００４９】保守通信制御部（２４_S ）は、同期化制御
部（２２_S ）から伝達された同期化完了通知（ｒ_1t）
を、通信状態制御部（２５_S ）に転送する。通信状態制
御部（２５_S ）は、保守通信制御部（２４_S ）から転送
された同期化完了通知（ｒ_1t）を分析し、指標（ｔ）が
付加されていることを識別すると、保守通信路（８_S ）
を介して接続されている試験装置（７）に対する同期化
完了通知（ｒ_1t）であることを確認し、付加されている
指標（ｔ）を除去した後〔＝（ｒ₁ ）〕、保守通信路
（８_S ）を経由して試験装置（７）に転送する。

【００５０】試験装置（７）は、待機系の制御装置（２
_S ）から保守通信路（８_S ）を経由して同期化完了通知
（ｒ₁ ）を受信すると、前述と同様の過程により、運用
系の制御装置（２_A ）が制御情報記憶部（２１_A ）に保
持済の制御情報（Ｃ）と、待機系の制御装置（２_S ）が
制御情報記憶部（２１_S ）に保持済の制御情報（Ｃ）と
を、それぞれ保守通信路（８_A ）および（８_S ）を経由
して抽出して両者を照合し、両者が一致した場合には、
当該二重化構成システムの同期化処理が正常と判断す
る。

【００５１】以上の説明から明らかな如く、本発明（請
求項１）の実施例によれば、制御装置（２）に保守通信
路（８）を介して試験装置（７）を接続することによ
り、制御装置（２）の同期化処理機能を、保守装置
（４）の有無に拘らず実行可能となる。

【００５２】次に、本発明（請求項２）の実施例を、図
３を用いて説明する。図３においては、図１における制
御情報一括転送手段（３０１）として情報一括転送部
（２２１）が、各同期化制御部（２２）内に設けられて
いる。

【００５３】なお両制御装置（２）には、図２における
と同様に、試験装置（７）が保守通信路（８）を介して
接続されているものとする。また運用系制御装置
（２_A ）内の制御情報記憶部（２１_A ）には、二組の制
御情報（Ｃ₁ ）〔＝１００バイト〕および（Ｃ₂ ）〔＝
２００バイト〕が保持されている。

【００５４】また待機系制御装置（２_S ）内の制御情報
記憶部（２１_S ）には、それぞれ２００バイトおよび３
００バイトの空き領域が二箇所に存在し、新たに保持す
る制御情報（Ｃ）は、２００バイトの空き領域から順次
格納するものとする。

【００５５】かかる状態で、試験装置（７）から同期化
開始指令（ｃ₁ ）が投入されると、同期化開始指令（ｃ
₁ ）は、図２におけると同様の過程で、同期化制御部
（２２ _A ）に伝達される。

【００５６】同期化制御部（２２_A ）は、試験装置
（７）から投入され、保守通信路（８_A）、主通信制御
部（２３_A ）および保守通信制御部（２４_A ）を経由し
て伝達される同期化開始指令（ｃ_1t）を受信すると、情
報一括転送部（２２１_A ）を起動する。

【００５７】起動された情報一括転送部（２２１_A ）
は、同期化制御部（２２_A ）に格納されている制御情報
（Ｃ₁ ）を最初に抽出し、制御情報転送路（６）を経由
して待機性制御装置（２_S ）に転送する。

【００５８】待機系制御装置（２_S ）においては、同期
化制御部（２２_S ）が、運用系制御装置（２_A ）から転
送される制御情報（Ｃ₁ ）を受信すると、情報一括転送
部（２２１_S ）を起動する。

【００５９】起動された情報一括転送部（２２１_S ）
は、制御情報記憶部（２１_S ）内に存在する新たな制御
情報（Ｃ）を格納する為の空き領域を選択し、最初に２
００バイトから成る空き領域を選択すると、空き領域の
記憶容量〔＝２００バイト〕と、転送された制御情報
（Ｃ₁ ）の情報量〔＝１００バイト〕とを比較する。

【００６０】比較の結果、選択した空き領域の記憶容量
〔＝２００バイト〕が、制御情報（Ｃ₁ ）の情報量〔＝
１００バイト〕以上であることを確認すると、制御情報
（Ｃ ₁ ）を一括して格納可能と判定し、転送された制御
情報（Ｃ₁ ）を、選択した空き領域に格納した後、制御
情報転送路（６）を経由して情報一括転送部（２２
１ _A ）に、制御情報（Ｃ₁ ）の転送が完了したことを通
知する。

【００６１】以上により、選択された空き領域は、１０
０バイトが最初に選択される空き領域として残ることと
なる。続いて情報一括転送部（２２１_A ）は、同期化制
御部（２２_A ）に格納されている制御情報（Ｃ₂ ）を次
に抽出し、制御情報転送路（６）を経由して待機性制御
装置（２_S ）に転送する。

【００６２】待機系制御装置（２_S ）においては、同期
化制御部（２２_S ）が、運用系制御装置（２_A ）から転
送される制御情報（Ｃ₂ ）を受信すると、情報一括転送
部（２２１_S ）を起動する。

【００６３】起動された情報一括転送部（２２１_S ）
は、制御情報記憶部（２１_S ）内に存在する新たな制御
情報（Ｃ）を格納する為の空き領域を選択し、最初に１
００バイトから成る空き領域を選択すると、空き領域の
記憶容量〔＝１００バイト〕と、転送された制御情報
（Ｃ₂ ）の情報量〔＝２００バイト〕とを比較する。

【００６４】比較の結果、選択した空き領域の記憶容量
〔＝１００バイト〕が、制御情報（Ｃ₂ ）の情報量〔＝
２００バイト〕未満であることを確認すると、制御情報
（Ｃ ₁ ）を一括して格納不能と判定し、他の空き領域を
選択し、次に３００バイトから成る空き領域を選択する
と、空き領域の記憶容量〔＝３００バイト〕と、転送さ
れた制御情報（Ｃ₂ ）の情報量〔＝２００バイト〕とを
比較する。

【００６５】比較の結果、選択した空き領域の記憶容量
〔＝３００バイト〕が、制御情報（Ｃ₂ ）の情報量〔＝
２００バイト〕以上であることを確認すると、制御情報
（Ｃ ₂ ）を一括して格納可能と判定し、転送された制御
情報（Ｃ₂ ）を、選択した空き領域に格納した後、制御
情報転送路（６）を経由して情報一括転送部（２２
１ _A ）に、制御情報（Ｃ₂ ）の転送が完了したことを通
知する。

【００６６】以上により、選択された空き領域は、１０
０バイトが最初に選択される空き領域として残ることと
なる。なお制御情報（Ｃ₂ ）を格納可能な２００バイト
以上から成る空き領域が選出されなかった場合には、情
報一括転送部（２２１_S ）は制御情報転送路（６）を経
由して情報一括転送部（２２１_A ）に、制御情報
（Ｃ₂ ）が転送不成功であることを通知する。

【００６７】以上の説明から明らかな如く、本発明（請
求項２）の実施例によれば、情報一括転送部（２２
１_A ）は、転送すべき制御情報（Ｃ₁ ）および（Ｃ₂ ）
を一括して制御装置（２_S ）に転送し、情報一括転送部
（２２１_S ）は、転送された制御情報（Ｃ₁ ）および
（Ｃ₂ ）を格納可能な空き領域を選択して格納する為、
従来ある同期化制御部（２２）の如く、例えば制御情報
（Ｃ₂ ）を１００バイト宛に区分して二回に分けて転送
し、最初に転送した１００バイトを最初に選択した１０
０バイトから成る空き領域に格納した後、二回目に転送
した１００バイトを次に選択した３００バイトから成る
空き領域に格納する等の二度手間が不要となり、制御情
報（Ｃ）の転送効率が向上する。

【００６８】次に、本発明（請求項３）の実施例を、図
４を用いて説明する。図４においては、図１における部
分制御情報転送手段（３０２）として未実装転送省略部
（２２３）が、各同期化制御部（２２）内に設けられて
いる。

【００６９】なお両制御装置（２）には、図２における
と同様に、試験装置（７）が保守通信路（８）を介して
接続されているものとする。図４に示される制御装置
（２）は、五組のスイッチ装置（１₁ ）乃至（１₅ ）
〔図１１参照〕を制御対象とするものとし、また各制御
情報記憶部（２１）には、各スイッチ装置（１₁ ）乃至
（１₅ ）を制御する為に必要な各制御情報（Ｃ₁）乃至
（Ｃ₅ ）が、それぞれ格納されているものとする。

【００７０】更に目下の所、第一スイッチ装置（１₁ ）
および第四スイッチ装置（１₄ ）は実装されているが、
第二スイッチ装置（１₂ ）、第三スイッチ装置（１₃ ）
および第五スイッチ装置（１₅ ）は未実装とする。

【００７１】図４においては、制御情報記憶部（２１）
に格納されている各制御情報（Ｃ₁）乃至（Ｃ₅ ）の
内、実装済スイッチ装置（１₁ ）および（１₄ ）に対応
する制御情報（Ｃ₁ ）および（Ｃ₄ ）は実装状態（Ｂ）
で表示され、未実装スイッチ装置（１₂ ）、（１₃ ）お
よび（１₅ ）に対応する制御情報（Ｃ₂ ）、（Ｃ₃ ）お
よび（Ｃ₅ ）は未実装状態（Ｉ）で表示されている。

【００７２】かかる状態で、試験装置（７）から同期化
開始指令（ｃ₁ ）が投入されると、同期化開始指令（ｃ
₁ ）は、図２におけると同様の過程で、同期化制御部
（２２ _A ）に伝達される。

【００７３】同期化制御部（２２_A ）は、試験装置
（７）から投入され、保守通信路（８_A）、主通信制御
部（２３_A ）および保守通信制御部（２４_A ）を経由し
て伝達される同期化開始指令（ｃ_1t）を受信すると、未
実装転送省略部（２２３_A ）を起動する。

【００７４】起動された未実装転送省略部（２２３_A ）
は、制御情報記憶部（２１_A ）に格納されている制御情
報（Ｃ₁ ）乃至（Ｃ₅ ）を参照し、制御情報（Ｃ₁ ）お
よび（Ｃ₄ ）が実装状態（Ｂ）にあり、制御情報
（Ｃ₂ ）、（Ｃ₃ ）および（Ｃ₅ ）が未実装状態（Ｉ）
にあることを識別すると、下記の手順で装置構成情報
（Ｓ）を生成する。装置構成情報（Ｓ）は、制御情報記
憶部（２１_A ）に格納されている各制御情報（Ｃ₁ ）乃
至（Ｃ₅ ）に対応する５ビットから構成され、先頭ビッ
トが制御情報（Ｃ₁ ）に対応し、第二ビットが制御情報
（Ｃ₂ ）に対応し、以下同様に、第五〔末尾〕ビットが
制御情報（Ｃ₅ ）に対応する。

【００７５】また実装状態（Ｂ）にある制御情報
（Ｃ₁ ）および（Ｃ₄ ）に対応する第一ビットおよび第
四ビットは論理“１”に設定し、未実装状態（Ｉ）にあ
る制御情報（Ｃ₂ ）、（Ｃ₃ ）および（Ｃ₅ ）に対応す
るビットは論理“０”に設定する。

【００７６】未実装転送省略部（２２３_A ）は、以上の
手順で生成した装置構成情報（Ｓ）〔＝“１００１
０”〕を、最初に制御情報転送路（６）を経由して待機
系制御装置（２_S ）に転送した後、続いて実装状態
（Ｂ）にある制御情報（Ｃ₁ ）および（Ｃ₄ ）のみを制
御情報記憶部（２１_A ）から順次抽出し、制御情報転送
路（６）を経由して待機性制御装置（２_S ）に転送す
る。

【００７７】待機系制御装置（２_S ）においては、同期
化制御部（２２_S ）が、運用系制御装置（２_A ）から転
送される装置構成情報（Ｓ）〔＝“１００１０”〕を受
信すると、未実装転送省略部（２２３_S ）を起動する。

【００７８】起動された未実装転送省略部（２２３_S ）
は、最初に転送された装置構成情報（Ｓ）〔＝“１００
１０”〕を受信・分析し、第一および第四ビットのみが
論理“１”であり、他の第二、第三および第五ビットが
論理“０”であることを識別すると、実装状態（Ｂ）に
ある制御情報（Ｃ₁ ）および（Ｃ₄ ）のみが順次転送さ
れることを認識する。

【００７９】続いて未実装転送省略部（２２３_S ）は、
装置構成情報（Ｓ）に続いて転送される制御情報
（Ｃ₁ ）および（Ｃ₄ ）を受信し、制御情報記憶部（２
１_S ）内に格納されている制御情報（Ｃ₁ ）および（Ｃ
₄ ）のみを、受信した制御情報（Ｃ ₁ ）および（Ｃ₄ ）
により更新し、同期化処理を完了する。

【００８０】以上の説明から明らかな如く、本発明（請
求項３）の実施例によれば、未実装転送省略部（２２３
_A ）は、制御の対象とする制御情報（Ｃ₁ ）乃至
（Ｃ₅ ）の内、実装状態（Ｂ）にある制御情報（Ｃ₁ ）
および（Ｃ₄ ）のみを転送対象とし、転送対象を示す装
置構成情報（Ｓ）〔＝“１００１０”〕と共に制御装置
（２ _S ）に転送し、未実装転送省略部（２２３_S ）は、
転送された装置構成情報（Ｓ）〔＝“１００１０”〕に
より制御情報（Ｃ₁ ）および（Ｃ₄ ）のみが転送される
ことを認識し、転送された制御情報（Ｃ₁ ）および（Ｃ
₄ ）により同期化処理を実行する為、同期化処理に有効
な制御情報（Ｃ₁ ）および（Ｃ₄ ）のみを転送し、不要
の制御情報（Ｃ₂ ）、（Ｃ₃ ）および（Ｃ₅ ）を転送省
略することが可能となり、制御情報（Ｃ）の転送効率が
向上する。

【００８１】次に、本発明（請求項４）の実施例を、図
５を用いて説明する。図５においては、図１における転
送中更新保留手段（３０３）として転送中更新保留部
（２２４）が、各同期化制御部（２２）内に設けられて
いる。

【００８２】なお両制御装置（２）には、図２における
と同様に、試験装置（７）が保守通信路（８）を介して
接続されているものとする。図５に示される制御装置
（２）も、五組のスイッチ装置（１₁ ）乃至（１₅ ）
〔図１１参照〕を制御対象とするものとし、また各制御
情報記憶部（２１）には、各スイッチ装置（１₁ ）乃至
（１₅ ）を制御する為に必要な各制御情報（Ｃ₁）乃至
（Ｃ₅ ）が、それぞれ格納されているものとする。

【００８３】なお図５においては、何れのスイッチ装置
（１₁ ）乃至（１₅ ）も実装されているものとする。図
２において、試験装置（７）から同期化開始指令
（ｃ₁ ）が投入されると、同期化開始指令（ｃ₁ ）は、
図２におけると同様の過程で、同期化制御部（２２ _A ）
に伝達される。

【００８４】同期化制御部（２２_A ）は、試験装置
（７）から投入され、保守通信路（８_A）、主通信制御
部（２３_A ）および保守通信制御部（２４_A ）を経由し
て伝達される同期化開始指令（ｃ_1t）を受信すると、制
御情報記憶部（２１_A ）に格納されている制御情報（Ｃ
₁ ）乃至（Ｃ₅ ）を順次抽出し、制御情報転送路（６）
を経由して待機系制御装置（２_S ）に転送する。

【００８５】待機系制御装置（２_S ）においては、同期
化制御部（２２_S ）が、運用系制御装置（２_A ）から順
次転送される制御情報（Ｃ₁ ）乃至（Ｃ₅ ）を受信する
と、順次制御情報記憶部（２１_S ）に格納する。

【００８６】制御情報（Ｃ₁ ）乃至（Ｃ₅ ）の転送中
に、制御装置（２_A ）内に制御情報（Ｃ₁ ）を（Ｃ₁₁）
に更新すべき更新要因（Ｒ₁ ）が生起したとすると、該
更新要因（Ｒ₁ ）を検出した同期化制御部（２２_A ）
は、転送中更新保留部（２２４_A）を起動する。

【００８７】起動された転送中更新保留部（２２４_A ）
は、生起した更新要因（Ｒ₁ ）を分析し、目下同期化制
御部（２２_A ）が転送中の制御情報（Ｃ₁ ）乃至
（Ｃ₅ ）のの中の制御情報（Ｃ₁ ）を対象とする更新要
因（Ｒ₁ ）であることを認識すると、同期化制御部（２
２_A ）による制御情報（Ｃ₁ ）乃至（Ｃ₅ ）の転送処理
が終了する迄、生起した更新要因（Ｒ₁ ）を保存して置
く。

【００８８】やがて同期化制御部（２２_A ）が制御情報
（Ｃ₁ ）乃至（Ｃ₅ ）の転送処理が終了すると、転送中
更新保留部（２２４_A ）は、保存中の更新要因（Ｒ₁ ）
を抽出し、制御情報（Ｃ₁ ）に対して所要の更新処理を
実行し、制御情報（Ｃ₁₁）に更新する。

【００８９】更新済の制御情報（Ｃ₁₁）は、次に同期化
処理が実行される機会に、待機系制御装置（２_S ）に転
送される。以上の説明から明らかな如く、本発明（請求
項４）の実施例によれば、制御情報（Ｃ₁ ）乃至
（Ｃ₅ ）の転送中に、制御情報（Ｃ₁ ）に対する更新要
因（Ｒ₁）が生起した場合にも、転送中更新保留部（２
２４_A ）が更新要因（Ｒ₁ ）を保存し、実行中の制御情
報（Ｃ₁ ）乃至（Ｃ₅ ）の転送処理が終了すると、保存
中の更新要因（Ｒ₁ ）を制御情報（Ｃ₁ ）に適用する
為、制御情報（Ｃ₁ ）に対する更新要因（Ｒ₁ ）が確実
に実行可能となり、制御情報（Ｃ₁ ）の信頼性を向上可
能となる。

【００９０】次に、本発明（請求項５）の実施例を、図
６を用いて説明する。図６においては、図１における符
号復号手段（３０４）として符号復号化部（２２６）
が、各同期化制御部（２２）内に設けられている。

【００９１】なお両制御装置（２）には、図２における
と同様に、試験装置（７）が保守通信路（８）を介して
接続されているものとする。また図６に示される制御装
置（２）は、図４におけると同様に、五組のスイッチ装
置（１₁ ）乃至（１₅ ）〔図１１参照〕を制御対象とす
るものとし、また各制御情報記憶部（２１）には、各ス
イッチ装置（１₁ ）乃至（１₅ ）が正常状態に在るか否
かを示す各制御情報（Ｃ₁ ）乃至（Ｃ₅ ）が、それぞれ
格納されているものとする。

【００９２】更に目下の所、第二スイッチ装置（１₂ ）
および第五スイッチ装置（１₅ ）は正常状態に在るが、
第一スイッチ装置（１₂ ）、第三スイッチ装置（１₃ ）
および第四スイッチ装置（１₄ ）は異常状態に在るもの
とする。

【００９３】図５においては、制御情報記憶部（２１）
に格納されている各制御情報（Ｃ₁）乃至（Ｃ₅ ）の
内、スイッチ装置（１₂ ）および（１₅ ）に対応する制
御情報（Ｃ₂ ）および（Ｃ₅ ）は正常状態を表示し、ス
イッチ装置（１₁ ）、（１₃ ）および（１₄ ）に対応す
る制御情報（Ｃ₁ ）、（Ｃ₃ ）および（Ｃ₄ ）は異常状
態を表示している。

【００９４】かかる状態で、試験装置（７）から同期化
開始指令（ｃ₁ ）が投入されると、同期化開始指令（ｃ
₁ ）は、図２におけると同様の過程で、同期化制御部
（２２ _A ）に伝達される。

【００９５】同期化制御部（２２_A ）は、試験装置
（７）から投入され、保守通信路（８_A）、主通信制御
部（２３_A ）および保守通信制御部（２４_A ）を経由し
て伝達される同期化開始指令（ｃ_1t）を受信すると、符
号復号化部（２２６_A ）を起動する。

【００９６】起動された符号復号化部（２２６_A ）は、
制御情報記憶部（２１_A ）に格納されている制御情報
（Ｃ₁ ）乃至（Ｃ₅ ）を参照し、制御情報（Ｃ₂ ）およ
び（Ｃ ₅ ）が正常状態を示し、制御情報（Ｃ₁ ）、（Ｃ
₃ ）および（Ｃ₄ ）が異常状態を示すことを識別する
と、下記の手順で符号（Ｋ）に符号化する。

【００９７】符号（Ｋ）は、制御情報記憶部（２１_A ）
に格納されている各制御情報（Ｃ₁）乃至（Ｃ₅ ）に対
応する５ビットから構成され、先頭ビットが制御情報
（Ｃ₁）に対応し、第二ビットが制御情報（Ｃ₂ ）に対
応し、以下同様に、第五〔末尾〕ビットが制御情報（Ｃ
₅ ）に対応する。

【００９８】また正常状態を示す制御情報（Ｃ₂ ）およ
び（Ｃ₅ ）に対応する第二ビットおよび第五ビットは論
理“１”に設定し、異常状態を示す制御情報（Ｃ₁ ）、
（Ｃ ₃ ）および（Ｃ₄ ）に対応するビットは論理“０”
に設定する。

【００９９】符号復号化部（２２６_A ）は、以上の手順
で符号化した符号（Ｋ）〔＝“０１００１”〕を、制御
情報転送路（６）を経由して待機系制御装置（２_S ）に
転送する。

【０１００】待機系制御装置（２_S ）においては、同期
化制御部（２２_S ）が、運用系制御装置（２_A ）から転
送される符号（Ｋ）〔＝“０１００１”〕を受信する
と、符号復号化部（２２６_S ）を起動する。

【０１０１】起動された符号復号化部（２２６_S ）は、
転送された符号（Ｋ）〔＝“０１００１”〕を受信・分
析し、第二および第五ビットが論理“１”に設定され、
第一、第三および第四ビットが論理“０”に設定されて
いることを識別すると、論理“１”に設定されている第
二および第五ビットを、それぞれ対応するスイッチ装置
（１₂ ）および（１₅ ）が正常状態に在ることを示す制
御情報（Ｃ₂ ）および（Ｃ₅ ）に変換し、また論理
“０”に設定されている第一、第三および第四ビット
を、それぞれ対応するスイッチ装置（１₁ ）、（１₃ ）
および（１₄ ）が異常状態に在ることを示す制御情報
（Ｃ₁ ）、（Ｃ₃ ）および（Ｃ₄ ）に変換し、制御情報
記憶部（２１_S ）内に格納されている制御情報（Ｃ₁ ）
乃至（Ｃ₅ ）を更新し、同期化処理を完了する。

【０１０２】以上の説明から明らかな如く、本発明（請
求項５）の実施例によれば、符号復号化部（２２６_A ）
は、制御対象とする各スイッチ装置（１₁ ）乃至
（１₅ ）の正常状態または異常状態を示す制御情報（Ｃ
₁ ）乃至（Ｃ₅ ）を、５ビットから成る符号（Ｋ）〔＝
“０１００１”〕に符号化して制御装置（２_S ）に転送
し、符号復号化部（２２６_S ）は、転送された符号
（Ｋ）〔＝“０１００１”〕を、各スイッチ装置
（１₁ ）乃至（１₅ ）の正常状態または異常状態を示す
制御情報（Ｃ₁ ）乃至（Ｃ₅ ）に復号化して同期化処理
を実行する為、制御情報（Ｃ）の転送効率が向上する。

【０１０３】次に、本発明（請求項６）の実施例を、図
７および図８を用いて説明する。図７においては、図１
における二度抽出手段（３０５）として重複転送部（２
２２_S ）が、待機系制御装置（２_S ）内の同期化制御部
（２２_S ）内に設けられている。

【０１０４】なお両制御装置（２）には、図２における
と同様に、試験装置（７）が保守通信路（８）を介して
接続されているものとする。また制御情報転送路（６）
には、デュアルポートメモリ（９）が挿入されており、
運用系制御装置（２_A ）から待機系制御装置（２_S ）に
転送される制御情報（Ｃ）は、一旦デュアルポートメモ
リ（９）に順次格納された後、待機系制御装置（２_S ）
により順次抽出される。

【０１０５】図７および図８において、試験装置（７）
から同期化開始指令（ｃ₁ ）が投入されると、同期化開
始指令（ｃ₁ ）は、図２におけると同様の過程で、同期
化制御部（２２_A ）に伝達される。

【０１０６】同期化制御部（２２_A ）は、試験装置
（７）から投入され、保守通信路（８_A）、主通信制御
部（２３_A ）および保守通信制御部（２４_A ）を経由し
て伝達される同期化開始指令（ｃ_1t）を受信すると、制
御情報記憶部（２１_A ）に格納されている制御情報
（Ｃ）を順次抽出し、制御情報転送路（６）を経由して
デュアルポートメモリ（９）に格納する。

【０１０７】目下の所、デュアルポートメモリ（９）に
は制御情報（Ｃ₀ ）および（Ｃ₁ ）が格納されているも
のとする。一方、待機系制御装置（２_S ）においては、
同期化制御部（２２_S ）が、重複転送部（２２２_S ）を
起動している。

【０１０８】起動された重複転送部（２２２_S ）は、制
御情報転送路（６）を経由してデュアルポートメモリ
（９）を参照し、未抽出の最初の制御情報（Ｃ₀ ）を二
回、繰返し抽出する〔図８ステップＳ８１およびＳ８
２〕。

【０１０９】なお図８においては、一回目に抽出した制
御情報（Ｃ₀ ）を（Ｃ₀₁）、二回目に抽出した制御情報
（Ｃ₀ ）を（Ｃ₀₂）と称している。続いて重複転送部
（２２２_S ）は、一回目に抽出した制御情報（Ｃ₀₁）
と、二回目に抽出した制御情報（Ｃ₀₂）とを照合する
〔ステップＳ８３〕。

【０１１０】照合の結果、両制御情報（Ｃ₀₁）および
（Ｃ₀₂）が一致した場合には、制御情報（Ｃ₀ ）を正常
に受信したと確認し〔ステップＳ８４〕、制御情報記憶
部（２１_S ）内に格納した後、デュアルポートメモリ
（９）から次に格納されている制御情報（Ｃ₁ ）の転送
処理に移行する。

【０１１１】なお照合の結果、両制御情報（Ｃ₀₁）およ
び（Ｃ₀₂）が不一致の場合には、制御情報（Ｃ₀ ）を正
常に受信しなかったと確認し〔ステップＳ８５〕、再度
制御情報（Ｃ₀₂）の抽出を試み〔ステップＳ８２〕、最
初に抽出した制御情報（Ｃ₀₁）と照合する〔ステップＳ
８３〕。

【０１１２】以上の過程を、両制御情報（Ｃ₀₁）および
（Ｃ₀₂）が一致する迄、繰返す。以上の説明から明らか
な如く、本発明（請求項６）の実施例によれば、待機系
制御装置（２_S ）に設けられた重複転送部（２２２_S ）
は、運用系制御装置（２ _A ）からデュアルポートメモリ
（９）に格納された各制御情報（Ｃ₀ ）等を二回繰返し
抽出し、両者が一致した場合に、初めて制御情報
（Ｃ₀ ）が正常に転送されたと確認し、同期化処理を実
行する為、同期化処理の信頼性が向上する。

【０１１３】次に、本発明（請求項７）の実施例を、図
９を用いて説明する。図９においては、各制御装置
（２）内にそれぞれ二組の制御情報記憶部（２１ ₁ ）お
よび（２１₂ ）が設けられていると共に、図１における
二重化記憶部切替手段（３０６）として二面記憶切替部
（２２７）が、各制御装置（２）内の同期化制御部（２
２）内に設けられている。

【０１１４】各制御装置（２）内に設けられている二組
の制御情報記憶部（２１₁ ）および（２１₂ ）には、何
れも制御情報（Ｃ）〔図９においては制御情報（Ｃ₁ ）
乃至（Ｃ₅ ）〕が格納されるが、制御装置（２）は、一
方〔例えば制御情報記憶部（２１₁ ）〕を参照し、格納
されている制御情報（Ｃ₁ ）乃至（Ｃ₅ ）を使用して所
定の制御を実行する。

【０１１５】なお両制御装置（２）には、図２における
と同様に、試験装置（７）が保守通信路（８）を介して
接続されているものとする。図９において、運用系制御
装置（２_A ）においては、同期化制御部（２２_A ）が、
制御情報（Ｃ₁ ）に対する更新要因が生起すると、二面
記憶切替部（２２７ _A ）を起動する。

【０１１６】起動された二面記憶切替部（２２７_A ）
は、直ちに現在制御装置（２_A ）が参照している制御情
報記憶部（２１_1A）に格納されている制御情報（Ｃ₁ ）
に対する更新処理を実行した後、制御情報転送路（６）
を経由して待機系制御装置（２ _S ）に転送する。

【０１１７】なお二面記憶切替部（２２７_A ）は、制御
装置（２_A ）が参照していない制御情報記憶部（２
１_2A）内の制御情報（Ｃ₁ ）も、更新済の制御情報（Ｃ
₁ ）で更新して置く。

【０１１８】待機系制御装置（２_S ）においては、同期
化制御部（２２_S ）が、運用系制御装置（２_A ）から転
送される制御情報（Ｃ₁ ）を受信すると、二面記憶切替
部（２２７_S ）を起動する。

【０１１９】起動された二面記憶切替部（２２７_S ）
は、転送された制御情報（Ｃ₁ ）を受信・分析し、制御
情報（Ｃ₁ ）が更新されたことを識別すると、制御装置
（２_S）が制御の際に参照しない制御情報記憶部〔例え
ば（２１_2S）に格納されている制御情報（Ｃ₁ ）に対す
る更新処理を実行する。

【０１２０】なお二面記憶切替部（２２７_S ）は、制御
装置（２_S ）が参照する制御情報記憶部（２１_1S）内の
制御情報（Ｃ₁ ）に対しては更新処理を実行しない。か
かる状態で、試験装置（７）から同期化開始指令
（ｃ₁ ）が投入されると、同期化開始指令（ｃ₁ ）は、
図２におけると同様の過程で、同期化制御部（２２ _A ）
に伝達される。

【０１２１】同期化制御部（２２_A ）は、試験装置
（７）から投入され、保守通信路（８_A）、主通信制御
部（２３_A ）および保守通信制御部（２４_A ）を経由し
て伝達される同期化開始指令（ｃ_1t）を受信すると、二
面記憶切替部（２２７_A ）を起動する。

【０１２２】起動された二面記憶切替部（２２７_A ）
は、同期化制御部（２２_A ）が受信した同期化開始指令
（ｃ_1t）を、制御情報転送路（６）を経由して待機系制
御装置（２_S ）に転送する。

【０１２３】待機系制御装置（２_S ）においては、同期
化制御部（２２_S ）が、運用系制御装置（２_A ）から転
送される同期化開始指令（ｃ_1t）を受信すると、二面記
憶切替部（２２７_S ）を起動する。

【０１２４】起動された二面記憶切替部（２２７_S ）
は、転送された同期化開始指令（ｃ_1t）を受信すると、
以後制御装置（２_S ）が所定の制御を実行する際には、
これ迄参照されていなかった制御情報記憶部（２１_2S）
を参照し、これ迄参照されていた制御情報記憶部（２１
_1S）を参照しない様に、参照制御情報記憶部（２１_S ）
の切替を実行し、同期化処理を完了する。

【０１２５】以上の説明から明らかな如く、本発明（請
求項７）の実施例によれば、運用系制御装置（２_A ）内
の二面記憶切替部（２２７_A ）は、制御情報（Ｃ₁ ）を
更新する度に待機系制御装置（２_S ）にも転送し、待機
系制御装置（２_S ）内の二面記憶切替部（２２７_S ）が
参照されない制御情報記憶部（２１_2S）内の制御情報
（Ｃ₁ ）を更新して置き、同期化開始指令（ｃ_1t）を受
信した際に、直ちに参照制御情報記憶部を（２１_1S）か
ら（２１_2S）に切替えることにより、以後制御装置（２
_S ）が使用する制御情報（Ｃ₁ ）乃至（Ｃ₅ ）は更新済
となり、同期化処理が即時に実行されることとなる。

【０１２６】次に、本発明（請求項８）の実施例を、図
１０を用いて説明する。図１０においては、図１におけ
る形式変換手段（３１０）として情報形式変換部（２２
５）が、各同期化制御部（２２）内に設けられている。

【０１２７】なお両制御装置（２）間を接続する制御情
報転送路（６）は、設けられていない。また図１０に
は、主通信制御部（２３）がそれぞれ主通信路（５）を
経由して保守装置（４）との間で送受信する主通信情報
（Ｍ）を格納する主通信情報記憶部（２６_A ）が、制御
情報記憶部（２１）と共に各制御装置（２）に示されて
いる。

【０１２８】目下の所、制御情報記憶部（２１）には制
御情報（Ｃ₁ ）および（Ｃ₂ ）が格納されており、また
主通信情報記憶部（２６）には主通信情報（Ｍ₁ ）、
（Ｍ₂）および（Ｍ₃ ）が格納されているものとする。

【０１２９】なお制御情報（Ｃ）と主通信情報（Ｍ）と
は、それぞれ情報形式が異なっているものとし、例えば
主通信情報（Ｍ）は、予め定められた種類のコマンド部
と、パラメタ部とから構成されているものとする。

【０１３０】なお両制御装置（２）には、図２における
と同様に、試験装置（７）が保守通信路（８）を介して
接続されているものとする。図１０において、試験装置
（７）から同期化開始指令（ｃ₁ ）が投入されると、同
期化開始指令（ｃ₁ ）は、図２におけると同様の過程
で、同期化制御部（２２_A ）に伝達される。

【０１３１】同期化制御部（２２_A ）は、試験装置
（７）から投入され、保守通信路（８_A）、主通信制御
部（２３_A ）および保守通信制御部（２４_A ）を経由し
て伝達される同期化開始指令（ｃ_1t）を受信すると、情
報形式変換部（２２５_A ）を起動する。

【０１３２】起動された情報形式変換部（２２５_A ）
は、制御情報記憶部（２１_A ）に格納されている制御情
報（Ｃ₁ ）および（Ｃ₂ ）を順次抽出し、下記の手順で
主通信情報（Ｍ）の形式に変換する。

【０１３３】即ち制御情報（Ｃ₁ ）を変換する場合に
は、主通信情報（Ｍ）で未使用の種類のコマンド部を制
御情報用コマンド部と定め、制御情報（Ｃ₁ ）をパラメ
タ部として、制御情報用コマンド部とパラメタ部とから
変換済制御情報（Ｍ_C1）を組立てる。

【０１３４】制御情報（Ｃ₂ ）も同様の手順で変換済制
御情報（Ｍ_C2）に変換する。変換済制御情報（Ｍ_C1）お
よび（Ｍ_C2）は、主通信情報記憶部（２６_A ）内に一旦
格納する。

【０１３５】主通信制御部（２３_A ）は、主通信情報記
憶部（２６_A ）内に格納された変換済制御情報（Ｍ_C1）
および（Ｍ_C2）を、通常の主通信情報（Ｍ₁ ）乃至（Ｍ
₃ ）と共に、主通信路（５_A ）を経由して保守装置
（４）に転送する。

【０１３６】保守装置（４）は、制御装置（２_A ）から
転送された各主通信情報（Ｍ）を受信・分析し、変換済
制御情報（Ｍ_C1）および（Ｍ_C2）のコマンド部が制御情
報用コマンド部と識別すると、主通信路（５_S ）を経由
して待機系制御装置（２_S ）に転送する。

【０１３７】待機系制御装置（２_S ）においては、主通
信制御部（２３_S ）が保守装置（４）から主通信路（５
_S ）を経由して転送される各主通信情報（Ｍ）を、主通
信情報記憶部（２６_S ）に格納する。

【０１３８】制御装置（２_S ）は、主通信情報記憶部
（２６_S ）に格納された主通信情報（Ｍ）を分析し、変
換済制御情報（Ｍ_C1）および（Ｍ_C2）のコマンド部が制
御情報用コマンド部と識別すると、同期化制御部（２２
_S ）内の情報形式変換部（２２５_S ）を起動する。

【０１３９】起動された情報形式変換部（２２５_S ）
は、制御情報用コマンド部を有する変換済制御情報（Ｍ
_C1）および（Ｍ_C2）からそれぞれパラメタ部〔＝制御情
報（Ｃ ₁ ）または（Ｃ₂ ）〕を抽出することにより、変
換済制御情報（Ｍ_C1）および（Ｍ_C2）をそれぞれ制御情
報（Ｃ₁ ）および（Ｃ₂ ）に形式逆変換する。

【０１４０】以後同期化制御部（２２_S ）は、形式逆変
換された制御情報（Ｃ₁ ）および（Ｃ₂ ）を用いて、制
御情報記憶部（２１_S ）に格納済の制御情報（Ｃ₁ ）お
よび（Ｃ₂ ）の同期化処理を実行する。

【０１４１】以上の説明から明らかな如く、本発明（請
求項８）の実施例によれば、情報形式変換部（２２
５_A ）は、制御情報（Ｃ₁ ）および（Ｃ₂ ）を変換済制
御情報（Ｍ_C1）および（Ｍ_C2）に変換し、以後制御装置
（２_A ）が主通信情報（Ｍ₁ ）等と同一の主通信路
（５）および保守装置（４）を経由して１”〕に符号化
して制御装置（２_S ）に転送し、情報形式変換部（２２
５_S ）が変換済制御情報（Ｍ_C1）および（Ｍ_C2）を制御
情報（Ｃ₁ ）および（Ｃ₂ ）に逆変換し、所定の同期化
処理を実行可能とする為、制御装置（２_A ）および（２
_S ）間に専用の制御情報転送路（６）を設ける必要が無
くなり、当該二重化構成システムの構成が簡易化され
る。

【０１４２】更に図２で紹介した本発明（請求項１）の
実施例における長所を無視すれば、各制御装置（２）内
に保守通信制御部（２４）および通信状態制御部（２
５）を設ける必要も無く、また保守通信路（８）も設け
る必要も無くなり、構成の簡易化は一層促進される。

【０１４３】なお、図２乃至図１０はあく迄本発明（請
求項１乃至８）の各一実施例に過ぎず、例えば制御装置
（１００）の構成は図示される制御装置（２）に限定さ
れることは無く、他に幾多の変形が考慮されるが、何れ
の場合にも本発明の効果は変わらない。また本発明の対
象とする二重化構成システムは、図１１に示されるもの
に限定されぬことは言う迄も無い。

【０１４４】

【発明の効果】以上、本発明（請求項１）によれば、同
期化起動専用経路から直接同期化制御部を起動させるこ
とにより、主通信路を使用すること無く、同期化処理を
試験可能となり、また本発明（請求項２）によれば、制
御情報を一括して転送し、待機系制御装置（１００）内
の制御情報記憶部（２００）の空き領域に合せて複数に
分割して転送する必要が無くなる為、制御情報の転送効
率が向上し、また本発明（請求項３）によれば、制御情
報の中の更新された部分制御情報のみを転送することに
より、制御情報の転送効率が向上し、また本発明（請求
項４）によれば、制御情報の転送中に生起した更新要因
に対しても制御情報の更新が可能となり、制御情報の信
頼性が向上し、また本発明（請求項５）によれば、制御
情報が単純な正否符号に変換されて転送される為、制御
情報の転送効率が向上し、また本発明（請求項６）によ
れば、待機系同期化制御部が制御情報を二回繰返し受信
して一致した場合に限り正常な制御情報として同期化処
理に使用する為、制御情報の信頼性が向上し、また本発
明（請求項７）によれば、制御装置が待機系から運用系
に切替えられた場合に、制御情報記憶部を切替えること
により直ちに制御情報が更新されることとなり、制御装
置を即時に待機系から運用系に切替可能となり、当該二
重化構成システムの実時間性を向上する。

【０１４５】また本発明（請求項８）によれば、両制御
装置間に同期化処理の為に専用の制御情報転送路を設け
る必要が無くなり、制御情報転送路を具備する二重化構
成システムに比して構成が簡易化され、当該二重化構成
システムの経済性を向上する。

【図面の簡単な説明】

【図１】 本発明の原理図

【図２】 本発明（請求項１）の一実施例による制御装
置

【図３】 本発明（請求項２）の一実施例による制御装
置

【図４】 本発明（請求項３）の一実施例による制御装
置

【図５】 本発明（請求項４）の一実施例による制御装
置

【図６】 本発明（請求項５）の一実施例による制御装
置

【図７】 本発明（請求項６）の一実施例による制御装
置

【図８】 図７における制御情報転送過程

【図９】 本発明（請求項７）の一実施例による制御装
置

【図１０】 本発明（請求項８）の一実施例による制御
装置

【図１１】 本発明の対象となる二重化構成システム

【図１２】 従来ある制御装置

【符号の説明】

１ スイッチ装置 ２、１００ 制御装置 ４、４００ 保守装置 ５、５００ 主通信路 ６ 制御情報転送路 ７ 試験装置 ８ 保守通信路 ９ デュアルポートメモリ ２１、２００ 制御情報記憶部 ２２、３００ 同期化制御部 ２３ 主通信制御部 ２４ 保守通信制御部 ２５ 通信状態制御部 ２６ 主通信情報記憶部 ２２１ 情報一括転送部 ２２２ 重複転送部 ２２３ 未実装転送省略部 ２２４ 転送中更新保留部 ２２５ 情報形式変換部 ２２６ 符号復号化部 ２２７ 二面記憶切替部 ３０１ 制御情報一括転送手段 ３０２ 部分制御情報転送手段 ３０３ 転送中更新保留手段 ３０４ 符号復号手段 ３０５ 二度抽出手段 ３０６ 二重化記憶部切替手段 ３１０ 形式変換手段 ６００ 同期化起動専用経路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 冨永 有紀子 神奈川県横浜市港北区新横浜３丁目９番18 号 富士通コミュニケーション・システム ズ株式会社内 (72)発明者 亀田 章浩 神奈川県横浜市港北区新横浜３丁目９番18 号 富士通コミュニケーション・システム ズ株式会社内 (72)発明者 上野 千和 神奈川県横浜市港北区新横浜３丁目９番18 号 富士通コミュニケーション・システム ズ株式会社内 (72)発明者 松本 和宏 神奈川県横浜市港北区新横浜３丁目９番18 号 富士通コミュニケーション・システム ズ株式会社内 (72)発明者 山本 修 神奈川県横浜市港北区新横浜３丁目９番18 号 富士通コミュニケーション・システム ズ株式会社内

Claims (8)

【特許請求の範囲】
1. 【請求項１】 二重化された制御装置を具備し、一方の
   制御装置を運用系、他方の制御装置を待機系として運用
   し、且つ前記制御装置が、制御動作に必要とする制御情
   報を保持する制御情報記憶部と、前記運用系制御装置が
   保持する制御情報と同一の制御情報を、待機系制御装置
   にも保持させる同期化処理を実行する同期化制御部とを
   具備する二重化構成システムにおいて、 前記各制御装置に、運用状態にある前記情報処理装置を
   監視・保守する為に併設される保守装置が、前記各制御
   装置との間で各種情報を転送する主通信路と別個に、外
   部から前記同期化制御部を制御する同期化起動専用経路
   を設け、 前記各制御装置内の同期化制御部に前記同期化処理を、
   前記保守装置を併設すること無く実行させ得ることを特
   徴とする制御情報同期化通信方式。
2. 【請求項２】 前記同期化制御部は、自制御装置が運用
   系として動作する場合には、前記同期化処理の為に前記
   待機系制御装置に転送すべき制御情報を分割すること無
   く、一括して前記待機系制御装置に転送し、 自制御装置が待機系として動作する場合には、前記運用
   系制御装置から一括して転送される前記制御情報を、分
   割すること無く格納可能な空き領域を自制御装置内の制
   御情報記憶部内に選択し、選択された空き領域に、前記
   運用系制御装置から転送される前記制御情報を格納する
   制御情報一括転送手段を具備することを特徴とする請求
   項１記載の制御情報同期化通信方式。
3. 【請求項３】 前記同期化制御部は、自制御装置が運用
   系として動作する場合には、複数の部分制御情報から構
   成される前記制御情報を、前記同期化処理の為に待機系
   制御装置に転送する場合に、前記制御情報を構成する各
   部分制御情報を転送するか否かの識別情報と、前記識別
   情報に転送すると指定した部分制御情報とのみを前記待
   機系制御装置に転送し、 自制御装置が待機系として動作する場合には、前記運用
   系制御装置から転送される前記識別情報および部分制御
   情報を受信することにより、転送された部分制御情報を
   識別して同期化処理を実行する部分制御情報転送手段を
   具備することを特徴とする請求項１記載の制御情報同期
   化通信方式。
4. 【請求項４】 前記同期化制御部は、自制御装置が運用
   系として動作する場合には、待機系制御装置に転送中の
   前記制御情報に対する更新要因が生起した場合に、前記
   更新要因を一旦保持した儘、更新前の制御情報の転送を
   継続し、前記更新前の制御情報を転送終了した後、保持
   中の更新要因により前記制御情報を更新する転送中更新
   保留手段を具備することを特徴とする請求項１記載の制
   御情報同期化通信方式。
5. 【請求項５】 前記同期化制御部は、自制御装置が運用
   系として動作する場合には、予め定められた複数の対象
   が正常状態に在るか否かを示す複数の個別正否情報から
   構成される制御情報を、前記各個別正否情報をそれぞれ
   １ビットの個別正否ビットで表し、前記各個別正否ビッ
   トを予め定められた順序で配列した符号に符号化して前
   記待機系制御装置に転送し、 自制御装置が待機系として動作する場合には、前記運用
   系制御装置から転送される前記符号を受信・分析し、前
   記符号を構成する各個別正否ビットに対応する個別正否
   情報に復号化する符号復号手段を具備することを特徴と
   する請求項１記載の制御情報同期化通信方式。
6. 【請求項６】 前記同期化制御部は、前記制御情報をデ
   ュアルポートメモリを介して前記運用系制御装置から前
   記待機系制御装置に転送する場合に、 自制御装置が待機系として動作する場合には、前記デュ
   アルポートメモリから同一制御情報を二度繰返して抽出
   し、二度抽出した制御情報が一致することにより、前記
   制御情報を正常に受信したと判定する二度抽出手段を具
   備することを特徴とする請求項１記載の制御情報同期化
   通信方式。
7. 【請求項７】 前記各制御装置は、それぞれ二組の制御
   情報記憶部を具備し、 前記同期化制御部は、自制御装置が運用系として動作す
   る場合には、第一の制御情報記憶部に前記制御情報を格
   納し、前記制御情報が更新される度に前記待機系制御装
   置に転送し、 自制御装置が待機系として動作する場合には、前記運用
   系制御装置から転送される前記制御情報を第二の制御情
   報記憶部に格納し、 運用系として動作中の前記制御装置が待機系として動作
   開始し、且つ待機系として動作中の前記制御装置が運用
   系として動作を開始する場合に、前記各制御装置が保有
   する前記第一および第二の制御情報記憶部を切替え、 前記新たに運用系となった制御装置においては、新たな
   第一の制御情報記憶部に格納されている制御情報を用い
   て制御を開始する二重化記憶部切替手段を具備すること
   を特徴とする請求項１記載の制御情報同期化通信方式。
8. 【請求項８】 二重化された制御装置を具備し、一方の
   制御装置を運用系、他方の制御装置を待機系として運用
   し、且つ前記制御装置が、制御動作に必要とする制御情
   報を保持する制御情報記憶部と、前記運用系制御装置が
   保持する制御情報と同一の制御情報を、待機系制御装置
   にも保持させる同期化処理を実行する同期化制御部とを
   具備し、且つ運用状態にある前記情報処理装置を監視・
   保守する為に保守装置を併設し、前記各制御装置が前記
   保守装置との間で各種情報を転送する主通信路を具備す
   る二重化構成システムにおいて、 前記同期化制御部は、自制御装置が運用系として動作す
   る場合には、前記同期化処理の為に前記待機系制御装置
   に転送すべき制御情報を、前記制御装置が前記主通信路
   を経由して前記保守装置に転送する情報と同一形式の情
   報に形式変換し、前記主通信路および保守装置を経由し
   て前記待機系制御装置に転送し、 自制御装置が待機系として動作する場合には、前記運用
   系制御装置から前記保守装置および主通信路を経由して
   転送される前記情報の中から、前記形式変換された制御
   情報を抽出し、形式変換前の制御情報に復元する形式変
   換手段を具備することを特徴とする制御情報同期化通信
   方式。