JPH08214307A

JPH08214307A - 符号化装置

Info

Publication number: JPH08214307A
Application number: JP1611995A
Authority: JP
Inventors: Koji Hirabayashi; 康二平林
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-02-02
Filing date: 1995-02-02
Publication date: 1996-08-20

Abstract

(57)【要約】【目的】動き補償付きフレーム間差分ＤＣＴ符号をフ
レーム内ＤＣＴ符号に変換する。【構成】入力端子１０に入力する動き補償付きフレー
ム間差分ＤＣＴ符号は、可変長復号化回路１２及び逆量
子化回路１４により部分的に復号される。加算器１６
は、回路１４の出力に変換係数合成回路３４の出力を加
算して出力する。メモリ制御回路３２は加算器１６の出
力をメモリ２８，３０の、ローカル・デコード・データ
用の方に書き込む。加算器１６の出力は量子化回路１８
及び可変長符号化回路２０により再符号化される。ベク
トル符号復号化回路２６は入力端子２４からの動きベク
トル符号を復号化し、その結果に応じて回路３２はメモ
リ２８又は３０から参照フレームの１又は複数の変換係
数ブロックを読み出し、回路３４はそのブロック・デー
タから加算器１６で必要な１つの変換係数ブロックのデ
ータを算出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、符号化装置に関し、よ
り具体的には、直交変換を含む差分符号化された画像デ
ータを、画面内の符号化画像データに変換する符号化装
置に関する。

【０００２】

【従来の技術】画像圧縮技術では、離散コサイン変換
（ＤＣＴ）が標準的に利用されている。例えば、静止画
像の標準的な符号化方式であるＪＰＥＧ方式では、画像
を８×８画素のブロックに分割し、離散コサイン変換し
た後、量子化及び可変長符号化する。符号自体は、ブロ
ック毎に概ね完結しており、１つのブロック内及び１フ
レーム内で画像データを復元できる。

【０００３】他方、動画像符号化方式の標準方式の１つ
であるＩＴＵ−Ｔ勧告Ｈ．２６１では、始めの１フレー
ムはほぼＪＰＥＧ方式と同様にフレーム内符号化する
が、それ以後のフレームについては前フレームを参照画
像とし、符号化ブロックに類似した前フレームのブロッ
クに対する差分値を離散コサイン変換する。前フレーム
から選択されたブロックと符号化ブロックとのずれ情報
を動きベクトルとして、一緒に送信する。復号側では、
前フレームの復元した画像データを保存し、新たに復号
化された差分画像データに、動きベクトルに従って前フ
レームの画像データを足すことで、当該フレームの画像
データを復元する。

【０００４】フレーム間差分符号化された動画像データ
は、最初のフレームから順番に復号していかなければな
らず、途中のフレームから又は途中のフレームのみを復
号することはできない。従って、編集には不向きであ
る。この欠点を克服する方法として、各フレームをＪＰ
ＥＧ方式で符号化する方式、所謂、Ｍｏｔｉｏｎ−ＪＰ
ＥＧが注目されている。

【０００５】勧告Ｈ．２６１のようなフレーム間差分符
号化方式と、Ｍｏｔｉｏｎ−ＪＰＥＧのようなフレーム
内符号化方式とでは、圧縮効率の点では前者がかなり有
利であるが、編集及び加工の扱いやすさでは、後者が断
然有利になる。どちらを用いるかは利用形態によること
になる。即ち、伝送（ＣＤ−ＲＯＭなどの記憶媒体に記
憶する場合を含む。）の場合には、前者が一般に利用さ
れ、逐次的に再生表示するだけの利用方法では問題無い
が、この画像データを編集加工しようとすると、このま
までは先に述べたように困難があり、いったん、生画像
データに復元するか、又は加工編集に適した圧縮方式
（例えば、Ｍｏｔｉｏｎ−ＪＰＥＧ）の圧縮データに変
換するかしかない。前者の場合、データ量が膨大になる
ので、現実的でなく、後者の方法が採用されるであろ
う。

【０００６】また、編集加工した画像データを伝送しよ
うとする場合には、データ量が少なくて済むフレーム間
差分符号化方式が便利であり、フレーム内符号化方式の
符号化画像データをフレーム間差分符号化方式に変換す
る必要がある。

【０００７】動画像符号化方式には、他に、ＭＰＥＧ方
式（ＭＰＥＧ１及びＭＰＥＧ２）がある。この方式は、
基本的には動き補償フレーム間差分符号化方式を採用し
つつ、適宜の間隔でフレーム内符号化方式を挿入するも
のであり、圧縮率と編集加工の容易さの両方に配慮した
ものになっている。

【０００８】

【発明が解決しようとする課題】このような状況では、
フレーム間符号化データをフレーム内符号化データに変
換し、また、その逆に変換する変換装置が望まれる。通
常は、各符号データを復号して生画像データを復元し、
それを所望の符号化方式で符号化すればよい。即ち、一
方の方式の完全な復号化器と、他方の方式の完全な符号
化器があればよい。

【０００９】先に説明した符号化方式では何れも同一の
ＤＣＴ変換を利用しており、画像の空間データを復元し
なくても、ＤＣＴ変換係数まで戻すだけで、原画像の必
要な情報が得られるはずである。即ち、理論的には符号
化データをＤＣＴ変換係数の段階まで復号し、得られた
ＤＣＴ変換係数を所望の符号化方式に合致するように変
換することができれば、復号の際のＤＣＴ逆変換と符号
化の際のＤＣＴ変換を省略でき、変換に必要な演算を大
幅に簡略化できる。

【００１０】しかし、動き補償したフレーム間差分符号
化データをフレーム内符号化データに変換しようとする
と、次の問題が発生する。即ち、動き補償では、参照ブ
ロックが、符号化ブロックの境界とは無関係の位置に設
定されるのに対し、変換係数としては、参照画面上で符
号化ブロックと同じ境界のブロック（変換係数ブロッ
ク）単位で求められるので、参照ブロックは一般に、複
数の変換係数ブロックをまたぐことになり、結局、その
複数の変換係数ブロックの部分について空間データに戻
し、更にＤＣＴ変換してＤＣＴ変換係数データを得る必
要があり、非常に面倒な処理になる。

【００１１】本発明は、このような面倒な処理を要さず
に、画面間差分符号データを画面内符号データに変換す
る符号化装置を提示することを目的とする。

【００１２】本発明はまた、動き補償付き画面間差分符
号データを動き補償無しの画面間差分符号データに変換
する符号化装置を提示することを目的とする。

【００１３】

【課題を解決するための手段】本発明に係る符号化装置
は、画面間差分データをブロック単位で直交変換し、符
号化された符号化データを入力する入力手段と、前記符
号化データを直交変換係数ブロック・データに復号化す
る復号化手段と、参照画像データを記憶するメモリ手段
と、前記メモリ手段に記憶されている参照画像データか
ら、前記差分データを得る際に使われたブロック・デー
タを選択する選択手段と、前記選択手段により選択され
たブロック・データの変換係数ブロック・データを前記
復号手段により復号された変換係数ブロック・データに
合成する合成手段と、前記合成手段により合成された変
換係数ブロック・データを符号化する符号化手段とを有
することを特徴とする。

【００１４】

【作用】上記手段により、直交変換及びその逆変換を経
ることなしに、入力の符号データを所望の他の符号デー
タに変換できる。即ち、直交変換及びその逆変換のため
の演算手段が不要になるので、安価で小さいな装置とし
て提供できるようになる。また、参照画像メモリ手段と
符号化画像メモリ手段は、所定の符号形式でデータを記
憶するので、メモリ容量が小さくて済む。

【００１５】

【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。

【００１６】図１は、本発明の一実施例の概略構成ブロ
ック図である。本実施例では、動き補償フレーム間差分
ＤＣＴ符号化データをフレーム内ＤＣＴ符号化データに
変換する。何れも、処理単位は８×８画素のブロックで
あるとする。入力及び出力の何れの符号化方式も、ＤＣ
Ｔ変換係数データは、量子化され、可変長符号化される
ものとする。伝送路などを伝送したデータは、図示しな
いビットストリーム・デコーダにより動きベクトル符号
と可変長符号に分離される。

【００１７】図１の構成を説明する。１０は動き補償フ
レーム間差分ＤＣＴ符号（可変長符号）（いうまでもな
いが、最初のフレームでは、フレーム内ＤＣＴ符号であ
る。）の入力端子、１２は入力端子１０からの可変長符
号を復号化する可変長復号化回路、１４は可変長復号化
回路１２の出力を逆量子化する逆量子化回路、１６は、
逆量子化回路１４の出力に前フレームの予測値（変換係
数）を加算する加算器、１８は加算器１６の出力を量子
化する量子化回路、２０は量子化回路１８の出力を可変
長符号化する可変長符号化回路、２２は可変長符号化回
路２０の出力（目的とするフレーム内ＤＣＴ符号）を外
部に出力する出力端子である。

【００１８】量子化回路１８の量子化ステップ・サイズ
及び可変長符号化回路２０の符号化方式又はパラメータ
は、目的とするフレーム内ＤＣＴ符号に応じて決定され
る。

【００１９】２４は、入力端子１０に入力する動き補償
フレーム間差分ＤＣＴ符号に付随する動きベクトル符号
の入力端子、２６は入力端子２４からの動きベクトル符
号を復号化するベクトル符号復号化回路である。

【００２０】２８，３０は参照フレームの変換係数デー
タ及び現在変換処理中の変換係数データ（ローカル・デ
コード・データ）を記憶するメモリ、３２はメモリ２
８，３０の書き込み及び読み出しを制御するメモリ制御
回路、３４はメモリ制御回路３２によりメモリ２８又は
３０から読み出された参照フレームの変換係数データ
を、逆量子化回路１４の出力データの属するブロックと
同じブロック位置の変換係数データに合成し、加算器１
６に印加する変換係数合成回路である。変換係数合成回
路３４は、本実施例の最も主要な要素であり、詳細な機
能は後で詳しく説明する。

【００２１】メモリ２８，３０の一方が参照フレームの
変換係数データを記憶するのに使用されているとき、他
方は、現在変換処理中の変換係数データ（ローカル・デ
コード・データ）の記憶するのに使用され、この役割
は、フレーム単位で交互に切り換えられる。メモリ制御
回路３２は、加算器１６の出力をメモリ２８又は３０に
書き込むと共に、ベクトル符号復号化回路２６の出力に
従い、ＤＣＴ変換係数の差分値をＤＣＴ変換係数値に戻
すのに必要な変換係数データをメモリ２８（又は３０）
から読み出し、変換係数合成回路３４に印加する。

【００２２】図１に示す実施例の全体的な動作を説明す
る。最初のフレームはフレーム内符号化されているの
で、動きベクトル符号は存在しておらず、例外的な動作
になる。可変長復号化回路１２は、入力端子１０からの
可変長符号を復号化し、逆量子化回路１４は回路１２の
出力を逆量子化する。逆量子化回路１４の出力は、原画
像データのＤＣＴ変換係数データになっているので、加
算器１６は、逆量子化回路１４の出力をそのまま出力す
る。

【００２３】量子化回路１８は、加算器１６の出力を任
意の量子化ステップ・サイズで量子化し、可変長符号化
回路２０は量子化回路１８の出力を可変長符号化する。
可変長符号化回路２０の出力は、目的とするフレーム内
ＤＣＴ符号であり、出力端子２２から外部に出力され
る。

【００２４】加算器１６の出力はまた、メモリ制御回路
３２に印加され、メモリ２８，３０の、ローカル・デコ
ード・データ用としている方に書き込まれる。

【００２５】第２フレーム以降では、次のように動作す
る。即ち、可変長復号化回路１２は、入力端子１０から
の可変長符号を復号化し、逆量子化回路１４は可変長復
号化回路１２の出力を逆量子化する。逆量子化回路１４
の出力は、フレーム間差分値のＤＣＴ変換係数になって
いる。

【００２６】他方、入力端子２４に動きベクトル符号が
入力し、ベクトル符号復号化回路２６は入力端子２４か
らの動きベクトル符号を復号化し、メモリ制御回路３２
に印加する。メモリ制御回路３２はこれに応じて、メモ
リ２８，３０の、参照フレームの変換係数データを記憶
するメモリから、逆量子化回路１４が現在出力するフレ
ーム間差分値のＤＣＴ変換係数をフレーム内でのＤＣＴ
変換係数に戻すのに必要な１又は複数の変換係数ブロッ
クの全変換係数データを読み出し、変換係数合成回路３
４に印加する。変換係数合成回路３４は、メモリ制御回
路３２からの変換係数データから、逆量子化回路１４が
現在出力するフレーム間差分値のＤＣＴ変換係数の属す
る変換係数ブロックと同じ変換係数ブロックの変換係数
を算出し、逆量子化回路１４の出力順序に同期して加算
器１６に印加する。

【００２７】加算器１６は、逆量子化回路１４の出力に
変換係数合成回路３４の出力を加算して出力する。これ
により、詳細な理由は後述するが、加算器１６の出力
は、逆量子化回路１４の出力するフレーム間差分値のＤ
ＣＴ変換係数をフレーム内でのＤＣＴ変換係数に戻した
ものになっている。メモリ制御回路３２は加算器１６の
出力をメモリ２８（又は３０）に順次記憶するので、メ
モリ２８（又は３０）には、どのフレームでも、フレー
ム間差分値のＤＣＴ変換係数でなく、フレーム内でのＤ
ＣＴ変換係数データが格納される。先に述べたように、
現在、変換動作中のフレームのＤＣＴ変換係数を記憶す
るメモリ２８（又は３０）は、次のフレームでは、参照
フレームの変換係数データを記憶するメモリとして扱わ
れる。

【００２８】量子化回路１８は加算器１６の出力を任意
の量子化ステップ・サイズで量子化し、可変長符号化回
路２０は量子化回路１８の出力を可変長符号化する。可
変長符号化回路２０の出力は、目的とするフレーム内Ｄ
ＣＴ符号であり、出力端子２２から外部に出力される。

【００２９】次に、参照フレームから読み出すべき変換
係数ブロックの選択方法を説明する。メモリ制御回路３
２には、図示を省略したが、現在、復号・再符号化中の
ブロックのフレーム内での位置を示す情報が与えられて
いる。そのブロック位置がブロック座標、即ちブロック
単位で（Ｍ，Ｎ）であるとする。そのブロックの左上の
画素の座標は、画素単位で（８Ｍ，８Ｎ）になる。動き
ベクトルが（ｘ，ｙ）であるとき、Ｍｃ＝（８Ｍ＋ｘ）／８Ｎｃ＝（８Ｎ＋ｙ）／８とする。但し、Ｍｃ，Ｎｃは整数であり、小数部分は切
り捨てられる。

【００３０】選択すべき参照ブロックの位置は次の通り
になる。即ち、ｘ，ｙが共に８で割り切れないとき（ケ
ース０）、（Ｍｃ，Ｎｃ）、（Ｍｃ＋１，Ｎｃ）、（Ｍ
ｃ，Ｎｃ＋１）及び（Ｍｃ＋１，Ｎｃ＋１）の４つのブ
ロックを選択する。ｘのみが８で割り切れないとき（ケ
ース１）、（Ｍｃ，Ｎｃ）及び（Ｍｃ＋１，Ｎｃ）の２
つのブロックを選択する。ｙのみが８で割り切れないと
き（ケース２）、（Ｍｃ，Ｎｃ）及び（Ｍｃ，Ｎｃ＋
１）の２つのブロックを選択する。ｘ，ｙが共に８で割
り切れなるとき（ケース３）、（Ｍｃ，Ｎｃ）のブロッ
クを選択する。

【００３１】ここで、変数ｍ，ｎを下記式のように定義
する。即ち、ｍ＝（８Ｍ＋ｘ）％８ｎ＝（８Ｎ＋ｙ）％８ここで、％は剰余の演算子である。ｍ，ｎは０乃至７の
整数値をとる。

【００３２】このようにメモリ制御回路３２は、ケース
０〜３に従い、１乃至４個の変換係数ブロックの選択
し、選択したブロックの変換係数データを、参照フレー
ムの変換係数データを記憶するメモリ２８（又は３０）
から読み出し、変換係数合成回路３４に供給する。メモ
リ制御回路３２はまた、ｍ，ｎの値も変換係数合成回路
３４に供給する。

【００３３】変換係数合成回路３４は、メモリ制御回路
３２からの変換係数データから、加算器１６で必要とさ
れるブロック位置の変換係数データを次のように算出す
る。合成回路３４は、予め用意された８行８列の１４個
の変換行列Ｌｉ，Ｒｉ（但し、ｉ＝１〜７）の中から、
メモリ制御回路３２からのｍ，ｎの値に従い最大で４つ
の変換行列を選択する。詳細は後述するが、ｍに対し
て、変換行列ＬｍをＰ_Lとし、変換行列ＲｍをＰ_Rとす
る。ｍ＝０のときには、変換行列を使用しないので、選
択は不要である。ｎに対しては、変換行列ＬｎをＱ_Lと
し、変換行列ＲｎをＱ_Rとする。ｎについても、ｎ＝０
のときには、変換行列を使用しないので、選択は不要で
ある。

【００３４】最終的に求める変換係数ブロックをＥとす
ると、Ｅは、ケース０〜３に応じて以下のようにして求
められる。

【００３５】ケース０（ｘ，ｙが共に８で割り切れな
い。）の場合、先に選択した４つの変換係数ブロックを
図２（ａ）に示すようにＡ，Ｂ，Ｃ，Ｄと名付ける。
Ａ，Ｂ，Ｃ，Ｄは、各々、８次ＤＣＴ基底による２次元
ＤＣＴ変換係数からなるブロックである。これらと、
ｍ，ｎに応じて選択した８行８列の変換行列Ｐ_L，Ｐ_R，
Ｑ_L，Ｑ_Rとから、求めるべきＥは、下記式で与えられ
る。即ち、Ｅ＝（Ｑ_L・Ａ＋Ｑ_R・Ｃ）Ｐ_L ^t＋（Ｑ_L・Ｂ＋Ｑ_R・Ｄ）Ｐ_R ^t である。

【００３６】ケース１（ｘのみ８で割り切れる。）の場
合、先に選択した２つの変換係数ブロックを図２（ｂ）
に示すようにＡ，Ｃとすると、求めるべきＥは、下記式
で与えられる。即ち、Ｅ＝Ｑ_L・Ａ＋Ｑ_R・Ｃである。

【００３７】ケース２（ｙのみ８で割り切れる。）の場
合、先に選択した２つの変換係数ブロックを図２（ｃ）
に示すようにＡ，Ｂとすると、求めるべきＥは、下記式
で与えられる。即ち、Ｅ＝Ａ・Ｐ_L ^t＋Ｂ・Ｐ_R ^t である。

【００３８】ケース３（ｘ，ｙが共に８で割り切れ
る。）の場合、先に選択した１つの変換係数ブロックを
図２（ｄ）に示すようにＡとすると、求めるべきＥは、
Ａそのものである。即ち、Ｅ＝Ａである。

【００３９】次に、変換行列Ｌｉ，Ｒｉ（但し、ｉ＝１
〜７）と、Ｐ_L，Ｐ_R，Ｑ_L，Ｑ_Rの選択理由を説明する。
８次ＤＣＴの基底関数群を φ＝｛φ₀，φ₁，φ₂，・・・，φ₇｝とする。φ_iは、８個の離散値からなる８次元のベクト
ルである。φに対して、関数群の集合｛σ_i｝と｛λ_i｝
を下記のように定義する。即ち、｛σ_i｝＝｛σ₀，σ₁，σ₂，・・・，σ₇｝｛λ_i｝＝｛λ₀，λ₁，λ₂，・・・，λ₇｝である。

【００４０】σ_i，λ_iは各々が関数群である。例えば、 σ_i＝｛σ_i,0，σ_i,1，σ_i,2，・・・，σ_i,7｝であり、σ_i,jは、８次元のベクトルである。

【００４１】あるベクトルｖ＝（ｖ₀，ｖ₁，・・・，ｖ
_n-2，ｖ_n-1，ｖ_n）の各要素を左にｋ個ずらしてｖ’＝
（ｖ₂，ｖ₃，・・・，，ｖ_n，０，０）とする演算を、
ｖ’＝ｖ＜＜ｋと表記し、逆に、右にｋ個ずらして、
ｖ’＝（０，０，ｖ₀，・・・，ｖ_n-2）とする演算を、
ｖ’＝ｖ＞＞ｋと表現することにする。この表現を用い
ると、σ_i,j，λ_i,jは、下記式で定義される。即ち、 σ_i,j＝φ_j＜＜ｉ λ_i,j＝φ_j＜＜ｊである。

【００４２】これらを用いて、行列群Ｌｉ，Ｒｉ（但
し、ｉ＝１〜７）を以下のように定義する。

【００４３】

【数１】

【００４４】次に、行列群Ｌｉ，Ｒｉにより、目的の変
換係数データを求めることができることを説明する。８
画素の、空間的に連続する２つの領域をＡ，Ｂとし、そ
のＤＣＴ変換係数を各々、ａ＝（ａ₀，ａ₁，ａ₂，・・・，ａ₇）ｂ＝（ｂ₀，ｂ₁，ｂ₂，・・・，ｂ₇）とする。

【００４５】Ａ，Ｂ間にまたがる同じサイズのブロック
Ｅを考える。このブロックＥは１−ｋ：ｋでＡ，Ｂ間に
またがるものとする。ブロックＥのＤＣＴ変換係数をｅ
とし、更に、ブロックＥの内でＡに重なる部分をＥａ、
Ｂに重なる部分をＥｂとする。即ち、Ｅ＝Ｅａ＋Ｅｂである。これらには、下記式の関係が成立する。

【００４６】

【数２】

【００４７】一方、

【００４８】

【数３】

【００４９】が成立するから、

【数２】は以下のように変形できる。即ち、

【００５０】

【数４】

【００５１】このように、一次元上のＡ，Ｂの変換係数
ａ，ｂから、Ａ，Ｂにまたがる領域Ｅの変換係数ｅを求
めることができる。各ケース０〜３について先に説明し
た変換式は、ここで説明した変換式を２次元ＤＣＴに拡
張したものである。

【００５２】このようにして、本実施例では、動き補償
フレーム間差分ＤＣＴ符号化データを、ＤＣＴ逆変換及
びＤＣＴ変換を行なうことなしに、フレーム内ＤＣＴ符
号化データに変換できる。本実施例は、勧告Ｈ．２６１
の符号化データをＭｏｔｉｏｎ−ＪＰＥＧ方式の符号化
データに変換するのにも適用できることは明らかであ
る。

【００５３】図３は、本発明の第２実施例の概略構成ブ
ロック図である。図３において、４０は動き補償フレー
ム間差分ＤＣＴ符号（可変長符号）（先の実施例と同様
に、最初のフレームでは、フレーム内ＤＣＴ符号であ
る。）の入力端子、４２は入力端子４０からの可変長符
号を復号化する可変長復号化回路、４４は可変長復号化
回路４２の出力を逆量子化する逆量子化回路、４６は、
逆量子化回路１４の出力に前フレームの予測値（変換係
数）を加算する加算器、４８は加算器４６の出力を量子
化する量子化回路、５０は量子化回路４８の出力を可変
長符号化する可変長符号化回路、５２は可変長符号化回
路５０の出力（目的とするフレーム内ＤＣＴ符号）を外
部に出力する出力端子である。

【００５４】量子化回路４８の量子化ステップ・サイズ
及び可変長符号化回路５０の符号化方式又はパラメータ
は、目的とするフレーム内ＤＣＴ符号に応じて決定され
る。

【００５５】５４は、入力端子４０に入力する動き補償
フレーム間差分ＤＣＴ符号に付随する動きベクトル符号
の入力端子、５６は入力端子５４からの動きベクトル符
号を復号化するベクトル符号復号化回路である。

【００５６】５８，６０は参照フレームの画像データ及
び現在変換処理中のフレームの画像データ（ローカル・
デコード・データ）をフレーム内符号化データの形式で
記憶するメモリ、６２はメモリ５８，６０の書き込み及
び読み出しを制御するメモリ制御回路、６４はメモリ制
御回路６２によりメモリ５８又は同６０から読み出され
た参照フレームの符号データを可変長復号化する可変長
復号化回路、６６は可変長復号化回路６４の出力を逆量
子化する逆量子化回路である。可変長復号化回路６４は
可変長符号化回路５０に対応し、逆量子化回路６６は量
子化回路４８に対応する。

【００５７】６８は、逆量子化回路６６の出力から、逆
量子化回路４４の出力データの属するブロックと同じブ
ロック位置の変換係数データを合成し、加算器１６に印
加する変換係数合成回路である。変換係数合成回路６８
の機能は、図１に示す実施例の変換係数合成回路３４と
基本的に同じである。

【００５８】メモリ５８，６０はメモリ２８，３０と同
様に、一方が参照フレームのデータを記憶し、他方が現
在変換処理中のデータ（ローカル・デコード・データ）
を記憶し、この役割は、フレーム単位で交互に切り換え
られる。メモリ２８，３０が変換係数データを記憶する
のに対して、メモリ５８，６０はフレーム内符号化デー
タを記憶するので、メモリ５８，６０の記憶容量はメモ
リ２８，３０のそれに比べて少なくて済む。メモリ制御
回路６２は、可変長符号化回路５０の出力を、元のブロ
ック境界を考慮することなしに、順番にメモリ２８又は
３０に書き込む。メモリ制御回路６２はまた、ベクトル
符号復号化回路５６の出力に従い、参照フレームの符号
データを記憶するメモリ５８（又は同６０）の符号デー
タをメモリ５８（又は同６０）から読み出し、可変長復
号化回路６４に印加する。

【００５９】図３に示す実施例の全体的な動作を説明す
る。図１に示す実施例の場合と同様に、最初のフレーム
はフレーム内符号化されているので、動きベクトル符号
は存在しておらず、例外的な動作になる。可変長復号化
回路４２は、入力端子４０からの可変長符号を復号化
し、逆量子化回路４４は可変長復号化回路４２の出力を
逆量子化する。逆量子化回路４４の出力は、原画像デー
タのＤＣＴ変換係数データになっており、加算器４６
は、逆量子化回路４４の出力をそのまま出力する。

【００６０】量子化回路４８は、加算器４６の出力を任
意の量子化ステップ・サイズで量子化し、可変長符号化
回路５０は量子化回路４８の出力を可変長符号化する。
可変長符号化回路５０の出力は目的とするフレーム内Ｄ
ＣＴ符号であり、出力端子５２から外部に出力されると
共に、メモリ制御回路６２によりメモリ５８又は同６０
に順番に書き込まれる。

【００６１】第２フレーム以降では、以下のように動作
する。即ち、可変長復号化回路４２は、入力端子４０か
らの可変長符号を復号化し、逆量子化回路４４は可変長
復号化回路４２の出力を逆量子化する。逆量子化回路４
４の出力は、フレーム間差分値のＤＣＴ変換係数になっ
ている。

【００６２】他方、入力端子５４に動きベクトル符号が
入力し、ベクトル符号復号化回路５６は入力端子５４か
らの動きベクトル符号を復号化し、メモリ制御回路６２
に印加する。メモリ制御回路６２はこれに応じて、メモ
リ５８，６０の、参照フレームのフレーム内符号化デー
タを記憶するメモリから複数の符号化データを読み出
し、可変長復号化回路６４に印加する。メモリ５８，６
０から読み出すべきデータの決定法については、後述す
る。可変長復号化回路６４は可変長符号を復号化し、逆
量子化回路６６は可変長復号化回路６４の出力を逆量子
化する。逆量子化回路６６の出力は参照フレームの変換
係数データになっている。

【００６３】変換係数合成回路６８は、逆量子化回路６
６からの変換係数データから、変換係数合成回路３４と
同様に、逆量子化回路４４が現在出力するフレーム間差
分値のＤＣＴ変換係数の属する変換係数ブロックと同じ
変換係数ブロックの変換係数を算出し、逆量子化回路４
４の出力順序に同期して加算器４６に印加する。

【００６４】加算器４６は、逆量子化回路４４の出力に
変換係数合成回路６８の出力を加算して出力する。これ
により、加算器４６の出力は加算器１６の場合と同様
に、逆量子化回路４４の出力するフレーム間差分値のＤ
ＣＴ変換係数をフレーム内でのＤＣＴ変換係数に戻した
ものになっている。

【００６５】量子化回路４８は加算器４６の出力を任意
の量子化ステップ・サイズで量子化し、可変長符号化回
路５０は量子化回路４８の出力を可変長符号化する。可
変長符号化回路２０の出力は、目的とするフレーム内Ｄ
ＣＴ符号であり、出力端子２２から外部に出力される。

【００６６】メモリ制御回路６２は可変長符号化回路５
０の出力をローカル・デコード・データ用に使用するメ
モリ５８（又は６０）に順次記憶する。これにより、メ
モリ５８（又は６０）には、どのフレームでも、フレー
ム内のＤＣＴ変換係数符号が格納される。先に述べたよ
うに、現在、変換動作中のフレームのＤＣＴ変換係数を
記憶するメモリ５８（又は６０）は、次のフレームで
は、参照フレームの符号データを記憶するメモリとして
扱われる。

【００６７】参照フレームの符号データを記憶するメモ
リ５８（又は同６０）から読み出すべき複数の符号デー
タを決定する方法を説明する。参照フレームの符号デー
タは、ブロック毎に語長が一定でないので、空間に対し
て一意に決定できない。しかし、ブロックの先頭及び／
又は末尾には、ブロックを識別するユニークなコードが
必ず付加されているので、このコードを目安に、任意の
順番のブロックの符号データを抽出できる。図１に示す
実施例と同様に、ブロック位置を表わす変数Ｍ，Ｎ，Ｍ
ｃ，Ｎｃを定義し、画像の横方向のブロック数をＫとす
ると、各ケース０〜３に応じて、可変長復号化回路６４
に供給すべき符号データを以下のように決定できる。

【００６８】ケース０では、（Ｋ・Ｎｃ＋Ｍｃ）だけ読
み飛ばし、次と次を読み出し、（Ｂ−２）だけ読み飛ば
し、次と次を読み出す。読み出したブロックの符号デー
タを可変長復号化回路６４に供給する。

【００６９】ケース１では、（Ｋ・Ｎｃ＋Ｍｃ）だけ読
み飛ばし、次を読み出し、（Ｂ−１）だけ読み飛ばし、
次を読み出す。読み出したブロックの符号データを可変
長復号化回路６４に供給する。

【００７０】ケース２では、（Ｋ・Ｎｃ＋Ｍｃ）だけ読
み飛ばし、次と次を読み出す。読み出したブロックの符
号データを可変長復号化回路６４に供給する。

【００７１】ケース３では、（Ｋ・Ｎｃ＋Ｍｃ）だけ読
み飛ばし、次を読み出す。読み出したブロックの符号デ
ータを可変長復号化回路６４に供給する。

【００７２】このような読み飛ばしにより、変換係数合
成回路６８が必要とする全変換係数データの符号データ
がメモリ５８（又は同６０）から読み出される。読み出
された符号データは可変長復号化回路６４及び逆量子化
回路６６により変換係数データに変換されて、変換係数
合成回路６８に印加される。変換係数合成回路６８は、
変換係数合成回路３４と同様に動作し、先に説明したよ
うに加算器４６に参照フレームの変換係数データを印加
する。

【００７３】本実施例では、参照面とローカル・デコー
ドの両方を符号状態でメモリ５８，６０に記憶するの
で、必要なメモリ容量が非常に小さくて済む。また、参
照面を、ＤＣＴ逆変換後の空間画像データとして記憶す
る方式に比べると、フレーム内符号化の符号化効率と同
じ効率でメモリ容量を小さく出来る。即ち、フレーム内
符号化の圧縮率が１／２０であれば、１／２０のメモリ
容量で良い。

【００７４】図４は、本発明の第３実施例の概略構成ブ
ロック図を示す。この実施例では、動き補償付きフレー
ム間差分ＤＣＴ符号を、動き補償無しフレーム間差分Ｄ
ＣＴ符号に変換する。

【００７５】図４の構成を説明する。１１０は動き補償
フレーム間差分ＤＣＴ符号（可変長符号）（先の実施例
と同様に、最初のフレームではフレーム内ＤＣＴ符号で
ある。）の入力端子、１１２は入力端子１１０からの可
変長符号を復号化する可変長復号化回路、１１４は可変
長復号化回路１１２の出力を逆量子化する逆量子化回
路、１１６は、逆量子化回路１１４の出力に前フレーム
の予測値（変換係数）を加算する加算器、１１７は加算
器１１６の出力から参照フレームの変換係数データを減
算する減算器、１１８は減算器１１７の出力を量子化す
る量子化回路、１２０は量子化回路１１８の出力を可変
長符号化する可変長符号化回路、１２２は可変長符号化
回路１２０の出力（目的とする動き補償無しのフレーム
間差分ＤＣＴ符号）を外部に出力する出力端子である。

【００７６】量子化回路１１８の量子化ステップ・サイ
ズ及び可変長符号化回路１２０の符号化方式又はパラメ
ータは、目的とするフレーム間差分ＤＣＴ符号に応じて
決定される。

【００７７】１２４は、入力端子１１０に入力する動き
補償フレーム間差分ＤＣＴ符号に付随する動きベクトル
符号の入力端子、１２６は入力端子１２４からの動きベ
クトル符号を復号化するベクトル符号復号化回路であ
る。

【００７８】１２８，１３０は参照フレームの変換係数
データ及び現在変換処理中の変換係数データ（ローカル
・デコード・データ）を記憶するメモリ、１３２はメモ
リ１２８，１３０の書き込み及び読み出しを制御するメ
モリ制御回路、１３４はメモリ制御回路１３２によりメ
モリ１２８又は１３０から読み出された参照フレームの
変換係数データを、逆量子化回路１１４の出力データの
属するブロックと同じブロック位置の変換係数データに
合成し、加算器１１６に印加する変換係数合成回路であ
る。変換係数合成回路１３４は、図１に示す実施例にお
ける変換係数合成回路３４と全く同じに動作する。

【００７９】メモリ１２８，１３０は、メモリ２８，３
０と全く同じように利用される。即ち、メモリ１２８，
１３０の一方が参照フレームの変換係数データを記憶す
るのに使用されているとき、他方は、現在変換処理中の
変換係数データ（ローカル・デコード・データ）の記憶
するのに使用され、この役割は、フレーム単位で交互に
切り換えられる。

【００８０】メモリ制御回路１３２は、メモリ制御回路
３２と同様に、加算器１１６の出力をメモリ１２８又は
１３０に書き込むと共に、ベクトル符号復号化回路１２
６の出力に従い、ＤＣＴ変換係数の差分値をＤＣＴ変換
係数値に戻すのに必要な変換係数データをメモリ１２８
（又は１３０）から読み出し、変換係数合成回路３４に
印加する。メモリ制御回路１３２は更に、加算器１１６
の出力に同期して、参照フレームにおける同じ符号化ブ
ロックの変換係数データを減算器１１７に出力する。

【００８１】図４に示す実施例の全体的な動作を説明す
る。最初のフレームはフレーム内符号化されているの
で、動きベクトル符号は存在しておらず、例外的な動作
になる。可変長復号化回路１１２は、入力端子１１０か
らの可変長符号を復号化し、逆量子化回路１１４は可変
長復号化回路１１２の出力を逆量子化する。逆量子化回
路１１４の出力は、原画像データのＤＣＴ変換係数デー
タになっているので、加算器１１６は、逆量子化回路１
４の出力をそのまま出力し、減算器１１７も加算器１１
６の出力をそのまま出力する。

【００８２】量子化回路１１８は、減算器１１６の出力
を任意の量子化ステップ・サイズで量子化し、可変長符
号化回路１２０は量子化回路１１８の出力を可変長符号
化する。可変長符号化回路１２０の出力は、最初のフレ
ームであることからフレーム内ＤＣＴ符号になってお
り、出力端子１２２から外部に出力される。

【００８３】加算器１１６の出力はまた、メモリ制御回
路１３２に印加され、メモリ１２８，１３０の、ローカ
ル・デコード・データ用としている方に書き込まれる。

【００８４】第２フレーム以降では、次のように動作す
る。即ち、可変長復号化回路１１２は、入力端子１１０
からの可変長符号を復号化し、逆量子化回路１１４は可
変長復号化回路１１２の出力を逆量子化する。逆量子化
回路１１４の出力は、フレーム間差分値のＤＣＴ変換係
数になっている。

【００８５】他方、入力端子１２４に動きベクトル符号
が入力し、ベクトル符号復号化回路１２６は入力端子１
２４からの動きベクトル符号を復号化し、メモリ制御回
路１３２に印加する。メモリ制御回路１３２はこれに応
じて、メモリ制御回路３２と同様に、メモリ１２８，１
３０の、参照フレームの変換係数データを記憶するメモ
リから、逆量子化回路１１４が現在出力するフレーム間
差分値のＤＣＴ変換係数をフレーム内でのＤＣＴ変換係
数に戻すのに必要な１又は複数の変換係数ブロックの全
変換係数データを読み出し、変換係数合成回路１３４に
印加する。変換係数合成回路１３４は、変換係数合成回
路３４と同様に、メモリ制御回路１３２からの変換係数
データから、逆量子化回路１１４が現在出力するフレー
ム間差分値のＤＣＴ変換係数の属する変換係数ブロック
と同じ変換係数ブロックの変換係数を算出し、逆量子化
回路１１４の出力順序に同期して加算器１１６に印加す
る。

【００８６】加算器１１６は、逆量子化回路１１４の出
力に変換係数合成回路１３４の出力を加算して出力す
る。これにより、加算器１１６の出力は、逆量子化回路
１４の出力するフレーム間差分値のＤＣＴ変換係数をフ
レーム内でのＤＣＴ変換係数に戻したものになってい
る。メモリ制御回路１３２は加算器１１６の出力をメモ
リ１２８（又は１３０）に順次記憶するので、メモリ１
２８（又は１３０）には、どのフレームでも、フレーム
間差分値のＤＣＴ変換係数でなく、フレーム内でのＤＣ
Ｔ変換係数データが格納される。先に述べたように、現
在、変換動作中のフレームのＤＣＴ変換係数を記憶する
メモリ１２８（又は１３０）は、次のフレームでは、参
照フレームの変換係数データを記憶するメモリとして扱
われる。

【００８７】メモリ制御回路１３２はまた、加算器１１
６の出力する符号化ブロックと同じ位置のブロックの変
換係数データを参照フレームから読み出し、減算器１１
７に印加する。減算器１１７は、加算器１１６の出力か
らメモリ制御回路１３２からの変換係数データを減算す
る。これにより、減算器１１７の出力は、動き補償を行
なわないフレーム間差分ＤＣＴ変換係数になっている。

【００８８】量子化回路１１８は、減算器１１７の出力
を任意の量子化ステップ・サイズで量子化し、可変長符
号化回路１２０は量子化回路１１８の出力を可変長符号
化する。可変長符号化回路１２０の出力は、目的とする
動き補償無しのフレーム間差分ＤＣＴ符号であり、出力
端子１２２から外部に出力される。

【００８９】上記実施例では、フレーム画像で説明した
が、フィールド画像でも適用できることは明らかであ
る。

【００９０】

【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、異なる符号化方式間の変換で、画
面間符号化データを、直交変換及びその逆変換を経ずに
直接、他の符号化データに変換できるようになった。そ
の変換のために必要なメモリ容量が少なくて済むので、
安価で小さな回路装置で実現できる。

【図面の簡単な説明】

【図１】本発明の第１実施例の概略構成ブロック図で
ある。

【図２】変換係数合成回路３４の動作説明図である。

【図３】本発明の第２実施例の概略構成ブロック図で
ある。

【図４】本発明の第３実施例の概略構成ブロック図で
ある。

【符号の説明】

１０：動き補償フレーム間差分ＤＣＴ符号の入力端子１２：可変長復号化回路１４：逆量子化回路１６：加算器１８：量子化回路２０：可変長符号化回路２２：出力端子２４：動きベクトル符号の入力端子２６：ベクトル符号復号化回路２８，３０：メモリ３２：メモリ制御回路３４：変換係数合成回路４０：動き補償フレーム間差分ＤＣＴ符号の入力端子４２：可変長復号化回路４４：逆量子化回路４６：加算器４８：量子化回路５０：可変長符号化回路５２：出力端子５４：動きベクトル符号の入力端子５６：ベクトル符号復号化回路５８，６０：メモリ６２：メモリ制御回路６４：可変長復号化回路６６：逆量子化回路６８：変換係数合成回路１１０：動き補償フレーム間差分ＤＣＴ符号の入力端子１１２：可変長復号化回路１１４：逆量子化回路１１６：加算器１１７：減算器１１８：量子化回路１２０：可変長符号化回路１２２：出力端子１２４：動きベクトル符号の入力端子１２６：ベクトル符号復号化回路１２８，１３０：メモリ１３２：メモリ制御回路１３４：変換係数合成回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 7/32

Claims

【特許請求の範囲】

【請求項１】画面間差分データをブロック単位で直交
変換し、符号化された符号化データを入力する入力手段
と、前記符号化データを直交変換係数ブロック・データに復
号化する復号化手段と、参照画像データを記憶するメモリ手段と、前記メモリ手段に記憶されている参照画像データから、
前記差分データを得る際に使われたブロック・データを
選択する選択手段と、前記選択手段により選択されたブロック・データの変換
係数ブロック・データを前記復号手段により復号された
変換係数ブロック・データに合成する合成手段と、前記合成手段により合成された変換係数ブロック・デー
タを符号化する符号化手段とを有することを特徴とする
符号化装置。
【請求項２】前記メモリ手段には前記合成手段より出
力された直交変換係数データを記憶している請求項１に
記載の符号化装置。
【請求項３】前記メモリ手段には前記符号化手段によ
り符号化された符号化データを記憶している請求項１に
記載の符号化装置。
【請求項４】前記入力手段より入力される符号化デー
タは動き補償画面間符号化されたデータであり、前記入
力手段により符号化データと共に動き補償情報も入力さ
れており、前記選択手段は前記動き補償データに基づい
てブロック・データを選択している請求項１乃至３の何
れか１項に記載の符号化装置。