JPH08213586A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH08213586A JPH08213586A JP7014844A JP1484495A JPH08213586A JP H08213586 A JPH08213586 A JP H08213586A JP 7014844 A JP7014844 A JP 7014844A JP 1484495 A JP1484495 A JP 1484495A JP H08213586 A JPH08213586 A JP H08213586A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- solid
- negative voltage
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000007787 solid Substances 0.000 title 1
- 238000003384 imaging method Methods 0.000 claims description 12
- 230000002265 prevention Effects 0.000 claims description 5
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 暗時出力電圧を有効に防ぐ。
【構成】 入力光に応じて発生した電荷を蓄積ゲート電
極７Ａ―１、７Ａ―２下の電荷蓄積部に蓄積する。この
電荷蓄積部に負電圧発生回路５２から暗電流防止用電圧
を印加する。この暗電流防止用電圧の値を電圧制御回路
５５で所定範囲に制限する。
極７Ａ―１、７Ａ―２下の電荷蓄積部に蓄積する。この
電荷蓄積部に負電圧発生回路５２から暗電流防止用電圧
を印加する。この暗電流防止用電圧の値を電圧制御回路
５５で所定範囲に制限する。
Description
【０００１】
【産業上の利用分野】本発明は固体撮像装置に関し、特
に暗電流防止用電圧を印加するバックバイアス生成回路
を含む固体撮像装置に関する。
に暗電流防止用電圧を印加するバックバイアス生成回路
を含む固体撮像装置に関する。
【０００２】
【従来の技術】固体撮像装置内に負電圧を印加すること
により残像の低減を行う技術が特開平６―２１６３６３
号公報に開示されている。この従来技術について図４及
び図５を参照して説明する。
により残像の低減を行う技術が特開平６―２１６３６３
号公報に開示されている。この従来技術について図４及
び図５を参照して説明する。
【０００３】図４は従来の固体撮像装置の構成を示す断
面図である。図において、従来の固体撮像装置は、Ｐ型
シリコン基板１の表面部に選択的に形成されたＮ型領域
３と、Ｐ＋型領域４を有し、入射光に応じて信号電荷を
発生する光電変換部１２を含んで構成されている。
面図である。図において、従来の固体撮像装置は、Ｐ型
シリコン基板１の表面部に選択的に形成されたＮ型領域
３と、Ｐ＋型領域４を有し、入射光に応じて信号電荷を
発生する光電変換部１２を含んで構成されている。
【０００４】また従来の固体撮像装置は、Ｐ＋型領域４
に隣接するＮ型領域３上にゲート絶縁膜６―１を介して
設けられ負電圧Ｖstが印加される蓄積ゲート電極７を有
し、光電変換部１２からの信号電荷を受取って蓄積する
電荷蓄積部１３を含んで構成されている。
に隣接するＮ型領域３上にゲート絶縁膜６―１を介して
設けられ負電圧Ｖstが印加される蓄積ゲート電極７を有
し、光電変換部１２からの信号電荷を受取って蓄積する
電荷蓄積部１３を含んで構成されている。
【０００５】さらにまた従来の固体撮像装置は、電荷蓄
積部１３に隣接してＮ型領域３の表面部に選択的に形成
されたＰ−型領域５と、このＰ−型領域５上にゲート絶
縁膜６―２を介して設けられ所定のクロックパルスφTG
が印加されるトランスファゲート電極８とを有し、所定
のタイミングで電荷蓄積部１３から信号電荷を受取るト
ランスファゲート部１４を含んで構成されている。
積部１３に隣接してＮ型領域３の表面部に選択的に形成
されたＰ−型領域５と、このＰ−型領域５上にゲート絶
縁膜６―２を介して設けられ所定のクロックパルスφTG
が印加されるトランスファゲート電極８とを有し、所定
のタイミングで電荷蓄積部１３から信号電荷を受取るト
ランスファゲート部１４を含んで構成されている。
【０００６】さらにまた従来の固体撮像装置は、トラン
スファゲート部１４のＰ−型領域５に隣接するＮ型領域
３上にゲート絶縁膜６―３を介して設けられ所定のクロ
ックパルスφ１が印加されるゲート電極９―１ａを有
し、トランスファゲート電極８に高電圧を印加すること
でトランスファゲート部１４からの信号電荷を受取る電
荷転送部５４を含んで構成されている。
スファゲート部１４のＰ−型領域５に隣接するＮ型領域
３上にゲート絶縁膜６―３を介して設けられ所定のクロ
ックパルスφ１が印加されるゲート電極９―１ａを有
し、トランスファゲート電極８に高電圧を印加すること
でトランスファゲート部１４からの信号電荷を受取る電
荷転送部５４を含んで構成されている。
【０００７】なお、図中の１はＰ型シリコン基板、２は
Ｐ＋型不純物層、１０は層間絶縁膜、１１は光電変換部
１２上に開口を有する光シールドのためのアルミニウム
層である。
Ｐ＋型不純物層、１０は層間絶縁膜、１１は光電変換部
１２上に開口を有する光シールドのためのアルミニウム
層である。
【０００８】かかる構成において、光電変換部１２に光
が照射されると、その入射光に応じて信号電荷が発生
し、電荷蓄積部１３に蓄積される。この電荷が蓄積され
ているときクロックパルスφTGが印加されると、トラン
スファゲート部１４がオン状態になり、電荷蓄積部１３
に蓄積されている電荷が電荷転送部５４に転送される。
この電荷転送部５４は、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕ
ｐｌｅｄ Ｄｅｖｉｃｅ）レジスタの構成になってお
り、図示せぬ出力回路の方向に電荷が順次転送される。
が照射されると、その入射光に応じて信号電荷が発生
し、電荷蓄積部１３に蓄積される。この電荷が蓄積され
ているときクロックパルスφTGが印加されると、トラン
スファゲート部１４がオン状態になり、電荷蓄積部１３
に蓄積されている電荷が電荷転送部５４に転送される。
この電荷転送部５４は、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕ
ｐｌｅｄ Ｄｅｖｉｃｅ）レジスタの構成になってお
り、図示せぬ出力回路の方向に電荷が順次転送される。
【０００９】この従来技術を用いたデュアルチャネル型
のラインセンサの構成が図５（ａ）のブロック図に示さ
れている。
のラインセンサの構成が図５（ａ）のブロック図に示さ
れている。
【００１０】同図（ａ）において、中央部に設けられた
光電変換アレイ１１０は、図４に示されている光電変換
部１２に対応し、蓄積ゲート電極７Ａ―１は図４に示さ
れている蓄積ゲート電極７に対応する。また、同図
（ａ）において、トランスファ電極８Ａ―１は図４に示
されている蓄積ゲート電極８に対応し、ＣＣＤレジスタ
５４―１は図４に示されている電荷転送部５４に対応す
る。つまり、これら光電変換アレイ１１０、蓄積ゲート
電極７Ａ―１、トランスファ電極８Ａ―１及びＣＣＤレ
ジスタ５４―１は、図４の構成を列状に配置した構成に
なっている。
光電変換アレイ１１０は、図４に示されている光電変換
部１２に対応し、蓄積ゲート電極７Ａ―１は図４に示さ
れている蓄積ゲート電極７に対応する。また、同図
（ａ）において、トランスファ電極８Ａ―１は図４に示
されている蓄積ゲート電極８に対応し、ＣＣＤレジスタ
５４―１は図４に示されている電荷転送部５４に対応す
る。つまり、これら光電変換アレイ１１０、蓄積ゲート
電極７Ａ―１、トランスファ電極８Ａ―１及びＣＣＤレ
ジスタ５４―１は、図４の構成を列状に配置した構成に
なっている。
【００１１】また同図（ａ）において、光電変換アレイ
１１０を中心として反対側には蓄積ゲート電極７Ａ―
２、トランスファ電極８Ａ―２及びＣＣＤレジスタ５４
―２が設けられており、これら光電変換アレイ１１０、
蓄積ゲート電極７Ａ―２、トランスファ電極８Ａ―２及
びＣＣＤレジスタ５４―２も、図４の構成を列状に配置
した構成になっている。
１１０を中心として反対側には蓄積ゲート電極７Ａ―
２、トランスファ電極８Ａ―２及びＣＣＤレジスタ５４
―２が設けられており、これら光電変換アレイ１１０、
蓄積ゲート電極７Ａ―２、トランスファ電極８Ａ―２及
びＣＣＤレジスタ５４―２も、図４の構成を列状に配置
した構成になっている。
【００１２】以上により、同図（ａ）の構成は、通常の
デュアルチャネル型のラインセンサと同等の構成とな
る。なお、図中の５３は読出しゲート、５１は出力回路
である。
デュアルチャネル型のラインセンサと同等の構成とな
る。なお、図中の５３は読出しゲート、５１は出力回路
である。
【００１３】ここで、蓄積ゲート電極７Ａ―１及び７Ａ
―２に印加される電圧ＶSTは負電圧発生回路５２より供
給される。この負電圧発生回路５２の構成例が同図
（ｂ）に示されている。
―２に印加される電圧ＶSTは負電圧発生回路５２より供
給される。この負電圧発生回路５２の構成例が同図
（ｂ）に示されている。
【００１４】図において、負電圧発生回路５２は、キャ
パシタＣと、縦続接続されたＭＯＳ（Ｍｅｔａｌ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＭ
１とを含んで構成されている。そして、各トランジスタ
に接続されたキャパシタＣに対して、１つおきにクロッ
クパルスφ１、φ２が交互に印加されている。これらク
ロックパルスφ１及びφ２は、図６に示されているよう
に互いに逆相であるため、この負電圧発生回路５２は回
路構成上バケツリレー素子（ＢＢＤ；Ｂｕｃｋｅｔ Ｂ
ｒｉｇａｄｅ Ｄｅｖｉｃｅ）と同一のチャージポンプ
回路として動作する。
パシタＣと、縦続接続されたＭＯＳ（Ｍｅｔａｌ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＭ
１とを含んで構成されている。そして、各トランジスタ
に接続されたキャパシタＣに対して、１つおきにクロッ
クパルスφ１、φ２が交互に印加されている。これらク
ロックパルスφ１及びφ２は、図６に示されているよう
に互いに逆相であるため、この負電圧発生回路５２は回
路構成上バケツリレー素子（ＢＢＤ；Ｂｕｃｋｅｔ Ｂ
ｒｉｇａｄｅ Ｄｅｖｉｃｅ）と同一のチャージポンプ
回路として動作する。
【００１５】したがって、図中の接地点から電荷が抽出
され、５個のトランジスタＭ１によるチャージポンプ動
作によってその電荷量が大きくなっていく。そして、こ
の負電圧発生回路５２の出力である電圧ＶSTは、蓄積ゲ
ート電極７Ａ―１及び７Ａ―２に印加されるのである。
なお、ＭＯＳトランジスタＭ２は逆流防止用であり、必
ずしも設けなくても良い。
され、５個のトランジスタＭ１によるチャージポンプ動
作によってその電荷量が大きくなっていく。そして、こ
の負電圧発生回路５２の出力である電圧ＶSTは、蓄積ゲ
ート電極７Ａ―１及び７Ａ―２に印加されるのである。
なお、ＭＯＳトランジスタＭ２は逆流防止用であり、必
ずしも設けなくても良い。
【００１６】クロックパルスφ１、φ２はＣＣＤ駆動回
路用の２相クロックであり、このようにもともと入力さ
れている信号を利用すれば、固体撮像装置全体としては
特別な外部入力負電圧が必要ないので、好都合である。
路用の２相クロックであり、このようにもともと入力さ
れている信号を利用すれば、固体撮像装置全体としては
特別な外部入力負電圧が必要ないので、好都合である。
【００１７】同図（ａ）に戻り、かかる構成において光
電変換アレイ１１０に光が照射されると、その入射光に
応じて信号電荷が発生する。光電変換アレイ１１０で発
生した電荷は、夫々蓄積ゲート電極７Ａ―１、７Ａ―２
の下の電荷蓄積部に蓄積される。この電荷が蓄積されて
いるとき図６に示されているようなクロックパルスφTG
が印加されると、トランスファゲート電極８Ａ―１、８
Ａ―２の下のトランスファゲート部がオン状態になり、
電荷蓄積部に蓄積されている電荷がＣＣＤレジスタ５４
―１、５４―２に夫々転送される。ＣＣＤレジスタ５４
―１、５４―２に夫々転送された信号電荷は、クロック
パルスφ１及びφ２により出力回路５１の方向に電荷が
順次転送され、読出しゲート５３を通って出力回路５１
により外部へ取出される。
電変換アレイ１１０に光が照射されると、その入射光に
応じて信号電荷が発生する。光電変換アレイ１１０で発
生した電荷は、夫々蓄積ゲート電極７Ａ―１、７Ａ―２
の下の電荷蓄積部に蓄積される。この電荷が蓄積されて
いるとき図６に示されているようなクロックパルスφTG
が印加されると、トランスファゲート電極８Ａ―１、８
Ａ―２の下のトランスファゲート部がオン状態になり、
電荷蓄積部に蓄積されている電荷がＣＣＤレジスタ５４
―１、５４―２に夫々転送される。ＣＣＤレジスタ５４
―１、５４―２に夫々転送された信号電荷は、クロック
パルスφ１及びφ２により出力回路５１の方向に電荷が
順次転送され、読出しゲート５３を通って出力回路５１
により外部へ取出される。
【００１８】
【発明が解決しようとする課題】上述した従来の固体撮
像装置の負電圧発生回路では、発生した負電圧は電荷蓄
積電極に供給されるのみであるため、外部から印加され
るクロックパルスφ１、φ２にノイズ等が乗ることで一
時的に負の過電圧が発生すると、電流パスがないので電
荷蓄積部１３の蓄積ゲート電極７は過電圧に保持された
ままになる。よって、蓄積ゲート電極７には負の過電圧
が印加されたままの状態になる。すると、蓄積ゲート電
極７下のゲート絶縁膜６―１にリーク電流が発生し、固
体撮像装置としては暗時出力不良となる。
像装置の負電圧発生回路では、発生した負電圧は電荷蓄
積電極に供給されるのみであるため、外部から印加され
るクロックパルスφ１、φ２にノイズ等が乗ることで一
時的に負の過電圧が発生すると、電流パスがないので電
荷蓄積部１３の蓄積ゲート電極７は過電圧に保持された
ままになる。よって、蓄積ゲート電極７には負の過電圧
が印加されたままの状態になる。すると、蓄積ゲート電
極７下のゲート絶縁膜６―１にリーク電流が発生し、固
体撮像装置としては暗時出力不良となる。
【００１９】例えば、電荷蓄積電極下の酸化膜厚を８０
０Åとし、Ｎウェル濃度を１×１０16／ｃｍ3 、深さを
１μｍとした場合、暗時出力不良は、蓄積ゲート電極に
−１２Ｖより低い電圧が印加されたときに発生する。
０Åとし、Ｎウェル濃度を１×１０16／ｃｍ3 、深さを
１μｍとした場合、暗時出力不良は、蓄積ゲート電極に
−１２Ｖより低い電圧が印加されたときに発生する。
【００２０】また、蓄積ゲート電極に印加される電圧Ｖ
STは、暗電流を低減するために動作上蓄積ゲート電極直
下の半導体表面にホールを蓄積した状態にする値にする
必要があり、このためには蓄積ゲート電極に−６Ｖ以下
の電圧を印加しなければならない。
STは、暗電流を低減するために動作上蓄積ゲート電極直
下の半導体表面にホールを蓄積した状態にする値にする
必要があり、このためには蓄積ゲート電極に−６Ｖ以下
の電圧を印加しなければならない。
【００２１】以上により、負電圧発生回路は−６Ｖから
−１２Ｖまでの範囲の電圧を出力するように動作しなけ
ればならない。このように従来例の固体撮像装置では、
入力クロックノイズに対して弱く、暗時出力電圧が大き
くなるという欠点がある。
−１２Ｖまでの範囲の電圧を出力するように動作しなけ
ればならない。このように従来例の固体撮像装置では、
入力クロックノイズに対して弱く、暗時出力電圧が大き
くなるという欠点がある。
【００２２】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は暗時出力電圧
を有効に防ぐことのできる固体撮像装置を提供すること
である。
るためになされたものであり、その目的は暗時出力電圧
を有効に防ぐことのできる固体撮像装置を提供すること
である。
【００２３】
【課題を解決するための手段】本発明による固体撮像装
置は、入力光に応じて発生した電荷を蓄積する電荷蓄積
手段と、この電荷蓄積手段に暗電流防止用電圧を印加す
る電圧印加手段とを含む固体撮像装置であって、前記暗
電流防止用電圧の値を所定範囲に制限する電圧制限手段
を含むことを特徴とする。
置は、入力光に応じて発生した電荷を蓄積する電荷蓄積
手段と、この電荷蓄積手段に暗電流防止用電圧を印加す
る電圧印加手段とを含む固体撮像装置であって、前記暗
電流防止用電圧の値を所定範囲に制限する電圧制限手段
を含むことを特徴とする。
【００２４】
【作用】入力光に応じて発生した電荷を電荷蓄積部に蓄
積する。この電荷蓄積部に暗電流防止用電圧を印加す
る。この暗電流防止用電圧の値を所定範囲に制限する。
積する。この電荷蓄積部に暗電流防止用電圧を印加す
る。この暗電流防止用電圧の値を所定範囲に制限する。
【００２５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００２６】図１は本発明による固体撮像装置の一実施
例の構成を示すブロック図であり、図５（ａ）と同等部
分は同一符号により示されている。
例の構成を示すブロック図であり、図５（ａ）と同等部
分は同一符号により示されている。
【００２７】図において、本実施例の固体撮像装置が図
５（ａ）のものと異なる点は、負電圧発生回路５２の出
力端に電圧制御回路５５が設けられている点である。
５（ａ）のものと異なる点は、負電圧発生回路５２の出
力端に電圧制御回路５５が設けられている点である。
【００２８】かかる構成において、負電圧発生回路５２
より供給される電圧ＶSTは、電圧制御回路５５を介して
蓄積ゲート電極７Ａ―１、７Ａ―２に印加される。
より供給される電圧ＶSTは、電圧制御回路５５を介して
蓄積ゲート電極７Ａ―１、７Ａ―２に印加される。
【００２９】この電圧制御回路５５の一構成例が図２に
示されている。この図２において、図５（ｂ）と同等部
分は同一符号により示されており、その部分の説明は省
略する。
示されている。この図２において、図５（ｂ）と同等部
分は同一符号により示されており、その部分の説明は省
略する。
【００３０】図２には、負電圧発生回路５２と電圧制御
回路５５とが示されており、負電圧発生回路５２の出力
端に、トランジスタＭ３を含む電圧制御回路５５が接続
されている構成である。本例では、閾値電圧が７Ｖのト
ランジスタＭ３を使って、負電圧が−７Ｖ以下の場合こ
のトランジスタが働いて蓄積ゲート電極に印加される電
圧を−７Ｖに固定するように制御する。
回路５５とが示されており、負電圧発生回路５２の出力
端に、トランジスタＭ３を含む電圧制御回路５５が接続
されている構成である。本例では、閾値電圧が７Ｖのト
ランジスタＭ３を使って、負電圧が−７Ｖ以下の場合こ
のトランジスタが働いて蓄積ゲート電極に印加される電
圧を−７Ｖに固定するように制御する。
【００３１】この閾値電圧７ＶのトランジスタＭ３は、
例えばボロンを２×１０13／ｃｍ3イオン注入したゲー
ト酸化膜８００ÅのＭＯＳトランジスタによって実現す
ることができる。また、このイオン注入は固体撮像装置
セル内部の素子分離領域に使われるボロンと同一工程に
て行える。
例えばボロンを２×１０13／ｃｍ3イオン注入したゲー
ト酸化膜８００ÅのＭＯＳトランジスタによって実現す
ることができる。また、このイオン注入は固体撮像装置
セル内部の素子分離領域に使われるボロンと同一工程に
て行える。
【００３２】以上のように、電圧制御回路５５を設けて
おけば、入力信号のノイズによって負電圧発生回路５２
で生成された負の大きな電圧は、トランジスタＭ３によ
る電圧制御回路５５を介して印加されることになり、そ
の値が制御されるのである。したがって、蓄積ゲート電
極には異常な電圧が印加されることがなく、よって暗時
出力の増大による不良は発生しないのである。
おけば、入力信号のノイズによって負電圧発生回路５２
で生成された負の大きな電圧は、トランジスタＭ３によ
る電圧制御回路５５を介して印加されることになり、そ
の値が制御されるのである。したがって、蓄積ゲート電
極には異常な電圧が印加されることがなく、よって暗時
出力の増大による不良は発生しないのである。
【００３３】また、電圧制御回路５５の他の構成例が図
３に示されている。この図３において、図２及び図５
（ｂ）と同等部分は同一符号により示されており、その
部分の説明は省略する。
３に示されている。この図３において、図２及び図５
（ｂ）と同等部分は同一符号により示されており、その
部分の説明は省略する。
【００３４】図３における電圧制御回路５５は、図２の
構成と異なり、閾値電圧１ＶのトランジスタＭ４を複数
直列に縦続接続された構成である。これにより、蓄積ゲ
ート電極に印加される電圧を最適に制御することができ
る。縦続接続するトランジスタＭ４の個数は、図に示さ
れている３個に限らず、制御すべき電圧範囲に応じてそ
の個数を増減すれば良い。
構成と異なり、閾値電圧１ＶのトランジスタＭ４を複数
直列に縦続接続された構成である。これにより、蓄積ゲ
ート電極に印加される電圧を最適に制御することができ
る。縦続接続するトランジスタＭ４の個数は、図に示さ
れている３個に限らず、制御すべき電圧範囲に応じてそ
の個数を増減すれば良い。
【００３５】図１に戻り、かかる構成において、通常ク
ロックパルスφ１、φ２の最大電圧（図６中のＶ１）
は、５Ｖである。このとき、蓄積ゲート電極７Ａ―１、
７Ａ―２には約−７Ｖの電圧が印加される。
ロックパルスφ１、φ２の最大電圧（図６中のＶ１）
は、５Ｖである。このとき、蓄積ゲート電極７Ａ―１、
７Ａ―２には約−７Ｖの電圧が印加される。
【００３６】ここで、クロックパルスφ１、φ２の最大
電圧として８Ｖ程度の電圧が印加されると、蓄積ゲート
電極には、−１２Ｖ以下の電圧が印加されようとする。
電圧として８Ｖ程度の電圧が印加されると、蓄積ゲート
電極には、−１２Ｖ以下の電圧が印加されようとする。
【００３７】この場合、従来の構成（図５（ｂ））では
この電圧が直接蓄積ゲート電極に印加され、暗時出力不
良となる。しかし、本実施例の構成によれば、トランジ
スタＭ３又はＭ４が働き、蓄積ゲート電極に印加される
電圧は約−７Ｖまでに制限され、それ以下の電圧になる
ことはないのである。
この電圧が直接蓄積ゲート電極に印加され、暗時出力不
良となる。しかし、本実施例の構成によれば、トランジ
スタＭ３又はＭ４が働き、蓄積ゲート電極に印加される
電圧は約−７Ｖまでに制限され、それ以下の電圧になる
ことはないのである。
【００３８】すなわち、クロックパルスによる電圧の値
が変化することで、一定であるはずの負の電圧が大きな
負の電圧になろうとするのを、トランジスタＭ３又はＭ
４による電圧制御回路５５で防いでいるのである。
が変化することで、一定であるはずの負の電圧が大きな
負の電圧になろうとするのを、トランジスタＭ３又はＭ
４による電圧制御回路５５で防いでいるのである。
【００３９】
【発明の効果】以上説明したように本発明は、負電圧発
生回路の出力端に電圧を制限する回路を設けることによ
り、暗時出力電圧の増加を防ぐことができ、高ＳＮ比の
固体撮像装置を実現できるという効果がある。
生回路の出力端に電圧を制限する回路を設けることによ
り、暗時出力電圧の増加を防ぐことができ、高ＳＮ比の
固体撮像装置を実現できるという効果がある。
【図１】本発明の実施例による固体撮像装置の構成を示
すブロック図である。
すブロック図である。
【図２】図１中の負電圧発生回路及び電圧制御回路の一
構成例を示す回路図である。
構成例を示す回路図である。
【図３】図１中の負電圧発生回路及び電圧制御回路の他
の構成例を示す回路図である。
の構成例を示す回路図である。
【図４】従来の固体撮像装置の主要部の構成を示す断面
図である。
図である。
【図５】（ａ）は従来の固体撮像装置の構成を示すブロ
ック図、（ｂ）は負電圧発生回路の構成を示す回路図で
ある。
ック図、（ｂ）は負電圧発生回路の構成を示す回路図で
ある。
【図６】固体撮像装置に印加されるクロックパルスの例
を示す波形図である。
を示す波形図である。
７Ａ―１、７Ａ―２ 蓄積ゲート電極 ８Ａ―１、８Ａ―２ トランスファゲート電極 ５２ 負電圧発生回路 ５４―１、５４―２ ＣＣＤレジスタ ５５ 電圧制御回路 １１０ 光電変換アレイ
Claims (3)
- 【請求項１】 入力光に応じて発生した電荷を蓄積する
電荷蓄積手段と、この電荷蓄積手段に暗電流防止用電圧
を印加する電圧印加手段とを含む固体撮像装置であっ
て、前記暗電流防止用電圧の値を所定範囲に制限する電
圧制限手段を含むことを特徴とする固体撮像装置。 - 【請求項２】 前記電圧制限手段は、前記所定範囲に対
応する閾値電圧値を有するＭＯＳトランジスタであるこ
とを特徴とする請求項１記載の固体撮像装置。 - 【請求項３】 前記電圧制限手段は、Ｎ段（Ｎは２以上
の整数）縦属接続され各閾値電圧値の合計値が前記所定
範囲に応じて定められているＮ個のＭＯＳトランジスタ
であることを特徴とする請求項１記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7014844A JP2679659B2 (ja) | 1995-02-01 | 1995-02-01 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7014844A JP2679659B2 (ja) | 1995-02-01 | 1995-02-01 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213586A true JPH08213586A (ja) | 1996-08-20 |
| JP2679659B2 JP2679659B2 (ja) | 1997-11-19 |
Family
ID=11872355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7014844A Expired - Fee Related JP2679659B2 (ja) | 1995-02-01 | 1995-02-01 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2679659B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006090492A1 (ja) * | 2005-02-25 | 2006-08-31 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置およびその駆動方法 |
-
1995
- 1995-02-01 JP JP7014844A patent/JP2679659B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006090492A1 (ja) * | 2005-02-25 | 2006-08-31 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置およびその駆動方法 |
| US7859032B2 (en) | 2005-02-25 | 2010-12-28 | Panasonic Corporation | Solid-state imaging device and method for driving the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2679659B2 (ja) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6091793A (en) | Solid-state photographic device having a charge storage element for simultaneous shutter action | |
| US9083901B2 (en) | Solid-state image pickup device and method of resetting the same | |
| KR20010032108A (ko) | 전자 스틸 카메라 어플리케이션에 적합한 화소내 프레임저장 소자, 어레이, 및 전자 셔터 방법 | |
| JP3871439B2 (ja) | 固体撮像装置およびその駆動方法 | |
| EP0365000B1 (en) | CCD image sensor with vertical overflow drain | |
| US4744057A (en) | Multilinear charge transfer array | |
| Hynecek | BCMD-An improved photosite structure for high-density image sensors | |
| WO2008088879A1 (en) | Image sensor with gain control | |
| JPS583630B2 (ja) | 固体光像検出装置 | |
| JPH0951485A (ja) | 固体撮像素子 | |
| EP0022323B1 (en) | Solid-state imaging device | |
| JPS60232788A (ja) | 固体撮像装置 | |
| JP3401808B2 (ja) | 電荷転送装置 | |
| US4616249A (en) | Solid state image pick-up element of static induction transistor type | |
| JP2679659B2 (ja) | 固体撮像装置 | |
| JPS6272282A (ja) | 撮像装置 | |
| JPH09168117A (ja) | 固体撮像素子 | |
| JPH0775020A (ja) | 電荷結合装置 | |
| JP2000152090A (ja) | 固体撮像装置 | |
| JP3867330B2 (ja) | 固体撮像装置とその製造方法 | |
| JPH05244513A (ja) | 光電変換装置及びその駆動方法 | |
| JPS6057746B2 (ja) | 固体撮像装置 | |
| US5091922A (en) | Charge transfer device type solid state image sensor having constant saturation level | |
| JP3006164B2 (ja) | Ｃｃｄ固体撮像素子 | |
| JPH0697408A (ja) | 光電変換装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070801 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |