JPH08213554A - Forming method of roughened polysilicon film - Google Patents

Forming method of roughened polysilicon film

Info

Publication number
JPH08213554A
JPH08213554A JP1563895A JP1563895A JPH08213554A JP H08213554 A JPH08213554 A JP H08213554A JP 1563895 A JP1563895 A JP 1563895A JP 1563895 A JP1563895 A JP 1563895A JP H08213554 A JPH08213554 A JP H08213554A
Authority
JP
Japan
Prior art keywords
film
positive resist
forming
irregularities
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1563895A
Other languages
Japanese (ja)
Inventor
Yosuke Motokawa
洋右 本川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1563895A priority Critical patent/JPH08213554A/en
Publication of JPH08213554A publication Critical patent/JPH08213554A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE: To provide a method of easily forming a roughened polysilicon film. CONSTITUTION: A positive resist film 16 of positive resist high in plasma resistance and low in heat resistance is formed on an opening and an interlayer insulating film 12. Then, the positive resist film 16 is subjected to a high-power RIE. In result, irregularities 18 are generated on the surface 16a of the positive resist film 16. Then, the positive resist film 16 provided with irregularities 18 and the interlayer insulating film 12 are etched. As a result, irregularities 20 are formed on the primary surface 12a of the interlayer insulating film 12. After the residual positive resist film 16 is removed, polysilicon is deposited on the primary surface 12a of the interlayer insulating film 12 through an LPCVD method, whereby a roughened polysilicon film is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この出願に係る発明は、半導体素
子における蓄積電極膜として用いて好適な粗面ポリシリ
コン膜の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The invention of this application relates to a method for forming a rough-surface polysilicon film suitable for use as a storage electrode film in a semiconductor device.

【0002】[0002]

【従来の技術】従来の粗面ポリシリコン膜からなる蓄積
電極膜の形成方法の一例が文献:「特開平4−752号
公報」に開示されている。この文献に開示の技術によれ
ば、先ず、下地の膜上に、島構造または網目構造状態の
ポリシリコン膜を形成する。次に、このポリシリコン膜
上に、非晶質ポリシリコン膜を形成する。次に、このポ
リシリコン膜を導電性多結晶化して、表面に凹凸を有す
る導電性ポリシリコン膜を形成する。そして、この導電
性ポリシリコン膜をパターニングして、表面積が広く、
従って、静電容量の大きな粗面ポリシリコン膜からなる
蓄積電極膜を形成していた。
2. Description of the Related Art An example of a conventional method of forming a storage electrode film made of a rough-surfaced polysilicon film is disclosed in the document: Japanese Patent Application Laid-Open No. 4-752. According to the technique disclosed in this document, first, a polysilicon film having an island structure or a mesh structure is formed on the underlying film. Next, an amorphous polysilicon film is formed on this polysilicon film. Next, this polysilicon film is conductively polycrystallized to form a conductive polysilicon film having irregularities on the surface. Then, by patterning this conductive polysilicon film, a large surface area,
Therefore, the storage electrode film made of a rough-surfaced polysilicon film having a large capacitance is formed.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記の
文献に開示の技術によれば、島構造または網目構造状態
のポリシリコン膜を形成するために、工程が煩雑となる
のみらず、非常に厳しい成膜条件の管理が要求されると
いう問題点があった。また、形成される粗面ポリシリコ
ンの膜質の再現性が低いという問題点あった。
However, according to the technique disclosed in the above-mentioned document, since the polysilicon film having the island structure or the network structure is formed, not only the process becomes complicated but also very strict. There is a problem that management of film forming conditions is required. Further, there is a problem that the reproducibility of the film quality of the formed rough surface polysilicon is low.

【0004】このため、粗面ポリシリコン膜の容易な形
成方法の実現が望まれていた。
Therefore, it has been desired to realize an easy method for forming a rough-surfaced polysilicon film.

【0005】[0005]

【課題を解決するための手段】この出願に係る第1の発
明の粗面ポリシリコン膜の形成方法によれば、下地上
に、ポジレジスト膜を形成する工程と、このポジレジス
ト膜に対してリアクティブイオンエッチング(RIE)
を行うことにより、当該ポジレジスト膜の表面に凹凸を
生じさせる工程と、凹凸が生じたこのポジレジスト膜お
よびこの下地に対してエッチングを行うことにより、当
該下地の主表面に凹凸を形成する工程と、この下地の主
表面に凹凸を形成した後、残存するこのポジレジスト膜
を除去する工程と、凹凸が形成されたこの下地の主表面
上に、減圧CVD(LPCVD)法を用いてポリシリコ
ンを堆積することにより、粗面ポリシリコン膜を形成す
る工程とを含むことを特徴とする。
According to the method of forming a rough-surfaced polysilicon film of the first invention of this application, a step of forming a positive resist film on an underlayer, and a step of forming the positive resist film Reactive ion etching (RIE)
To form irregularities on the surface of the positive resist film, and to form irregularities on the main surface of the underlying layer by etching the positive resist film and the underlying layer having the irregularities And a step of forming concavities and convexities on the main surface of the base, and then removing the remaining positive resist film, and using a low pressure CVD (LPCVD) method to form polysilicon on the main surface of the base with the concavities and convexities. And forming a rough surface polysilicon film by depositing.

【0006】また、この出願に係る第2の発明の粗面ポ
リシリコン膜の形成方法によれば、下地の主表面に対し
て、スパッタエッチングを行うことにより、この主表面
に凹凸を形成する工程と、スパッタエッチングされたこ
の主表面上に、減圧CVD(LPCVD)法を用いてポ
リシリコンを堆積することにより、粗面ポリシリコン膜
を形成する工程とを含むことを特徴とする。
Further, according to the method for forming a rough surface polysilicon film of the second invention of this application, a step of forming irregularities on the main surface of the base by performing sputter etching on the main surface. And a step of forming a rough surface polysilicon film by depositing polysilicon on the sputter-etched main surface by using a low pressure CVD (LPCVD) method.

【0007】[0007]

【作用】この出願に係る第1の発明の粗面ポリシリコン
膜の形成方法によれば、下地上にポジレジスト膜を形成
して、RIEを行う。耐プラズマ性、耐熱性の弱いポジ
レジストに高パワーでRIEを行うと、ポジレジストの
表面が固まって収縮する。その結果、ポジレジスト膜の
表面に凹凸を形成することができる。
According to the method of forming the rough-surfaced polysilicon film of the first invention of this application, a positive resist film is formed on the underlayer and RIE is performed. When RIE is performed with high power on a positive resist having weak plasma resistance and heat resistance, the surface of the positive resist solidifies and shrinks. As a result, irregularities can be formed on the surface of the positive resist film.

【0008】このポジレジスト膜の凹部は凸部よりも膜
厚が薄くなっている。このため、凹凸を有するポジレジ
スト膜に対してエッチングを行うと、凸部の領域よりも
先に凹部の領域で下地が露出する。このため、凹部の領
域に露出した下地表面を部分的にエッチングすることが
できる。その結果、下地の主表面に凹凸を形成すること
ができる。
The thickness of the concave portion of this positive resist film is smaller than that of the convex portion. Therefore, when the positive resist film having irregularities is etched, the base is exposed in the concave regions before the convex regions. Therefore, the underlying surface exposed in the region of the recess can be partially etched. As a result, irregularities can be formed on the main surface of the base.

【0009】この凹凸を有する下地上に、LPCVD法
によりポリシリコンを堆積させると、下地の凹凸に対応
した凹凸を有する粗面ポリシリコン膜を形成することが
できる。このように、この発明の方法によれば、粗面ポ
リシリコン膜を容易に形成することができる。
By depositing polysilicon by LPCVD on the base having irregularities, it is possible to form a rough surface polysilicon film having irregularities corresponding to the irregularities of the foundation. As described above, according to the method of the present invention, the rough-surfaced polysilicon film can be easily formed.

【0010】また、この出願に係る第2の発明の蓄積電
極膜の形成方法によれば、下地膜の主表面に対して、ス
パッタエッチングを行うことにより、この主表面に直
に、凹凸を形成する。そして、この凹凸を形成した下地
上に、LPCVD法によりポリシリコン膜を形成するこ
とにより、粗面ポリシリコン膜を容易に形成することが
できる。
Further, according to the method of forming the storage electrode film of the second invention of the present application, the main surface of the base film is subjected to sputter etching to directly form irregularities on the main surface. To do. Then, a polysilicon film can be easily formed by forming a polysilicon film on the base having the irregularities by the LPCVD method.

【0011】第1および第2の発明の方法によって形成
された粗面ポリシリコンは、上面の凹凸だけでなく、下
面にも下地表面に沿った凹凸を有している。その結果、
上面および下面の凹凸により表面積を増加させることが
できる。従って、電気容量の大きな蓄積電極を容易に形
成することができる。
The rough surface polysilicon formed by the methods of the first and second inventions has not only unevenness on the upper surface but also unevenness along the underlying surface on the lower surface. as a result,
The surface area can be increased by the unevenness of the upper surface and the lower surface. Therefore, a storage electrode having a large electric capacity can be easily formed.

【0012】[0012]

【実施例】以下、図面を参照して、この出願に係る第1
および第2の発明の粗面ポリシリコン膜の形成方法の一
例についてそれぞれ説明する。尚、参照する図面は、こ
れらの発明が理解できる程度に、各構成成分の大きさ、
形状および配置関係を概略的に示してあるにすぎない。
従って、これらの発明は図示例にのみ限定されるもので
はない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The first embodiment of the present application with reference to the drawings
And an example of a method of forming a rough-surfaced polysilicon film of the second invention will be described respectively. It should be noted that the drawings to be referred to, the size of each constituent component,
The shape and the positional relationship are only schematically shown.
Therefore, these inventions are not limited to the illustrated examples.

【0013】<第1実施例>図1の(A)〜(C)は、
第1実施例の粗面ポリシリコン膜の形成方法の説明に供
する前半の断面工程図である。また、図2の(A)およ
び(B)は、図1の(C)に続く後半の断面工程図であ
る。
<First Embodiment> FIGS. 1A to 1C show
FIG. 6 is a sectional process diagram of the first half used for explaining a method of forming a rough-surfaced polysilicon film of the first example. In addition, FIGS. 2A and 2B are sectional process drawings of the latter half following FIG. 1C.

【0014】この実施例では、スタック型キャパシタ蓄
積電極膜を形成する。
In this embodiment, a stack type capacitor storage electrode film is formed.

【0015】先ず、基板10上に設けた下地12の層間
絶縁膜12に、トレンチとなる開口部14を設けた後、
この開口部14および層間絶縁膜12上にポジレジスト
膜16を形成する。このポジレジスト膜16の材料は、
耐プラズマ性、耐熱性の低いポジレジストならば良く、
特に、100℃程度以下の温度で硬化するポジレジスト
が望ましい。ここではポジレジストしてフジハント製の
FH6400(商品名)を使用する(図1の(A))。
First, after forming an opening 14 to be a trench in the interlayer insulating film 12 of the base 12 provided on the substrate 10,
A positive resist film 16 is formed on the opening 14 and the interlayer insulating film 12. The material of the positive resist film 16 is
A positive resist with low plasma resistance and low heat resistance will do,
In particular, a positive resist that cures at a temperature of about 100 ° C. or lower is desirable. Here, FH6400 (trade name) manufactured by Fuji Hunt is used as a positive resist ((A) of FIG. 1).

【0016】次に、このポジレジスト膜16に対して高
パワーでRIEを行う。このRIEによって高温に曝さ
れると、ポジレジスト膜16の表面が固まって収縮す
る。その結果、ポジレジスト膜16の表面16aに凹凸
18を形成することができる(図1の(B))。
Next, the positive resist film 16 is subjected to RIE with high power. When exposed to a high temperature by this RIE, the surface of the positive resist film 16 hardens and contracts. As a result, the unevenness 18 can be formed on the surface 16a of the positive resist film 16 ((B) of FIG. 1).

【0017】次に、凹凸18が生じたポジレジスト膜1
6および層間絶縁膜12に対してエッチングを行う。エ
ッチングにあたっては、ポジレジスト膜16が部分的に
残存して、その残存部分の間に露出した層間絶縁膜12
の主表面が部分的にエッチングされた状態でエッチング
を停止する。その結果、層間絶縁膜12の主表面12a
に凹凸20を形成することができる(図1の(C))。
Next, the positive resist film 1 having the unevenness 18 is formed.
6 and the interlayer insulating film 12 are etched. During etching, the positive resist film 16 partially remains, and the interlayer insulating film 12 exposed between the remaining portions.
The etching is stopped when the main surface of is partially etched. As a result, the main surface 12a of the interlayer insulating film 12
The unevenness 20 can be formed on the surface (FIG. 1C).

【0018】次に、層間絶縁膜12の主表面12aに凹
凸を形成した後、残存するこのポジレジスト膜16を除
去する(図2の(A))。
Next, after the unevenness is formed on the main surface 12a of the interlayer insulating film 12, the remaining positive resist film 16 is removed ((A) of FIG. 2).

【0019】次に、凹凸が形成された層間絶縁膜12の
主表面12a上に、減圧CVD(LPCVD)法を用い
てポリシリコンを堆積することにより、粗面ポリシリコ
ン膜22を形成する。ここでは、粗面ポリシリコン22
を導電性にするために、不純物を導入してアニール処理
を行う(図2の(B))。
Then, polysilicon is deposited by a low pressure CVD (LPCVD) method on the main surface 12a of the inter-layer insulation film 12 on which the irregularities are formed to form a rough surface polysilicon film 22. Here, the rough surface polysilicon 22
In order to render the semiconductor conductive, an impurity is introduced and an annealing treatment is performed (FIG. 2B).

【0020】次に、通常のフォトリソおよびエッチング
技術を用いて、この粗面ポリシリコン膜22から蓄積電
極膜24を画成する(図2の(C))。
Next, the storage electrode film 24 is defined from the rough surface polysilicon film 22 by using a normal photolithography and etching technique ((C) of FIG. 2).

【0021】<第2実施例>図3の(A)〜(C)は、
第2実施例の粗面ポリシリコン膜の説明に供する断面工
程図である。
<Second Embodiment> (A) to (C) of FIG.
FIG. 8 is a sectional process diagram for explaining the rough-faced polysilicon film of the second example.

【0022】この実施例では、スタック型キャパシタ蓄
積電極膜を形成する。
In this embodiment, a stack type capacitor storage electrode film is formed.

【0023】先ず、基板10上に設けた下地の層間絶縁
膜12に、トレンチとなる開口部14を設けた後、この
開口部14にポジレジスト30をエッチバック法を用い
て埋め込む。これは基板10を後の工程でのダメージか
ら保護するためである(図3の(A))。
First, after forming an opening 14 to be a trench in the underlying interlayer insulating film 12 provided on the substrate 10, a positive resist 30 is embedded in the opening 14 by an etch back method. This is to protect the substrate 10 from damage in later steps ((A) of FIG. 3).

【0024】次に、層間絶縁膜12の主表面12aに対
して、Arによるスパッタエッチングを行うことによ
り、この主表面12aが荒れて、凹凸32が形成され
る。尚、このスパッタエッチングの条件(例えば圧力、
パワーおよびガス流量)を清著することにより、凹凸の
程度を制御することが期待できる(図3の(B))。
Next, the main surface 12a of the interlayer insulating film 12 is sputter-etched with Ar, so that the main surface 12a is roughened to form irregularities 32. The conditions for this sputter etching (for example, pressure,
By controlling the power and the gas flow rate), it is expected that the degree of unevenness can be controlled ((B) in FIG. 3).

【0025】次に、開口部14に埋め込まれたポジレジ
スト30を除去する(図3の(C))。
Next, the positive resist 30 embedded in the opening 14 is removed ((C) in FIG. 3).

【0026】次に、スパッタエッチングされたこの主表
面上に、第1実施例と同一の工程により、減圧CVD
(LPCVD)法を用いてポリシリコンを堆積すること
により、粗面ポリシリコン膜を形成する。そして、これ
を画成することにより、フィン構造を具えた蓄積電極を
形成する(図示せず)。
Then, low pressure CVD is performed on the sputter-etched main surface by the same process as in the first embodiment.
A rough surface polysilicon film is formed by depositing polysilicon using the (LPCVD) method. Then, by defining this, a storage electrode having a fin structure is formed (not shown).

【0027】上述した各実施例では、これらの発明を、
特定の材料を使用し、特定の条件で形成した例について
説明したが、これらの発明は多くの変更および変形を行
うことができる。例えば、上述した第2実施例では、ア
ルゴン(Ar)によるスパッタエッチングを行ったが、
第2の発明では、例えばクリプトン(Kr)またはキセ
ノン(Xe)によるスパッタエッチングを行って下地表
面に凹凸を形成しても良い。
In each of the embodiments described above, these inventions are
Although an example of using a specific material and forming under specific conditions has been described, these inventions can be subjected to many modifications and variations. For example, in the second embodiment described above, sputter etching using argon (Ar) was performed.
In the second invention, for example, sputter etching using krypton (Kr) or xenon (Xe) may be performed to form irregularities on the underlying surface.

【0028】[0028]

【発明の効果】この出願に係る第1の発明の粗面ポリシ
リコン膜の形成方法によれば、下地上にポジレジスト膜
を形成して、RIEを行う。その結果、ポジレジスト膜
の表面に凹凸を形成することができる。
According to the method for forming a rough surface polysilicon film of the first invention of this application, a positive resist film is formed on the underlayer and RIE is performed. As a result, irregularities can be formed on the surface of the positive resist film.

【0029】凹凸を有するポジレジスト膜に対してエッ
チングを行うと、凹部の領域に露出した下地表面を部分
的にエッチングすることができる。その結果、下地の主
表面に凹凸を形成することができる。この凹凸を有する
下地上に、LPCVD法によりポリシリコンを堆積させ
ると、下地の凹凸に対応した凹凸を有する粗面ポリシリ
コン膜を形成することができる。このように、この発明
の方法によれば、粗面ポリシリコン膜を容易に形成する
ことができる。
When the positive resist film having irregularities is etched, the underlying surface exposed in the concave region can be partially etched. As a result, irregularities can be formed on the main surface of the base. By depositing polysilicon by LPCVD on the base having irregularities, it is possible to form a rough surface polysilicon film having irregularities corresponding to the irregularities of the foundation. As described above, according to the method of the present invention, the rough-surfaced polysilicon film can be easily formed.

【0030】また、この出願に係る第2の発明の蓄積電
極膜の形成方法によれば、下地膜の主表面に対して、ス
パッタエッチングを行うことにより、この主表面に直
に、凹凸を形成する。そして、この凹凸を形成した下地
上に、LPCVD法によりポリシリコン膜を形成するこ
とにより、粗面ポリシリコン膜を容易に形成することが
できる。
Further, according to the method of forming the storage electrode film of the second invention of this application, the main surface of the base film is subjected to sputter etching to form irregularities directly on the main surface. To do. Then, a polysilicon film can be easily formed by forming a polysilicon film on the base having the irregularities by the LPCVD method.

【0031】第1および第2の発明の方法によって形成
された粗面ポリシリコンは、上面の凹凸だけでなく、下
面にも下地表面に沿った凹凸を有している。その結果、
上面および下面の凹凸により表面積を増加させることが
できる。従って、電気容量の大きな蓄積電極を容易に形
成することができる。
The rough surface polysilicon formed by the methods of the first and second inventions has not only the unevenness on the upper surface but also the unevenness along the underlying surface on the lower surface. as a result,
The surface area can be increased by the unevenness of the upper surface and the lower surface. Therefore, a storage electrode having a large electric capacity can be easily formed.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)〜(C)は、第1実施例の説明に供する
前半の断面工程図である。
1A to 1C are sectional process diagrams of the first half used to describe a first embodiment.

【図2】(A)〜(C)は、図1の(C)に続く、後半
の断面工程図である。
2A to 2C are cross-sectional process diagrams of the latter half following FIG. 1C.

【図3】(A)〜(C)は、第2実施例の説明に供する
断面工程図である。
3A to 3C are cross-sectional process diagrams for explaining the second embodiment.

【符号の説明】[Explanation of symbols]

10:基板 12:層間絶縁膜 12a:主表面 14:開口部 16:ポジレジスト 16a:表面 18:凹凸 20:凹凸 22:粗面ポリシリコン膜 24:蓄積電極膜 30:ポジレジスト 32:凹凸 10: Substrate 12: Interlayer insulating film 12a: Main surface 14: Opening 16: Positive resist 16a: Surface 18: Unevenness 20: Unevenness 22: Rough surface polysilicon film 24: Storage electrode film 30: Positive resist 32: Unevenness

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3065 21/32 H01L 21/32 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 21/3065 21/32 H01L 21/32

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 下地上に、ポジレジスト膜を形成する工
程と、 該ポジレジスト膜に対してリアクティブイオンエッチン
グ(RIE)を行うことにより、当該ポジレジスト膜の
表面に凹凸を生じさせる工程と、 凹凸が生じた該ポジレジスト膜および該下地に対してエ
ッチングを行うことにより、当該下地の主表面に凹凸を
形成する工程と、 該下地の主表面に凹凸を形成した後、残存する該ポジレ
ジスト膜を除去する工程と、 凹凸が形成された該下地の主表面上に、減圧CVD(L
PCVD)法を用いてポリシリコンを堆積することによ
り、粗面ポリシリコン膜を形成する工程とを含むことを
特徴とする粗面ポリシリコン膜の形成方法。
1. A step of forming a positive resist film on a lower surface, and a step of forming unevenness on the surface of the positive resist film by performing reactive ion etching (RIE) on the positive resist film. The step of forming irregularities on the main surface of the underlayer by etching the positive resist film and the underlayer having the irregularities, and the step of forming the irregularities on the main surface of the underlayer and then remaining the positive film The step of removing the resist film and the low pressure CVD (L
And a step of forming a rough surface polysilicon film by depositing polysilicon using a PCVD method.
【請求項2】 下地の主表面に対して、スパッタエッチ
ングを行うことにより、該主表面に凹凸を形成する工程
と、 スパッタエッチングされた該主表面上に、減圧CVD
(LPCVD)法を用いてポリシリコンを堆積すること
により、粗面ポリシリコン膜を形成する工程とを含むこ
とを特徴とする粗面ポリシリコン膜の形成方法。
2. A step of forming irregularities on the main surface by performing sputter etching on the main surface of the base, and low pressure CVD on the main surface sputter-etched.
A method of forming a rough surface polysilicon film, comprising the step of forming a rough surface polysilicon film by depositing polysilicon using the (LPCVD) method.
JP1563895A 1995-02-02 1995-02-02 Forming method of roughened polysilicon film Withdrawn JPH08213554A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1563895A JPH08213554A (en) 1995-02-02 1995-02-02 Forming method of roughened polysilicon film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1563895A JPH08213554A (en) 1995-02-02 1995-02-02 Forming method of roughened polysilicon film

Publications (1)

Publication Number Publication Date
JPH08213554A true JPH08213554A (en) 1996-08-20

Family

ID=11894269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1563895A Withdrawn JPH08213554A (en) 1995-02-02 1995-02-02 Forming method of roughened polysilicon film

Country Status (1)

Country Link
JP (1) JPH08213554A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005510884A (en) * 2001-11-29 2005-04-21 オリジン エナジー ソーラー ピーティーワイ リミテッド Semiconductor texturing process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005510884A (en) * 2001-11-29 2005-04-21 オリジン エナジー ソーラー ピーティーワイ リミテッド Semiconductor texturing process

Similar Documents

Publication Publication Date Title
JPH05217815A (en) Manufacture and structure of memory cell capacitor
JPH06151749A (en) Semiconductor device and manufacture thereof
JPH0817930A (en) Semiconductor device structure using etching stop layer and its method
JP2994128B2 (en) Method for manufacturing semiconductor device
US5674782A (en) Method for efficiently removing by-products produced in dry-etching
US7265025B2 (en) Method for filling trench and relief geometries in semiconductor structures
JPH08213554A (en) Forming method of roughened polysilicon film
JPH0917869A (en) Preparation of insulation film between metal wirings of semiconductor element
JP3196399B2 (en) Method of forming interlayer insulating film
JP3214445B2 (en) Method for manufacturing semiconductor device
JPH065805A (en) Manufacture of semiconductor device
KR100367695B1 (en) Method for forming via contact in semiconductor device
US7052956B2 (en) Method for forming capacitor of semiconductor device
KR20010054169A (en) Method for manufacturing semiconductor device
JP3065395B2 (en) Method for manufacturing semiconductor device
JPH05226333A (en) Manufacture of semiconductor device
JPH05160362A (en) Manufacture of stacked dram
KR0171979B1 (en) Gate electrode forming method of semiconductor device
KR100431818B1 (en) Forming method for self aligned contact of semiconductor device
KR100205095B1 (en) Method for forming bit line of semiconductor device
KR100399935B1 (en) Method for manufacturing semiconductor device
KR0147490B1 (en) Stack type capacitor manufacturing method
JP3114803B2 (en) Semiconductor device and manufacturing method thereof
KR100374545B1 (en) Method for manufacturing semiconductor memory device
KR100222671B1 (en) Storage electrode fabricating method of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020402