JPH08213450A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH08213450A
JPH08213450A JP1915095A JP1915095A JPH08213450A JP H08213450 A JPH08213450 A JP H08213450A JP 1915095 A JP1915095 A JP 1915095A JP 1915095 A JP1915095 A JP 1915095A JP H08213450 A JPH08213450 A JP H08213450A
Authority
JP
Japan
Prior art keywords
film
oxide film
conductivity type
type
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1915095A
Other languages
Japanese (ja)
Inventor
Koji Yamano
浩司 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1915095A priority Critical patent/JPH08213450A/en
Publication of JPH08213450A publication Critical patent/JPH08213450A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE: To provide a method for manufacturing a semiconductor device wherein the use of a mask is lessened when forming a semiconductor insular region and thereby an yield can be increased and the manufacturing cost can be reduced. CONSTITUTION: This method includes the steps of forming a silicon nitride film pattern 102 on one principal plane of a P-type semiconductor substrate 101 and then forming a selective oxide film 103 by selective oxidation using the silicon nitride film pattern 102 as a mask; introducing N-type impurities into the selective oxide film 103 being used as a mask; removing the selective oxide film 103 and then forming a P-type epitaxial film 105 in a region where the selective oxide film 103 has been removed; forming an oxide film 106 on the surface of the epitaxial film 105 and then removing the silicon nitride film pattern 102; and forming an N-type epitaxial film 107 from the oxide film 106 being used as a mask.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体素子の製造方法
に係り、特にその半導体素子の半導体島領域の製造方法
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor island region of the semiconductor device.

【0002】[0002]

【従来の技術】従来、このような分野の技術としては、
例えば、以下に示すようなものがあった。図2はかかる
従来の半導体素子の半導体島領域の製造工程断面図であ
る。 (1)まず、図2(a)に示すように、比抵抗10〜4
0ΩcmのP型半導体基板401の表面に、熱酸化によ
り、全面に約0.5μmのシリコン酸化膜を生成する。
その後、公知のホトリソ・エッチング技術を用いて、そ
の一部を除去し、シリコン酸化膜パターン402を形成
する。続いて、シート抵抗30Ω/□程度のN型埋め込
み層403を、イオン(Sb)打ち込み及び熱拡散によ
り形成する。
2. Description of the Related Art Conventionally, techniques in such a field include:
For example, there were the following. 2A to 2D are cross-sectional views of manufacturing steps of a semiconductor island region of such a conventional semiconductor device. (1) First, as shown in FIG.
On the surface of the 0 Ωcm P-type semiconductor substrate 401, a silicon oxide film of about 0.5 μm is formed on the entire surface by thermal oxidation.
After that, a part thereof is removed by using a known photolithographic etching technique to form a silicon oxide film pattern 402. Subsequently, an N-type buried layer 403 having a sheet resistance of about 30Ω / □ is formed by ion (Sb) implantation and thermal diffusion.

【0003】このとき、シリコン酸化膜パターン402
が残っているところには、N型埋め込み層403は生成
されない。 (2)次に、図2(b)に示すように、シリコン酸化膜
パターン402を完全に除去し、例えば、CVD法によ
りシリコン酸化膜を0.1μm程度生成する。次に、公
知のホトリソ・エッチング技術により、そのシリコン酸
化膜の一部を除去し、シリコン酸化膜パターン404を
形成する。その後、その表面を熱酸化し(図示なし)、
シート抵抗4kΩ/□程度のP型埋め込み層405を、
イオン打ち込み及び熱拡散により形成する。
At this time, the silicon oxide film pattern 402
The N-type buried layer 403 is not generated in the area where the remaining area. (2) Next, as shown in FIG. 2B, the silicon oxide film pattern 402 is completely removed, and a silicon oxide film of about 0.1 μm is formed by, for example, the CVD method. Then, a part of the silicon oxide film is removed by a known photolithographic etching technique to form a silicon oxide film pattern 404. After that, the surface is thermally oxidized (not shown),
A P-type buried layer 405 having a sheet resistance of about 4 kΩ / □
It is formed by ion implantation and thermal diffusion.

【0004】(3)次に、図2(c)に示すように、シ
リコン酸化膜パターン404を完全に除去し、続いて、
比抵抗0.5Ωcm、膜厚1μmのN型エピタキシャル
層406を形成する。その後、N型エピタキシャル層4
06表面に、熱酸化によりシリコン酸化膜407を生成
する。その後、公知のホトリソ・エッチング技術によ
り、その一部を除去し、開口された場所に、シート抵抗
3kΩ/□程度のP型ウェル層408を生成する。
(3) Next, as shown in FIG. 2C, the silicon oxide film pattern 404 is completely removed.
An N-type epitaxial layer 406 having a specific resistance of 0.5 Ωcm and a film thickness of 1 μm is formed. After that, the N-type epitaxial layer 4
A silicon oxide film 407 is formed on the 06 surface by thermal oxidation. After that, a part thereof is removed by a known photolithography etching technique, and a P-type well layer 408 having a sheet resistance of about 3 kΩ / □ is formed at the opened place.

【0005】その後、熱処理を加え、P型ウェル層40
8を拡散させ、下層にあるP型埋め込み層405につな
げる。
Thereafter, heat treatment is applied to the P-type well layer 40.
8 is diffused and connected to the P-type buried layer 405 which is the lower layer.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、以上述
べた従来の半導体装置の半導体島領域の製造方法では、
マスクを3枚も使用するので工程が長く、歩留りが低下
し、製造コストの増大を招くという問題点があった。本
発明は、従来の問題点を除去し、半導体島領域の形成に
あたりマスクの使用を減らし、歩留りを向上させるとと
もに、製造コストの低減を図り得る半導体素子の製造方
法を提供することを目的とする。
However, in the conventional method for manufacturing the semiconductor island region of the semiconductor device described above,
Since three masks are used, there are problems that the process is long, the yield is reduced, and the manufacturing cost is increased. SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for manufacturing a semiconductor device, which eliminates the conventional problems, reduces the use of a mask in forming a semiconductor island region, improves the yield, and can reduce the manufacturing cost. .

【0007】[0007]

【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔A〕半導体素子の製造方法において、第1の導電型の
半導体基板(101)の一主面に耐酸化性膜(102)
を形成し、その一部を除去する工程と、前記耐酸化性膜
(102)をマスクとする選択酸化により、選択酸化膜
(103)を形成する工程と、前記選択酸化膜(10
3)をマスクとして、第2の導電型の不純物を導入し、
埋め込み層(104)を形成する工程と、前記選択酸化
膜(103)を除去し、その除去された部分のみに第1
の導電型のエピタキシャル膜(105)を生成する工程
と、前記エピタキシャル膜(105)表面上に酸化膜
(106)を形成し、続いて、前記耐酸化性膜(10
2)を除去する工程と、前記酸化膜(106)をマスク
にして、第2の導電型のエピタキシャル膜(107)を
形成する工程を施すようにしたものである。
In order to achieve the above object, the present invention provides [A] a method for manufacturing a semiconductor element, wherein an oxidation resistance is provided on one main surface of a first conductivity type semiconductor substrate (101). Membrane (102)
And removing a part thereof, forming a selective oxide film (103) by selective oxidation using the oxidation resistant film (102) as a mask, and the selective oxide film (10).
Using 3) as a mask, introducing impurities of the second conductivity type,
The step of forming a buried layer (104) and the removal of the selective oxide film (103), and a first step is applied only to the removed portion.
A conductive type epitaxial film (105) is formed, an oxide film (106) is formed on the surface of the epitaxial film (105), and then the oxidation resistant film (10) is formed.
2) is removed, and a step of forming an epitaxial film (107) of the second conductivity type is performed by using the oxide film (106) as a mask.

【0008】〔B〕上記〔A〕記載の半導体素子の製造
方法において、前記(f)工程後に、更に、前記第2の
導電型のエピタキシャル膜(107)の全面に第2の導
電型の不純物を導入する工程と、全面に酸化膜(20
8)を形成する工程と、前記酸化膜(208)の一部を
除去する工程と、前記酸化膜(208)の開口された部
分に第1の導電型のエピタキシャル膜(209)を形成
する工程とを施すようにしたものである。
[B] In the method of manufacturing a semiconductor device described in [A] above, after the step (f), impurities of the second conductivity type are further formed on the entire surface of the second conductivity type epitaxial film (107). And a step of introducing an oxide film (20
8), a step of removing a part of the oxide film (208), and a step of forming an epitaxial film (209) of the first conductivity type in the opened portion of the oxide film (208). It is designed to be applied.

【0009】〔C〕半導体素子の製造方法において、第
1の導電型の半導体基体(301)の一主面にレジスト
を塗布された耐酸化性膜(302)を形成し、その一部
を除去する工程と、前記レジストが塗布された耐酸化性
膜(302)をマスクとしイオン注入により第2の導電
型の埋め込み層(308)を形成するとともに、前記耐
酸化性膜(302)をマスクとする選択酸化により、選
択酸化膜(303)を形成する工程と、前記選択酸化膜
(303)をマスクとして、第2の導電型の不純物を導
入する工程と、前記選択酸化膜(303)を除去し、そ
の除去された部分のみに第1の導電型のエピタキシャル
膜(305)を生成する工程と、前記エピタキシャル膜
(305)表面上に酸化膜(306)を形成し、続い
て、前記耐酸化性膜(302)を除去する工程と、前記
酸化膜(306)をマスクにして、第2の導電型のエピ
タキシャル膜(307)を形成する工程と、前記第2の
導電型のエピタキシャル膜(307)の全面に第2の導
電型の不純物を導入する工程と、全面に酸化膜(30
9)を形成する工程と、前記酸化膜(309)の一部を
除去する工程と、前記酸化膜(309)の開口された部
分に第1の導電型のエピタキシャル膜(310)を形成
する工程とを施すようにしたものである。
[C] In the method of manufacturing a semiconductor element, an oxidation resistant film (302) coated with a resist is formed on one main surface of a semiconductor substrate (301) of the first conductivity type, and a part thereof is removed. And an oxidation resistant film (302) coated with the resist is used as a mask to form a second conductivity type buried layer (308) by ion implantation, and the oxidation resistant film (302) is used as a mask. Forming a selective oxide film (303) by selective oxidation, introducing a second conductive type impurity using the selective oxide film (303) as a mask, and removing the selective oxide film (303) Then, a step of forming an epitaxial film (305) of the first conductivity type only on the removed portion, an oxide film (306) is formed on the surface of the epitaxial film (305), and then the oxidation resistance is applied. Membrane 302), a step of forming a second conductive type epitaxial film (307) by using the oxide film (306) as a mask, and an entire surface of the second conductive type epitaxial film (307). A step of introducing a second conductivity type impurity into the oxide film, and an oxide film (30
9), a step of removing a part of the oxide film (309), and a step of forming a first conductivity type epitaxial film (310) in the opened portion of the oxide film (309). It is designed to be applied.

【0010】[0010]

【作用】[Action]

(1)請求項1記載の半導体素子の製造方法によれば、
従来、3枚のマスクを要していたが、1枚のマスクを用
いるだけで、半導体素子の半導体島領域を形成すること
ができ、製造が容易であり、歩留りを向上させるととも
に、製造コストの低減を図ることができる。
(1) According to the method of manufacturing a semiconductor element of claim 1,
Conventionally, three masks have been required, but the semiconductor island region of the semiconductor element can be formed by using only one mask, the manufacturing is easy, the yield is improved, and the manufacturing cost is reduced. It can be reduced.

【0011】(2)請求項2記載の半導体素子の製造方
法によれば、上記(1)に加えて、P型エピタキシャル
膜を増し積みすることで、基板コンタクト部分の溝を埋
め込み、段差を無くすことができる。 (3)請求項3記載の半導体素子の製造方法によれば、
N型の埋め込み層が存在することにより、P型の半導体
の島は他の島と電気的に絶縁され、それぞれの島を、相
補型の半導体の島として使用することができる。
(2) According to the method of manufacturing a semiconductor element of claim 2, in addition to the above (1), by additionally stacking a P-type epitaxial film, the groove at the substrate contact portion is filled and the step is eliminated. be able to. (3) According to the method of manufacturing a semiconductor element of claim 3,
The presence of the N-type buried layer electrically insulates the P-type semiconductor island from other islands, and each island can be used as a complementary semiconductor island.

【0012】特に、上記(2)に適用した場合、高濃度
P型埋め込み層を有するP型島領域の形成が可能であ
り、この島領域を用いた高性能PNPトランジスタを得
ることができる。
Particularly when applied to the above (2), it is possible to form a P-type island region having a high-concentration P-type buried layer, and a high-performance PNP transistor using this island region can be obtained.

【0013】[0013]

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図1は本発明の第1実施例を示す半導体素子
の製造工程断面図である。 (1)まず、図1(a)に示すように、P型半導体基板
101の表面に、例えばCVD法により、シリコン窒化
膜を生成する。続いて、公知のホトリソ・エッチング技
術により、そのシリコン窒化膜の一部を除去し、シリコ
ン窒化膜パターン102を形成する。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a sectional view of a semiconductor device manufacturing process showing a first embodiment of the present invention. (1) First, as shown in FIG. 1A, a silicon nitride film is formed on the surface of the P-type semiconductor substrate 101 by, for example, the CVD method. Then, a part of the silicon nitride film is removed by a known photolithographic etching technique to form a silicon nitride film pattern 102.

【0014】(2)次に、図1(b)に示すように、例
えば、1100℃の水蒸気雰囲気で熱酸化を行い、開口
された部分に選択的に約0.8μm厚のシリコン酸化膜
103を形成する。その後、公知のイオン注入技術を用
いて、N型埋め込み層104を形成する。このとき、シ
リコン酸化膜103があるところには、N型埋め込み層
104は形成されない。
(2) Next, as shown in FIG. 1B, for example, thermal oxidation is performed in a water vapor atmosphere at 1100 ° C., and the silicon oxide film 103 having a thickness of about 0.8 μm is selectively formed in the opened portion. To form. Then, a known ion implantation technique is used to form the N-type buried layer 104. At this time, the N-type buried layer 104 is not formed where the silicon oxide film 103 exists.

【0015】(3)次いで、図1(c)に示すように、
ウェットエッチングによりシリコン酸化膜103を完全
に除去する。続いて、開口された部分に、公知の選択エ
ピタキシャル技術を用いて、選択的にP型エピタキシャ
ル膜105を1.0μm程度形成する。続いて、P型エ
ピタキシャル膜105表面に、熱酸化によりシリコン酸
化膜106を形成する。
(3) Next, as shown in FIG.
The silicon oxide film 103 is completely removed by wet etching. Then, a P-type epitaxial film 105 is selectively formed to a thickness of about 1.0 μm in the opened portion by using a known selective epitaxial technique. Then, a silicon oxide film 106 is formed on the surface of the P-type epitaxial film 105 by thermal oxidation.

【0016】(4)次に、図1(d)に示すように、熱
燐酸によりシリコン窒化膜パターン102を除去する。
次に、公知の選択エピタキシャル技術を用いて、N型エ
ピタキシャル膜107を成長させる。このとき、シリコ
ン酸化膜106が生成されている部分には、N型エピタ
キシャル膜107は生成されず、N型埋め込み層104
上のみにN型エピタキシャル膜107が生成される。
(4) Next, as shown in FIG. 1D, the silicon nitride film pattern 102 is removed by hot phosphoric acid.
Next, the N-type epitaxial film 107 is grown using a known selective epitaxial technique. At this time, the N-type epitaxial film 107 is not formed in the portion where the silicon oxide film 106 is formed, and the N-type buried layer 104 is formed.
The N-type epitaxial film 107 is formed only on the top.

【0017】このように構成することにより、上記した
第1図(a)の工程のみで使用する1枚のマスクを用い
るだけで、半導体素子の半導体島領域を容易に形成する
ことができる。次に、本発明の第2実施例について説明
する。図3は本発明の第2実施例を示す半導体素子の製
造工程断面図である。
With this structure, the semiconductor island region of the semiconductor element can be easily formed by using only one mask used only in the step of FIG. 1 (a). Next, a second embodiment of the present invention will be described. FIG. 3 is a sectional view of a semiconductor device manufacturing process showing a second embodiment of the present invention.

【0018】(1)まず、図3(a)に示すように、前
記第1実施例の図1(a)から図1(d)工程までを施
し、続いて、例えば、As,20〜50keV,1E1
2ions/cm2 程度のイオン注入技術を用いてイオ
ン注入を行うと、N型エピタキシャル膜207表面付近
にAsイオンがイオン注入される。このとき、Asイオ
ンはシリコン酸化膜206中に停止し、P型エピタキシ
ャル膜205中にはイオン注入されない。なお、201
はP型半導体基板、204はN型埋め込み層である。
(1) First, as shown in FIG. 3 (a), the steps from FIG. 1 (a) to FIG. 1 (d) of the first embodiment are performed, and then, for example, As, 20 to 50 keV. , 1E1
When ion implantation is performed using an ion implantation technique of about 2 ions / cm 2 , As ions are implanted near the surface of the N-type epitaxial film 207. At this time, As ions stop in the silicon oxide film 206 and are not ion-implanted in the P-type epitaxial film 205. Note that 201
Is a P-type semiconductor substrate, and 204 is an N-type buried layer.

【0019】(2)次に、図3(b)に示すように、8
50〜950℃、30分でウェット酸化を行うと、N型
エピタキシャル膜207上及びP型エピタキシャル膜2
05上にシリコン酸化膜208が形成される。このと
き、シリコン酸化膜208の膜厚は、P型エピタキシャ
ル膜205上とN型エピタキシャル膜207上では、そ
の膜厚に差が生じる。
(2) Next, as shown in FIG.
When wet oxidation is performed at 50 to 950 ° C. for 30 minutes, the N-type epitaxial film 207 and the P-type epitaxial film 2 are formed.
A silicon oxide film 208 is formed on 05. At this time, the film thickness of the silicon oxide film 208 is different between the P-type epitaxial film 205 and the N-type epitaxial film 207.

【0020】(3)次に、図3(c)に示すように、ウ
ェットエッチングにより、P型エピタキシャル膜205
上のシリコン酸化膜208を除去する。このとき、N型
エピタキシャル膜207上のシリコン酸化膜208は、
膜厚差が生じているため、完全に除去されず残存する。
続いて、開口された部分にP型エピタキシャル膜209
を選択的に成長させる。その後、N型エピタキシャル膜
207上のシリコン酸化膜208を除去する。
(3) Next, as shown in FIG. 3C, a P-type epitaxial film 205 is formed by wet etching.
The upper silicon oxide film 208 is removed. At this time, the silicon oxide film 208 on the N-type epitaxial film 207 is
Since the film thickness is different, it is not completely removed and remains.
Then, a P-type epitaxial film 209 is formed in the opened portion.
Grow selectively. Then, the silicon oxide film 208 on the N-type epitaxial film 207 is removed.

【0021】このように構成することにより、第1の実
施例に加えて、P型エピタキシャル膜209を増し積み
することにより、基板コンタクト部分の溝を埋め込み、
段差を無くすことができる。次に、本発明の第3実施例
について説明する。図4は本発明の第3実施例を示す半
導体素子の製造工程断面図(その1)、図5はその半導
体素子の製造工程断面図(その2)である。
With this structure, in addition to the first embodiment, the P-type epitaxial film 209 is additionally stacked to fill the groove in the substrate contact portion.
Steps can be eliminated. Next, a third embodiment of the present invention will be described. FIG. 4 is a sectional view (No. 1) of manufacturing steps of a semiconductor device showing the third embodiment of the present invention, and FIG. 5 is a sectional view (No. 2) of manufacturing steps of the semiconductor element.

【0022】(1)まず、図4(a)に示すように、第
1実施例の図1(a)工程と同様に、P型半導体基板3
01の表面に、例えば、CVD法により、シリコン窒化
膜を生成する。続いて、レジスト302Aを塗布して、
公知のホトリソ・エッチング技術により、そのレジスト
が塗布されたシリコン窒化膜の一部を除去し、レジスト
302Aが塗布されたシリコン窒化膜パターン302を
形成する。続いて、レジスト302Aが塗布されたシリ
コン窒化膜パターン302をマスクにして、例えば、ア
ンチモンを100keV、1E15ions/cm2
度、従来のイオン注入技術を用いて打ち込み、N型埋め
込み層308を形成する。
(1) First, as shown in FIG. 4A, similar to the step of FIG. 1A of the first embodiment, the P-type semiconductor substrate 3 is formed.
A silicon nitride film is formed on the surface of 01 by the CVD method, for example. Then, apply resist 302A,
A part of the silicon nitride film coated with the resist is removed by a known photolithographic etching technique to form a silicon nitride film pattern 302 coated with the resist 302A. Then, using the silicon nitride film pattern 302 coated with the resist 302A as a mask, antimony is implanted at about 100 keV and about 1E15 ions / cm 2 using a conventional ion implantation technique to form an N-type buried layer 308.

【0023】(2)続いて、図4(b)に示すように、
例えば、1100℃の水蒸気雰囲気で熱酸化を行い、開
口された部分に選択的に約0.8μm厚のシリコン酸化
膜303を形成する。その後、公知のイオン注入技術を
用いて、N型埋め込み層304を形成する。このとき、
シリコン酸化膜303があるところには、N型埋め込み
層304は形成されない。
(2) Then, as shown in FIG.
For example, thermal oxidation is performed in a water vapor atmosphere at 1100 ° C., and a silicon oxide film 303 having a thickness of about 0.8 μm is selectively formed in the opened portion. Then, a known ion implantation technique is used to form the N-type buried layer 304. At this time,
The N-type buried layer 304 is not formed where the silicon oxide film 303 exists.

【0024】(3)続いて、図4(c)に示すように、
ウェットエッチングによりシリコン酸化膜303を完全
に除去する。続いて、開口された部分に、公知の選択エ
ピタキシャル技術を用いて、選択的にP型エピタキシャ
ル膜305を1.0μm程度形成する。続いて、P型エ
ピタキシャル膜305表面に熱酸化によりシリコン酸化
膜306を形成する。
(3) Then, as shown in FIG.
The silicon oxide film 303 is completely removed by wet etching. Then, a P-type epitaxial film 305 is selectively formed to a thickness of about 1.0 μm in the opened portion by using a known selective epitaxial technique. Then, a silicon oxide film 306 is formed on the surface of the P-type epitaxial film 305 by thermal oxidation.

【0025】(4)次に、図4(d)に示すように、熱
燐酸によりシリコン窒化膜パターン302を除去する。
次に、公知の選択エピタキシャル技術を用いて、N型エ
ピタキシャル膜307を成長させる。このとき、シリコ
ン酸化膜306が生成されている部分には、N型エピタ
キシャル膜307は生成されず、N型埋め込み層304
上のみにN型エピタキシャル膜307が生成される。
(4) Next, as shown in FIG. 4D, the silicon nitride film pattern 302 is removed by hot phosphoric acid.
Next, the N-type epitaxial film 307 is grown by using a known selective epitaxial technique. At this time, the N-type epitaxial film 307 is not formed in the portion where the silicon oxide film 306 is formed, and the N-type buried layer 304 is formed.
The N-type epitaxial film 307 is formed only on the top.

【0026】(5)次に、図5(a)に示すように、例
えば、As,20〜50keV,1E12ions/c
2 程度のイオン注入技術を用いてイオン注入を行う
と、N型エピタキシャル膜307表面付近にAsイオン
がイオン注入される。このとき、Asイオンはシリコン
酸化膜306中に停止し、P型エピタキシャル膜305
中にはイオン注入されない。
(5) Next, as shown in FIG. 5A, for example, As, 20 to 50 keV, 1E12ions / c
When ion implantation is performed using an ion implantation technique of about m 2 , As ions are implanted near the surface of the N-type epitaxial film 307. At this time, As ions stop in the silicon oxide film 306, and the P-type epitaxial film 305 is formed.
Ions are not implanted inside.

【0027】(6)次に、図5(b)に示すように、8
50〜950℃、30分でウェット酸化を行うと、N型
エピタキシャル膜307上及びP型エピタキシャル膜3
05上にシリコン酸化膜309が形成される。このと
き、シリコン酸化膜309の膜厚は、P型エピタキシャ
ル膜305上とN型エピタキシャル膜307上では、そ
の膜厚に差が生じる。
(6) Next, as shown in FIG.
When wet oxidation is performed at 50 to 950 ° C. for 30 minutes, the N-type epitaxial film 307 and the P-type epitaxial film 3 are formed.
A silicon oxide film 309 is formed on 05. At this time, the film thickness of the silicon oxide film 309 differs between the P-type epitaxial film 305 and the N-type epitaxial film 307.

【0028】(7)次に、図5(c)に示すように、ウ
ェットエッチングにより、P型エピタキシャル膜305
上のシリコン酸化膜309を除去する。このとき、N型
エピタキシャル膜307上のシリコン酸化膜309は、
膜厚差が生じているため、完全に除去されず残存する。
続いて、開口された部分にP型エピタキシャル膜310
を選択的に成長させる。その後、N型エピタキシャル膜
307上の酸化膜を除去する。
(7) Next, as shown in FIG. 5C, a P-type epitaxial film 305 is formed by wet etching.
The upper silicon oxide film 309 is removed. At this time, the silicon oxide film 309 on the N-type epitaxial film 307 is
Since the film thickness is different, it is not completely removed and remains.
Then, the P-type epitaxial film 310 is formed in the opened portion.
Grow selectively. After that, the oxide film on the N-type epitaxial film 307 is removed.

【0029】このように構成することにより、それぞれ
形成された半導体島領域は、N型埋め込み層308によ
り基板と電気的に絶縁される。したがって、N型埋め込
み層308が存在することで、P型の半導体の島は他の
島と電気的に絶縁され、それぞれの島を、相補型の半導
体の島として使用することができるようになる。
With this structure, the semiconductor island regions thus formed are electrically insulated from the substrate by the N-type buried layer 308. Therefore, the presence of the N-type buried layer 308 electrically insulates the P-type semiconductor island from the other islands, and each island can be used as a complementary semiconductor island. .

【0030】特に、第2の実施例に適用した場合、エピ
タキシャル膜205に高濃度P型不純物を導入し、P型
エピタキシャル膜209を低濃度P型エピタキシャル層
とすることにより、高濃度P型埋め込み層を有するP型
島領域の形成が可能であり、この島領域を用いた高性能
PNPトランジスタの実現が可能となる大きなメリット
がある。
In particular, when applied to the second embodiment, a high concentration P-type buried is introduced by introducing a high concentration P-type impurity into the epitaxial film 205 and making the P-type epitaxial film 209 a low-concentration P-type epitaxial layer. It is possible to form a P-type island region having layers, and there is a great merit that a high performance PNP transistor using this island region can be realized.

【0031】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
The present invention is not limited to the above embodiments, and various modifications can be made based on the spirit of the present invention, and these modifications are not excluded from the scope of the present invention.

【0032】[0032]

【発明の効果】【The invention's effect】

(1)請求項1記載の発明によれば、従来、3枚のマス
クを要していたが、1枚のマスクを用いるだけで、半導
体素子の半導体島領域を形成することができ、製造が容
易であり、歩留りを向上させるとともに、製造コストの
低減を図ることができる。
(1) According to the invention as set forth in claim 1, conventionally, three masks are required, but the semiconductor island region of the semiconductor element can be formed by using only one mask, and the manufacturing is easy. It is easy, yield can be improved, and manufacturing cost can be reduced.

【0033】(2)請求項2記載の発明によれば、上記
(1)記載の発明に、P型エピタキシャル膜を増し積み
することで、基板コンタクト部分の溝を埋め込み、段差
を無くすことができる。 (3)請求項3記載の発明によれば、N型埋め込み層が
存在することにより、P型の半導体の島は他の島と電気
的に絶縁され、それぞれの島を、相補型の半導体の島と
して使用することができる。
(2) According to the second aspect of the present invention, by adding a P-type epitaxial film to the invention of the above (1), the groove at the substrate contact portion can be filled and the step can be eliminated. . (3) According to the invention as set forth in claim 3, the presence of the N-type buried layer electrically insulates the island of the P-type semiconductor from other islands, and each island is made of a complementary semiconductor. Can be used as an island.

【0034】特に、上記(2)の発明に適用した場合、
高濃度P型埋め込み層を有するP型島領域の形成が可能
であり、この島領域を用いた高性能PNPトランジスタ
を得ることができる。
In particular, when applied to the invention of (2) above,
A P-type island region having a high-concentration P-type buried layer can be formed, and a high-performance PNP transistor using this island region can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例を示す半導体素子の製造工
程断面図である。
FIG. 1 is a sectional view of a semiconductor device in a manufacturing process showing a first embodiment of the present invention.

【図2】従来の半導体素子の半導体島領域の製造工程断
面図である。
FIG. 2 is a sectional view of a manufacturing process of a semiconductor island region of a conventional semiconductor device.

【図3】本発明の第2実施例を示す半導体素子の製造工
程断面図である。
FIG. 3 is a sectional view of a semiconductor device in the manufacturing process showing the second embodiment of the present invention.

【図4】本発明の第3実施例を示す半導体素子の製造工
程断面図(その1)である。
FIG. 4 is a manufacturing process sectional view (1) of a semiconductor device according to a third embodiment of the present invention.

【図5】本発明の第3実施例を示す半導体素子の製造工
程断面図(その2)である。
FIG. 5 is a manufacturing process sectional view (2) of the semiconductor device according to the third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

101,201,301 P型半導体基板 102,302 シリコン窒化膜パターン 103,106,206,208,303,306,3
09 シリコン酸化膜 104,204,304,308 N型埋め込み層 105,205,209,305,310 P型エピ
タキシャル膜 107,207,307 N型エピタキシャル膜 302A レジスト
101, 201, 301 P-type semiconductor substrate 102, 302 Silicon nitride film pattern 103, 106, 206, 208, 303, 306, 3
09 silicon oxide film 104, 204, 304, 308 N-type buried layer 105, 205, 209, 305, 310 P-type epitaxial film 107, 207, 307 N-type epitaxial film 302A Resist

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】(a)第1の導電型の半導体基板(10
1)の一主面に耐酸化性膜(102)を形成し、その一
部を除去する工程と、(b)前記耐酸化性膜(102)
をマスクとする選択酸化により、選択酸化膜(103)
を形成する工程と、(c)前記選択酸化膜(103)を
マスクとして、第2の導電型の不純物を導入し、埋め込
み層(104)を形成する工程と、(d)前記選択酸化
膜(103)を除去し、その除去された部分のみに第1
の導電型のエピタキシャル膜(105)を生成する工程
と、(e)前記エピタキシャル膜(105)表面上に酸
化膜(106)を形成し、続いて、前記耐酸化性膜(1
02)を除去する工程と、(f)前記酸化膜(106)
をマスクにして、第2の導電型のエピタキシャル膜(1
07)を形成する工程を施すことを特徴とする半導体素
子の製造方法。
1. A semiconductor substrate (10) of the first conductivity type.
1) a step of forming an oxidation resistant film (102) on one main surface and removing a part thereof, (b) the oxidation resistant film (102)
Selective oxide film (103)
And (c) using the selective oxide film (103) as a mask to introduce impurities of the second conductivity type to form a buried layer (104), and (d) the selective oxide film ( 103) is removed, and only the removed part is
And (e) an oxide film (106) is formed on the surface of the epitaxial film (105), and then the oxidation resistant film (1) is formed.
02), and (f) the oxide film (106).
Using as a mask, the second conductivity type epitaxial film (1
07) is formed.
【請求項2】 請求項1記載の半導体素子の製造方法に
おいて、前記(f)工程後に、(a)前記第2の導電型
のエピタキシャル膜(107)の全面に第2の導電型の
不純物を導入する工程と、(b)全面に酸化膜(20
8)を形成する工程と、(c)前記酸化膜(208)の
一部を除去する工程と、(d)前記酸化膜(208)の
開口された部分に第1の導電型のエピタキシャル膜(2
09)を形成する工程を施すことを特徴とする半導体素
子の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein after the step (f), (a) an impurity of a second conductivity type is formed on the entire surface of the epitaxial film (107) of the second conductivity type. Introducing step and (b) oxide film (20
8), a step of (c) removing a part of the oxide film (208), and (d) an epitaxial film of a first conductivity type () in the opened portion of the oxide film (208). Two
09) to form a semiconductor device.
【請求項3】(a)第1の導電型の半導体基体(30
1)の一主面にレジストが塗布された耐酸化性膜(30
2)を形成し、その一部を除去する工程と、(b)前記
レジストが塗布された耐酸化性膜(302)をマスクと
しイオン注入により第2の導電型の埋め込み層(30
8)を形成するとともに、前記耐酸化性膜(302)を
マスクとする選択酸化により、選択酸化膜(303)を
形成する工程と、(c)前記選択酸化膜(303)をマ
スクとして、第2の導電型の不純物を導入する工程と、
(d)前記選択酸化膜(303)を除去し、その除去さ
れた部分のみに第1の導電型のエピタキシャル膜(30
5)を生成する工程と、(e)前記エピタキシャル膜
(305)表面上に酸化膜(306)を形成し、続い
て、前記耐酸化性膜(302)を除去する工程と、
(f)前記酸化膜(306)をマスクにして、第2の導
電型のエピタキシャル膜(307)を形成する工程と、
(g)前記第2の導電型のエピタキシャル膜(307)
の全面に第2の導電型の不純物を導入する工程と、
(h)全面に酸化膜(309)を形成する工程と、
(i)前記酸化膜(309)の一部を除去する工程と、
(j)前記酸化膜(309)の開口された部分に第1の
導電型のエピタキシャル膜(310)を形成する工程と
を有する半導体素子の製造方法。
3. A semiconductor substrate (30) of the first conductivity type (a)
1) An oxidation resistant film (30) having a main surface coated with a resist
2) and removing a part thereof, and (b) ion-implanting the buried layer (30) of the second conductivity type by using the oxidation resistant film (302) coated with the resist as a mask.
8) and forming a selective oxide film (303) by selective oxidation using the oxidation resistant film (302) as a mask, and (c) using the selective oxide film (303) as a mask. Introducing a second conductivity type impurity;
(D) The selective oxide film (303) is removed, and the first conductivity type epitaxial film (30) is formed only on the removed portion.
5), and (e) forming an oxide film (306) on the surface of the epitaxial film (305) and subsequently removing the oxidation resistant film (302).
(F) a step of forming an epitaxial film (307) of the second conductivity type by using the oxide film (306) as a mask,
(G) The second conductivity type epitaxial film (307)
A step of introducing impurities of the second conductivity type into the entire surface of
(H) a step of forming an oxide film (309) on the entire surface,
(I) a step of removing a part of the oxide film (309),
(J) A step of forming a first conductivity type epitaxial film (310) on the opened portion of the oxide film (309).
JP1915095A 1995-02-07 1995-02-07 Manufacture of semiconductor device Withdrawn JPH08213450A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1915095A JPH08213450A (en) 1995-02-07 1995-02-07 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1915095A JPH08213450A (en) 1995-02-07 1995-02-07 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH08213450A true JPH08213450A (en) 1996-08-20

Family

ID=11991413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1915095A Withdrawn JPH08213450A (en) 1995-02-07 1995-02-07 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH08213450A (en)

Similar Documents

Publication Publication Date Title
US4306915A (en) Method of making electrode wiring regions and impurity doped regions self-aligned therefrom
JPH0212836A (en) Manufacture of semiconductor device
JP2581652B2 (en) Method of manufacturing bipolar transistor structure
JPS59119762A (en) Buried schottky clamp type transistor
JPS62290173A (en) Manufacture of semiconductor integrated circuit device
JP3923620B2 (en) Manufacturing method of semiconductor substrate
JPH08213450A (en) Manufacture of semiconductor device
US4469535A (en) Method of fabricating semiconductor integrated circuit devices
JP3097095B2 (en) Method for manufacturing semiconductor device
JPH03262154A (en) Manufacture of bicmos type semiconductor integrated circuit
JPH0239091B2 (en)
JPS6244862B2 (en)
JP2723539B2 (en) Master slice type semiconductor device
JPH0155585B2 (en)
JPS627704B2 (en)
JP2594697B2 (en) Method for manufacturing semiconductor device
JPH04216651A (en) Manufacture of semiconductor device
JPS5980968A (en) Manufacture of semiconductor integrated circuit device
JPS6046546B2 (en) Manufacturing method of semiconductor device
JPS617664A (en) Semiconductor device and manufacture thereof
JPS63177555A (en) Manufacture of semiconductor device
JPS5844748A (en) Manufacture of semiconductor device
JPS6038871A (en) Manufacture of bipolar type semiconductor device
JPS59217363A (en) Manufacture of bi-polar type semiconductor device
JPH11233521A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020507