JPH0820974B2 - トレース装置起動方式 - Google Patents

トレース装置起動方式

Info

Publication number
JPH0820974B2
JPH0820974B2 JP2121081A JP12108190A JPH0820974B2 JP H0820974 B2 JPH0820974 B2 JP H0820974B2 JP 2121081 A JP2121081 A JP 2121081A JP 12108190 A JP12108190 A JP 12108190A JP H0820974 B2 JPH0820974 B2 JP H0820974B2
Authority
JP
Japan
Prior art keywords
trace
tracing
standby state
devices
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2121081A
Other languages
English (en)
Other versions
JPH0418643A (ja
Inventor
隆治 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2121081A priority Critical patent/JPH0820974B2/ja
Publication of JPH0418643A publication Critical patent/JPH0418643A/ja
Publication of JPH0820974B2 publication Critical patent/JPH0820974B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 〔概要〕 プログラムの流れをトレースする装置に係り、複数の
トレース装置のトレース動作開始時刻を統一することが
できるようにすることを目的とし、 複数のプロセッサにそれぞれ接続した各トレース装置
において同時トレースを行って各プロセッサにおけるプ
ログラムの実行をトレースするシステムにおいて、トレ
ースコマンドに応じてトレース装置をトレース動作の待
機状態に保持する待機保持手段と、待機状態でスタート
コマンドを受けたときまたは待機状態で他のトレース装
置から起動信号を受けたとき、待機状態のトレース装置
から起動信号を受けたとき、待機状態のトレース装置を
トレース開始させる起動手段と、待機状態でスタートコ
マンドを受けたときまたは他のトレース装置から起動信
号を受けたとき、起動信号を発生して他のトレース装置
に送出する起動信号伝達手段とを各トレース装置に設
け、いずれかのトレース装置に対してスタートコマンド
を与えることによって待機状態にある各トレース装置に
おいて同時にトレースを開始するように構成する。
〔産業上の利用分野〕
本発明は、プログラムの流れをトレースするプログラ
ムトレース装置に係り、特に複数トレース装置を同時起
動して、タイマの開始時刻を統一することによって、プ
ロセッサ間の処理の流れを時間的にトレースすることを
可能にしたトレース装置起動方式に関するものである。
プログラムトレース装置は、プロセッサのバスに接続
して、プロセッサへのプログラムの流れをトレースする
ことによって、命令および命令アドレス、命令の実行時
間を同時にトレースして、プログラムの流れおよび時間
関係を解析するために用いられるものである。
このようなトレース装置を複数台用い、複数プログラ
ムの実行を同時トレースして、各プロセッサ間における
処理の流れを時系列的に解析する場合には、各トレース
装置におけるトレース動作を制御するそれぞれのタイマ
の計時開始時刻が統一されていることが求められる。
〔従来の技術〕
従来のトレース装置においては、プロセッサのプログ
ラムの実行をトレースするためのタイマの計時開始は、
各トレース装置ごとに行われるようになっており、複数
台のトレース装置を使用した場合でも、各トレース装置
のタイマの計時時間に関連を持たせて、同時にトレース
することはできなかった。
〔発明が解決しようとする課題〕
従来のトレース装置においては、これを複数台使用し
て、複数プロセッサのプログラムの実行を同時トレース
することによって、各プロセッサ間の処理の流れを時系
列的に解析しようとしても、各トレース装置のタイマの
計時開始時刻が統一されていないため、このような解析
を行うことができないという問題があった。
本発明はこのような従来技術の課題を解決しようとす
るものであって、複数台のトレース装置によって複数プ
ロセッサ間の処理の流れを時系列的に解析する場合に、
各トレース装置のトレース動作制御用タイマの計時開始
時刻を統一することができる、トレース装置起動方式を
提供することを目的としている。
〔課題を解決するための手段〕
本発明は第1図にその原理的構成を示すように複数の
プロセッサにそれぞれトレース装置を接続し、各トレー
ス装置において同時トレースを行って各プロセッサにお
けるプログラムの実行をトレースするシステムにおける
各トレース装置において、待機保持手段1を設けて、ト
レースコマンドに応じてトレース装置をトレース動作の
待機状態に保持し、起動手段2を設けて、待機状態でス
タートコマンドを受けたときまたは待機状態で他のトレ
ース装置から起動信号を受けたとき、この待機状態のト
レース装置をトレース開始させ、起動信号伝達手段3を
設けて、待機状態でスタートコマンドを受けたときまた
は他のトレース装置から起動信号を受けたとき、起動信
号を発生して他のトレース装置に送出するようにして、
いずれかのトレース装置に対してスタートコマンドを与
えることによって待機状態にある各トレース装置におい
て同時にトレースを開始するようにする。
この場合、起動信号伝達手段3が、共通に接続された
バスを介して他のトレース装置から起動信号を受けると
ともに、待機状態でスタートコマンドを受けたとき起動
信号を発生してこのバスに送出する。
また、起動信号伝達手段3が、待機状態でスタートコ
マンドを受けたときおよび上位または下位のトレース装
置から起動信号を受けたとき、下位または上位のトレー
ス装置に起動信号を送出する。
〔作用〕
各トレース装置においては、外部から与えられるトレ
ースコマンドに応じてトレース装置をトレース動作の待
機状態に保持する。そして、待機状態でスタートコマン
ドを受けたときまたは待機状態で他のトレース装置から
起動信号を受けたとき、待機状態にあるトレース装置を
トレース開始させる。さらに、待機状態でスタートコマ
ンドを受けたときまたは他のトレース装置から起動信号
を受けたとき、起動信号を発生して他のトレース装置に
送出する。
従って、いずれかのトレース装置に対してスタートコ
マンドを与えることによって、待機状態にある各トレー
ス装置において同時にトレースを開始することができる
ので、複数台のトレース装置によって複数プロセッサ間
の処理の流れを時系列的に解析することが可能となる。
この際、共通に接続されたバスを介して他のトレース
装置から起動信号を受けるとともに、待機状態でスター
トコマンドを受けたとき起動信号を発生してバスに送出
するので、いずれかのトレース装置が起動されたとき、
待機状態にある各トレース装置において同時にトレース
を開始することができる。
またはこの際、待機状態でスタートコマンドを受けた
ときおよび上位または下位のトレース装置から起動信号
を受けたとき、下位または上位のトレース装置に起動信
号を送出するので、いずれかのトレース装置が起動され
たとき、待機状態にある各トレース装置において同時に
トレースが開始される。
〔実施例〕
第2図は、本発明の一実施例における装置の接続構成
を示したものであって、110,111,…,11nはプロセッ
サ(CC)を示し、12は各プロセッサに対するマルチバス
である。13は切替装置であって、各プロセッサ110,1
11,…,11nを切り替えてそれぞれ、トレース装置(TR
C)140,141,…,14nへ接続する。15は通信制御装置
(COMC)を示し、16は通信制御装置15のバスである。
切替装置13は、プロセッサとトレース装置間を任意に
切り替えて接続を行うことができる。この場合、同一プ
ロセッサに複数台のトレース装置を接続することも可能
である。また、通信制御装置15は、図示されないホスト
との通信の制御、および各トレース装置とのコマンドお
よびデータの送受信を行う。
トレース装置140,141,…,14nは、通信制御装置15
からのトレースコマンドの受信によって、トレース条件
の設定を行い、トレースの待機状態になる。
ここでトレース条件としては、任意のアドレス範囲の
みのトレース、ジャンプ命令のトレース、オペランドア
クセス情報のトレース等の条件が設定される。従来技術
では、トレースコマンド受信ととももに、トレース条件
の設定およびトレース開始が行われたが、本発明では、
トレースコマンド受信によって待機状態となる。
ここで、各トレース装置に内蔵されるタイマは、トレ
ース装置におけるトレース動作の進行を制御するもので
あって、任意の計時開始時刻値が設定可能であり、指定
値が設定される。
第3図は本発明の具体的構成例を示したものである。
図中、20はトレース装置を示し、21はトレース待機状
態を保持するフリップフロップ(F/F)、22,28はアンド
ゲート、23はオアゲート、24はスタート状態を保持する
フリップフロップ(F/F)、25はタイマ、26,27はゲー
ト、29はバスである。また20nは他のトレース装置を表
し、各トレース装置はすべて同様の構成を有している。
第2図において説明したように、各トレース装置は通
信制御装置15からのトレースコマンドの受信によって、
トレース条件の設定を行って、トレースの待機状態とな
る。トレース装置20において、トレースコマンドの受信
によってF/F21がセットして待機状態となる。このと
き、トレース条件とタイマ25における計時開始時刻値の
設定が行われる。
この状態で通信制御装置15から待機中のどれかのトレ
ース装置、例えばトレース装置20に対してトレースのス
タートコマンドを発行すると、アンドゲート22がオンと
なり、オアゲート23を介してF/F24がセットする。F/F24
のセットにより、タイマ25がイネーブルとなって計時を
開始する。
これと同時に、アンドゲート22がオンとなったことに
よって、ゲート26がオンとなって、バス29を介して他の
トレース装置に対して“1"の出力が起動信号として送出
されるので、待機状態にある他のトレース装置において
も同様にスタート用のF/Fがセットして、タイマが計時
を開始する。
このような動作は、各トレース装置間において相互に
行われる。トレース装置20は待機状態において、バス29
からゲート27を介して他のトレース装置からの起動信号
を与えられたときも、アンドゲート28がオンになること
によって、同様に、オアゲート23を介してF/F24がセッ
トして、タイマ25が計時を開始する。
このように、第3図に示された構成例では、任意のト
レース装置を起動することによって、そのトレース装置
からトレース待機中になっている他のトレース装置に対
してトレースの起動をかけることができるので,任意の
複数のトレース装置におけるタイマの計時開始時刻を統
一することができる。
第4図は本発明の他の構成例を示したものであって、
トレース装置の起動信号をカスケード接続する場合の構
成例を示している。
第4図においては、第3図におけると同じものを同じ
番号で示し、31,32,37,38はゲート、33,34はアンドゲー
ト、35,36はオアゲートである。
第4図の構成では、待機状態において、ゲート31また
は32を介して、上位トレース装置または下位トレース装
置から起動信号を与えられたとき、アンドゲート33また
は34がオンとなって、オアゲート23を介してF/F24がセ
ットして、タイマ25が計時を開始する。
一方、トレース装置20または上位トレース装置が起動
した場合は、オアゲート35およびゲート37を介して下位
トレース装置へ起動信号が伝達され、トレース装置20ま
たは下位トレース装置が起動した場合は、オアゲート36
およびゲート38を介して上位トレース装置へ起動信号が
伝達される。
このように第4図の実施例では、任意のトレース装置
を起動することによって、そのトレース装置から待機状
態になっている他のトレース装置に対してカスケードに
トレースの起動をかけることができるので,任意の複数
のトレース装置におけるタイマの計時開始時刻を統一す
ることが可能となる。
〔発明の効果〕
以上説明したように本発明によれば、複数のトレース
装置においてトレース動作を制御するそれぞれのタイマ
の計時開始時刻を統一することができるので、複数のプ
ロセッサに接続された複数のトレース装置のトレース情
報から、各プロセッサ間のプログラムの時間的な流れを
把握することができるようになる。
【図面の簡単な説明】
第1図は本発明の原理的構成を示す図、第2図は本発明
の一実施例における装置の接続構成を示す図、第3図は
本発明の具体的構成例を示す図、第4図は本発明の他の
具体的構成例を示す図である。 1は待機保持手段、2は起動手段、3は起動信号伝達手
段である。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】複数のプロセッサにそれぞれトレース装置
    を接続し、各トレース装置においてそれぞれのプロセッ
    サにおけるプログラムの実行を同時トレースするシステ
    ムにおいて、 トレースコマンドに応じてトレース装置をトレース動作
    の待機状態に保持する待機保持手段(1)と、 待機状態でスタートコマンドを受けたとき、または待機
    状態で他のトレース装置から起動信号を受けたとき、該
    待機状態のトレース装置をトレース開始させる起動手段
    (2)と、 前記待機状態でスタートコマンドを受けたとき、または
    他のトレース装置から前記起動信号を受けたとき、起動
    信号を発生して他のトレース装置に送出する起動信号伝
    達手段(3)とを各トレース装置に設け、 いずれかのトレース装置に対してスタートコマンドを与
    えることによって待機状態にある各トレース装置におい
    て同時にトレースを開始することを特徴とするトレース
    装置起動方式。
  2. 【請求項2】前記起動信号伝達手段(3)が、共通に接
    続されたバスを介して他のトレース装置から前記起動信
    号を受けるとともに、前記待機状態でスタートコマンド
    を受けたとき起動信号を発生して該バスに送出すること
    を特徴とする請求項第1項記載のトレース装置起動方
    式。
  3. 【請求項3】前記起動信号伝達手段(3)が、前記待機
    状態でスタートコマンドを受けたときおよび上位または
    下位のトレース装置から前記起動信号を受けたとき、下
    位または上位のトレース装置に起動信号を送出すること
    を特徴とする請求項第1項記載のトレース装置起動方
    式。
JP2121081A 1990-05-14 1990-05-14 トレース装置起動方式 Expired - Lifetime JPH0820974B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2121081A JPH0820974B2 (ja) 1990-05-14 1990-05-14 トレース装置起動方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2121081A JPH0820974B2 (ja) 1990-05-14 1990-05-14 トレース装置起動方式

Publications (2)

Publication Number Publication Date
JPH0418643A JPH0418643A (ja) 1992-01-22
JPH0820974B2 true JPH0820974B2 (ja) 1996-03-04

Family

ID=14802391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2121081A Expired - Lifetime JPH0820974B2 (ja) 1990-05-14 1990-05-14 トレース装置起動方式

Country Status (1)

Country Link
JP (1) JPH0820974B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9719148B2 (en) 2009-05-19 2017-08-01 Nippon Steel & Sumitomo Metal Corporation Furnace, refractory installing method, and refractory block

Also Published As

Publication number Publication date
JPH0418643A (ja) 1992-01-22

Similar Documents

Publication Publication Date Title
US5557762A (en) Digital signal processor evaluation chip and debug method
US5440697A (en) Method and apparatus for simulating I/O devices
US4663730A (en) Sequence controller
US5758059A (en) In-circuit emulator in which abrupt and deferred arming and disarming of several events on a microprocessor chip are controlled using a single-input pin
JPH0820974B2 (ja) トレース装置起動方式
JPH05313946A (ja) マルチプロセッサシステムのデバグ支援装置
JPH08171504A (ja) エミュレ−ション装置
US3530440A (en) Data processing system including controllable means for directly interconnecting the input and output units
SU1019468A1 (ru) Устройство дл моделировани систем группового числового программного управлени
SU1304026A1 (ru) Устройство прерывани
JPH01136251A (ja) 自己診断方式
JP2575025B2 (ja) インサ−キット・エミュレ−タ
JP2638078B2 (ja) 情報処理装置
SU1619290A1 (ru) Устройство обмена данными
JPS6128144A (ja) トレ−ス動作実行装置
SU1695309A1 (ru) Устройство дл контрол цифровых блоков
JPS62119663A (ja) 情報処理装置
SU951314A1 (ru) Устройство дл отладки программ
JPS6114548B2 (ja)
JPH01137339A (ja) マイクロプロセッサ
SU1410048A1 (ru) Устройство сопр жени вычислительной системы
SU1347097A1 (ru) Запоминающее устройство с коррекцией программы
JPH064362A (ja) 同期トレース方式
JPH0222753A (ja) マイクロコンピュータシステム
JPH0690734B2 (ja) デ−タフロ−型計算機用タイマ−モジユ−ル