JPH08204084A - Lead frame for semiconductor integrated circuit device and manufacturing method thereof - Google Patents

Lead frame for semiconductor integrated circuit device and manufacturing method thereof

Info

Publication number
JPH08204084A
JPH08204084A JP1313595A JP1313595A JPH08204084A JP H08204084 A JPH08204084 A JP H08204084A JP 1313595 A JP1313595 A JP 1313595A JP 1313595 A JP1313595 A JP 1313595A JP H08204084 A JPH08204084 A JP H08204084A
Authority
JP
Japan
Prior art keywords
lead
lead frame
integrated circuit
semiconductor integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1313595A
Other languages
Japanese (ja)
Inventor
Kazuhiro Iino
和宏 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1313595A priority Critical patent/JPH08204084A/en
Publication of JPH08204084A publication Critical patent/JPH08204084A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To provide a surface of lead frame and its manufacturing method thereof which allows the size of a semiconductor integrated circuit chip mounting part of the lead frame to be changed freely and easily in accordance with the size of the chip mounted on devices of various sizes. CONSTITUTION: A lead frame has inner leads 9 and support leads 2 the inner top ends of which are all connected en bloc at a central part of the lead frame. In accordance with the size of various semiconductor integrated circuit chips, the position of an inner lead cut part 3 of the inner leads 9 is changed to thereby use the remaining inner top ends 1 remaining at the central part of the frame 5 and support leads 2 as a part for mounting the chip.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体集積回路装置用リ
ードフレーム及びその製造方法に関し、特に多機種の半
導体集積回路装置チップを搭載できる半導体集積回路装
置用リードフレーム及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for a semiconductor integrated circuit device and a method for manufacturing the same, and more particularly to a lead frame for a semiconductor integrated circuit device on which various types of semiconductor integrated circuit device chips can be mounted and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来、半導体集積回路装置用リードフレ
ーム(以下、リードフレームと記す)の製造方法とし
て、例えば、特開平1−261851号公報に示された
様に、リードフレーム上の半導体集積回路装置(以下、
半導体集積回路と記す)チップ搭載部のサイズを変更す
るものであり、リードフレームをプレス工法で作成する
際の金型を工夫し、大きさの異なるそれ自体は表裏貫通
パターンを有さないアイランドを各種サイズのアイラン
ド製造用金型で打ち抜き形成してから、1サイズのダイ
と各搭載機種サイズのパンチを有する金型を用いてイン
ナーリードを形成せしめ、以てリードフレームを成すと
いう製造方法があった。
2. Description of the Related Art Conventionally, as a method of manufacturing a lead frame for a semiconductor integrated circuit device (hereinafter referred to as a lead frame), for example, a semiconductor integrated circuit on a lead frame is disclosed in JP-A-1-261851. Device (hereinafter,
This is to change the size of the chip mounting part (referred to as a semiconductor integrated circuit), and devised a mold when creating the lead frame by a press method to create islands of different sizes that do not themselves have front and back penetration patterns. There is a manufacturing method in which a lead frame is formed by punching and forming with an island manufacturing die of various sizes and then forming inner leads using a die having one size die and a punch of each mounting model size. It was

【0003】[0003]

【発明が解決しようとする課題】この従来の技術では、
アイランドサイズ分のアイランド打ち抜き用ダイ並びに
パンチ及びアイランドサイズ分のインナリード打ち抜き
パンチが必要となり、各搭載機種サイズのアイランド打
ち抜き用金型及び各種アイランドサイズ対応インナリー
ド打ち抜き金型を用意するよりは金型数を減少させるこ
とは出来るが、各搭載機種サイズの半導体集積回路チッ
プに合わせて搭載部のサイズを自由かつ容易に変更する
ことができず、莫大な金型費用が発生するという問題点
があった。
SUMMARY OF THE INVENTION In this conventional technique,
Island punching die for island size and punch and inner lead punching punch for island size are required, and die is better than preparing die for die punching for each mounted model size and inner lead punching die for various island sizes. Although the number can be reduced, there is a problem that the size of the mounting part cannot be freely and easily changed according to the size of the semiconductor integrated circuit chip of each mounting model, resulting in enormous die cost. It was

【0004】また、通常、金型というものは、ダイとパ
ンチのマッチングが非常に大事で、同じ図面を基に作成
した各々詳細調整済みの2組のダイとパンチを金型の組
み合わせを変えて打とうとするだけでも咬み込みが発生
してダイとパンチが動かなくなったり、ダイとパンチの
間隔が大きくてプレス製品の端面にバリが多発したりす
る問題点があった。
Generally, a die is very important in matching a die and a punch, and two sets of die and punch each adjusted in detail based on the same drawing are used by changing the combination of the die. There are problems that biting occurs even when just hitting and the die and the punch do not move, and that the gap between the die and the punch is large and burr frequently occurs on the end surface of the pressed product.

【0005】本発明の目的は、金型数を減少させ金型費
用とバリの発生をおさえるとともに各搭載機種サイズの
半導体集積回路チップ1に合わせて搭載部のサイズを自
由かつ容易に変更出来る半導体集積回路装置用リードフ
レーム及びその製造方法を提供することにある。
An object of the present invention is to reduce the number of molds to reduce the cost of molds and burrs, and to freely and easily change the size of the mounting portion according to the semiconductor integrated circuit chip 1 of each mounting model size. An object is to provide a lead frame for an integrated circuit device and a method for manufacturing the same.

【0006】[0006]

【課題を解決するための手段】第1の発明の半導体集積
回路装置用リードフレームは、内部方向先端部分が中央
部分で一括接続しているインナリードとサポートリード
とを有する半導体集積回路装置用リードフレームにおい
て、搭載する半導体集積回路装置チップのサイズに合わ
せて前記インナリードの切断位置を変化させ中央部に残
留した前記インナリードと前記サポートリードの前記内
部方向先端部分を前記半導体集積回路装置チップの搭載
部としたことを特徴とする。
A lead frame for a semiconductor integrated circuit device according to a first aspect of the present invention has a lead for a semiconductor integrated circuit device having an inner lead and a support lead whose tip portions in the inner direction are collectively connected at a central portion. In the frame, the cutting position of the inner lead is changed according to the size of the semiconductor integrated circuit device chip to be mounted, and the inner lead end portions of the inner lead and the support lead remaining in the center part of the semiconductor integrated circuit device chip are The feature is that it is a mounting part.

【0007】第2の発明の半導体集積回路装置用リード
フレームの製造方法は、内部方向先端部分が中央部で一
括接続しているインナリードとサポートリードと、前記
インナリードに接続するアウタリードと、前記インナリ
ードと前記アウタリードのそれぞれを支持するダムバー
とを有する未完成リードフレームを形成する工程と、搭
載する半導体集積回路装置チップのサイズに合わせて位
置を変えインナリード切断金型を用いたプレス加工又は
高圧空気をアシストガスとして用いたYAGレーザー加
工にて前記インナリードを切断する工程と、前処理を行
い部分銀めっきを行う工程とを有することを特徴とす
る。
According to a second aspect of the present invention, there is provided a method of manufacturing a lead frame for a semiconductor integrated circuit device, wherein an inner lead and a support lead are integrally connected at a central portion of a tip portion in the inner direction, an outer lead connected to the inner lead, and A step of forming an unfinished lead frame having inner leads and a dam bar for supporting each of the outer leads, and pressing using an inner lead cutting die whose position is changed according to the size of the semiconductor integrated circuit device chip to be mounted or The method is characterized by including a step of cutting the inner lead by YAG laser processing using high-pressure air as an assist gas, and a step of performing pretreatment and performing partial silver plating.

【0008】第3の発明の半導体集積回路装置用リード
フレームの製造方法は、内部方向先端部分が中央部で一
括接続しているインナリードとサポートリードと、前記
インナリードに接続するアウタリードと、前記インナリ
ードと前記アウタリードのそれぞれを支持するダムバー
とを有する未完成リードフレームを形成する工程と、こ
の未完成リードフレームに前処理を行い部分銀めっきを
行う工程と、この未完成リードフレームを中間在庫とし
て扱う工程と、搭載する半導体集積回路装置チップのサ
イズに合わせて位置を変え前記インナリードをインナリ
ード切断金型を用いたプレス加工にて切断する工程とを
有することを特徴とする。
According to a third aspect of the present invention, there is provided a method of manufacturing a lead frame for a semiconductor integrated circuit device, wherein an inner lead and a support lead are integrally connected at a central portion of a tip portion in an inner direction, an outer lead connected to the inner lead, and A step of forming an unfinished lead frame having an inner lead and a dam bar for supporting each of the outer leads; a step of performing a pretreatment on the unfinished lead frame and performing a partial silver plating; And a step of cutting the inner lead by press working using an inner lead cutting die by changing the position according to the size of the semiconductor integrated circuit device chip to be mounted.

【0009】第4の発明の半導体集積回路装置用リード
フレームの製造方法は、リードフレーム用銅条にパター
ン位置出し用の補助穴を開ける工程と、この補助穴を利
用して銀めっきの位置出しとプレス用金型の位置出しを
行い搭載する半導体集積回路装置パッケージのサイズよ
りも小さい領域全面に前処理を行い部分銀めっきを行う
工程と、部分銀めっきされた前記リードフレーム用銅条
を中間在庫として扱う工程と、内部方向先端部分が中央
部で一括接続しているインナリードとサポートリード
と、前記インナリードに接続するアウタリードと、前記
インナリードと前記アウタリードのそれぞれを支持する
ダムバーとを有する未完成リードフレームを形成する工
程に続いて搭載する半導体集積回路装置チップのサイズ
に合わせて位置を変え前記インナリードをインナリード
切断金型を用いたプレス加工にて切断する工程とを有す
ることを特徴とする。
According to a fourth aspect of the present invention, there is provided a method for manufacturing a lead frame for a semiconductor integrated circuit device, which comprises a step of forming an auxiliary hole for pattern positioning in a copper strip for a lead frame and a silver plating positioning using the auxiliary hole. And a die for pressing are positioned to pretreat the entire area smaller than the size of the semiconductor integrated circuit device package to be mounted, and a partial silver plating is performed, and the copper strip for the lead frame that is partially silver plated is intermediate. It has a process of handling as an inventory, an inner lead and a support lead whose inner ends are collectively connected at a central portion, an outer lead connected to the inner lead, and a dam bar supporting each of the inner lead and the outer lead. Following the process of forming the unfinished lead frame, the position is changed according to the size of the semiconductor integrated circuit device chip to be mounted. Characterized by a step of cutting the inner leads by a press process using a inner lead cutting die.

【0010】[0010]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0011】図1は本発明のリードフレームの第1の実
施例の1ピース分の平面図、図2は図1のリードフレー
ムに用いる未完成リードフレームの平面図である。図1
に示す如く、本発明の第1の実施例の1ピース分のリー
ドフレームは、中央部分にインナリードの内部方向先端
部分1とサポートリード2が集まって一括接続されてお
り、インナリード切断部3で半導体集積回路チップ搭載
部分4と、半導体集積回路チップから出た配線をリード
フレーム5に接続する2ndボンディング位置6及びア
ウタリード7並びにダムバー8を有し、金ワイヤのリー
ドフレームへの接続性を高める為の銀めっきを表面に施
している。
FIG. 1 is a plan view of one piece of the lead frame according to the first embodiment of the present invention, and FIG. 2 is a plan view of an unfinished lead frame used for the lead frame of FIG. FIG.
As shown in FIG. 3, the lead frame for one piece according to the first embodiment of the present invention has the inner lead end portion 1 of the inner lead and the support lead 2 gathered together at the central portion and collectively connected, and the inner lead cutting portion 3 The semiconductor integrated circuit chip mounting portion 4 and the 2nd bonding position 6 for connecting the wiring from the semiconductor integrated circuit chip to the lead frame 5, the outer lead 7 and the dam bar 8 are provided to enhance the connectivity of the gold wire to the lead frame. The surface is plated with silver for the purpose.

【0012】本発明のリードフレームの製造方法の第1
の実施例は、まず、初めに銅条からリードフレーム打ち
抜き金型を用いてプレス加工にて図2に示した如く、イ
ンナリード9とサポートリード2とアウターリード7と
ダムバー8を有する未完成リードフレーム10を形成す
る。続いて、インナリードの切断工程で、第1のインナ
リードカット金型を用いて未完成リードフレーム10の
インナリード9を切り放す。切り放したものが、図1に
示したリードフレーム5である。このリードフレーム5
は、図2に示すインナリード9をインナリード切断部3
で切り放したもので、先に述べたとおりインナリード切
断部3より内側のインナリード内側方向先端部分1とサ
ポートリード2の集合体エリアに半導体集積回路チップ
を搭載する構造になっている。最後に、金ワイヤのリー
ドフレームへの接続性を高める為の銀めっきを表面に施
し、図1に示す本発明のリードフレームの製造方法の第
1の実施例によるリードフレーム5が完成した。
A first method of manufacturing a lead frame according to the present invention.
In the embodiment, first, an unfinished lead having an inner lead 9, a support lead 2, an outer lead 7 and a dam bar 8 is first formed by pressing a lead frame punching die from a copper strip as shown in FIG. The frame 10 is formed. Subsequently, in the inner lead cutting step, the inner leads 9 of the unfinished lead frame 10 are cut off using the first inner lead cutting mold. The lead frame 5 shown in FIG. 1 is cut off. This lead frame 5
The inner lead 9 shown in FIG.
As described above, the semiconductor integrated circuit chip is mounted in the assembly area of the inner lead inner end portion 1 and the support lead 2 inside the inner lead cutting portion 3 as described above. Finally, silver plating was applied to the surface to improve the connectivity of the gold wire to the lead frame, and the lead frame 5 according to the first embodiment of the lead frame manufacturing method of the present invention shown in FIG. 1 was completed.

【0013】図3は本発明のリードフレームの第2の実
施例の1ピース分の平面図である。本発明の第2の実施
例の1ピース分のリードフレームは、図2の未完成リー
ドフレーム10のインナリード9を第2のインナリード
カット金型で打ち抜いたものが、図3に示すリードフレ
ーム11である。このリードフレーム11のインナリー
ド切断部12は、図1に示したインナリード切断部3よ
り中央によっており、その為リードフレーム11はリー
ドフレーム5に搭載する半導体集積回路チップよりも小
さなサイズの半導体集積回路チップを搭載するのに適し
た構造となっている。
FIG. 3 is a plan view of one piece of the second embodiment of the lead frame of the present invention. The one-piece lead frame of the second embodiment of the present invention is the lead frame shown in FIG. 3 in which the inner lead 9 of the unfinished lead frame 10 of FIG. 2 is punched out by the second inner lead cutting mold. Eleven. The inner lead cutting section 12 of the lead frame 11 is located in the center of the inner lead cutting section 3 shown in FIG. 1, and therefore the lead frame 11 is smaller in size than the semiconductor integrated circuit chip mounted on the lead frame 5. The structure is suitable for mounting circuit chips.

【0014】図4は本発明のリードフレームの第3の実
施例の1ピース分の平面図である。本発明の第3の実施
例の1ピース分のリードフレームは、図2の未完成リー
ドフレーム10のインナリード9を第3のインナリード
カット金型で打ち抜いたものが、図4に示すリードフレ
ーム13である。このリードフレーム13のインナリー
ド切断部14は、図1に示したインナリード切断部3よ
り外側に広がっており、その為リードフレーム13はリ
ードフレーム5に搭載する半導体集積回路チップよりも
大きなサイズの半導体集積回路チップを搭載するのに適
した構造となっている。
FIG. 4 is a plan view of one piece of the third embodiment of the lead frame of the present invention. The lead frame for one piece of the third embodiment of the present invention is the lead frame shown in FIG. 4 in which the inner lead 9 of the unfinished lead frame 10 of FIG. 2 is punched out by the third inner lead cutting mold. It is 13. The inner lead cutting portion 14 of the lead frame 13 extends outside the inner lead cutting portion 3 shown in FIG. 1, and therefore the lead frame 13 has a size larger than that of the semiconductor integrated circuit chip mounted on the lead frame 5. The structure is suitable for mounting a semiconductor integrated circuit chip.

【0015】この様に本発明では、プレス工法で用いら
れる金型の内アイランドパターン打ち抜き金型と比べて
複雑な形状をしているインナリード及びアウタリードパ
ターンを形成する為の金型をダイ・パッド共に1つに集
約することが出来、比較的単純な形のインナリードカッ
ト金型を各種用意するだけで良いようになった。
As described above, according to the present invention, the die for forming the inner lead and outer lead patterns having a more complicated shape than the die for punching the inner pattern of the die used in the press method is used. Both pads can be integrated into one, and it is enough to prepare various types of inner lead cut molds of relatively simple shape.

【0016】図5は本発明のリードフレームの製造方法
の第2の実施例の製造工程の流れを説明するフローチャ
ートである。本発明のリードフレームの製造方法の第2
の実施例は、図5に示す如く、まず、初めに銅条からリ
ードフレーム打抜き金型を用いてプレスにて図2に示し
た如く、インナリード9とサポートリード2とアウタリ
ード7とダムバー8とを有する未完成リードフレームを
形成する(S1)。続いて、インナリードの切断工程で
高圧空気をアシストガうとして波長790nm,出力7
0W,レーザ・パルス幅0.8msecのYAGレーザ
ーを用い、焦点距離100mmから0.3m/minの
速さでリードフレームを移動させつつ実施した。板厚
0.15mmの銅材の場合、切断面近くに溶融銅材が固
着したドロスの発生が観察されたものの0.2mm幅で
インナリードを切断することが出来た。リードフレーム
の製造方法の第2の実施例で用いた設備はリードフレー
ムを載せた台の移動をコンピュータ制御で行っている
為、コンピュータへの入力データを変更することによっ
てリードフレームの移動パターンを自由に変化できた。
この為、リードフレームの第1,第2,第3の実施例で
実施した3種類の半導体集積回路チップ搭載サイズを、
わざわざインナリード切断金型を各々作ること無く簡易
に実現することが出来た(S2)。レーザー切断で発生
したドロスは、本実施例のサンプルを銀めっき工法によ
るリードフレーム表面処理工程中に投入した際、めっき
前処理のエッチングを塩酸溶液中に浸漬させることで完
全に除去できた。その後、リードフレーム表面に部分銀
めっきを施し(S3)、本発明のリードフレームの製造
方法の第2の実施例によるリードフレームが完成した
(S4)。
FIG. 5 is a flow chart for explaining the flow of the manufacturing process of the second embodiment of the method for manufacturing the lead frame of the present invention. Second method of manufacturing lead frame of the present invention
As shown in FIG. 5, first, the inner lead 9, the support lead 2, the outer lead 7, and the dam bar 8 are first formed from a copper strip by press using a lead frame punching die as shown in FIG. An unfinished lead frame having is formed (S1). Subsequently, in the cutting process of the inner lead, the high pressure air is used as an assist gas and the wavelength is 790 nm and the output is 7
A YAG laser having 0 W and a laser pulse width of 0.8 msec was used, and the measurement was performed while moving the lead frame at a focal length of 100 mm and a speed of 0.3 m / min. In the case of a copper material having a plate thickness of 0.15 mm, although the generation of dross in which the molten copper material was fixed near the cut surface was observed, the inner lead could be cut with a width of 0.2 mm. Since the equipment used in the second embodiment of the lead frame manufacturing method moves the table on which the lead frame is placed by computer control, the movement pattern of the lead frame can be freely changed by changing the input data to the computer. I was able to change.
For this reason, the three types of semiconductor integrated circuit chip mounting sizes implemented in the first, second, and third embodiments of the lead frame are
It was possible to easily realize without making the inner lead cutting die each (S2). The dross generated by laser cutting could be completely removed by immersing the etching of the pretreatment for plating in a hydrochloric acid solution when the sample of this example was put into the lead frame surface treatment step by the silver plating method. Thereafter, the surface of the lead frame was partially silver-plated (S3), and the lead frame according to the second embodiment of the method for manufacturing a lead frame of the present invention was completed (S4).

【0017】図6は本発明のリードフレームの製造方法
の第3の実施例の製造工程の流れを説明するフローチャ
ートである。
FIG. 6 is a flow chart for explaining the flow of the manufacturing process of the third embodiment of the lead frame manufacturing method of the present invention.

【0018】第1の実施例では、プレス工法でリードフ
レームパターンを形成後、金ワイヤのリードフレームへ
の接続性を高める為の銀めっきをリードフレームの表面
に施したが、インナリードが片持ち構造になっている
為、インナリード9の2ndボンディング位置6が変形
してしまうという問題があった。また、半導体集積回路
チップのサイズが明確になってからリードフレーム作成
に掛かると、短納期を求められる半導体集積回路への適
応に非常な困難が生じるという問題点もあった。その
為、本発明のリードフレームの製造方法の第3の実施例
では、明確にならねば作業できないインナリード切断作
業を最終工程に持ってきた製造方法の実施を試みた。図
6に示す如く、まず、初めに第1の実施例と同様、銅条
からリードフレーム打抜き金型を用いてプレス加工にて
図2に示した如く、インナリード9とサポートリード2
とアウタリード7とダムバー8を有する未完成リードフ
レーム10を形成する(S1)。この未完成リードフレ
ーム10の状態で、半導体集積回路パッケージの外形サ
イズより片側0.2mm小さなサイズのめっきマスクを
形成し、このめっきマスクを用いて未完成リードフレー
ム10の中央部分の所定の位置に部分銀めっきを施すと
いう工程(S2)を挿入したものである。この実施例で
はリードフレームが未完成である為、インナリード9の
両端が他のパターンと繋がった状態にあり、よって片持
ち状態になったインナリード9をめっきした際に発生す
るインナリード9の変形は全く発生しなかった。また、
めっき上がりの未完成リードフレーム10を中間在庫と
して扱うことが出来る(S3)為、予めこの工程まで未
完成リードフレーム10の製造を行い、搭載する半導体
集積回路チップが決まった際は、中間在庫品を搭載半導
体集積回路チップサイズ情報により後工程に流すことに
よって、リードフレーム入手までの日程を短縮すること
が出来た。しかし、この未完成リードフレーム10をリ
ードフレームの製造方法の第2の実施例で行たレーザで
切断しようとすると、せっかく表面に施した銀めっき上
にインナリード切断ドロスが堆積してリードフレームと
して使えなくなった為、本実施例ではインナリード切断
を金型で行う方法に固定するしかリードフレームの形成
は出来なかった。この為、インナリード切断を金型切断
で行い(S4)、本発明のリードフレームの第3の実施
例によるリードフレームが完成した(S5)。
In the first embodiment, after the lead frame pattern was formed by the press method, silver plating was applied to the surface of the lead frame to enhance the connectivity of the gold wire to the lead frame. Because of the structure, there is a problem that the 2nd bonding position 6 of the inner lead 9 is deformed. Further, if the lead frame is formed after the size of the semiconductor integrated circuit chip is clarified, there is a problem that it is very difficult to adapt to a semiconductor integrated circuit that requires a short delivery period. Therefore, in the third embodiment of the method for manufacturing a lead frame of the present invention, an attempt was made to carry out the manufacturing method in which the inner lead cutting operation, which cannot be done unless it is clear, was brought to the final step. As shown in FIG. 6, first, similarly to the first embodiment, the inner lead 9 and the support lead 2 are pressed from a copper strip by press working using a lead frame punching die as shown in FIG.
Then, the unfinished lead frame 10 having the outer leads 7 and the dam bars 8 is formed (S1). In the state of the unfinished lead frame 10, a plating mask having a size 0.2 mm smaller on one side than the outer size of the semiconductor integrated circuit package is formed, and this plating mask is used to place the plating mask at a predetermined position in the central portion of the unfinished lead frame 10. The step (S2) of performing partial silver plating is inserted. In this embodiment, since the lead frame is unfinished, both ends of the inner lead 9 are connected to other patterns, so that the inner lead 9 generated when the cantilevered inner lead 9 is plated. No deformation occurred at all. Also,
Since the unfinished lead frame 10 after plating can be handled as an intermediate stock (S3), when the unfinished lead frame 10 is manufactured up to this step in advance and the semiconductor integrated circuit chip to be mounted is decided, the intermediate stock product is obtained. It was possible to shorten the lead-frame acquisition time by sending to the subsequent process based on the mounted semiconductor integrated circuit chip size information. However, when the unfinished lead frame 10 is to be cut by the laser used in the second embodiment of the lead frame manufacturing method, the inner lead cutting dross is deposited on the silver plating applied to the surface, and the lead frame is formed as a lead frame. Since it cannot be used anymore, in this embodiment, the lead frame could be formed only by fixing the inner lead cutting method by a die. Therefore, the inner lead cutting is performed by cutting the mold (S4), and the lead frame according to the third embodiment of the lead frame of the present invention is completed (S5).

【0019】図7は本発明のリードフレームの製造方法
の第4の実施例の製造工程の流れを説明するフローチャ
ートである。プレス工程の中間にめっき工程が挟まって
おり、中間在庫に入らずストレートにリードフレームを
生産しようとした際には、工程間移動に時間が取られて
リードフレーム完成までに時間が掛かってしまう欠点が
あった。それを解決するべく実施したのが本発明のリー
ドフレームの製造方法の第4の実施例である。
FIG. 7 is a flow chart for explaining the manufacturing process flow of the fourth embodiment of the lead frame manufacturing method of the present invention. The plating process is sandwiched between the pressing processes, and when trying to produce a lead frame straight without entering the intermediate inventory, it takes time to move between processes and it takes time to complete the lead frame. was there. The fourth embodiment of the method for manufacturing a lead frame of the present invention was carried out to solve the problem.

【0020】本発明のリードフレームの製造方法の第4
の実施例では予めプレス工程でのパターン位置出しを補
助する目的で、リードフレーム用銅条上にめっき工程で
も開けられる精度の補助穴を開け、リードフレームの製
造方法の第3の実施例で用いためっきマスクを流用し
て、最終的には半導体集積回路パッケージの内部に包含
される位置に銀めっきを施し、この状態で中間在庫にし
ようとするものである。本実施例では、図7に示す如
く、まず、初めに前述の補助穴を利用して銀めっきの位
置出しとプレス用金型の位置出しを行った後、半導体集
積回路パッケージ内部に包含される位置に部分銀めっき
を施し(S1)この状態で中間在庫する(S2)。続い
て、搭載半導体集積回路チップサイズ情報により、リー
ドフレーム打抜き金型を用いてプレス加工にて、図1,
図3及び図4に示す如く、インナリード9とサポートリ
ード2とアウタリード7とダムバー8を形成し、続いて
インナリード切断部3の位置でインナリードを切断し
(S3)、本発明のリードフレームの製造方法の第4の
実施例によるリードフレームが完成した(S4)。この
場合は第3の実施例と異なり、一回の工程間移動だけで
リードフレームを製造することが出来、又プレス工程で
も全ての作業を一回でこなせるため、作業効率を向上さ
せることが出来た。
Fourth method of manufacturing lead frame of the present invention
In the third embodiment, in order to assist the pattern positioning in the pressing process in advance, an auxiliary hole with a precision that can be opened in the plating process is formed on the copper strip for the lead frame, and is used in the third embodiment of the lead frame manufacturing method. The existing plating mask is diverted, and silver plating is finally applied to the position included in the semiconductor integrated circuit package, and the intermediate stock is to be prepared in this state. In the present embodiment, as shown in FIG. 7, first, the above-mentioned auxiliary holes are used to perform the positioning of the silver plating and the positioning of the pressing die, and then they are contained inside the semiconductor integrated circuit package. Partial silver plating is applied to the position (S1) and the intermediate stock is placed in this state (S2). Next, according to the mounted semiconductor integrated circuit chip size information, press working is performed using a lead frame punching die, as shown in FIG.
As shown in FIGS. 3 and 4, the inner lead 9, the support lead 2, the outer lead 7, and the dam bar 8 are formed, and then the inner lead is cut at the position of the inner lead cutting portion 3 (S3), and the lead frame of the present invention is obtained. A lead frame according to the fourth embodiment of the manufacturing method of is completed (S4). In this case, unlike the third embodiment, the lead frame can be manufactured by only moving once between the steps, and all the operations can be performed even once in the pressing step, so that the work efficiency can be improved. It was

【0021】[0021]

【発明の効果】以上説明したように本発明は、予め全て
のインナリード並びにサポートリードの内部方向先端部
分がリードフレーム中央部分で一括接続している未完成
リードフレームを作り、各種半導体集積回路チップのサ
イズに合わせてインナリードの切り放す位置を変化させ
中央部分に残留したインナリードの内部方向先端部分並
びにサポートリード部分を半導体集積回路チップの搭載
部位として用いることにより、比較的複雑な形をしてい
る多種類のリードフレーム打ち抜き金型を1つに集約す
ることが出来、各種半導体集積回路チップのサイズに合
わせた比較的簡単な形状のインナリードを切断する金型
を揃えることで、簡便に各種アイランドサイズのリード
フレームを得ることが出来るという効果を有する。
As described above, according to the present invention, an unfinished lead frame in which the inner ends of all the inner leads and the support leads are connected together at the central portion of the lead frame in advance is used to produce various semiconductor integrated circuit chips. By changing the position where the inner lead is cut off in accordance with the size of the inner lead and using the inner leading end portion of the inner lead and the support lead portion remaining in the central portion as the mounting portion of the semiconductor integrated circuit chip, a relatively complicated shape is formed. Various types of lead frame punching dies can be integrated into one, and by arranging the dies for cutting the inner leads of relatively simple shape according to the size of various semiconductor integrated circuit chips, it is possible to easily It has an effect that lead frames of various island sizes can be obtained.

【0022】一方、未完成リードフレームのインナリー
ド切断をレーザで行う場合は、1つの金型だけで各種の
半導体集積回路チップサイズに対応したリードフレーム
を形成できるという効果も有する。
On the other hand, when the inner lead cutting of the unfinished lead frame is performed by the laser, there is also an effect that the lead frame corresponding to various semiconductor integrated circuit chip sizes can be formed with only one die.

【0023】また、インナリード切断プロセスをリード
フレーム製造プロセスの最終段階に置くことによって、
同一パターンの未完成状リードフレームの大量生産及び
搭載半導体集積回路チップの機種決定後のリードフレー
ム入手の迅速化が計れるという利点も有する。
By placing the inner lead cutting process at the final stage of the lead frame manufacturing process,
There is also an advantage that mass production of unfinished leadframes of the same pattern and quick acquisition of leadframes after the model determination of mounted semiconductor integrated circuit chips can be achieved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のリードフレームの第1の実施例の1ピ
ース分の平面図である。
FIG. 1 is a plan view of one piece of a first embodiment of a lead frame of the present invention.

【図2】図1のリードフレームに用いる未完成リードフ
レームの平面図である。
FIG. 2 is a plan view of an unfinished lead frame used in the lead frame of FIG.

【図3】本発明のリードフレームの第2の実施例の1ピ
ース分の平面図である。
FIG. 3 is a plan view of one piece of the second embodiment of the lead frame of the present invention.

【図4】本発明のリードフレームの第3の実施例の1ピ
ース分の平面図である。
FIG. 4 is a plan view of one piece of the third embodiment of the lead frame of the present invention.

【図5】本発明のリードフレームの製造方法の第2の実
施例の製造工程の流れを説明するフローチャートであ
る。
FIG. 5 is a flowchart illustrating a flow of manufacturing steps of a second embodiment of the lead frame manufacturing method of the present invention.

【図6】本発明のリードフレームの製造方法の第3の実
施例の製造工程の流れを説明するフローチャートであ
る。
FIG. 6 is a flow chart illustrating a flow of manufacturing steps of a third embodiment of the lead frame manufacturing method of the present invention.

【図7】本発明のリードフレームの製造方法の第4の実
施例の製造工程の流れを説明するフローチャートであ
る。
FIG. 7 is a flowchart illustrating a flow of manufacturing steps of a fourth embodiment of the lead frame manufacturing method of the present invention.

【符号の説明】[Explanation of symbols]

1 インナリードの内部方向先端部分 2 サポートリード 3,12,14 インナリード切断部 4 半導体集積回路チップ搭載部分 5,11,13 リードフレーム 6 2ndボンディング位置 7 アウタリード 8 ダムバー 9 インナリード 10 未完成リードフレーム 1 Inner lead end part in the inner direction 2 Support lead 3,12,14 Inner lead cutting part 4 Semiconductor integrated circuit chip mounting part 5,11,13 Lead frame 6 2nd bonding position 7 Outer lead 8 Dam bar 9 Inner lead 10 Unfinished lead frame

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 内部方向先端部分が中央部分で一括接続
しているインナリードとサポートリードとを有する半導
体集積回路装置用リードフレームにおいて、搭載する半
導体集積回路装置チップのサイズに合わせて前記インナ
リードの切断位置を変化させ中央部に残留した前記イン
ナリードと前記サポートリードの前記内部方向先端部分
を前記半導体集積回路装置チップの搭載部としたことを
特徴とする半導体集積回路装置用リードフレーム。
1. A lead frame for a semiconductor integrated circuit device having an inner lead and a support lead, the inner ends of which are integrally connected at a central portion, wherein the inner lead is matched to the size of the semiconductor integrated circuit device chip to be mounted. 2. A lead frame for a semiconductor integrated circuit device, characterized in that the cutting positions are changed and the inner leading ends of the inner leads and the support leads remaining in the central part are mounted parts of the semiconductor integrated circuit device chip.
【請求項2】 内部方向先端部分が中央部で一括接続し
ているインナリードとサポートリードと、前記インナリ
ードに接続するアウタリードと、前記インナリードと前
記アウタリードのそれぞれを支持するダムバーとを有す
る未完成リードフレームを形成する工程と、搭載する半
導体集積回路装置チップのサイズに合わせて位置を変え
前記インナリードを切断する工程と、前処理を行い部分
銀めっきを行う工程とを有することを特徴とする半導体
集積回路装置用リードフレームの製造方法。
2. An inner lead and a support lead whose inner ends are collectively connected at a central portion, an outer lead connected to the inner lead, and a dam bar for supporting each of the inner lead and the outer lead. A step of forming a completed lead frame, a step of changing the position according to the size of a semiconductor integrated circuit device chip to be mounted and cutting the inner lead, and a step of performing pretreatment and performing partial silver plating, Method for manufacturing lead frame for semiconductor integrated circuit device.
【請求項3】 前記インナリードを切断する工程がイン
ナリード切断金型を用いたプレス加工工程を含むことを
特徴とする請求項2記載の半導体集積回路装置用リード
フレームの製造方法。
3. The method for manufacturing a lead frame for a semiconductor integrated circuit device according to claim 2, wherein the step of cutting the inner leads includes a pressing step using an inner lead cutting die.
【請求項4】 前記インナリードを切断する工程が高圧
空気をアシストガスとして用いたYAGレーザー加工工
程を含むことを特徴とする請求項2記載の半導体集積回
路装置用リードフレームの製造方法。
4. The method for manufacturing a lead frame for a semiconductor integrated circuit device according to claim 2, wherein the step of cutting the inner lead includes a YAG laser processing step using high pressure air as an assist gas.
【請求項5】 内部方向先端部が中央部で一括接続して
いるインナリードとサポートリードと、前記インナリー
ドに接続するアウタリードと、前記インナリードと前記
アウタリードのそれぞれを支持するダムバーとを有する
未完成リードフレームを形成する工程と、この未完成リ
ードフレームに前処理を行い部分銀めっきを行う工程
と、この未完成リードフレームを中間在庫として扱う工
程と、搭載する半導体集積回路装置チップのサイズに合
わせて位置を変え前記インナリードをインナリード切断
金型を用いたプレス加工にて切断する工程とを有するこ
とを特徴とする半導体集積回路装置用リードフレームの
製造方法。
5. An inner lead and a support lead, which are integrally connected at a central portion of a tip portion in the inward direction, an outer lead connected to the inner lead, and a dam bar supporting each of the inner lead and the outer lead. Depending on the size of the semiconductor integrated circuit device chip to be mounted, the process of forming the completed lead frame, the process of pre-processing the unfinished lead frame and partial silver plating, the process of treating this unfinished lead frame as an intermediate stock And a step of cutting the inner lead by press working using an inner lead cutting die, the positions of which are also changed, and the method of manufacturing a lead frame for a semiconductor integrated circuit device.
【請求項6】 リードフレーム用銅条にパターン位置出
し用の補助穴を開ける工程と、この補助穴を利用して銀
めっきの位置出しとプレス用金型の位置出しを行い搭載
する半導体集積回路装置パッケージのサイズよりも小さ
い領域全面に前処理を行い部分銀めっきを行う工程と、
部分銀めっきされた前記リードフレーム用銅条を中間在
庫として扱う工程と、内部方向先端部分が中央部で一括
接続しているインナリードとサポートリードと、前記イ
ンナリードに接続するアウタリードと、前記インナリー
ドと前記アウタリードのそれぞれを支持するダムバーと
を有する未完成リードフレームを形成する工程に続いて
搭載する半導体集積回路装置チップのサイズに合わせて
位置を変え前記インナリードをインナリード切断金型を
用いたプレス加工にて切断する工程とを有することを特
徴とする半導体集積回路装置用リードフレームの製造方
法。
6. A semiconductor integrated circuit to be mounted by performing a step of forming a pattern positioning auxiliary hole in a copper strip for a lead frame, and positioning the silver plating and the pressing die by using the auxiliary hole. A step of performing pretreatment on a whole area smaller than the size of the device package and performing partial silver plating,
The step of treating the partially-plated copper strip for lead frame as an intermediate stock, the inner lead and the support lead whose inner end portions are collectively connected at the central portion, the outer lead connected to the inner lead, and the inner lead. Following the step of forming an unfinished lead frame having leads and dam bars for supporting each of the outer leads, the position of the inner lead is changed according to the size of the semiconductor integrated circuit device chip to be mounted, and the inner lead is cut using an inner lead cutting mold. And a step of cutting by a press process as described above, the method for manufacturing a lead frame for a semiconductor integrated circuit device.
JP1313595A 1995-01-30 1995-01-30 Lead frame for semiconductor integrated circuit device and manufacturing method thereof Pending JPH08204084A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1313595A JPH08204084A (en) 1995-01-30 1995-01-30 Lead frame for semiconductor integrated circuit device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1313595A JPH08204084A (en) 1995-01-30 1995-01-30 Lead frame for semiconductor integrated circuit device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH08204084A true JPH08204084A (en) 1996-08-09

Family

ID=11824726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1313595A Pending JPH08204084A (en) 1995-01-30 1995-01-30 Lead frame for semiconductor integrated circuit device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH08204084A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61216354A (en) * 1985-03-20 1986-09-26 Shinko Electric Ind Co Ltd Manufacture of lead frame
JPH06204389A (en) * 1992-12-28 1994-07-22 Mitsubishi Electric Corp Semiconductor device and its manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61216354A (en) * 1985-03-20 1986-09-26 Shinko Electric Ind Co Ltd Manufacture of lead frame
JPH06204389A (en) * 1992-12-28 1994-07-22 Mitsubishi Electric Corp Semiconductor device and its manufacture

Similar Documents

Publication Publication Date Title
JP2004214233A (en) Semiconductor device and manufacturing method therefor
EP1406300B1 (en) Method of manufacturing a lead frame
US5633205A (en) Lead frame and process of producing such a frame
JP3085278B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
JP2011142337A (en) Method of manufacturing semiconductor device
JPH08204084A (en) Lead frame for semiconductor integrated circuit device and manufacturing method thereof
JPH0661401A (en) Lead frame and its manufacture
JP2700902B2 (en) Lead frame manufacturing method
JPS6248053A (en) Manufacture of lead frame for semiconductor device
JP2784352B2 (en) Lead frame manufacturing method
JPS63148667A (en) Manufacture of lead frame
JPH04251618A (en) Die for fine press working
JPH0444255A (en) Manufacture of lead frame
JP2524645B2 (en) Lead frame and manufacturing method thereof
JPS61128552A (en) Manufacture of lead frame
KR100726041B1 (en) method and apparatus for manufacturing lead frame with controlled thickness
JP2539548B2 (en) Method for manufacturing lead frame for semiconductor device
JPH0432546B2 (en)
JPH08298306A (en) Lead frame used for semiconductor device and its manufacture and manufacture of lead frame
JPS60189956A (en) Manufacture of lead frame for semiconductor device
JPH03283643A (en) Manufacture of lead frame
JPH01144661A (en) Manufacture of lead frame
JPS6167250A (en) Lead frame
CN109671632A (en) The manufacturing method and lead frame of lead frame
JPH03152962A (en) Facility for manufacturing semiconductor device lead frame

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970218