JP2539548B2 - Method for manufacturing lead frame for semiconductor device - Google Patents

Method for manufacturing lead frame for semiconductor device

Info

Publication number
JP2539548B2
JP2539548B2 JP3032903A JP3290391A JP2539548B2 JP 2539548 B2 JP2539548 B2 JP 2539548B2 JP 3032903 A JP3032903 A JP 3032903A JP 3290391 A JP3290391 A JP 3290391A JP 2539548 B2 JP2539548 B2 JP 2539548B2
Authority
JP
Japan
Prior art keywords
lead
lead frame
stage
plating
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3032903A
Other languages
Japanese (ja)
Other versions
JPH04271150A (en
Inventor
滿州光 田中
隆 池田
Original Assignee
株式会社三井ハイテック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社三井ハイテック filed Critical 株式会社三井ハイテック
Priority to JP3032903A priority Critical patent/JP2539548B2/en
Publication of JPH04271150A publication Critical patent/JPH04271150A/en
Application granted granted Critical
Publication of JP2539548B2 publication Critical patent/JP2539548B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置用リードフ
レームの製造方法に係り、特にリードフレームの表面に
めっき処理を施す方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device lead frame, and more particularly to a method of plating the surface of the lead frame.
【0002】[0002]
【従来の技術】半導体装置用のリードフレームの製造
は、リードフレームの素材板をプレス打抜き加工又はエ
ッチング加工等によってリードフレームのパターンを成
形する工程から行われる。この工程では、半導体素子を
搭載するステージ及びその周りのインナリード及びアウ
ターリードが成形され、ワイヤボンディングに備えてス
テージの上面及びインナリードの先端に適切な金属組成
のめっきが施される。
2. Description of the Related Art A lead frame for a semiconductor device is manufactured by a process of forming a pattern of the lead frame by punching or etching a material plate of the lead frame. In this step, the stage on which the semiconductor element is mounted and the inner leads and outer leads around the stage are formed, and the upper surface of the stage and the tips of the inner leads are plated with an appropriate metal composition in preparation for wire bonding.
【0003】近来では、半導体装置の高集積化が進み、
インナリードやアウターリードのそれぞれの間隔は極め
て小さくなっている。これに伴い、メッキ等の表面処理
層も、インナリードの先端部の上面のワイヤボンディン
グの領域のみに絞り込むことが必要になってきた。
In recent years, semiconductor devices have been highly integrated,
The distance between the inner lead and the outer lead is extremely small. Along with this, it has become necessary to limit the surface treatment layer such as plating to only the wire bonding region on the upper surface of the tip portion of the inner lead.
【0004】このような要求に対し、たとえば実開昭6
0−48250号公報に記載のように、インナリードの
先端の上面よりも狭い面積に金属めっきの層を形成する
方法がある。また、特開昭60−183756号公報に
は、所定の領域にめっき層が施されるように、めっきパ
ターンを形成したマスクを予め製作しておきこのマスク
をリードフレームに密着させてめっき処理する方法が開
示されている。これらの方法はいずれも、めっき領域の
位置を正確にしてワイヤボンディングの最適化を図ると
共に、不要なめっき液の消費を無くすことを目的とした
ものである。
In response to such a demand, for example, the actual exploitation 6
As described in JP-A-0-48250, there is a method of forming a metal plating layer in an area smaller than the upper surface of the tip of the inner lead. Further, in JP-A-60-183756, a mask having a plating pattern is manufactured in advance so that a plating layer is applied to a predetermined area, and the mask is brought into close contact with a lead frame for plating treatment. A method is disclosed. All of these methods are intended to optimize the position of the plating region to optimize the wire bonding and to eliminate unnecessary consumption of the plating solution.
【0005】しかしながら、エッチングやプレス加工な
どで形成したインナリードが細いものであると、その先
端部は曲げや捩じれ等の影響を受けやすい。このため、
めっき領域を確定するために高い精度の位置決め装置を
備えていても、実際の工程ではめっき領域が適正位置か
らずれてしまうことが多い。このため、後工程のワイヤ
ボンディングの際の、結線的中率の低下を招き、半導体
装置の生産性に大きな影響を及ぼす結果となっていた。
However, if the inner lead formed by etching or pressing is thin, the tip end thereof is easily affected by bending or twisting. For this reason,
Even if a highly accurate positioning device is provided to determine the plating area, the plating area often shifts from the proper position in the actual process. For this reason, in the wire bonding in the subsequent step, the connection reliability is lowered, and the productivity of the semiconductor device is greatly affected.
【0006】このような問題に対し、めっき処理の位置
の精度を上げるために、たとえば特公平2−20149
号公報に記載のように、フォトレジスト膜を用いて部分
めっきする方法もある。図4はこの方法の工程を順に示
す概略図であり、その工程は次のとおりである。
[0006] In order to improve the precision of the position of the plating process for such a problem, for example, Japanese Patent Publication No. 2-20149.
There is also a method of partial plating using a photoresist film, as described in Japanese Patent Laid-Open Publication No. 2003-242242. FIG. 4 is a schematic view showing the steps of this method in order, and the steps are as follows.
【0007】まず、図4の(a)に示すリードフレーム
の素材となる金属板50に対し、同図の(b)のように
金属板50の表面に第1フォトレジスト膜51を塗布す
る。次いで、この第1フォトレジスト膜51を露光し、
リードフレームのステージ及びインナリードの先端部に
相当する部分のみに同図(c)のようにそれぞれ露出部
52,53を開けてフォトレジストパターンを金属板5
0の表面に形成する。そして、図の(d)の工程ではこ
れらの露出部52,53に金属のめっき層54を施し、
更に図の(e)に示すようにこのめっき層54を残して
その周りの第1フォトレジスト膜51を除去する。
First, as shown in FIG. 4B, a first photoresist film 51 is applied to the surface of the metal plate 50 as a material of the lead frame shown in FIG. 4A. Then, the first photoresist film 51 is exposed to light,
As shown in FIG. 6C, the exposed portions 52 and 53 are opened in only the portions corresponding to the stages of the lead frame and the tips of the inner leads, and the photoresist pattern is formed on the metal plate 5.
It forms on the surface of 0. Then, in the step (d) of the drawing, a metal plating layer 54 is applied to these exposed portions 52 and 53,
Further, as shown in FIG. 2E, the plating layer 54 is left and the first photoresist film 51 around it is removed.
【0008】以上の工程によって、金属板50に対し、
製造しようとするリードフレームのステージの全面及び
インナリードの先端部にのみめっき層54が施される。
そして、これらのめっき層54の位置は露出部52,5
によってのみ決められるので、これらの露出部52,
53のパターンを造る精度さえ高ければ、最適なめっき
層54の形成が可能となる。
Through the above steps, with respect to the metal plate 50,
The plating layer 54 is applied only to the entire surface of the stage of the lead frame to be manufactured and to the tips of the inner leads.
The positions of these plating layers 54 are set to the exposed portions 52, 5
Only because it is determined by 3, these exposed portions 52,
If the precision of forming the pattern of 53 is high, the optimum formation of the plating layer 54 becomes possible.
【0009】このような工程からリードフレームのパタ
ーンを造るには、更にエッチング用の第2フォトレジス
ト膜55を図の(f)のように金属板50の表面に塗布
し、その後図の(g)のようにこの第2フォトレジスト
膜55にリードフレームのパターンを形成できるように
露光部56,57を開ける。なお、露光部56は製造す
るリードフレームのステージの周りを囲むキャビティ部
分に相当し、一方の露光部57は各インナリードの間の
隙間に相当している。このような第2フォトレジスト膜
55のパターンを利用してエッチング処理すると、図の
(h)に示すように露光部56,57部分の金属板50
が除去され、リードフレームのパターンが形成される。
そして、第2フォトレジスト膜55を除去すれば、図の
(i)に示すようにステージ1の全面とインナリード2
の先端の上面にのみめっき層54が形成されたものが製
品として得られる。
In order to form the pattern of the lead frame by such a process, a second photoresist film 55 for etching is further applied to the surface of the metal plate 50 as shown in FIG. The exposed portions 56 and 57 are opened so that the pattern of the lead frame can be formed on the second photoresist film 55 as shown in FIG. The exposed portion 56 corresponds to a cavity portion surrounding the stage of the lead frame to be manufactured, and the exposed portion 57 on one side corresponds to a gap between the inner leads. When the etching process is performed using the pattern of the second photoresist film 55, the metal plate 50 in the exposed portions 56 and 57 is exposed as shown in FIG.
Are removed, and the pattern of the lead frame is formed.
Then, if the second photoresist film 55 is removed, the entire surface of the stage 1 and the inner leads 2 are removed as shown in FIG.
A product in which the plating layer 54 is formed only on the upper surface of the tip of is obtained as a product.
【0010】[0010]
【発明が解決しようとする課題】このような方法であれ
ば、エッチング加工よりも前の段階で、成形するリード
フレームのパターンに合わせた領域にめっき処理を施す
ので、特にインナリード2の先端でのめっき層54の位
置ずれを生じることはない。そして、めっき液がインナ
リード2の先端部の周面等に溢れて付着するようなこと
もなく、インナリード2どうしの距離が小さくても短絡
等の障害がなくなる。
With such a method, since the plating process is applied to the region corresponding to the pattern of the lead frame to be molded at a stage prior to the etching process, especially at the tip of the inner lead 2. There is no displacement of the plating layer 54. The plating solution does not overflow and adhere to the peripheral surface of the tip of the inner lead 2 and the like, and even if the distance between the inner leads 2 is small, there is no obstacle such as a short circuit.
【0011】ところが、めっき処理した後にリードフレ
ームのパターンを成形するエッチング処理を行うので、
それぞれの処理の段階でフォトレジスト膜の塗布及びフ
ォトレジストパターンの形成が必要となる。このため、
工程数が増加すると共にハンドリングの際のリードフレ
ームの損傷の度合いも大きくなるので、生産性の向上に
は限界がある。
However, since the etching process for forming the pattern of the lead frame is performed after the plating process,
It is necessary to apply a photoresist film and form a photoresist pattern at each processing stage. For this reason,
Since the number of steps increases and the degree of damage to the lead frame during handling also increases, there is a limit to improving productivity.
【0012】また、めっき処理を施した後にエッチング
やプレス加工によってステージ1やインナリード2を形
成するので、この形成の過程でめっき層54が剥がれや
すい。このため、めっきを余分に施したりすることが必
要なるが、この余分なめっきが最終段階でインナリード
2の先端部の周面にバリとなって付着してしまう。した
がって、多ピン化傾向にあるリードフレームの製造に際
しては、このようなバリの発生は短絡等の障害を引き起
こす結果を招く。
Further, since the stage 1 and the inner leads 2 are formed by etching or pressing after the plating process is performed, the plating layer 54 is easily peeled off in the process of this formation. For this reason, it is necessary to perform extra plating, but this extra plating becomes a burr and adheres to the peripheral surface of the tip portion of the inner lead 2 at the final stage. Therefore, when manufacturing a lead frame that tends to have a large number of pins, the occurrence of such burr causes a failure such as a short circuit.
【0013】本発明において解決すべき課題は、ステー
ジ及びインナリードの先端部へのめっき処理が高い精度
で行えるようにし、製品精度の向上及び多ピン化傾向の
半導体装置の製造に対応できるようにすることにある。
The problem to be solved by the present invention is to enable plating of the tip portions of the stage and the inner leads to be performed with high accuracy, to improve the product accuracy and to cope with the manufacture of semiconductor devices with a tendency toward multiple pins. To do.
【0014】[0014]
【課題を解決するための手段】本発明は、ステージ,イ
ンナリード及びアウターリード等のパターンを成形し、
更に前記ステージ及びインナリードの先端部にワイヤボ
ンディング等のためのめっき層を形成するリードフレー
ムの製造方法であって、前記リードフレームのパターン
成形時に、前記ステージの周面に沿って走り前記インナ
リードの先端部どうしを一体化するバインダーを成形
し、以降の工程を、前記リードフレームの表面にフォト
レジスト膜を形成する工程と、前記フォトレジスト膜を
めっき領域に合わせて露光除去する工程と、前記除去さ
れたフォトレジスト膜からの前記ステージ及びインナリ
ードの先端部の表面にめっき層を施す工程と、このめっ
き層の処理後に前記フォトレジスト膜を剥離除去する工
程と、前記バインダーをプレス加工によって打抜き除去
する工程の順に行うことを特徴とする。
According to the present invention, a pattern of a stage, an inner lead, an outer lead, etc. is formed,
A method of manufacturing a lead frame, wherein a plating layer for wire bonding or the like is formed on the tip portions of the stage and the inner leads, wherein the inner leads are run along the peripheral surface of the stage during pattern formation of the lead frame. Forming a binder that integrates the tip portions of the two, the subsequent steps, the step of forming a photoresist film on the surface of the lead frame, the step of exposing and removing the photoresist film to the plating region, A step of applying a plating layer from the removed photoresist film to the surfaces of the tips of the stages and the inner leads, a step of peeling and removing the photoresist film after the treatment of the plating layer, and a punching of the binder by press working. It is characterized in that the steps of removing are performed in order.
【0015】[0015]
【作用】インナリードの先端はめっき処理が施されるま
ではバインダーによってそれぞれが拘束し合っているの
で、インナリードの先端は自由端とならない。このた
め、リードフレームのパターンの成形の段階でインナリ
ードをステージから分離したものに比べると、インナリ
ードはその先端部を含めて位置が固定されたものとな
り、曲げや捩じり変形等の影響を受けない。したがっ
て、フォトレジスト膜をめっき処理面に合わせて露光す
るとき、インナリードの先端の上面から位置ずれを伴う
ことなく露出面が得られる。その結果、この露出面に合
わせてめっき層が形成されるので、インナリードの先端
部には正しい位置に正しい広さのめっき層が得られるも
のとなる。
The tip of the inner lead is not a free end because the tip of the inner lead is restrained by the binder until it is plated. For this reason, compared with the inner lead separated from the stage at the stage of forming the pattern of the lead frame, the position of the inner lead including its tip is fixed, and the inner lead is affected by bending and torsional deformation. Do not receive Therefore, when the photoresist film is exposed to the plated surface, the exposed surface can be obtained without displacement from the upper surface of the tip of the inner lead. As a result, the plating layer is formed in conformity with this exposed surface, so that the plating layer having the correct width can be obtained at the correct position at the tip portion of the inner lead.
【0016】[0016]
【実施例】図1は本発明の製造方法においてリードフレ
ームのインナリード及びステージにめっき処理を施した
後の中間製品を示す平面図である。
FIG. 1 is a plan view showing an intermediate product after the inner lead of a lead frame and a stage are plated in the manufacturing method of the present invention.
【0017】図において、従来例で示したものと同様に
薄肉の金属板を素材としてリードフレームLのパターン
がエッチング又はプレス加工によって成形されている。
このパターンは、一般的なリードフレームと同様に、半
導体素子を搭載するステージ1を中央に形成し、その周
りに多数のインナリード2を設けたものである。そし
て、これらのインナリード2の周りにはタイバー3を介
して多数のアウターリード4を形成している。
In the figure, the pattern of the lead frame L is formed by etching or pressing using a thin metal plate as a material as in the conventional example.
This pattern is similar to a general lead frame in that a stage 1 on which a semiconductor element is mounted is formed in the center and a large number of inner leads 2 are provided around it. A large number of outer leads 4 are formed around these inner leads 2 via tie bars 3.
【0018】ここで、インナリード2の先端はステージ
1に搭載した半導体素子とワイヤボンディングするた
め、ステージ1の周りから切り離したパターンとする必
要がある。このため、従来ではステージ1からインナリ
ード2を切り離すようにエッチングやプレス加工が施さ
れていた。また、図4の従来例で示したように、めっき
処理の後に同様にインナリード2をステージ1から分離
する加工方法とすることもある。
Here, since the tip of the inner lead 2 is wire-bonded to the semiconductor element mounted on the stage 1, it is necessary to form a pattern separated from the periphery of the stage 1. For this reason, in the past, etching and press working were performed so as to separate the inner lead 2 from the stage 1. Further, as shown in the conventional example of FIG. 4, the inner lead 2 may be similarly separated from the stage 1 after the plating process.
【0019】これに対し、本発明の方法では、リードフ
レームLのパターンを成形するときに、インナリード2
の先端をステージ1からは分離するが、各インナリード
2の先端部を互いに連結し合ったものとして成形する。
図2は図1においてAで示す円の中の部分を拡大して示
すものであり、インナリード2の先端とステージ1の周
囲との間には、このステージ1の周囲に沿って走るバイ
ンダー5が形成されている。バインダー5はリードフレ
ームLの成形のときにインナリード2側に一体となるよ
うに設けたものであり、各インナリード2の先端との間
を連結帯5aによって一体化している。この連結帯5a
はインナリード2の先端部の幅よりも小さく、先端部の
ほぼ中央部でインナリード2側に合体した平面形状を持
つ。
On the other hand, according to the method of the present invention, when the pattern of the lead frame L is formed, the inner lead 2
Although the tip ends of the inner leads 2 are separated from the stage 1, the tip portions of the inner leads 2 are formed as connected to each other.
FIG. 2 is an enlarged view of a portion inside a circle indicated by A in FIG. 1, and between the tip of the inner lead 2 and the periphery of the stage 1, a binder 5 running along the periphery of the stage 1 is provided. Are formed. The binder 5 is provided so as to be integrated with the inner lead 2 side when the lead frame L is molded, and is integrated with the tip end of each inner lead 2 by a connecting band 5a. This connecting belt 5a
Is smaller than the width of the tip portion of the inner lead 2, and has a planar shape that is united with the inner lead 2 side at the substantially central portion of the tip portion.
【0020】このようなバインダー5を持つパターンに
リードフレームLをエッチング又はプレス加工した後
に、ステージ1の上面及びインナリード2の先端部の上
面にワイヤボンディングのためのめっきを施す。そし
て、めっき処理後にバインダー5を除去し、リードフレ
ーム4の最終製品を得る。図3はこの工程を示すもの
で、順に説明する。
After the lead frame L is etched or pressed into a pattern having such a binder 5, the upper surface of the stage 1 and the upper surfaces of the tips of the inner leads 2 are plated for wire bonding. Then, after the plating process, the binder 5 is removed to obtain the final product of the lead frame 4. FIG. 3 shows this step, which will be described in order.
【0021】図3の(a)は図2で示したものと同様
に、ステージ1の周りにバインダー5を設けたリードフ
レームLのパターンとした状態を示している。そして、
このようなバインダー5を持つパターンに対して、めっ
き処理面を形成するためのフォトレジスト膜6が全面に
塗布される(図3の(b))。次いで、めっき処理面の
パターンを予め形成したフォトマスクプレート(図示せ
ず)等を利用し、ステージ1の全面及びインナリード2
の先端部のみを露光させ、それぞれに露出面1a,2a
を形成する(図3の(c))。
FIG. 3A shows a pattern of the lead frame L in which the binder 5 is provided around the stage 1 as in the case of FIG. And
A photoresist film 6 for forming a plated surface is applied to the entire surface of the pattern having such a binder 5 (FIG. 3B). Then, using a photomask plate (not shown) or the like having a pattern of the plating surface formed in advance, the entire surface of the stage 1 and the inner leads 2 are used.
Of the exposed surfaces 1a, 2a
Are formed ((c) of FIG. 3).
【0022】ここで、インナリード2の表面に形成され
る露出面2aは、インナリード2の先端部の上面を幅方
向の全体を含む大きさを持つようにする。すなわち、イ
ンナリード2の先端部は、その最先端部分から幅方向の
両サイドまでの上面の全体がきっちりとめっき処理面と
なる。
The exposed surface 2a formed on the surface of the inner lead 2 has a size including the entire upper surface of the tip of the inner lead 2 in the width direction. That is, at the tip of the inner lead 2, the entire upper surface from the most distal end portion to both sides in the width direction is exactly the plated surface.
【0023】以上の露出面1a,2aを形成した後、リ
ードフレームLをめっき層に浸漬し、これらの露出面1
a,2aに図の(d)に示すようにめっき層7,8を形
成する。そして、このめっき層7,8の形成後には、フ
ォトレジスト膜6を除去して図の(e)に示すようにめ
っき層7,8のみがそれぞれステージ1及びインナリー
ド2の先端に一体化されたものとなる。これまでの過程
で、リードフレームLの必要な部分にめっき層7,8が
形成され、最終製品を得るためにめっき工程からプレス
工程に移行する。
After forming the above exposed surfaces 1a and 2a, the lead frame L is dipped in the plating layer to form these exposed surfaces 1a and 2a.
Plating layers 7 and 8 are formed on a and 2a as shown in FIG. After the plating layers 7 and 8 are formed, the photoresist film 6 is removed and only the plating layers 7 and 8 are integrated with the tips of the stage 1 and the inner lead 2 as shown in FIG. It becomes a thing. In the process so far, the plating layers 7 and 8 are formed in the necessary portions of the lead frame L, and the plating process shifts to the pressing process to obtain the final product.
【0024】このプレス工程では、各インナリード2の
先端部どうしを連結し合っているバインダー5がその連
結帯5aを含めて打抜き除去される。この除去によっ
て、図の(f)に示すようにインナリード2はそれぞれ
が独立したものとなり、通常のリードフレームと同様な
パターンを持つ最終製品が得られる。
In this pressing step, the binder 5 connecting the tip portions of the inner leads 2 to each other is punched and removed including the connecting band 5a. By this removal, the inner leads 2 become independent as shown in (f) of the figure, and a final product having a pattern similar to a normal lead frame is obtained.
【0025】以上のめっき処理及びリードフレームのパ
ターンの成形において、各インナリード2の先端部はバ
インダー5によって連結されているので、インナリード
2の先端は自由端とはならない。このため、フォトマス
クプレートによって露出面1a,2aを形成するとき、
リードフレームLに対するこのフォトマスクプレートが
正しく位置決めされてさえいれば、露出面1a,2aが
その本来の位置からずれることはない。すなわち、イン
ナリード2の先端部は互いに拘束し合ってそれぞれが変
位することがないので、フォトマスクプレートの開口部
をきっちりと合わせて正確な位置に露出面1a,2aを
形成することができる。このため、めっき工程におい
て、たとえばインナリード2aの先端の上面に部分的に
しかめっき層8ができなかったり、インナリード2の先
端部の周壁にめっき液が垂れて付着するようなこともな
い。したがって、めっき層8はインナリード2の先端の
上面の全幅に形成され、ワイヤボンディングの際の的中
率が低下することはない。また、インナリード2の先端
部の周壁にめっき液のバリが発生しないので、多ピン系
のリードフレームの製造にも最適となる。
In the above plating process and formation of the pattern of the lead frame, the tips of the inner leads 2 are connected by the binder 5, so the tips of the inner leads 2 are not free ends. Therefore, when the exposed surfaces 1a and 2a are formed by the photomask plate,
As long as this photomask plate is correctly positioned with respect to the lead frame L, the exposed surfaces 1a and 2a will not be displaced from their original positions. That is, since the tips of the inner leads 2 are restrained from each other and are not displaced, it is possible to form the exposed surfaces 1a and 2a at accurate positions by precisely aligning the openings of the photomask plate. Therefore, in the plating step, for example, the plating layer 8 is not partially formed on the upper surface of the tip of the inner lead 2a, and the plating solution does not drip and adhere to the peripheral wall of the tip of the inner lead 2a. Therefore, the plating layer 8 is formed over the entire width of the upper surface of the tip of the inner lead 2, and the hit rate during wire bonding does not decrease. Further, since the burr of the plating solution does not occur on the peripheral wall of the tip portion of the inner lead 2, it is suitable for manufacturing a multi-pin lead frame.
【0026】[0026]
【発明の効果】本発明では、インナリードにめっき層を
形成するときにはインナリードをバインダーによって固
定的に支持されているので、めっき層を正しい位置に形
成できると共にインナリードの周壁にバリを生じること
もなくなる。このため、多ピン化に伴うインナリードの
先端が細く且つインナリードの間の隙間が微小であって
も、良好なめっき層が得られ、ワイヤボンディングの際
の的中率の向上が可能となる。
According to the present invention, since the inner lead is fixedly supported by the binder when the plating layer is formed on the inner lead, the plating layer can be formed at the correct position and burrs are formed on the peripheral wall of the inner lead. Also disappears. Therefore, even if the tips of the inner leads are thin and the gaps between the inner leads are small due to the increase in the number of pins, a good plating layer can be obtained, and the accuracy of the wire bonding can be improved. .
【図面の簡単な説明】[Brief description of drawings]
【図1】本発明の方法においてめっき層をステージ及び
インナリードの先端に施したときのリードフレームの要
部を示す平面図である。
FIG. 1 is a plan view showing a main part of a lead frame when a plating layer is applied to the tips of a stage and inner leads in the method of the present invention.
【図2】インナリードの先端とステージとの間に設けた
バインダー部分を示す詳細図である。
FIG. 2 is a detailed view showing a binder portion provided between the tip of the inner lead and the stage.
【図3】本発明のリードフレームの製造方法においてリ
ードフレームの成形からめっき処理及びバインダーの除
去までの工程を示す概略図である。
FIG. 3 is a schematic view showing steps from molding of the lead frame to plating treatment and removal of the binder in the lead frame manufacturing method of the present invention.
【図4】従来の方法によるめっき処理の工程を示す概略
図である。
FIG. 4 is a schematic view showing a step of a plating treatment by a conventional method.
【符号の説明】[Explanation of symbols]
1 ステージ 1a 露出面 2 インナリード 2a 露出面 3 タイバー 4 アウターリード 5 バインダー 5a 連結帯 6 フォトレジスト膜 7 めっき層 8 めっき層 1 Stage 1a Exposed Surface 2 Inner Lead 2a Exposed Surface 3 Tie Bar 4 Outer Lead 5 Binder 5a Coupling Band 6 Photoresist Film 7 Plating Layer 8 Plating Layer

Claims (1)

    (57)【特許請求の範囲】(57) [Claims]
  1. 【請求項1】 ステージ,インナリード及びアウターリ
    ード等のパターンを成形し、更に前記ステージ及びイン
    ナリードの先端部にワイヤボンディング等のためのめっ
    き層を形成するリードフレームの製造方法であって、前
    記リードフレームのパターン成形時に、前記ステージの
    周面に沿って走り前記インナリードの先端部どうしを一
    体化するバインダーを成形し、以降の工程を、前記リー
    ドフレームの表面にフォトレジスト膜を形成する工程
    と、前記フォトレジスト膜をめっき領域に合わせて露光
    除去する工程と、前記除去されたフォトレジスト膜から
    の前記ステージ及びインナリードの先端部の表面にめっ
    き層を施す工程と、このめっき層の処理後に前記フォト
    レジスト膜を剥離除去する工程と、前記バインダーをプ
    レス加工によって打抜き除去する工程の順に行うことを
    特徴とする半導体装置用リードフレームの製造方法。
    1. A method of manufacturing a lead frame, which comprises forming a pattern of a stage, an inner lead, an outer lead, etc., and further forming a plating layer for wire bonding, etc. on the tip of the stage, the inner lead. When forming the pattern of the lead frame, a binder that runs along the peripheral surface of the stage and integrates the tip portions of the inner leads is formed, and the subsequent steps are the steps of forming a photoresist film on the surface of the lead frame. And a step of exposing and removing the photoresist film in accordance with a plating region, a step of applying a plating layer to the surface of the tip portion of the stage and the inner lead from the removed photoresist film, and treatment of the plating layer After that, a step of peeling and removing the photoresist film and punching the binder by press working A method for manufacturing a lead frame for a semiconductor device, characterized in that the steps are sequentially performed.
JP3032903A 1991-02-27 1991-02-27 Method for manufacturing lead frame for semiconductor device Expired - Lifetime JP2539548B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3032903A JP2539548B2 (en) 1991-02-27 1991-02-27 Method for manufacturing lead frame for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3032903A JP2539548B2 (en) 1991-02-27 1991-02-27 Method for manufacturing lead frame for semiconductor device

Publications (2)

Publication Number Publication Date
JPH04271150A JPH04271150A (en) 1992-09-28
JP2539548B2 true JP2539548B2 (en) 1996-10-02

Family

ID=12371858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3032903A Expired - Lifetime JP2539548B2 (en) 1991-02-27 1991-02-27 Method for manufacturing lead frame for semiconductor device

Country Status (1)

Country Link
JP (1) JP2539548B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6056400B2 (en) * 2012-11-15 2017-01-11 大日本印刷株式会社 Lead frame manufacturing method, semiconductor device manufacturing method, lead frame base material, and semiconductor device

Also Published As

Publication number Publication date
JPH04271150A (en) 1992-09-28

Similar Documents

Publication Publication Date Title
US5633205A (en) Lead frame and process of producing such a frame
JPH08222682A (en) Lead frame and manufacturing method thereof
JP2539548B2 (en) Method for manufacturing lead frame for semiconductor device
JP2632456B2 (en) Lead frame manufacturing method
JP2524645B2 (en) Lead frame and manufacturing method thereof
JP2740184B2 (en) One-piece interconnect structure for integrated circuits and method of forming the same
JP2992985B2 (en) Lead frame and manufacturing method thereof
JPH0783081B2 (en) Method for manufacturing lead frame used in semiconductor device
JPH05102364A (en) Manufacture of lead frame for electronic component
JP2756857B2 (en) Lead frame manufacturing method
JP3013135B2 (en) Method for manufacturing lead frame for semiconductor device
KR100243370B1 (en) Method of fabricating semiconductor lead frame
JP2704128B2 (en) Lead frame for semiconductor device and method of manufacturing the same
JP2632464B2 (en) Lead frame manufacturing method
JP2679913B2 (en) Lead frame manufacturing method
JPH0834275B2 (en) Lead frame manufacturing method
JP2648354B2 (en) Lead frame manufacturing method
JP2606977B2 (en) Method for manufacturing lead frame for semiconductor device
US6238845B1 (en) Method of forming lead frames with preformation support
JP2504860B2 (en) Manufacturing method of lead frame
JPH08167685A (en) Manufacture of semiconductor device
JPH0766350A (en) Lead frame for semiconductor device
JPH0661378A (en) Semiconductor device
JP2501047B2 (en) Manufacturing method of lead frame
JP3449047B2 (en) Lead frame structure

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 14