JP3013135B2 - Method for manufacturing lead frame for semiconductor device - Google Patents

Method for manufacturing lead frame for semiconductor device

Info

Publication number
JP3013135B2
JP3013135B2 JP31131493A JP31131493A JP3013135B2 JP 3013135 B2 JP3013135 B2 JP 3013135B2 JP 31131493 A JP31131493 A JP 31131493A JP 31131493 A JP31131493 A JP 31131493A JP 3013135 B2 JP3013135 B2 JP 3013135B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
lead frame
dam bar
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31131493A
Other languages
Japanese (ja)
Other versions
JPH0897341A (en
Inventor
勝房 藤田
勝一郎 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP31131493A priority Critical patent/JP3013135B2/en
Publication of JPH0897341A publication Critical patent/JPH0897341A/en
Application granted granted Critical
Publication of JP3013135B2 publication Critical patent/JP3013135B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置用リードフ
レームの製造方法に係り、詳細には、複数の端子リード
間を相互に連結固定すると共に、封止樹脂の流出を防止
するダムバーを絶縁性の光硬化型ソルダマスクレジスト
部材で形成した半導体装置用リードフレームの製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a lead frame for a semiconductor device, and more particularly, to a method for connecting and fixing a plurality of terminal leads to each other and insulating a dam bar for preventing leakage of a sealing resin. The present invention relates to a method for manufacturing a lead frame for a semiconductor device formed of a light-curable solder mask resist member.

【0002】[0002]

【従来の技術】従来、図示しない、半導体装置は、素子
搭載部、該素子搭載部を囲むようにその周辺に配列した
複数の端子リード、該端子リードを相互に連結一体化す
ると共に、封止樹脂の流出を防止するように抜き残され
た一体のダムバー及びこれらを保持する外枠を備えたリ
ードフレームが使用されており、該リードフレームと、
該リードフレームの前記素子搭載部に載置固定される半
導体素子と、該素子の電極パットと前記端子リードの一
端部とを結線して電気的導通回路を形成するボンディン
グワイヤと、前記素子搭載部、前記素子、前記端子リー
ドの一端部側及び前記ワイヤとを樹脂モールドしたパッ
ケージとを構成部材してなり、前記端子リードの他端部
及びダムバーが露出した構成とされている。
2. Description of the Related Art Conventionally, a semiconductor device (not shown) has an element mounting portion, a plurality of terminal leads arranged around the element mounting portion so as to surround the element mounting portion, and the terminal leads are interconnected and integrated with each other and sealed. A lead frame provided with an integral dam bar and an outer frame that holds them and is left out so as to prevent resin from flowing out is used.
A semiconductor element mounted and fixed on the element mounting portion of the lead frame; a bonding wire for connecting an electrode pad of the element to one end of the terminal lead to form an electrical conduction circuit; And a package formed by resin-molding the element, one end of the terminal lead and the wire, and the other end of the terminal lead and the dam bar are exposed.

【0003】しかしながら、この種の半導体装置では、
前記パッケージの周辺に前記端子リードと前記ダムバー
に囲まれた部分に流出した樹脂バリと前記ダムバーとを
高精度の打ち抜き金型装置叉はレーザー装置等を用いて
除去し、前記端子リードを個々に分離独立させる必要が
あった、そのために、前記ダムバーを打ち抜き除去する
際に、前記端子リードに捻れ、位置ズレ等の変形を生じ
る、その結果として半導体装置の品質や生産性を低下す
るとし共に、端子リード間の狭いファインピッチ等の多
ビン化に即応できないと言う問題があった。このような
問題点を解消するために絶縁性の樹脂を構成部材とする
ダムバーを備えたリードフレームを使用した半導体装置
が開示されている。
However, in this type of semiconductor device,
The resin burrs and the dam bar that flowed out to the portion surrounded by the terminal lead and the dam bar around the package are removed using a high-precision punching die device or a laser device, and the terminal leads are individually removed. It was necessary to separate and independent, therefore, when punching and removing the dam bar, torsion in the terminal lead, deformation such as misalignment occurs, and as a result, the quality and productivity of the semiconductor device is reduced, There is a problem that it is not possible to immediately respond to the increase in the number of bins such as a fine pitch between terminal leads. In order to solve such a problem, a semiconductor device using a lead frame provided with a dam bar made of an insulating resin is disclosed.

【0004】この種の半導体装置に用いられたリードフ
レームの製造方法の一例としては、プレス加工叉はエッ
チング加工法によって、金属薄板条材から不要部分を順
次除去して図6に示す素子搭載部61、端子リード6
2、及びこれを支持する外枠63を設け、前記端子リー
ド62を構成する内部リード64の先端部が分離した所
要の形状のリードフレーム60を準備する形状加工の工
程と、該工程で形成された前記リードフレームの上面、
下面側の両面叉はいずれか一方に絶縁性の光硬化型性の
ドライフィルム・ソルダマスクレジスト(以下ソルダマ
スクレジストという)部材をラミネートする慣用の常圧
ラミネーションの工程と、前記ソルダマスクレジスト上
に前記ダムバーのパターンマスクを密着させて前記端子
リードの前記ソルダマスクレジストの上面叉は/及び下
面に前記ダムバーの枠状レジストパターンを形成する露
光工程と、該工程で重合しない未露光部分(未硬化部
分)のレジストを洗い落として前記ダムバーの枠体を形
成する製造工程から成る構成としている。
As an example of a method of manufacturing a lead frame used in this type of semiconductor device, an unnecessary portion is sequentially removed from a thin metal plate material by a press working or an etching working method, and an element mounting portion shown in FIG. 61, terminal lead 6
2, and an outer frame 63 for supporting the lead, and a shape processing step of preparing a lead frame 60 having a required shape in which the distal ends of the internal leads 64 constituting the terminal leads 62 are separated, and Upper surface of the lead frame,
A conventional normal pressure lamination process of laminating an insulative photocurable dry film solder mask resist (hereinafter referred to as a solder mask resist) member on one or both of the lower surface sides, and on the solder mask resist An exposure step of forming a frame-shaped resist pattern of the dam bar on an upper surface and / or a lower surface of the solder mask resist of the terminal lead by closely adhering the pattern mask of the dam bar; Part), the resist is washed off to form a frame of the dam bar.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
従来技術の製造方法では、前記ソルダマスクレジストを
常圧でラミネートするので、上面側と下面側のレジスト
接合境界面に図7に示すような気泡Qが生じる現象があ
った。その結果として、後工程の加熱工程を経る際に、
前記気泡Qの膨張現象によるダムバーの剥離や前記気泡
Q内に洗浄液等の不純物が残存して接合強度を低下させ
るなどの問題があった。
However, in the above-described conventional manufacturing method, since the solder mask resist is laminated at normal pressure, bubbles such as shown in FIG. Q occurred. As a result, when going through the post-heating step,
There have been problems such as peeling of the dam bar due to the expansion phenomenon of the bubble Q and reduction of bonding strength due to impurities such as a cleaning solution remaining in the bubble Q.

【0006】さらに、前記気泡Qの熱膨張によって半導
体装置の樹脂封止部にクラックを発生させるなどの長期
信頼性を低下させるという問題があった。
Furthermore, there has been a problem that the thermal expansion of the air bubbles Q causes a crack in the resin sealing portion of the semiconductor device, thereby deteriorating long-term reliability.

【0007】また、前記端子リードに前記ソルダマスク
レジストをラミネートする際に、前記端子リードの一端
部が図6に示すように分離した自由端となっているの
で、前記端子リード間をレジストで埋めて相互に連結す
る際に、前記端子リードの位置ズレなどの変形を生じる
と共に、接合領域部分の構成部材に残留応力が滞有する
などの問題があった。
When laminating the solder mask resist on the terminal leads, since one end of the terminal lead is a free end separated as shown in FIG. 6, the space between the terminal leads is filled with a resist. When connecting with each other, there is a problem that deformation such as displacement of the terminal leads occurs, and that residual stress is retained in the constituent members in the joint region.

【0008】[0008]

【発明の目的】本発明は、上記の実情に鑑みてなされた
もので、特に、前記端子リードに前記ソルダマスクレジ
ストを部材とするダムバーを形成する際に生じる上記の
問題点を解消して前記端子リードの位置精度を維持する
と共に、前記端子リード間内に埋め込まれたレジストの
耐薬品性を向上し、長期信頼性の高い半導体装置用リー
ドフレームを得ることのできる半導体装置用リードフレ
ームの製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and in particular, has been made to solve the above-mentioned problems that occur when forming a dam bar using the solder mask resist as a member on the terminal lead. Manufacture of a semiconductor device lead frame capable of maintaining the positional accuracy of the terminal leads, improving the chemical resistance of the resist embedded in the space between the terminal leads, and obtaining a long-term reliable semiconductor device lead frame. It is to provide a method.

【0009】[0009]

【問題を解決するための手段】上記の目的に沿う請求項
1記載の半導体装置用リードフレームの製造方法は、内
部リードと外部リードとから構成された複数の端子リー
ドを相互に連結支持すると共に、封止樹脂の流出を防ぐ
ためのダムバーに絶縁性部材からなる光硬化型のドライ
フィルム・ソルダマスクレジスト(以下ソルダマスクレ
ジストと言う)を硬化して形成した枠体を用いた半導体
装置用リードフレームの製造方法において、前記内部リ
ードの先端部がつながるようにバインダー部材を残し、
その周辺の不要部分を除去して前記端子リード等を形成
する加工と前記端子リードの上面、下面のいずれか一方
叉は両方の所定の位置に凹形状の溝を形成する加工とを
含む所要の中間形状のリードフレームの連続体を形成す
る第1の形状加工工程と、該工程で形成された前記連続
体の状面側及び下面側から前記端子リード間に前記ソル
ダマスクレジストを脱泡しつつラミネートした連続体を
形成する真空ラミネーション工程と前記ラミネートされ
た連続体の上面及び下面に前記ダムバー所要のレジスト
パターンの硬化層を形成する露光工程と前記ソルダマス
クレジストの未露光部分の除去を行って前記ダムバーを
成形する現像工程とを含むダムバーの枠体成形工程と、
前記内部リードを所定長さに形成する加工を行って前記
バインダー部材を除去する第2の形状加工工程と、を含
む構成とされている。
According to a first aspect of the present invention, there is provided a method for manufacturing a lead frame for a semiconductor device, the method comprising: connecting and supporting a plurality of terminal leads each including an internal lead and an external lead; A lead for a semiconductor device using a frame formed by curing a photocurable dry film solder mask resist (hereinafter, referred to as a solder mask resist) made of an insulating material on a dam bar for preventing leakage of a sealing resin. In the method of manufacturing a frame, leaving a binder member so that the tip of the internal lead is connected,
A required process including a process of forming the terminal lead and the like by removing unnecessary portions around the same and a process of forming a concave groove at a predetermined position on one or both of an upper surface and a lower surface of the terminal lead. A first shape processing step of forming a continuous body of an intermediate-shaped lead frame, and defoaming the solder mask resist between the terminal leads from the shape surface side and the lower surface side of the continuous body formed in the step. Performing a vacuum lamination step of forming a laminated continuum, an exposure step of forming a cured layer of the resist pattern required for the dam bar on the upper and lower surfaces of the laminated continuum, and removing an unexposed portion of the solder mask resist A frame forming step of the dam bar including a developing step of forming the dam bar,
A second shape processing step of removing the binder member by performing processing for forming the internal lead to a predetermined length.

【0010】請求項2記載の半導体装置用リードフレー
ムの製造方法は、請求項1記載の半導体装置用リードフ
レームの製造方法あって、前記半導体装置用リードフレ
ームに用いた導電性金属条材として銅系材を用いた構成
とされている。
According to a second aspect of the present invention, there is provided a method of manufacturing a lead frame for a semiconductor device according to the first aspect, wherein the conductive metal strip used for the lead frame for the semiconductor device is made of copper. It is configured to use a base material.

【0011】請求項3記載の半導体装置用リードフレー
ムの製造方法は、請求項1、2記載の半導体装置用リー
ドフレームの製造方法あって、前記ダムバーの枠体成形
工程の下流に紫外線露光及びキュアー処理の工程(熱処
理工程)を含む構成とされている。
According to a third aspect of the present invention, there is provided a method of manufacturing a lead frame for a semiconductor device according to the first and second aspects, wherein the step of forming a frame of the dam bar is performed by exposing and curing with ultraviolet light. It is configured to include a processing step (heat treatment step).

【0012】請求項4記載の半導体装置用リードフレー
ムの製造方法は、請求項3記載の半導体装置用リードフ
レームの製造方法あって、前記紫外線露光処理及びキュ
アー処理(熱処理工程)工程の下流に硫酸洗浄処理及び
温水洗浄処理工程を含む構成とされている。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a lead frame for a semiconductor device according to the third aspect of the present invention, wherein sulfuric acid is provided downstream of the ultraviolet exposure process and the curing process (heat treatment process). It is configured to include a cleaning process and a hot water cleaning process.

【0013】[0013]

【作用】請求項1記載の半導体装置用リードフレームの
製造方法においては、前記端子リードの先端部をバイン
ダー部材でつなげたて一体化しているので、従来技術で
ラミネートする際に、生じる前記端子リードの位置ズレ
を防ぐと共に、半導体装置組立の際に、前記端子リード
に寄り、ねじれ等の変形を生じさせる残留応力の発生を
防止する。
In the method for manufacturing a lead frame for a semiconductor device according to the first aspect, the terminal leads are formed by laminating according to the prior art because the tip ends of the terminal leads are connected by a binder member and integrated. And the occurrence of residual stress that causes deformation such as twisting due to the terminal leads when assembling the semiconductor device.

【0014】さらに、前記ソルダマスクレジストのラミ
ネートに真空ラミネーション加工を行っているので、従
来方法でラミネートする際に発生するエァー抜き不良に
よるレジストの接合境界面に生じる図7に示す気泡Qの
発生を防止する。
Further, since the lamination of the solder mask resist is performed by vacuum lamination, the generation of bubbles Q shown in FIG. To prevent.

【0015】また、請求項2記載の半導体装置用リード
フレームの製造方法においては、前記リードフレームの
導電性金属条材として銅系材料を用いているので、前記
ソルダマスクレジストの密着性を向上させる。
Further, in the method of manufacturing a lead frame for a semiconductor device according to the present invention, since a copper-based material is used as the conductive metal strip of the lead frame, the adhesion of the solder mask resist is improved. .

【0016】また、請求項3記載の半導体装置用リード
フレームの製造方法においては、前記ダムバーの枠体成
形工程の下流に紫外線露光及びキュアー処理の工程(熱
処理工程)を配備しているので、前記ダムバーの輪郭の
露光部分と未露光部分のグレイ部分のレジストの硬化が
充分に行え接合強度を著しく向上させると共に、端子リ
ードの変形の要因となる残留応力除去する、さらに、前
記ダムバーの耐薬品性が向上する。
In the method of manufacturing a lead frame for a semiconductor device according to a third aspect of the present invention, an ultraviolet exposure and curing process (heat treatment process) is provided downstream of the dam bar frame forming process. The resist in the gray portion of the exposed portion and the unexposed portion of the contour of the dam bar can be sufficiently cured to significantly improve the bonding strength, and to remove the residual stress which causes the deformation of the terminal lead. Further, the chemical resistance of the dam bar Is improved.

【0017】また、請求項4記載の半導体装置用リード
フレームの製造方法においては、紫外線露光及びキュア
ー処理の工程(熱処理工程)の下流に洗浄工程を配備し
ているので、端子リードなどに付着した不純物を完全に
除去すると共に、ダムバーの清浄度が著しく向上する。
In the method for manufacturing a lead frame for a semiconductor device according to the fourth aspect of the present invention, the cleaning step is provided downstream of the step of ultraviolet light exposure and curing (heat treatment), so that it adheres to the terminal leads and the like. The impurities are completely removed and the cleanliness of the dam bar is significantly improved.

【0018】[0018]

【実施例】次に、上記構成及び作用を有する本発明の一
実施例について、添付した図面に基づき詳細に説明す
る。
Next, an embodiment of the present invention having the above configuration and operation will be described in detail with reference to the accompanying drawings.

【0019】ここで、図1は本発明の方法で製造された
半導体装置用リードフレームの一実施例に係る平面図、
図2は本発明の方法の一実施例を示す製造工程図、図3
は本発明の方法で製造される中間形状の半導体装置用リ
ードフレームの平面図、図4は本発明の真空ラミネーシ
ョンの工程の概要説明図、図5は本発明の方法で形成し
たダムバーの接合状態を示す部分断面図である。以下、
本発明を具体化した一例であるQFP(クワット・フラ
ット・パッケージ)型の半導体装置用リードフレームの
製造方法について添付した図1、図2、図3、図4、図
5に基づき説明する。
FIG. 1 is a plan view showing one embodiment of a lead frame for a semiconductor device manufactured by the method of the present invention.
FIG. 2 is a manufacturing process diagram showing one embodiment of the method of the present invention.
Is a plan view of a lead frame for a semiconductor device having an intermediate shape manufactured by the method of the present invention, FIG. 4 is a schematic explanatory view of a vacuum lamination process of the present invention, and FIG. 5 is a joined state of a dam bar formed by the method of the present invention. FIG. Less than,
A method for manufacturing a lead frame for a semiconductor device of a QFP (Quat Flat Package) type, which is an example of the present invention, will be described with reference to FIGS. 1, 2, 3, 4 and 5.

【0020】まず、本発明によって形成される半導体装
置用リードフレーム10は、図1に示すように、中央部
に半導体素子を載置する素子搭載部11と、図示しない
前記半導体素子の電極パットと導電回路を形成するワイ
ヤボンディング領域12を有する内部リード13と外部
導出回路を形成する接続端子14を有する外部リード1
5とから成る複数の端子リード16と、該端子リード1
6の上面、下面に凹形状の溝17を設け(図3参照)、
該溝17を含む前記端子リード16の所定の領域の上面
側と下面側に、前記端子リード16を連結挟持すると共
に、封止樹脂の流出を防止するダムバー18の部材に前
記ソルダマスクレジストRを枠状に硬化して設けた構成
とされている。 ここで、19は外部リードを連結する
外枠であり、20は位置決め用パイロット孔である。
First, as shown in FIG. 1, a lead frame 10 for a semiconductor device formed according to the present invention has an element mounting portion 11 for mounting a semiconductor element in a central portion, and an electrode pad (not shown) of the semiconductor element. An internal lead 13 having a wire bonding region 12 forming a conductive circuit and an external lead 1 having a connection terminal 14 forming an external lead-out circuit
5 and a plurality of terminal leads 16
6, concave grooves 17 are provided on the upper and lower surfaces (see FIG. 3),
The solder mask resist R is applied to a member of a dam bar 18 for connecting and holding the terminal lead 16 on the upper surface side and the lower surface side of a predetermined region of the terminal lead 16 including the groove 17 and for preventing the sealing resin from flowing out. It is configured to be provided by being cured in a frame shape. Here, 19 is an outer frame for connecting external leads, and 20 is a positioning pilot hole.

【0021】この場合、前記ダムバー18は、その一部
が樹脂封止領域内に位置するように樹脂封止領域の境界
に沿って、前記端子リード16の板厚とほぼ同じか、も
しくは前記端子リード16の表面を薄く覆う厚みとなる
ように前記端子リード16の上、下面側から前記端子リ
ード16を挟むように、前記溝17と前記端子リード間
に前記ソルダマスクレジストRを充填硬化した枠体に形
成されたものである。
In this case, the dam bar 18 is substantially equal in thickness to the terminal lead 16 along the boundary of the resin sealing region so that a part thereof is located in the resin sealing region, or A frame formed by filling and curing the solder mask resist R between the groove 17 and the terminal lead so as to sandwich the terminal lead 16 from above and below the terminal lead 16 so as to have a thickness that covers the surface of the lead 16 thinly. It is formed on the body.

【0022】続いて、図2に示す本発明の実施の一例で
ある半導体装置用リードフレームの製造方法は、金属導
電条材から内部リード13の先端部がつながるように不
要部分を除去して、所要の中間形状のリードフレームの
連続体21を準備する第1の形状加工工程Aと、前記工
程Aで形成された前記連続体21の端子リード16の所
定箇所の上、下面側に前記ソルダマスクレジストRをラ
ミネートする真空ラミネーション工程Bと該工程Bでラ
ミネートされた前記ソルダマスクレジストRの上、下面
に枠状のダムバー18のレジストパターン硬化形成する
露光工程Cと該露光工程Cの未露光部分(未硬化部分)
の剥離除去を行って枠状のダムバー18の枠体を形成す
る現像工程Dとを含むダムバーの枠体成形工程Eと、前
記端子リード16を所定の長さに形成する加工を行い内
部リード13の先端のつながりを分離する第2の形状加
工工程Fと、を含む構成としている。 そうして、前記
第1の形状加工工程A、ダムバーの枠体成形工程E、第
2の形状加工工程Fとを順次行って、前記ソルダマスク
レジストを部材とする前記ダムバー18を前記端子リー
ド16の所定の箇所に設けた図1に示す半導体装置用リ
ードフレームを得ることができる。 続いて、上記の半
導体装置用リードフレーム製造方法の工程の詳細につい
て説明する。
Subsequently, in the method of manufacturing a lead frame for a semiconductor device according to an embodiment of the present invention shown in FIG. 2, an unnecessary portion is removed from the metal conductive strip so that the tip of the internal lead 13 is connected. A first shape processing step A for preparing a continuous body 21 of a lead frame having a required intermediate shape; and a solder mask on predetermined and lower surfaces of the terminal leads 16 of the continuous body 21 formed in the step A. A vacuum lamination process B for laminating a resist R, an exposure process C for forming a resist pattern of a frame-shaped dam bar 18 on the upper and lower surfaces of the solder mask resist R laminated in the process B, and an unexposed portion of the exposure process C (Uncured part)
And a developing step D of forming a frame of the frame-shaped dam bar 18 by stripping and removing the internal lead 13 by forming the terminal lead 16 to a predetermined length. And a second shape processing step F for separating the connection of the tips of the two. Then, the first shaping step A, the frame forming step E of the dam bar, and the second shaping step F are sequentially performed, and the dam bar 18 having the solder mask resist as a member is connected to the terminal lead 16. The semiconductor device lead frame shown in FIG. 1 provided at a predetermined location can be obtained. Subsequently, the details of the steps of the above-described method for manufacturing a lead frame for a semiconductor device will be described.

【0023】まず、前記第1の形状加工工程Aにおいて
は、図示していないフォトレジストの塗布工程と露光・
現像工程等を有する慣用のフォトエッチング加工によ
り、銅系材料の連続条材から図4に示す素子搭載部1
1、内部リード13と外部リード15とから成る複数の
端子リード16、前記内部リード13の先端部を相互に
つなげたバインダー部材22、前記外部リード15の端
部を連結する外枠19などを残してその周辺を除去する
と共に、前記端子リード16の上面、下面の前記ダムバ
ー18の形成位置に凹形状の溝17を設けた図3に示す
リードフレームの中間形状の連続体21が形成されるよ
うに構成されている。
First, in the first shape processing step A, a photoresist coating step (not shown)
The element mounting part 1 shown in FIG.
1. A plurality of terminal leads 16 including an inner lead 13 and an outer lead 15, a binder member 22 connecting the tips of the inner leads 13 to each other, an outer frame 19 connecting the ends of the outer leads 15, and the like. In addition to removing the periphery thereof, a continuous body 21 of an intermediate shape of the lead frame shown in FIG. 3 having concave grooves 17 provided at the upper and lower surfaces of the terminal leads 16 at the positions where the dam bars 18 are formed is formed. Is configured.

【0024】このような構成を採用することによって、
前記内部リード13の先端部を連結するバインダー部材
22を設け、前記端子リード16の位置精度がでている
状態で次工程でソルダマスクレジストRをラミネートす
るので、従来技術で生じていた前記端子リード16の位
置ずれを防止することがてきる、これによって、前記ラ
ミネート時の前記端子リード16の相互の位置寸法を所
定の状態に維持することができる。
By adopting such a configuration,
A binder member 22 for connecting the tip of the internal lead 13 is provided, and the solder mask resist R is laminated in the next step in a state where the positional accuracy of the terminal lead 16 is maintained. It is possible to prevent the position of the terminal leads 16 from being shifted, whereby the mutual positional dimensions of the terminal leads 16 during the lamination can be maintained in a predetermined state.

【0025】さらに、前記端子リード16の上面、下面
のダムバー18の形成されるべき位置に凹形状の前記溝
17を設けているので、前記ダムバー18が前記端子リ
ードの板厚と同じであっても前記溝17に前記レジスト
が充填され前記端子リード間のレジストと連結された状
態を形成することができ前記端子リード16の挟持が強
固となり次工程における剥離を防止することがてきる。
Further, since the concave groove 17 is provided at a position where the dam bar 18 is to be formed on the upper surface and the lower surface of the terminal lead 16, the dam bar 18 has the same thickness as the terminal lead. Also, the groove 17 is filled with the resist, and a state in which the groove 17 is connected to the resist between the terminal leads can be formed, so that the terminal leads 16 are firmly sandwiched and peeling in the next step can be prevented.

【0026】続いて、前記ダムバーの枠体成形工程Eに
おいては、図4に示すように、真空チャンバー41、サ
ブチャンバー41a内の搬送路の上面側及び下面側に、
ソルダマスクレジストRを巻き出すアンローディング4
2、予熱ロール43、ラミネートロール44、プレスロ
ール45、真空ポンプ46及びガイドロール47、を所
定の位置に配備したラミネータの一例である真空ラミネ
ータ40に、前記形状加工Aで形成された連続体21を
連続搬送し、前記アンローディング42から供給される
前記ソルダマスクレジストRを前記予熱ロール43で加
熱したあと、前記ラミネートロール44で前記連続体2
1の上面側及び下面側より前記ソルダマスクレジストR
を前記チャンバー41、41a内のエァーを前記真空ポ
ンプ46で排出しながら連続体21の所要領域にラミネ
ートする。つづいて、前記ラミネートロール44の下流
に設けた前記プレスローラ45で圧着し、て前記端子リ
ード11のリード間に図5に示すように前記レジストR
を充填被覆した連続体21を形成する。次に、前記レジ
ストRで被覆された前記連続体21の上面、下面の所定
箇所に図示していない前記ダムバー18所要形状のマス
クパターンを密着、露光して前記ダムバー18のレジス
トパターンの硬化層を形成する。しかるのち、図示して
いない前記レジストの未露光部分を除去して図5に示す
前記端子リード16を連結した前記ダムバー18の枠体
が形成されるように構成されている。
Subsequently, in the dam bar frame forming step E, as shown in FIG. 4, the upper and lower sides of the transfer path in the vacuum chamber 41 and the sub-chamber 41a are
Unloading 4 for unwinding solder mask resist R
2. A continuum 21 formed by the shape processing A is provided on a vacuum laminator 40 which is an example of a laminator in which a preheating roll 43, a laminating roll 44, a press roll 45, a vacuum pump 46, and a guide roll 47 are arranged at predetermined positions. Is continuously conveyed, and the solder mask resist R supplied from the unloading 42 is heated by the preheating roll 43, and then the continuous body 2 is laminated by the laminating roll 44.
1 from above and from below.
Is laminated on a required area of the continuous body 21 while the air in the chambers 41 and 41a is exhausted by the vacuum pump 46. Subsequently, pressure is applied by the press roller 45 provided downstream of the laminating roll 44, and the resist R is applied between the leads of the terminal leads 11 as shown in FIG.
Is formed. Next, a mask pattern of a required shape of the dam bar 18 (not shown) is brought into close contact with a predetermined portion of an upper surface and a lower surface of the continuum 21 covered with the resist R and exposed to form a cured layer of the resist pattern of the dam bar 18. Form. Thereafter, the unexposed portion of the resist (not shown) is removed to form a frame of the dam bar 18 to which the terminal leads 16 are connected as shown in FIG.

【0027】このような構成を採用することによって、
従来技術のラミネートの際に前記レジストの境界面に生
じていた気泡Q(図7参照)の発生がなくなり、前記レ
ジストRで前記端子リード16間の空隙をに完全に埋め
ることができる。
By adopting such a configuration,
Bubbles Q (see FIG. 7) generated at the interface of the resist during lamination of the prior art are not generated, and the space between the terminal leads 16 can be completely filled with the resist R.

【0028】続いて、第2の形状加工工程Fにおいて
は、前記内部リードの先端部をつなげた前記バインダー
部材22の除去を行って前記端子リードを所定の長さに
分離形成されるように構成されている。
Subsequently, in the second shape processing step F, the terminal lead is separated and formed to a predetermined length by removing the binder member 22 connected to the tip of the internal lead. Have been.

【0029】以上、本発明の半導体装置用リードフレー
ムの製造方法として、前記第1の形状加工工程A、ダム
バーの枠体成形工程E、第2の形状加工工程Fの構成に
ついて説明したが、図示しない第2の実施例として前記
ダムバーの枠体成形工程Eの下流に紫外線露光工程及び
キュアー工程(熱処理工程)を設けた構成とすることが
できる。このような構成を採用することによって、前記
レジストRの硬化層で形成された前記ダムバー18の輪
郭のグレイ部分(半硬化部分)がなくなり、前記ダムバ
ー18の耐薬品性を著しく向上させることがてきると共
に、加工履歴によって部材中に滞有する残留応力が除去
されて前記端子リード16の反りや捻れなどの変形を防
止することができる。
As described above, as the method of manufacturing a lead frame for a semiconductor device according to the present invention, the configurations of the first shaping step A, the dam bar frame forming step E, and the second shaping step F have been described. As a second embodiment, an ultraviolet exposure step and a curing step (heat treatment step) can be provided downstream of the dam bar frame forming step E. By adopting such a configuration, the gray portion (semi-cured portion) of the contour of the dam bar 18 formed by the cured layer of the resist R is eliminated, and the chemical resistance of the dam bar 18 can be significantly improved. At the same time, the residual stress remaining in the member is removed by the processing history, so that the terminal lead 16 can be prevented from being deformed such as warping or twisting.

【0030】また、図示しない第3の実施例として紫外
線露光工程及びキュアー工程の下流に硫酸浴処理及び温
水浴処理の洗浄工程を設けた構成とすることもできる。
その結果として、表面処理の工程を前記ダムバーの枠体
成形工程Eの下流に設けることができ作業性を向上させ
る共に、前記ダムバー18の清浄度がよくなり品質をが
著しく向上させる。
As a third embodiment (not shown), a cleaning step of a sulfuric acid bath treatment and a hot water bath treatment may be provided downstream of the ultraviolet exposure step and the curing step.
As a result, a surface treatment step can be provided downstream of the dam bar frame forming step E, thereby improving workability and improving the cleanness of the dam bar 18 and significantly improving the quality.

【0031】また、金属メッキ等の表面処理工程は、前
記ダムバーの枠体成形工程Eの上流、下流のいずれで行
ってもよい。
The surface treatment step such as metal plating may be performed either upstream or downstream of the dam bar frame forming step E.

【0032】上記の実施例として、素子搭載部が一体に
形成させれたリードフレームについて説明したが、素子
搭載部を別体に設けたリードフレームの製造にも適用す
ることができる。
Although the above embodiment has been described with reference to a lead frame in which an element mounting portion is integrally formed, the present invention can be applied to the manufacture of a lead frame in which the element mounting portion is provided separately.

【0033】[0033]

【発明の効果】以上の実施例に基づいて説明したよう
に、本発明の半導体装置用リードフレームの製造方法を
用いると、前記端子リード16の位置寸法のでている状
態で前記ダムバー18を形成するので、前記端子リード
の変形がない位置精度のよい半導体装置用リードフレー
ムを提供することができる。
As described with reference to the above embodiment, when the method of manufacturing a lead frame for a semiconductor device according to the present invention is used, the dam bar 18 is formed in a state in which the terminal lead 16 is positioned and dimensioned. Therefore, it is possible to provide a lead frame for a semiconductor device with good positional accuracy without deformation of the terminal leads.

【0034】しかも、従来技術で生じていた気泡の発生
がなくなり、その結果として、不純物の残存がなくなり
清浄度が向上すると共に、樹脂封止部分のクラックの発
生が減少して長期信頼性の高い半導体装置を得る半導体
装置用リードフレームを提供することができる。
In addition, the generation of air bubbles which occurs in the prior art is eliminated, and as a result, there is no impurity remaining, the cleanliness is improved, and the occurrence of cracks in the resin-encapsulated portion is reduced, so that long-term reliability is high. A lead frame for a semiconductor device for obtaining a semiconductor device can be provided.

【0035】さらに、従来技術おける樹脂封止の後で行
っていた前記ダムバー18の除去工程を必要性がなくな
り半導体装置組立の生産効率の向上及びコストの低減を
図ることのできる半導体装置用リードフレームを提供す
ることができる。
Further, the need for the step of removing the dam bar 18 which has been performed after resin sealing in the prior art is eliminated, thereby improving the production efficiency of semiconductor device assembly and reducing costs. Can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の方法で製造された半導体装置用リード
フレームの一実施例に係る平面図である。
FIG. 1 is a plan view of a lead frame for a semiconductor device manufactured by a method according to an embodiment of the present invention.

【図2】本発明の方法の一実施例を示す製造工程図であ
る。
FIG. 2 is a manufacturing process diagram showing one embodiment of the method of the present invention.

【図3】本発明の方法で製造された中間形状の半導体装
置用リードフレームの平面図である。
FIG. 3 is a plan view of an intermediate shape semiconductor device lead frame manufactured by the method of the present invention.

【図4】本発明の真空ラミネーション工程の概要を示す
説明図である。
FIG. 4 is an explanatory view showing an outline of a vacuum lamination process of the present invention.

【図5】本発明の方法で形成したダムバーの接合状態を
示す部分断面図である。
FIG. 5 is a partial cross-sectional view showing a joined state of a dam bar formed by the method of the present invention.

【図6】従来の方法で製造された中間形状の半導体装置
用リードフレームの平面図である。
FIG. 6 is a plan view of an intermediate shape semiconductor device lead frame manufactured by a conventional method.

【図7】従来の方法で形成したダムバーの接合状態を示
す部分断面図である。
FIG. 7 is a partial cross-sectional view showing a joint state of a dam bar formed by a conventional method.

【符号の説明】[Explanation of symbols]

10 半導体装置用リードフレーム 11 素子搭載部 12 ワイヤボンディング領域部 13 内部リード 14 接続端子部 15 外部リード 16 端子リード 17 溝 18 ダムバー 19 外枠 20 位置決めパイロット孔 21 中間形状のリードフレームの連続体 22 バインダー部材 41 真空チャンバー 41a サブチャンバー 42 アンローディング 43 予熱ロール 44 ラミネートロール 45 プレスロール 46 真空ポンプ 47 ガイドロール A 第1の形状加工工程 B 真空ラミネーション工程 C 露光工程 D 現像工程 E ダムバーの枠体成形工程 F 第2の形状加工工程 R 絶縁性の光硬化型ドライフィルム・ソルダマスクレ
ジスト
DESCRIPTION OF SYMBOLS 10 Lead frame for semiconductor devices 11 Element mounting part 12 Wire bonding area part 13 Internal lead 14 Connection terminal part 15 External lead 16 Terminal lead 17 Groove 18 Dam bar 19 Outer frame 20 Positioning pilot hole 21 Intermediate lead frame continuous body 22 Binder Member 41 Vacuum chamber 41a Subchamber 42 Unloading 43 Preheating roll 44 Laminating roll 45 Press roll 46 Vacuum pump 47 Guide roll A First shape processing step B Vacuum lamination step C Exposure step D Development step E Dam bar frame forming step F Second shape processing step R Insulating light-curing dry film / solder mask resist

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−305552(JP,A) 特開 平5−21695(JP,A) 特開 平5−121618(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-1-305552 (JP, A) JP-A-5-21695 (JP, A) JP-A-5-121618 (JP, A) (58) Field (Int.Cl. 7 , DB name) H01L 23/50

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 内部リードと外部リードとから構成され
た複数の端子リードを相互に連結支持すると共に、封止
樹脂の流出を防ぐためのダムバーに絶縁性部材からなる
光硬化型のドライフィルム・ソルダマスクレジスト(以
下ソルダマスクレジストと言う)を硬化して形成した枠
体を用いた半導体装置用リードフレームの製造方法にお
いて、 前記内部リードの先端部がつながるようにバインダー部
材を残し、その周辺の不要部分を除去して前記端子リー
ド等を形成する加工と前記端子リードの上面、下面のい
ずれか一方叉は両方の所定の位置に凹形状の溝を形成す
る加工とを含む所要の中間形状のリードフレームの連続
体を形成する第1の形状加工工程と、該工程で形成され
た前記連続体の上面側及び下面側から前記端子リード間
に前記ソルダマスクレジストを脱泡しつつラミネートし
た連続体を形成する真空ラミネーション工程と前記ラミ
ネートされた連続体の上面及び下面に前記ダムバー所要
のレジストパターンの硬化層を形成する露光工程と前記
ソルダマスクレジストの未露光部分の除去を行って前記
ダムバーを成形する現像工程とを含むダムバーの枠体成
形工程と、前記内部リードを所定長さに形成する加工を
行って前記バインダー部材を除去する第2の形状加工工
程と、を含むことを特徴とする半導体装置用リードフレ
ームの製造方法。
1. A light-curing dry film comprising an insulating member on a dam bar for interconnecting and supporting a plurality of terminal leads formed of an internal lead and an external lead, and for preventing leakage of a sealing resin. In a method of manufacturing a lead frame for a semiconductor device using a frame formed by curing a solder mask resist (hereinafter, referred to as a solder mask resist), a binder member is left so that a tip portion of the internal lead is connected, and a peripheral member is formed. A required intermediate shape including a process of forming the terminal lead and the like by removing an unnecessary portion and a process of forming a concave groove at one or both predetermined positions of the upper surface and the lower surface of the terminal lead. A first shape processing step of forming a continuous body of a lead frame; and the solder between the terminal leads from an upper surface side and a lower surface side of the continuous body formed in the step. A vacuum lamination step of forming a laminated continuum while defoaming the mask resist, an exposure step of forming a hardened layer of the resist pattern required for the dam bar on the upper and lower surfaces of the laminated continuum, A dam bar frame forming step including a developing step of removing the exposed portion to form the dam bar, and a second shape processing of removing the binder member by performing a process of forming the internal lead to a predetermined length. And a method for manufacturing a lead frame for a semiconductor device.
【請求項2】 前記半導体装置用リードフレームに用い
た導電性金属条材として銅系材を用いたことを特徴とす
る請求項1記載の半導体装置用リードフレームの製造方
法。
2. The method for manufacturing a lead frame for a semiconductor device according to claim 1, wherein a copper-based material is used as the conductive metal material used for the lead frame for the semiconductor device.
【請求項3】 前記ダムバーの枠体成形工程の下流に紫
外線露光及びキュアー処理の工程(熱処理工程)を含む
構成としたことを特徴とする請求項1、2記載の半導体
装置用リードフレームの製造方法。
3. The manufacturing of a lead frame for a semiconductor device according to claim 1, further comprising an ultraviolet exposure and curing step (heat treatment step) downstream of the dam bar frame forming step. Method.
【請求項4】 前記紫外線露光処理及びキュアー処理
(熱処理工程)工程の下流に硫酸洗浄処理及び温水洗浄
処理工程を含む構成としたことを特徴とする請求項3記
載の半導体装置用リードフレームの製造方法。
4. The manufacturing of a lead frame for a semiconductor device according to claim 3, further comprising a sulfuric acid cleaning process and a hot water cleaning process downstream of the ultraviolet exposure process and the curing process (heat treatment process). Method.
JP31131493A 1993-11-16 1993-11-16 Method for manufacturing lead frame for semiconductor device Expired - Fee Related JP3013135B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31131493A JP3013135B2 (en) 1993-11-16 1993-11-16 Method for manufacturing lead frame for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31131493A JP3013135B2 (en) 1993-11-16 1993-11-16 Method for manufacturing lead frame for semiconductor device

Publications (2)

Publication Number Publication Date
JPH0897341A JPH0897341A (en) 1996-04-12
JP3013135B2 true JP3013135B2 (en) 2000-02-28

Family

ID=18015647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31131493A Expired - Fee Related JP3013135B2 (en) 1993-11-16 1993-11-16 Method for manufacturing lead frame for semiconductor device

Country Status (1)

Country Link
JP (1) JP3013135B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090096073A1 (en) * 2007-10-16 2009-04-16 Kabushiki Kaisha Toshiba Semiconductor device and lead frame used for the same
KR101450727B1 (en) 2010-05-20 2014-10-16 주식회사 엘지화학 Printed circuit board comprsing dam for under-fill and manufacturing method of the same
WO2011145828A2 (en) * 2010-05-20 2011-11-24 주식회사 엘지화학 Printed circuit board including a dam for underfills, and method for manufacturing same

Also Published As

Publication number Publication date
JPH0897341A (en) 1996-04-12

Similar Documents

Publication Publication Date Title
JPH08222682A (en) Lead frame and manufacturing method thereof
JP2000294715A (en) Semiconductor device and manufacture thereof
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP3013135B2 (en) Method for manufacturing lead frame for semiconductor device
JP2003031753A (en) Semiconductor device and manufacturing method therefor
JP2632456B2 (en) Lead frame manufacturing method
KR20190010603A (en) Wiring member for multi-row type semiconductor device and manufacturing method thereof
KR102570204B1 (en) Wiring member for multi-row type semiconductor device and manufacturing method thereof
JP6485777B2 (en) Wiring member for multi-row type semiconductor device and manufacturing method thereof
CN218101253U (en) Pre-molded lead frame for semiconductor device and semiconductor device
JP3115807B2 (en) Semiconductor device
JP2524645B2 (en) Lead frame and manufacturing method thereof
JP2539548B2 (en) Method for manufacturing lead frame for semiconductor device
KR102570205B1 (en) Wiring member for multi-row type semiconductor device and manufacturing method thereof
KR100243370B1 (en) Method of fabricating semiconductor lead frame
JP3076950B2 (en) Method for manufacturing lead frame for semiconductor device
JP3358313B2 (en) Lead frame manufacturing method
JPH0730054A (en) Manufacture of lead frame
JP2002299387A (en) Tape carrier for semiconductor device and its manufacturing method
JPH09307055A (en) Dam bar-free lead frame member
JPH08335661A (en) Resin-sealed type semiconductor device
JPH04361539A (en) Semiconductor device and manufacture thereof
JP2017216366A (en) Wiring member for multi-row type semiconductor device, and method of manufacturing the same
JPH0389539A (en) Lead frame and semiconductor device using thereof and manufacture of semiconductor device
JPH03284868A (en) Lead frame and semiconductor device using the same

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20071217

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20081217

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20091217

LAPS Cancellation because of no payment of annual fees