JPH08203919A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08203919A JPH08203919A JP2604095A JP2604095A JPH08203919A JP H08203919 A JPH08203919 A JP H08203919A JP 2604095 A JP2604095 A JP 2604095A JP 2604095 A JP2604095 A JP 2604095A JP H08203919 A JPH08203919 A JP H08203919A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- conductivity type
- polycrystalline silicon
- impurity ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 エッチングによるダメージを生じることなく
エミッタ形成窓を形成し、これにより特性の劣化を防止
しうるＢＳＡトランジスタの製造方法を提供する。 【構成】 シリコン基板１にＰ- 領域２、Ｎ+ 領域３、
Ｎ- 領域４をエピタキシャル成長させたあと、多結晶シ
リコン膜６、窒化シリコン膜７を堆積させ、窒化シリコ
ン膜７に開口部８を設ける。そして残りの窒化シリコン
膜７を酸化防止膜として、開口部８内の多結晶シリコン
膜６を選択酸化した後、多結晶シリコン膜６及び選択酸
化膜の内部へボロンイオンを注入する。そして選択酸化
膜９をウェットエッチングで除去し、エミッタ形成窓を
形成する。このようにウェットエッチングでエミッタ形
成窓を形成するので、選択酸化膜９が除去されたあとの
シリコン表面が受けるダメージは小さい。
エミッタ形成窓を形成し、これにより特性の劣化を防止
しうるＢＳＡトランジスタの製造方法を提供する。 【構成】 シリコン基板１にＰ- 領域２、Ｎ+ 領域３、
Ｎ- 領域４をエピタキシャル成長させたあと、多結晶シ
リコン膜６、窒化シリコン膜７を堆積させ、窒化シリコ
ン膜７に開口部８を設ける。そして残りの窒化シリコン
膜７を酸化防止膜として、開口部８内の多結晶シリコン
膜６を選択酸化した後、多結晶シリコン膜６及び選択酸
化膜の内部へボロンイオンを注入する。そして選択酸化
膜９をウェットエッチングで除去し、エミッタ形成窓を
形成する。このようにウェットエッチングでエミッタ形
成窓を形成するので、選択酸化膜９が除去されたあとの
シリコン表面が受けるダメージは小さい。
Description
【０００１】
【産業上の利用分野】本発明は、特にＢＳＡ（BSG Self
-Aligned）トランジスタの製造に好適な半導体装置の製
造方法に関するものである。
-Aligned）トランジスタの製造に好適な半導体装置の製
造方法に関するものである。
【０００２】
【従来の技術】ＢＳＡ技術は、バイポーラトランジスタ
において、ＢＳＧ（Boron-Silicate Glass）膜を、サイ
ドウォールとしてだけでなく、ベース領域のための不純
物の拡散源としても利用することを特徴とする技術であ
る。かかるＢＳＡ技術については、例えば、H.Takemura
et al.,“BSA Technology for Sub-100nm Deep Base B
ipolar Transistors”IEEE Int. Electron Devices Mee
ting, pp.375-378, 1987において説明されている。上記
文献によれば、ＢＳＡ技術を用いることにより、ベース
接合の深さが１００ｎｍ以下となるセルフアラインメン
ト型バイポーラトランジスタが実現でき、更に、セルフ
アラインメント型バイポーラトランジスタの水平方向及
び垂直方向の寸法を縮小する際の問題を解決することが
できる。
において、ＢＳＧ（Boron-Silicate Glass）膜を、サイ
ドウォールとしてだけでなく、ベース領域のための不純
物の拡散源としても利用することを特徴とする技術であ
る。かかるＢＳＡ技術については、例えば、H.Takemura
et al.,“BSA Technology for Sub-100nm Deep Base B
ipolar Transistors”IEEE Int. Electron Devices Mee
ting, pp.375-378, 1987において説明されている。上記
文献によれば、ＢＳＡ技術を用いることにより、ベース
接合の深さが１００ｎｍ以下となるセルフアラインメン
ト型バイポーラトランジスタが実現でき、更に、セルフ
アラインメント型バイポーラトランジスタの水平方向及
び垂直方向の寸法を縮小する際の問題を解決することが
できる。
【０００３】図１０〜図１６は、ＢＳＡトランジスタの
一般的な製造工程を順を追って示した断面図であり、以
下で、これらの図を参照して、ＢＳＡトランジスタの製
造方法を簡単に説明する。
一般的な製造工程を順を追って示した断面図であり、以
下で、これらの図を参照して、ＢＳＡトランジスタの製
造方法を簡単に説明する。
【０００４】まず、図１０に示すように、シリコン（S
i）基板１０１上に、Ｐ- 領域１０２、Ｎ+ 領域１０
３、Ｎ- 領域１０４を順次エピタキシャル成長させたあ
と、素子分離絶縁膜１０５を形成する。次に、この表面
全体に多結晶シリコン膜１０６を堆積させ、ボロンをイ
オン注入して導電形をＰ+ とし、更にその上に酸化シリ
コン膜１０７を堆積させる。
i）基板１０１上に、Ｐ- 領域１０２、Ｎ+ 領域１０
３、Ｎ- 領域１０４を順次エピタキシャル成長させたあ
と、素子分離絶縁膜１０５を形成する。次に、この表面
全体に多結晶シリコン膜１０６を堆積させ、ボロンをイ
オン注入して導電形をＰ+ とし、更にその上に酸化シリ
コン膜１０７を堆積させる。
【０００５】その後、フォトリソグラフィ及びエッチン
グによって、酸化シリコン膜１０７の一部を除去し、図
１１に示すように、開口部１０８を形成する。更に、開
口部１０８を設けた酸化シリコン膜１０７をマスクとし
て、第一の多結晶シリコン膜１０６をドライエッチング
し、図１２に示すようなエミッタ形成窓１０９を形成す
る。
グによって、酸化シリコン膜１０７の一部を除去し、図
１１に示すように、開口部１０８を形成する。更に、開
口部１０８を設けた酸化シリコン膜１０７をマスクとし
て、第一の多結晶シリコン膜１０６をドライエッチング
し、図１２に示すようなエミッタ形成窓１０９を形成す
る。
【０００６】その後、ドライブ・イン工程を経て、図１
３に示すように、多結晶シリコン膜１０６の下部領域１
１０の導電形をＰ++とし、更に、表面全体にＢＳＧ膜１
１２を堆積させる。その後、ＲＴＡ（Rapid Thermal An
nealing ）を行うことにより、図１４に示すように、Ｂ
ＳＧ膜１１２の下部領域１１１の導電形をＰ- とする。
この下部領域１１１は、バイポーラトランジスタのベー
ス領域となる。このとき、ＢＳＧ膜１１２は、ベース領
域１１１内へ拡散するボロンイオンの拡散源として利用
される。
３に示すように、多結晶シリコン膜１０６の下部領域１
１０の導電形をＰ++とし、更に、表面全体にＢＳＧ膜１
１２を堆積させる。その後、ＲＴＡ（Rapid Thermal An
nealing ）を行うことにより、図１４に示すように、Ｂ
ＳＧ膜１１２の下部領域１１１の導電形をＰ- とする。
この下部領域１１１は、バイポーラトランジスタのベー
ス領域となる。このとき、ＢＳＧ膜１１２は、ベース領
域１１１内へ拡散するボロンイオンの拡散源として利用
される。
【０００７】更に、図１５に示すように、エミッタ形成
窓１０９のサイドウォールとなる部分１１２ａだけを残
し、ＲＩＥ（Reactive Ion Etching）技術を用いてＢＳ
Ｇ膜１１２を除去する。そして図１６に示すように、エ
ミッタ電極として、砒素イオンを注入した多結晶シリコ
ン層１１４を堆積させたあと、再びＲＴＡを実行する。
このＲＴＡによって、多結晶シリコン層１１４から砒素
イオンがその下部領域に注入され、ベース領域１１１の
上層部分に、エミッタ領域となるＮ+ 領域１１５が形成
される。これにより、非常に浅いエミッタ接合が得られ
る。
窓１０９のサイドウォールとなる部分１１２ａだけを残
し、ＲＩＥ（Reactive Ion Etching）技術を用いてＢＳ
Ｇ膜１１２を除去する。そして図１６に示すように、エ
ミッタ電極として、砒素イオンを注入した多結晶シリコ
ン層１１４を堆積させたあと、再びＲＴＡを実行する。
このＲＴＡによって、多結晶シリコン層１１４から砒素
イオンがその下部領域に注入され、ベース領域１１１の
上層部分に、エミッタ領域となるＮ+ 領域１１５が形成
される。これにより、非常に浅いエミッタ接合が得られ
る。
【０００８】このとき、同時に、サイドウォールのＢＳ
Ｇ１１２ａからもボロンがサイドウォールの下部の層へ
拡散されるため、サイドウォール１１２ａの下部にはＰ
+ 領域１１３が形成される。そして、このＰ+ 領域１１
３によってＰ++領域１１０とＰ- のベース領域１１１と
が電気的に接続される。こうして、ＢＳＡトランジスタ
が得られる。
Ｇ１１２ａからもボロンがサイドウォールの下部の層へ
拡散されるため、サイドウォール１１２ａの下部にはＰ
+ 領域１１３が形成される。そして、このＰ+ 領域１１
３によってＰ++領域１１０とＰ- のベース領域１１１と
が電気的に接続される。こうして、ＢＳＡトランジスタ
が得られる。
【０００９】
【発明が解決しようとする課題】ところで、上で説明し
たＢＳＡトランジスタの製造方法では、ドライエッチン
グで多結晶シリコン膜１０６を除去することによって、
エミッタ形成窓１０９を形成するので、ドライエッチン
グの際に、エミッタ形成窓１０９の下部のシリコン基板
にダメージが生じることがある。この部分は、バイポー
ラトランジスタのベース及びエミッタ接合を形成する部
分であり、かかるダメージが生じると、これに起因して
接合リークが発生することがあり、最終的に得られるト
ランジスタの特性も劣化するという問題がある。
たＢＳＡトランジスタの製造方法では、ドライエッチン
グで多結晶シリコン膜１０６を除去することによって、
エミッタ形成窓１０９を形成するので、ドライエッチン
グの際に、エミッタ形成窓１０９の下部のシリコン基板
にダメージが生じることがある。この部分は、バイポー
ラトランジスタのベース及びエミッタ接合を形成する部
分であり、かかるダメージが生じると、これに起因して
接合リークが発生することがあり、最終的に得られるト
ランジスタの特性も劣化するという問題がある。
【００１０】本発明は、上記事情に基づいてなされたも
のであり、エッチングによるダメージを生じることなく
エミッタ形成窓を形成し、これにより特性の劣化を防止
しうるＢＳＡトランジスタの製造方法を提供することを
目的とするものである。
のであり、エッチングによるダメージを生じることなく
エミッタ形成窓を形成し、これにより特性の劣化を防止
しうるＢＳＡトランジスタの製造方法を提供することを
目的とするものである。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めの請求項１記載の発明は、表層部が第一の導電形とさ
れたシリコン基板上に第一の多結晶シリコン膜を形成す
る工程と、前記第一の多結晶シリコン膜の上に窒化シリ
コン膜を形成する工程と、前記窒化シリコン膜の一部を
除去して開口部を設け、前記第一の多結晶シリコン膜を
露出させる工程と、前記窒化シリコン膜を酸化防止膜と
して、露出された前記第一の多結晶シリコン膜を選択酸
化して選択酸化膜を形成する工程と、前記第一の多結晶
シリコン膜中に不純物イオンを注入して前記第一の導電
形とは異なる第二の導電形とする工程と、ウェットエッ
チングによって前記選択酸化膜を除去し、エミッタ形成
窓を形成する工程と、前記エミッタ形成窓を含む表面全
体に不純物イオンを含む絶縁膜を堆積させる工程と、前
記第一の多結晶シリコン膜中の不純物イオンを前記シリ
コン基板の表層部の第一の領域に拡散させて第一の領域
を第二の導電形にするとともに、前記絶縁膜中の不純物
イオンを前記シリコン基板の表層部の第二の領域に拡散
させて第二の領域を第二の導電形にする工程と、エミッ
タ形成窓内のサイドウォールとなる部分を残して前記絶
縁膜を除去する工程と、前記エミッタ形成窓の内部を含
む表面全体に、第一の導電形とされた第二の多結晶シリ
コン膜を形成する工程と、前記第二の多結晶シリコン膜
中の不純物イオンを前記第二の領域の表層部の第三の領
域に拡散させて第一の導電形にするとともに、前記サイ
ドウォールの中の不純物イオンを前記シリコン基板中に
拡散させて前記第一の領域と第二の領域をつなぐ部分を
第二の導電形とする工程と、を具備し、第一の導電形で
ある前記シリコン基板の表層部をコレクタ、第二の導電
形である前記一及び第二の領域をベース、第一の導電形
である前記第三の領域をエミッタとするトランジスタを
作製することを特徴とするものである。
めの請求項１記載の発明は、表層部が第一の導電形とさ
れたシリコン基板上に第一の多結晶シリコン膜を形成す
る工程と、前記第一の多結晶シリコン膜の上に窒化シリ
コン膜を形成する工程と、前記窒化シリコン膜の一部を
除去して開口部を設け、前記第一の多結晶シリコン膜を
露出させる工程と、前記窒化シリコン膜を酸化防止膜と
して、露出された前記第一の多結晶シリコン膜を選択酸
化して選択酸化膜を形成する工程と、前記第一の多結晶
シリコン膜中に不純物イオンを注入して前記第一の導電
形とは異なる第二の導電形とする工程と、ウェットエッ
チングによって前記選択酸化膜を除去し、エミッタ形成
窓を形成する工程と、前記エミッタ形成窓を含む表面全
体に不純物イオンを含む絶縁膜を堆積させる工程と、前
記第一の多結晶シリコン膜中の不純物イオンを前記シリ
コン基板の表層部の第一の領域に拡散させて第一の領域
を第二の導電形にするとともに、前記絶縁膜中の不純物
イオンを前記シリコン基板の表層部の第二の領域に拡散
させて第二の領域を第二の導電形にする工程と、エミッ
タ形成窓内のサイドウォールとなる部分を残して前記絶
縁膜を除去する工程と、前記エミッタ形成窓の内部を含
む表面全体に、第一の導電形とされた第二の多結晶シリ
コン膜を形成する工程と、前記第二の多結晶シリコン膜
中の不純物イオンを前記第二の領域の表層部の第三の領
域に拡散させて第一の導電形にするとともに、前記サイ
ドウォールの中の不純物イオンを前記シリコン基板中に
拡散させて前記第一の領域と第二の領域をつなぐ部分を
第二の導電形とする工程と、を具備し、第一の導電形で
ある前記シリコン基板の表層部をコレクタ、第二の導電
形である前記一及び第二の領域をベース、第一の導電形
である前記第三の領域をエミッタとするトランジスタを
作製することを特徴とするものである。
【００１２】請求項２記載の発明は、請求項１記載の発
明において、前記不純物イオンを含む絶縁膜は、ＢＳＧ
（Boron-Silicate Glass）膜であることを特徴とするも
のである。
明において、前記不純物イオンを含む絶縁膜は、ＢＳＧ
（Boron-Silicate Glass）膜であることを特徴とするも
のである。
【００１３】請求項３記載の発明は、請求項１又は２記
載の発明において、前記不純物イオンを注入する工程
は、前記不純物イオンに付与するエネルギーの範囲を、
前記不純物イオンが前記選択酸化膜を突き抜けず、か
つ、前記絶縁膜を突き抜けて前記第一の多結晶シリコン
膜に達する範囲としたイオン注入によって行うことを特
徴とするものである。
載の発明において、前記不純物イオンを注入する工程
は、前記不純物イオンに付与するエネルギーの範囲を、
前記不純物イオンが前記選択酸化膜を突き抜けず、か
つ、前記絶縁膜を突き抜けて前記第一の多結晶シリコン
膜に達する範囲としたイオン注入によって行うことを特
徴とするものである。
【００１４】
【作用】請求項１記載の発明は、前記の構成により、エ
ミッタ形成窓は、窒化シリコン膜の一部を除去して開口
部を設け、第一の多結晶シリコン膜を露出させ、窒化シ
リコン膜を酸化防止膜として、露出された第一の多結晶
シリコン膜を選択酸化して選択酸化膜を形成し、第一の
多結晶シリコン膜中に不純物イオンを注入して第一の導
電形とは異なる第二の導電形とした後、ウェットエッチ
ングによって選択酸化膜を除去し、エミッタ形成窓を形
成することによって形成される。このため、エミッタ形
成窓を形成するためにドライエッチングは不要であり、
シリコン基板の表層部が受けるダメージは非常に小さく
なる。
ミッタ形成窓は、窒化シリコン膜の一部を除去して開口
部を設け、第一の多結晶シリコン膜を露出させ、窒化シ
リコン膜を酸化防止膜として、露出された第一の多結晶
シリコン膜を選択酸化して選択酸化膜を形成し、第一の
多結晶シリコン膜中に不純物イオンを注入して第一の導
電形とは異なる第二の導電形とした後、ウェットエッチ
ングによって選択酸化膜を除去し、エミッタ形成窓を形
成することによって形成される。このため、エミッタ形
成窓を形成するためにドライエッチングは不要であり、
シリコン基板の表層部が受けるダメージは非常に小さく
なる。
【００１５】請求項２記載の発明は、前記の構成によ
り、ＢＳＧ膜は不純物イオンとしてボロンを含んでお
り、これがシリコン中に拡散されることにより、シリコ
ンの導電形はＰ形となる。したがって、第一の導電形は
Ｎ形、第二の導電形はＰ形となる。
り、ＢＳＧ膜は不純物イオンとしてボロンを含んでお
り、これがシリコン中に拡散されることにより、シリコ
ンの導電形はＰ形となる。したがって、第一の導電形は
Ｎ形、第二の導電形はＰ形となる。
【００１６】請求項３記載の発明は、前記の構成によ
り、イオン注入の際の不純物イオンに付与するエネルギ
ーの範囲を、不純物イオンが選択酸化膜を突き抜けず、
かつ、絶縁膜を突き抜けて第一の多結晶シリコン膜に達
する範囲とすることで、選択酸化膜の下部のシリコンの
導電形に影響を与えずに、第一の多結晶シリコン膜を有
効に第二の導電形とすることができる。
り、イオン注入の際の不純物イオンに付与するエネルギ
ーの範囲を、不純物イオンが選択酸化膜を突き抜けず、
かつ、絶縁膜を突き抜けて第一の多結晶シリコン膜に達
する範囲とすることで、選択酸化膜の下部のシリコンの
導電形に影響を与えずに、第一の多結晶シリコン膜を有
効に第二の導電形とすることができる。
【００１７】
【実施例】以下に図１〜図９を参照して、本発明の一実
施例について説明する。ここで図１〜図９は、本実施例
のＢＳＡトランジスタの製造方法を工程順に示した断面
図である。
施例について説明する。ここで図１〜図９は、本実施例
のＢＳＡトランジスタの製造方法を工程順に示した断面
図である。
【００１８】まず、図１に示すように、シリコン基板１
上に、Ｐ- 領域２、Ｎ+ 領域３、Ｎ- 領域４を順次エピ
タキシャル成長させて、素子分離絶縁膜５を形成する。
そして、図２に示すように、この上に第一の多結晶シリ
コン膜である多結晶シリコン膜６を堆積させ、ボロンを
注入して導電形をＰ形とし、その上に窒化シリコン膜７
を堆積させる。その後、フォトリソグラフィ及びエッチ
ングによって前記窒化シリコン膜７の一部を除去するこ
とにより、図３に示すように、窒化シリコン膜の開口部
８を形成する。
上に、Ｐ- 領域２、Ｎ+ 領域３、Ｎ- 領域４を順次エピ
タキシャル成長させて、素子分離絶縁膜５を形成する。
そして、図２に示すように、この上に第一の多結晶シリ
コン膜である多結晶シリコン膜６を堆積させ、ボロンを
注入して導電形をＰ形とし、その上に窒化シリコン膜７
を堆積させる。その後、フォトリソグラフィ及びエッチ
ングによって前記窒化シリコン膜７の一部を除去するこ
とにより、図３に示すように、窒化シリコン膜の開口部
８を形成する。
【００１９】次に、窒化シリコン膜７を酸化防止膜とし
て、窒化シリコン膜７の開口部８によって露出している
部分の多結晶シリコン膜６を選択酸化することにより、
図４に示すような多結晶シリコンの選択酸化膜９を形成
する。このとき、多結晶シリコン膜６が下のＮ+ 領域に
達する部分まで十分に選択酸化を行うこと、言い換える
と、選択酸化されない多結晶シリコン膜６が完全に分離
されるまで行うことに注意する。
て、窒化シリコン膜７の開口部８によって露出している
部分の多結晶シリコン膜６を選択酸化することにより、
図４に示すような多結晶シリコンの選択酸化膜９を形成
する。このとき、多結晶シリコン膜６が下のＮ+ 領域に
達する部分まで十分に選択酸化を行うこと、言い換える
と、選択酸化されない多結晶シリコン膜６が完全に分離
されるまで行うことに注意する。
【００２０】その後、不純物イオンの注入を行い、図５
に示すように多結晶シリコン膜６内に不純物１０を導入
する。このとき用いる不純物イオンは、ボロンイオンで
ある。ところで、この不純物注入を行う場合、エネルギ
ーを所定の範囲に制御することが重要である。すなわ
ち、注入される不純物のエネルギーは、不純物が選択酸
化膜９を突き抜けない範囲であるとともに、窒化シリコ
ン膜６を突き抜けて多結晶シリコン膜６に達する範囲で
ある、という条件を満たすものとする。これにより、選
択酸化膜９に照射されたボロンイオンは、シリコン基板
のＮ- 領域４へは達せず、選択酸化膜９の内部に止ま
る。
に示すように多結晶シリコン膜６内に不純物１０を導入
する。このとき用いる不純物イオンは、ボロンイオンで
ある。ところで、この不純物注入を行う場合、エネルギ
ーを所定の範囲に制御することが重要である。すなわ
ち、注入される不純物のエネルギーは、不純物が選択酸
化膜９を突き抜けない範囲であるとともに、窒化シリコ
ン膜６を突き抜けて多結晶シリコン膜６に達する範囲で
ある、という条件を満たすものとする。これにより、選
択酸化膜９に照射されたボロンイオンは、シリコン基板
のＮ- 領域４へは達せず、選択酸化膜９の内部に止ま
る。
【００２１】次に、フッ化水素（ＨＦ）溶液によるウェ
ットエッチングによって、選択酸化膜９を除去し、図６
に示すようなエミッタ形成窓１１を形成する。このよう
に、本実施例では、エミッタ形成窓１１を形成する際に
ウェットエッチングが用いられ、ドライエッチングは行
なわない。したがって、エミッタ接合が形成される前の
Ｎ+ 領域４のシリコン表面４ａに生じるダメージは、従
来に比べ、極めて小さい。
ットエッチングによって、選択酸化膜９を除去し、図６
に示すようなエミッタ形成窓１１を形成する。このよう
に、本実施例では、エミッタ形成窓１１を形成する際に
ウェットエッチングが用いられ、ドライエッチングは行
なわない。したがって、エミッタ接合が形成される前の
Ｎ+ 領域４のシリコン表面４ａに生じるダメージは、従
来に比べ、極めて小さい。
【００２２】そして、図７に示すように、表面全体にＢ
ＳＧ膜１３を堆積させた後、ＲＴＡを行う。このＲＴＡ
によって、エミッタ形成窓内のＢＳＧ膜１３の下部の領
域１４には、ＢＳＧ膜１３からボロンイオンが拡散され
て、Ｐ- 領域が形成される。また、多結晶シリコン膜６
の下部領域１５へは、既に多結晶シリコン膜６内にイオ
ン注入されているボロンイオン１０が拡散されて、Ｐ++
領域が形成される。
ＳＧ膜１３を堆積させた後、ＲＴＡを行う。このＲＴＡ
によって、エミッタ形成窓内のＢＳＧ膜１３の下部の領
域１４には、ＢＳＧ膜１３からボロンイオンが拡散され
て、Ｐ- 領域が形成される。また、多結晶シリコン膜６
の下部領域１５へは、既に多結晶シリコン膜６内にイオ
ン注入されているボロンイオン１０が拡散されて、Ｐ++
領域が形成される。
【００２３】このあと、図８に示すように、異方性エッ
チングによって、エミッタ形成窓１１の中のサイドウォ
ール１６となる部分だけを残して、ＢＳＧ膜１３を除去
する。この後は、図１６の説明で述べたのと同様の方法
で、第二の多結晶シリコン膜である多結晶シリコン膜１
７、Ｐ+ 領域１８、Ｎ+ 領域１９を形成し、最終的に図
１７に示すようなＢＳＡトランジスタを得る。
チングによって、エミッタ形成窓１１の中のサイドウォ
ール１６となる部分だけを残して、ＢＳＧ膜１３を除去
する。この後は、図１６の説明で述べたのと同様の方法
で、第二の多結晶シリコン膜である多結晶シリコン膜１
７、Ｐ+ 領域１８、Ｎ+ 領域１９を形成し、最終的に図
１７に示すようなＢＳＡトランジスタを得る。
【００２４】尚、本発明は、上記実施例に限定されるも
のではなく、その要旨の範囲内で種々の変更が可能であ
る。
のではなく、その要旨の範囲内で種々の変更が可能であ
る。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
窒化シリコン膜の一部を除去して開口部を設け、第一の
多結晶シリコン膜を露出させ、窒化シリコン膜を酸化防
止膜として、露出された第一の多結晶シリコン膜を選択
酸化して選択酸化膜を形成し、第一の多結晶シリコン膜
中に不純物イオンを注入して第一の導電形とは異なる第
二の導電形としたあと、ウェットエッチングによって選
択酸化膜を除去し、エミッタ形成窓を形成することによ
って、エミッタ形成窓が形成されるので、エミッタ形成
窓を形成する際にドライエッチングを行う必要がなく、
したがって、エミッタ接合が形成されるシリコンの表面
に生じるダメージは極めて少なく、最終的にＢＳＡトラ
ンジスタを完成したときに接合リークが生じる割合は極
めて小さく、したがって、歩留りが高く安定した特性を
有するＢＳＡトランジスタが得られる半導体装置の製造
方法を提供することができる。
窒化シリコン膜の一部を除去して開口部を設け、第一の
多結晶シリコン膜を露出させ、窒化シリコン膜を酸化防
止膜として、露出された第一の多結晶シリコン膜を選択
酸化して選択酸化膜を形成し、第一の多結晶シリコン膜
中に不純物イオンを注入して第一の導電形とは異なる第
二の導電形としたあと、ウェットエッチングによって選
択酸化膜を除去し、エミッタ形成窓を形成することによ
って、エミッタ形成窓が形成されるので、エミッタ形成
窓を形成する際にドライエッチングを行う必要がなく、
したがって、エミッタ接合が形成されるシリコンの表面
に生じるダメージは極めて少なく、最終的にＢＳＡトラ
ンジスタを完成したときに接合リークが生じる割合は極
めて小さく、したがって、歩留りが高く安定した特性を
有するＢＳＡトランジスタが得られる半導体装置の製造
方法を提供することができる。
【図１】シリコン基板にＰ- 領域、Ｎ+ 領域、Ｎ- 領域
を順次堆積形成した状態を示す断面図である。
を順次堆積形成した状態を示す断面図である。
【図２】図１の示す層の上に多結晶シリコン膜及び窒化
シリコン膜を形成した状態を示す、ＢＳＡトランジスタ
の製造過程の断面図である。
シリコン膜を形成した状態を示す、ＢＳＡトランジスタ
の製造過程の断面図である。
【図３】図２の窒化シリコン膜に開口部を設けた状態を
示す、ＢＳＡトランジスタの製造過程の断面図である。
示す、ＢＳＡトランジスタの製造過程の断面図である。
【図４】選択酸化膜を形成した状態を示す、ＢＳＡトラ
ンジスタの製造過程の断面図である。
ンジスタの製造過程の断面図である。
【図５】多結晶シリコン膜内に、不純物イオンを注入し
た状態を示す断面図である。
た状態を示す断面図である。
【図６】選択酸化膜を除去した状態を示す断面図であ
る。
る。
【図７】ＢＳＧ膜を堆積させた状態を示す断面図であ
る。
る。
【図８】サイドウォールを残してＢＳＧ膜を除去した状
態を示す断面図である。
態を示す断面図である。
【図９】本発明の一実施例の方法によって作製したＢＳ
Ａトランジスタを示す断面図である。
Ａトランジスタを示す断面図である。
【図１０】シリコン基板の上に多結晶シリコン膜及び酸
化シリコン膜を形成した状態を示す、従来の製造方法を
説明するための断面図である。
化シリコン膜を形成した状態を示す、従来の製造方法を
説明するための断面図である。
【図１１】図１０の酸化シリコン膜の一部を除去して開
口部を設けた状態を示す断面図である。
口部を設けた状態を示す断面図である。
【図１２】図１１の開口部に露出する多結晶シリコン膜
を除去した状態を示す断面図である。
を除去した状態を示す断面図である。
【図１３】図１２の層の上にＢＳＧ膜を堆積させた状態
を示す断面図である。
を示す断面図である。
【図１４】ＲＴＡによって不純物をシリコン層に拡散さ
せた状態を示す断面図である。
せた状態を示す断面図である。
【図１５】図１４の状態からサイドウォールを残してＢ
ＳＧ膜を除去した状態を示す断面図である。
ＳＧ膜を除去した状態を示す断面図である。
【図１６】従来の方法によって作製されたＢＳＡトラン
ジスタを示す断面図である。
ジスタを示す断面図である。
１、１０１ シリコン基板 ２、１０２ Ｐ- 領域 ３、１０３ Ｎ+ 領域 ４、１０４ Ｎ- 領域 ５、１０５ 素子分離絶縁膜 ６、１０６ 多結晶シリコン膜 ７ 窒化シリコン膜 ８、１０８ 開口部 ９ 選択酸化膜 １０ ボロンイオン １１、１０９ エミッタ形成窓 １３、１１２ ＢＳＧ膜 １４、１１１ Ｐ- 領域 １５、１１０ Ｐ++領域 １６、１１２ａ サイドウォール １７、１１４ 多結晶シリコン膜 １８、１１３ Ｐ+ 領域 １９、１１５ Ｎ+ 領域
Claims (3)
- 【請求項１】 表層部が第一の導電形とされたシリコン
基板上に第一の多結晶シリコン膜を形成する工程と、 前記第一の多結晶シリコン膜の上に窒化シリコン膜を形
成する工程と、 前記窒化シリコン膜の一部を除去して開口部を設け、前
記第一の多結晶シリコン膜を露出させる工程と、 前記窒化シリコン膜を酸化防止膜として、露出された前
記第一の多結晶シリコン膜を選択酸化して選択酸化膜を
形成する工程と、 前記第一の多結晶シリコン膜中に不純物イオンを注入し
て前記第一の導電形とは異なる第二の導電形とする工程
と、 ウェットエッチングによって前記選択酸化膜を除去し、
エミッタ形成窓を形成する工程と、 前記エミッタ形成窓を含む表面全体に不純物イオンを含
む絶縁膜を堆積させる工程と、 前記第一の多結晶シリコン膜中の不純物イオンを前記シ
リコン基板の表層部の第一の領域に拡散させて第一の領
域を第二の導電形にするとともに、前記絶縁膜中の不純
物イオンを前記シリコン基板の表層部の第二の領域に拡
散させて第二の領域を第二の導電形にする工程と、 エミッタ形成窓内のサイドウォールとなる部分を残して
前記絶縁膜を除去する工程と、 前記エミッタ形成窓の内部を含む表面全体に、第一の導
電形とされた第二の多結晶シリコン膜を形成する工程
と、 前記第二の多結晶シリコン膜中の不純物イオンを前記第
二の領域の表層部の第三の領域に拡散させて第一の導電
形にするとともに、前記サイドウォールの中の不純物イ
オンを前記シリコン基板中に拡散させて前記第一の領域
と第二の領域をつなぐ部分を第二の導電形とする工程
と、 を具備し、第一の導電形である前記シリコン基板の表層
部をコレクタ、第二の導電形である前記一及び第二の領
域をベース、第一の導電形である前記第三の領域をエミ
ッタとするトランジスタを作製することを特徴とする半
導体装置の製造方法。 - 【請求項２】 前記不純物イオンを含む絶縁膜は、ＢＳ
Ｇ膜であることを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項３】 前記不純物イオンを注入する工程は、前
記不純物イオンに付与するエネルギーの範囲を、前記不
純物イオンが前記選択酸化膜を突き抜けず、かつ、前記
絶縁膜を突き抜けて前記第一の多結晶シリコン膜に達す
る範囲としたイオン注入によって行うことを特徴とする
請求項１又は２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2604095A JPH08203919A (ja) | 1995-01-20 | 1995-01-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2604095A JPH08203919A (ja) | 1995-01-20 | 1995-01-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08203919A true JPH08203919A (ja) | 1996-08-09 |
Family
ID=12182596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2604095A Withdrawn JPH08203919A (ja) | 1995-01-20 | 1995-01-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08203919A (ja) |
-
1995
- 1995-01-20 JP JP2604095A patent/JPH08203919A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975381A (en) | Method of manufacturing super self-alignment technology bipolar transistor | |
| JPH05160353A (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| JP2910382B2 (ja) | 半導体装置の製造方法 | |
| US5151378A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| JP3005517B2 (ja) | 半導体装置の製造方法 | |
| JPH08203919A (ja) | 半導体装置の製造方法 | |
| US6242295B1 (en) | Method of fabricating a shallow doped region for a shallow junction transistor | |
| JPH0693460B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2763216B2 (ja) | 半導体装置の製造方法 | |
| JP2812298B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JP2644201B2 (ja) | 半導体装置の製造方法 | |
| JPS6140145B2 (ja) | ||
| JP3612193B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPH0555240A (ja) | 半導体装置の製造方法 | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JPH05145025A (ja) | 半導体装置の製造方法 | |
| JPH05347312A (ja) | 半導体装置の製造方法 | |
| JPH0766214A (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPH0613393A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH04250632A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |