JPH08202286A - 電界放射表示装置の接合漏れを減少させる方法および電界放射表示装置の製造方法 - Google Patents
電界放射表示装置の接合漏れを減少させる方法および電界放射表示装置の製造方法Info
- Publication number
- JPH08202286A JPH08202286A JP20176995A JP20176995A JPH08202286A JP H08202286 A JPH08202286 A JP H08202286A JP 20176995 A JP20176995 A JP 20176995A JP 20176995 A JP20176995 A JP 20176995A JP H08202286 A JPH08202286 A JP H08202286A
- Authority
- JP
- Japan
- Prior art keywords
- base plate
- light blocking
- junction
- blocking element
- display screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
- H01J29/04—Cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
- H01J29/06—Screens for shielding; Masks interposed in the electron stream
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/86—Vessels; Containers; Vacuum locks
- H01J29/89—Optical or photographic arrangements structurally combined or co-operating with the vessel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
- H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
- H01J31/123—Flat display tubes
- H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
- H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/319—Circuit elements associated with the emitters by direct integration
Abstract
(57)【要約】
【課題】 改良した接合漏れ特性を有する電界表示装置
（ＦＥＤ）を製作する方法を提供する。 【解決手段】 本方法は、ＦＥＤの陰極ルミネセンス表
示画面とＦＥＤのベースプレート上に形成された半導体
接合部間に光ブロッキング素子を形成することを含む。
光ブロッキング素子は、表示画面で形成された光および
環境内に生成された光が接合部に衝突することから、接
合部を保護する。これにより、接合部の電気的特性は一
定に保持されて、接合部漏れは改善される。光ブロッキ
ング素子は、不透過性光吸収または光反射層として形成
してもよい。さらに、光ブロッキング素子は、ベースプ
レートの所定の領域を保護するためにパターン形成せし
めてもよく、また、相互接続層などとして他の回路機能
を提供することもできる。
（ＦＥＤ）を製作する方法を提供する。 【解決手段】 本方法は、ＦＥＤの陰極ルミネセンス表
示画面とＦＥＤのベースプレート上に形成された半導体
接合部間に光ブロッキング素子を形成することを含む。
光ブロッキング素子は、表示画面で形成された光および
環境内に生成された光が接合部に衝突することから、接
合部を保護する。これにより、接合部の電気的特性は一
定に保持されて、接合部漏れは改善される。光ブロッキ
ング素子は、不透過性光吸収または光反射層として形成
してもよい。さらに、光ブロッキング素子は、ベースプ
レートの所定の領域を保護するためにパターン形成せし
めてもよく、また、相互接続層などとして他の回路機能
を提供することもできる。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的には電界放
射表示装置（ＦＥＤ）に関する。さらに詳しくは、電界
放出表示装置内の接合漏れを防止する方法に関する。
射表示装置（ＦＥＤ）に関する。さらに詳しくは、電界
放出表示装置内の接合漏れを防止する方法に関する。
【０００２】
【従来の技術】コンピュータその他の電子装置が生成し
た情報を画面表示するために最近平面パネル表示装置が
開発されている。一般にこれらの装置は軽量で、従来の
ブラウン管の表示装置よりも消費電力が少ない。平面パ
ネル表示装置の代表例の１つとして知られているもの
に、冷陰極電界放射表示装置（ＦＥＤ）がある。
た情報を画面表示するために最近平面パネル表示装置が
開発されている。一般にこれらの装置は軽量で、従来の
ブラウン管の表示装置よりも消費電力が少ない。平面パ
ネル表示装置の代表例の１つとして知られているもの
に、冷陰極電界放射表示装置（ＦＥＤ）がある。
【０００３】冷陰極電界放射表示装置（ＦＥＤ）は、電
子の放射を利用して陰極ルミネセント画面を照光し、可
視画像を生成する。個々の電界放射セルは、通常、ベー
スプレート上に形成された１つ以上のエミッタ領域を含
んでいる。ベースプレートは、通常、エミッタ領域から
の電子の放射を制御する能動半導体装置を含んでいる。
エミッタ領域は、シリコンなどの材料で形成したベース
プレート上に直接形成してもよく、また、ベースプレー
ト上のレベル間導電層（例えば、ポリシリコン）やレベ
ル間絶縁層（例えば、二酸化硅素、窒化硅素）上に形成
してもよい。ゲート電極構造すなわちグリッドは、通
常、エミッタ領域と関連している。エミッタ領域および
グリッドは、エミッタ領域からファウラー−ノルトハイ
ム電子放射を生じせしめる電圧差を確立するための電源
に接続されている。これらの電子は、けい光塗膜を有す
る表示画面に衝突する。これにより、画面を照光する光
子が放射される。表示画面の１個の画素は、通常１つま
たは数個のエミッタ領域により照光される。
子の放射を利用して陰極ルミネセント画面を照光し、可
視画像を生成する。個々の電界放射セルは、通常、ベー
スプレート上に形成された１つ以上のエミッタ領域を含
んでいる。ベースプレートは、通常、エミッタ領域から
の電子の放射を制御する能動半導体装置を含んでいる。
エミッタ領域は、シリコンなどの材料で形成したベース
プレート上に直接形成してもよく、また、ベースプレー
ト上のレベル間導電層（例えば、ポリシリコン）やレベ
ル間絶縁層（例えば、二酸化硅素、窒化硅素）上に形成
してもよい。ゲート電極構造すなわちグリッドは、通
常、エミッタ領域と関連している。エミッタ領域および
グリッドは、エミッタ領域からファウラー−ノルトハイ
ム電子放射を生じせしめる電圧差を確立するための電源
に接続されている。これらの電子は、けい光塗膜を有す
る表示画面に衝突する。これにより、画面を照光する光
子が放射される。表示画面の１個の画素は、通常１つま
たは数個のエミッタ領域により照光される。
【０００４】ゲート電界放出表示装置（ＦＥＤ）では、
グリッドは、絶縁層により、ベースから分離されてい
る。この絶縁層は、グリッドを支持するとともに、グリ
ッドとベースプレート間の電圧差の破壊を防止する。個
々の電界放射セルは、真空超小型電子３極管と呼ばれる
ことがある。３極管素子は、陰極（電界エミッタ領
域）、陽極（陰極ルミネセント素子）およびゲート（グ
リッド）を含んでいる。Stephen L. Casper およびTyle
r A. Lowrey の米国特許第５，２１０，４７２号、「低
電圧行列アドレス信号が高画素能動電圧を制御する平面
パネル表示装置」には、ＦＥＤを利用した平面パネル表
示装置が記載されている。ＦＥＤを利用した平面パネル
表示装置において、表示画面の照光された画素領域の品
質および鮮明度は、個別の画素領域を照光するエミッタ
領域からの電子の放射を正確に制御するかどうかによっ
て決まる。文字列のような可視画像を形成する際には、
異なるエミッタ領域群を繰り返しオン／オフして、表示
画面上の適切な画素領域を照光しなければならない。希
望の画像を形成するために、隣接する画素領域をオフ状
態に保持したままで、一定の画素領域用のエミッタ領域
内で電子を放射させてもよい。画像を鮮明にするために
は、これらの分離しなければならない画素領域を、オフ
状態に保持することが重要となる。
グリッドは、絶縁層により、ベースから分離されてい
る。この絶縁層は、グリッドを支持するとともに、グリ
ッドとベースプレート間の電圧差の破壊を防止する。個
々の電界放射セルは、真空超小型電子３極管と呼ばれる
ことがある。３極管素子は、陰極（電界エミッタ領
域）、陽極（陰極ルミネセント素子）およびゲート（グ
リッド）を含んでいる。Stephen L. Casper およびTyle
r A. Lowrey の米国特許第５，２１０，４７２号、「低
電圧行列アドレス信号が高画素能動電圧を制御する平面
パネル表示装置」には、ＦＥＤを利用した平面パネル表
示装置が記載されている。ＦＥＤを利用した平面パネル
表示装置において、表示画面の照光された画素領域の品
質および鮮明度は、個別の画素領域を照光するエミッタ
領域からの電子の放射を正確に制御するかどうかによっ
て決まる。文字列のような可視画像を形成する際には、
異なるエミッタ領域群を繰り返しオン／オフして、表示
画面上の適切な画素領域を照光しなければならない。希
望の画像を形成するために、隣接する画素領域をオフ状
態に保持したままで、一定の画素領域用のエミッタ領域
内で電子を放射させてもよい。画像を鮮明にするために
は、これらの分離しなければならない画素領域を、オフ
状態に保持することが重要となる。
【０００５】
【発明が解決しようとする課題】エミッタ領域から突然
電子を放射させる要因の１つは、ＦＥＤ内の半導体接合
部の、けい光表示画面により生成した光子への応答、お
よび周囲環境内に存在する光子（例えば、照明，太陽
光）への応答である。ＦＥＤ内において、各画素領域を
電気的に分離するために、または画素操作用の行列駆動
回路および電流調整回路を構成するために、ｐ／ｎ接合
部を使用することができる。ＦＥＤの操作中、表示画面
で生成された光子の一部および周囲環境からの光子が、
基板上の半導体接合部に衝突することがある。そして、
これが接合部に影響を及ぼして、接合部の電気的特性を
変化させることがある。場合によっては、望ましくない
電流が接合部を流れることにもなる。これは、一種のＦ
ＥＤ内での接合漏れであって、画素領域のアドレスもし
くは活性に悪影響を及ぼして、浮遊放出を招いたり画像
の品質を低下させることがある。
電子を放射させる要因の１つは、ＦＥＤ内の半導体接合
部の、けい光表示画面により生成した光子への応答、お
よび周囲環境内に存在する光子（例えば、照明，太陽
光）への応答である。ＦＥＤ内において、各画素領域を
電気的に分離するために、または画素操作用の行列駆動
回路および電流調整回路を構成するために、ｐ／ｎ接合
部を使用することができる。ＦＥＤの操作中、表示画面
で生成された光子の一部および周囲環境からの光子が、
基板上の半導体接合部に衝突することがある。そして、
これが接合部に影響を及ぼして、接合部の電気的特性を
変化させることがある。場合によっては、望ましくない
電流が接合部を流れることにもなる。これは、一種のＦ
ＥＤ内での接合漏れであって、画素領域のアドレスもし
くは活性に悪影響を及ぼして、浮遊放出を招いたり画像
の品質を低下させることがある。
【０００６】起こり得る状態を図１に示す。図１は、電
界放射表示装置（ＦＥＤ）１３の画素領域１０および隣
接するいずれかの側の画素領域１０’を図解したもので
ある。ＦＥＤ１３は、単結晶ｐ形シリコンなどの材料で
形成された基板１２を有するベースプレート１１を含ん
でいる。複数のエミッタ領域１４は、基板１２のｎ形導
電領域３０上に形成されている。ｐ形基板１２とｎ形導
電領域３０は、ｐ／ｎ接合部を形成している。この種の
接合は、他の回路素子と組合わせることにより、画素領
域１０および１０’への電流の流れを活性化し調節する
ためのＦＥＴなどの電気的装置を形成することができ
る。
界放射表示装置（ＦＥＤ）１３の画素領域１０および隣
接するいずれかの側の画素領域１０’を図解したもので
ある。ＦＥＤ１３は、単結晶ｐ形シリコンなどの材料で
形成された基板１２を有するベースプレート１１を含ん
でいる。複数のエミッタ領域１４は、基板１２のｎ形導
電領域３０上に形成されている。ｐ形基板１２とｎ形導
電領域３０は、ｐ／ｎ接合部を形成している。この種の
接合は、他の回路素子と組合わせることにより、画素領
域１０および１０’への電流の流れを活性化し調節する
ためのＦＥＴなどの電気的装置を形成することができ
る。
【０００７】エミッタ領域１４は、けい光物質１９をコ
ートした陰極ルミネセント表示画面１８に向けて電子２
８を放射するように、形成されている。ゲート電極すな
わちグリッド２０は、絶縁層２２により基板１２から分
離され、且つ、各エミッタ領域を取り囲んでいる。スペ
ーサーとも呼ばれる支持構造体２４は、ベースプレート
１１と表示画面１８との間に置かれている。
ートした陰極ルミネセント表示画面１８に向けて電子２
８を放射するように、形成されている。ゲート電極すな
わちグリッド２０は、絶縁層２２により基板１２から分
離され、且つ、各エミッタ領域を取り囲んでいる。スペ
ーサーとも呼ばれる支持構造体２４は、ベースプレート
１１と表示画面１８との間に置かれている。
【０００８】エミッタ領域１４およびグリッド２０と表
示画面１８間の電圧差は、電源２６によって確立され
る。電子２８は、活性化されたエミッタ領域１４から放
射されて、表示画面１８の対応する画素領域１０内に含
まれているけい光材料から光子を放出させる。特定の画
像を形成するためには、隣接するいずれの側の画素領域
１０’も暗状態のままであって、画素領域１０を照光す
ることを必要とすることもある。
示画面１８間の電圧差は、電源２６によって確立され
る。電子２８は、活性化されたエミッタ領域１４から放
射されて、表示画面１８の対応する画素領域１０内に含
まれているけい光材料から光子を放出させる。特定の画
像を形成するためには、隣接するいずれの側の画素領域
１０’も暗状態のままであって、画素領域１０を照光す
ることを必要とすることもある。
【０００９】しかし、光源３３や太陽光その他の環境要
因により生成された光子３２（即ち光）が基板１２内に
形成されている半導体接合部に衝突した場合に、問題が
生じることがある。さらに、照光された画素領域１０か
ら放出される光子３２が、隣接する画素領域１０’上の
ｎ形導電領域３０に形成されている接合部に衝突するよ
うにすることができる。光子３２は、ＦＥＤ１３のスペ
ーサー２４、グリッド２０および絶縁層２２を通過する
ことができるが、その理由は、これらの層が殆どの光の
波長に対して半透過性を有する材料で形成されているこ
とが多いからである。例えば、スペーサー２４は、カプ
トンや窒化硅素のような半透明ポリイミド樹脂で形成し
てもよい。絶縁層２２は、半透明の二酸化硅素、窒化硅
素またはオキシ窒化硅素で形成してもよい。グリッド２
０は、半透明のポリシリコンで形成してもよい。
因により生成された光子３２（即ち光）が基板１２内に
形成されている半導体接合部に衝突した場合に、問題が
生じることがある。さらに、照光された画素領域１０か
ら放出される光子３２が、隣接する画素領域１０’上の
ｎ形導電領域３０に形成されている接合部に衝突するよ
うにすることができる。光子３２は、ＦＥＤ１３のスペ
ーサー２４、グリッド２０および絶縁層２２を通過する
ことができるが、その理由は、これらの層が殆どの光の
波長に対して半透過性を有する材料で形成されているこ
とが多いからである。例えば、スペーサー２４は、カプ
トンや窒化硅素のような半透明ポリイミド樹脂で形成し
てもよい。絶縁層２２は、半透明の二酸化硅素、窒化硅
素またはオキシ窒化硅素で形成してもよい。グリッド２
０は、半透明のポリシリコンで形成してもよい。
【００１０】表示画面１８から放射された光子や周囲環
境から放射された光子によって露光されると、エミッタ
領域との接合を行なう基板１２上のいくつかの接合部の
特性が変わることがある。その結果、電流が生じて、隣
接する画素領域１０’上のエミッタ領域１４から電子を
放射せしめることがある。この電子の放射により、暗背
景が必要なときにも、隣接する画素領域１０’が照光す
ることになる。このために、画像の品質が低下したり不
鮮明になったりする。分離と活性化の問題にくわえて、
周囲環境からの光および基板１２上の接合部に衝突する
表示画面１８の光は、ＦＥＤセル１３のエミッタ領域１
４への電流のアドレスおよび調整時において、さらに他
の問題を引き起こす。
境から放射された光子によって露光されると、エミッタ
領域との接合を行なう基板１２上のいくつかの接合部の
特性が変わることがある。その結果、電流が生じて、隣
接する画素領域１０’上のエミッタ領域１４から電子を
放射せしめることがある。この電子の放射により、暗背
景が必要なときにも、隣接する画素領域１０’が照光す
ることになる。このために、画像の品質が低下したり不
鮮明になったりする。分離と活性化の問題にくわえて、
周囲環境からの光および基板１２上の接合部に衝突する
表示画面１８の光は、ＦＥＤセル１３のエミッタ領域１
４への電流のアドレスおよび調整時において、さらに他
の問題を引き起こす。
【００１１】発明者等が行なった実験に於ては、接合漏
洩電流は、接合部における種々の照光条件の関数として
研究室で測定されている。接合部の漏れは、電圧約５０
Ｖのとき接合部に向けられた光の強度によるが、暗状態
ではピコアンペア（すなわち、１０−１２アンペア）、
また極めて明るい状態でマイクロアンペア（すなわち、
１０−６アンペア）で表すことができる程度である。し
かし、ＦＥＤでは、比較的に微小な漏洩電流（すなわ
ち、ピコアンペア）でも、画像の品質に悪影響をおよぼ
す。論文「半導体装置の物理学」、Ｓ．Ｍ．Ｓｚｅ著、
版権１９８１年、Ｊｏｈｎ Ｗｉｌｅｙ ａｎｄ Ｓｏ
ｎｓ Ｉｎｃ．，の１．６．１項および１．６．３項に
は、半導体接合部上の光子エネルギーの効果が、簡単に
記載されている。
洩電流は、接合部における種々の照光条件の関数として
研究室で測定されている。接合部の漏れは、電圧約５０
Ｖのとき接合部に向けられた光の強度によるが、暗状態
ではピコアンペア（すなわち、１０−１２アンペア）、
また極めて明るい状態でマイクロアンペア（すなわち、
１０−６アンペア）で表すことができる程度である。し
かし、ＦＥＤでは、比較的に微小な漏洩電流（すなわ
ち、ピコアンペア）でも、画像の品質に悪影響をおよぼ
す。論文「半導体装置の物理学」、Ｓ．Ｍ．Ｓｚｅ著、
版権１９８１年、Ｊｏｈｎ Ｗｉｌｅｙ ａｎｄ Ｓｏ
ｎｓ Ｉｎｃ．，の１．６．１項および１．６．３項に
は、半導体接合部上の光子エネルギーの効果が、簡単に
記載されている。
【００１２】ブラウン管用表示装置を構築するときに
は、画面の内面を鏡面のように仕上げるために、画面ア
ルミニューム処理工程が取り入れられている。このアル
ミ層は視聴者に向けて光を反射するとともに、ブラウン
管の後部から光を遠ざける。Ｎａｔｈａｎｓｏｎらの米
国特許第３，８１４，９６８号は、類似の方法を電界エ
ミッタ陰極に利用して、画面で放射される放射線が光電
陰極およびエミッタ領域に戻らないようにしている。こ
の先行技術の方法の１つの問題点は、電界放射表示装置
では陰極電圧が相対的に低い（例えば、２００Ｖ）こと
である。しかし、これら低電圧で放射された電子は、表
示画面の内面上に形成されたアルミ層を容易に通り抜け
ることはできない。したがって、この方法は、ＦＥＤに
おいて画面および周囲環境からの光子の放射による接合
部の漏れの防止には完全には適したものではない。
は、画面の内面を鏡面のように仕上げるために、画面ア
ルミニューム処理工程が取り入れられている。このアル
ミ層は視聴者に向けて光を反射するとともに、ブラウン
管の後部から光を遠ざける。Ｎａｔｈａｎｓｏｎらの米
国特許第３，８１４，９６８号は、類似の方法を電界エ
ミッタ陰極に利用して、画面で放射される放射線が光電
陰極およびエミッタ領域に戻らないようにしている。こ
の先行技術の方法の１つの問題点は、電界放射表示装置
では陰極電圧が相対的に低い（例えば、２００Ｖ）こと
である。しかし、これら低電圧で放射された電子は、表
示画面の内面上に形成されたアルミ層を容易に通り抜け
ることはできない。したがって、この方法は、ＦＥＤに
おいて画面および周囲環境からの光子の放射による接合
部の漏れの防止には完全には適したものではない。
【００１３】ＦＥＤベースプレートに含まれている半導
体接合部の上にクロムなど不透明な材料で形成した回路
トレースを有するＦＥＤを構築することも、技術上公知
である。例えば、Ｓｍｉｔｈらの米国特許第３，９７
０，８８７号は、このような構造について記載している
（図８）。しかし、これらの回路トレースは、信号を導
くように構築されるものであって、半導体接合部をフォ
トン・ボンバードメントから隔離するために特別に適合
させたものではない。したがって、ほとんどの接合部分
は光子の放射に暴されたままで、その結果生じる接合漏
れを免れることはできない。
体接合部の上にクロムなど不透明な材料で形成した回路
トレースを有するＦＥＤを構築することも、技術上公知
である。例えば、Ｓｍｉｔｈらの米国特許第３，９７
０，８８７号は、このような構造について記載している
（図８）。しかし、これらの回路トレースは、信号を導
くように構築されるものであって、半導体接合部をフォ
トン・ボンバードメントから隔離するために特別に適合
させたものではない。したがって、ほとんどの接合部分
は光子の放射に暴されたままで、その結果生じる接合漏
れを免れることはできない。
【００１４】前述の見地から、ＦＥＤ内の接合漏れを防
止するための改良された方法が、技術上必要とされる。
したがって、本発明の目的は、周囲環境およびＦＥＤの
表示画面で生成された光子がＦＥＤのベースプレートの
半導体接合部に影響を及ぼすのを阻止する光ブロッキン
グ素子を構築するための、改良した方法を提供すること
にある。本発明の別の目的は、ベースプレート上の半導
体接合部を光から保護しまた他の回路機能も果たすこと
ができる不透明層を使用するＦＥＤを構築するための改
良方法を提供することである。本発明のさらに別の目的
は、半導体の大量製造に適合する技術を使用した改良型
接合漏れ特性をＦＥＤに提供することである。
止するための改良された方法が、技術上必要とされる。
したがって、本発明の目的は、周囲環境およびＦＥＤの
表示画面で生成された光子がＦＥＤのベースプレートの
半導体接合部に影響を及ぼすのを阻止する光ブロッキン
グ素子を構築するための、改良した方法を提供すること
にある。本発明の別の目的は、ベースプレート上の半導
体接合部を光から保護しまた他の回路機能も果たすこと
ができる不透明層を使用するＦＥＤを構築するための改
良方法を提供することである。本発明のさらに別の目的
は、半導体の大量製造に適合する技術を使用した改良型
接合漏れ特性をＦＥＤに提供することである。
【００１５】
【課題を解決するための手段】本発明によれば、平面パ
ネル表示装置その他の電子機器用のＦＥＤを構築する改
良方法を提供することができる。この方法は、一般的に
は、ＦＥＤの陰極ルミネセンス表示画面とベースプレー
トとの間に光ブロッキング素子を形成することより成
る。光ブロッキング素子は、ＦＥＤ基板上の半導体接合
部を、周囲環境内および表示画面により生成されてた光
子から保護する。光ブロッキング素子は、光を吸収もし
くは反射するように適合させた不透明層として形成して
もよい。不透明層は、半導体接合部を光子の影響から保
護することに加え、さらに、他の回路機能を果たすこと
もできる。不透明層は、例えば、ＦＥＤ回路構成部品用
のレベル間接続線を形成するようにパターン化すること
もできる。
ネル表示装置その他の電子機器用のＦＥＤを構築する改
良方法を提供することができる。この方法は、一般的に
は、ＦＥＤの陰極ルミネセンス表示画面とベースプレー
トとの間に光ブロッキング素子を形成することより成
る。光ブロッキング素子は、ＦＥＤ基板上の半導体接合
部を、周囲環境内および表示画面により生成されてた光
子から保護する。光ブロッキング素子は、光を吸収もし
くは反射するように適合させた不透明層として形成して
もよい。不透明層は、半導体接合部を光子の影響から保
護することに加え、さらに、他の回路機能を果たすこと
もできる。不透明層は、例えば、ＦＥＤ回路構成部品用
のレベル間接続線を形成するようにパターン化すること
もできる。
【００１６】図解した実施例においては、光ブロッキン
グ素子は、ＦＥＤのベースプレート上に不透明光吸収材
料として堆積形成した。例えば、光吸収性のあるチタン
などの金属をＦＥＤのベースプレート上に堆積させるこ
とができる。その他の適当な不透明材料としては、カー
ボンブラック含浸ポリイミド樹脂、二酸化マンガンおよ
び酸化マンガンなどの絶縁性光吸収材料がある。さら
に、かかる光吸収層は、半導体接合部を含むベースプレ
ート領域のみを保護するように、パターン化してもよ
い。光ブロッキング素子は、また、光を吸収するよりも
むしろ光を反射させるためにアルミなどの材料層で形成
してもよい。
グ素子は、ＦＥＤのベースプレート上に不透明光吸収材
料として堆積形成した。例えば、光吸収性のあるチタン
などの金属をＦＥＤのベースプレート上に堆積させるこ
とができる。その他の適当な不透明材料としては、カー
ボンブラック含浸ポリイミド樹脂、二酸化マンガンおよ
び酸化マンガンなどの絶縁性光吸収材料がある。さら
に、かかる光吸収層は、半導体接合部を含むベースプレ
ート領域のみを保護するように、パターン化してもよ
い。光ブロッキング素子は、また、光を吸収するよりも
むしろ光を反射させるためにアルミなどの材料層で形成
してもよい。
【００１７】本発明のその他の目的、利点および可能性
は、説明を続けるに従って、さらに明らかになるであろ
う。
は、説明を続けるに従って、さらに明らかになるであろ
う。
【００１８】
【発明の実施の形態】図２を参照して、ＦＥＤのエミッ
タ領域４０を図式的に説明する。エミッタ領域４０は、
図示したような１つ以上の鋭角の先端部で形成してもよ
いし、また、１つ以上の鋭角の円錐、アペックスまたは
刃先状に形成してもよい。エミッタ領域４０は基板３６
上に形成される。図示した実施例においては、基板３６
は、単結晶のｐ形シリコンである。別の方法として、エ
ミッタ領域４０は、他の基板材料上に形成してもよい
し、また、ガラス層もしくは絶縁体・ガラス複合材料で
形成された中間層上に形成してもよい。図示した実施例
では、エミッタ領域４０は、基板３６のｎ形導電領域５
８上に形成されている。ｎ形導電領域は、エミッタ領域
４０を制御するＦＥＴトランジスタのソースまたはドレ
インであってもよい。ｎ形導電領域５８およびｐ形基板
３６は、半導体ｐ／ｎ接合を形成している。
タ領域４０を図式的に説明する。エミッタ領域４０は、
図示したような１つ以上の鋭角の先端部で形成してもよ
いし、また、１つ以上の鋭角の円錐、アペックスまたは
刃先状に形成してもよい。エミッタ領域４０は基板３６
上に形成される。図示した実施例においては、基板３６
は、単結晶のｐ形シリコンである。別の方法として、エ
ミッタ領域４０は、他の基板材料上に形成してもよい
し、また、ガラス層もしくは絶縁体・ガラス複合材料で
形成された中間層上に形成してもよい。図示した実施例
では、エミッタ領域４０は、基板３６のｎ形導電領域５
８上に形成されている。ｎ形導電領域は、エミッタ領域
４０を制御するＦＥＴトランジスタのソースまたはドレ
インであってもよい。ｎ形導電領域５８およびｐ形基板
３６は、半導体ｐ／ｎ接合を形成している。
【００１９】エミッタ領域４０の周囲を取り囲でいるの
は、ゲート構造すなわちグリッド４２である。グリッド
４２は、絶縁層４４により基板３６から分離されてい
る。絶縁層４４は、エミッタ領域４０のためのエッチン
グによる開口部を有する。グリッド４２は、レベル間絶
縁層６２上に形成された導電線６０に接続されている。
導電線６０は、絶縁及び／または不活性化層６６内に埋
め込まれており、グリッド４２および他の回路構成部品
の制御操作に使用される。
は、ゲート構造すなわちグリッド４２である。グリッド
４２は、絶縁層４４により基板３６から分離されてい
る。絶縁層４４は、エミッタ領域４０のためのエッチン
グによる開口部を有する。グリッド４２は、レベル間絶
縁層６２上に形成された導電線６０に接続されている。
導電線６０は、絶縁及び／または不活性化層６６内に埋
め込まれており、グリッド４２および他の回路構成部品
の制御操作に使用される。
【００２０】表示画面４８は、エミッタ領域４０と対面
して配列され、エミッタ領域４０が放出する電子５４の
通路内にけい光塗膜５０を有している。電源４６は、陰
極として働くエミッタ領域４０に、直接もしくは間接的
に接続されている。電源４６は、また、陽極として働く
グリッド４２および表示画面４８にも接続されている。
して配列され、エミッタ領域４０が放出する電子５４の
通路内にけい光塗膜５０を有している。電源４６は、陰
極として働くエミッタ領域４０に、直接もしくは間接的
に接続されている。電源４６は、また、陽極として働く
グリッド４２および表示画面４８にも接続されている。
【００２１】エミッタ領域４０、グリッド４２および表
示画面４８間で、電源４６により電圧差が発生すると、
エミッタ領域４０において電子５４が放射される。これ
らの電子５４は、表示画面４８上のけい光塗膜５４を衝
突する。これにより、表示画面４８を照光する光子５６
が発生する。
示画面４８間で、電源４６により電圧差が発生すると、
エミッタ領域４０において電子５４が放射される。これ
らの電子５４は、表示画面４８上のけい光塗膜５４を衝
突する。これにより、表示画面４８を照光する光子５６
が発生する。
【００２２】これまでに述べてきた全回路素子について
は、技術上公知である製作工程を利用することができ
る。例えば、Ｄｏａｎらの米国特許第５，１８６，６７
０号は，基板３６，エミッタ領域４０およびグリッド４
２を形成するための適切な製法について記載している。
は、技術上公知である製作工程を利用することができ
る。例えば、Ｄｏａｎらの米国特許第５，１８６，６７
０号は，基板３６，エミッタ領域４０およびグリッド４
２を形成するための適切な製法について記載している。
【００２３】基板３６、グリッド４２およびこれらの関
連回路は、ＦＥＤのベースプレート７０を形成する。シ
リコン基板３６は、エミッタ領域４０の動作を制御する
半導体装置を含んでいる。これらの半導体装置を組合わ
せることにより、行列駆動回路，電流調整回路、および
エミッタ領域４０を電気的に活性化もしくは分離する回
路が形成される。例えば，先に引用したＣａｓｐｅｒら
の米国特許第５，２１０，４７２号は、シリコン基板上
に形成され直列にエミッタ領域に接続されている２個の
ＭＯＳＦＥＴについて記載している。直列に接続された
ＭＯＳＦＥＴの１つは、行ライン上の信号によりゲート
制御される。もう１方のＭＯＳＦＥＴは、列ライン上の
信号によりゲートされる。
連回路は、ＦＥＤのベースプレート７０を形成する。シ
リコン基板３６は、エミッタ領域４０の動作を制御する
半導体装置を含んでいる。これらの半導体装置を組合わ
せることにより、行列駆動回路，電流調整回路、および
エミッタ領域４０を電気的に活性化もしくは分離する回
路が形成される。例えば，先に引用したＣａｓｐｅｒら
の米国特許第５，２１０，４７２号は、シリコン基板上
に形成され直列にエミッタ領域に接続されている２個の
ＭＯＳＦＥＴについて記載している。直列に接続された
ＭＯＳＦＥＴの１つは、行ライン上の信号によりゲート
制御される。もう１方のＭＯＳＦＥＴは、列ライン上の
信号によりゲートされる。
【００２４】本発明においては、光ブロッキング層６４
が、ベースプレート７０上に形成される。光ブロッキン
グ層６４は、周囲環境からの光を防ぐとともに、表示画
面４８で生成された光が、ｎ形電導領域５８により形成
された接合部等の基板３６上の半導体接合部に衝突する
のを防ぐ。不活性化層７２は、光ブロッキング層６４上
に形成される。
が、ベースプレート７０上に形成される。光ブロッキン
グ層６４は、周囲環境からの光を防ぐとともに、表示画
面４８で生成された光が、ｎ形電導領域５８により形成
された接合部等の基板３６上の半導体接合部に衝突する
のを防ぐ。不活性化層７２は、光ブロッキング層６４上
に形成される。
【００２５】光ブロッキング層６４は、光不透過材料で
形成される。光ブロッキング層６４は、導電材または絶
縁材のいずれでもよい。更に、光ブロッキング層６４
は、光を吸収する材料であってもよいし、反射性の材料
であってもよい。適切な材料には、光吸収性を有するチ
タンのような金属や、アルミのように極めて反射性の高
い金属が含まれる。その他の適切な導電材としては、ア
ルミ−銅合金、超耐熱金属および超耐熱金属硅化物が含
まれる。さらに、適切な絶縁材には、酸化マンガン、二
酸化マンガンまたはカーボンブラック含浸ポリイミド樹
脂などの、化学的に高分子の物質が含まれる。これらの
絶縁材料は、光吸収性を有し、相対的に厚い層として堆
積することができる。金属から成る光ブロッキング層６
４については、ＣＶＤ，スパッタリングまたは電子ビー
ム被着（ＥＢＤ）などの堆積技術を利用することができ
る。絶縁材または化学的高分子物質から成る光ブロッキ
ング層６４については、液体沈析および硬化工程を使用
して、希望の厚さの層を形成することができる。
形成される。光ブロッキング層６４は、導電材または絶
縁材のいずれでもよい。更に、光ブロッキング層６４
は、光を吸収する材料であってもよいし、反射性の材料
であってもよい。適切な材料には、光吸収性を有するチ
タンのような金属や、アルミのように極めて反射性の高
い金属が含まれる。その他の適切な導電材としては、ア
ルミ−銅合金、超耐熱金属および超耐熱金属硅化物が含
まれる。さらに、適切な絶縁材には、酸化マンガン、二
酸化マンガンまたはカーボンブラック含浸ポリイミド樹
脂などの、化学的に高分子の物質が含まれる。これらの
絶縁材料は、光吸収性を有し、相対的に厚い層として堆
積することができる。金属から成る光ブロッキング層６
４については、ＣＶＤ，スパッタリングまたは電子ビー
ム被着（ＥＢＤ）などの堆積技術を利用することができ
る。絶縁材または化学的高分子物質から成る光ブロッキ
ング層６４については、液体沈析および硬化工程を使用
して、希望の厚さの層を形成することができる。
【００２６】光ブロッキング層６４は、ベースプレート
７０全体を実質的に覆うように堆積したブランケットで
あってもよく、また、基板３６上の所定の部分（すなわ
ち、接合部の占めている部分）を保護するために写真製
版製法を利用してパターン形成してもよい。更にまた、
光ブロッキング層６４は、半導体接合部が占める部分が
実質的に保護される限り、他の回路機能を果たすように
構築してもよい。例えば、光ブロッキング層６４は、レ
ベル間コネクタとして機能するようにパターン化しても
よい。
７０全体を実質的に覆うように堆積したブランケットで
あってもよく、また、基板３６上の所定の部分（すなわ
ち、接合部の占めている部分）を保護するために写真製
版製法を利用してパターン形成してもよい。更にまた、
光ブロッキング層６４は、半導体接合部が占める部分が
実質的に保護される限り、他の回路機能を果たすように
構築してもよい。例えば、光ブロッキング層６４は、レ
ベル間コネクタとして機能するようにパターン化しても
よい。
【００２７】光ブロッキング層６４を有するエミッタ領
域を形成するための１つの工程系列を次に示す。 １．シリコン基板３６をマスキングまたはエッチングす
ることにより、突起状、先端部、くさび状、円錐形また
は刃先状の電子エミッタ領域４０を形成する。 ２．単結晶シリコン基板３６をパターン化し、またドー
ピングすることにより、エミッタ領域４０のｎ形導電領
域５８を形成する。 ３．適切な酸化工程を使用してエミッタ領域４０を酸化
鋭角化する。 ４．二酸化硅素の層を同様にして堆積することにより、
絶縁層４４を形成する。その他の窒化硅素およびオキシ
窒化硅素などの絶縁材も、使用することができる。 ５．ドープされたポリシリコンを堆積した後に、グリッ
ドおよびエミッタ領域４０を対面配列するように化学的
機械的にプレーナ化（ＣＭＰ）することにより、グリッ
ド４２を形成する。かかる製法は、Ｒｏｌｆｓｏｎらの
米国特許第５、２２９、３３１に詳細に記載されてい
る。ポリシリコンの代わりに、クロム、モリブデンその
他の導電金属類などの導電材料もまた使用することがで
きる。 ６．グリッド４２についてのフォトパターン形成および
ドライ・エッチングを行なう。 ７．グリッド４２上に、レベル間絶縁層６２を形成す
る。フォトパターン形成およびドライ・エッチングによ
り、絶縁層６２全体にわたり、接点を形成する。 ８．グリッド接続その他の回路用に金属の導電線路６０
を形成する。さらに、不活性化層６６を形成する。 ９．光ブロッキング層６４を形成する。チタンその他の
金属から成る光ブロッキング層については、光ブロッキ
ング層は、２０００〜４０００オングストロームの厚み
に堆積することができる。その他の材料は、個々の材料
に、適正な厚みに堆積することができる。 １０．光ブロッキング層６４、不活性化層６６および絶
縁層６２をフォトパターン形成およびドライ・エッチン
グして、エミッタおよびボンディング・パッド接続領域
を開口する。 １１．不活性化層７２を、光ブロッキング層６４上に形
成する。 １２．エミッタ領域４０用に、不活性化層７２全体にわ
たって開口部を形成する。 １３．絶縁層４４をエッチングして、エミッタ領域４０
用にキャビティを開ける。この工程には、フォトパター
ニングおよびウエット・エッチングを使用してもよい。
二酸化硅素の層で酸化鋭角化したエミッタ領域４０の場
合には、適切なウエット・エッチング液は、希釈したフ
ッ化水素酸である。 １４．スペーサーおよび表示画面４８を形成する処理
を、継続して行なう。
域を形成するための１つの工程系列を次に示す。 １．シリコン基板３６をマスキングまたはエッチングす
ることにより、突起状、先端部、くさび状、円錐形また
は刃先状の電子エミッタ領域４０を形成する。 ２．単結晶シリコン基板３６をパターン化し、またドー
ピングすることにより、エミッタ領域４０のｎ形導電領
域５８を形成する。 ３．適切な酸化工程を使用してエミッタ領域４０を酸化
鋭角化する。 ４．二酸化硅素の層を同様にして堆積することにより、
絶縁層４４を形成する。その他の窒化硅素およびオキシ
窒化硅素などの絶縁材も、使用することができる。 ５．ドープされたポリシリコンを堆積した後に、グリッ
ドおよびエミッタ領域４０を対面配列するように化学的
機械的にプレーナ化（ＣＭＰ）することにより、グリッ
ド４２を形成する。かかる製法は、Ｒｏｌｆｓｏｎらの
米国特許第５、２２９、３３１に詳細に記載されてい
る。ポリシリコンの代わりに、クロム、モリブデンその
他の導電金属類などの導電材料もまた使用することがで
きる。 ６．グリッド４２についてのフォトパターン形成および
ドライ・エッチングを行なう。 ７．グリッド４２上に、レベル間絶縁層６２を形成す
る。フォトパターン形成およびドライ・エッチングによ
り、絶縁層６２全体にわたり、接点を形成する。 ８．グリッド接続その他の回路用に金属の導電線路６０
を形成する。さらに、不活性化層６６を形成する。 ９．光ブロッキング層６４を形成する。チタンその他の
金属から成る光ブロッキング層については、光ブロッキ
ング層は、２０００〜４０００オングストロームの厚み
に堆積することができる。その他の材料は、個々の材料
に、適正な厚みに堆積することができる。 １０．光ブロッキング層６４、不活性化層６６および絶
縁層６２をフォトパターン形成およびドライ・エッチン
グして、エミッタおよびボンディング・パッド接続領域
を開口する。 １１．不活性化層７２を、光ブロッキング層６４上に形
成する。 １２．エミッタ領域４０用に、不活性化層７２全体にわ
たって開口部を形成する。 １３．絶縁層４４をエッチングして、エミッタ領域４０
用にキャビティを開ける。この工程には、フォトパター
ニングおよびウエット・エッチングを使用してもよい。
二酸化硅素の層で酸化鋭角化したエミッタ領域４０の場
合には、適切なウエット・エッチング液は、希釈したフ
ッ化水素酸である。 １４．スペーサーおよび表示画面４８を形成する処理
を、継続して行なう。
【００２８】このように、本発明は、ＦＥＤのベースプ
レート上に形成された光ブロッキング素子を利用してＦ
ＥＤ内の接合漏れを防止する方法を提供するものであ
る。上記の製法の順序は実施例の一例であり、ベースプ
レート、エミッタ領域およびグリッドの材料ならびにこ
れらに関連する形成技術が異なれば製法順序を変更でき
ることは、理解されるところである。
レート上に形成された光ブロッキング素子を利用してＦ
ＥＤ内の接合漏れを防止する方法を提供するものであ
る。上記の製法の順序は実施例の一例であり、ベースプ
レート、エミッタ領域およびグリッドの材料ならびにこ
れらに関連する形成技術が異なれば製法順序を変更でき
ることは、理解されるところである。
【００２９】本発明の方法を好ましい実施態様に関連し
て説明したが、当業者にとって明白なように、請求項に
おいて限定した本発明の範囲を逸脱することなく種々の
変更を加えることができる。
て説明したが、当業者にとって明白なように、請求項に
おいて限定した本発明の範囲を逸脱することなく種々の
変更を加えることができる。
【００３０】本明細書に引用したすべての米国特許およ
び技術論文は、この引用の結果としてその特許および論
文全体に提示されている通りに、本明細書に組み込まれ
る。
び技術論文は、この引用の結果としてその特許および論
文全体に提示されている通りに、本明細書に組み込まれ
る。
【図１】画素領域およびその隣接する画素領域の一部を
示す先行技術によるＦＥＤの略断面図。
示す先行技術によるＦＥＤの略断面図。
【図２】本発明に従って形成した光ブロッキング素子を
有するＦＥＤのためのエミッタ領域の断面図。
有するＦＥＤのためのエミッタ領域の断面図。
３６ 基板 ４０ エミッタ領域 ４２ グリッド ４８ 表示画面 ５０ けい光塗膜 ５２ キャビティ ６２ レベル間絶縁層 ６４ 光ブロッキング層 ６６ 不活性化層 ７０ ベースプレート ７２ 不活性化層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年８月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 電界放射表示装置の接合漏れを減
少させる方法および電界放射表示装置の製造方法
少させる方法および電界放射表示装置の製造方法
フロントページの続き (72)発明者 ジョン、リー アメリカ合衆国アイダホ州、メリディア ン、イースト、ボルゾイ、ストリート、 1065
Claims (12)
- 【請求項１】ベースプレート、エミッタ領域および半導
体接合部を有する電界放射表示装置において半導体接合
部からの接合漏れを減少させる方法であって、 表示画面と電界放射表示装置環境からのフォトン・ボン
バードメントから半導体接合部を保護するために、半導
体接合部と表示画面の間のベースプレート上に光ブロッ
キング素子を形成する工程を有することを特徴とする接
合漏れの減少方法。 - 【請求項２】請求項１記載の接合部の漏れを減少させる
方法において、光ブロッキング素子が光吸収材料を含む
ことを特徴とする方法。 - 【請求項３】請求項１記載の接合部の漏れを減少させる
方法において、光ブロッキング素子が光反射材料を含む
ことを特徴とする方法。 - 【請求項４】請求項１記載の接合部の漏れを減少させる
方法において、光ブロッキング素子が、電界放射表示装
置のベースプレート上に堆積された材料被覆層を有する
ことを特徴とする方法。 - 【請求項５】請求項１記載の接合部の漏れを減少させる
方法において、光ブロッキング素子が、ベースプレート
の所定の領域を保護するために堆積され且つパターン化
された材料被覆層を有することを特徴とする方法。 - 【請求項６】請求項１記載の接合部の漏れを減少させる
方法において、光ブロッキング素子が、半導体接合部を
保護しまた電界放射表示装置内の電気信号を通すために
堆積され且つパターン形成された導電性材料の層を有す
ることを特徴とする方法。 - 【請求項７】電界放射表示装置を製造する方法であっ
て、 半導体接合部を有するベースプレートを作製する工程
と、 半導体接合部および電源に電気的に接続されたベースプ
レート上のエミッタ領域を、けい光塗膜を有する表示画
面に対面して配列されるように形成する工程と、 エミッタ領域用の導電グリッドを、電源に接続され且つ
絶縁層によりベースプレートから分離され、エミッタ領
域から電子を放出させ、表示画面から光子を放出せしめ
る電圧差を確立するように適合させて形成する工程と、 電子によって生じる接合漏れから接合部を保護して表示
画面の画像を改善するために、半導体接合部に向けられ
た光子を阻止するようにベースプレート上に不透明な光
ブロッキング素子を形成する工程と、 を備えることを特徴とする方法。 - 【請求項８】請求項７記載の電界放射表示装置を製造す
る方法において、光ブロッキング素子が金属、カーボン
ブラックで含浸したポリイミド樹脂、二酸化マンガンお
よび酸化マンガンから成る材料群から選ばれた材料より
形成されることを特徴とする電界放射表示装置の製造方
法。 - 【請求項９】電界放射表示装置を製造する方法であっ
て、 ベースプレート上にエミッタ領域を形成する工程と、 エミッタ先端部が半導体接合部および電源に電気的に接
続された状態でベースプレート上に半導体接合部を形成
する工程と、 エミッタ領域用の導電性ゲート素子を、このゲート素子
が電源に接続され、且つ絶縁層によりベースプレートか
ら分離され、このゲート素子が選ばれたエミッタ領域か
ら電子を放射せしめる電圧差を確立するように適合させ
て形成する工程と、 半導体接合部に向けられた光子を阻止するためのベース
プレート上の不透明な光ブロッキング素子を、ベースプ
レート上に堆積した材料層として形成する工程と、 けい光塗膜を有する表示画面を、この表示画面がベース
プレートから間隔を有し、この表示画面を照光するため
の光子を生成するためにエミッタ領域により放射される
電子を受け取るために１つ以上のエミッタ領域と対面配
列するように形成する工程と、 を備えることを特徴とする方法。 - 【請求項１０】請求項９記載の方法において、光ブロッ
キング素子が、ベースプレートの所定の領域を保護する
ために設けられた、パターン形成層であることを特徴と
する方法。 - 【請求項１１】請求項９記載の方法において、光ブロッ
キング素子が光吸収材料であることを特徴とする方法。 - 【請求項１２】請求項９記載の方法において、光ブロッ
キング素子が光反射材料であることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US30736594A | 1994-09-16 | 1994-09-16 | |
| US307365 | 1994-09-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08202286A true JPH08202286A (ja) | 1996-08-09 |
| JP3082897B2 JP3082897B2 (ja) | 2000-08-28 |
Family
ID=23189435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20176995A Expired - Fee Related JP3082897B2 (ja) | 1994-09-16 | 1995-07-14 | 電界放射表示装置の接合漏れを減少させる方法および電界放射表示装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (5) | US5866979A (ja) |
| JP (1) | JP3082897B2 (ja) |
| KR (1) | KR100235504B1 (ja) |
| DE (1) | DE19526042C2 (ja) |
| FR (1) | FR2724767B1 (ja) |
| TW (1) | TW289864B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017515137A (ja) * | 2014-02-19 | 2017-06-08 | ピーエー コット ファミリー ホールディング ゲーエムベーハーＰＡ．ＣＯＴＴＥ Ｆａｍｉｌｙ Ｈｏｌｄｉｎｇ ＧｍｂＨ | コントラストを改善した表示装置 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417605B1 (en) * | 1994-09-16 | 2002-07-09 | Micron Technology, Inc. | Method of preventing junction leakage in field emission devices |
| TW289864B (ja) | 1994-09-16 | 1996-11-01 | Micron Display Tech Inc | |
| US6786998B1 (en) * | 1995-12-29 | 2004-09-07 | Cypress Semiconductor Corporation | Wafer temperature control apparatus and method |
| US20010045794A1 (en) * | 1996-01-19 | 2001-11-29 | Alwan James J. | Cap layer on glass panels for improving tip uniformity in cold cathode field emission technology |
| US6040613A (en) * | 1996-01-19 | 2000-03-21 | Micron Technology, Inc. | Antireflective coating and wiring line stack |
| US5668437A (en) | 1996-05-14 | 1997-09-16 | Micro Display Technology, Inc. | Praseodymium-manganese oxide layer for use in field emission displays |
| WO1997043781A2 (en) * | 1996-05-14 | 1997-11-20 | Micron Technology, Inc. | Praseodymium-manganese oxide layer for use in field emission displays |
| US5903100A (en) * | 1997-03-07 | 1999-05-11 | Industrial Technology Research Institute | Reduction of smearing in cold cathode displays |
| US5956611A (en) * | 1997-09-03 | 1999-09-21 | Micron Technologies, Inc. | Field emission displays with reduced light leakage |
| FR2769114B1 (fr) * | 1997-09-30 | 1999-12-17 | Pixtech Sa | Simplification de l'adressage d'un ecran a micropointes |
| US6278229B1 (en) * | 1998-07-29 | 2001-08-21 | Micron Technology, Inc. | Field emission displays having a light-blocking layer in the extraction grid |
| US6236149B1 (en) * | 1998-07-30 | 2001-05-22 | Micron Technology, Inc. | Field emission devices and methods of forming field emission devices having reduced capacitance |
| US6104139A (en) * | 1998-08-31 | 2000-08-15 | Candescent Technologies Corporation | Procedures and apparatus for turning-on and turning-off elements within a field emission display device |
| US6252348B1 (en) | 1998-11-20 | 2001-06-26 | Micron Technology, Inc. | Field emission display devices, and methods of forming field emission display devices |
| US6537427B1 (en) * | 1999-02-04 | 2003-03-25 | Micron Technology, Inc. | Deposition of smooth aluminum films |
| JP3101713B2 (ja) * | 1999-02-22 | 2000-10-23 | 東北大学長 | 電界放射陰極およびそれを用いる電磁波発生装置 |
| US6008063A (en) * | 1999-03-01 | 1999-12-28 | Micron Technology, Inc. | Method of fabricating row lines of a field emission array and forming pixel openings therethrough |
| US6822386B2 (en) * | 1999-03-01 | 2004-11-23 | Micron Technology, Inc. | Field emitter display assembly having resistor layer |
| US6369497B1 (en) * | 1999-03-01 | 2002-04-09 | Micron Technology, Inc. | Method of fabricating row lines of a field emission array and forming pixel openings therethrough by employing two masks |
| US6344378B1 (en) * | 1999-03-01 | 2002-02-05 | Micron Technology, Inc. | Field effect transistors, field emission apparatuses, thin film transistors, and methods of forming field effect transistors |
| US6710525B1 (en) | 1999-10-19 | 2004-03-23 | Candescent Technologies Corporation | Electrode structure and method for forming electrode structure for a flat panel display |
| US6570322B1 (en) * | 1999-11-09 | 2003-05-27 | Micron Technology, Inc. | Anode screen for a phosphor display with a plurality of pixel regions defining phosphor layer holes |
| FR2821982B1 (fr) * | 2001-03-09 | 2004-05-07 | Commissariat Energie Atomique | Ecran plat a emission electronique et a dispositif integre de commande d'anode |
| US6630786B2 (en) * | 2001-03-30 | 2003-10-07 | Candescent Technologies Corporation | Light-emitting device having light-reflective layer formed with, or/and adjacent to, material that enhances device performance |
| US6963160B2 (en) * | 2001-12-26 | 2005-11-08 | Trepton Research Group, Inc. | Gated electron emitter having supported gate |
| JP4338639B2 (ja) | 2002-09-11 | 2009-10-07 | 日本製紙株式会社 | グラビア印刷用塗工紙 |
| KR100539735B1 (ko) * | 2003-07-03 | 2005-12-29 | 엘지전자 주식회사 | 전계 방출 표시 소자 구조 |
| CN1320593C (zh) * | 2004-02-09 | 2007-06-06 | 东元奈米应材股份有限公司 | 具反射层的场发射显示器 |
| US7559226B2 (en) * | 2006-05-16 | 2009-07-14 | Agilent Technologies, Inc. | Radiant thermal energy absorbing analytical column |
| JP4347343B2 (ja) * | 2006-05-09 | 2009-10-21 | 富士重工業株式会社 | 発光装置 |
Family Cites Families (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3500102A (en) * | 1967-05-15 | 1970-03-10 | Us Army | Thin electron tube with electron emitters at intersections of crossed conductors |
| US3671795A (en) * | 1970-08-28 | 1972-06-20 | Northrop Corp | High contrast display for electron beam scanner |
| US3883760A (en) * | 1971-04-07 | 1975-05-13 | Bendix Corp | Field emission x-ray tube having a graphite fabric cathode |
| US3814968A (en) * | 1972-02-11 | 1974-06-04 | Lucas Industries Ltd | Solid state radiation sensitive field electron emitter and methods of fabrication thereof |
| US3970887A (en) * | 1974-06-19 | 1976-07-20 | Micro-Bit Corporation | Micro-structure field emission electron source |
| DE3243596C2 (de) * | 1982-11-25 | 1985-09-26 | M.A.N. Maschinenfabrik Augsburg-Nürnberg AG, 8000 München | Verfahren und Vorrichtung zur Übertragung von Bildern auf einen Bildschirm |
| US5015912A (en) | 1986-07-30 | 1991-05-14 | Sri International | Matrix-addressed flat panel display |
| FR2623013A1 (fr) * | 1987-11-06 | 1989-05-12 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source |
| JPH02503728A (ja) * | 1988-03-25 | 1990-11-01 | トムソン‐セーエスエフ | 電界放出形ソースの製造方法及びエミッタアレイの製造へのその応用 |
| US4874981A (en) * | 1988-05-10 | 1989-10-17 | Sri International | Automatically focusing field emission electrode |
| US4859304A (en) * | 1988-07-18 | 1989-08-22 | Micron Technology, Inc. | Temperature controlled anode for plasma dry etchers for etching semiconductor |
| EP0382554A3 (en) * | 1989-02-10 | 1992-09-30 | Matsushita Electric Industrial Co., Ltd. | Method of forming a metal-backed layer and a method of forming an anode |
| US5229682A (en) * | 1989-12-18 | 1993-07-20 | Seiko Epson Corporation | Field electron emission device |
| US5049520A (en) * | 1990-06-06 | 1991-09-17 | Micron Technology, Inc. | Method of partially eliminating the bird's beak effect without adding any process steps |
| US5024722A (en) * | 1990-06-12 | 1991-06-18 | Micron Technology, Inc. | Process for fabricating conductors used for integrated circuit connections and the like |
| US5000208A (en) * | 1990-06-21 | 1991-03-19 | Micron Technology, Inc. | Wafer rinser/dryer |
| US5204581A (en) * | 1990-07-12 | 1993-04-20 | Bell Communications Research, Inc. | Device including a tapered microminiature silicon structure |
| US4992137A (en) * | 1990-07-18 | 1991-02-12 | Micron Technology, Inc. | Dry etching method and method for prevention of low temperature post etch deposit |
| JP2613669B2 (ja) * | 1990-09-27 | 1997-05-28 | 工業技術院長 | 電界放出素子及びその製造方法 |
| US5212426A (en) * | 1991-01-24 | 1993-05-18 | Motorola, Inc. | Integrally controlled field emission flat display device |
| JP2626276B2 (ja) * | 1991-02-06 | 1997-07-02 | 双葉電子工業株式会社 | 電子放出素子 |
| JP3116398B2 (ja) * | 1991-03-13 | 2000-12-11 | ソニー株式会社 | 平面型電子放出素子の製造方法及び平面型電子放出素子 |
| EP0503638B1 (en) * | 1991-03-13 | 1996-06-19 | Sony Corporation | Array of field emission cathodes |
| US5100355A (en) * | 1991-06-28 | 1992-03-31 | Bell Communications Research, Inc. | Microminiature tapered all-metal structures |
| US5358601A (en) * | 1991-09-24 | 1994-10-25 | Micron Technology, Inc. | Process for isotropically etching semiconductor devices |
| US5191217A (en) * | 1991-11-25 | 1993-03-02 | Motorola, Inc. | Method and apparatus for field emission device electrostatic electron beam focussing |
| US5199917A (en) * | 1991-12-09 | 1993-04-06 | Cornell Research Foundation, Inc. | Silicon tip field emission cathode arrays and fabrication thereof |
| JPH05182609A (ja) * | 1991-12-27 | 1993-07-23 | Sharp Corp | 画像表示装置 |
| US5223083A (en) * | 1992-01-23 | 1993-06-29 | Micron Technology, Inc. | Process for etching a semiconductor device using an improved protective etching mask |
| US5229331A (en) * | 1992-02-14 | 1993-07-20 | Micron Technology, Inc. | Method to form self-aligned gate structures around cold cathode emitter tips using chemical mechanical polishing technology |
| US5358908A (en) * | 1992-02-14 | 1994-10-25 | Micron Technology, Inc. | Method of creating sharp points and other features on the surface of a semiconductor substrate |
| US5151061A (en) * | 1992-02-21 | 1992-09-29 | Micron Technology, Inc. | Method to form self-aligned tips for flat panel displays |
| US5259799A (en) * | 1992-03-02 | 1993-11-09 | Micron Technology, Inc. | Method to form self-aligned gate structures and focus rings |
| US5186670A (en) * | 1992-03-02 | 1993-02-16 | Micron Technology, Inc. | Method to form self-aligned gate structures and focus rings |
| US5205770A (en) * | 1992-03-12 | 1993-04-27 | Micron Technology, Inc. | Method to form high aspect ratio supports (spacers) for field emission display using micro-saw technology |
| US5210472A (en) * | 1992-04-07 | 1993-05-11 | Micron Technology, Inc. | Flat panel display in which low-voltage row and column address signals control a much pixel activation voltage |
| US5232549A (en) * | 1992-04-14 | 1993-08-03 | Micron Technology, Inc. | Spacers for field emission display fabricated via self-aligned high energy ablation |
| US5329207A (en) * | 1992-05-13 | 1994-07-12 | Micron Technology, Inc. | Field emission structures produced on macro-grain polysilicon substrates |
| US5391259A (en) * | 1992-05-15 | 1995-02-21 | Micron Technology, Inc. | Method for forming a substantially uniform array of sharp tips |
| US5283500A (en) * | 1992-05-28 | 1994-02-01 | At&T Bell Laboratories | Flat panel field emission display apparatus |
| US5374868A (en) * | 1992-09-11 | 1994-12-20 | Micron Display Technology, Inc. | Method for formation of a trench accessible cold-cathode field emission device |
| JP3226238B2 (ja) * | 1993-03-15 | 2001-11-05 | 株式会社東芝 | 電界放出型冷陰極およびその製造方法 |
| JP2812851B2 (ja) * | 1993-03-24 | 1998-10-22 | シャープ株式会社 | 反射型液晶表示装置 |
| JPH07111868B2 (ja) * | 1993-04-13 | 1995-11-29 | 日本電気株式会社 | 電界放出冷陰極素子 |
| KR970004885B1 (ko) * | 1993-05-12 | 1997-04-08 | 삼성전자 주식회사 | 평판표시장치 및 그 제조방법 |
| US5342477A (en) * | 1993-07-14 | 1994-08-30 | Micron Display Technology, Inc. | Low resistance electrodes useful in flat panel displays |
| US5451830A (en) * | 1994-01-24 | 1995-09-19 | Industrial Technology Research Institute | Single tip redundancy method with resistive base and resultant flat panel display |
| KR950034365A (ko) * | 1994-05-24 | 1995-12-28 | 윌리엄 이. 힐러 | 평판 디스플레이의 애노드 플레이트 및 이의 제조 방법 |
| KR100307514B1 (ko) | 1994-07-30 | 2001-12-01 | 김영환 | 차지펌프회로 |
| US5975975A (en) * | 1994-09-16 | 1999-11-02 | Micron Technology, Inc. | Apparatus and method for stabilization of threshold voltage in field emission displays |
| TW289864B (ja) | 1994-09-16 | 1996-11-01 | Micron Display Tech Inc | |
| US5578896A (en) * | 1995-04-10 | 1996-11-26 | Industrial Technology Research Institute | Cold cathode field emission display and method for forming it |
| US5620832A (en) * | 1995-04-14 | 1997-04-15 | Lg Electronics Inc. | Field emission display and method for fabricating the same |
| US5621272A (en) * | 1995-05-30 | 1997-04-15 | Texas Instruments Incorporated | Field emission device with over-etched gate dielectric |
| US5632664A (en) * | 1995-09-28 | 1997-05-27 | Texas Instruments Incorporated | Field emission device cathode and method of fabrication |
| US5648699A (en) * | 1995-11-09 | 1997-07-15 | Lucent Technologies Inc. | Field emission devices employing improved emitters on metal foil and methods for making such devices |
-
1995
- 1995-06-05 TW TW084105623A patent/TW289864B/zh not_active IP Right Cessation
- 1995-07-14 JP JP20176995A patent/JP3082897B2/ja not_active Expired - Fee Related
- 1995-07-15 KR KR1019950021251A patent/KR100235504B1/ko not_active IP Right Cessation
- 1995-07-17 FR FR9508619A patent/FR2724767B1/fr not_active Expired - Fee Related
- 1995-07-17 DE DE19526042A patent/DE19526042C2/de not_active Expired - Fee Related
-
1997
- 1997-07-18 US US08/897,240 patent/US5866979A/en not_active Expired - Lifetime
-
1998
- 1998-11-12 US US09/190,737 patent/US6020683A/en not_active Expired - Fee Related
-
1999
- 1999-12-15 US US09/461,917 patent/US6186850B1/en not_active Expired - Fee Related
-
2000
- 2000-11-27 US US09/723,012 patent/US6398608B1/en not_active Expired - Fee Related
-
2002
- 2002-02-14 US US10/077,529 patent/US6676471B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017515137A (ja) * | 2014-02-19 | 2017-06-08 | ピーエー コット ファミリー ホールディング ゲーエムベーハーＰＡ．ＣＯＴＴＥ Ｆａｍｉｌｙ Ｈｏｌｄｉｎｇ ＧｍｂＨ | コントラストを改善した表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6186850B1 (en) | 2001-02-13 |
| DE19526042C2 (de) | 2003-07-24 |
| KR100235504B1 (ko) | 1999-12-15 |
| US6676471B2 (en) | 2004-01-13 |
| US6020683A (en) | 2000-02-01 |
| FR2724767A1 (fr) | 1996-03-22 |
| JP3082897B2 (ja) | 2000-08-28 |
| US20020098765A1 (en) | 2002-07-25 |
| TW289864B (ja) | 1996-11-01 |
| US5866979A (en) | 1999-02-02 |
| US6398608B1 (en) | 2002-06-04 |
| KR960012179A (ko) | 1996-04-20 |
| DE19526042A1 (de) | 1996-03-21 |
| FR2724767B1 (fr) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3082897B2 (ja) | 電界放射表示装置の接合漏れを減少させる方法および電界放射表示装置の製造方法 | |
| US7629736B2 (en) | Method and device for preventing junction leakage in field emission devices | |
| US20050236963A1 (en) | Emitter structure with a protected gate electrode for an electron-emitting device | |
| JPH05182609A (ja) | 画像表示装置 | |
| US8008849B1 (en) | Flat panel display incorporating control frame | |
| JPH07326312A (ja) | 電界放射平板パネル表示装置に用いられる陽極板とその製造法 | |
| US5670296A (en) | Method of manufacturing a high efficiency field emission display | |
| US20050001529A1 (en) | Barrier metal layer for a carbon nanotube flat panel display | |
| US20040251812A1 (en) | Electron emission device, electron source, and image display having dipole layer | |
| KR100249416B1 (ko) | 발광장치, 여기에 사용된 냉음극 및 그 제조방법 | |
| JPH0729484A (ja) | 集束電極を有する電界放出カソード及び集束電極を有する電界放出カソードの製造方法 | |
| US20070222394A1 (en) | Black matrix for flat panel field emission displays | |
| US5975975A (en) | Apparatus and method for stabilization of threshold voltage in field emission displays | |
| US20040007966A1 (en) | Field emission display device | |
| US7141923B2 (en) | Field emission display in which a field emission device is applied to a flat display | |
| US7704117B2 (en) | Electron emission display and method of fabricating mesh electrode structure for the same | |
| US5698942A (en) | Field emitter flat panel display device and method for operating same | |
| US7786663B2 (en) | Flat panel display having a control frame pedestal and method of making same | |
| CN100521055C (zh) | 电子发射装置及其制造方法 | |
| JP3307057B2 (ja) | 電子放出源及びこれを用いたディスプレイ装置 | |
| JP2752014B2 (ja) | 画像表示装置 | |
| JPH04289641A (ja) | 画像表示素子およびその製造方法 | |
| JP2002198000A (ja) | 画像表示装置 | |
| KR20060029084A (ko) | 전자방출 표시장치 | |
| JPH04370634A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |