JPH081944B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH081944B2 JPH081944B2 JP5128687A JP12868793A JPH081944B2 JP H081944 B2 JPH081944 B2 JP H081944B2 JP 5128687 A JP5128687 A JP 5128687A JP 12868793 A JP12868793 A JP 12868793A JP H081944 B2 JPH081944 B2 JP H081944B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- concentration layer
- well
- conductivity
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
一つの半導体基板上に少なくともＰ型電界効果トランジ
スタとＮ型電界効果トランジスタとが形成される半導体
装置のデバイス構造に関する。
一つの半導体基板上に少なくともＰ型電界効果トランジ
スタとＮ型電界効果トランジスタとが形成される半導体
装置のデバイス構造に関する。
【０００２】
【従来の技術】１つの半導体基板上に少なくともＰ型電
界効果トランジスタとＮ型電界効果トランジスタとが形
成される半導体装置の例として、IEEE Trans. on Elect
ron Device, Ｖol.ＥＤ−１６，Ｎo.１１ Ｎov.１０６
９，ｐ９４５〜９５２のＦig.１に記載がある。
界効果トランジスタとＮ型電界効果トランジスタとが形
成される半導体装置の例として、IEEE Trans. on Elect
ron Device, Ｖol.ＥＤ−１６，Ｎo.１１ Ｎov.１０６
９，ｐ９４５〜９５２のＦig.１に記載がある。
【０００３】
【発明が解決しようとする課題】上記従来例のデバイス
構造では、Ｎ型半導体基板上にＰ型電界効果トランジス
タとＮ型電界効果トランジスタとバイポーラトランジス
タが形成されているがＰ型電界効果トランジスタは基板
がＮ型半導体基板と電気的に分離されていないため、基
板電位の変動によって電気的な干渉を受けるという問題
がある。また、Ｐ型電界効果トランジスの基板電位をＮ
型半導体基板の電位とは独立に設定することも不可能で
あるという問題がある。
構造では、Ｎ型半導体基板上にＰ型電界効果トランジス
タとＮ型電界効果トランジスタとバイポーラトランジス
タが形成されているがＰ型電界効果トランジスタは基板
がＮ型半導体基板と電気的に分離されていないため、基
板電位の変動によって電気的な干渉を受けるという問題
がある。また、Ｐ型電界効果トランジスの基板電位をＮ
型半導体基板の電位とは独立に設定することも不可能で
あるという問題がある。
【０００４】本発明の目的は上記の問題点に鑑み、電界
効果トランジスタの基板を半導体基板と電気的に分離し
て形成できる半導体装置を提供することにある。
効果トランジスタの基板を半導体基板と電気的に分離し
て形成できる半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明の第１の特徴は、所定の電位に固定される他方
導電型基板に一方導電型ウエルを形成し、上記一方導電
型ウエル上に他方導電型ウエルを形成し、上記他方導電
型ウエル上に他方導電型高濃度層領域と一方導電型高濃
度層領域を形成し、上記他方導電型高濃度層は所定の電
位に固定される少なくとも１つの一方導電型電界効果ト
ランジスタを有することにある。 本発明の第２の特徴
は、所定の電位に固定される他方導電型基板に一方導電
型ウエルを形成し、上記一方導電型ウエル上に他方導電
型ウエルを形成し、上記他方導電型ウエル上に第１の他
方導電型高濃度層領域と第１の一方導電型高濃度層領域
を形成し、上記第１の他方導電型高濃度層は所定の電位
に固定される少なくとも１つの一方導電型電界効果トラ
ンジスタと、上記一方導電型ウエル上に第２の他方導電
型高濃度層領域と第２の一方導電型高濃度層領域を形成
し、上記第２の一方導電型高濃度層は所定の電位に固定
される少なくとも１つの他方導電型電界効果トランジス
タとを有することにある。 本発明の第３の特徴は、所定
の電位に固定される他方導電型基板に第１の一方導電型
ウエルを形成し、上記第１の一方導電型ウエル上に他方
導電型ウエルを形成し、上記他方導電型ウエル上に第１
の他方導電型高濃度層領域と第１の一方導電型高濃度層
領域を形成し、上記第１の他方導電型高濃度層は所定の
電位に固定される少なくとも１つの一方導電型電界効果
トランジスタと、上記第１の一方導電型ウエル上に第２
の他方導電型高濃度層領域と第２の一方導電型高濃度層
領域を形成し、上記第２の一方導電型高濃度層は所定の
電位に固定される少なくとも１つの他方導電型電界効果
トランジスタと、上記第１の一方導電型ウエルとは異な
る第２の一方導電型ウエル上に第３の他方導電型領域を
形成し、上記第３の他方導電型領域の上に第３の一方導
電型高濃度層を形成し、上記第２の一方導電型ウエル上
に第４の他方導電型領域を形成する少なくとも１つのバ
イポーラトランジスタとを有することにある。
の本発明の第１の特徴は、所定の電位に固定される他方
導電型基板に一方導電型ウエルを形成し、上記一方導電
型ウエル上に他方導電型ウエルを形成し、上記他方導電
型ウエル上に他方導電型高濃度層領域と一方導電型高濃
度層領域を形成し、上記他方導電型高濃度層は所定の電
位に固定される少なくとも１つの一方導電型電界効果ト
ランジスタを有することにある。 本発明の第２の特徴
は、所定の電位に固定される他方導電型基板に一方導電
型ウエルを形成し、上記一方導電型ウエル上に他方導電
型ウエルを形成し、上記他方導電型ウエル上に第１の他
方導電型高濃度層領域と第１の一方導電型高濃度層領域
を形成し、上記第１の他方導電型高濃度層は所定の電位
に固定される少なくとも１つの一方導電型電界効果トラ
ンジスタと、上記一方導電型ウエル上に第２の他方導電
型高濃度層領域と第２の一方導電型高濃度層領域を形成
し、上記第２の一方導電型高濃度層は所定の電位に固定
される少なくとも１つの他方導電型電界効果トランジス
タとを有することにある。 本発明の第３の特徴は、所定
の電位に固定される他方導電型基板に第１の一方導電型
ウエルを形成し、上記第１の一方導電型ウエル上に他方
導電型ウエルを形成し、上記他方導電型ウエル上に第１
の他方導電型高濃度層領域と第１の一方導電型高濃度層
領域を形成し、上記第１の他方導電型高濃度層は所定の
電位に固定される少なくとも１つの一方導電型電界効果
トランジスタと、上記第１の一方導電型ウエル上に第２
の他方導電型高濃度層領域と第２の一方導電型高濃度層
領域を形成し、上記第２の一方導電型高濃度層は所定の
電位に固定される少なくとも１つの他方導電型電界効果
トランジスタと、上記第１の一方導電型ウエルとは異な
る第２の一方導電型ウエル上に第３の他方導電型領域を
形成し、上記第３の他方導電型領域の上に第３の一方導
電型高濃度層を形成し、上記第２の一方導電型ウエル上
に第４の他方導電型領域を形成する少なくとも１つのバ
イポーラトランジスタとを有することにある。
【０００６】
【作用】本発明の第１から第３の特徴によれば、半導体
基板の導電型と異なる導電型の電界効果トランジスタは
半導体基板の導電型と異なる導電型のウエル内に形成さ
れた半導体基板の導電型と同じ導電型のウエル内に形成
されるので、上記電界効果トランジスタはその基板が半
導体基板とは電気的に分離して形成される。そして、上
記電界効果トランジスタの領域を規定する上記他方導電
型ウエルを所定の電位に固定するので、固定電位でバイ
アスされ安定した回路を提供でき、半導体基板からの電
気的な干渉を受けないようにすることが出来る。 本発明
の第１の特徴は電界効果トランジスタを有する半導体装
置を、第２の特徴は相補型電界効果トランジスタ対を有
する半導体装置を、第３の特徴はバイポーラトランジス
タと電界効果トランジスタとの複合回路を有する半導体
装置についての発明である。
基板の導電型と異なる導電型の電界効果トランジスタは
半導体基板の導電型と異なる導電型のウエル内に形成さ
れた半導体基板の導電型と同じ導電型のウエル内に形成
されるので、上記電界効果トランジスタはその基板が半
導体基板とは電気的に分離して形成される。そして、上
記電界効果トランジスタの領域を規定する上記他方導電
型ウエルを所定の電位に固定するので、固定電位でバイ
アスされ安定した回路を提供でき、半導体基板からの電
気的な干渉を受けないようにすることが出来る。 本発明
の第１の特徴は電界効果トランジスタを有する半導体装
置を、第２の特徴は相補型電界効果トランジスタ対を有
する半導体装置を、第３の特徴はバイポーラトランジス
タと電界効果トランジスタとの複合回路を有する半導体
装置についての発明である。
【０００７】
【実施例】図１に本発明のデバイス断面構造を示す。図
において、７０はＰ型半導体基板、７１は素子相互間を
分離するためのＰ型半導体領域である。ＰＭＯＳ４３は
Ｐ型半導体基板上に形成されたＮ型エピタキシャル層７
３を基板としてＰ+ 拡散層７４，７５によりドレイン，
ソース領域が形成される。ＰＭＯＳ４３の基板であるＮ
型エピタキシャル層７３はＮ+ 拡散層７６によりオーミ
ックコンタクトがとられ、電源４２に接続される。ＮＭ
ＯＳ４４はＮ型エピタキシャル層７３上にＰ型拡散によ
りウエル領域８０が形成され、その中にＮ+ 拡散により
ソース８１，ドレイン８２が形成される。ＮＭＯＳ４４
の基板であるＰ型ウエル８０はＰ+ 拡散層８３によりオ
ーミックコンタクトがとられ、接地電位に接続される。
なお、７７，８４は夫々ＰＭＯＳ，ＮＭＯＳのゲート電
極であり、ポリシリコンなどで形成される。ＮＰＮ４７
はＮ型エピタキシャル層９０をコレクタとし、Ｎ+ 拡散
層９１によりオーミックコンタクトをとって電源４２に
接続される。ベースはＰ型ベース拡散層９２により形成
され、その中にＮ+ 拡散層９３によりエミッタが形成さ
れる。
において、７０はＰ型半導体基板、７１は素子相互間を
分離するためのＰ型半導体領域である。ＰＭＯＳ４３は
Ｐ型半導体基板上に形成されたＮ型エピタキシャル層７
３を基板としてＰ+ 拡散層７４，７５によりドレイン，
ソース領域が形成される。ＰＭＯＳ４３の基板であるＮ
型エピタキシャル層７３はＮ+ 拡散層７６によりオーミ
ックコンタクトがとられ、電源４２に接続される。ＮＭ
ＯＳ４４はＮ型エピタキシャル層７３上にＰ型拡散によ
りウエル領域８０が形成され、その中にＮ+ 拡散により
ソース８１，ドレイン８２が形成される。ＮＭＯＳ４４
の基板であるＰ型ウエル８０はＰ+ 拡散層８３によりオ
ーミックコンタクトがとられ、接地電位に接続される。
なお、７７，８４は夫々ＰＭＯＳ，ＮＭＯＳのゲート電
極であり、ポリシリコンなどで形成される。ＮＰＮ４７
はＮ型エピタキシャル層９０をコレクタとし、Ｎ+ 拡散
層９１によりオーミックコンタクトをとって電源４２に
接続される。ベースはＰ型ベース拡散層９２により形成
され、その中にＮ+ 拡散層９３によりエミッタが形成さ
れる。
【０００８】図より明らかなようにＮＭＯＳ４４の基板
であるＰ型半導体領域８０はＮ型半導体領域７３によっ
てＰ型半導体基板７０とは電気的に分離して形成されて
いる。
であるＰ型半導体領域８０はＮ型半導体領域７３によっ
てＰ型半導体基板７０とは電気的に分離して形成されて
いる。
【０００９】このため、半導体基板７０とＮＭＯＳの基
板８０との間の電気的な相互干渉を防ぐことが出来る。
また、本発明のデバイス構造によると半導体基板７０の
電位とＮＭＯＳの基板８０の電位を異なる電位にするこ
とも可能になる。
板８０との間の電気的な相互干渉を防ぐことが出来る。
また、本発明のデバイス構造によると半導体基板７０の
電位とＮＭＯＳの基板８０の電位を異なる電位にするこ
とも可能になる。
【００１０】なお、本発明の実施例では半導体基板７０
がＰ型の場合を示したが半導体基板がＮ型の場合も他の
関連する半導体領域の導電型をすべて逆にすることによ
り容易に実施することが出来る。
がＰ型の場合を示したが半導体基板がＮ型の場合も他の
関連する半導体領域の導電型をすべて逆にすることによ
り容易に実施することが出来る。
【００１１】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、他方導電型半導体基板と一方導電型電界効果ト
ランジスタの基板は電気的に分離出来るので相互間の電
気的干渉を防ぐことが出来る。また、本発明のデバイス
構造によると半導体基板の導電型とは逆導電型の電界効
果トランジスタの基板電位を半導体基板の電位と独立に
変えることができ、基板バイアスを変えることにより、
一方導電型電界効果トランジスタの動作特性を制御する
ことも可能になる。
よれば、他方導電型半導体基板と一方導電型電界効果ト
ランジスタの基板は電気的に分離出来るので相互間の電
気的干渉を防ぐことが出来る。また、本発明のデバイス
構造によると半導体基板の導電型とは逆導電型の電界効
果トランジスタの基板電位を半導体基板の電位と独立に
変えることができ、基板バイアスを変えることにより、
一方導電型電界効果トランジスタの動作特性を制御する
ことも可能になる。
【図１】本発明のデバイス断面構造を示す図である。
４３…ＰＭＯＳ、４４…ＮＭＯＳ、４７…ＮＰＮ、７０
…Ｐ型半導体基板、７３…Ｎ型ウエル、８０…Ｐ型ウエ
ル。
…Ｐ型半導体基板、７３…Ｎ型ウエル、８０…Ｐ型ウエ
ル。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/08 Ａ
Claims (10)
- 【請求項１】所定の電位に固定される他方導電型基板に
一方導電型ウエルを形成し、上記一方導電型ウエル上に
他方導電型ウエルを形成し、上記他方導電型ウエル上に
他方導電型高濃度層領域と一方導電型高濃度層領域を形
成し、上記他方導電型高濃度層は所定の電位に固定され
る少なくとも１つの一方導電型電界効果トランジスタを
有することを特徴とする半導体装置。 - 【請求項２】請求項１において、 上記他方導電型基板と上記他方導電型高濃度層は等しい
電位または上記他方導電型高濃度層より上記他方導電型
基板が低い電位に固定されていることを特徴とする半導
体装置。 - 【請求項３】所定の電位に固定される他方導電型基板に
一方導電型ウエルを形成し、上記一方導電型ウエル上に
他方導電型ウエルを形成し、上記他方導電型ウエル上に
第１の他方導電型高濃度層領域と第１の一方導電型高濃
度層領域を形成し、上記第１の他方導電型高濃度層は所
定の電位に固定される少なくとも１つの一方導電型電界
効果トランジスタと、 上記一方導電型ウエル上に第２の他方導電型高濃度層領
域と第２の一方導電型高濃度層領域を形成し、上記第２
の一方導電型高濃度層は所定の電位に固定される少なく
とも１つの他方導電型電界効果トランジスタとを有する
ことを特徴とする半導体装置。 - 【請求項４】請求項３において、 上記他方導電型基板と上記第１の他方導電型高濃度層は
等しい電位または上記他方導電型高濃度層より上記他方
導電型基板が低い電位に固定されていることを特徴とす
る半導体装置。 - 【請求項５】請求項３または４において、 上記第２の一方導電型高濃度層は上記他方導電型基板と
上記第１の他方導電型高濃度層とは異なる電位に固定さ
れていることを特徴とする半導体装置。 - 【請求項６】所定の電位に固定される他方導電型基板に
第１の一方導電型ウエルを形成し、上記第１の一方導電
型ウエル上に他方導電型ウエルを形成し、上記他方導電
型ウエル上に第１の他方導電型高濃度層領域と第１の一
方導電型高濃度層領域を形成し、上記第１の他方導電型
高濃度層は所定の電位に固定される少なくとも１つの一
方導電型電界効果トランジスタと、 上記第１の一方導電型ウエル上に第２の他方導電型高濃
度層領域と第２の一方導電型高濃度層領域を形成し、上
記第２の一方導電型高濃度層は所定の電位に固定される
少なくとも１つの他方導電型電界効果トランジスタと、 上記第１の一方導電型ウエルとは異なる第２の一方導電
型ウエル上に第３の他方導電型領域を形成し、上記第３
の他方導電型領域の上に第３の一方導電型高濃度層を形
成し、上記第２の一方導電型ウエル上に第４の他方導電
型領域を形成する少なくとも１つのバイポーラトランジ
スタとを有することを特徴とする半導体装置。 - 【請求項７】請求項６において、 上記他方導電型基板と上記第１の他方導電型高濃度層は
等しい電位または上記他方導電型高濃度層より上記他方
導電型基板が低い電位に固定されていることを特徴とす
る半導体装置。 - 【請求項８】請求項６または７において、 上記第２の一方導電型高濃度層は上記他方導電型基板と
上記第１の他方導電型高濃度層とは異なる電位に固定さ
れていることを特徴とする半導体装置。 - 【請求項９】請求項６から８のうちの１項において、 上記第４の一方導電型高濃度層は上記他方導電型基板と
上記第１の他方導電型高濃度層とは異なる電位に固定さ
れていることを特徴とする半導体装置。 - 【請求項１０】請求項６から９のうちの１項において、 上記第４の一方導電型高濃度層は上記第２の一方導電型
高濃度層と等しい電位または上記他方導電型高濃度層よ
り上記他方導電型基板が低い電位に固定されていること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5128687A JPH081944B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5128687A JPH081944B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3072772A Division JP2555794B2 (ja) | 1991-04-05 | 1991-04-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669433A JPH0669433A (ja) | 1994-03-11 |
| JPH081944B2 true JPH081944B2 (ja) | 1996-01-10 |
Family
ID=14990946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5128687A Expired - Lifetime JPH081944B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH081944B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5379794A (en) * | 1994-01-25 | 1995-01-10 | Emerson Electric Co. | Gas control valve having polymeric material body combined with thermally responsive gas shutoff valve having metallic body |
| CN113725209A (zh) * | 2021-07-29 | 2021-11-30 | 西安交通大学 | 一种SiC/Si Cascode器件用多芯片并联结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135117A (ja) * | 1974-09-20 | 1976-03-25 | Akashi Seisakusho Kk | Ekikagasuchoseikyotaishinanzensochi |
-
1993
- 1993-05-31 JP JP5128687A patent/JPH081944B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669433A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890004472B1 (ko) | Cmos 집적회호 | |
| JP2008193101A (ja) | 半導体装置 | |
| US10665690B2 (en) | Gate-controlled bipolar junction transistor and operation method thereof | |
| JPH081944B2 (ja) | 半導体装置 | |
| JP2825038B2 (ja) | 半導体装置 | |
| JPH1174530A (ja) | 半導体集積回路装置及びその製造方法 | |
| US6441446B1 (en) | Device with integrated bipolar and MOSFET transistors in an emitter switching configuration | |
| JPH07142731A (ja) | パワーデバイスおよびそれを形成するための方法 | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JP3248791B2 (ja) | 半導体装置 | |
| JP3130645B2 (ja) | 高耐圧ｍｏｓトランジスタ | |
| JPS6359262B2 (ja) | ||
| JP2907070B2 (ja) | 半導体装置の製造方法 | |
| JP2584500B2 (ja) | Ｂｉ−ｃｍｏｓ半導体装置 | |
| JPH01286367A (ja) | 縦型電界効果トランジスタ | |
| JPS6036110B2 (ja) | 半導体装置 | |
| JPH08153803A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH02105566A (ja) | 相補型半導体装置 | |
| JPH023962A (ja) | 半導体集積回路 | |
| KR950003238B1 (ko) | 다중-전극을 이용한 논리소자의 구조 | |
| JP2990439B2 (ja) | Ｄｍｏｓトランジスター | |
| JP2940203B2 (ja) | セミカスタム半導体集積回路 | |
| JPH0536913A (ja) | 半導体装置 | |
| GB2166291A (en) | Stabilized constant voltage integrated electronic device, and method for the manufacture thereof | |
| JPH0367347B2 (ja) |