JPH08194456A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】変換方式をあらかじめ記憶した半導体記憶装置
によって、デジタルＲＧＢカラーデータを直接デジタル
コンポジットビデオデータに変換することにより、装置
の小型化と変換速度の高速化を図る。 【解決手段】デジタルＲＧＢデータ２５２〜２５４は、
デジタルＲＧＢデータの変換方式が記憶された半導体記
憶装置のマトリックス変換ＲＯＭ２３１によってデジタ
ルコンポジットビデオデータ２５８〜２６０に変換され
る。デジタルコンポジットビデオデータのうち、輝度信
号（Ｙ信号）２５８はそのままＤ／Ａ変換器２３５でア
ナログ変換され、赤差信号（Ｒ−Ｙ信号）２５９と青差
信号（Ｂ−Ｙ信号）２６０はデジタル平衡変調回路２３
８、２３９でデジタル的に平衡変調された後Ｄ／Ａ変換
器２３６、２３７でアナログ変換される。この構成によ
り装置の小型化と変換速度の高速化及び変換精度の向上
が図られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタルＲＧＢデ
ータを、デジタル−アナログ変換装置を用いて、ＣＲＴ
表示装置に表示するための複合映像信号（例えぱＮＴＳ
Ｃ方式）に変換する映像信号処理装置及びこれを含む映
像機器に関する。

【０００２】

【従来の技術】従来の映像信号処理装置として、例え
ば、専用のモニタ装置へＲ（赤）、Ｇ（緑）、Ｂ（青）
の各色の振幅値を表すアナロダ信号を出力して所定の画
像をカラー表示するものがある。

【０００３】この映像信号処理装置は、ビデオＲＡＭに
画像データを記憶し、このビデオＲＡＭから各画素毎に
画像データを読み出し、この画像データをアドレス信号
としてＲ、Ｇ、Ｂのカラーデータを記憶したカラーデー
タＲＡＭをアドレスし、このＲＡＭから読み出されたカ
ラーデータをＤ／Ａ変換することによりアナログＲＧＢ
信号を発生する。このアナログＲＧＢ信号をモニタ装置
へ出力することによってカラーの画像を表示することが
できる。

【０００４】ＮＴＳＣ方式に準拠した複合映像信号（コ
ンボジットビデオ信号）を出力するときは、カラーデー
タＲＡＭから出力されるＲ、Ｇ、Ｂのカラーデータに基
づいて演算し、その演算結果から輝度信号および二つの
色差信号を作成して、コンポジットビデオ信号を得てい
た。

【０００５】更に、別な例としてデジタルＲＧＢカラー
データをＤ／Ａコンバータを用いて一旦アナログＲＧＢ
信号に変換して、この３つの信号をアナログ的に加減算
して、輝度信号（Ｙ）、赤色差信号（Ｒ−Ｙ）、青色差
信号（Ｂ−Ｙ）を発生し、コンポジットビデオ信号を得
ていた。

【０００６】

【発明が解決しようとする課題】しかし、従来の映像信
号処理装置によると、各画素毎に輝度信号および色差信
号を演算によって求めているため、装置の大型化、消費
電力の増大、変換速度が遅い、等の問題点を有してい
た。

【０００７】又、アナログ的な処理を行う場合は、ＮＴ
ＳＣ方式でも、ＰＡＬ方式でも、非常に高精度な、アナ
ログ信号であるため、高品質な、コンポジット信号を扱
うのは、困難であった。

【０００８】本発明の目的は、映像信号処理装置に於い
て、装置の小型化、消費電力の低減、変換速度の向上、
変換精度の向上を目的とする。

【０００９】本発明の他の目的は、従来にはないＭＯＳ
デジタル集積回路化に適した変調回路を提供し、高調波
成分の少ない高品質の複合映像信号の発生を可能とする
ことにある。

【００１０】本発明の他の目的は、従来にはないＭＯＳ
デジタル集積回路化に適したカラーバースト信号発生回
路を提供することにより、高品質な複合映像信号の発生
を可能とすることにある。

【００１１】本発明の他の目的は、従来にはないＭＯＳ
デジタル集積回路化に適したデジタル−アナログ変換器
を提供することにより、キャリアリークや位相ずれが極
めて小さい高品質な複合映像信号の発生を可能とするこ
とにある。

【００１２】

【課題を解決するための手段】本発明の映像信号処理装
置は、表示画面上の各ドットの色を指定するカラーコー
ドをＲＧＢカラーデータに変換するカラーパレットと、
変換された前記ＲＧＢカラーデータを、アナログ値で表
現されたＲＧＢ信号に変換する第１の変換手段並びにア
ナログ値で表現された輝度信号及び２つの色差信号に変
換する第２の変換手段とを備え、前記第１の変換手段
は、デジタル値で表現された前記ＲＧＢカラーデータを
アナログ値で表現された前記ＲＧＢ信号に変換するデジ
タル−アナログ変換器からなり、前記第２の変換手段
は、デジタル値で表現された前記ＲＧＢカラーデータを
デジタル値で表現された前記輝度信号及び２つの色差信
号に変換する変換方式が記憶された記憶装置と、前記記
憶装置の各変換出力をクロック信号に応じて保持する保
持手段と、前記保持手段から出力されたデジタル値で表
現された輝度信号及び２つの色差信号を前記アナログ値
で表現された輝度信号及び２つの色差信号に変換するデ
ジタル−アナログ変換器とからなることを特徴とする。

【００１３】また、本発明の映像機器は、前記映像信号
処理装置と、該映像信号処理装置へ画像データを与える
ビデオディスプレイコントローラと、該画像データを記
憶するビデオデータ記憶装置と、前記映像信号処理装置
が出力する複合映像信号を表示装置に伝送するインター
フェース手段とを具備することを特徴とする。

【００１４】

【発明の実施の形態】以下、本発明の映像信号処理装置
を詳細に説明する。

【００１５】図１は画像データに基づく画像をＣＲＴ画
面に表示させるための映像機器の全体のシステムを示
す。ただし、音発生装置は省略してある。１０１は全体
を制御するＣＰＵである。システムの全体を制御するプ
ログラムはＲＯＭ１０２に記憶されており、データや演
算結果等は一時的にＲＡＭ１０３に格納される。１０４
は本発明の映像信号処理装置（ビデオカラーエンコー
ダ）であり、１０５は映像信号処理装置１０４へ画像デ
ータを与えるビデオディスプレイコントローラである。
画像データはスプライト（動画）とバックグラウンド
（背景）のデータであり、ビデオＲＡＭ（ＶＲＡＭ）１
０６に格納されている。映像信号処理装置１０４は出力
ＡとしてアナログＲＧＢ信号を、出力Ｂとしてコンポジ
ットビデオ信号を発生し、インターフェース１０７、１
０８を介してテレビ受信機１０９へ供給され画像表示さ
れる。アナログＲＧＢ信号は直接専用モニタとしてのＣ
ＲＴへ、また、コンポジットビデオ信号は受信回路を介
してＣＲＴへ与えられる。以上の図１の構成により、画
像データに基づく画像をテレビ受信機１０９のＣＲＴ画
面に表示することができる。

【００１６】図２（ａ）は図１に於ける映像信号処理装
置１０４の一実施の形態を示す。２２１はＣＰＵ１０１
（図１）との間でデータ転送するデータバスであり、２
２２はビデオディスプレイコントローラ１０５（図１）
との間でデータ転送するデータバスである。データバス
２２１のデータはアドレスレジスタ２２４とカラーテー
ブルＲＡＭ２２６に入力され、データバス２２２のデー
タはアドレスセレクタ２２５に入力される。アドレスセ
レクタ２２５はアドレスレジスタ２２４のデータあるい
はデータバス２２２のデータの１つをアドレス信号とし
て選択するものである。２２６はカラーデータを記憶す
るカラーテーブルＲＡＭ（カラーパレット）であり、デ
ィスプレイコントローラ１０５から送られた表示画面上
の各ドットの色を指定するカラーコードをアドレスとし
て、読み出されたカラーデータはドットクロックに応じ
てラッチ回路２２７にラッチされる。ラッチ回路２２７
のカラーデータはＲ、Ｇ、Ｂの基本色毎にＤ／Ａ変換器
２２８、２２９、２３０によってＤ／Ａ変換されるか、
あるいは信号変換マトリクス即ち信号変換の方式を記憶
するマトリクスＲＯＭ２３１で輝度信号Ｙ、およびＲ−
ＹおよびＢ−Ｙの色差信号に変換される。２３２は、Ｃ
ＰＵ１よりアドレス信号Ａ０〜Ａ２、チップセレクト信
号ＣＳ、書き込み信号ＷＲ、読み出し信号ＲＤ、出力制
御信号ＣＥＳＥＬ等を入力してアドレスレジスタ２２
４、アドレスセレクタ２２５、カラーテーブルＲＡＭ２
２６、ラッチ回路２２７、制御信号発生回路２３３等を
制御する制御部である。制御信号発生回路２３３は、発
振回路２３Ａより、例えぱ、２１．４７７２７ＭＨｚの
発振信号を入力して水平および垂直の同期信号ＨＳＹＮ
Ｃ、ＶＳＹＮＣ、ドットクロックＣＫ、色差信号副搬送
波等を出力する。両同期信号ＨＳＹＮＣ、ＶＳＹＮＣ、
ドットクロックＣＫはビデオディスプレイコントローラ
１０５に対しても供給される。Ｄ／Ａ変換器２２８、２
２９、２３０はラッチ回路２２７からのデジタルＲＧＢ
信号を受けて、アナログＲＧＢ信号に変換し、同期信号
複合回路２３４は水平およぴ垂直の同期信号を複合して
出力する。これらのアナログＲＧＢ信号および複合同期
信号はアナログＲＧＢ信号出力回路２４１Ａより出力さ
れる。平衡変調回路２３８、２３９はマトリクスＲＯＭ
２３１からの色差信号Ｒ−Ｙ、Ｂ−Ｙを位相が互いに９
０゜異なった色差信号副搬送波により、各々デジタル的
に平衡変調する。平衡変調されたＲ−Ｙ、Ｂ−Ｙ信号
と、輝度信号Ｙは、Ｄ／Ａ変換器２３５、２３６、２３
７でＤ／Ａ変換される。

【００１７】また、バースト発生用副搬送波を入力した
バースト回路２４０及びＤ／Ａ変換器２４２は、水平同
期信号を含む水平帰線期間のバックポーチの期間に８〜
９サイクルを挿入してバースト信号を出力する。輝度信
号ＹはＤ／Ａ変換器２３５で同期信号を重ねられる。こ
れらの輝度信号Ｙ、色差信号Ｒ−Ｙ、Ｂ−Ｙ、バースト
信号は所定の位相、所定のタイミングで出力され、合成
回路２４１Ｂでコンポジットビデオ信号にされる。

【００１８】図２（ｂ）は、図２（ａ）から本発明の主
要部分を抜粋した図である。デジタルＲＧＢカラーデー
タは各１ビットずつ、計３ビット設けている。すると、
３原色の組合せによって合計８色の色を表現することが
可能である。これに対して、デジタルコンポジットビデ
オデータは、Ｙ信号に３ビット、Ｂ−Ｙ信号に３ビット
の、Ｒ−Ｙ信号に３ビットの、計９ビットで構成されて
いる。

【００１９】図２（ｂ）において、２５２、２５３、お
よび２５４で示されるデジタルＲＧＢデータは、マトリ
ックスＲＯＭ２３１の信号変換マトリクスによって２５
８、２５９、２６０で示されるデジタルコンポジットビ
デオデータに変換される。デジタルＲＧＢデータとデジ
タルコンポジットビデオデータとの対応を、下記の表１
に示す。

【００２０】

【表１】

【００２１】尚、表中の２進数は、本発明の映像信号処
理装置内で処理されるデータである。これに対し、１０
進数は、２進数のデータをＤ／Ａ変換したときのアナロ
グ値を示すものである。本発明を理解しやすくするた
め、アナログ値を１０進数に置き換えて表現している。

【００２２】デジタルコンポジットビデオデータのう
ち、２５８のＹ信号はそのままＤ／Ａ変換されるが、２
５９のＲ−Ｙ信号と２６０のＢ−Ｙ信号は、２３８、２
３９のデジタル平衡回路によってデジタル的に平衡変調
されてからＤ／Ａ変換される。

【００２３】次に図２のマトリクスＲＯＭ２３１につい
て、具体的な実施の形態を図３に示す。この例において
は、デジタルＲＧＢカラーデータは各３ビットずつ、計
９ビットを設けている。すると、３原色の組合せによっ
て、合計５１２色の色を表現することが可能である。こ
れに対して、デジタルコンポジットビデオデータは、Ｙ
信号に５ビット、Ｒ−Ｙ信号に５ビット、Ｂ−Ｙ信号に
５ビットの計１５ビットで構成されている。

【００２４】図３において、マトリックスＲＯＭ２３１
は５１２色分のデータが予め記憶された半導体記憶装置
である。表２は５１２色中の代表的な５０色について前
記半導体記憶装置に記憶されているデータである。黒色
＋７色×７階調をもって代表的な５０色とする。

【００２５】ここでＲＧＢカラーデータを輝度信号Ｙに
変換する方式を説明する。周知のように輝度信号Ｙは
（１）式で求まる。

【００２６】 Ｙ＝０．３Ｒ＋０．５９Ｇ＋０．１１Ｂ・・・・・・・・・・・・・（１） ０≦Ｒ≦１、０≦Ｇ≦１、０≦Ｂ≦１、０≦Ｙ≦１ この（１）式を０≦Ｙ′≦３１、０≦Ｒ′≦７、０≦
Ｇ′≦７、０≦Ｂ′≦７の範囲で使用するために、３１
／７を乗じて、 Ｙ′＝１．３３Ｒ′＋２．６１Ｇ′＋０．４９Ｂ′・・・・・・・・（１）´ に変換する。

【００２７】次に、色差信号Ｒ−Ｙは、次の式から求ま
る。

【００２８】 Ｒ−Ｙ＝Ｒ−（０．３Ｒ＋０．５９Ｇ＋０．１１Ｂ） ＝０．７Ｒ−０．５９Ｇ−０．１１Ｂ・・・・・・・・・・・（２） ０≦Ｒ≦１、０≦Ｇ≦１、０≦Ｂ≦１、−０．７≦Ｒ−
Ｙ≦０．７ この（２）式を−１５≦Ｒ′ーＹ′≦１５、０≦Ｒ′≦
７、０≦Ｇ′≦７、０≦Ｂ´≦７の範囲使用するために
１５／０．７×７を乗じて、 Ｒ´−Ｙ´＝２．１４Ｒ´−１．８０Ｇ´−０．３４Ｂ´・・・・・（２）´ 次に、色差信号Ｂ−Ｙは、次の式から求まる。

【００２９】 Ｂ−Ｙ＝Ｂ−（０．３Ｒ＋０．５９Ｇ＋０．１１Ｂ） ＝−０．３Ｒ−０．５９ Ｇ＋０．８９Ｂ・・・・・・・・・（３） ０≦Ｒ≦１、０≦Ｇ≦１、０≦Ｂ≦１、−０．８９≦Ｂ
−Ｙ≦０．８９ この（３）式を−１５≦Ｂ´−Ｙ´≦１５、０≦Ｒ´≦
７、０≦Ｇ´≦７、０≦Ｂ´≦７の範囲で使用するため
に、１５／０．８９×７を乗じて、 Ｂ´−Ｙ´＝−０．７２Ｒ´−１．４２Ｇ´＋２．１４Ｂ´・・・・（３）´ 以上の（１）´、（２）´、（３）´式を基に輝度信
号、色差信号の値を求め、四捨五入した値を以下の表２
に示す。

【００３０】

【表２】

【００３１】尚、表中に用いられる１０進数は、Ｒ、
Ｇ、Ｂ → Ｙ、Ｒ−Ｙ、Ｂ−Ｙという変換を理解しや
すくするために用いた数値であり、実際には２進数のデ
ータとして処理される。

【００３２】図４は、前記のマトリクスＲＯＭによっ
て、上記の代表的な５０色のデジタルＲＧＢカラーデー
タをデジタルコンポジットビデオデータに変換した、い
わゆるベクトル表示結果である。すなわ図４は、横軸に
Ｂ−Ｙ、縦軸にＲ−Ｙを定義し、表２のＢ−Ｙの値、Ｒ
−Ｙの値をプロットしたものである。図４からは各信号
値の組合わせにより、多種類の色の表現が可能となるこ
とがわかるであろう。

【００３３】デジタルＲＧＢカラーデータは、前記の半
導体記憶装置の９本の番地選択信号（アドレス信号）入
力端子に加えられる。前記半導体記憶装置の読み出し動
作を行うことにより、１５本の信号出力端子には、 ・輝度信号（Ｙ信号）が５ビット ・赤色差信号（Ｒ−Ｙ信号）が５ビット ・青色差信号（Ｂ−Ｙ信号）が５ビット で分割して出力される。このような回路構成により、デ
ジタルＲＧＢカラーデータに対応したデジタルコンポジ
ットビデオデータを得ることができる。図３中、３０２
は、相互のデータ間の時間ずれを合わせるためのフリッ
プフロップであり、図２（ａ）の制御部２３２から得ら
れるドットクロック３０６に同期して、１ドット毎のデ
ータがラッチされる。但し、データの１ドットの周期よ
りも半導体記憶装置の読み出し時間が充分早ければ、フ
リップフロップは不要である。

【００３４】次に、図２の２３８、２３９の平衡変調回
路についての、第１の実施の形態を示す。

【００３５】Ｒ−Ｙ信号を例にとり、デジタル平衡変調
回路の説明を行う。図５は３ビットデジタル平衡変調回
路の例である。５３０はマトリックスＲＯＭ２３１から
出力された変調前データ入力端子、５３１は変調クロッ
ク入力端子、５３２はＤ／Ａ変換器２３６に接続される
変調後データ出力端子である。５３３はインバータ、５
３４はＡＮＤゲート、５３５はＯＲゲートである。５３
１の変調クロックの論理が１のとき出力端子５３２には
５３０より入力されたデータと同論理値の信号が出力さ
れるが、変調クロック５３１の論理が０のとき出力端子
には５３０より入力されたデータと逆論理値の信号が出
力される。前記の８色について、変調前のデータと変調
後のデータの関係は表３のようになる。図７に図５の回
路の動作状態を表わす波形図を示す。図５の端子５３１
に図７（ａ）（ｃ）のクロックを入力すると、出力端子
５３２には、端子５３０より入力されたデータの正転論
理値と反転論理値が図７（ｂ）（ｄ）のように出力され
る。図６も図５の回路の動作状態を表わす図である。図
５の端子５３１に図６（ａ）のクロックを入力し、端子
５３０に図６（ｂ）のようなデータ（１０進数で表現さ
れている。）を入力すると、端子５３２には図６（ｃ）
のようなデータが出力される。

【００３６】

【表３】

【００３７】尚、上記の表、及び図６、図７に於いて
は、１０進数を用いてデータを表現しているが実際に
は、データは２進数として処理される。

【００３８】変調クロック入力端子５３１に、色差信号
副搬送波（ＮＴＳＣ方式では３．５８ＭＨｚ、ＰＡＬ方
式では４．４３ＭＨｚ）を入力することにより、平衡変
調された色差信号出力を得ることができる。

【００３９】色差信号副搬送波周波数の、例えば２倍の
周波数のクロック信号を分周することにより、９０度位
相のずれた２つの色差信号副搬送波を作成することがで
きる。一方をＲ−Ｙ信号の変調クロックに、他方をＢ−
Ｙ信号の変調クロックに使うことにより、図６に示す様
に、Ｒ−Ｙ信号とＢ−Ｙ信号の変調出力が得られる。

【００４０】次に図２の２３８、２３９の平衡変調回路
についての第２の実施の形態を示す。Ｒ−Ｙ信号を例に
とりデジタル平衡変調回路の説明を行う。図８は、５ビ
ットデジタル平衡変調回路の例である。（図８と全く同
じ回路が、Ｂ−Ｙ信号用に、もう１組必要である。）８
３０〜８３４はマトリックスＲＯＭ２３１から出力され
た変調前データ入力端子であり、８３０が上位ビット
で、８３１〜８３４まで、重みが順次小さくなり、８３
４が最下位のビットとなる。８３５〜８３９は、Ｄ／Ａ
変換器２３６に接続される変調後データ出力端子であ
り、８３５が上位ビットで、８３６〜８３９まで、重み
が順次小さくなり、８３９が最下位のビットとなる。８
４０は、色差信号副搬送波が入力される変調クロック入
力端子、８４１は色差信号副搬送波の位相変化点で発生
する変調ゼロ信号が入力される変調ゼロ信号入力端子で
ある。変調クロックの論理が１のとき出力端子には入力
信号と同論理値の信号が出力されるが、変調クロックの
論理が０のとき出力端子には入力信号と逆論理値の信号
が出力される。そして、変調ゼロ信号の論理が１の時
は、入力の状態によらず、８３５は論理１、８３６〜８
３９は論理０を出力する。本発明の平衡変調回路に入力
される変調前の色差信号と、変調クロックとなる色差信
号副搬送波と、色差信号副搬送波の位相変化点で発生す
る変調ゼロ信号と、これらの信号に基づいて平衡変調し
た色差信号をＤ／Ａ変換器２３６でＤ／Ａ変換した後の
アナログ値との関係を以下の表４に示す。

【００４１】尚、図８における出力８３５〜８３９は、
後で説明する図１２のＤ／Ａ変換器に入力されるもので
ある。８３５は１２３２へ、８３６は１２３３へ、８３
７は１２３４へ、８３８は１２３５へ、８３９は１２３
６へ各々入力される。又、８４１の変調ゼロ信号は図１
２の１２３１へも入力される。

【００４２】

【表４】

【００４３】したがって、変調ゼロ信号の論理が１の時
は、Ｄ／Ａ変換器２３６の出力するアナログ値はゼロと
なる。但し、表ではＤ／Ａ変換器出力が、−１．５
（Ｖ）〜１．５（Ｖ）で振幅した場合の例であり、変調
ゼロ信号の論理が１の時のＤ／Ａ変換出力は、一般的に
（Ｄ／Ａ変換出力の最大出力レベル−Ｄ／Ａ変換出力の
最小出力レベル）／２、つまり、Ｄ／Ａ変換出力の中央
値として定義される。色差信号副搬送波周波数の例えば
６倍の周波数を、クロツク信号入力端子２５５に加え、
制御信号発生回路２３３で分周して図９（ａ）、図９
（ｂ）、図９（ｄ）、図９（ｅ）のパルスを発生して、
図９（ａ）のパルスをＲ−Ｙ変調クロック信号、図９
（ｂ）のパルスをＲ−Ｙ変調ゼロ信号、図９（ｄ）のパ
ルスをＢ−Ｙ変調クロック信号、図９（ｅ）のパルスを
Ｂ−Ｙ変調ゼロ信号として平衡変調し、その平衡変調後
の色差信号をＤ／Ａ変換することにより、図９（ｃ）の
Ｒ−Ｙアナログ出力と図９（ｆ）のＢ−Ｙアナログ出力
を得ることができる。この様な作用により、正の値、ゼ
ロすなわち中央の値、負の値と、３値を出力可能とする
平衡変調回路が実現する。尚、Ｒ−Ｙ変調クロックとＢ
−Ｙ変調クロックは図９より明らかなように、互いに９
０゜位相がずれた色差信号副搬送波である。

【００４４】次に、図２の２４０のバースト信号発生回
路および２４２のバーストＤ／Ａ変換器についての実施
の形態を示す。図１０はバースト信号発生回路２４０及
びバーストＤ／Ａ変換器２４２の回路例を示している。
バースト信号発生回路２４０とバーストＤ／Ａ変換器２
４２はカラーバースト信号発生回路を構成する。バース
ト信号発生回路２４０はデジタルカラーバースト信号２
４０Ａを出力する。１０３２にバースト高レベルを、１
０３４にバースト低レベルを印加する。抵抗素子１０３
５と１０３６に同一の値の抵抗を使用することにより、
１０３５と１０３６の中点にはバースト高レベルとバー
スト低レベルの中点の電圧が発生する。１０３０に、バ
ースト信号を発生する期間のみ論理が０になる信号（図
１１（ａ）に示した信号）を加え、１０３１に、バース
ト発生用副搬送波信号（図１１（ｂ）に示した信号）を
加えると、表５の様な動作により、アナログバーストデ
ータ２６７（図１１（ｃ）に示した信号）が得られる。

【００４５】図１０において、１０３７はインバータ、
１０３８はＮＯＲ、１０４０、１０４２、１０４４は
Ｐ ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓ
ｉｓｔｏｒ（ＭＯＳＦＥＴ）、１０４１、１０４３、１
０４５は Ｎ ｃｈａｎｎｅｌ ＭＯＳＦＥＴである。一
対のＭＯＳＦＥＴはトランスミッションゲートを構成し
ている。

【００４６】

【表５】

【００４７】次に、２３６、２３７のＤ／Ａ変換器の実
施の形態を示す。図１２に、Ｄ／Ａ変換器の回路例を示
している。１２３０には表示期間を示すブランキング信
号が入力される。ブランキング信号が１のときは表示期
間外である。１２３１には図８の８４１と同じ変調ゼロ
信号が入力される。１２３２〜１２３６は前述したよう
に図８の８３５〜８３９に出力される変調後の色差信号
が入力される。インバータ１２４３、ＮＡＮＤ１２４１
はデコーダを構成しており、１２３２〜１２３６の論理
により、ＮＯＲ１２４２の中の１つに０を出力する。Ｎ
ＯＲ１２４７は表示期間外の時と色差信号副搬送波の変
化時に０を出力する。この出力を受けて、ＮＯＲ１２４
２は全て０を出力する。従ってこの時は抵抗１２４４で
構成される分割抵抗の中央に接続された１組のＭＯＳＦ
ＥＴがＯＮし、１２３８に高レベルと低レベルの中央値
が出力される。一方、ＮＯＲ１２４７の出力が１のとき
は、デコーダの出力を入力するＮＯＲ１２４２の１つが
１を出力し、１２３２〜１２３６の論理に応じたアナロ
グ出力が１２３８に得られる。

【００４８】すなわち、本発明のＤ／Ａ変換器は、ブラ
ンキング信号が論理１の場合又は変調ゼロ信号が論理１
の場合には、高レべルと低レベルの中央の値を出力す
る。他の場合には、１２３２〜１２３６の平衡変調後デ
ジタルデータの値によって決まるいずれか１組のＰチャ
ンネルＭＯＳＦＥＴ１２４５とＮチャンネルＭＯＳＦＥ
Ｔ１２４６が導通状態となり、該当するレベルが出力さ
れる。色差成分がない場合、（すなわち黒などの無彩色
時など）平衡変調前デジタルデータは１００００（２
進）となる。このデータは平衡変調されて１００００
（２進）と０１１１１（２進）のデータとなるが、本発
明のＤ／Ａ変換器では、いずれも前記ブランキング時と
同じ、高レベルと低レベルの中央の値を出力する。図１
３に、アナログ出力波形を示す。図１３より、アナログ
出力波形の位相は、変調ゼロ信号の位相で決まってお
り、デジタルデータの振幅には、関係しないことがわか
る。また、平衡変調のスイッチングは必ず変調ゼロ状態
で行われるので、過渡的に不正なデータが出力されるこ
とはない。

【００４９】次に、図２の２４１Ｂの合成回路の回路例
を示す。デジタルＹ信号と平衡変調されたデジタルＲ−
Ｙ信号、デジタルＢ−Ｙ信号とデジタルカラーバースト
信号を、それぞれ独立したＤ／Ａ変換器で、アナログ信
号に変換し、２４１Ｂの合成回路で合成して、複合映像
信号を出力する。

【００５０】図１４は、図２の合成回路２４１Ｂの実施
の形態を示す回路図である。前記のアナログ値に変換さ
れたＹ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号、カラーバースト
信号を１４３８のバイポーラトランジスタのベースに入
力して、１４３６の抵抗素子とで合成しており、１４３
５の端子に複合映像信号が出力される。

【００５１】図１４のような構成で、Ｙ信号、Ｒ−Ｙ信
号、Ｂ−Ｙ信号、カラーバースト信号を合成すること
で、図１４では、１４３６の各抵抗値をおのおの調整す
ることにより、各信号の、位相、振幅の調整が、独立し
て行うことができ、ＣＲＴディスプレイ上での、色合い
調整や補正が可能となる。

【００５２】

【発明の効果】以上、本発明によれば、デジタルＲＧＢ
カラーデータを、アナログ信号に変換することなく、直
接、デジタルコンポジットビデオデータに変換すること
が可能になるので、安定度が高く、かつ、精度の高い変
換が可能となる。また、従来技術によれば、Ｄ／Ａ変換
器とアナログ加減算回路とＡ／Ｄ変換器を必要としてい
たところを、半導体記憶装置に置換えたため、装置の小
型化、低消費電力化、高速化を図ることが可能である。

【００５３】また、半導体記憶装置の記憶内容を変更す
れば同一のＲＧＢカラーデータに対し異った色調のコン
ポジットビデオデータを得ることができるため表示可能
な一色ずつについて独立に、さらに、Ｙ信号、Ｒ−Ｙ信
号、Ｂ−Ｙ信号についても独立に調整することが可能と
なるという効果も生じた。

【００５４】また、本発明の平衡変調回路の第１の実施
の形態によれば、デジタル回路によって２つの色差信号
の平衡変調が行えるため、ＭＯＳデジタル集積回路化し
ても、振幅、位相角ともに精度のよい、従来では得られ
なかった高品質の複合映像信号を発生する映像信号処理
装置を提供することができる。

【００５５】また、本発明の平衡変調回路の第２の実施
の形態によれぱ、デジタル的に平衡変調する際に、その
変調後データのＤ／Ａ変換出力が正の値、中央の値、負
の値の３値となるように平衡変調を行うために、出力が
正弦波に近くなるので、単なる方形波に比ベて高調波成
分の少ない、従来では得られなかった高品質の複合映像
信号を発生する映像信号処理装置を提供することができ
る。

【００５６】また、本発明のカラーバースト信号発生回
路によれば、ＭＯＳデジタル回路によってカラーバース
ト信号の高レベル（最大値）と低レベル（最小値）とを
交互に発生し、カラーバースト信号を発生しない時は中
間レベルを出力することにより、振幅特性も位相特性も
ともに優れた複合映像信号を発生する映像信号処理装置
を提供することが可能となった。

【００５７】また、本発明のＤ／Ａ変換器によれば、ブ
ランキング状態や色差成分がない時には出力レべルは一
定値となるのでキャリアリークは全く発生しない。ま
た、振幅の大小差による位相ずれが全く生じないこと、
及び過渡的に不正なデータが出力される現象（グリッチ
現象）が全く生じないことにより、従来にはない、高品
質な複合映像信号を発生することが可能になる。

【００５８】また、本発明の図１４の合成回路によれ
ば、輝度信号と２つの色差信号とカラーバースト信号
を、おのおの独立した４つのＤ／Ａ変換器で、Ｄ／Ａ変
換し、調整可能な手段（例えば抵抗器など）で合成して
複合映像信号を得ることにより、高品質な複合映像信号
が得られる。また、色合いの調整や補正が可能で、色情
報を忠実に再現することができるという効果を有する。

【図面の簡単な説明】

【図１】映像機器を構成するカラー画像処理システムを
示すブロック図。

【図２】（ａ）、（ｂ）は本発明の映像信号処理装置を
示すブロック図。

【図３】本発明のマトリクスＲＯＭを示す図。

【図４】図３のマトリクスＲＯＭによるベクトル表示結
果を示す図。

【図５】本発明の平衡変調回路の第１の実施の形態を示
す図。

【図６】（ａ）〜（ｃ）は図５の平衡変調回路の動作状
態を示す波形図。

【図７】（ａ）〜（ｄ）は図５の平衡変調回路を有する
映像信号処理装置の動作状態を示す波形図。

【図８】本発明の平衡変調回路の第２の実施の形態を示
す図。

【図９】（ａ）〜（ｆ）は図８の平衡変調回路の動作状
態を示す波形図。

【図１０】本発明のカラーバースト信号発生回路を示す
図。

【図１１】（ａ）〜（ｃ）は図１０のカラーバースト信
号発生回路の動作状態を示す図。

【図１２】（ａ）〜（ｅ）本発明のデジタル−アナログ
変換器を示す図。

【図１３】図１２のデジタル−アナログ変換器の動作状
態を示す図。

【図１４】本発明の合成回路を示す図。

【符号の説明】

１０１・・・・・・ＣＰＵ １０２・・・・・・ＲＯＭ １０３・・・・・・ＲＡＭ １０４・・・・・・映像信号処理装置（ビデオカラーエ
ンコーダ） １０５・・・・・・ビデオディスプレイコントローラ １０６・・・・・・ビデオＲＡＭ １０７、１０８・・インターフェース １０９・・・・・・テレビ受信機 ２２１、２２２・・データバス ２２４・・・・・・アドレスレジスタ ２２５・・・・・・アドレスセレクタ ２２６・・・・・・カラーテーブルＲＡＭ ２２７・・・・・・ラッチ回路 ２２８、２２９、２３０・・・Ｄ／Ａ変換器 ２３１・・・・・・マトリクスＲＯＭ ２３２・・・・・・制御部 ２３３・・・・・・制御信号発生回路 ２３Ａ・・・・・・発振回路 ２３４・・・・・・同期信号複合回路 ２３５、２３６、２３７・・・Ｄ／Ａ変換器 ２３８、２３９・・平衡変調回路 ２４０・・・・・・バースト信号発生回路 ２４０Ａ・・・・・デジタルカラーバースト信号 ２４１Ａ・・・・・アナログＲＧＢ信号出力回路 ２４１Ｂ・：・・・合成回路 ２４２・・・・・・バーストＤ／Ａ変換器 ２５１・・・・・・同期信号入力端子 ２５２・・・・・・デジタルＲカラーデータ入力端子 ２５３・・・・・・デジタルＧカラーデータ入力端子 ２５４・・・・・・デジタルＢカラーデータ入力端子 ２５５・・・・・・クロック信号入力端子 ２５８・・・・・・デジタルＹデータ ２５９・・・・・・デジタルＲ−Ｙデータ ２６０・・・・・・テジタルＢ−Ｙデータ ２６４・・・・・・アナログＹデータ ２６５・・・・・・アナログＲ−Ｙデータ ２６６・・・・・・アナログＢ−Ｙデータ ２６７・・・・・・アナログバーストデータ ２６９・・・・・・複合映像信号出力端子 ２７０・・・・・・Ｒ−Ｙ平衡変調用色差信号搬送波信
号 ２７１・・・・・・Ｂ−Ｙ平衡変調用色差信号搬送波信
号 ２７２・・・・・・バースト信号制御信号 ２７３・・・・・・バースト発生用副搬送波信号 ３０２・・・・・・フリップフロップ ３０３・・・・・・デジタルＲカラーデータ入力端子 ３０４・・・・・・デジタルＧカラーデータ入力端子 ３０５・・・・・・デジタルＢカラーデータ入力端子 ３０６・・・・・・ドットクロック入力端子 ３０７・・・・・・デジタルＹデータ ３０８・・・・・・デジタルＲ−Ｙデータ ３０９・・・・・・デジタルＢ−Ｙデータ ３１０・・・・・・半導体記憶装置のアドレス入力端子 ３１１・・・・・・半導体記憶装置のデータ出力端子 ５３０・・・・・・変調前データ入力端子 ５３１・・・・・・変調クロック入力端子 ５３２・・・・・・変調後データ出力端子 ８３０、８３１、８３２、８３３、８３４・・変調前デ
ータ入力端子 ８３５、８３６、８３７、８３８、８３９・・変調後デ
ータ出力端子 ８４０・・・・・・変調クロック入力端子 ８４１・・・・・・変調ゼロ信号入力端子 １０３０・・・・・・バースト信号制御信号入力端子 １０３１・・・・・・バースト発生用副搬送波信号入力
端子 １０３２・・・・・・バースト高レベル入力端子 １０３３・・・・・・アナログバーストデータ出力端子 １０３４・・・・・・バースト低レベル入力端子 １０３５、１０３６・抵抗素子 １０３７・・・・・・インバータ回路 １０３８・・・・・・ＮＯＲ回路 １０４０・・・・・・ＰチャンネルＭＯＳＦＥＴ Ｑ１ １０４１・・・・・・ＮチャンネルＭＯＳＦＥＴ Ｑ２ １０４２・・・・・・ＰチャンネルＭＯＳＦＥＴ Ｑ３ １０４３・・・・・・ＮチャンネルＭＯＳＦＥＴ Ｑ４ １０４４・・・・・・ＰチャンネルＭＯＳＦＥＴ Ｑ５ １０４５・・・・・・ＮチャンネルＭＯＳＦＥＴ Ｑ６ １２３０・・・・・・ブランキング信号入力端子 １２３１・・・・・・変調ゼロ信号入力端子 １２３２・・・・・・平衡変調後デジタルデータ入力端
子（最上位ビット） １２３３・・・・・・平衡変調後デジタルデータ入力端
子（上位ビット） １２３４・・・・・・平衡変調後デジタルデータ入力端
子（中位ビット） １２３５・・・・・・平衡変調後デジタルデータ入力端
子（下位ビット） １２３６・・・・・・平衡変調後デジタルデータ入力端
子（最下位ビット） １２３７・・・・・・アナログ出力高レベル入力端子 １２３８・・・・・・アナログ出力端子 １２３９・・・・・・アナログ出力低レベル入力端子 １２４１・・・・・・５入力ＮＡＮＤ回路 １２４２・・・・・・２入力ＮＯＲ回路 １２４３・・・・・・インバータ回路 １２４４・・・・・・抵抗素子 １２４５・・・・・・ＰチャンネルＭＯＳＦＥＴ １２４６・・・・・・ＮチャンネルＭＯＳＦＥＴ １２４７・・・・・・２入力ＮＯＲ回路 １４３１・・・・・・アナログＹデータ入力端子 １４３２・・・・・・アナログＲ−Ｙデータ入力端子 １４３３・・・・・・アナログＢ−Ｙデータ入力端子 １４３４・・・・・・アナログバーストデータ入力端子 １４３５・・・・・・複合映像信号出力端子 １４３６・・・・・・抵抗素子 １４３７・・・・・・容量素子 １４３８・・・・・・ｎｐｎ型バイポーラトランジスタ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成７年１０月１９日

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図１】映像機器を構成するカラー画像処理システムを
示すブロック図。

【図２】（ａ）、（ｂ）は本発明の映像信号処理装置を
示すブロック図。

【図３】本発明のマトリクスＲＯＭを示す図。

【図４】図３のマトリクスＲＯＭによるベクトル表示結
果を示す図。

【図５】本発明の平衡変調回路の第１の実施の形態を示
す図。

【図６】（ａ）〜（ｃ）は図５の平衡変調回路の動作状
態を示す波形図。

【図７】（ａ）〜（ｄ）は図５の平衡変調回路を有する
映像信号処理装置の動作状態を示す波形図。

【図８】本発明の平衡変調回路の第２の実施の形態を示
す図。

【図９】（ａ）〜（ｆ）は図８の平衡変調回路の動作状
態を示す波形図。

【図１０】本発明のカラーバースト信号発生回路を示す
図。

【図１１】（ａ）〜（ｃ）は図１０のカラーバースト信
号発生回路の動作状態を示す図。

【図１２】本発明のデジタルーアナログ変換器を示す
図。

【図１３】図１２のデジタルーアナログ変換器の動作状
態を示す図。

【図１４】本発明の合成回路を示す図。

【符号の説明】 １０１・・・・・・ＣＰＵ １０２・・・・・・ＲＯＭ １０３・・・・・・ＲＡＭ １０４・・・・・・映像信号処理装置（ビデオカラーエ
ンコーダ） １０５・・・・・・ビデオディスプレイコントローラ １０６・・・・・・ビデオＲＡＭ １０７、１０８・・インターフェース １０９・・・・・・テレビ受信機 ２２１、２２２・・データバス ２２４・・・・・・アドレスレジスタ ２２５・・・・・・アドレスセレクタ ２２６・・・・・・カラーテーブルＲＡＭ ２２７・・・・・・ラッチ回路 ２２８、２２９、２３０・・・Ｄ／Ａ変換器 ２３１・・・・・・マトリクスＲＯＭ ２３２・・・・・・制御部 ２３３・・・・・・制御信号発生回路 ２３Ａ・・・・・・発振回路 ２３４・・・・・・同期信号複合回路 ２３５、２３６、２３７・・・Ｄ／Ａ変換器 ２３８、２３９・・平衡変調回路 ２４０・・・・・・バースト信号発生回路 ２４０Ａ・・・・・デジタルカラーバースト信号 ２４１Ａ・・・・・アナログＲＧＢ信号出力回路 ２４１Ｂ・：・・・合成回路 ２４２・・・・・・バーストＤ／Ａ変換器 ２５１・・・・，・同期信号入力端子 ２５２・・・・・・デジタルＲカラーデータ入力端子 ２５３・・・・・・デジタルＧカラーデータ入力端子 ２５４・・・・・・デジタルＢカラーデータ入力端子 ２５５・・・・・・クロック信号入力端子 ２５８・・・・・・デジタルＹデータ ２５９・・・・・・デジタルＲ−Ｙデータ ２６０・・・・・・テジタルＢ−Ｙデータ ２６４・・・・・・アナログＹデータ ２６５・・・・・・アナログＲ−Ｙデータ ２６６・・・・・・アナログＢ−Ｙデータ ２６７・・・・・・アナログバーストデータ ２６９・・・・・・複合映像信号出力端子 ２７０・・・・・・Ｒ−Ｙ平衡変調用色差信号搬送波信
号 ２７１・・・・・・Ｂ−Ｙ平衡変調用色差信号搬送波信
号 ２７２・・・・・・バースト信号制御信号 ２７３・・・・・・バースト発生用副搬送波信号 ３０２・・・・・・フリツプフロップ ３０３・・・・・・デジタルＲカラーデータ入力端子 ３０４・・・・・・デジタルＧカラーデータ入力端子 ３０５・・・・・・デジタルＢカラーデータ入力端子 ３０６・・・・・・ドットクロック入力端子 ３０７・・・・・・デジタルＹデータ ３０８・・・・・・デジタルＲ−Ｙデータ ３０９・・・・・・デジタルＢ−Ｙデータ ３１０・・・・・・半導体記憶装置のアドレス入力端子 ３１１・・・・・・半導体記憶装置のデータ出力端子 ５３０・・・・・・変調前データ入力端子 ５３１・・・・・・変調クロック入力端子 ５３２・・・・・・変調後データ出力端子 ８３０、８３１、８３２、８３３、８３４・・変調前デ
ータ入力端子 ８３５、８３６、８３７、８３８、８３９・・変調後デ
ータ出力端子 ８４０・・・・・・変調クロック入力端子 ８４１・・・・・・変調ゼロ信号入力端子 １０３０・・・・・・バースト信号制御信号入力端子 １０３１・・・・・・バースト発生用副搬送波信号入力
端子 １０３２・・・・・・バースト高レベル入力端子 １０３３・・・・・・アナログバーストデータ出力端子 １０３４・・・・・・バースト低レベル入力端子 １０３５、１０３６・抵抗素子 １０３７・・・・・・インバータ回路 １０３８・・・・・・ＮＯＲ回路 １０４０・・・・・・ＰチャンネルＭＯＳＦＥＴ Ｑ１ １０４１・・・・・・ＮチャンネルＭＯＳＦＥＴ Ｑ２ １０４２・・・・・・ＰチャンネルＭＯＳＦＥＴ Ｑ３ １０４３・・・・・・ＮチャンネルＭＯＳＦＥＴ Ｑ４ １０４４・・・・・・ＰチャンネルＭＯＳＦＥＴ Ｑ５ １０４５・・・・・・ＮチャンネルＭＯＳＦＥＴ Ｑ６ １２３０・・・・・・ブランキング信号入力端子 １２３１・・・・・・変調ゼロ信号入力端子 １２３２・・・・・・平衡変調後デジタルデータ入力端
子（最上位ビット） １２３３・・・・・・平衡変調後デジタルデータ入力端
子（上位ビット） １２３４・・・・・・平衡変調後デジタルデータ入力端
子（中位ビット） １２３５・・・・・・平衡変調後デジタルデータ入力端
子（下位ビット） １２３６・・・・・・平衡変調後デジタルデータ入力端
子（最下位ビット） １２３７・・・・・・アナログ出力高レベル入力端子 １２３８・・・・・・アナログ出力端子 １２３９・・・・・・アナログ出力低レベル入力端子 １２４１・・・・・・５入力ＮＡＮＤ回路 １２４２・・・・・・２入力ＮＯＲ回路 １２４３・・・・・・インバータ回路 １２４４・・・・・・抵抗素子 １２４５・・・・・・ＰチャンネルＭＯＳＦＥＴ １２４６・・・・・・ＮチャンネルＭＯＳＦＥＴ １２４７・・・・・・２入力ＮＯＲ回路 １４３１・・・・・・アナログＹデータ入力端子 １４３２・・・・・・アナログＲ−Ｙデータ入力端子 １４３３・・・・・・アナログＢ−Ｙデータ入力端子 １４３４・・・・・・アナログバーストデータ入力端子 １４３５・・・・・・複合映像信号出力端子 １４３６・・・・・・抵抗素子 １４３７・・・・・・容量素子 １４３８・・・・・・ｎｐｎ型バイポーラトランジスタ

フロントページの続き (31)優先権主張番号 特願昭62−230207 (32)優先日 昭62(1987)９月14日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願昭62−230205 (32)優先日 昭62(1987)９月14日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願昭62−230202 (32)優先日 昭62(1987)９月14日 (33)優先権主張国 日本（ＪＰ） (72)発明者 中田 章 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 中村 淳 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 表示画面上の各ドットの色を指定するカ
   ラーコードをＲＧＢカラーデータに変換するカラーパレ
   ットと、 変換された前記ＲＧＢカラーデータを、アナログ値で表
   現されたＲＧＢ信号に変換する第１の変換手段並びにア
   ナログ値で表現された輝度信号及び２つの色差信号に変
   換する第２の変換手段とを備え、 前記第１の変換手段は、デジタル値で表現された前記Ｒ
   ＧＢカラーデータをアナログ値で表現された前記ＲＧＢ
   信号に変換するデジタル−アナログ変換器からなり、 前記第２の変換手段は、デジタル値で表現された前記Ｒ
   ＧＢカラーデータをデジタル値で表現された前記輝度信
   号及び２つの色差信号に変換する変換方式が記憶された
   記憶装置と、 前記記憶装置の各変換出力をクロック信号に応じて保持
   する保持手段と、 前記保持手段から出力されたデジタル値で表現された輝
   度信号及び２つの色差信号を前記アナログ値で表現され
   た輝度信号及び２つの色差信号に変換するデジタル−ア
   ナログ変換器とからなることを特徴とする映像信号処理
   装置。
2. 【請求項２】 請求項１記載の映像信号処理装置と、 該映像信号処理装置へ画像データを与えるビデオディス
   プレイコントローラと、 該画像データを記憶するビデオデータ記憶装置と、 前記映像信号処理装置が出力する複合映像信号を表示装
   置に伝送するインターフェース手段とを具備することを
   特徴とする映像機器。