JPH08185351A - メモリ装置およびメモリ装置へのアクセス方法 - Google Patents

メモリ装置およびメモリ装置へのアクセス方法

Info

Publication number
JPH08185351A
JPH08185351A JP6338152A JP33815294A JPH08185351A JP H08185351 A JPH08185351 A JP H08185351A JP 6338152 A JP6338152 A JP 6338152A JP 33815294 A JP33815294 A JP 33815294A JP H08185351 A JPH08185351 A JP H08185351A
Authority
JP
Japan
Prior art keywords
memory
dynamic random
random access
code
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6338152A
Other languages
English (en)
Inventor
Hirohide Tachikawa
博英 立川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP6338152A priority Critical patent/JPH08185351A/ja
Publication of JPH08185351A publication Critical patent/JPH08185351A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dram (AREA)

Abstract

(57)【要約】 【目的】 ダイナミックランダムアクセスメモリの高速
アクセスモードを十分に活用することができるメモリ装
置を提供する。 【構成】 メモリ装置１０は、高速ページモードで高速
にアクセス可能な２つのＤＲＡＭ２，３を有する。ＤＲ
ＡＭ２には、ＣＰＵ１の作業内容を指示する制御コード
などのコードが蓄積され、ＤＲＡＭ２はコード専用メモ
リとして用いられる。これに対し、ＤＲＡＭ３には、Ｃ
ＰＵ１による作業の実行に必要なデータが蓄積され、Ｄ
ＲＡＭ３はデータ専用メモリとして用いられる。各ＤＲ
ＡＭ２，３の動作制御に用いられる制御信号としては、
ＣＰＵ１からのアドレス情報と、ＲＡＳ信号と、ＣＡＳ
信号と、ＷＥ信号とが用いられる。各ＤＲＡＭ２，３に
対するＲＡＳ信号、ＣＡＳ信号、およびＷＥ信号はデコ
ーダ４でＣＰＵ１からのアドレス情報に基づき生成され
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、外部から高速モードで
アクセス可能な複数のダイナミックランダムアクセスメ
モリを有するメモリ装置およびメモリ装置へのアクセス
方法に関する。
【０００２】
【従来の技術】従来、ダイナミックランダムアクセスメ
モリ（以下、ＤＲＡＭという）におけるアクセスタイム
を向上させるために、高速ページモード方式、キャッシ
ュ方式、シンクロナス方式などの高速アクセスモードを
実行可能なＤＲＡＭが開発され、このような高速アクセ
スモード実行可能なＤＲＡＭを有するメモリ装置が実現
されている。
【０００３】これらの方式による高速アクセスモード実
行可能なＤＲＡＭにおいて、いずれの方式でも連続した
アドレスに対しアクセスを行うという条件を満足すると
き、高速アクセスが可能になるが、この条件を満足しな
いと、高速アクセスを実行することはできない。よっ
て、上述のメモリ装置においても、連続したアドレスに
対しアクセスを行うという条件を満足しないとき、高速
なメモリアクセスを実行することができない。
【０００４】一般に、上述のメモリ装置におけるコンピ
ュータなどの制御プログラムの格納形態では、制御プロ
グラムはＣＰＵの作業内容を指示する制御コードなどの
コードが記述されているコード部と、作業の実行に必要
なデータを蓄積するデータ部とに分けて格納され、コー
ド部とデータ部とは互いに異なるアドレスに格納される
ことが多い。
【０００５】この制御プログラムを実行するとき、コー
ド部からコードを読み出しながらデータ部のデータを操
作され、２つの異なるアドレス空間が交互にアクセスさ
れる。
【０００６】
【発明が解決しようとする課題】しかし、上述のメモリ
装置では、連続する数ワードのコード、データに対して
は高速なアクセスを実行することができるが、コード部
とデータ部とを交互にアクセスする場合、非連続なメモ
リアドレスを交互にアクセスするから、ＤＲＡＭの高速
アクセスモードを十分に機能させることができない。
【０００７】本発明の目的は、ダイナミックランダムア
クセスメモリの高速アクセスモードを十分に活用するこ
とができるメモリ装置およびメモリ装置へのアクセス方
法を提供することにある。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
外部から高速モードでアクセス可能な複数のダイナミッ
クランダムアクセスメモリを有するメモリ装置におい
て、各ダイナミックランダムアクセスメモリの中の一部
を演算、処理などに必要なデータを蓄積するデータ専用
メモリとして、他のダイナミックアクセスメモリを演
算、処理などの内容を指示するコードを蓄積するコード
専用メモリとして割り当て、前記外部からのアドレス情
報に基づき前記データ専用メモリに割り当てられたダイ
ナミックランダムアクセスメモリおよび前記コード専用
メモリに割り当てられたダイナミックランダムアクセス
メモリの内のいずれか一方をアクセス先として選択する
ことを特徴とする。
【０００９】請求項２記載の発明は、請求項１記載のメ
モリ装置において、前記高速モードは高速ページモード
であることを特徴とする。
【００１０】請求項３記載の発明は、請求項２記載のメ
モリ装置において、各ダイナミックランダムアクセスメ
モリに対するアクセスが交互に繰り返され、そのアクセ
スが交互に繰り返されている期間中、各ダイナミックラ
ンダムアクセスメモリに対する行アドレスのサンプリン
グを許可状態に保持することによって、各ダイナミック
ランダムアクセスメモリに対するその行アドレス上にあ
る列アドレスのサンプリングを行うことを特徴とする。
【００１１】請求項４記載の発明は、外部から高速モー
ドでアクセス可能な複数のダイナミックランダムアクセ
スメモリを有するメモリ装置において、あるダイナミッ
クランダムアクセスメモリを演算、処理などに必要なデ
ータを蓄積するデータ専用メモリとして割り当て、他の
ダイナミックアクセスメモリを演算、処理などの内容を
指示するコードを蓄積するコード専用メモリとに割り当
てるとともに、前記データ専用メモリに割り当てられた
ダイナミックランダムアクセスメモリと前記コード専用
メモリに割り当てられたダイナミックランダムアクセス
メモリとを同一のメモリ空間に配置し、前記外部からの
アクセスがデータアクセスおよびコードアクセスの内の
いずれであるかを判定し、その判定の結果に応じて前記
データ専用メモリに割り当てられたダイナミックランダ
ムアクセスメモリおよび前記コード専用メモリに割り当
てられたダイナミックランダムアクセスメモリの内のい
ずれか一方をアクセス先として選択することを特徴とす
る。
【００１２】請求項５記載の発明は、外部から高速モー
ドでアクセス可能な複数のダイナミックランダムアクセ
スメモリを有するメモリ装置に用いられるアクセス方法
において、各ダイナミックランダムアクセスメモリの中
の一部を演算、処理などに必要なデータを蓄積するデー
タ専用メモリとして、他のダイナミックアクセスメモリ
を演算、処理などの内容を指示するコードを蓄積するコ
ード専用メモリとして割り当て、前記外部からのアドレ
ス情報に基づき前記データ専用メモリに割り当てられた
ダイナミックランダムアクセスメモリおよび前記コード
専用メモリに割り当てられたダイナミックランダムアク
セスメモリの内のいずれか一方をアクセス先として選択
することを特徴とする。
【００１３】請求項６記載の発明は、外部から高速モー
ドでアクセス可能な複数のダイナミックランダムアクセ
スメモリを有するメモリ装置に用いられるアクセス方法
において、各ダイナミックランダムアクセスメモリの中
の一部を演算、処理などに必要なデータを蓄積するデー
タ専用メモリと、他のダイナミックアクセスメモリを演
算、処理などの内容を指示するコードを蓄積するコード
専用メモリとに割り当てるとともに、前記データ専用メ
モリに割り当てられたダイナミックランダムアクセスメ
モリと前記コード専用メモリに割り当てられたダイナミ
ックランダムアクセスメモリとを同一のメモリ空間に配
置し、前記外部からのアクセスがデータアクセスおよび
コードアクセスの内のいずれであるかを判定し、その判
定の結果に応じて前記データ専用メモリに割り当てられ
たダイナミックランダムアクセスメモリおよび前記コー
ド専用メモリに割り当てられたダイナミックランダムア
クセスメモリの内のいずれか一方をアクセス先として選
択することを特徴とする。
【００１４】
【作用】請求項１記載のメモリ装置では、各ダイナミッ
クランダムアクセスメモリの中の一部を演算、処理など
に必要なデータを蓄積するデータ専用メモリとして、他
のダイナミックアクセスメモリを演算、処理などの内容
を指示するコードを蓄積するコード専用メモリとして割
り当て、外部からのアドレス情報に基づきデータ専用メ
モリに割り当てられたダイナミックランダムアクセスメ
モリおよびコード専用メモリに割り当てられたダイナミ
ックランダムアクセスメモリの内のいずれか一方をアク
セス先として選択する。
【００１５】請求項２記載のメモリ装置では、高速モー
ドとして高速ページモードが用いられている。
【００１６】請求項３記載のメモリ装置では、各ダイナ
ミックランダムアクセスメモリに対するアクセスが交互
に繰り返され、そのアクセスが交互に繰り返されている
期間中、各ダイナミックランダムアクセスメモリに対す
る行アドレスのサンプリングを許可状態に保持すること
によって、各ダイナミックランダムアクセスメモリに対
するその行アドレス上にある列アドレスのサンプリング
を行う。
【００１７】請求項４記載のメモリ装置では、あるダイ
ナミックランダムアクセスメモリを演算、処理などに必
要なデータを蓄積するデータ専用メモリとして割り当
て、他のダイナミックアクセスメモリを演算、処理など
の内容を指示するコードを蓄積するコード専用メモリと
に割り当てるとともに、データ専用メモリに割り当てら
れたダイナミックランダムアクセスメモリとコード専用
メモリに割り当てられたダイナミックランダムアクセス
メモリとを同一のメモリ空間に配置し、外部からのアク
セスがデータアクセスおよびコードアクセスの内のいず
れであるかを判定し、その判定の結果に応じてデータ専
用メモリに割り当てられたダイナミックランダムアクセ
スメモリおよびコード専用メモリに割り当てられたダイ
ナミックランダムアクセスメモリの内のいずれか一方を
アクセス先として選択する。
【００１８】請求項５記載のメモリ装置へのアクセス方
法では、各ダイナミックランダムアクセスメモリの中の
一部を演算、処理などに必要なデータを蓄積するデータ
専用メモリとして、他のダイナミックアクセスメモリを
演算、処理などの内容を指示するコードを蓄積するコー
ド専用メモリとして割り当て、外部からのアドレス情報
に基づきデータ専用メモリに割り当てられたダイナミッ
クランダムアクセスメモリおよびコード専用メモリに割
り当てられたダイナミックランダムアクセスメモリの内
のいずれか一方をアクセス先として選択する。
【００１９】請求項６記載のメモリ装置へのアクセス方
法では、各ダイナミックランダムアクセスメモリの中の
一部を演算、処理などに必要なデータを蓄積するデータ
専用メモリと、他のダイナミックアクセスメモリを演
算、処理などの内容を指示するコードを蓄積するコード
専用メモリとに割り当てるとともに、データ専用メモリ
に割り当てられたダイナミックランダムアクセスメモリ
とコード専用メモリに割り当てられたダイナミックラン
ダムアクセスメモリとを同一のメモリ空間に配置し、外
部からのアクセスがデータアクセスおよびコードアクセ
スの内のいずれであるかを判定し、その判定の結果に応
じてデータ専用メモリに割り当てられたダイナミックラ
ンダムアクセスメモリおよびコード専用メモリに割り当
てられたダイナミックランダムアクセスメモリの内のい
ずれか一方をアクセス先として選択する。
【００２０】
【実施例】以下に、本発明の実施例について図を参照し
ながら説明する。
【００２１】（第１実施例）図１は本発明のメモリ装置
の第１実施例の構成を示すブロック図、図２は図１のメ
モリ装置が構成するメモリ空間をＣＰＵ側から見たとき
のメモリ空間として表す図である。
【００２２】メモリ装置１０は、図１に示すように、Ｃ
ＰＵ１が実行する演算、処理内容が記述されているＢＩ
ＯＳと呼ばれるシステム制御プログラムを格納する。こ
の格納されているシステム制御プログラムは、ＣＰＵ１
の作業内容を指示する制御コードなどのコードと、作業
の実行に必要なデータとから構成される。
【００２３】メモリ装置１０は、高速ページモードで高
速にアクセス可能な２つのＤＲＡＭ２，３を有する。高
速ページモードとは、ＤＲＡＭにアクセスするときに与
える２つのアドレス情報（行アドレス情報、列アドレス
情報）の内、同一行アドレス上であれば、最初のアクセ
ス時に２つのアドレス情報を与え、それ以降は列アドレ
ス情報のみを与えることによって、同じ行の他の列のア
ドレスに対しアクセスを可能にするモードである。
【００２４】ＤＲＡＭ２には、ＣＰＵ１の作業内容を指
示する制御コードなどのコードが蓄積され、ＤＲＡＭ２
はコード専用メモリとして用いられる。これに対し、Ｄ
ＲＡＭ３には、ＣＰＵ１による作業の実行に必要なデー
タが蓄積され、ＤＲＡＭ３はデータ専用メモリとして用
いられる。
【００２５】各ＤＲＡＭ２，３の動作制御に用いられる
制御信号としては、ＣＰＵ１からのアドレス情報と、Ｒ
ＡＳ（行アクセス・ストローブ）信号と、ＣＡＳ（列ア
クセス・ストローブ）信号と、ＷＥ（書込許可）信号と
が用いられる。各ＤＲＡＭ２，３に対するＲＡＳ信号、
ＣＡＳ信号、およびＷＥ信号はデコーダ４でＣＰＵ１か
らのアドレス情報に基づき生成される。
【００２６】このように、コード専用メモリとして用い
られているＤＲＡＭ２とコード専用メモリとして用いら
れているＤＲＡＭ３とで構成されたメモリ空間は、図２
に示すように、データを蓄積しているメモリセルと、そ
れに続くコードを蓄積しているメモリセルとからなるメ
モリ空間としてＣＰＵ１側から見做される。ＢＩＯＳと
呼ばれるシステム制御プログラムにおいては、コード、
データなどのメモリ空間内の格納場所が予め定められて
いるから、図２に示すメモリ空間の構成を採ることが可
能になる。また、上述のメモリ空間の構成を採ることが
可能なプログラムとしては、メモリ空間内の格納場所が
予め定められている、ＲＯＭベースで提供されるアプリ
ケーションプログラムなどがある。
【００２７】次に、メモリ装置の動作サイクルについて
図３を参照しながら説明する。図３は図１のメモリ装置
の動作サイクルを示すタイミングチャートである。
【００２８】アクセス要求に伴いＣＰＵ１からは、図３
（ａ）に示すように、アドレス情報がデコーダ４に出力
される。
【００２９】デコーダ４は、ＣＰＵ１からのアドレス情
報がＤＲＡＭ２，３の内のいずれのＤＲＡＭに対する情
報であるかを判定する。ＣＰＵ１からのアドレス情報が
ＤＲＡＭ２に対する情報であるとき、図３（ｂ），
（ｃ）に示すように、ＤＲＡＭ２に対するＲＡＳ信号、
ＣＡＳ信号およびＷＥ信号が出力され、ＣＰＵ１からの
アドレス情報がＤＲＡＭ３に対する情報であるとき、図
３（ｄ），（ｅ）に示すように、ＤＲＡＭ３に対するＲ
ＡＳ信号、ＣＡＳ信号、およびＷＥ信号が出力される。
なお、図３中では、各ＷＥ信号は省略されている。
【００３０】各ＤＲＡＭ２，３では、行のリードが先に
行われ、その後に列のビットが選択されるから、デコー
ダ４においては、アドレス情報がマルチプレクサされて
入力され、コードに対する行アドレス（ＲＯＷアドレ
ス）が先に、列アドレス（ＣＯＬアドレス）が後に入力
される。コードに対する行アドレスおよび列アドレスの
入力後、データに対する行アドレスおよび列アドレスが
順次に入力される。
【００３１】最初に入力されたコードに対する行アドレ
スはＤＲＡＭ２に対するＲＡＳ信号のレベルが「Ｈ」か
ら「Ｌ」レベルになった時点でサンプリングされ、次の
列アドレスはＤＲＡＭ２に対するＣＡＳ信号のレベルが
「Ｈ」から「Ｌ」レベルになった時点でサンプリングさ
れる。このＣＡＳ信号のレベルが「Ｈ」から「Ｌ」レベ
ルになると、図３（ｆ）に示すように、ＤＲＡＭ２の行
アドレスにおける列アドレスに格納されているコードの
出力が許可され、そのコードが出力される。以降、同様
に、各ＤＲＡＭ２，３に対するアクセスが交互に繰り返
され、ＤＲＡＭ２からのコード出力、ＤＲＡＭ３からの
データ出力が交互に行われる。
【００３２】各ＤＲＡＭ２，３に対するアクセスが交互
に繰り返されている期間中、各ＤＲＡＭ２，３に対する
ＲＡＳ信号のレベルは「Ｌ」レベルに保持され、各ＤＲ
ＡＭ２，３に対するＣＡＳ信号のレベルの切換が許可さ
れる。すなわち、各ＤＲＡＭ２，３に対するＲＡＳ信号
のレベルが「Ｌ」レベルに保持されている期間、各ＤＲ
ＡＭ２，３に対するＣＡＳ信号のレベルの切換によって
同一行上にある各列アドレスのサンプリングが可能にな
り、各ＤＲＡＭ２，３に対する交互のアクセスを高速ペ
ージモードによって実行することができる。よって、高
速アクセスモードを実行可能な複数のＤＲＡＭを有する
メモリ環境において、各ＤＲＡＭの高速アクセスモード
を十分に活用することができる。
【００３３】（第２実施例）次に、本発明の第２実施例
について図を参照しながら説明する。
【００３４】図４は本発明のメモリ装置の第２実施例の
構成を示すブロック図である。
【００３５】メモリ装置２０は、図４に示すように、Ｃ
ＰＵ５が実行する演算、処理内容が記述されているアプ
リケーションプログラムを格納する。この格納されてい
るプログラムは、ＣＰＵ１の作業内容を指示する制御コ
ードなどのコードと、作業の実行に必要なデータとから
構成される。このアプリケーションプログラムにおいて
は、そのメモリ中の格納場所が不定である。
【００３６】ＣＰＵ５は、メモリ装置２０へのアクセス
を行うときに、アドレス情報とともに、データ／コード
識別信号（以下、Ｄ／Ｃ＃信号という）を出力する。こ
のＤ／Ｃ＃信号は、現在のアクセスがコードに対するア
クセスかデータに対するアクセスかを示す信号である。
Ｄ／Ｃ＃信号のレベルが「Ｌ」であるとき、現在のアク
セスがコードに対するアクセスであることを示し、Ｄ／
Ｃ＃信号のレベルが「Ｈ」であるとき、現在のアクセス
がデータに対するアクセスであることを示す。
【００３７】メモリ装置２０は、高速アクセスモードで
高速にアクセス可能な２つのＤＲＡＭ６，７を有し、各
ＤＲＡＭ６，７は同一のメモリ空間に配置されている。
【００３８】ＤＲＡＭ６には、ＣＰＵ５の作業内容を指
示する制御コードなどのコードが蓄積され、ＤＲＡＭ６
はコード専用メモリとして用いられる。これに対し、Ｄ
ＲＡＭ７には、ＣＰＵ５による作業の実行に必要なデー
タが蓄積され、ＤＲＡＭ７はデータ専用メモリとして用
いられる。
【００３９】各ＤＲＡＭ６，７の動作制御に用いられる
制御信号としては、ＣＰＵ１からのアドレス情報と、Ｒ
ＡＳ（行アクセス・ストローブ）信号と、ＣＡＳ（列ア
クセス・ストローブ）信号と、ＷＥ（書込許可）信号と
が用いられる。各ＤＲＡＭ６，７に対するＲＡＳ信号、
ＣＡＳ信号、およびＷＥ信号は制御部９で生成される。
【００４０】制御部９で生成されたＲＡＳ信号、ＣＡＳ
信号、およびＷＥ信号は、ゲート回路８に与えられる。
ゲート回路８は、反転器８１および２つのＡＮＤ回路８
２，８３を有する。反転器８１は、ＣＰＵ１からのＤ／
Ｃ＃信号を取り込み、そのレベルを反転する。反転器８
１でレベルが反転されたＤ／Ｃ＃信号は、ＡＮＤ回路８
２の一方の入力端に与えられる。ＡＮＤ回路８２の他方
の入力端には、制御部９からのＲＡＳ信号、ＣＡＳ信
号、およびＷＥ信号が与えられる。ＡＮＤ回路８２は、
反転器８１でレベルが反転されたＤ／Ｃ＃信号のレベル
が「Ｌ」であるとき、ＲＡＳ信号、ＣＡＳ信号、および
ＷＥ信号をＤＲＡＭ７に出力する。
【００４１】ＡＮＤ回路８３の一方の入力端にはＣＰＵ
５からのＤ／Ｃ＃信号が与えられ、ＡＮＤ回路８３の他
方の入力端には、制御部９からのＲＡＳ信号、ＣＡＳ信
号、およびＷＥ信号が与えられる。ＡＮＤ回路８３は、
ＣＰＵ５からのＤ／Ｃ＃信号のレベルが「Ｌ」であると
き、ＲＡＳ信号、ＣＡＳ信号、およびＷＥ信号をＤＲＡ
Ｍ６に出力する。
【００４２】次に、メモリ装置の動作サイクルについて
説明する。
【００４３】アクセス要求に伴いＣＰＵ１からは、アド
レス情報およびＤ／Ｃ＃信号が出力される。
【００４４】コードに対するアクセスであるとき、
「Ｌ」レベルのＤ／Ｃ＃信号が出力される。「Ｌ」レベ
ルのＤ／Ｃ＃信号が出力されると、ゲート回路８はＲＡ
Ｓ信号、ＣＡＳ信号、およびＷＥ信号をＤＲＡＭ６に出
力するから、コードフェッチ（プログラムリード）はＤ
ＲＡＭ６の連続したアドレス空間に対し実行される。
【００４５】データに対するアクセスであるとき、
「Ｈ」レベルのＤ／Ｃ＃信号が出力される。「Ｈ」レベ
ルのＤ／Ｃ＃信号が出力されると、Ｄ／Ｃ＃信号のレベ
ルが反転器８１で反転されることによってＲＡＳ信号、
ＣＡＳ信号、およびＷＥ信号がＤＲＡＭ７に出力するか
ら、データアクセスはＤＲＡＭ７の連続したアドレス空
間に対し実行される。
【００４６】よって、高速アクセスモードを実行可能な
複数のＤＲＡＭを有するメモリ環境において、各ＤＲＡ
Ｍに対し高速アクセスモードによるアクセスを実行する
ことができる。
【００４７】
【発明の効果】以上に説明したように、請求項１記載の
メモリ装置によれば、各ダイナミックランダムアクセス
メモリの中の一部を演算、処理などに必要なデータを蓄
積するデータ専用メモリとして、他のダイナミックアク
セスメモリを演算、処理などの内容を指示するコードを
蓄積するコード専用メモリとして割り当て、外部からの
アドレス情報に基づきデータ専用メモリに割り当てられ
たダイナミックランダムアクセスメモリおよびコード専
用メモリに割り当てられたダイナミックランダムアクセ
スメモリの内のいずれか一方をアクセス先として選択す
るから、ダイナミックランダムアクセスメモリの高速ア
クセスモードを十分に活用することができる。
【００４８】請求項２および３記載のメモリ装置によれ
ば、高速モードとして高速ページモードを用いることが
できる。
【００４９】請求項４記載のメモリ装置によれば、ある
ダイナミックランダムアクセスメモリを演算、処理など
に必要なデータを蓄積するデータ専用メモリとして割り
当て、他のダイナミックアクセスメモリを演算、処理な
どの内容を指示するコードを蓄積するコード専用メモリ
とに割り当てるとともに、データ専用メモリに割り当て
られたダイナミックランダムアクセスメモリとコード専
用メモリに割り当てられたダイナミックランダムアクセ
スメモリとを同一のメモリ空間に配置し、外部からのア
クセスがデータアクセスおよびコードアクセスの内のい
ずれであるかを判定し、その判定の結果に応じてデータ
専用メモリに割り当てられたダイナミックランダムアク
セスメモリおよびコード専用メモリに割り当てられたダ
イナミックランダムアクセスメモリの内のいずれか一方
をアクセス先として選択するから、ダイナミックランダ
ムアクセスメモリの高速アクセスモードを十分に活用す
ることができる。
【００５０】請求項５記載のメモリ装置へのアクセス方
法によれば、各ダイナミックランダムアクセスメモリの
中の一部を演算、処理などに必要なデータを蓄積するデ
ータ専用メモリとして、他のダイナミックアクセスメモ
リを演算、処理などの内容を指示するコードを蓄積する
コード専用メモリとして割り当て、外部からのアドレス
情報に基づきデータ専用メモリに割り当てられたダイナ
ミックランダムアクセスメモリおよびコード専用メモリ
に割り当てられたダイナミックランダムアクセスメモリ
の内のいずれか一方をアクセス先として選択するから、
ダイナミックランダムアクセスメモリの高速アクセスモ
ードを十分に活用することができる。
【００５１】請求項６記載のメモリ装置へのアクセス方
法では、各ダイナミックランダムアクセスメモリの中の
一部を演算、処理などに必要なデータを蓄積するデータ
専用メモリと、他のダイナミックアクセスメモリを演
算、処理などの内容を指示するコードを蓄積するコード
専用メモリとに割り当てるとともに、データ専用メモリ
に割り当てられたダイナミックランダムアクセスメモリ
とコード専用メモリに割り当てられたダイナミックラン
ダムアクセスメモリとを同一のメモリ空間に配置し、外
部からのアクセスがデータアクセスおよびコードアクセ
スの内のいずれであるかを判定し、その判定の結果に応
じてデータ専用メモリに割り当てられたダイナミックラ
ンダムアクセスメモリおよびコード専用メモリに割り当
てられたダイナミックランダムアクセスメモリの内のい
ずれか一方をアクセス先として選択するから、ダイナミ
ックランダムアクセスメモリの高速アクセスモードを十
分に活用することができる。
【図面の簡単な説明】
【図１】本発明のメモリ装置の第１実施例の構成を示す
ブロック図である。
【図２】図１のメモリ装置が構成するメモリ空間をＣＰ
Ｕ側から見たときのメモリ空間として表す図である。
【図３】図１のメモリ装置の動作サイクルを示すタイミ
ングチャートである。
【図４】図４は本発明のメモリ装置の第２実施例の構成
を示すブロック図である。
【符号の説明】
１，５ ＣＰＵ ２，３，６，７ ＤＲＡＭ ４ デコーダ ８ ゲート回路 ９ 制御部 １０，２０ メモリ装置

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 外部から高速モードでアクセス可能な複
    数のダイナミックランダムアクセスメモリを有するメモ
    リ装置において、各ダイナミックランダムアクセスメモ
    リの中の一部を演算、処理などに必要なデータを蓄積す
    るデータ専用メモリとして、他のダイナミックアクセス
    メモリを演算、処理などの内容を指示するコードを蓄積
    するコード専用メモリとして割り当て、前記外部からの
    アドレス情報に基づき前記データ専用メモリに割り当て
    られたダイナミックランダムアクセスメモリおよび前記
    コード専用メモリに割り当てられたダイナミックランダ
    ムアクセスメモリの内のいずれか一方をアクセス先とし
    て選択することを特徴とするメモリ装置。
  2. 【請求項２】 前記高速モードは高速ページモードであ
    ることを特徴とする請求項１記載のメモリ装置。
  3. 【請求項３】 各ダイナミックランダムアクセスメモリ
    に対するアクセスが交互に繰り返され、そのアクセスが
    交互に繰り返されている期間中、各ダイナミックランダ
    ムアクセスメモリに対する行アドレスのサンプリングを
    許可状態に保持することによって、各ダイナミックラン
    ダムアクセスメモリに対するその行アドレス上にある列
    アドレスのサンプリングを行うことを特徴とする請求項
    ２記載のメモリ装置。
  4. 【請求項４】 外部から高速モードでアクセス可能な複
    数のダイナミックランダムアクセスメモリを有するメモ
    リ装置において、あるダイナミックランダムアクセスメ
    モリを演算、処理などに必要なデータを蓄積するデータ
    専用メモリとして割り当て、他のダイナミックアクセス
    メモリを演算、処理などの内容を指示するコードを蓄積
    するコード専用メモリとに割り当てるとともに、前記デ
    ータ専用メモリに割り当てられたダイナミックランダム
    アクセスメモリと前記コード専用メモリに割り当てられ
    たダイナミックランダムアクセスメモリとを同一のメモ
    リ空間に配置し、前記外部からのアクセスがデータアク
    セスおよびコードアクセスの内のいずれであるかを判定
    し、その判定の結果に応じて前記データ専用メモリに割
    り当てられたダイナミックランダムアクセスメモリおよ
    び前記コード専用メモリに割り当てられたダイナミック
    ランダムアクセスメモリの内のいずれか一方をアクセス
    先として選択することを特徴とするメモリ装置。
  5. 【請求項５】 外部から高速モードでアクセス可能な複
    数のダイナミックランダムアクセスメモリを有するメモ
    リ装置に用いられるアクセス方法において、各ダイナミ
    ックランダムアクセスメモリの中の一部を演算、処理な
    どに必要なデータを蓄積するデータ専用メモリとして、
    他のダイナミックアクセスメモリを演算、処理などの内
    容を指示するコードを蓄積するコード専用メモリとして
    割り当て、前記外部からのアドレス情報に基づき前記デ
    ータ専用メモリに割り当てられたダイナミックランダム
    アクセスメモリおよび前記コード専用メモリに割り当て
    られたダイナミックランダムアクセスメモリの内のいず
    れか一方をアクセス先として選択することを特徴とする
    メモリ装置へのアクセス方法。
  6. 【請求項６】 外部から高速モードでアクセス可能な複
    数のダイナミックランダムアクセスメモリを有するメモ
    リ装置に用いられるアクセス方法において、各ダイナミ
    ックランダムアクセスメモリの中の一部を演算、処理な
    どに必要なデータを蓄積するデータ専用メモリと、他の
    ダイナミックアクセスメモリを演算、処理などの内容を
    指示するコードを蓄積するコード専用メモリとに割り当
    てるとともに、前記データ専用メモリに割り当てられた
    ダイナミックランダムアクセスメモリと前記コード専用
    メモリに割り当てられたダイナミックランダムアクセス
    メモリとを同一のメモリ空間に配置し、前記外部からの
    アクセスがデータアクセスおよびコードアクセスの内の
    いずれであるかを判定し、その判定の結果に応じて前記
    データ専用メモリに割り当てられたダイナミックランダ
    ムアクセスメモリおよび前記コード専用メモリに割り当
    てられたダイナミックランダムアクセスメモリの内のい
    ずれか一方をアクセス先として選択することを特徴とす
    るメモリ装置へのアクセス方法。
JP6338152A 1994-12-27 1994-12-27 メモリ装置およびメモリ装置へのアクセス方法 Pending JPH08185351A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6338152A JPH08185351A (ja) 1994-12-27 1994-12-27 メモリ装置およびメモリ装置へのアクセス方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6338152A JPH08185351A (ja) 1994-12-27 1994-12-27 メモリ装置およびメモリ装置へのアクセス方法

Publications (1)

Publication Number Publication Date
JPH08185351A true JPH08185351A (ja) 1996-07-16

Family

ID=18315408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6338152A Pending JPH08185351A (ja) 1994-12-27 1994-12-27 メモリ装置およびメモリ装置へのアクセス方法

Country Status (1)

Country Link
JP (1) JPH08185351A (ja)

Similar Documents

Publication Publication Date Title
US5367494A (en) Randomly accessible memory having time overlapping memory accesses
US5752260A (en) High-speed, multiple-port, interleaved cache with arbitration of multiple access addresses
US9158683B2 (en) Multiport memory emulation using single-port memory devices
US5201036A (en) Data processor having wait state control unit
US4706221A (en) Refreshing of dynamic RAM
US5765203A (en) Storage and addressing method for a buffer memory control system for accessing user and error imformation
CN1471710A (zh) 用于在动态随机存取存储器中隐藏刷新的方法和系统
US6542969B1 (en) Memory controller and a cache for accessing a main memory, and a system and a method for controlling the main memory
US4964037A (en) Memory addressing arrangement
KR100831491B1 (ko) 어드레스 디코드
JPS59188764A (ja) メモリ装置
JPH08185351A (ja) メモリ装置およびメモリ装置へのアクセス方法
KR20050122503A (ko) 명령어 스케줄링을 수행하는 메모리 제어장치 및 방법
JP4071930B2 (ja) シンクロナスｄｒａｍ
JPH0916468A (ja) メモリアクセス方式
JPS6152505B2 (ja)
KR200204909Y1 (ko) 분할된 내부 코드 메모리를 갖는 마이크로컨트롤러
KR20070066936A (ko) 버스 어드레스 선택 회로 및 버스 어드레스 선택 방법
JPH0561769A (ja) メモリ・アクセス方法
JP2845746B2 (ja) マイクロプログラム制御装置
JP2570361B2 (ja) 記憶制御方式
JPS5918792B2 (ja) リフレツシユ読取り書込み制御方式
JPH04287251A (ja) メモリ装置
JP2002032352A (ja) マルチプロセッサシステム
JPH01137346A (ja) メモリ選択切換装置