JPH08185239A - Device and method for deciding actuation - Google Patents

Device and method for deciding actuation

Info

Publication number
JPH08185239A
JPH08185239A JP6325316A JP32531694A JPH08185239A JP H08185239 A JPH08185239 A JP H08185239A JP 6325316 A JP6325316 A JP 6325316A JP 32531694 A JP32531694 A JP 32531694A JP H08185239 A JPH08185239 A JP H08185239A
Authority
JP
Japan
Prior art keywords
level signal
terminal
state
microcomputer
activation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6325316A
Other languages
Japanese (ja)
Inventor
Hirotaka Kojima
浩孝 小島
Shinko Ofuji
眞弘 大藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
NEC Robotics Engineering Ltd
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
NEC Robotics Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd, NEC Robotics Engineering Ltd filed Critical NEC Home Electronics Ltd
Priority to JP6325316A priority Critical patent/JPH08185239A/en
Publication of JPH08185239A publication Critical patent/JPH08185239A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To conduct a self-diagnosis of whether the device is normal or not with constitution which is inexpensive in economy and simple by providing an operation holding circuit which holds a 1st state in response to a 1st level signal and is inverted from the 1st state to a 2nd state in response to a 2nd level signal. CONSTITUTION: A low-level signal L is outputted as the 1st level signal to a 1st terminal PA. At this time, a 2nd terminal PB is in a high impedance state, and consequently the 2nd terminal PB is in a low-level state. In this state, a high-level signal is outputted as the 2nd level signal to the 2nd terminal PB. Once the high-level signal is supplied to the 2nd terminal PB, a 2nd transistor(TR) Q2 turns ON and then a 1st TR Q1 also turns ON. When both the TRs Q1 and Q2 turn on, a source voltage Vcc is supplied to the 1st terminal PA through the 1st TR Q1 and a resistance R1 , and consequently the 1st terminal PA changes into the high-level state.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マイクロコンピュータ
(以下、CPUと略称する)と組み合わせて使用される
起動判定装置及び方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an activation determination device and method used in combination with a microcomputer (hereinafter abbreviated as CPU).

【0002】[0002]

【従来の技術】一般に、この種のCPUは、電源をオン
にすることよって起動状態となり、CPU内部に設けら
れたRAMの内容をリセットした状態で、動作を開始す
る。ここでは、この起動モードを第1の起動モード、即
ち、コールドスタートモードと呼ぶ。一方、CPUに
は、外部回路として、所定時間毎にリセット信号をCP
Uに出力することによって、CPUをリセットし、CP
Uの暴走を防止するためのウォッチドックタイマーが接
続されたものがある。この場合、ウォッチドックタイマ
ーからのリセット信号により、RAMの内容を保持した
ままで、CPUは動作を開始する。このような起動モー
ドを、ここでは、第2の起動モード、即ち、ホットスタ
ートモードと呼ぶ。尚、ホットスタートモードは、リセ
ットスイッチを操作することによっても開始される。
2. Description of the Related Art Generally, a CPU of this type is activated by turning on a power source, and starts operating in a state in which the contents of a RAM provided inside the CPU are reset. Here, this activation mode is referred to as a first activation mode, that is, a cold start mode. On the other hand, the CPU, as an external circuit, sends a reset signal to the CPU every predetermined time.
By outputting to U, CPU is reset and CP
There is a watchdog timer connected to prevent U from running out of control. In this case, the CPU starts the operation while keeping the contents of the RAM by the reset signal from the watchdog timer. Such an activation mode is referred to as a second activation mode, that is, a hot start mode, here. The hot start mode is also started by operating the reset switch.

【0003】このように、両スタートモードでは、CP
Uの内部状態が異なるため、両者を識別することは、R
AMの内容を管理する上で極めて重要である。
Thus, in both start modes, the CP
Since U's internal state is different, distinguishing between
It is extremely important in managing the contents of AM.

【0004】これらコールドスタートモードと、ホット
スタートモードとをフラグによって識別するCPUも提
案されているが、この識別機能を有するCPUは、識別
機能を有しないCPUに比較して可成高価である。
Although a CPU for discriminating between the cold start mode and the hot start mode by a flag has been proposed, a CPU having this discriminating function is considerably expensive as compared with a CPU having no discriminating function.

【0005】一方、特開昭63−307516号公報に
は、コールドスタートモードとホットスタートモードと
を自動的に識別するために、電源の投入から消滅に至る
まで電源の投入をあらわす通知信号を出力する回路と、
ホットスタートモードをあらわす判定信号を自動的に出
力する回路とをCPUの外部に設けたシステム起動判定
回路が提案されている。このシステム起動判定回路は、
マニュアル操作で、両スタートモードを識別する場合に
比較して、自動的に且つ確実に判定できるという利点を
有している。
On the other hand, in Japanese Patent Laid-Open No. 63-307516, in order to automatically distinguish between the cold start mode and the hot start mode, a notification signal indicating that the power is turned on is output from the time the power is turned on until the power is turned off. Circuit to
A system start-up determination circuit has been proposed in which a circuit for automatically outputting a determination signal representing the hot start mode is provided outside the CPU. This system start judgment circuit
Compared with the case of identifying both start modes by manual operation, there is an advantage that determination can be performed automatically and reliably.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記公
報に記載されたシステム起動判定回路は、電源の投入の
有無を検出する回路及び判定信号を出力する回路のよう
に、検出並び判定を行う回路をCPUの外部に接続しな
ければならないため、高価な回路素子を多数使用する必
要があり、経済性の面で充分安価とは言えない。更に、
提案されたシステム起動判定回路は、その回路自身が正
常に動作しているか否かを判断できないため、システム
の信頼性及び安全性の面で不十分な点が見受けられた。
However, the system start-up determination circuit described in the above publication has a circuit for performing detection arrangement determination, such as a circuit for detecting whether power is turned on and a circuit for outputting a determination signal. Since it must be connected to the outside of the CPU, it is necessary to use a large number of expensive circuit elements, and it cannot be said that the cost is economically sufficient. Furthermore,
Since the proposed system start-up determination circuit cannot determine whether the circuit itself is operating normally, it is found that the system is insufficient in terms of reliability and safety.

【0007】本発明の目的は、経済性の面で安価であ
り、構成において簡単なマイクロコンピュータの起動判
定装置及び方法を提供することである。
An object of the present invention is to provide an apparatus and method for determining the activation of a microcomputer, which is economically economical and has a simple structure.

【0008】本発明の他の目的は、正常か否かを自己診
断できる起動判定装置を提供することである。
Another object of the present invention is to provide a start-up judging device capable of self-diagnosing whether or not it is normal.

【0009】[0009]

【課題を解決するための手段】本発明によれば、互いに
相異なる第1及び第2の起動モードで起動されるマイク
ロコンピュータを含む起動判定装置において、前記マイ
クロコンピュータには、第1及び第2の起動モードの
際、各起動モードに応じた第1のレベル信号をマイクロ
コンピュータの第1の端子に出力すると共に、前記第1
のレベル信号の出力後、各起動モードに応じた第2のレ
ベル信号をマイクロコンピュータの第2の端子に出力す
る信号出力手段を備え、且つ、前記第1及び第2の端子
と、マイクロコンピュータの電源との間に接続され、前
記第1のレベル信号に応答して、第1のレベル信号に応
じた第1の状態を保持すると共に、前記第2のレベル信
号に応答して、前記第1の状態から第2の状態に反転す
る動作保持回路とを有する起動判定装置が得られる。
According to the present invention, in a start-up determining apparatus including a microcomputer which is started up in different first and second start-up modes, the microcomputer includes a first and a second. In the startup mode, the first level signal corresponding to each startup mode is output to the first terminal of the microcomputer and the first level signal is output.
After the level signal is output, a signal output means for outputting a second level signal corresponding to each start mode to a second terminal of the microcomputer is provided, and the first and second terminals are connected to the microcomputer. The first level signal is connected to a power source and is responsive to the first level signal to maintain a first state according to the first level signal, and the first level signal is responsive to the second level signal. A startup determination device having an operation holding circuit that inverts from the above state to the second state is obtained.

【0010】更に、本発明によれば、互いに相異なる第
1及び第2の起動モードで起動されるマイクロコンピュ
ータの起動判定方法において、第1及び第2の起動モー
ドの際、各起動モードに応じた第1のレベル信号をマイ
クロコンピュータの第1の端子に出力すると共に、前記
第1のレベル信号の出力後、各起動モードに応じた第2
のレベル信号をマイクロコンピュータの第2の端子に出
力するソフトウェアを用意しておき、前記第1及び第2
の端子と、マイクロコンピュータの電源との間に接続さ
れた動作保持回路を、前記第1のレベル信号に応答し
て、第1のレベル信号に応じた第1の状態にすると共
に、前記第2のレベル信号に応答して、前記第1の状態
から第2の状態に反転する起動判定方法が得られる。
Further, according to the present invention, in the method for determining the activation of the microcomputer which is activated in the first and second activation modes different from each other, in the first and second activation modes, the activation mode is determined according to each activation mode. The first level signal is output to the first terminal of the microcomputer, and after the first level signal is output, the second level signal corresponding to each start mode is output.
Of software for outputting the level signal of the above to the second terminal of the microcomputer is prepared,
The operation holding circuit connected between the terminal of the second power supply and the power supply of the microcomputer in response to the first level signal and in the first state according to the first level signal. In response to the level signal of 1, the activation determination method of inverting from the first state to the second state is obtained.

【0011】[0011]

【作用】本発明では、CPU内部に保持されているソフ
トウェアに、各モードに応じたレベル信号を出力する機
能を付加すると共に、CPUの外部回路として、レベル
信号を保持する動作保持回路を設けており、このよう
に、ソフトウェアとハードウェアとの組み合わせによ
り、外部回路を簡略化できる。また、動作保持回路の状
態をCPU内部のソフトウェアにより監視することによ
り、動作保持回路が正常に動作しているか否かを判定で
きる。
In the present invention, the software held in the CPU is provided with a function of outputting a level signal corresponding to each mode, and an operation holding circuit for holding the level signal is provided as an external circuit of the CPU. Thus, the external circuit can be simplified by combining the software and the hardware in this way. Further, by monitoring the state of the operation holding circuit by the software inside the CPU, it is possible to determine whether or not the operation holding circuit is operating normally.

【0012】[0012]

【実施例】図1を参照すると、本発明の一実施例に係る
起動判定装置は、CPU10を有しており、CPU10
内部には、マイクロプロセッサ(MPU)11、プログ
ラム、データ等を格納するROM12、データを一時的
に格納するRAM13とが設けられている。また、RO
M12及びRAM13は、アドレスバスAB及びデータ
バスDBを介してMPU11と接続されている。図示さ
れたROM12には、通常のプログラムの他、図2に示
すようなプログラムも付加されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIG. 1, a start determination device according to an embodiment of the present invention has a CPU 10.
Inside, a microprocessor (MPU) 11, a ROM 12 for storing programs, data and the like, and a RAM 13 for temporarily storing data are provided. Also, RO
The M12 and the RAM 13 are connected to the MPU 11 via the address bus AB and the data bus DB. In the illustrated ROM 12, a program as shown in FIG. 2 is added in addition to a normal program.

【0013】図1では、CPU10に対して、電源から
電源電圧Vccが供給されており、且つ、CPU10に
はウォッチドックタイマー(WDT)15が接続されて
いる。説明の簡略化のために、CPU10の他の構成要
素及び他の周辺装置等は省略されている。
In FIG. 1, a power supply voltage Vcc is supplied from a power supply to the CPU 10, and a watchdog timer (WDT) 15 is connected to the CPU 10. For simplification of description, other components of the CPU 10 and other peripheral devices are omitted.

【0014】図示された起動判定装置は、CPU10の
2つの特定端子、ここでは、第1の端子PA及び第2の
端子PBに接続された動作保持回路16を有している。
動作保持回路16は、電源にエミッターを接続され、且
つ、第1の端子PAに抵抗R1を介して接続されたPN
Pトランジスタ(以下、第1のトランジスタと呼ぶ)Q
1と、第1のトランジスタQ1のエミッターに抵抗R2
を介して接続されたコレクターを有し、接地されたNP
NトランジスタQ2(以下、第2のトランジスタと呼
ぶ)とを備えている。図に示すように、第2のトランジ
スタQ2のベースは抵抗R3を介して接地されると共
に、抵抗R4を介して第2の端子PBに接続されてい
る。更に、抵抗R1及びR4とは抵抗R5によって接続
されている。
The illustrated activation determination device has an operation holding circuit 16 connected to two specific terminals of the CPU 10, here a first terminal PA and a second terminal PB.
The operation holding circuit 16 has its emitter connected to the power supply and also has the PN connected to the first terminal PA via the resistor R1.
P-transistor (hereinafter called the first transistor) Q
1 and a resistor R2 on the emitter of the first transistor Q1.
Grounded NP with collector connected through
And an N-transistor Q2 (hereinafter referred to as a second transistor). As shown in the figure, the base of the second transistor Q2 is grounded via the resistor R3 and is also connected to the second terminal PB via the resistor R4. Further, the resistors R1 and R4 are connected by a resistor R5.

【0015】一方、CPU10のROM12には、CP
U10のリセットの際、電源のオンによるリセット(第
1の起動モード、即ち、コールドスタートモード)か、
WDT15からのリセット信号によるリセット(第2の
起動モード、即ち、ホットスタートモード)かを識別
し、第1の端子PAに、第1のレベル信号を出力すると
共に、第2の端子PBに第2のレベル信号を出力するプ
ログラムが格納されている(図2)。
On the other hand, in the ROM 12 of the CPU 10, the CP
When U10 is reset, it is reset by turning on the power (first start mode, that is, cold start mode),
Whether it is reset by the reset signal from the WDT 15 (second start mode, that is, hot start mode) is identified, a first level signal is output to the first terminal PA, and a second signal is output to the second terminal PB. A program for outputting the level signal of is stored (FIG. 2).

【0016】図2をも参照して、図1に示された起動判
別装置の動作をより詳細に説明する。まず、電源電圧V
ccの投入によるコールドスタートモードの場合、CP
U10の電源端子の電圧がMPU11によって監視さ
れ、その結果、図2のステップS1に示すように、第1
の端子PAに第1のレベル信号として、低レベル信号L
が出力される。このとき、第2の端子PBは高インピー
ダンス状態にあり、この結果として、第2の端子PBは
低レベル(L)状態にある。両端子PA、PBに低レベ
ル信号(L)が与えられている状態では、第1及び第2
のトランジスタQ1及びQ2はオフの状態にある。
The operation of the activation discriminating apparatus shown in FIG. 1 will be described in more detail with reference to FIG. First, the power supply voltage V
CP in the case of cold start mode by throwing cc
The voltage of the power supply terminal of U10 is monitored by the MPU 11, and as a result, as shown in step S1 of FIG.
As a first level signal to the terminal PA of the low level signal L
Is output. At this time, the second terminal PB is in the high impedance state, and as a result, the second terminal PB is in the low level (L) state. In the state where the low level signal (L) is applied to both terminals PA and PB, the first and second terminals
Transistors Q1 and Q2 are off.

【0017】この状態で、ステップS2に示すように、
プログラムにより、第2の端子PBに対して高レベル信
号が第2のレベル信号として出力される。第2の端子P
Bに高レベル信号が与えられると、第2のトランジスタ
Q2がオンとなり、続いて、第1のトランジスタQ1を
もオンとなる。両トランジスタQ1、Q2がオンになる
と、電源電圧Vccが第1のトランジスタQ1、抵抗R
1を介して、第1の端子PAに供給され、結果として、
第1の端子PAは高レベル(H)状態に変化する。第1
の端子PAの高レベル(H)状態は、動作保持回路16
が正常に動作していることを示しており、この状態は、
電源電圧Vccがオフになるまで保持される。このよう
に、図示された起動判定装置は動作保持回路の動作を確
認することができる。
In this state, as shown in step S2,
By the program, the high level signal is output to the second terminal PB as the second level signal. Second terminal P
When a high level signal is applied to B, the second transistor Q2 turns on, and subsequently the first transistor Q1 also turns on. When both transistors Q1 and Q2 are turned on, the power supply voltage Vcc changes to the first transistor Q1 and the resistor R.
1 to the first terminal PA, and as a result,
The first terminal PA changes to the high level (H) state. First
The high level (H) state of the terminal PA of the operation holding circuit 16
Is operating normally, this state
It is held until the power supply voltage Vcc is turned off. In this way, the illustrated activation determination device can confirm the operation of the operation holding circuit.

【0018】他方、WDT15からのリセット信号によ
るホットスタートモード(第2の起動モード)の場合に
は、第1の端子PAには、図2のステップS1に示すよ
うに、高レベル(H)信号が出力される。この場合、R
AM13の内容はそのまま保持される。
On the other hand, in the case of the hot start mode (second startup mode) by the reset signal from the WDT 15, the high level (H) signal is applied to the first terminal PA as shown in step S1 of FIG. Is output. In this case, R
The contents of AM13 are retained as they are.

【0019】第1の端子PAに高レベル(H)信号が与
えられると、前述したように、第1及び第2のトランジ
スタQ1、及び、Q2はオン状態となり、この状態は電
源電圧Vccがオフとなるまで保持されることになる。
そこで、ホットスタートモードでは、プログラムの制御
のもとに、ステップS3に示すように、第2の端子PB
を強制的に低レベル(L)状態にする。第2の端子PB
が低レベル(L)状態になると、第1及び第2のトラン
ジスタQ1、Q2はオフとなって、第1の端子PAは高
レベル(H)状態から低レベル(L)状態に変化する。
この変化を検出することにより、動作保持回路16が正
常に動作していることを確認できる。
When a high level (H) signal is applied to the first terminal PA, the first and second transistors Q1 and Q2 are turned on as described above, and in this state the power supply voltage Vcc is turned off. Will be held until.
Therefore, in the hot start mode, under the control of the program, as shown in step S3, the second terminal PB
Is forced to the low level (L) state. Second terminal PB
Becomes a low level (L) state, the first and second transistors Q1 and Q2 are turned off, and the first terminal PA changes from a high level (H) state to a low level (L) state.
By detecting this change, it can be confirmed that the operation holding circuit 16 is operating normally.

【0020】ステップS2、S3以降は、コールドスタ
ートモード、ホットスタートモードに必要な処理動作が
MPU11の制御のもとで行われる。
After steps S2 and S3, processing operations required for the cold start mode and the hot start mode are performed under the control of the MPU 11.

【0021】上記したことからも明らかな通り、ROM
12に格納されたプログラムは、第1及び第2のレベル
信号を第1及び第2の端子PA、PBに出力するための
信号出力部として動作していることが判る。
As is clear from the above, the ROM
It can be seen that the program stored in 12 operates as a signal output unit for outputting the first and second level signals to the first and second terminals PA and PB.

【0022】尚、図1に示された起動判定装置は、一
旦、コールドスタートモードによる動作が行われた後、
WDT15からリセット信号がCPU10に与えられて
も、第1の端子PAの高レベル(H)状態は維持される
ため、WDT15の誤動作による影響を受けないという
利点を有している。
The activation determining apparatus shown in FIG. 1 is temporarily operated after the operation in the cold start mode.
Even if a reset signal is applied from the WDT 15 to the CPU 10, the high level (H) state of the first terminal PA is maintained, which has the advantage of not being affected by the malfunction of the WDT 15.

【0023】図3を参照すると、本発明の他の実施例に
係る起動判定装置は、動作保持回路16として、CPU
10の第1及び第2の端子PA、PBに抵抗R10、R
11を介して接続されたリレー20を備えている。この
構成によっても、図2と同様な動作が可能である。
Referring to FIG. 3, a start determination device according to another embodiment of the present invention uses a CPU as the operation holding circuit 16.
The first and second terminals PA, PB of 10 are provided with resistors R10, R
A relay 20 connected via 11 is provided. With this configuration, the same operation as in FIG. 2 can be performed.

【0024】[0024]

【発明の効果】以上述べたように、本発明では、起動モ
ード判定機能を持たないCPUシステム、或いは、バッ
クアップ電源を持たないシステムにおいても、安価且つ
簡単な外部回路を付加すると共に、プログラムを若干変
更するだけで、ホット/コールドスタートを判定でき
る。また、CPUの外部に接続された外部回路自身の故
障を診断できるため、システムの信頼性・安全性を向上
させることができる。
As described above, according to the present invention, an inexpensive and simple external circuit is added and a program is slightly added to a CPU system having no start mode determining function or a system having no backup power source. You can judge hot / cold start just by changing it. Further, since the failure of the external circuit itself connected to the outside of the CPU can be diagnosed, the reliability and safety of the system can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る起動判定装置を説明す
るためのブロック図である。
FIG. 1 is a block diagram illustrating a startup determination device according to an exemplary embodiment of the present invention.

【図2】図1の起動判定装置の動作を説明するためのフ
ローチャートである。
FIG. 2 is a flowchart for explaining the operation of the activation determination device in FIG.

【図3】本発明の他の実施例に係る起動判定装置を説明
するためのブロック図である。
FIG. 3 is a block diagram for explaining an activation determination device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10 CPU 11 MPU 12 ROM 13 RAM 15 WDT 16 動作保持回路 Q1、Q2 トランジスタ R1〜R5、R10、R11 抵抗 10 CPU 11 MPU 12 ROM 13 RAM 15 WDT 16 operation holding circuit Q1, Q2 transistors R1 to R5, R10, R11 resistance

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大藤 眞弘 神奈川県横浜市神奈川区新浦島町1丁目1 番地25 日本電気ロボットエンジニアリン グ株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masahiro Ofuji 1-1-1, Shinurashima-cho, Kanagawa-ku, Yokohama, Kanagawa Prefecture NEC Robot Engineering Co., Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 互いに相異なる第1及び第2の起動モー
ドで起動されるマイクロコンピュータを含む起動判定装
置において、前記マイクロコンピュータには、第1及び
第2の起動モードの際、各起動モードに応じた第1のレ
ベル信号をマイクロコンピュータの第1の端子に出力す
ると共に、前記第1のレベル信号の出力後、各起動モー
ドに応じた第2のレベル信号をマイクロコンピュータの
第2の端子に出力する信号出力手段を備え、且つ、前記
第1及び第2の端子と、マイクロコンピュータの電源と
の間に接続され、前記第1のレベル信号に応答して、第
1のレベル信号に応じた第1の状態を保持すると共に、
前記第2のレベル信号に応答して、前記第1の状態から
第2の状態に反転する動作保持回路とを有することを特
徴とする起動判定装置。
1. A start-up determination device including a microcomputer activated in mutually different first and second start-up modes, wherein the microcomputer has a start-up mode in each of the first and second start-up modes. The corresponding first level signal is output to the first terminal of the microcomputer, and after the output of the first level signal, the second level signal corresponding to each start mode is output to the second terminal of the microcomputer. A signal output means for outputting is provided, and the signal output means is connected between the first and second terminals and the power supply of the microcomputer, and responds to the first level signal in response to the first level signal. While maintaining the first state,
An activation determination device, comprising: an operation holding circuit that inverts from the first state to a second state in response to the second level signal.
【請求項2】 請求項1において、前記信号出力手段
は、前記動作保持回路の反転状態を確認できることを特
徴とする起動判定装置。
2. The start-up determination device according to claim 1, wherein the signal output means can confirm an inverted state of the operation holding circuit.
【請求項3】 請求項1において、前記第1の起動モー
ドは、前記電源をオンにした場合におけるコールドスタ
ートモードであり、前記第2の起動モードは、前記電源
以外の外部回路からのリセットによるホットスタートモ
ードであることを特徴とする起動判定装置。
3. The first start mode according to claim 1, wherein the first start mode is a cold start mode when the power source is turned on, and the second start mode is a reset from an external circuit other than the power source. A start-up determination device characterized by being in a hot start mode.
【請求項4】 請求項3において、前記外部回路は、ウ
ォッチドックタイマーであることを特徴とする起動判定
装置。
4. The start-up determination device according to claim 3, wherein the external circuit is a watchdog timer.
【請求項5】 請求項1において、前記動作保持回路
は、前記第1の端子及び前記電源の間に接続された第1
のトランジスタと、該第1のトランジスタのベース、前
記第2の端子、及び、接地間に接続された第2のトラン
ジスタとを有することを特徴とする起動判定装置。
5. The operation holding circuit according to claim 1, wherein the operation holding circuit has a first connection connected between the first terminal and the power supply.
And a base of the first transistor, the second terminal, and a second transistor connected between the ground and the start transistor.
【請求項6】 互いに相異なる第1及び第2の起動モー
ドで起動されるマイクロコンピュータの起動判定方法に
おいて、第1及び第2の起動モードの際、各起動モード
に応じた第1のレベル信号をマイクロコンピュータの第
1の端子に出力すると共に、前記第1のレベル信号の出
力後、各起動モードに応じた第2のレベル信号をマイク
ロコンピュータの第2の端子に出力するソフトウェアを
用意しておき、前記第1及び第2の端子と、マイクロコ
ンピュータの電源との間に接続された動作保持回路を、
前記第1のレベル信号に応答して、第1のレベル信号に
応じた第1の状態にすると共に、前記第2のレベル信号
に応答して、前記第1の状態から第2の状態に反転する
ことを特徴とする起動判定方法。
6. A method for determining the activation of a microcomputer activated in mutually different first and second activation modes, wherein in the first and second activation modes, a first level signal corresponding to each activation mode. Is output to the first terminal of the microcomputer, and software for outputting the second level signal corresponding to each start mode to the second terminal of the microcomputer after the output of the first level signal is prepared. In addition, an operation holding circuit connected between the first and second terminals and the power supply of the microcomputer,
In response to the first level signal, the first state corresponding to the first level signal is set, and in response to the second level signal, the first state is inverted to the second state. A method for determining activation, which comprises:
JP6325316A 1994-12-27 1994-12-27 Device and method for deciding actuation Pending JPH08185239A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6325316A JPH08185239A (en) 1994-12-27 1994-12-27 Device and method for deciding actuation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6325316A JPH08185239A (en) 1994-12-27 1994-12-27 Device and method for deciding actuation

Publications (1)

Publication Number Publication Date
JPH08185239A true JPH08185239A (en) 1996-07-16

Family

ID=18175467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6325316A Pending JPH08185239A (en) 1994-12-27 1994-12-27 Device and method for deciding actuation

Country Status (1)

Country Link
JP (1) JPH08185239A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305806A (en) * 1998-02-23 1999-11-05 Dennoo:Kk Controller and program preparation method therefor
US6591152B1 (en) 1998-02-23 2003-07-08 Denno Co., Ltd. Control system
JP2012231221A (en) * 2011-04-25 2012-11-22 Funai Electric Co Ltd Reset circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305806A (en) * 1998-02-23 1999-11-05 Dennoo:Kk Controller and program preparation method therefor
US6591152B1 (en) 1998-02-23 2003-07-08 Denno Co., Ltd. Control system
JP2012231221A (en) * 2011-04-25 2012-11-22 Funai Electric Co Ltd Reset circuit

Similar Documents

Publication Publication Date Title
JP3616367B2 (en) Electronic control device
US4698582A (en) Power driver having short circuit protection
JPH0319571B2 (en)
US5351185A (en) Malfunction checking control system which checks identification data stored in RAM
JP3817855B2 (en) Electronic control device
JP2000102163A (en) Method and device for monitoring voltage feed of automobile-controlling device
JP3234772B2 (en) In-vehicle powertrain control device
JPH08185239A (en) Device and method for deciding actuation
JP3491358B2 (en) Power cut-off detection device
JP3651273B2 (en) Self-shutoff diagnostic device
JPH0236003B2 (en)
JP3077489B2 (en) In-vehicle multiplex communication device having fail-safe function
JP2002002419A (en) Electronic control unit for vehicle
JP2924620B2 (en) Vehicle failure diagnosis device
JPH04333198A (en) Equipment for noticing fire
JPH08202589A (en) Information processor and fault diagnostic method
JP2003111263A (en) Protection circuit
JPH0143650Y2 (en)
JPH0559452B2 (en)
JP3034741B2 (en) Power backup device
JP3180457B2 (en) Operation setting device of microcomputer of occupant protection device
JPH0142054Y2 (en)
JP3082806B2 (en) Fault diagnosis device
JPH0880810A (en) Power cut-off detecting device in equipment with security mechanism
JPH08218930A (en) Data reading-out device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030129