JPH08181121A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08181121A JPH08181121A JP32510994A JP32510994A JPH08181121A JP H08181121 A JPH08181121 A JP H08181121A JP 32510994 A JP32510994 A JP 32510994A JP 32510994 A JP32510994 A JP 32510994A JP H08181121 A JPH08181121 A JP H08181121A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- silicate glass
- exposed
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 エッチングストッパ層を用いてコンタクトホ
ール等の接続孔を形成する際、接続孔の不必要な広がり
を抑制し、上層配線層の加工の余裕をとれるようにした
半導体装置の製造方法を提供する。 【構成】 拡散層５が形成された半導体基板１２上にエ
ッチングストッパとなるＳｉＮ（又はＳｉＯ2 ）膜９を
形成し、不純物含有のシリケートガラス膜６（ＢＰＳＧ
膜）を形成し、この膜６上に、拡散層５に対するコンタ
クト部分以外の部分に開口を有する耐エッチングマスク
１０（レジスト）を形成し、異方性エッチングにより開
口に露出するガラス膜６をＳｉＮが露出するまでエッチ
ングし、Ｓｉ酸化膜７を形成し、平坦化を行い、選択エ
ッチングにより露出するガラス膜６をエッチングし、コ
ンタクト部分のＳｉＮ膜等をエッチングして拡散層５を
露出させ、露出した拡散層５にコンタクトする電極配線
８を形成する。
ール等の接続孔を形成する際、接続孔の不必要な広がり
を抑制し、上層配線層の加工の余裕をとれるようにした
半導体装置の製造方法を提供する。 【構成】 拡散層５が形成された半導体基板１２上にエ
ッチングストッパとなるＳｉＮ（又はＳｉＯ2 ）膜９を
形成し、不純物含有のシリケートガラス膜６（ＢＰＳＧ
膜）を形成し、この膜６上に、拡散層５に対するコンタ
クト部分以外の部分に開口を有する耐エッチングマスク
１０（レジスト）を形成し、異方性エッチングにより開
口に露出するガラス膜６をＳｉＮが露出するまでエッチ
ングし、Ｓｉ酸化膜７を形成し、平坦化を行い、選択エ
ッチングにより露出するガラス膜６をエッチングし、コ
ンタクト部分のＳｉＮ膜等をエッチングして拡散層５を
露出させ、露出した拡散層５にコンタクトする電極配線
８を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。本発明は、例えば、微細化集積化した半導体
装置（例えばＭＯＳ集積回路）の製造方法として利用す
ることができる。
に関する。本発明は、例えば、微細化集積化した半導体
装置（例えばＭＯＳ集積回路）の製造方法として利用す
ることができる。
【０００２】
【従来技術及びその問題点】従来より半導体装置の分野
例えばＭＯＳ集積回路において、微細な電極配線コンタ
クトを実現する方法として、セルフアラインコンタクト
が考案されている。その形成方法のひとつに、コンタク
ト形成エッチングを行うために等方性エッチングを行う
とともに、シリコン窒化膜などをこのときのエッチング
ストッパとして使用する手法がある。これは、配線層間
絶縁膜に使用するシリコン酸化膜と、エッチングストッ
パとしたシリコン窒化膜との選択比が大きくとれること
を利用している。
例えばＭＯＳ集積回路において、微細な電極配線コンタ
クトを実現する方法として、セルフアラインコンタクト
が考案されている。その形成方法のひとつに、コンタク
ト形成エッチングを行うために等方性エッチングを行う
とともに、シリコン窒化膜などをこのときのエッチング
ストッパとして使用する手法がある。これは、配線層間
絶縁膜に使用するシリコン酸化膜と、エッチングストッ
パとしたシリコン窒化膜との選択比が大きくとれること
を利用している。
【０００３】しかしその場合、図１２に特に符号Ａで示
すように、層間絶縁膜７にサイドエッチングが生じ、そ
れによりコンタクトホールの開口面積が不要に大きくな
るという問題が生じる。このため、コンタクトホール形
成後に上層配線層を形成する場合の、その上層配線層の
加工のマージンが小さくなってしまう。
すように、層間絶縁膜７にサイドエッチングが生じ、そ
れによりコンタクトホールの開口面積が不要に大きくな
るという問題が生じる。このため、コンタクトホール形
成後に上層配線層を形成する場合の、その上層配線層の
加工のマージンが小さくなってしまう。
【０００４】なお図１２中、符号１はポリシリコン膜、
２はＷＳｉ膜、３はオフセット酸化膜で、これらにより
ポリサイドゲート構造が形成されている。符号４はサイ
ドウォールである。符号５は拡散層である。符号６はＢ
ＰＳＧ膜、７は配線層間絶縁膜であり、ここに形成され
るコンタクトホール１ａが、図の如く広がってしまう。
２はＷＳｉ膜、３はオフセット酸化膜で、これらにより
ポリサイドゲート構造が形成されている。符号４はサイ
ドウォールである。符号５は拡散層である。符号６はＢ
ＰＳＧ膜、７は配線層間絶縁膜であり、ここに形成され
るコンタクトホール１ａが、図の如く広がってしまう。
【０００５】
【発明の目的】本発明は、コンタクトホール等の接続孔
の不必要な広がりを抑制し、上層配線層の加工の余裕を
とれるようにした半導体装置の製造方法を提供せんとす
るものである。
の不必要な広がりを抑制し、上層配線層の加工の余裕を
とれるようにした半導体装置の製造方法を提供せんとす
るものである。
【０００６】
【目的を達成するための手段】本出願の請求項１の発明
は、拡散層が形成された半導体基板上にシリコン窒化膜
を形成する工程と、不純物ドープのシリケートガラス膜
を形成する工程と、前記シリケートガラス膜上に前記拡
散層に対するコンタクト部分以外の部分に開口を有する
耐エッチングマスクを形成する工程と、異方性エッチン
グにより前記開口に露出するシリケートガラスを前記シ
リコン窒化膜が露出するまでエッチングする工程と、シ
リコン酸化膜を形成し、平坦化を行う工程と、選択エッ
チングにより露出するシリケートガラス膜をエッチング
する工程と、前記コンタクト部分のシリコン窒化膜をエ
ッチングして前記拡散層を露出させる工程と、露出した
前記拡散層にコンタクトする電極配線を形成する工程と
を有することを特徴とする半導体装置の製造方法であっ
て、これにより上記目的を達成するものである。
は、拡散層が形成された半導体基板上にシリコン窒化膜
を形成する工程と、不純物ドープのシリケートガラス膜
を形成する工程と、前記シリケートガラス膜上に前記拡
散層に対するコンタクト部分以外の部分に開口を有する
耐エッチングマスクを形成する工程と、異方性エッチン
グにより前記開口に露出するシリケートガラスを前記シ
リコン窒化膜が露出するまでエッチングする工程と、シ
リコン酸化膜を形成し、平坦化を行う工程と、選択エッ
チングにより露出するシリケートガラス膜をエッチング
する工程と、前記コンタクト部分のシリコン窒化膜をエ
ッチングして前記拡散層を露出させる工程と、露出した
前記拡散層にコンタクトする電極配線を形成する工程と
を有することを特徴とする半導体装置の製造方法であっ
て、これにより上記目的を達成するものである。
【０００７】本出願の請求項２の発明は、拡散層が形成
された半導体基板上にシリコン酸化膜を形成する工程
と、不純物ドープのシリケートガラス膜を形成する工程
と、前記シリケートガラス膜上に前記拡散層に対するコ
ンタクト部分以外の部分に開口を有する耐エッチングマ
スクを形成する工程と、異方性エッチングにより前記開
口に露出するシリケートガラスを前記シリコン酸化膜が
露出するまでエッチングする工程と、シリコン酸化膜を
形成し、平坦化を行う工程と、選択エッチングにより露
出するシリケートガラス膜をエッチングする工程と、前
記コンタクト部分のシリコン酸化膜をエッチングして前
記拡散層を露出させる工程と、露出した前記拡散層にコ
ンタクトする電極配線を形成する工程とを有することを
特徴とする半導体装置の製造方法であって、これにより
上記目的を達成するものである。
された半導体基板上にシリコン酸化膜を形成する工程
と、不純物ドープのシリケートガラス膜を形成する工程
と、前記シリケートガラス膜上に前記拡散層に対するコ
ンタクト部分以外の部分に開口を有する耐エッチングマ
スクを形成する工程と、異方性エッチングにより前記開
口に露出するシリケートガラスを前記シリコン酸化膜が
露出するまでエッチングする工程と、シリコン酸化膜を
形成し、平坦化を行う工程と、選択エッチングにより露
出するシリケートガラス膜をエッチングする工程と、前
記コンタクト部分のシリコン酸化膜をエッチングして前
記拡散層を露出させる工程と、露出した前記拡散層にコ
ンタクトする電極配線を形成する工程とを有することを
特徴とする半導体装置の製造方法であって、これにより
上記目的を達成するものである。
【０００８】
【作用】本発明によれば、シリケートガラス膜上に拡散
層に対するコンタクト部分以外の部分に開口を有する耐
エッチングマスクを形成して、これをマスクにシリケー
トガラスをエッチングし、シリコン酸化膜を形成して平
坦化を行い、その後選択エッチングにより露出するシリ
ケートガラス膜をエッチングするようにしたので、コン
タクトの不必要な広がりを防止して、半導体装置を製造
することができる。
層に対するコンタクト部分以外の部分に開口を有する耐
エッチングマスクを形成して、これをマスクにシリケー
トガラスをエッチングし、シリコン酸化膜を形成して平
坦化を行い、その後選択エッチングにより露出するシリ
ケートガラス膜をエッチングするようにしたので、コン
タクトの不必要な広がりを防止して、半導体装置を製造
することができる。
【０００９】
【実施例】以下に、本発明の実施例を説明する。但し、
当然のことではあるが、本発明は以下の実施例により限
定を受けるものではない。
当然のことではあるが、本発明は以下の実施例により限
定を受けるものではない。
【００１０】実施例１ 本実施例は、半導体装置の製造方法の改良に関するもの
で、特に、拡散層に対する電極配線コンタクト部を改良
した半導体装置の製造方法を提供するものである。以下
に図１及び図２ないし図９を参照しながら、本実施例を
説明する。
で、特に、拡散層に対する電極配線コンタクト部を改良
した半導体装置の製造方法を提供するものである。以下
に図１及び図２ないし図９を参照しながら、本実施例を
説明する。
【００１１】図１は、本実施例に係る半導体装置のコン
タクト部形成後の構造を断面図で示すものである。図１
中、符号１はポリシリコン膜、２はＷＳｉ膜、３はオフ
セット酸化膜で、これらによりゲート構造が形成されて
いる。符号４はサイドウォールである。符号５は拡散層
である。符号６はＢＰＳＧ膜、７は配線層間絶縁膜であ
り、ここに接続孔１ａであるコンタクトホールが形成さ
れる。
タクト部形成後の構造を断面図で示すものである。図１
中、符号１はポリシリコン膜、２はＷＳｉ膜、３はオフ
セット酸化膜で、これらによりゲート構造が形成されて
いる。符号４はサイドウォールである。符号５は拡散層
である。符号６はＢＰＳＧ膜、７は配線層間絶縁膜であ
り、ここに接続孔１ａであるコンタクトホールが形成さ
れる。
【００１２】図２ないし図９はこの実施例によるＭＯＳ
型半導体装置の製造工程を示す断面図である。
型半導体装置の製造工程を示す断面図である。
【００１３】本実施例においては、拡散層５が形成され
た半導体基板１２上にシリコン窒化膜９を形成する工程
と（図２）、不純物ドープのシリケートガラス膜６（こ
こではＢＰＳＧ膜）を形成する工程と（図３）、このシ
リケートガラス膜６上に、拡散層５に対するコンタクト
部分以外の部分に開口を有する耐エッチングマスク１０
（ここではレジスト）を形成する工程と（図３）、異方
性エッチングにより前記開口に露出するシリケートガラ
ス６を前記シリコン窒化膜３が露出するまでエッチング
する工程と（図４）、シリコン酸化膜７を形成し、平坦
化を行う工程と（図５）、選択エッチングにより露出す
るシリケートガラス膜６（図６）をエッチングする工程
と（図７）、前記コンタクト部分のシリコン窒化膜をエ
ッチングして拡散層５を露出させる工程と（図８）、露
出した拡散層５にコンタクトする電極配線８を形成する
工程と（図９）を有するものである。
た半導体基板１２上にシリコン窒化膜９を形成する工程
と（図２）、不純物ドープのシリケートガラス膜６（こ
こではＢＰＳＧ膜）を形成する工程と（図３）、このシ
リケートガラス膜６上に、拡散層５に対するコンタクト
部分以外の部分に開口を有する耐エッチングマスク１０
（ここではレジスト）を形成する工程と（図３）、異方
性エッチングにより前記開口に露出するシリケートガラ
ス６を前記シリコン窒化膜３が露出するまでエッチング
する工程と（図４）、シリコン酸化膜７を形成し、平坦
化を行う工程と（図５）、選択エッチングにより露出す
るシリケートガラス膜６（図６）をエッチングする工程
と（図７）、前記コンタクト部分のシリコン窒化膜をエ
ッチングして拡散層５を露出させる工程と（図８）、露
出した拡散層５にコンタクトする電極配線８を形成する
工程と（図９）を有するものである。
【００１４】更に詳しくは、本実施例においては図２に
示すようにシリコン基板１２上にゲート酸化膜を介して
ポリシリコン膜１及びＷＳｉ膜２（ポリサイド構造）に
よりゲート電極を形成する。ゲート電極上にはこれと同
時にパターン形成されるＣＶＤシリコン酸化膜３が積層
されている（これはオフセット酸化膜と呼ばれてい
る）。これら電極とオフセット酸化膜の側壁にはＣＶＤ
シリコン酸化膜によるサイドウォール４を形成する。そ
の後不純物のイオン注入によりソース、ドレイン拡散層
５を形成する。その後エッチングストッパ膜としてシリ
コン窒化膜９をＣＶＤにより形成する。
示すようにシリコン基板１２上にゲート酸化膜を介して
ポリシリコン膜１及びＷＳｉ膜２（ポリサイド構造）に
よりゲート電極を形成する。ゲート電極上にはこれと同
時にパターン形成されるＣＶＤシリコン酸化膜３が積層
されている（これはオフセット酸化膜と呼ばれてい
る）。これら電極とオフセット酸化膜の側壁にはＣＶＤ
シリコン酸化膜によるサイドウォール４を形成する。そ
の後不純物のイオン注入によりソース、ドレイン拡散層
５を形成する。その後エッチングストッパ膜としてシリ
コン窒化膜９をＣＶＤにより形成する。
【００１５】ここまでの工程は、従来技術におけると同
様である。
様である。
【００１６】その後図３に示すように不純物含有シリケ
ートガラスとしてボロン燐シリケートガラス膜（ＢＰＳ
Ｇ膜）６を形成する。その後コンタクトホールと同じ大
きさ（０．３〜０．５μｍ）で、図３に示すような構造
になるようにリソグラフィーによりレジストパターニン
グを行い、レジストマスク１０を形成する。
ートガラスとしてボロン燐シリケートガラス膜（ＢＰＳ
Ｇ膜）６を形成する。その後コンタクトホールと同じ大
きさ（０．３〜０．５μｍ）で、図３に示すような構造
になるようにリソグラフィーによりレジストパターニン
グを行い、レジストマスク１０を形成する。
【００１７】その後図４に示すようにＢＰＳＧ膜６の異
方性エッチング（ＲＩＥ）を行う。ここでＢＰＳＧ膜６
のエッチングは図４に示すようにオフセット酸化膜３上
のシリコン窒化膜９までをエッチングするようにする。
その後レジストマスク１０をはく離する。
方性エッチング（ＲＩＥ）を行う。ここでＢＰＳＧ膜６
のエッチングは図４に示すようにオフセット酸化膜３上
のシリコン窒化膜９までをエッチングするようにする。
その後レジストマスク１０をはく離する。
【００１８】その後図５に示すように配線層間絶縁膜７
としてシリコン酸化膜を形成する。ここでシリコン酸化
膜はバイアスＥＣＲ−ＣＶＤ法により形成する。このバ
イアスＥＣＲ−ＣＶＤによって成膜されたシリコン酸化
膜は熱酸化膜とほぼ変わらない膜質を有することがわか
っている。
としてシリコン酸化膜を形成する。ここでシリコン酸化
膜はバイアスＥＣＲ−ＣＶＤ法により形成する。このバ
イアスＥＣＲ−ＣＶＤによって成膜されたシリコン酸化
膜は熱酸化膜とほぼ変わらない膜質を有することがわか
っている。
【００１９】その後図６に示すようにＣＭＰ（ケミカル
・メカニカル・ポリッシュ）などにより平坦化を行う。
・メカニカル・ポリッシュ）などにより平坦化を行う。
【００２０】その後図７に示すようにＢＰＳＧ膜６のエ
ッチングを行う。ここでＢＰＳＧ膜６のエッチングは、
無水ＨＦ選択エッチングプロセスを使用する。ＢＰＳＧ
膜は吸湿性の膜なので無水ＨＦと反応してエッチングが
進むが、バイアスＥＣＲ−ＣＶＤ法により形成したシリ
コン酸化膜７はエッチングが進まない（この事実につい
ては、本発明者において詳細に検証済である）。このた
めエッチング後の形状は図７のようにＢＰＳＧ膜６のみ
が選択的にエッチングされる。またコンタクトホール１
ａが不要に大きく開口することもなくなる。
ッチングを行う。ここでＢＰＳＧ膜６のエッチングは、
無水ＨＦ選択エッチングプロセスを使用する。ＢＰＳＧ
膜は吸湿性の膜なので無水ＨＦと反応してエッチングが
進むが、バイアスＥＣＲ−ＣＶＤ法により形成したシリ
コン酸化膜７はエッチングが進まない（この事実につい
ては、本発明者において詳細に検証済である）。このた
めエッチング後の形状は図７のようにＢＰＳＧ膜６のみ
が選択的にエッチングされる。またコンタクトホール１
ａが不要に大きく開口することもなくなる。
【００２１】その後図８に示すようにコンタクト部分に
露出するシリコン窒化膜９の異方性エッチング（ＲＩ
Ｅ）を行う。この場合のシリコン窒化膜のエッチング条
件は、シリコン酸化膜との選択比が大きくとれる条件で
行う。
露出するシリコン窒化膜９の異方性エッチング（ＲＩ
Ｅ）を行う。この場合のシリコン窒化膜のエッチング条
件は、シリコン酸化膜との選択比が大きくとれる条件で
行う。
【００２２】以上、本実施例ではコンタクトホールエッ
チングに無水ＨＦによる選択エッチングを行うことによ
り、コンタクトホールを不要に大きくすることなく形成
でき、前記従来の問題点を解決する。
チングに無水ＨＦによる選択エッチングを行うことによ
り、コンタクトホールを不要に大きくすることなく形成
でき、前記従来の問題点を解決する。
【００２３】本実施例によれば、コンタクトホールが不
要に大きく広がらないために、上層配線層の加工が行い
易くなる。具体的には上層配線層のリソグラフィーパタ
ーニングのマージンが大きくなる、上層配線層のエッチ
ング時のマージンが大きくなる、本コンタクトホールに
対する上層配線層のかぶり部分が小さくできるため、上
層配線層のデザインに余裕が生じる、などの効果が得ら
れる。
要に大きく広がらないために、上層配線層の加工が行い
易くなる。具体的には上層配線層のリソグラフィーパタ
ーニングのマージンが大きくなる、上層配線層のエッチ
ング時のマージンが大きくなる、本コンタクトホールに
対する上層配線層のかぶり部分が小さくできるため、上
層配線層のデザインに余裕が生じる、などの効果が得ら
れる。
【００２４】実施例２ 次に上記実施例１の変形例を実施例２として、図１０及
び図１１を参照しながら説明する。
び図１１を参照しながら説明する。
【００２５】実施例１ではエッチングストッパとしてシ
リコン窒化膜を使用したが、本実施例ではエッチングス
トッパとして図１０に示すようにシリコン酸化膜１１を
使用する。このシリコン酸化膜１１は、バイアスＥＣＲ
−ＣＶＤ法により形成した。またはＬＰ−ＣＶＤにより
形成したシリコン酸化膜をアニールして形成することも
できる。層間絶縁膜７形成後の構造を図１０に示し、上
層配線８形成後の構造を図１１に示す。
リコン窒化膜を使用したが、本実施例ではエッチングス
トッパとして図１０に示すようにシリコン酸化膜１１を
使用する。このシリコン酸化膜１１は、バイアスＥＣＲ
−ＣＶＤ法により形成した。またはＬＰ−ＣＶＤにより
形成したシリコン酸化膜をアニールして形成することも
できる。層間絶縁膜７形成後の構造を図１０に示し、上
層配線８形成後の構造を図１１に示す。
【００２６】その他の形成方法については実施例１と変
わらないが、コンタクト部分のシリコン酸化膜１１のエ
ッチング（実施例１では図８のシリコン窒化膜エッチン
グに相当）の時には、配線層間絶縁膜７がシリコン酸化
膜１１と同じ膜厚だけエッチングされることになる。
わらないが、コンタクト部分のシリコン酸化膜１１のエ
ッチング（実施例１では図８のシリコン窒化膜エッチン
グに相当）の時には、配線層間絶縁膜７がシリコン酸化
膜１１と同じ膜厚だけエッチングされることになる。
【００２７】従って本実施例２においては、図１１に示
すように配線層間絶縁膜７はあらかじめその分だけ厚く
形成する必要がある。図１０中エッチング前の厚さをＴ
1 で示し、図１１にＴ2 でエッチング後の厚さを示す。
その差Ｔ1 −Ｔ2 の分だけ、厚く形成しておく必要があ
るわけである。
すように配線層間絶縁膜７はあらかじめその分だけ厚く
形成する必要がある。図１０中エッチング前の厚さをＴ
1 で示し、図１１にＴ2 でエッチング後の厚さを示す。
その差Ｔ1 −Ｔ2 の分だけ、厚く形成しておく必要があ
るわけである。
【００２８】即ち本実施例は、拡散層が形成された半導
体基板１２上にシリコン酸化膜１１を形成する工程と、
不純物ドープのシリケートガラス膜６（ここではＢＰＳ
Ｇ膜）を形成する工程と、前記シリケートガラス膜６上
に、拡散層５に対するコンタクト部分以外の部分に開口
を有する耐エッチングマスク１０を形成する工程と、異
方性エッチングにより前記開口に露出するシリケートガ
ラス６を前記シリコン酸化膜１１が露出するまでエッチ
ングする工程と、シリコン酸化膜７を形成し、平坦化を
行う工程と、選択エッチングにより露出するシリケート
ガラス膜をエッチングする工程（図１０）と、前記コン
タクト部分のシリコン酸化膜７をエッチングして拡散層
５を露出させる工程と、露出した前記拡散層５にコンタ
クトする電極配線８を形成する工程（図１１）とを有す
るものである。
体基板１２上にシリコン酸化膜１１を形成する工程と、
不純物ドープのシリケートガラス膜６（ここではＢＰＳ
Ｇ膜）を形成する工程と、前記シリケートガラス膜６上
に、拡散層５に対するコンタクト部分以外の部分に開口
を有する耐エッチングマスク１０を形成する工程と、異
方性エッチングにより前記開口に露出するシリケートガ
ラス６を前記シリコン酸化膜１１が露出するまでエッチ
ングする工程と、シリコン酸化膜７を形成し、平坦化を
行う工程と、選択エッチングにより露出するシリケート
ガラス膜をエッチングする工程（図１０）と、前記コン
タクト部分のシリコン酸化膜７をエッチングして拡散層
５を露出させる工程と、露出した前記拡散層５にコンタ
クトする電極配線８を形成する工程（図１１）とを有す
るものである。
【００２９】変形例 以上説明した実施例１及び実施例２の両者について、ボ
ロン燐シリケートガラス（ＢＰＳＧ）膜の替わりに、燐
シリケートガラス（ＰＳＧ）膜、ボロンシリケートガラ
ス（ＢＰＧ）膜を用いて実施した。これにより同様の効
果が得られた。その他の不純物含有ガラスについても同
様であった。
ロン燐シリケートガラス（ＢＰＳＧ）膜の替わりに、燐
シリケートガラス（ＰＳＧ）膜、ボロンシリケートガラ
ス（ＢＰＧ）膜を用いて実施した。これにより同様の効
果が得られた。その他の不純物含有ガラスについても同
様であった。
【００３０】また上記実施例ではＣＶＤシリコン酸化膜
のサイドウォール付きのＭＯＳトランジスタを用いてフ
ォトレジストパターンの窓より小さいコンタクトホール
をゲート電極間にセルフアラインで形成する場合を説明
したが、このようなサイドウォールのないＭＯＳトラン
ジスタを集積形成する場合にも、本発明は有効である。
その場合もコンタクト電極配線がゲート電極と短絡する
事態は当然防止する必要がある。そのためには例えばゲ
ート電極の熱酸化膜でカバーする。その他本発明はその
趣旨を逸脱しない範囲で種々変形して実施することがで
きる。
のサイドウォール付きのＭＯＳトランジスタを用いてフ
ォトレジストパターンの窓より小さいコンタクトホール
をゲート電極間にセルフアラインで形成する場合を説明
したが、このようなサイドウォールのないＭＯＳトラン
ジスタを集積形成する場合にも、本発明は有効である。
その場合もコンタクト電極配線がゲート電極と短絡する
事態は当然防止する必要がある。そのためには例えばゲ
ート電極の熱酸化膜でカバーする。その他本発明はその
趣旨を逸脱しない範囲で種々変形して実施することがで
きる。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
コンタクトホール等の接続孔の不必要な広がりを抑制
し、上層配線層の加工の余裕をとれるようにした半導体
装置の製造方法を提供することができた。
コンタクトホール等の接続孔の不必要な広がりを抑制
し、上層配線層の加工の余裕をとれるようにした半導体
装置の製造方法を提供することができた。
【図１】 本発明の実施例１の基本構造を示す図であ
る。
る。
【図２】 実施例１の工程を示す図である（１）。
【図３】 実施例１の工程を示す図である（２）。
【図４】 実施例１の工程を示す図である（３）。
【図５】 実施例１の工程を示す図である（４）。
【図６】 実施例１の工程を示す図である（５）。
【図７】 実施例１の工程を示す図である（６）。
【図８】 実施例１の工程を示す図である（７）。
【図９】 実施例１の工程を示す図である（８）。
【図１０】 実施例２の工程を示す図である（１）。
【図１１】 実施例２の工程を示す図である（２）。
【図１２】 従来技術の基本構造及びその問題点を示す
図である。
図である。
１ ポリシリコン膜 ２ ＷＳｉ膜 ３ オフセット酸化膜 ４ サイドウォール ５ 拡散層 ６ ＢＰＳＧ膜 ７ 配線層間絶縁膜 ８ 上層配線層 ９ シリコン酸化膜 １０ レジスト １１ シリコン酸化膜 １２ 半導体基板（シリコン基板）
Claims (2)
- 【請求項１】拡散層が形成された半導体基板上にシリコ
ン窒化膜を形成する工程と、 不純物ドープのシリケートガラス膜を形成する工程と、 前記シリケートガラス膜上に前記拡散層に対するコンタ
クト部分以外の部分に開口を有する耐エッチングマスク
を形成する工程と、 異方性エッチングにより前記開口に露出するシリケート
ガラスを前記シリコン窒化膜が露出するまでエッチング
する工程と、 シリコン酸化膜を形成し、平坦化を行う工程と、 選択エッチングにより露出するシリケートガラス膜をエ
ッチングする工程と、 前記コンタクト部分のシリコン窒化膜をエッチングして
前記拡散層を露出させる工程と、 露出した前記拡散層にコンタクトする電極配線を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項２】拡散層が形成された半導体基板上にシリコ
ン酸化膜を形成する工程と、 不純物ドープのシリケートガラス膜を形成する工程と、 前記シリケートガラス膜上に前記拡散層に対するコンタ
クト部分以外の部分に開口を有する耐エッチングマスク
を形成する工程と、 異方性エッチングにより前記開口に露出するシリケート
ガラスを前記シリコン酸化膜が露出するまでエッチング
する工程と、 シリコン酸化膜を形成し、平坦化を行う工程と、 選択エッチングにより露出するシリケートガラス膜をエ
ッチングする工程と、 前記コンタクト部分のシリコン酸化膜をエッチングして
前記拡散層を露出させる工程と、 露出した前記拡散層にコンタクトする電極配線を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32510994A JPH08181121A (ja) | 1994-12-27 | 1994-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32510994A JPH08181121A (ja) | 1994-12-27 | 1994-12-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181121A true JPH08181121A (ja) | 1996-07-12 |
Family
ID=18173220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32510994A Pending JPH08181121A (ja) | 1994-12-27 | 1994-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181121A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967408B1 (en) | 1997-04-30 | 2005-11-22 | Micron Technology, Inc. | Gate stack structure |
-
1994
- 1994-12-27 JP JP32510994A patent/JPH08181121A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967408B1 (en) | 1997-04-30 | 2005-11-22 | Micron Technology, Inc. | Gate stack structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10303291A (ja) | 半導体装置及びその製造方法 | |
| JPH09260655A (ja) | 半導体装置の製造方法 | |
| JP2000236090A (ja) | 半導体装置の製造方法 | |
| JP2910536B2 (ja) | 半導体装置の製造方法 | |
| JPH08181121A (ja) | 半導体装置の製造方法 | |
| KR20010107707A (ko) | Ｓｔｉ 구조를 갖는 반도체 장치를 제조하기 위한 방법 | |
| JPH07230968A (ja) | 半導体装置の製造方法 | |
| JP2754202B2 (ja) | 半導体素子の製造方法 | |
| KR19990005478A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| JP3235091B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| KR100261867B1 (ko) | 모스 트랜지스터의 게이트 전극 및 그 형성 방법 | |
| KR100219055B1 (ko) | 반도체 장치의 미세 콘택홀 형성 방법 | |
| JPH05206056A (ja) | 半導体装置の製造方法 | |
| JP3007994B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP3239422B2 (ja) | 接続構造の形成方法及び該接続構造の形成方法を用いた電子材料の形成方法 | |
| KR100773242B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100503379B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100280528B1 (ko) | 반도체 장치의 내부배선 형성방법 | |
| KR20000003342A (ko) | 반도체 장치의 자기정렬 콘택홀 형성방법 | |
| JPH1022478A (ja) | 半導体装置の製造方法 | |
| KR19980058381A (ko) | 반도체 소자 및 그외 제조방법 | |
| JPH0794734A (ja) | 高耐圧トランジスタの製造方法 | |
| JPH05259446A (ja) | 半導体装置の製造方法 | |
| JPH04305922A (ja) | 半導体装置およびその製造方法 |