JPH08180795A - Surface conduction electron emitting element, electron source, image forming apparatus, and manufacture thereof - Google Patents

Surface conduction electron emitting element, electron source, image forming apparatus, and manufacture thereof

Info

Publication number
JPH08180795A
JPH08180795A JP33663594A JP33663594A JPH08180795A JP H08180795 A JPH08180795 A JP H08180795A JP 33663594 A JP33663594 A JP 33663594A JP 33663594 A JP33663594 A JP 33663594A JP H08180795 A JPH08180795 A JP H08180795A
Authority
JP
Japan
Prior art keywords
electron
thin film
image
voltage
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33663594A
Other languages
Japanese (ja)
Other versions
JP2909706B2 (en
Inventor
Hisami Nakamura
久美 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP33663594A priority Critical patent/JP2909706B2/en
Publication of JPH08180795A publication Critical patent/JPH08180795A/en
Application granted granted Critical
Publication of JP2909706B2 publication Critical patent/JP2909706B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PURPOSE: To uniformalize electron emitting properties of each element in an electron source for which a plurality of surface conduction electron emitting elements are used. CONSTITUTION: Element electrodes 4, 5 are formed on an insulating substrate 1, a first layer 3a made of PdO is deposited on them, a crevice 31 is formed by electric application treatment, and then a second layer 3b made of W is deposited and at the same time a crevice is formed in the crevice 31 by electric application treatment in the same way to form an electron emitting part 2. Consequently, the current value necessary for forming can be lowered and an element substrate at the time of forming can be prevented from being damaged and at the same time uniform and high electron emitting properties can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、表面伝導型電子放出素
子、該素子を複数用いた電子源、それを用いた表示装置
や露光装置等の画像形成装置、更にはこれらの製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface conduction electron-emitting device, an electron source using a plurality of such devices, an image forming apparatus such as a display device and an exposure device using the same, and a manufacturing method thereof.

【0002】[0002]

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。
2. Description of the Related Art A surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current is passed through a conductive thin film formed on an insulating substrate in parallel with the film surface.

【0003】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に電
圧を印加通電することで通常行われ、導電性薄膜を局所
的に破壊、変形もしくは変質させて構造を変化させ、電
気的に高抵抗な状態の電子放出部を形成する処理であ
る。電子放出は、上記電子放出部が形成された導電性薄
膜に電圧を印加して電流を流すことにより、電子放出部
に発生した亀裂付近から行われる。
As a typical example of the structure of the surface conduction electron-emitting device, a conductive thin film such as a metal oxide which connects between a pair of device electrodes provided on an insulating substrate is referred to as forming in advance. The thing which formed the electron emission part by the electricity supply process is mentioned. Forming is usually performed by applying a voltage to both ends of the conductive thin film, and the structure is changed by locally destroying, deforming or degrading the conductive thin film, and the electron emitting portion in an electrically high resistance state is formed. Is a process for forming. The electron emission is performed from the vicinity of the crack generated in the electron emitting portion by applying a voltage to the conductive thin film in which the electron emitting portion is formed and flowing a current.

【0004】上記電子放出素子は、構造が単純で製造も
容易であることから、大面積に亙って多数配列形成でき
る利点がある。そこで、この特徴を活かすための種々の
応用が研究されている。例えば表示装置等の画像形成装
置への利用が挙げられる。
Since the electron-emitting device has a simple structure and is easy to manufacture, it has an advantage that many electron-emitting devices can be arrayed over a large area. Therefore, various applications for utilizing this feature are being researched. For example, it can be used for an image forming apparatus such as a display device.

【0005】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に該電子放出素子を配列
し、個々の電子放出素子の両端(両素子電極)を配線
(共通配線とも呼ぶ)にて夫々結線した行を多数行配列
(梯型配置とも呼ぶ)した電子源が挙げられる(特開平
1−31332号公報、同1−283749号公報、同
1−257552号公報)。また、特に表示装置におい
ては、液晶を用いた表示装置と同様の平板型表示装置と
することが可能で、しかもバックライトが不要な自発光
型の表示装置として、表面伝導型電子放出素子を多数配
置した電子源と、この電子源からの電子線の照射により
可視光を発光する蛍光体とを組み合わせた表示装置が提
案されている(アメリカ特許第5066883号明細
書)。
Conventionally, as an example in which a large number of surface conduction electron-emitting devices are arranged and formed, the electron-emitting devices are arranged in parallel and both ends (both device electrodes) of each electron-emitting device are wired (also called common wiring). ), An electron source in which a large number of rows connected to each other (also referred to as a ladder arrangement) is provided (Japanese Patent Laid-Open Nos. 1-33132, 1-283749, and 1-257552). Further, particularly in the case of a display device, a large number of surface conduction electron-emitting devices can be used as a self-luminous display device that can be a flat panel display device similar to a display device using liquid crystal and does not require a backlight. A display device has been proposed (US Pat. No. 5,066,883) in which an arranged electron source is combined with a phosphor that emits visible light when irradiated with an electron beam from the electron source.

【0006】上記表面伝導型電子放出素子を利用した表
示装置において、高品位、高精細な画像を大画面で得る
ためには、電子放出素子の行・列の数が夫々数百〜数千
となり、非常に多くの電子放出素子を配列する必要があ
る。従って、各電子放出素子の電気特性が均一で制御し
やすいことが望まれる。
In order to obtain a high-quality and high-definition image on a large screen in the display device using the surface conduction electron-emitting device, the number of rows and columns of the electron-emitting device is several hundreds to several thousands, respectively. It is necessary to arrange a large number of electron-emitting devices. Therefore, it is desired that each electron-emitting device has uniform electric characteristics and is easy to control.

【0007】[0007]

【発明が解決しようとする課題】上述のフォーミングで
は、導電性薄膜に電圧を印加することにより、通常連続
した亀裂が形成され、高抵抗化する。しかしながら、素
材等条件にもよるが、導電性薄膜の膜厚や、素子電極と
の接触抵抗等、バラツキがある場合には、形成される亀
裂の幅が場所により大きく異なってしまう場合がある。
亀裂の幅がある程度以上大きくなると電子放出を行なえ
なくなり、結果として、素子の特性は本来得られるべき
特性より大幅に低いものになってしまう。このような亀
裂の幅のバラツキは、フォーミング時に特別な制御を行
なわず、簡単な工程を用いた場合に起こり易い。従っ
て、理想的には、均一な狭い幅の亀裂が形成されるよ
う、フォーミング時に素子毎の導電性薄膜の膜厚の微妙
なバラツキなどに対応した電気的制御を行なうか、導電
性薄膜の膜厚や、素子電極との接触抵抗のバラツキを厳
密に抑制した成膜方法を用いる必要がある。しかしなが
ら、前者は実際の生産工程として実施が困難であり、後
者は、生産コストの上昇をもたらす恐れがある。
In the above-mentioned forming, by applying a voltage to the conductive thin film, usually continuous cracks are formed and the resistance is increased. However, depending on the conditions such as the material, if there are variations such as the thickness of the conductive thin film and the contact resistance with the element electrode, the width of the crack formed may vary greatly depending on the location.
If the width of the crack becomes larger than a certain level, electron emission cannot be performed, and as a result, the characteristics of the device become significantly lower than the characteristics that should be originally obtained. Such variations in the width of cracks are likely to occur when a simple process is used without performing special control during forming. Therefore, ideally, electrical control should be performed in response to subtle variations in the thickness of the conductive thin film for each element during forming so that cracks with a uniform narrow width are formed, or the film of the conductive thin film should be formed. It is necessary to use a film forming method that strictly suppresses variations in thickness and contact resistance with the device electrodes. However, the former is difficult to carry out as an actual production process, and the latter may increase the production cost.

【0008】また、高融点材料を用いて導電性薄膜を形
成すると、素子の耐久性等が向上するが、高融点材料か
らなる導電性薄膜は、膜厚が厚い場合には前記フォーミ
ング工程を完了させるために必要な素子電流の最大値で
あるフォーミング電流の値が大きくなってしまい、複数
の素子を設けた電子源等では製法上問題となる。
If a conductive thin film is formed of a high melting point material, the durability of the device is improved, but if the conductive thin film of a high melting point material is thick, the forming step is completed. The value of the forming current, which is the maximum value of the element current required for this, becomes large, which causes a problem in the manufacturing method in an electron source having a plurality of elements.

【0009】更に、多数の素子で例えばXYマトリクス
を構成した電子源において、1ラインずつまとめてフォ
ーミング処理する場合、1ラインの素子数が多くなると
配線抵抗がフォーミング前の個々の素子の抵抗に比べて
無視できなくなり、該配線抵抗による電圧降下によっ
て、各素子に印加される電圧が、素子の位置によって異
なり、特定の位置の素子の特性が他の素子よりも低くな
る危険性がある。
Further, in the case where an electron source having a large number of elements, for example, an XY matrix, is subjected to the forming processing collectively for each line, the wiring resistance becomes larger than the resistance of the individual elements before forming when the number of elements in one line increases. The voltage applied to each element may vary depending on the position of the element due to the voltage drop caused by the wiring resistance, and the characteristics of the element at a specific position may be lower than those of other elements.

【0010】また、導電性薄膜の寄生抵抗によっても、
電源からの距離によって、電子放出量に差が出る等の問
題がある。
Further, due to the parasitic resistance of the conductive thin film,
There is a problem that the amount of electron emission varies depending on the distance from the power source.

【0011】以上のように、表面伝導型電子放出素子及
び該素子を複数用いてなる電子源、画像形成装置におい
ては、特別な電気的制御手段を用いず、安価な装置で、
導電性薄膜に均一な電子放出部を形成し得る方法、更に
は配線抵抗の影響を受けずに多数の素子を均一な特性を
持つようにフォーミングする方法が求められていた。
As described above, the surface conduction electron-emitting device, the electron source using a plurality of such devices, and the image forming apparatus do not use special electrical control means and are inexpensive devices.
There has been a demand for a method capable of forming a uniform electron emitting portion in a conductive thin film, and further, a method for forming a large number of devices having uniform characteristics without being affected by wiring resistance.

【0012】[0012]

【課題を解決するための手段及び作用】請求項1〜3の
発明は、表面伝導型電子放出素子であって、導電性薄膜
が上下2層からなり、第1層の亀裂内に第2層の亀裂が
形成されていることを特徴とする。
The invention according to claims 1 to 3 is a surface conduction electron-emitting device, wherein a conductive thin film is composed of upper and lower two layers, and a second layer is formed in a crack of the first layer. Is characterized in that cracks are formed.

【0013】請求項4及び5は上記電子放出素子を複数
形成してなる電子源、更に、請求項6、7は該電子源を
用いてなる画像形成装置である。
The fourth and fifth aspects are an electron source formed by forming a plurality of the electron-emitting devices, and the sixth and seventh aspects are image forming apparatuses using the electron source.

【0014】更に、請求項8〜11はこれらの製造方法
の発明である。
Further, claims 8 to 11 are inventions of these manufacturing methods.

【0015】以下本発明を詳細に説明する。The present invention will be described in detail below.

【0016】本発明の表面伝導型電子放出素子には平面
型と垂直型があり、本発明についてはいずれの電子放出
素子でも用いることができる。まず、平面型電子放出素
子の基本的な構成について説明する。
The surface conduction electron-emitting device of the present invention includes a flat type and a vertical type, and any electron-emitting device can be used in the present invention. First, the basic structure of the planar electron-emitting device will be described.

【0017】図1(a)、(b)は、平面型表面伝導型
電子放出素子の基本的な構成を示す図である。
FIGS. 1A and 1B are views showing the basic structure of a flat surface conduction electron-emitting device.

【0018】図1において1は基板、2は電子放出部、
3は導電性薄膜、4と5は素子電極である。
In FIG. 1, 1 is a substrate, 2 is an electron emitting portion,
Reference numeral 3 is a conductive thin film, and 4 and 5 are device electrodes.

【0019】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。
The substrate 1 is, for example, quartz glass or Na.
Examples thereof include glass having a reduced content of impurities such as blue glass, soda lime glass, a laminated body obtained by laminating SiO 2 on soda lime glass by a sputtering method, and ceramics such as alumina.

【0020】対向する素子電極4,5の材料としては、
一般的導体材料が用いられ、例えばNi、Cr、Au、
Mo、W、Pt、Ti、Al、Cu、Pd等の金属ある
いは合金及びPd、Ag、Au、RuO2 、Pd−Ag
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、In23 −SnO2 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。
The material of the opposing device electrodes 4 and 5 is as follows:
Common conductor materials are used, such as Ni, Cr, Au,
Metals or alloys such as Mo, W, Pt, Ti, Al, Cu, Pd and Pd, Ag, Au, RuO 2 , Pd-Ag
A printed conductor composed of a metal or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor conductor material such as polysilicon are appropriately selected.

【0021】素子電極間隔L、素子電極長さW、導電性
薄膜3の形状等は、応用される形態等によって設計され
る。
The element electrode interval L, the element electrode length W, the shape of the conductive thin film 3 and the like are designed according to the applied form.

【0022】素子電極間隔Lは、数百Å〜数百μmであ
ることが好ましく、より好ましくは、素子電極4,5間
に印加する電圧と電子放出し得る電界強度等により、数
μm〜数十μmである。
The device electrode interval L is preferably several hundred Å to several hundred μm, and more preferably several μm to several depending on the voltage applied between the device electrodes 4 and 5 and the electric field strength capable of emitting electrons. It is 10 μm.

【0023】素子電極長さWは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数μm〜数百μmであ
り、また素子電極厚dは、数百Å〜数μmである。
The device electrode length W is preferably several μm to several hundreds μm, and the device electrode thickness d is several hundred Å to several μm, considering the resistance value of the electrodes and the electron emission characteristics.

【0024】本発明において、導電性薄膜3は異なる材
料で形成された、第1層3aと第2層3bとの少なくと
も2層からなる。第1層3a、第2層3b共、良好な電
子放出特性を得るためには、微粒子で構成された微粒子
膜であることが特に好ましく、第1層3aの膜厚は、素
子電極4,5へのステップカバレージ、素子電極4,5
間の抵抗値及び後述するフォーミング条件等によって適
宜選択され、好ましくは数Å〜数千Åで、特に好ましく
は10Å〜500Åであり、その抵抗値は、103 〜1
7 Ω/□のシート抵抗値である。また、第2層3bの
膜厚は第1層の膜厚よりも薄く、後述するフォーミング
条件等によって適宜設定され、好ましくは、数Å〜数百
Åで、特に好ましくは10Å〜50Å、抵抗値は第1層
3aと同様、103 〜107 Ω/□のシート抵抗値が好
ましい。
In the present invention, the conductive thin film 3 is composed of at least two layers of the first layer 3a and the second layer 3b, which are formed of different materials. It is particularly preferable that both the first layer 3a and the second layer 3b are fine particle films composed of fine particles in order to obtain good electron emission characteristics. The thickness of the first layer 3a is set to the device electrodes 4, 5 Step coverage, device electrodes 4, 5
It is appropriately selected depending on the resistance value between them and the forming conditions described later, and is preferably several Å to several thousand Å, particularly preferably 10 Å to 500 Å, and the resistance value is 10 3 to 1
The sheet resistance value is 0 7 Ω / □. The film thickness of the second layer 3b is smaller than that of the first layer, and is set appropriately according to the forming conditions described later, preferably several Å to several hundred Å, particularly preferably 10 Å to 50 Å, and a resistance value. The sheet resistance value of 10 3 to 10 7 Ω / □ is preferable as in the first layer 3 a.

【0025】導電性薄膜3を構成する材料としては、例
えばPd、Pt、Ru、Ag、Au、Ti、In、C
u、Cr、Fe、Zn、Sn、Ta、W、Pb等の金
属、PdO、SnO2 、In23 、PbO、Sb2
3 等の酸化物、HfB2 、ZrB2 、LaB6 、CeB
6 、YB4 、GdB4 等の硼化物、TiC、ZrC、H
fC、TaC、SiC、WC等の炭化物、TiN、Zr
N、HfN等の窒化物、Si、Ge等の半導体、カーボ
ン等が挙げられる。
Examples of the material forming the conductive thin film 3 include Pd, Pt, Ru, Ag, Au, Ti, In and C.
Metals such as u, Cr, Fe, Zn, Sn, Ta, W and Pb, PdO, SnO 2 , In 2 O 3 , PbO and Sb 2 O
Oxides such as 3 , HfB 2 , ZrB 2 , LaB 6 , CeB
Boride such as 6 , YB 4 , GdB 4 , TiC, ZrC, H
Carbides such as fC, TaC, SiC, WC, TiN, Zr
Examples thereof include nitrides such as N and HfN, semiconductors such as Si and Ge, and carbon.

【0026】本発明において、第2層3bの構成材料
は、第1層よりも高融点であるように、上記材料からそ
れぞれ選択される。例えば、第1層3aをPdとし、そ
れよりも高融点であるPt、Ru、W等が第2層3bの
材料として選択される。尚、薄膜、特に微粒子膜の融点
は、材料の一般の融点よりも低い。
In the present invention, the constituent material of the second layer 3b is selected from the above materials so as to have a higher melting point than that of the first layer. For example, Pd is used for the first layer 3a, and Pt, Ru, W, etc., which have a higher melting point than Pd, are selected as the material for the second layer 3b. The melting point of the thin film, particularly the fine particle film, is lower than the general melting point of the material.

【0027】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜をさす。微
粒子膜である場合、微粒子の粒径は、数Å〜数千Åであ
ることが好ましく、特に好ましくは10Å〜200Åで
ある。
The fine particle film is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state where the fine particles are dispersed and arranged but also in a state where the fine particles are adjacent to each other or overlap each other (island shape). Including). In the case of a fine particle film, the particle diameter of the fine particles is preferably several Å to several thousand Å, particularly preferably 10 Å to 200 Å.

【0028】電子放出部2は2層からなる導電性薄膜3
の一部に形成された高抵抗の亀裂であり、先ず第1層3
aを形成して高抵抗の亀裂を形成した後、第2層3bを
適当な方法で積層し、更に該第2層3bに高抵抗の亀裂
を形成する。従って、最終的な高抵抗の亀裂近傍は主と
して第2層の材料からなるが、該亀裂は導電性薄膜3の
膜厚、膜質、材料及び後述するフォーミング条件等の製
法に依存して形成される。また亀裂は、数Å〜数百Åの
粒径の導電性微粒子を有することもある。この導電性微
粒子は、導電性薄膜3を構成する材料の元素の一部、あ
るいは総てと同様のものである。また、亀裂を含む電子
放出部2及びその近傍の導電性薄膜3は炭素及び炭素化
合物を有することもある。
The electron emitting portion 2 is a conductive thin film 3 consisting of two layers.
It is a high resistance crack formed in a part of the
After forming a and forming a high resistance crack, the second layer 3b is laminated by an appropriate method, and a high resistance crack is further formed in the second layer 3b. Therefore, the vicinity of the final high-resistance crack is mainly made of the material of the second layer, but the crack is formed depending on the film thickness of the conductive thin film 3, the film quality, the material, the forming conditions described later, and the like. . Further, the crack may have conductive particles having a particle diameter of several Å to several hundred Å. The conductive fine particles are the same as some or all of the elements of the material forming the conductive thin film 3. Further, the electron emitting portion 2 including a crack and the conductive thin film 3 in the vicinity thereof may contain carbon and a carbon compound.

【0029】次に、垂直型表面伝導型電子放出素子の基
本的な構成について説明する。
Next, the basic structure of the vertical surface conduction electron-emitting device will be described.

【0030】図2は、垂直型電子放出素子の基本的な構
成を示す図で、図中21は段差形成部材で、その他図1
と同じ符号は同じ部材を示すものである。
FIG. 2 is a view showing the basic structure of a vertical electron-emitting device, in which 21 is a step forming member, and others are shown in FIG.
The same reference numerals as in the above denote the same members.

【0031】基板1、電子放出部2、導電性薄膜3及び
素子電極4,5は、前述した平面型電子放出素子と同様
の材料で構成されたものである。
The substrate 1, the electron emitting portion 2, the conductive thin film 3 and the device electrodes 4 and 5 are made of the same material as that of the above-mentioned flat type electron emitting device.

【0032】段差形成部材21は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたSiO2 等の絶縁性
材料で構成されたものである。この段差形成部材21の
膜厚は、先に述べた平面型電子放出素子の素子電極間隔
L(図1参照)に対応するもので、段差形成部材21の
作成法や素子電極4,5間に印加する電圧と電子放出し
得る電界強度により設定されるが、好ましくは数百Å〜
数十μmであり、特に好ましくは数百Å〜数μmであ
る。
The step forming member 21 is formed by, for example, a vacuum vapor deposition method,
It is made of an insulating material such as SiO 2 attached by a printing method, a sputtering method or the like. The film thickness of the step forming member 21 corresponds to the device electrode distance L (see FIG. 1) of the planar electron-emitting device described above. It is set according to the applied voltage and the electric field strength that can emit electrons, but preferably several hundred Å ~
It is several tens of μm, and particularly preferably several hundred Å to several μm.

【0033】尚、以下の説明は、上述の平面型電子放出
素子と垂直型電子放出素子の内、平面型を例にして説明
するが、平面型電子放出素子に代えて垂直型電子放出素
子としてもよい。
In the following description, of the above-mentioned planar type electron-emitting device and vertical type electron-emitting device, the planar type is taken as an example, but instead of the planar type electron-emitting device, a vertical type electron-emitting device is used. Good.

【0034】表面伝導型電子放出素子の製法としては様
々な方法が考えられるが、その一例を図3に基づいて説
明する。尚、図3において図1と同じ符号は同じ部材を
示すものである。
Various methods can be considered as a method of manufacturing the surface conduction electron-emitting device, and one example thereof will be described with reference to FIG. In FIG. 3, the same reference numerals as those in FIG. 1 denote the same members.

【0035】1)基板1を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術により基板1の面上に素子電極4,5を形成する(図
3(a))。
1) After the substrate 1 is thoroughly washed with a detergent, pure water and an organic solvent, a device electrode material is deposited by a vacuum deposition method, a sputtering method or the like, and then a device is formed on the surface of the substrate 1 by a photolithography technique. The electrodes 4 and 5 are formed (FIG. 3A).

【0036】2)素子電極4,5を設けた基板1上に、
第1層の有機金属溶液を塗布して放置することにより、
素子電極4と素子電極5間を連絡して有機金属薄膜を形
成する。尚、有機金属溶液とは、前述の導電性薄膜3の
構成材料の金属を主元素とする有機化合物の溶液であ
る。この後、有機金属薄膜を加熱焼成処理し、リフトオ
フ、エッチング等によりパターニングされた導電性薄膜
の第1層3aを形成する(図3(b))。尚、ここで
は、有機金属溶液の塗布法により説明したが、これに限
ることなく、例えば真空蒸着法、スパッタ法、化学的気
相堆積法、分散塗布法、ディッピング法、スピンナー法
等によって有機金属膜を形成することもできる。
2) On the substrate 1 provided with the device electrodes 4 and 5,
By applying the organometallic solution of the first layer and leaving it to stand,
The organic metal thin film is formed by connecting the device electrodes 4 and 5 with each other. The organic metal solution is a solution of an organic compound whose main element is a metal that is a constituent material of the conductive thin film 3 described above. Then, the organic metal thin film is heated and baked to form the first layer 3a of the conductive thin film which is patterned by lift-off, etching or the like (FIG. 3B). In addition, although the description has been given here by using the coating method of the organic metal solution, the present invention is not limited to this, and for example, a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like can be used. A film can also be formed.

【0037】3)続いて、フォーミングと呼ばれる通電
処理を施す。素子電極4,5間に、不図示の電源より通
電すると、第1層3aに亀裂31が形成される(図3
(c))。
3) Subsequently, an energization process called forming is performed. When a power supply (not shown) is applied between the device electrodes 4 and 5, a crack 31 is formed in the first layer 3a (see FIG. 3).
(C)).

【0038】フォーミングの電圧波形の例を図4に示
す。
FIG. 4 shows an example of the voltage waveform of forming.

【0039】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図4(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図4(b))とがあ
る。
The voltage waveform is particularly preferably a pulse waveform,
There are a case of continuously applying a voltage pulse whose pulse peak value is a constant voltage (FIG. 4A) and a case of applying a voltage pulse while increasing the pulse peak value (FIG. 4B).

【0040】まず、パルス波高値を定電圧とした場合に
ついて図4(a)で説明する。
First, the case where the pulse peak value is a constant voltage will be described with reference to FIG.

【0041】図4(a)におけるT1 及びT2 は電圧波
形のパルス幅とパルス間隔であり、例えば、T1 を1μ
sec〜10msec、T2 を10μsec〜100m
secとし、波高値(フォーミング時のピーク電圧)を
前述した電子放出素子の形態に応じて適宜選択して、適
当な真空度、例えば10-5torr程度の真空雰囲気下
で、数秒から数十分印加する。尚、印加する電圧波形
は、図示される三角波に限定されるものではなく、矩形
波等の所望の波形を用いることができる。
In FIG. 4A, T 1 and T 2 are the pulse width and pulse interval of the voltage waveform, for example, T 1 is 1 μm.
sec to 10 msec, T 2 10 μsec to 100 m
sec, the peak value (peak voltage during forming) is appropriately selected according to the form of the electron-emitting device described above, and a suitable vacuum degree, for example, several seconds to several tens of minutes in a vacuum atmosphere of about 10 −5 torr. Apply. The voltage waveform to be applied is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave can be used.

【0042】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図4(b)で説明する。
Next, the case of applying a voltage pulse while increasing the pulse crest value will be described with reference to FIG.

【0043】図4(b)におけるT1 及びT2 は図4
(a)と同様であり、波高値(フォーミング時のピーク
電圧)を、例えば0.1Vステップ程度ずつ増加させ、
図4(a)の説明と同様の適当な真空雰囲気下で印加す
る。
T 1 and T 2 in FIG. 4B are shown in FIG.
Similar to (a), the crest value (peak voltage during forming) is increased by, for example, about 0.1 V step,
Application is performed in an appropriate vacuum atmosphere similar to the description of FIG.

【0044】尚、この場合のフォーミング処理の終了
は、パルス間隔T2 中に、第1層3aを局所的に破壊、
変形もしくは変質させない程度の電圧、例えば0.1V
程度の電圧で素子電流を測定して抵抗値を求め、例えば
1MΩ以上の抵抗を示した時にフォーミングを終了す
る。
Incidentally, in this case, the forming process is terminated by locally destroying the first layer 3a during the pulse interval T 2 .
Voltage that does not cause deformation or alteration, for example 0.1V
The element current is measured at a voltage of about the same to obtain the resistance value, and the forming is terminated when the resistance value is, for example, 1 MΩ or more.

【0045】4)素子電極4、5、亀裂31を設けた第
1層3a、基板1上に、第2層の有機金属溶液を塗布
し、加熱焼成、パターニングにより、第1層3aと同様
に、第2層3bを形成する(図3(d))。ここでも第
2層3bの形成方法は、第1層3a同様に、塗布法に限
定されるものではない。また、第2層の抵抗が十分に大
きい場合には、リフトオフ、エッチング等によるパター
ニングは省略しても良い。
4) The device metal electrodes 4 and 5, the first layer 3a having the cracks 31 and the substrate 1 are coated with the second layer of the organometallic solution, heated and baked, and patterned to give the same effect as the first layer 3a. , The second layer 3b is formed (FIG. 3D). Here again, the method for forming the second layer 3b is not limited to the coating method, as is the case with the first layer 3a. If the resistance of the second layer is sufficiently large, patterning by lift-off, etching or the like may be omitted.

【0046】5)工程3)と同様にして第2層3bにフ
ォーミング処理を施し、第1層3a同様の亀裂を形成
し、電子放出部2を形成する(図3(e))。
5) Similar to step 3), the second layer 3b is subjected to a forming treatment to form a crack similar to the first layer 3a, thereby forming the electron emitting portion 2 (FIG. 3 (e)).

【0047】6)次に、フォーミング工程が終了した素
子に活性化工程を施すのが好ましい。
6) Next, it is preferable to perform an activation process on the element which has completed the forming process.

【0048】活性化工程とは、例えば10-4〜10-5
orr程度の真空度で、フォーミング工程での説明と同
様に、パルス波高値を定電圧としたパルスの印加を繰り
返す処理のことをいい、真空雰囲気中に存在する有機物
質から炭素及び炭素化合物を電子放出部2(図1及び図
2参照)に堆積させることで、素子電流、放出電流の状
態を著しく向上させることができる工程である。この活
性化工程は、例えば素子電流や放出電流を測定しながら
行って、例えば放出電流が飽和した時点で終了するよう
にすれば効果的であるので好ましい。また、活性化工程
でのパルス波高値は、好ましくは駆動電圧の波高値であ
る。
The activation step is, for example, 10 -4 to 10 -5 t.
As with the description in the forming step, it means a process of repeating the application of pulses with a pulse peak value of a constant voltage at a degree of vacuum of about orr, which is used to remove carbon and carbon compounds from an organic substance existing in a vacuum atmosphere. By depositing on the emission part 2 (see FIGS. 1 and 2), the state of the device current and the emission current can be remarkably improved. It is effective to perform this activation step while measuring the device current and the emission current, for example, and to end it when the emission current is saturated, because it is effective. The pulse peak value in the activation step is preferably the peak value of the driving voltage.

【0049】尚、上記炭素及び炭素化合物とは、グラフ
ァイト(単結晶及び多結晶の双方を指す)、非晶質カー
ボン(非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す)である。また、その堆積膜厚は、好ま
しくは500Å以下、より好ましくは300Å以下であ
る。
The carbon and the carbon compound are graphite (both single crystal and polycrystal) and amorphous carbon (amorphous carbon and a mixture thereof with polycrystal graphite). The deposited film thickness is preferably 500 Å or less, more preferably 300 Å or less.

【0050】7)更に好ましくは、こうして作製した電
子放出素子を、フォーミング工程、活性化工程での真空
度より高い真空度の真空雰囲気にして動作駆動する。ま
た、より好ましくは、このより高い真空度の真空雰囲気
下で80℃〜150℃の加熱後、動作駆動する。
7) More preferably, the electron-emitting device thus manufactured is operated and driven in a vacuum atmosphere having a vacuum degree higher than the vacuum degree in the forming step and the activation step. In addition, more preferably, operation is performed after heating at 80 ° C. to 150 ° C. in a vacuum atmosphere having a higher degree of vacuum.

【0051】尚、フォーミング工程、活性化処理した真
空度より高い真空度の真空雰囲気とは、例えば約10-6
torr以上の真空度を有する真空度であり、より好ま
しくは、超高真空系であり、炭素及び炭素化合物が新た
に堆積しない真空度である。
The vacuum atmosphere having a higher degree of vacuum than that of the forming step and the activation treatment is, for example, about 10 −6.
A vacuum degree having a vacuum degree of not less than torr, more preferably an ultra-high vacuum system, and a vacuum degree at which carbon and a carbon compound are not newly deposited.

【0052】上記7)の工程によりこれ以上の炭素及び
炭素化合物の堆積が抑制され、素子電流及び放出電流が
安定する。
By the step 7), further deposition of carbon and carbon compounds is suppressed, and the device current and the emission current are stabilized.

【0053】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。
The basic characteristics of the surface conduction electron-emitting device thus obtained will be described below.

【0054】図5は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。
FIG. 5 is a schematic block diagram showing an example of a measurement / evaluation system for measuring the electron emission characteristics of the surface conduction electron-emitting device. First, this measurement / evaluation system will be described.

【0055】図5において、図1と同じ符号は同じ部材
を示す。また、51は素子に素子電圧Vf を印加するた
めの電源、50は素子電極4,5間の導電性薄膜3を流
れる素子電流If を測定するための電流計、54は電子
放出部より放出される放出電流Ie を捕捉するためのア
ノード電極、53はアノード電極54に電圧を印加する
ための高圧電源、52は放出電流Ie を測定するための
電流計、55は真空装置、56は排気ポンプである。
5, the same reference numerals as those in FIG. 1 indicate the same members. Further, 51 is a power supply for applying a device voltage V f to the device, 50 is an ammeter for measuring a device current I f flowing through the conductive thin film 3 between the device electrodes 4 and 5, and 54 is an electron emitting portion. An anode electrode for capturing the emitted emission current I e , 53 a high voltage power source for applying a voltage to the anode electrode 54, 52 an ammeter for measuring the emission current I e , 55 a vacuum device, 56 Is an exhaust pump.

【0056】電子放出素子及びアノード電極54等は真
空装置55内に設置され、この真空装置55には不図示
の真空系等の必要な機器が具備されていて、所望の真空
下で電子放出素子の測定評価ができるようになってい
る。
The electron-emitting device, the anode electrode 54, etc. are installed in a vacuum device 55, and this vacuum device 55 is equipped with necessary equipment such as a vacuum system (not shown) so that the electron-emitting device can be operated under a desired vacuum. It is possible to measure and evaluate.

【0057】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び電子放出素子の基板1は、
ヒーターにより200℃程度まで加熱できるようになっ
ている。尚、この測定評価系は、後述するような表示パ
ネル(図8における201参照)の組み立て段階におい
て、表示パネル及びその内部を真空装置55及びその内
部として構成することで、前述のフォーミング工程、活
性化工程及び後述するそれ以後の工程における測定評価
及び処理に応用することができるものである。
The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultra high vacuum system such as an ion pump.
Further, the entire vacuum device 55 and the substrate 1 of the electron-emitting device are
It can be heated up to about 200 ° C by a heater. In addition, this measurement and evaluation system is configured such that the display panel and the inside thereof are configured as the vacuum device 55 and the inside thereof at the stage of assembling the display panel (see 201 in FIG. 8) to be described later, so that the above-described forming process It can be applied to measurement evaluation and treatment in the chemical conversion step and the subsequent steps described later.

【0058】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノード電極54の電圧を
1kV〜10kVとし、アノード電極54と電子放出素
子の距離Hを2〜8mmとして行った測定に基づくもの
である。
The basic characteristics of the surface conduction electron-emitting device described below were performed by setting the voltage of the anode electrode 54 of the measurement and evaluation system to 1 kV to 10 kV and setting the distance H between the anode electrode 54 and the electron-emitting device to 2 to 8 mm. It is based on measurement.

【0059】まず、放出電流Ie 及び素子電流If と、
素子電圧Vf との関係の典型的な例を図6に示す。尚、
図6において、放出電流Ie は素子電流If に比べて著
しく小さいので、任意単位で示されている。尚、縦軸、
横軸ともにリニアスケールである。
First, the emission current I e and the device current I f ,
FIG. 6 shows a typical example of the relationship with the device voltage V f . still,
In FIG. 6, the emission current I e is markedly smaller than the device current I f, and therefore is shown in arbitrary units. Incidentally, the vertical axis,
The horizontal axis is a linear scale.

【0060】図6から明らかなように、電子放出素子
は、放出電流Ie に対する次の3つの特徴的特性を有す
る。
As is apparent from FIG. 6, the electron-emitting device has the following three characteristic characteristics with respect to the emission current I e .

【0061】まず第1に、電子放出素子はある電圧(し
きい値電圧と呼ぶ:図6中のVth)以上の素子電圧Vf
を印加すると急激に放出電流Ie が増加し、一方しきい
値電圧Vth以下では放出電流Ie が殆ど検出されない。
即ち、放出電流Ie に対する明確なしきい値電圧Vth
持った非線形素子である。
First, the electron-emitting device has a device voltage V f equal to or higher than a certain voltage (referred to as a threshold voltage: V th in FIG. 6).
When the voltage is applied, the emission current I e rapidly increases, while at the threshold voltage V th or less, the emission current I e is hardly detected.
That is, it is a non-linear element having a clear threshold voltage V th with respect to the emission current I e .

【0062】第2に、放出電流Ie が素子電圧Vf に対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ie は素子電圧Vf で制御できる。
Secondly, since the emission current I e has a characteristic of monotonically increasing with respect to the device voltage V f (referred to as MI characteristic), the emission current I e can be controlled by the device voltage V f .

【0063】第3に、アノード電極54(図5参照)に
捕捉される放出電荷は、素子電圧Vf を印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vf を印加する時間により制御できる。
Thirdly, the emitted charges trapped in the anode electrode 54 (see FIG. 5) depend on the time for applying the device voltage V f . That is, the amount of charges captured by the anode electrode 54 can be controlled by the time for which the device voltage V f is applied.

【0064】放出電流Ie が素子電圧Vf に対してMI
特性を有すると同時に、素子電流If も素子電圧Vf
対してMI特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図6の実線で示す特性で
ある。一方、図6に破線で示すように、素子電流If
素子電圧Vf に対して電圧制御型負性抵抗特性(VCN
R特性と呼ぶ)を示す場合もある。いずれの特性を示す
かは、電子放出素子の製法及び測定時の測定条件等に依
存する。但し、図6において、実線及び破線で表わされ
た特性は互いに、縦横軸とも異なるスケールで示されて
いる。又、素子電流If が素子電圧Vf に対してVCN
R特性を有する電子放出素子でも、放出電流Ie は素子
電圧Vf に対してMI特性を有する。
The emission current I e is MI with respect to the device voltage V f .
At the same time having a characteristic, it may have a MI characteristic with respect to the device current I f also the device voltage V f. An example of the characteristics of such a surface conduction electron-emitting device is the characteristics shown by the solid line in FIG. On the other hand, as indicated by a broken line in FIG. 6, the device current If is different from the device voltage Vf in the voltage-controlled negative resistance characteristic (VCN).
R characteristics). Which characteristic is exhibited depends on the manufacturing method of the electron-emitting device and the measurement conditions at the time of measurement. However, in FIG. 6, the characteristics represented by the solid line and the broken line are shown on a scale different from each other in the vertical and horizontal axes. Further, the device current If is VCN with respect to the device voltage Vf .
Even in the electron-emitting device having the R characteristic, the emission current I e has the MI characteristic with respect to the device voltage V f .

【0065】従来の表面伝導型電子放出素子の亀裂の形
態を走査電子顕微鏡で観察すると、亀裂の幅の狭い部分
と広い部分が存在している。局所的な電子放出量、電流
量は亀裂の幅に依存して様々に変化するものと考えら
れ、おそらくは、亀裂の狭い部分が電子放出に寄与して
いると考えられる。このような亀裂幅の分布が生じる原
因は次のようなものと考えられる。
When the morphology of cracks in the conventional surface conduction electron-emitting device is observed with a scanning electron microscope, there are a narrow crack portion and a wide crack portion. It is considered that the local electron emission amount and current amount change variously depending on the crack width, and it is considered that the narrow portion of the crack probably contributes to the electron emission. The cause of such distribution of crack width is considered as follows.

【0066】通電された電流が導電性薄膜の膜厚に応じ
て分布し、それによるジュール熱による温度上昇がある
しきい値を超えたところから亀裂が発生し始める。一旦
亀裂ができ始めるとその端部に電力の集中が起こり、一
気に広い亀裂ができるが、ある程度進行すると徐々に亀
裂は膜厚の大きなところにさしかかり、電流密度がしき
い値を下回るため亀裂は狭くなって停止する。電圧を上
昇させると次の進行が再び始まり、この繰り返しにより
亀裂幅の広い場所と狭い場所が交互に現れる。
The applied current is distributed according to the film thickness of the conductive thin film, and cracks start to be generated when the temperature rise due to the Joule heat exceeds a certain threshold value. Once cracks start to form, a large amount of power is concentrated at the ends of the cracks, and a wide crack is formed all at once. And stop. When the voltage is increased, the next process starts again, and by repeating this process, a wide crack location and a narrow crack location alternately appear.

【0067】本発明の表面伝導型電子放出素子において
は、第1層の導電性薄膜の亀裂の広い場所では、第2層
の通電処理の再、抵抗が大きくなっているため、電流が
集中しない。むしろ第1層の亀裂の小さい場所に電流が
集中してここから亀裂が進行し始める。更に本発明にお
いては第2層に第1層よりも高融点の材料を用いている
ため、形成される第2層の亀裂は、第1層の亀裂幅より
も狭く、第1層の亀裂の内部に形成され、電子放出に寄
与する部分が増加し、電子放出特性が向上する。
In the surface conduction electron-emitting device of the present invention, the current is not concentrated at the place where the crack of the conductive thin film of the first layer is wide, because the resistance of the second layer is increased due to the re-application. . Rather, the electric current concentrates on a small crack in the first layer and the crack starts to propagate from here. Further, in the present invention, since the material having a higher melting point than that of the first layer is used for the second layer, the crack of the formed second layer is narrower than the crack width of the first layer, and the crack of the first layer is The portion formed inside and contributing to electron emission is increased, and the electron emission characteristic is improved.

【0068】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。
Next, the arrangement of the surface conduction electron-emitting devices in the electron source of the present invention will be described.

【0069】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、m本のX方向配線の上にn本のY方
向配線を層間絶縁層を介して設置し、電子放出素子の一
対の素子電極に夫々X方向配線、Y方向配線を接続した
配置方式が挙げられる。これを以後単純マトリクス配置
と呼ぶ。まず、この単純マトリクス配置について詳述す
る。
As a method of arranging the surface conduction electron-emitting devices in the electron source of the present invention, in addition to the ladder arrangement as described in the section of the prior art, n Ys are arranged on m X-direction wirings. There is an arrangement method in which directional wirings are provided via an interlayer insulating layer and an X-direction wiring and a Y-direction wiring are respectively connected to a pair of device electrodes of an electron-emitting device. This is hereinafter referred to as a simple matrix arrangement. First, this simple matrix arrangement will be described in detail.

【0070】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された電子放出素子
における放出電子は、しきい値電圧を超える電圧では、
対向する素子電極間に印加するパルス状電圧の波高値と
パルス幅で制御できる。一方、しきい値電圧以下では殆
ど電子は放出されない。従って、多数の電子放出素子を
配置した場合においても、個々の素子に上記パルス状電
圧を適宜印加すれば、入力信号に応じて電子放出素子を
選択し、その電子放出量が制御でき、単純なマトリクス
配線だけで個別の電子放出素子を選択して独立に駆動可
能となる。
According to the basic characteristics of the surface conduction electron-emitting device described above, the emitted electrons in the electron-emitting device arranged in the simple matrix are:
It can be controlled by the peak value and pulse width of the pulsed voltage applied between the opposing element electrodes. On the other hand, almost no electrons are emitted below the threshold voltage. Therefore, even when a large number of electron-emitting devices are arranged, if the pulsed voltage is appropriately applied to each device, the electron-emitting device can be selected according to the input signal, and the electron emission amount can be controlled. Individual electron-emitting devices can be selected and driven independently by only matrix wiring.

【0071】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図7に基づいて更
に説明する。
The simple matrix arrangement is based on such a principle, and the structure of the electron source having the simple matrix arrangement, which is an example of the electron source of the present invention, will be further described with reference to FIG.

【0072】図7において基板1は既に説明したような
ガラス板等であり、この基板1上に配列された表面伝導
型電子放出素子104の個数及び形状は用途に応じて適
宜設定されるものである。
In FIG. 7, the substrate 1 is a glass plate or the like as already described, and the number and shape of the surface conduction electron-emitting devices 104 arranged on the substrate 1 are set appropriately according to the application. is there.

【0073】m本のX方向配線102は、夫々外部端子
x1,Dx2,……,Dxmを有するもので、基板1上に、
真空蒸着法、印刷法、スパッタ法等で形成した導電性金
属等である。また、多数の電子放出素子104にほぼ均
等に電圧が供給されるように、材料、膜厚、配線幅が設
定されている。
The m wirings in the X direction 102 have external terminals D x1 , D x2 , ..., D xm , respectively.
It is a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. Further, the material, the film thickness, and the wiring width are set so that the voltage is supplied to the many electron-emitting devices 104 substantially evenly.

【0074】n本のY方向配線103は、夫々外部端子
y1,Dy2,……,Dynを有するもので、X方向配線1
02と同様に作成される。
The n Y-direction wirings 103 have external terminals D y1 , D y2 , ..., D yn , respectively.
It is created in the same way as 02.

【0075】これらm本のX方向配線102とn本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
These m X-direction wirings 102 and n Y-wirings
An interlayer insulating layer (not shown) is provided between the directional wirings 103 and electrically separated to form a matrix wiring. In addition, both m and n are positive integers.

【0076】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。
The interlayer insulating layer (not shown) is SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-direction wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103.

【0077】更に、電子放出素子104の対向する素子
電極(不図示)が、m本のX方向配線102と、n本の
Y方向配線103と、真空蒸着法、印刷法、スパッタ法
等で形成された導電性金属等からなる結線105によっ
て電気的に接続されているものである。
Further, opposing device electrodes (not shown) of the electron-emitting device 104 are formed by m X-direction wirings 102 and n Y-direction wirings 103 by a vacuum evaporation method, a printing method, a sputtering method or the like. They are electrically connected by a connecting wire 105 made of a conductive metal or the like.

【0078】ここで、m本のX方向配線102と、n本
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、電子放出素子104は、基板1
あるいは不図示の層間絶縁層上どちらに形成してもよ
い。
Here, even if some or all of the constituent elements of the m X-direction wirings 102, the n Y-direction wirings 103, the connection 105, and the opposing element electrodes are the same, Further, they may be different from each other, and are appropriately selected from the above-mentioned material of the element electrode and the like. Wirings to these element electrodes may be collectively referred to as element electrodes when the same material as the element electrodes is used. The electron-emitting device 104 is the substrate 1
Alternatively, it may be formed either on an interlayer insulating layer (not shown).

【0079】また、詳しくは後述するが、前記X方向配
線102には、X方向に配列された電子放出素子104
の行を入力信号に応じて走査するために、走査信号を印
加する不図示の走査信号印加手段が電気的に接続されて
いる。
Further, as will be described later in detail, the electron-emitting devices 104 arranged in the X direction are formed on the X-direction wiring 102.
In order to scan the row according to the input signal, a scanning signal applying means (not shown) for applying the scanning signal is electrically connected.

【0080】一方、Y方向配線103には、Y方向に配
列された電子放出素子104の列の各列を入力信号に応
じて変調するために、変調信号を印加する不図示の変調
信号発生手段が電気的に接続されている。更に、各電子
放出素子104に印加される駆動電圧は、当該電子放出
素子104に印加される走査信号と変調信号の差電圧と
して供給されるものである。
On the other hand, in the Y-direction wiring 103, a modulation signal generating means (not shown) for applying a modulation signal in order to modulate each of the rows of the electron-emitting devices 104 arranged in the Y-direction according to an input signal. Are electrically connected. Further, the driving voltage applied to each electron-emitting device 104 is supplied as a difference voltage between the scanning signal and the modulation signal applied to the electron-emitting device 104.

【0081】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図8〜図10を用いて説明する。尚、図8は表示パ
ネル201の基本構成図であり、図9は蛍光膜114を
示す図であり、図10は図8の表示パネル201で、N
TSC方式のテレビ信号に応じてテレビジョン表示を行
うための駆動回路の一例を示すブロック図である。
Next, an example of the image forming apparatus of the present invention using the electron source of the present invention having the above simple matrix arrangement will be described with reference to FIGS. Note that FIG. 8 is a basic configuration diagram of the display panel 201, FIG. 9 is a diagram showing the fluorescent film 114, and FIG. 10 is the display panel 201 of FIG.
It is a block diagram showing an example of a drive circuit for performing a television display according to a television signal of a TSC system.

【0082】図8において、1は上述のようにして表面
伝導型電子放出素子を配置した電子源の基板、111は
基板1を固定したリアプレート、116はガラス基板1
13の内面に蛍光膜114とメタルバック115等が形
成されたフェースプレート、112は支持枠であり、リ
アプレート111、支持枠112及びフェースプレート
116にフリットガラス等を塗布し、大気中あるいは窒
素中で、400〜500℃で10分以上焼成することで
封着して外囲器118を構成している。
In FIG. 8, 1 is a substrate of an electron source in which the surface conduction electron-emitting devices are arranged as described above, 111 is a rear plate to which the substrate 1 is fixed, and 116 is a glass substrate 1.
A face plate having a fluorescent film 114, a metal back 115 and the like formed on the inner surface of 13 and a support frame 112. Frit glass or the like is applied to the rear plate 111, the support frame 112, and the face plate 116, and the atmosphere or nitrogen is used. Then, the envelope 118 is configured by sealing by baking at 400 to 500 ° C. for 10 minutes or more.

【0083】図8において、2は図1における電子放出
部に相当する。102、103は、電子放出素子104
の一対の素子電極4,5と接続されたX方向配線及びY
方向配線で、夫々外部端子Dx1〜Dxm,Dy1〜Dynを有
している。
In FIG. 8, 2 corresponds to the electron emitting portion in FIG. 102 and 103 are electron-emitting devices 104.
X-direction wiring and Y connected to the pair of device electrodes 4, 5
The directional wiring has external terminals D x1 to D xm and D y1 to D yn , respectively.

【0084】外囲器118は、上述の如く、フェースー
プレート116、支持枠112、リアプレート111で
構成されている。しかし、リアプレート111は主に基
板1の強度を補強する目的で設けられるものであり、基
板1自体で十分な強度を持つ場合は別体のリアプレート
111は不要で、基板1に直接支持枠112を封着し、
フェースプレート116、支持枠112、基板1にて外
囲器118を構成してもよい。また、フェースプレート
116、リアプレート111の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器118とすることもでき
る。
The envelope 118 is composed of the face plate 116, the support frame 112 and the rear plate 111 as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1, and when the substrate 1 itself has sufficient strength, the separate rear plate 111 is not necessary, and the rear plate 111 is directly supported on the substrate 1. 112 is sealed,
The envelope 118 may be composed of the face plate 116, the support frame 112, and the substrate 1. Further, by further installing a support body (not shown) called a spacer between the face plate 116 and the rear plate 111, it is possible to form the envelope 118 having sufficient strength against atmospheric pressure.

【0085】蛍光膜114は、モノクロームの場合は蛍
光体122のみからなるが、カラーの蛍光膜114の場
合は、蛍光体122の配列により、ブラックストライプ
(図9(a))あるいはブラックマトリクス(図9
(b))等と呼ばれる黒色導伝材121と蛍光体122
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体122間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜114におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材121の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。
In the case of monochrome, the fluorescent film 114 is composed of only the phosphor 122, but in the case of the color fluorescent film 114, depending on the arrangement of the phosphors 122, a black stripe (FIG. 9A) or a black matrix (FIG. 9) is used. 9
(B)) Black conductive material 121 and phosphor 122, etc.
Composed of and. The purpose of providing the black stripes and the black matrix is to make the color mixture, etc., inconspicuous by making the coating portions between the phosphors 122 of the three primary colors necessary for color display black, and to reflect external light on the phosphor film 114. This is to suppress the decrease in contrast due to. As the material of the black conductive material 121, not only a commonly used material containing graphite as a main component, but also another material may be used as long as it is conductive and has little light transmission and reflection. it can.

【0086】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。
As a method for applying the phosphor 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.

【0087】また、図8に示されるように、蛍光膜11
4の内面側には通常メタルバック115が設けられる。
メタルバック115の目的は、蛍光体122(図9参
照)の発光のうち内面側への光をガラス基板113側へ
鏡面反射することにより輝度を向上すること、電子ビー
ム加速電圧を印加するための電極として作用すること、
外囲器118内で発生した負イオンの衝突によるダメー
ジからの蛍光体122の保護等である。メタルバック1
15は、蛍光膜114の作製後、蛍光膜114の内面側
表面の平滑化処理(通常フィルミングと呼ばれる)を行
い、その後Alを真空蒸着等で堆積することで作製でき
る。
Further, as shown in FIG.
A metal back 115 is usually provided on the inner surface side of 4.
The purpose of the metal back 115 is to improve the brightness by specularly reflecting the light to the inner surface side of the light emission of the phosphor 122 (see FIG. 9) to the glass substrate 113 side, and to apply an electron beam acceleration voltage. Acting as an electrode,
For example, protection of the phosphor 122 from damage due to collision of negative ions generated in the envelope 118. Metal back 1
15 can be manufactured by performing smoothing processing (usually called filming) on the inner surface of the fluorescent film 114 after manufacturing the fluorescent film 114, and then depositing Al by vacuum evaporation or the like.

【0088】フェースプレート116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
The face plate 116 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114.

【0089】前述の封着を行う際、カラーの場合は各色
蛍光体122と電子放出素子104とを対応させなくて
はいけないため、十分な位置合わせを行なう必要があ
る。
At the time of performing the above-mentioned sealing, in the case of color, the phosphors 122 of the respective colors have to correspond to the electron-emitting devices 104, so that it is necessary to perform sufficient alignment.

【0090】外囲器118内は、不図示の排気管を通
じ、1×10-7torr程度の真空度にされ、封止され
る。また、外囲器118の封止を行う直前あるいは封止
後に、ゲッター処理を行うこともある。これは、外囲器
118内の所定の位置に配置したゲッター(不図示)を
加熱し、蒸着膜を形成する処理である。ゲッターは通常
Ba等が主成分であり、該蒸着膜の吸着作用により、例
えば1×10-5〜1×10-7torrの真空度を維持す
るためのものである。
The inside of the envelope 118 is sealed through a vacuum degree of about 1 × 10 −7 torr through an exhaust pipe (not shown). Also, the getter process may be performed immediately before or after the envelope 118 is sealed. This is a process of heating a getter (not shown) arranged at a predetermined position in the envelope 118 to form a vapor deposition film. The getter usually has Ba or the like as a main component, and is for maintaining a vacuum degree of, for example, 1 × 10 −5 to 1 × 10 −7 torr by the adsorption action of the vapor deposition film.

【0091】尚、前述したフォーミング及びこれ以降の
電子放出素子の各製造工程は、通常、外囲器118の封
止直前又は封止後に行われるもので、その内容は前述の
通りである。
The above-described forming process and the subsequent manufacturing steps of the electron-emitting device are usually performed immediately before or after the encapsulation of the envelope 118, and the contents thereof are as described above.

【0092】上述の表示パネル201は、例えば図10
に示されるような駆動回路で駆動することができる。
尚、図10において、201は表示パネル、202は走
査回路、203は制御回路、204はシフトレジスタ、
205はラインメモリ、206は同期信号分離回路、2
07は変調信号発生器、Vx 及びVa は直流電圧源であ
る。
The above-mentioned display panel 201 is shown in FIG.
It can be driven by a driving circuit as shown in FIG.
In FIG. 10, 201 is a display panel, 202 is a scanning circuit, 203 is a control circuit, 204 is a shift register,
205 is a line memory, 206 is a sync signal separation circuit, 2
Reference numeral 07 is a modulation signal generator, and V x and V a are DC voltage sources.

【0093】図10に示されるように、表示パネル20
1は、外部端子Dx1〜Dxm、外部端子Dy1〜Dyn及び高
圧端子Hvを介して外部の電気回路と接続されている。
この内、外部端子Dx1〜Dxmには前記表示パネル201
内に設けられている電子放出素子、即ちm行n列の行列
状にマトリクス配置された電子放出素子群を1行(n素
子)ずつ順次駆動して行くための走査信号が印加され
る。
As shown in FIG. 10, the display panel 20
1 is connected to an external electric circuit via the external terminals D x1 to D xm , the external terminals D y1 to D yn, and the high voltage terminal Hv.
Of these, the external terminals D x1 to D xm are connected to the display panel 201.
A scanning signal is applied for sequentially driving the electron-emitting devices provided therein, that is, the electron-emitting devices arranged in a matrix of m rows and n columns, one row at a time (n elements).

【0094】一方、外部端子Dy1〜Dynには、前記走査
信号により選択された1行の各電子放出素子の出力電子
ビームを制御するための変調信号が印加される。また、
高圧端子Hvには、直流電圧源Va より、例えば10k
Vの直流電圧が供給される。これは電子放出素子より出
力される電子ビームに、蛍光体を励起するのに十分なエ
ネルギーを付与するための加速電圧である。
On the other hand, a modulation signal for controlling the output electron beam of each electron-emitting device of one row selected by the scanning signal is applied to the external terminals D y1 to D yn . Also,
The high-voltage terminal Hv receives, for example, 10 k from the DC voltage source V a.
A DC voltage of V is supplied. This is an acceleration voltage for giving enough energy to excite the phosphor to the electron beam output from the electron-emitting device.

【0095】走査回路202は、内部にm個のスイッチ
ング素子(図10中S1 〜Sm で模式的に示す)を備え
るもので、各スイッチング素子S1 〜Sm は、直流電圧
電源Vx の出力電圧もしくは0V(グランドレベル)の
いずれか一方を選択して、表示パネル201の外部端子
x1〜Dxmと電気的に接続するものである。各スイッチ
ング素子S1 〜Sm は、制御回路203が出力する制御
信号Tscanに基づいて動作するもので、実際には、例え
ばFETのようなスイッチング機能を有する素子を組み
合わせることにより容易に構成することが可能である。
The scanning circuit 202 is provided with m switching elements (schematically shown by S 1 to S m in FIG. 10) inside, and each switching element S 1 to S m is a DC voltage source V x. Output voltage or 0 V (ground level) is selected and electrically connected to the external terminals D x1 to D xm of the display panel 201. Each of the switching elements S 1 to S m operates based on the control signal T scan output from the control circuit 203, and in practice, is easily configured by combining elements having a switching function such as FETs. It is possible.

【0096】本例における前記直流電圧源Vx は、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない電子放出素子に印加される駆動電
圧がしきい値電圧以下となるような一定電圧を出力する
よう設定されている。
The DC voltage source V x in this example is based on the characteristics (threshold voltage) of the surface conduction electron-emitting device, and the drive voltage applied to the unscanned electron-emitting device is the threshold voltage. It is set to output a constant voltage as follows.

【0097】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路206より送られる同期信号Tsync
基づいて、各部に対してTscan、Tsft 及びTmry の各
制御信号を発生する。
The control circuit 203 has a function of matching the operation of each part so that an appropriate display is performed based on an image signal input from the outside. Based on a synchronization signal T sync sent from a synchronization signal separation circuit 206 described below, control signals T scan , T sft, and T mry are generated for each unit.

【0098】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Tsyncとして図示する。一方、前記テレビ
信号から分離された画像の輝度信号成分を便宜上DAT
A信号と図示する。このDATA信号はシフトレジスタ
204に入力される。
The sync signal separation circuit 206 is a circuit for separating a sync signal component and a luminance signal component from an NTSC television signal input from the outside, and as is well known, a frequency separation (filter). If you use a circuit,
It can be easily constructed. Sync signal separation circuit 206
As is well known, the sync signal separated by is composed of a vertical sync signal and a horizontal sync signal. here,
For convenience of explanation, it is shown as T sync . Meanwhile, the luminance signal component of the image separated from the television signal is DAT for convenience.
A signal is illustrated. This DATA signal is input to the shift register 204.

【0099】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsft に基づいて作動
する。この制御信号Tsft は、シフトレジスタ204の
シフトクロックであると言い換えてもよい。また、シリ
アル/パラレル変換された画像1ライン分(電子放出素
子のn素子分の駆動データに相当する)のデータは、I
d1〜Idnのn個の並列信号として前記シフトレジスタ2
04より出力される。
The shift register 204 is for converting the DATA signal serially input in time series into serial / parallel conversion for each line of the image, and based on the control signal T sft sent from the control circuit 203. Works. In other words, the control signal T sft is the shift clock of the shift register 204. Further, the data of one line of the serial / parallel-converted image (corresponding to the driving data of n elements of the electron-emitting device) is I
Examples n parallel signals d1 ~I dn shift register 2
It is output from 04.

【0100】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路203より送られる制御信号Tmry に従って適
宜Id1〜Idnの内容を記憶する。記憶された内容は、I
d'1 〜Id'n として出力され、変調信号発生器207に
入力される。
The line memory 205 is a storage device for storing data for one line of an image for a required time,
The contents of I d1 to I dn are appropriately stored according to the control signal T mry sent from the control circuit 203. The stored content is I
The signals are output as d'1 to I d'n and input to the modulation signal generator 207.

【0101】変調信号発生器207は、前記画像データ
d'1 〜Id'n の各々に応じて、電子放出素子の各々を
適切に駆動変調するための信号源で、その出力信号は、
端子Dy1〜Dynを通じて表示パネル201内の電子放出
素子に印加される。
The modulation signal generator 207 is a signal source for appropriately driving and modulating each of the electron-emitting devices in accordance with each of the image data I d'1 to I d'n , and its output signal is
It is applied to the electron-emitting devices in the display panel 201 through the terminals D y1 to D yn .

【0102】前述したように、電子放出素子は電子放出
に明確なしきい値電圧を有しており、しきい値電圧を超
える電圧が印加された場合にのみ電子放出が生じる。ま
た、しきい値電圧を超える電圧に対しては電子放出素子
への印加電圧の変化に応じて放出電流も変化して行く。
電子放出素子の材料、構成、製造方法を変えることによ
り、しきい値電圧の値や印加電圧に対する放出電流の変
化度合いが変わる場合もあるが、いずれにしても以下の
ことがいえる。
As described above, the electron-emitting device has a clear threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. Further, when the voltage exceeds the threshold voltage, the emission current also changes according to the change in the voltage applied to the electron-emitting device.
The value of the threshold voltage and the degree of change of the emission current with respect to the applied voltage may change by changing the material, configuration, and manufacturing method of the electron-emitting device, but the following can be said in any case.

【0103】即ち、電子放出素子にパルス状の電圧を印
加する場合、例えばしきい値電圧以下の電圧を印加して
も電子放出は生じないが、しきい値電圧を超える電圧を
印加する場合には電子放出を生じる。その際、第1には
電圧パルスの波高値を変化させることにより、出力され
る電子ビームの強度を制御することが可能である。第2
には、電圧パルスの幅を変化させることにより、出力さ
れる電子ビームの電荷の総量を制御することが可能であ
る。
That is, when a pulsed voltage is applied to the electron-emitting device, for example, when a voltage below the threshold voltage is applied, no electron emission occurs, but when a voltage exceeding the threshold voltage is applied. Produces electron emission. At that time, firstly, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Second
In addition, it is possible to control the total amount of charges of the output electron beam by changing the width of the voltage pulse.

【0104】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式とが挙げられる。電圧変調方式を行う場合、変調信号
発生器207としては、一定の長さの電圧パルスを発生
するが、入力されるデータに応じて適宜パルスの波高値
を変調できる電圧変調方式の回路を用いる。また、パル
ス幅変調方式を行う場合、変調信号発生器207として
は、一定の波高値の電圧パルスを発生するが、入力され
るデータに応じて適宜パルス幅を変調できるパルス幅変
調方式の回路を用いる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 uses a voltage modulation method circuit that generates a voltage pulse of a constant length, but can appropriately modulate the pulse peak value according to the input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a circuit of the pulse width modulation method capable of appropriately modulating the pulse width according to the input data is used. To use.

【0105】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
The shift register 204 and the line memory 20
5 may be of a digital signal type or an analog signal type as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.

【0106】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 206 into a digital signal. This can be done by providing an A / D converter at the output of the sync signal separation circuit 206.

【0107】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
In connection with this, the line memory 20
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in the modulation signal generator 207 is slightly different.

【0108】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を電
子放出素子の駆動電圧にまで電圧増幅するための増幅器
を付け加えてもよい。
That is, in the case of the voltage modulation method using a digital signal, for the modulation signal generator 207, for example, a well-known D / A conversion circuit may be used, and an amplification circuit or the like may be added if necessary. Further, in the case of a pulse width modulation method using a digital signal, the modulation signal generator 207, for example, a high-speed oscillator and a counter (counter) that counts the number of waves output by the oscillator, and the output value of the counter and the output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator to the drive voltage of the electron-emitting device may be added.

【0109】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて電子放出素子の駆動電圧にまで電
圧増幅するための増幅器を付け加えてもよい。
On the other hand, in the case of the voltage modulation method using analog signals, the modulation signal generator 207 may be an amplifier circuit using, for example, a well-known operational amplifier, and a level shift circuit or the like may be added if necessary. May be. Further, in the case of a pulse width modulation method using an analog signal, for example, a well-known voltage control type oscillation circuit (VCO) may be used, and an amplifier for amplifying the voltage up to the driving voltage of the electron-emitting device may be used if necessary. May be added.

【0110】以上のような表示パネル201及び駆動回
路を有する本発明の画像形成装置は、端子Dx1〜Dxm
びDy1〜Dynから電圧を印加することにより、必要な電
子放出素子から電子を放出させることができ、高圧端子
Hvを通じて、メタルバック115あるいは透明電極
(不図示)に高電圧を印加して電子ビームを加速し、加
速した電子ビームを蛍光膜114に衝突させることで生
じる励起・発光によって、NTSC方式のテレビ信号に
応じてテレビジョン表示を行うことができるものであ
る。
In the image forming apparatus of the present invention having the display panel 201 and the driving circuit as described above, by applying a voltage from the terminals D x1 to D xm and D y1 to D yn , electrons are emitted from necessary electron-emitting devices. Excitation caused by applying a high voltage to the metal back 115 or a transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam, and causing the accelerated electron beam to collide with the fluorescent film 114. -By light emission, television display can be performed according to an NTSC television signal.

【0111】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てNTSC方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、PAL、SECAM方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるTV信号、例えばMUSE方式を初めとす
る高品位TV方式でもよい。
The above-described structure is a schematic structure necessary for obtaining the image forming apparatus of the present invention used for display or the like, and the detailed parts such as the material of each member are limited to the above contents. However, it is appropriately selected so as to suit the purpose of the image forming apparatus. Further, although the NTSC system has been described as the input signal, the image forming apparatus according to the present invention is not limited to this, and other systems such as PAL and SECAM systems may be used, and more scanning lines than these may be used. It is also possible to use a high-definition TV system such as a TV signal such as the MUSE system.

【0112】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について図11及び
図12を用いて説明する。
Next, an example of the above-mentioned ladder-type electron source and an image forming apparatus of the present invention using the electron source will be described with reference to FIGS. 11 and 12.

【0113】図11において、1は基板、104は表面
伝導型電子放出素子、304は電子放出素子104を接
続する共通配線で10本設けられており、各々外部端子
1〜D10を有している。
In FIG. 11, reference numeral 1 is a substrate, 104 is a surface conduction electron-emitting device, and 304 is a common wiring for connecting the electron-emitting device 104. Ten common wirings are provided, each having external terminals D 1 to D 10 . ing.

【0114】電子放出素子104は、基板1上に並列に
複数個配置されている。これを素子行と呼ぶ。そしてこ
の素子行が複数行配置されて電子源を構成している。
A plurality of electron-emitting devices 104 are arranged in parallel on the substrate 1. This is called an element row. A plurality of these element rows are arranged to form an electron source.

【0115】各素子行の共通配線304(例えば外部端
子D1 とD2 の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2 〜D9 について、夫々
相隣接する共通配線304、即ち夫々相隣接する外部端
子D2 とD3 ,D4 とD5 ,D6 とD7 ,D8 とD9
共通配線304を一体の同一配線としても行うことがで
きる。
Each element row can be independently driven by applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D 1 and D 2 ). That is, a voltage exceeding the threshold voltage may be applied to the element row where the electron beam is desired to be emitted, and a voltage lower than the threshold voltage may be applied to the element row where the electron beam is not desired to be emitted. Application of the driving voltage, the common wiring D 2 to D 9 located at each element rows, the external terminals D 2 and D 3 adjacent common wiring 304, i.e. each phase adjacent each phase, D 4 and D 5 , D 6 and D 7 , and D 8 and D 9 common wiring 304 can be integrated into the same wiring.

【0116】図11は、本発明の電子源の他の例であ
る、上記梯型配置の電子源を備えた表示パネル301の
構造を示す図である。
FIG. 11 is a diagram showing the structure of a display panel 301 provided with the above-mentioned ladder-type electron source, which is another example of the electron source of the present invention.

【0117】図11中302はグリッド電極、303は
電子が通過するための開口、D1 〜Dm は各電子放出素
子に電圧を印加するための外部端子、G1 〜Gn はグリ
ッド電極302に接続された外部端子である。また、各
素子行間の共通配線304は一体の同一配線として基板
1上に形成されている。
In FIG. 11, 302 is a grid electrode, 303 is an opening through which electrons pass, D 1 to D m are external terminals for applying a voltage to each electron-emitting device, and G 1 to G n are grid electrodes 302. Is an external terminal connected to. Further, the common wiring 304 between each element row is formed on the substrate 1 as an integrated single wiring.

【0118】尚、図12において図8と同じ符号は同じ
部材を示すものであり、図8に示される単純マトリクス
配置の電子源を用いた表示パネル201との大きな違い
は、基板1とフェースプレート116の間にグリッド電
極302を備えている点である。
In FIG. 12, the same reference numerals as those in FIG. 8 indicate the same members, and a big difference from the display panel 201 using the electron source of the simple matrix arrangement shown in FIG. The point is that the grid electrode 302 is provided between 116.

【0119】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、電子放出素子104か
ら放出された電子ビームを変調することができるもの
で、梯型配置の素子行と直行して設けられたストライプ
状の電極に、電子ビームを通過させるために、各電子放
出素子104に対応して1個ずつ円形の開口303を設
けたものとなっている。
The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating the electron beam emitted from the electron-emitting device 104, and is for passing the electron beam through the stripe-shaped electrode provided orthogonal to the device row in the ladder type arrangement. In addition, one circular opening 303 is provided for each electron-emitting device 104.

【0120】グリッド電極302の形状や配置位置は、
必ずしも図12に示すようなものでなければならないも
のではなく、開口303をメッシュ状に多数設けること
もあり、またグリッド電極302を、例えば電子放出素
子104の周囲や近傍に設けてもよい。
The shape and position of the grid electrode 302 are
It does not necessarily have to be the one shown in FIG. 12, and a large number of openings 303 may be provided in a mesh shape, and the grid electrode 302 may be provided, for example, around or near the electron-emitting device 104.

【0121】外部端子D1 〜Dm 及びG1 〜Gn は不図
示の駆動回路に接続されている。そして、素子行を1列
ずつ順次駆動(走査)して行くのと同期してグリッド電
極302の列に画像1ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜114への照射を制御
し、画像を1ラインずつ表示することができる。
The external terminals D 1 to D m and G 1 to G n are connected to a drive circuit (not shown). Then, by applying a modulation signal for one image line to the columns of the grid electrode 302 in synchronization with the sequential driving (scanning) of the element rows one column at a time, irradiation of each electron beam to the fluorescent film 114 is performed. The image can be displayed line by line.

【0122】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。
As described above, the image forming apparatus of the present invention is
An image formation that can be obtained by using the electron source of the present invention in either a simple matrix arrangement or a trapezoidal arrangement and is suitable not only as a display device for the television broadcast described above but also as a display device for a video conference system, a computer, or the like. The device is obtained. Further, it can also be used as an exposure device of an optical printer configured with a photosensitive drum.

【0123】[0123]

【実施例】【Example】

[実施例1及び比較例1,2]本発明第1の実施例とし
て、図1に示した表面伝導型電子放出素子を図3の製造
工程に従って作製した。その工程を以下に説明する。
Example 1 and Comparative Examples 1 and 2 As a first example of the present invention, the surface conduction electron-emitting device shown in FIG. 1 was manufactured according to the manufacturing process of FIG. The process will be described below.

【0124】工程−a 石英からなる絶縁性基板1に、素子電極用薄膜としてT
i50Å、Pt250Åを成膜した。これにレジストを
スピンナーコートし、電極パターン用マスクを用いて露
光、現像処理し、レジストの電極パターンを形成した。
エッチングにより余分な薄膜を除去した後、レジストを
除去し、素子電極4、5を得た(図3(a))。
Step-a On the insulating substrate 1 made of quartz, as a thin film for device electrodes, T was formed.
Films of i50Å and Pt250Å were formed. A resist was spinner-coated on this, and exposed and developed using a mask for electrode patterns to form an electrode pattern of the resist.
After removing the excess thin film by etching, the resist was removed to obtain device electrodes 4 and 5 (FIG. 3A).

【0125】工程−b Cr膜を全面にスパッタリング法により成膜し、その上
にレジストをスピンナーコートし、フォトマスクを用い
て後述の第1層形成のためのパターンを露光した。これ
を現像して不要なレジスト除去し、エッチングにより不
要なCr膜を除去して開口部を形成、残りのレジストを
除去した。この上に有機Pd錯体溶液(奥野製薬(株)
製:CCP4230)をスピンナーコートし、300℃
12分間熱処理してPdO膜を形成した。この塗布・焼
成工程を7回繰り返し、リフトオフによりCr膜と不要
なPdO膜を除去し、第1層3aを形成した(図3
(b))。
Step-b A Cr film was formed on the entire surface by a sputtering method, a resist was spinner-coated on the Cr film, and a pattern for forming a first layer described later was exposed using a photomask. This was developed to remove unnecessary resist, the unnecessary Cr film was removed by etching to form an opening, and the remaining resist was removed. Organic Pd complex solution (Okuno Pharmaceutical Co., Ltd.)
Product: CCP4230) spinner coated, 300 ° C
It heat-processed for 12 minutes and formed the PdO film. This coating / baking process was repeated 7 times, and the Cr film and the unnecessary PdO film were removed by lift-off to form the first layer 3a (FIG. 3).
(B)).

【0126】工程−c 素子電極4、5間にパルス電圧を印加し、第1層3aの
一部に亀裂31を形成した。印加した電圧はパルス幅1
msec、パルス間隔10msecの三角波パルスであ
り、パルス高さは0V〜14Vまで5V/minで上昇
させた(図3(c))。
Step-c A pulse voltage was applied between the device electrodes 4 and 5 to form a crack 31 in a part of the first layer 3a. The applied voltage has a pulse width of 1
It was a triangular wave pulse with a pulse interval of 10 msec and msec, and the pulse height was increased from 0 V to 14 V at 5 V / min (FIG. 3C).

【0127】工程−d 上記工程−b同様にしてCr膜の開口部を形成した後、
スパッタリング法によりW膜を成膜し、リフトオフによ
り第2層3bを形成した(図3(d))。
Step-d After forming the Cr film opening in the same manner as in Step-b,
A W film was formed by the sputtering method, and the second layer 3b was formed by lift-off (FIG. 3 (d)).

【0128】工程−e 工程−cと同様にして、第2層3bに亀裂を形成し、電
子放出部2とした(図3(e))。
Step-e Similar to the step-c, a crack was formed in the second layer 3b to form the electron emitting portion 2 (FIG. 3 (e)).

【0129】比較例1として、上記実施例1の工程−a
〜bと同様にして、トータル膜厚が実施例1の導電性薄
膜3と同じになるようにPdO膜を成膜した後、工程−
cの通電処理を施して電子放出部を形成した。フォーミ
ング処理の電圧は実施例1と同様である。
As Comparative Example 1, step-a of Example 1 above.
After forming a PdO film so that the total film thickness is the same as that of the conductive thin film 3 of Example 1 in the same manner as in steps b to b, the process-
The electron-emitting portion was formed by carrying out the energization treatment of c. The voltage of the forming process is the same as that in the first embodiment.

【0130】更に、比較例2として、実施例1と同様に
素子電極4、5を作製した後、工程−bにおいてPdO
膜の代わりにW膜を成膜し、更に、工程−cを省略して
Pt膜を形成し、導電性薄膜とし、実施例1と同様のフ
ォーミング処理を行なって電子放出部を形成した。
Further, as Comparative Example 2, after the device electrodes 4 and 5 were prepared in the same manner as in Example 1, PdO was formed in step-b.
A W film was formed instead of the film, and a Pt film was formed by omitting step-c to form a conductive thin film, and the same forming process as in Example 1 was performed to form an electron emitting portion.

【0131】上記のようにして実施例1及び比較例1、
2の素子をそれぞれ複数個作製し、各素子のIe 、If
を、図5に示した測定系により測定した。印加した電圧
は14Vの矩形波パルスで、パルス間隔10msec、
パルス幅0.1msecである。また、アノード電極5
4と素子の距離Hは2mm、引き出し電圧は1kVであ
る。
As described above, Example 1 and Comparative Example 1,
A plurality of elements of No. 2 are produced, and I e and I f of each element are manufactured.
Was measured by the measurement system shown in FIG. The applied voltage is a 14 V rectangular wave pulse with a pulse interval of 10 msec.
The pulse width is 0.1 msec. In addition, the anode electrode 5
The distance H between 4 and the element is 2 mm, and the extraction voltage is 1 kV.

【0132】Ie 、If の値は素子毎に少しずつ異なる
が、実施例1が比較例1に比べてIe で約6倍、If
約2倍程度大きな値を示した。Ie の向上がIf の向上
を上回るということは、少ない消費電力で十分な性能の
電子放出素子を設計できるということであり、極めて望
ましい結果が得られた。
[0132] I e, the value of I f is slightly different for each element, but about 6 times I e as compared with Example 1. Comparative Example 1, showed about 2 times greater value I f. The fact that the improvement in I e exceeds the improvement in I f means that an electron-emitting device with sufficient performance can be designed with low power consumption, and a very desirable result was obtained.

【0133】次に実施例1と比較例2でIe 、If を比
較したところ、各値は素子毎に少しずつ異なるものの、
ほぼ同等の値であった。しかし、亀裂形成に必要な電流
の最大値であるフォーミング電流が、比較例2の素子で
は、実施例1の素子の第2層のフォーミング電流の5倍
必要であった。
Next, when I e and I f were compared between Example 1 and Comparative Example 2, although the respective values were slightly different for each element,
It was almost the same value. However, the forming current, which is the maximum value of the current required for crack formation, was required to be 5 times the forming current of the second layer of the element of Example 1 in the element of Comparative Example 2.

【0134】フォーミング電流値が大きい場合、1素子
毎にフォーミングする場合にはあままり問題にならない
が、複数素子を並べて配線電極で接続してフォーミング
を行なう場合、配線電極に過大な電流が流れるため、発
熱したり、ひどい場合には基板の割れを引き起こすなど
の問題がある。従ってフォーミング電流は小さく抑えら
れることが製造上望ましい。
When the forming current value is large, there is no problem when forming each element, but when forming a plurality of elements arranged side by side by wiring electrodes, an excessive current flows to the wiring electrodes. There are problems such as heat generation and, in severe cases, cracking of the substrate. Therefore, it is desirable in manufacturing that the forming current be kept small.

【0135】実施例1の素子は小さいフォーミング電流
値で亀裂形成でき、しかも電子放出量が大きく、非常に
望ましい結果であった。また、各素子を真空中で動作さ
せた時、実施例1の素子は比較例1と比べて放出電流の
劣化量が少なく、好ましい結果が得られた。尚、薄膜状
態での融点は不明であるが、バルク金属としての融点
は、Pdが1555℃、Wが3655℃である。
The device of Example 1 was capable of forming cracks with a small forming current value, and had a large electron emission amount, which was a very desirable result. Further, when each device was operated in vacuum, the device of Example 1 showed a smaller amount of deterioration of the emission current as compared with Comparative Example 1, and favorable results were obtained. Although the melting point in the thin film state is unknown, the melting point of the bulk metal is 1555 ° C. for Pd and 3655 ° C. for W.

【0136】[実施例2]実施例1と同様にして、図1
に示す表面伝導型電子放出素子を作製した。但し、導電
性薄膜は第1層をAu膜、第2層をIr膜とした。融点
はそれぞれAuが1063℃、Irが2454℃であ
る。この素子を実施例1と同様に測定評価したところ、
実施例1と同様の効果が得られた。
[Embodiment 2] Similar to Embodiment 1, FIG.
The surface conduction electron-emitting device shown in was produced. However, in the conductive thin film, the first layer was an Au film and the second layer was an Ir film. The melting points of Au are 1063 ° C. and Ir are 2454 ° C., respectively. When this element was measured and evaluated in the same manner as in Example 1,
The same effect as in Example 1 was obtained.

【0137】[実施例3及び比較例3]本発明第3の実
施例として、図7に示す単純マトリクスの電子源を作製
した。電子源の一部の平面図を図13に示す。また、図
中のA−A’断面図を図14に、この電子源の製造工程
を図15〜16に示す。但し、図13〜16中で同じ符
号を付したものは同じものを示す。ここで、141は層
間絶縁層、142はコンタクトホールである。以下製造
工程を図15、16に沿って詳述する。
Example 3 and Comparative Example 3 As a third example of the present invention, a simple matrix electron source shown in FIG. 7 was produced. A plan view of a part of the electron source is shown in FIG. 14 is a sectional view taken along the line AA 'in FIG. 14, and FIGS. 15 to 16 show the manufacturing process of this electron source. However, the same reference numerals in FIGS. 13 to 16 indicate the same things. Here, 141 is an interlayer insulating layer, and 142 is a contact hole. The manufacturing process will be described in detail below with reference to FIGS.

【0138】工程−a 清浄化した青板ガラス上に厚さ50ÅのCr膜、厚さ6
000ÅのAuを順次積層し、フォトレジスト(AZ1
370,ヘキスト社製)をスピンナーにより回転塗布、
ベークした後、フォトマスク像を露光現像して、下配線
102のレジストパターンを形成し、Au/Cr堆積膜
をウエットエッチングして、所望の形状の下配線102
を形成した。
Step-a On a cleaned soda-lime glass, a Cr film having a thickness of 50Å, a thickness of 6
000 Å Au are sequentially laminated, and a photoresist (AZ1
370, manufactured by Hoechst Co., Ltd. by spin coating,
After baking, the photomask image is exposed and developed to form a resist pattern of the lower wiring 102, and the Au / Cr deposited film is wet-etched to obtain the lower wiring 102 having a desired shape.
Was formed.

【0139】工程−b 次に、厚さ1000Åのシリコン酸化膜からなる層間絶
縁層141を高周波スパッタ法により堆積した。
Step-b Next, an interlayer insulating layer 141 made of a silicon oxide film having a thickness of 1000 L was deposited by a high frequency sputtering method.

【0140】工程−c 工程−bで堆積したシリコン酸化膜にコンタクトホール
142を形成するためのフォトレジストパターンを作
り、これをマスクとして層間絶縁層141をエッチング
してコンタクトホール142を形成した。エッチングは
CF4 とH2 ガスを用いたRIE(Reactive
Ion Etching)法によった。
Step-c A photoresist pattern for forming the contact hole 142 was formed in the silicon oxide film deposited in the step-b, and the interlayer insulating layer 141 was etched using this as a mask to form the contact hole 142. The etching is RIE (Reactive) using CF 4 and H 2 gas.
Ion Etching) method.

【0141】工程−d 素子電極間ギャップとなるべきパターンのフォトレジス
ト(RD2000N−41,日立化成社製)を形成し、
真空蒸着法によって厚さ50ÅのTi、1000ÅのN
iを順次積層し、上記フォトレジストを有機溶剤で溶解
して余分のPt膜をリフトオフして素子電極4,5を形
成した。素子電極間隙Lは2μmとした。
Step-d: Form a photoresist (RD2000N-41, manufactured by Hitachi Chemical Co., Ltd.) having a pattern to be a gap between the device electrodes,
50 Å Ti and 1000 Å N by vacuum deposition
i were sequentially laminated, the photoresist was dissolved in an organic solvent, and the excess Pt film was lifted off to form element electrodes 4 and 5. The element electrode gap L was 2 μm.

【0142】工程−e 素子電極4,5の上に上配線103のフォトレジストパ
ターンを形成した後、厚さ50ÅのTi、厚さ3000
ÅのAuを順次真空蒸着により堆積し、リフトオフによ
り不要の部分を除去して所望の形状の上配線103を形
成した。
Step-e After forming a photoresist pattern for the upper wiring 103 on the device electrodes 4 and 5, Ti having a thickness of 50 Å and thickness of 3000 is formed.
Au of Å was sequentially deposited by vacuum evaporation, and unnecessary portions were removed by lift-off to form the upper wiring 103 having a desired shape.

【0143】工程−f コンタクトホール142以外をカバーするようにレジス
ト膜を形成し、真空蒸着法により厚さ50ÅのTi、5
000ÅのAuを順次積層した。リフトオフにより不要
部分を除去することにより、コンタクトホール142を
埋め込んだ。
Step-f A resist film is formed so as to cover portions other than the contact holes 142, and Ti having a thickness of 50Å is formed by a vacuum evaporation method.
000 Å Au were sequentially laminated. Contact holes 142 were filled by removing unnecessary portions by lift-off.

【0144】工程−g 実施例1と同様にしてCr膜を堆積・パターニングした
上にスパッタリング法によりPdを成膜し、これを40
0℃15分間大気雰囲気中で焼成し、PdO膜とした。
続いてリフトオフにより不要なPdOをCrマスクと共
に取り除き、第1層の導電性薄膜3aを形成した。
Step-g A Cr film was deposited and patterned in the same manner as in Example 1, and then Pd was formed by a sputtering method.
The film was baked at 0 ° C. for 15 minutes in the atmosphere to form a PdO film.
Subsequently, unnecessary PdO was removed together with the Cr mask by lift-off to form the first-layer conductive thin film 3a.

【0145】図18に示すように、Y方向配線(上配
線)103を共通接続として、X方向配線(下配線)1
02に接続された素子に1ラインずつ通電処理を施し
て、第1層の亀裂31を形成した。図中、102がX方
向の配線である下配線、103はY方向の配線である上
配線であり、共通電極181を介してグランドに落とさ
れている。上配線、下配線の各交点に対応して、本発明
の電子放出素子104が1つずつ配置されている。18
2はパルス発生器で、正極は下配線102の一つに接続
されており、負極はシャント抵抗183を介してグラン
ドに落とされている。184はパルス電流をモニターす
るためのオシロスコープである。印加するパルスは実施
例1で説明したものと同様である。
As shown in FIG. 18, the Y-direction wiring (upper wiring) 103 is used as a common connection, and the X-direction wiring (lower wiring) 1
The element connected to No. 02 was energized line by line to form a crack 31 in the first layer. In the figure, reference numeral 102 is a lower wiring which is a wiring in the X direction, and 103 is an upper wiring which is a wiring in the Y direction, which are grounded via a common electrode 181. One electron-emitting device 104 of the present invention is arranged corresponding to each intersection of the upper wiring and the lower wiring. 18
A pulse generator 2 has a positive electrode connected to one of the lower wirings 102, and a negative electrode connected to the ground via a shunt resistor 183. Reference numeral 184 is an oscilloscope for monitoring the pulse current. The applied pulse is the same as that described in the first embodiment.

【0146】工程−h 工程−gと同様にして、パターンを作製後、スパッタリ
ング法でIrを成膜し、通電処理して電子放出部2を形
成した。
Step-h In the same manner as in Step-g, after forming a pattern, Ir was formed into a film by a sputtering method and subjected to energization treatment to form an electron-emitting portion 2.

【0147】以上の工程により、絶縁性基板1上に下配
線102、層間絶縁層141、上配線103、素子電極
4,5、導電性薄膜3を形成した。
Through the above steps, the lower wiring 102, the interlayer insulating layer 141, the upper wiring 103, the device electrodes 4, 5 and the conductive thin film 3 were formed on the insulating substrate 1.

【0148】次に、比較例3として、上記実施例3と同
様にして、Ir膜のみを実施例3のPdO膜とIr膜と
のトータルの膜厚と同じになるように堆積し、フォーミ
ングを行なった。その結果、比較例3では導電性薄膜に
亀裂を形成するために、実施例3における第1層の亀裂
形成に必要な電流の最大値であるフォーミング電流値の
5倍の電流が必要であった。
Next, as Comparative Example 3, in the same manner as in Example 3 above, only the Ir film was deposited so as to have the same total film thickness of the PdO film and the Ir film of Example 3, and forming was performed. I did. As a result, in Comparative Example 3, in order to form a crack in the conductive thin film, a current which is 5 times the forming current value which is the maximum value of the current required for forming a crack in the first layer in Example 3 was required. .

【0149】上記実施例3、比較例3の電子源に、図1
9に示すように引き出し電極198と蛍光板を取り付
け、全ての素子を時間順次に走査駆動した。表面伝導型
電子放出素子は印加電圧が一定のしきい値以下ではほと
んど電流が流れず、電子放出も示さないという非線形な
特性を示す性質を利用し、駆動中のX方向配線に駆動パ
ルスを印加し、点灯するべき素子につながるY方向配線
をグランドレベルに、他のY方向配線をグランドレベル
とパルスの最大電圧の中程(半選択電圧)に設定するこ
とにより、所望の位置の素子のみに電子を放出させるこ
とができる。
The electron sources of the above Example 3 and Comparative Example 3 are shown in FIG.
As shown in FIG. 9, the extraction electrode 198 and the fluorescent plate were attached, and all the elements were time-sequentially scan-driven. The surface conduction electron-emitting device applies a driving pulse to the X-direction wiring during driving by utilizing the non-linear characteristic that almost no current flows and the electron emission does not occur when the applied voltage is below a certain threshold. Then, by setting the Y-direction wiring connected to the element to be lit to the ground level, and setting the other Y-direction wiring to the middle of the maximum voltage of the pulse and the ground level (half-selection voltage), only the element at the desired position It can emit electrons.

【0150】図19の測定系を説明する。191は真空
槽であり、不図示の排気系により、5×10-7torr
以下に排気されている。192は窓、1は素子基板、1
94は電子放出部、電極、配線等からなる素子本体であ
る。195、196はそれぞれX方向及びY方向ライン
の駆動用配線である。197は前記配線に適当なパルス
を印加するドライバーである。198は引き出し電極
で、アルミ製の枠に透明電極のITO薄膜を形成したガ
ラスを嵌め込み、その下面に蛍光体を塗布したものであ
る。
The measurement system of FIG. 19 will be described. Reference numeral 191 denotes a vacuum chamber, which is 5 × 10 −7 torr due to an exhaust system (not shown).
Exhausted below. 192 is a window, 1 is an element substrate, 1
Reference numeral 94 is an element body including an electron emitting portion, electrodes, wirings and the like. Reference numerals 195 and 196 are drive wirings for X-direction and Y-direction lines, respectively. A driver 197 applies an appropriate pulse to the wiring. Reference numeral 198 denotes an extraction electrode, which is obtained by fitting glass on which an ITO thin film of a transparent electrode is formed into an aluminum frame and applying a phosphor on the lower surface thereof.

【0151】素子に、駆動電圧14V、半選択電圧7V
となるようにドライバーで矩形波パルスを印加した。引
き出し電圧は5kVであった。
Drive voltage 14V, half selection voltage 7V
A rectangular wave pulse was applied by a driver so that The extraction voltage was 5 kV.

【0152】窓192を通して、電子放出による蛍光体
の発光を目視で観測したところ、実施例3の電子源は、
比較例3の電子源に比べて同等の輝度が認められた。
When the light emission of the phosphor due to electron emission was visually observed through the window 192, it was found that the electron source of Example 3 was
The same luminance was recognized as compared with the electron source of Comparative Example 3.

【0153】上記それぞれの電子源を用いて図8に示す
表示パネルを構成し、本発明の画像表示装置を形成し
た。
The display panel shown in FIG. 8 was constructed using each of the above electron sources to form the image display device of the present invention.

【0154】上記工程で作製した未フォーミングの電子
源基板1をリアプレート111に固定した後、電子源1
の5mm上方に、フェースプレート116(ガラス基板
113の内面に蛍光膜114とメタルバック116が形
成されている)を支持枠112を介して十分に位置合わ
せをして配置し、フェースプレート116、支持枠11
2、リアプレート111の接合部にフリットガラスを塗
布し、大気中で400℃〜500℃で10分以上焼成す
ることで封着した。またリアプレート111への電子源
基板1の固定もフリットガラスで行なった。
After fixing the unformed electron source substrate 1 manufactured in the above step to the rear plate 111, the electron source 1
5 mm above, a face plate 116 (a fluorescent film 114 and a metal back 116 are formed on the inner surface of the glass substrate 113) is sufficiently aligned and arranged via a support frame 112, and the face plate 116 is supported. Frame 11
2. Frit glass was applied to the joint portion of the rear plate 111, and baked at 400 ° C. to 500 ° C. for 10 minutes or more in the air to seal the frit glass. Further, the frit glass was used to fix the electron source substrate 1 to the rear plate 111.

【0155】本実施例では蛍光体はストライプ形状(図
9(a)参照)を採用し、ブラックストライプの材料と
しては黒鉛を主成分とする材料を用い、ガラス基板11
3に蛍光体を塗布する方法としてはスラリー法を用い
た。
In this embodiment, the fluorescent material has a stripe shape (see FIG. 9A), a material having graphite as a main component is used as the material of the black stripe, and the glass substrate 11 is used.
A slurry method was used as a method for applying a phosphor to No. 3.

【0156】また、蛍光膜114の内面側に設けられる
メタルバック115は、蛍光膜作製後、蛍光膜の内面側
表面の平滑化処理(フィルミング)を行ない、その後A
lを真空蒸着することで作製した。フェースプレート1
16には、更に蛍光膜114の導電性を高めるため、蛍
光膜114の外面側に透明電極が設けられる場合もある
が、本実施例では、メタルバック115のみで十分な導
電性が得られたため省略した。
Further, the metal back 115 provided on the inner surface side of the fluorescent film 114 performs a smoothing process (filming) on the inner surface side of the fluorescent film after the fluorescent film is produced, and then A
1 was vacuum-deposited. Face plate 1
16 may be provided with a transparent electrode on the outer surface side of the fluorescent film 114 in order to further increase the conductivity of the fluorescent film 114, but in this embodiment, sufficient conductivity was obtained only with the metal back 115. Omitted.

【0157】以上のようにして完成したガラス容器内の
雰囲気を排気管(不図示)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Dx1〜Dxm
いしDy1〜Dynを通じて素子電極間に電圧を印加し、フ
ォーミング処理を行ない、電子放出部を形成した。この
時フォーミング処理の電圧波形は実施例1と同じで、約
1×10-5torrの真空雰囲気下で行なった。
The atmosphere in the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the external terminals D x1 to D xm to D y1. A voltage was applied between the device electrodes through D yn to perform a forming process to form an electron emitting portion. At this time, the voltage waveform of the forming treatment was the same as that of Example 1, and was performed in a vacuum atmosphere of about 1 × 10 −5 torr.

【0158】次に、真空度10-5torrの真空雰囲気
において、20Vの電圧パルスを30分間繰り返し印加
し、炭素を主成分とする化合物を80Å堆積させた。
Next, in a vacuum atmosphere having a vacuum degree of 10 -5 torr, a voltage pulse of 20 V was repeatedly applied for 30 minutes to deposit 80 Å of a compound containing carbon as a main component.

【0159】約1×10-6.5torr程度の真空度で、
不図示の排気管をガスバーナーで熱することで融着し、
外囲器118の封止を行なった。
At a vacuum degree of about 1 × 10 −6.5 torr,
Fusing the exhaust pipe (not shown) by heating it with a gas burner,
The envelope 118 was sealed.

【0160】最後に、封止後の真空度を維持するため
に、高周波加熱法でゲッター処理を行なった。
Finally, in order to maintain the degree of vacuum after sealing, a getter process was performed by a high frequency heating method.

【0161】以上のようにして作製した表示パネルの容
器外端子Dx1〜DxmないしDy1〜Dyn、及び高圧端子H
vをそれぞれ必要な駆動系に接続し、画像形成装置を完
成した。各SCEに容器外端子Dx1〜DxmないしDy1
ynを通じ、走査信号及び変調信号を不図示の信号発生
手段によりそれぞれ印加することにより、電子放出を行
ない、高圧端子Hvを通じ、メタルバック115に数k
V以上の高圧を印加し、電子ビームを加速し、蛍光膜1
14に衝突させ、励起・発光させることで良好な画像を
表示した。
The terminals D x1 to D xm to D y1 to D yn outside the container and the high voltage terminal H of the display panel manufactured as described above.
Each v was connected to a required drive system to complete the image forming apparatus. External terminals D x1 to D xm to D y1 to each SCE
Electrons are emitted by applying a scanning signal and a modulation signal by a signal generating means (not shown) through D yn , and a few k is applied to the metal back 115 through the high voltage terminal Hv.
A high voltage of V or more is applied to accelerate the electron beam, and the fluorescent film 1
A good image was displayed by colliding with 14 and exciting and emitting light.

【0162】[実施例4]図17は実施例3の画像形成
装置を、例えばテレビジョン放送をはじめとする種々の
画像情報源より提供される画像情報を表示できるように
構成した表示装置の一例を示すための図である。図中2
80はディスプレイパネル、261はディスプレイパネ
ルの駆動回路、262はディスプレイコントローラ、2
63はマルチプレクサ、264はデコーダ、265は入
出力インターフェース回路、266はCPU、267は
画像生成回路、268、269及び270は画像メモリ
インターフェース回路、271は画像入力インターフェ
ース回路、272及び273はTV信号受信回路、27
4は入力部である。尚、本表示装置は、例えばテレビジ
ョン信号のように映像情報と音声情報の両方を含む信号
を受信する場合には、当然映像の表示と同時に音声を再
生するものであるが、本発明の特徴と直接関係しない音
声情報の受信、分離、再生、処理、記憶などに関する回
路やスピーカーなどについては説明を省略する。
[Embodiment 4] FIG. 17 is an example of a display device in which the image forming apparatus of Embodiment 3 is configured to display image information provided from various image information sources such as television broadcasting. It is a figure for showing. 2 in the figure
80 is a display panel, 261 is a display panel drive circuit, 262 is a display controller, 2
63 is a multiplexer, 264 is a decoder, 265 is an input / output interface circuit, 266 is a CPU, 267 is an image generation circuit, 268, 269 and 270 are image memory interface circuits, 271 is an image input interface circuit, 272 and 273 are TV signal reception. Circuit, 27
Reference numeral 4 is an input unit. It should be noted that when the display device receives a signal including both video information and audio information, such as a television signal, it naturally reproduces audio at the same time as displaying video. Descriptions of circuits, speakers, etc. relating to reception, separation, reproduction, processing, storage, etc. of audio information not directly related to are omitted.

【0163】以下、画像信号の流れに沿って各部を説明
してゆく。
Each section will be described below along the flow of the image signal.

【0164】先ず、TV信号受信回路273は、例えば
電波や空間光通信などのような無線伝送系を用いて伝送
されるTV画像信号を受信するための回路である。受信
するTV信号の方式は特に限られるものではなく、例え
ば、NTSC方式、PAL方式、SECAM方式などの
諸方式でも良い。また、これらよりさらに多数の走査線
よりなるTV信号(例えばMUSE方式をはじめとする
いわゆる高品位TV)は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。TV信号受信回路273で受信されたTV
信号は、デコーダ264に出力される。
First, the TV signal receiving circuit 273 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The system of the TV signal to be received is not particularly limited, and various systems such as NTSC system, PAL system and SECAM system may be used. Further, a TV signal (for example, a so-called high-definition TV such as the MUSE method) including a larger number of scanning lines than these is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. It is a signal source. TV received by the TV signal receiving circuit 273
The signal is output to the decoder 264.

【0165】また、画像TV信号受信回路272は、例
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるTV画像信号を受信するための回
路である。前記TV信号受信回路273と同様に、受信
するTV信号の方式は特に限られるものではなく、また
本回路で受信されたTV信号もデコーダ264に出力さ
れる。
The image TV signal receiving circuit 272 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. Similar to the TV signal receiving circuit 273, the TV signal system to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 264.

【0166】また、画像入力インターフェース回路27
1は、例えばTVカメラや画像読取スキャナーなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ264に出力さ
れる。
Further, the image input interface circuit 27
Reference numeral 1 denotes a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner, and the captured image signal is output to the decoder 264.

【0167】また、画像メモリインターフェース回路2
70は、ビデオテープレコーダー(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ264に出力される。
Further, the image memory interface circuit 2
70 is a video tape recorder (hereinafter abbreviated as VTR)
The circuit for fetching the image signal stored in is output to the decoder 264.

【0168】また、画像メモリインターフェース回路2
69は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
264に出力される。
Further, the image memory interface circuit 2
Reference numeral 69 denotes a circuit for capturing the image signal stored in the video disc, and the captured image signal is output to the decoder 264.

【0169】また、画像メモリ−インターフェース回路
268は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ26
4に出力される。
The image memory-interface circuit 268 is a circuit for fetching an image signal from a device that stores still image data, such as a so-called still image disc. The fetched still image data is decoded by the decoder 26.
4 is output.

【0170】また、入出力インターフェース回路265
は、本表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力を行なうのはもちろんのこと、場合によっては本
表示装置の備えるCPU266と外部との間で制御信号
や数値データの入出力などを行なうことも可能である。
Further, the input / output interface circuit 265
Is a circuit for connecting the display device to an external computer, a computer network, or an output device such as a printer. It is of course possible to input / output image data and character / graphic information, and in some cases, input / output control signals and numerical data between the CPU 266 of the display device and the outside.

【0171】また、画像生成回路267は、前記入出力
インターフェース回路265を介して外部から入力され
る画像データや文字・図形情報や、或いはCPU266
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。
Further, the image generation circuit 267 receives image data, character / graphic information, or CPU 266 input from the outside via the input / output interface circuit 265.
It is a circuit for generating display image data based on image data and character / graphic information output from the output. Inside this circuit, for example, a rewritable memory for accumulating image data and character / graphic information, a read-only memory that stores image patterns corresponding to character codes,
The circuits necessary for image generation, such as a processor for image processing, are incorporated.

【0172】本回路により生成された表示用画像データ
は、デコーダ264に出力されるが、場合によっては前
記入出力インターフェース回路265を介して外部のコ
ンピュータネットワークやプリンターに出力することも
可能である。
The display image data generated by this circuit is output to the decoder 264, but in some cases, it can be output to an external computer network or printer via the input / output interface circuit 265.

【0173】また、CPU266は、主として本表示装
置の動作制御や、表示画像の生成、選択、編集に関わる
作業を行なう。
Further, the CPU 266 mainly carries out operations relating to operation control of the display device and generation, selection and editing of a display image.

【0174】例えば、マルチプレクサ263に制御信号
を出力し、ディスプレイパネル280に表示する画像信
号を適宜選択したり組み合わせたりする。また、その際
には表示する画像信号に応じてディスプレイパネルコン
トローラ262に対して制御信号を発生し、画面表示周
波数や走査方法(例えばインターレースかノンインター
レースか)や一画面の走査線の数など表示装置の動作を
適宜制御する。
For example, a control signal is output to the multiplexer 263, and the image signals to be displayed on the display panel 280 are appropriately selected or combined. At that time, a control signal is generated for the display panel controller 262 according to the image signal to be displayed, and the screen display frequency, the scanning method (for example, interlaced or non-interlaced), the number of scanning lines in one screen, etc. are displayed. The operation of the device is controlled appropriately.

【0175】また、前記画像生成回路267に対して画
像データや文字・図形情報を直接出力したり、或いは前
記入出力インターフェース回路265を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。
Image data or character / graphic information is directly output to the image generation circuit 267, or an external computer or memory is accessed via the input / output interface circuit 265 to generate image data or character / figure information.
Enter graphic information.

【0176】尚、CPU266は、むろんこれ以外の目
的の作業にも関わるものであっても良い。例えば、パー
ソナルコンピュータやワードプロセッサなどのように、
情報を生成したり処理する機能に直接関わっても良い。
It should be noted that the CPU 266 may of course be involved in work for purposes other than this. For example, like a personal computer or word processor,
It may be directly related to the function of generating and processing information.

【0177】或いは、前述したように入出力インターフ
ェース回路265を介して外部のコンピュータネットワ
ークと接続し、例えば数値計算などの作業を外部機器と
協同して行なっても良い。
Alternatively, as described above, it may be connected to an external computer network through the input / output interface circuit 265, and work such as numerical calculation may be performed in cooperation with an external device.

【0178】また、入力部274は、前記CPU266
に使用者が命令やプログラム、或いはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置など多様な入力機器を用いることが可能である。
The input unit 274 is the CPU 266.
The user inputs commands, programs, data, and the like, and various input devices such as a joystick, a bar code reader, and a voice recognition device can be used in addition to a keyboard and a mouse.

【0179】また、デコーダ264は、前記267ない
し273より入力される種々の画像信号を3原色信号、
または輝度信号とI信号、Q信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ2
64は内部に画像メモリを備えるのが望ましい。これ
は、例えばMUSE方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。また、画像メモリを備えることにより、静
止画の表示が容易になる、或いは前記画像生成回路26
7及びCPU266と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
行なえるようになるという利点が生まれるからである。
Further, the decoder 264 converts various image signals input from the above 267 to 273 into three primary color signals,
Alternatively, it is a circuit for inverse conversion into a luminance signal, an I signal, and a Q signal. In addition, as shown by a dotted line in FIG.
It is preferable that 64 has an image memory therein. This is to handle a television signal that requires an image memory for reverse conversion, such as the MUSE method. Further, the provision of the image memory facilitates the display of a still image, or the image generation circuit 26.
This is because, in cooperation with the CPU 7 and the CPU 266, there is an advantage that image processing and editing such as image thinning, interpolation, enlargement, reduction, and composition can be easily performed.

【0180】また、マルチプレクサ263は前記CPU
266より入力される制御信号に基づき表示画像を適宜
選択するものである。即ち、マルチプレクサ263はデ
コーダ264から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路261に出力
する。その場合には、一画面表示時間内で画像信号を切
り換えて選択することにより、いわゆる多画面テレビの
ように、一画面を複数の領域に分けて領域によって異な
る画像を表示することも可能である。
Also, the multiplexer 263 is the CPU
The display image is appropriately selected based on the control signal input from 266. That is, the multiplexer 263 selects a desired image signal from the inversely converted image signals input from the decoder 264 and outputs it to the drive circuit 261. In that case, by switching and selecting image signals within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen television. .

【0181】また、ディスプレイパネルコントローラ2
62は、前記CPU266より入力される制御信号に基
づき駆動回路261の動作を制御するための回路であ
る。
Also, the display panel controller 2
Reference numeral 62 is a circuit for controlling the operation of the drive circuit 261 based on a control signal input from the CPU 266.

【0182】先ず、ディスプレイパネルの基本的な動作
に関わるものとして、例えばディスプレイパネルの駆動
用電源(不図示)の動作シーケンスを制御するための信
号を駆動回路261に対して出力する。
First, regarding the basic operation of the display panel, for example, a signal for controlling the operation sequence of the power source (not shown) for driving the display panel is output to the drive circuit 261.

【0183】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法(例
えばインターレースかノンインターレースか)を制御す
るための信号を駆動回路261に対して出力する。
Further, regarding the driving method of the display panel, for example, a signal for controlling the screen display frequency and the scanning method (for example, interlace or non-interlace) is output to the drive circuit 261.

【0184】また、場合によっては表示画像の輝度、コ
ントラスト、色調、シャープネスといった画質の調整に
関わる制御信号を駆動回路261に対して出力する場合
もある。
In some cases, control signals relating to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 261.

【0185】また、駆動回路261は、ディスプレイパ
ネル280に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ263から入力される画像信
号と、前記ディスプレイパネルコントローラ262より
入力される制御信号に基づいて動作するものである。
The drive circuit 261 is a circuit for generating a drive signal to be applied to the display panel 280. The drive circuit 261 receives an image signal input from the multiplexer 263 and a control signal input from the display panel controller 262. It operates based on.

【0186】以上、各部の機能を説明したが、図17に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル2
70に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ264に
おいて逆変換された後、マルチプレクサ263において
適宜選択され、駆動回路261に入力される。一方、デ
ィスプレイコントローラ262は、表示する画像信号に
応じて駆動回路261の動作を制御するための制御信号
を発生する。駆動回路261は、上記画像信号と制御信
号に基づいてディスプレイパネル280に駆動信号を印
加する。これにより、ディスプレイパネル280におい
て画像が表示される。これらの一連の動作は、CPU2
66により統括的に制御される。
The functions of the respective parts have been described above. With the configuration illustrated in FIG. 17, the display panel 2 displays image information input from various image information sources in this display device.
70 can be displayed. That is, various image signals such as television broadcasts are inversely converted by the decoder 264, appropriately selected by the multiplexer 263, and input to the drive circuit 261. On the other hand, the display controller 262 generates a control signal for controlling the operation of the drive circuit 261 according to the image signal to be displayed. The drive circuit 261 applies a drive signal to the display panel 280 based on the image signal and the control signal. As a result, the image is displayed on the display panel 280. These series of operations are performed by the CPU 2
It is totally controlled by 66.

【0187】また、本表示装置においては、前記デコー
ダ264に内蔵する画像メモリや、画像生成回路267
及びCPU266が関与することにより、単に複数の画
像情報の中から選択したものを表示するだけでなく、表
示する画像情報に対して、例えば拡大、縮小、回転、移
動、エッジ強調、間引き、補間、色変換、画像の縦横比
変換などをはじめとする画像処理や、合成、消去、接
続、入れ替え、はめ込みなどをはじめとする画像編集を
行なうことも可能である。また、本実施例の説明では、
特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行なうための専用
回路を設けても良い。
Further, in the present display device, the image memory built in the decoder 264 and the image generation circuit 267 are provided.
With the involvement of the CPU 266, not only the selected one of the plurality of image information is displayed, but also the image information to be displayed is enlarged, reduced, rotated, moved, edge emphasized, thinned, interpolated, or the like. It is also possible to perform image processing such as color conversion and aspect ratio conversion of images, and image editing such as combining, erasing, connecting, replacing, and fitting. Further, in the description of this embodiment,
Although not particularly mentioned, a dedicated circuit for processing and editing audio information may be provided as in the above-mentioned image processing and image editing.

【0188】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピューターの端末機器、ワ
ードプロセッサをはじめとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
或いは民生用として極めて応用範囲が広い。
Therefore, the present display device is a display device for television broadcasting, a terminal device for a video conference, an image editing device for handling still images and moving images, a computer terminal device, an office terminal device such as a word processor, and a game. It is possible to combine the functions of a machine, etc., and has a very wide range of applications for industrial or consumer use.

【0189】尚、上記図17は、本発明の画像形成装置
の一例を示したに過ぎず、これのみに限定されるもので
ないことは言うまでもない。例えば図17の構成要素の
うち使用目的上必要のない機能に関わる回路は省いても
差し支えない。またこれとは逆に、使用目的によっては
さらに構成要素を追加しても良い。例えば、本表示装置
をテレビ電話機として応用する場合には、テレビカメ
ラ、音声マイク、照明機、モデムを含む送受信回路など
を構成要素に追加するのが好適である。
It is needless to say that FIG. 17 described above merely shows an example of the image forming apparatus of the present invention, and the present invention is not limited to this. For example, of the constituent elements of FIG. 17, circuits relating to functions that are unnecessary for the purpose of use may be omitted. On the contrary, the constituent elements may be added depending on the purpose of use. For example, when the display device is applied as a videophone, it is preferable to add a television camera, a voice microphone, an illuminator, a transmission / reception circuit including a modem, and the like to the constituent elements.

【0190】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子源とするディスプレイパネルの薄
型化が容易なため、表示装置の奥行きを小さくすること
ができる。それに加えて、表面伝導型電子放出素子を電
子源とするディスプレイパネルは大画面化が容易で輝度
が高く視野角特性にも優れるため、本表示装置は臨場感
あふれ迫力に富んだ画像を視認性良く表示することが可
能である。
In this display device, in particular, since it is easy to thin the display panel using the surface conduction electron-emitting device as an electron source, the depth of the display device can be reduced. In addition, a display panel using surface conduction electron-emitting devices as an electron source can easily make a large screen, has high brightness, and has excellent viewing angle characteristics, so that this display device provides a realistic and powerful image. It can be displayed well.

【0191】更に、本発明の電子源は各表面伝導型電子
放出素子間での電子放出特性が均一であるため、形成さ
れる画像の画質が高く、また高精細な画像の表示も可能
である。
Furthermore, since the electron source of the present invention has uniform electron emission characteristics among the surface conduction electron-emitting devices, the quality of the formed image is high and a high-definition image can be displayed. .

【0192】[0192]

【発明の効果】以上説明したように、本発明によると、
均一で且つ向上した電子放出特性を有する表面伝導型電
子放出素子を繁雑な電気的制御手段を取ることなく得る
ことができ、よって、素子毎にムラのない電子源が得ら
れ、表示品質の高い画像形成装置が提供される。
As described above, according to the present invention,
It is possible to obtain a surface conduction electron-emitting device having uniform and improved electron emission characteristics without taking complicated electric control means. Therefore, an even electron source can be obtained for each device and high display quality can be obtained. An image forming apparatus is provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の表面伝導型電子放出素子の一実施態様
を示す断面図である。
FIG. 1 is a cross-sectional view showing an embodiment of a surface conduction electron-emitting device of the present invention.

【図2】本発明の表面伝導型電子放出素子の他の実施態
様を示す断面図である。
FIG. 2 is a cross-sectional view showing another embodiment of the surface conduction electron-emitting device of the present invention.

【図3】本発明の表面伝導型電子放出素子の製造工程例
を示す図である。
FIG. 3 is a diagram showing an example of a manufacturing process of a surface conduction electron-emitting device of the present invention.

【図4】本発明の表面伝導型電子放出素子の製造に係る
通電処理の電圧波形を示す図である。
FIG. 4 is a diagram showing a voltage waveform of an energization process for manufacturing the surface conduction electron-emitting device of the present invention.

【図5】本発明の表面伝導型電子放出素子の電子放出特
性を評価するための測定評価系を示す図である。
FIG. 5 is a diagram showing a measurement evaluation system for evaluating electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図6】本発明の表面伝導型電子放出素子の電子放出特
性を示す図である。
FIG. 6 is a diagram showing electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図7】本発明の単純マトリクス電子源の模式図であ
る。
FIG. 7 is a schematic diagram of a simple matrix electron source of the present invention.

【図8】本発明の画像形成装置の表示パネルの一実施態
様を示す図である。
FIG. 8 is a diagram showing an embodiment of a display panel of the image forming apparatus of the present invention.

【図9】本発明の画像形成装置に用いる蛍光膜を示す図
である。
FIG. 9 is a diagram showing a fluorescent film used in the image forming apparatus of the present invention.

【図10】本発明の画像形成装置の一実施態様のブロッ
ク図である。
FIG. 10 is a block diagram of an embodiment of the image forming apparatus of the present invention.

【図11】本発明の梯子型電子源の模式図である。FIG. 11 is a schematic view of a ladder type electron source of the present invention.

【図12】梯子型電子源を用いた本発明の画像形成装置
の表示パネルを示す図である。
FIG. 12 is a diagram showing a display panel of an image forming apparatus of the present invention using a ladder type electron source.

【図13】本発明の実施例3の電子源を示す図である。FIG. 13 is a diagram showing an electron source of Example 3 of the present invention.

【図14】本発明の実施例3の電子源の部分断面図であ
る。
FIG. 14 is a partial sectional view of an electron source of Example 3 of the present invention.

【図15】実施例3の電子源の製造工程図である。FIG. 15 is a manufacturing process diagram of the electron source of Example 3;

【図16】実施例3の電子源の製造工程図である。FIG. 16 is a manufacturing process diagram of the electron source of Example 3;

【図17】本発明の実施例4の画像形成装置のブロック
図である。
FIG. 17 is a block diagram of an image forming apparatus according to a fourth embodiment of the present invention.

【図18】本発明の実施例3の電子源のフォーミング時
の接続形態を示す図である。
FIG. 18 is a diagram showing a connection form during forming of an electron source according to the third embodiment of the present invention.

【図19】本発明の実施例3の電子源の測定系を示す図
である。
FIG. 19 is a diagram showing a measurement system of an electron source according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 電子放出部 3 導電性薄膜 3a 第1層 3b 第2層 4,5 素子電極 21 段差形成部材 31 亀裂 50 電流計 51 電源 52 電流計 53 高圧電源 54 アノード電極 55 真空装置 56 排気ポンプ 102 X方向配線 103 Y方向配線 104 表面伝導型電子放出素子 105 結線 111 リアプレート 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェースプレート 118 外囲器 121 黒色導伝材 122 蛍光体 141 層間絶縁層 142 コンタクトホール 181 共通電極 182 パルス発生器 183 シャント抵抗 184 オシロスコープ 191 真空槽 192 窓 194 素子本体 195 X方向駆動用配線 196 Y方向駆動用配線 197 ドライバー 198 引き出し電極 199 電源 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 261 駆動回路 262 ディスプレイパネルコントローラ 263 マルチプレクサ 264 デコーダ 265 入出力インターフェース 266 CPU 267 画像生成回路 268 画像メモリーインターフェース 269 画像メモリーインターフェース 270 画像メモリーインターフェース 271 画像入力メモリーインターフェース 272 TV信号受信回路 273 TV信号受信回路 274 入力部 280 ディスプレイパネル 301 表示パネル 302 グリッド電極 303 開口 304 共通配線 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Electron emission part 3 Conductive thin film 3a 1st layer 3b 2nd layer 4,5 Element electrode 21 Step forming member 31 Crack 50 Ammeter 51 Power supply 52 Ammeter 53 High voltage power supply 54 Anode electrode 55 Vacuum device 56 Exhaust Pump 102 X-direction wiring 103 Y-direction wiring 104 Surface conduction electron-emitting device 105 Connection 111 Rear plate 112 Support frame 113 Glass substrate 114 Fluorescent film 115 Metal back 116 Face plate 118 Envelope 121 Black conductive material 122 Phosphor 141 Inter-layer Insulation layer 142 Contact hole 181 Common electrode 182 Pulse generator 183 Shunt resistance 184 Oscilloscope 191 Vacuum chamber 192 Window 194 Element body 195 X-direction drive wiring 196 Y-direction drive wiring 197 Driver 198 Extraction electrode 199 Source 201 Display panel 202 Scanning circuit 203 Control circuit 204 Shift register 205 Line memory 206 Synchronous signal separation circuit 207 Modulation signal generator 261 Drive circuit 262 Display panel controller 263 Multiplexer 264 Decoder 265 Input / output interface 266 CPU 267 Image generation circuit 268 Image memory Interface 269 Image memory interface 270 Image memory interface 271 Image input memory interface 272 TV signal receiving circuit 273 TV signal receiving circuit 274 Input section 280 Display panel 301 Display panel 302 Grid electrode 303 Opening 304 Common wiring

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 49/00 // H04N 5/66 Z ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 49/00 // H04N 5/66 Z

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板上に対向して設けられた一対
の素子電極と、該素子電極間に設けられた、電子放出部
を有する導電性薄膜とを有する電子放出素子であって、
上記導電性薄膜が少なくとも上下2層からなり、第1層
の薄膜は上記素子電極間の略中間に亀裂を有し、第2層
の薄膜は第1層よりも高融点材料で上記第1層の薄膜の
上及び第1層の亀裂内に形成され、且つ第1層の亀裂の
内側に第2層の薄膜の亀裂が形成され、電子放出部を形
成していることを特徴とする表面伝導型電子放出素子。
1. An electron-emitting device comprising a pair of device electrodes provided on an insulating substrate so as to face each other, and a conductive thin film having an electron-emitting portion provided between the device electrodes,
The conductive thin film is composed of at least two upper and lower layers, the first thin film has a crack approximately in the middle between the device electrodes, and the second thin film is made of a material having a higher melting point than the first layer. Surface conduction characterized by being formed on the thin film of and in the crack of the first layer, and the crack of the thin film of the second layer being formed inside the crack of the first layer to form an electron emission part. Electron-emitting device.
【請求項2】 素子電極が同一面上に形成された平面型
の素子であることを特徴とする請求項1の表面伝導型電
子放出素子。
2. The surface conduction electron-emitting device according to claim 1, wherein the device electrodes are flat devices formed on the same surface.
【請求項3】 素子電極が絶縁層を介して上下に位置
し、該絶縁層の側面に導電性薄膜が形成された垂直型の
素子であることを特徴とする請求項1の表面伝導型電子
放出素子。
3. The surface conduction electron according to claim 1, wherein the device electrodes are vertically arranged with an insulating layer interposed therebetween, and a conductive thin film is formed on a side surface of the insulating layer. Emissive element.
【請求項4】 請求項1〜3のいずれかの電子放出素子
を複数個並列に配置し結線してなる素子列を少なくとも
1列以上有し、各素子を駆動するための配線がはしご状
配置されていることを特徴とする電子源。
4. A ladder-like arrangement in which at least one row of the electron-emitting devices according to any one of claims 1 to 3 is arranged in parallel and connected and the wiring for driving each device is a ladder-like arrangement. An electron source characterized by being stored.
【請求項5】 請求項1〜3の電子放出素子を複数個配
列してなる素子列を少なくとも1列以上有し、該素子を
駆動するための配線がマトリクス配置されていることを
特徴とする電子源。
5. The device according to claim 1, further comprising at least one device row in which a plurality of electron-emitting devices are arranged, and wirings for driving the devices are arranged in a matrix. Electron source.
【請求項6】 請求項4の電子源と、画像形成部材、及
び情報信号により各素子から放出される電子線を制御す
る制御電極を有することを特徴とする画像形成装置。
6. An image forming apparatus comprising the electron source according to claim 4, an image forming member, and a control electrode for controlling an electron beam emitted from each element according to an information signal.
【請求項7】 請求項5の電子源と画像形成部材とを有
することを特徴とする画像形成装置。
7. An image forming apparatus comprising the electron source according to claim 5 and an image forming member.
【請求項8】 請求項1の表面伝導型電子放出素子の製
造方法であって、絶縁性基板上の素子電極間に、第1層
の薄膜を成膜し、該薄膜に通電処理により亀裂を形成す
る工程の後、第2層の薄膜を成膜し通電処理して亀裂を
形成する工程を1回或いは複数回繰り返して行なうこと
を特徴とする表面伝導型電子放出素子の製造方法。
8. The method of manufacturing a surface conduction electron-emitting device according to claim 1, wherein a thin film of a first layer is formed between device electrodes on an insulating substrate, and the thin film is cracked by an electric current treatment. A method of manufacturing a surface-conduction electron-emitting device, characterized in that after the forming step, the step of forming a thin film of the second layer and conducting an electric current to form a crack is repeated once or a plurality of times.
【請求項9】 請求項8の製造方法で同一基板上に複数
の表面伝導型電子放出素子を形成してなることを特徴と
する電子源の製造方法。
9. A method of manufacturing an electron source according to claim 8, wherein a plurality of surface conduction electron-emitting devices are formed on the same substrate.
【請求項10】 請求項9の製造方法で電子源を製造
し、得られた電子源を、該電子源から放出される電子線
を制御する制御電極と、該電子源からの電子線の照射に
より画像を形成する画像形成部材と組み合わせることを
特徴とする画像形成装置の製造方法。
10. An electron source is manufactured by the manufacturing method according to claim 9, and the obtained electron source is irradiated with an electron beam emitted from the electron source and a control electrode for controlling an electron beam emitted from the electron source. A method for manufacturing an image forming apparatus, characterized in that the method is combined with an image forming member for forming an image.
【請求項11】 請求項8の製造方法で電子源を製造
し、得られた電子源を、該電子源からの電子線の照射に
より画像を形成する画像形成部材と組み合わせることを
特徴とする画像形成装置の製造方法。
11. An image produced by manufacturing an electron source by the manufacturing method according to claim 8, and combining the obtained electron source with an image forming member which forms an image by irradiation of an electron beam from the electron source. Manufacturing method of forming apparatus.
JP33663594A 1994-12-26 1994-12-26 Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof Expired - Fee Related JP2909706B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33663594A JP2909706B2 (en) 1994-12-26 1994-12-26 Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33663594A JP2909706B2 (en) 1994-12-26 1994-12-26 Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH08180795A true JPH08180795A (en) 1996-07-12
JP2909706B2 JP2909706B2 (en) 1999-06-23

Family

ID=18301206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33663594A Expired - Fee Related JP2909706B2 (en) 1994-12-26 1994-12-26 Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2909706B2 (en)

Also Published As

Publication number Publication date
JP2909706B2 (en) 1999-06-23

Similar Documents

Publication Publication Date Title
JP2836015B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH0896700A (en) Electron source, image formation device using it and their manufacture
JP2884477B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP2909702B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP2961499B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2932240B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2909706B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2961500B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2854532B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP2866312B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3220921B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2946178B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2976175B2 (en) Electron emitting element, electron source, manufacturing method thereof, and image forming apparatus using the electron source
JP3087008B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JPH08162015A (en) Surface conductive electron emission element, electron source, image forming device and manufacture
JP2961498B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP3168382B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JPH0831306A (en) Electron emitting element, electron source, image forming deice using the source, and their manufacture
JPH08329829A (en) Surface conduction type electron emitting element, electron source using the same, image forming device, and their method of manufacture
JPH0845415A (en) Electron emission element and its manufacture electron source using this element and its manufacture and image forming method using this source
JPH08250049A (en) Electron emitting element, electron source using this electron emitting element, image forming device and manufacture thereof
JPH08162011A (en) Electron emission element, electron source, image forming device using it and manufacture
JPH08250017A (en) Electron emitting element, and electron source and image forming device employing the electron emitting element and manufacture thereof
JPH08102251A (en) Electron emission element, electron source, and image forming apparatus using them, and manufacture thereof
JPH08329828A (en) Electron emitting element, electron source using the same, and image forming device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees