JPH0845415A - Electron emission element and its manufacture electron source using this element and its manufacture and image forming method using this source - Google Patents

Electron emission element and its manufacture electron source using this element and its manufacture and image forming method using this source

Info

Publication number
JPH0845415A
JPH0845415A JP19713694A JP19713694A JPH0845415A JP H0845415 A JPH0845415 A JP H0845415A JP 19713694 A JP19713694 A JP 19713694A JP 19713694 A JP19713694 A JP 19713694A JP H0845415 A JPH0845415 A JP H0845415A
Authority
JP
Japan
Prior art keywords
electron
thin film
voltage
emitting device
conductive thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19713694A
Other languages
Japanese (ja)
Other versions
JP2961496B2 (en
Inventor
Fumio Kishi
文夫 岸
Sotomitsu Ikeda
外充 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP19713694A priority Critical patent/JP2961496B2/en
Publication of JPH0845415A publication Critical patent/JPH0845415A/en
Application granted granted Critical
Publication of JP2961496B2 publication Critical patent/JP2961496B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes

Abstract

PURPOSE:To provide a surface conductive electron emission element showing a uniform electron emission characteristic. CONSTITUTION:After element electrodes 2 and 2' are formed on an insulating substrate 1, the first conductive thin film 3 is first formed and made to have a crack via treatment under the supply of electric power. Furthermore, the second conductive thin film 4 is formed on it and again subjected to treatment under the supply of electric power to form a crack 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は表面伝導型の電子放出素
子と、該素子を多数個配置してなる電子源、及び該電子
源を用いて構成した表示装置や露光装置等画像形成装置
に関し、更には、上記表面伝導型電子放出素子及び電子
源の製造方法に関する発明である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface conduction electron-emitting device, an electron source in which a large number of such devices are arranged, and an image forming apparatus such as a display device and an exposure device configured by using the electron source. Furthermore, the present invention relates to a method for manufacturing the surface conduction electron-emitting device and the electron source.

【0002】[0002]

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。
2. Description of the Related Art A surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current is passed through a conductive thin film formed on an insulating substrate in parallel with the film surface.

【0003】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に電
圧を印加通電することで通常行われ、導電性薄膜を局所
的に破壊、変形もしくは変質させて構造を変化させ、電
気的に高抵抗な状態の電子放出部を形成する処理であ
る。電子放出は、上記電子放出部が形成された導電性薄
膜に電圧を印加して電流を流すことにより、電子放出部
に発生した亀裂付近から行われる。
As a typical example of the structure of the surface conduction electron-emitting device, a conductive thin film such as a metal oxide which connects between a pair of device electrodes provided on an insulating substrate is referred to as forming in advance. The thing which formed the electron emission part by the electricity supply process is mentioned. Forming is usually performed by applying a voltage to both ends of the conductive thin film, and the structure is changed by locally destroying, deforming or degrading the conductive thin film, and the electron emitting portion in an electrically high resistance state is formed. Is a process for forming. The electron emission is performed from the vicinity of the crack generated in the electron emitting portion by applying a voltage to the conductive thin film in which the electron emitting portion is formed and flowing a current.

【0004】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。
Since the surface conduction electron-emitting device has a simple structure and is easy to manufacture, it has an advantage that a large number of arrays can be formed over a large area. Therefore, various applications for utilizing this feature are being researched. For example, it can be used for an image forming apparatus such as a display device.

【0005】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げ
られる(特開平1−31332号公報、同1−2837
49号公報、同1−257552号公報)。また、特に
表示装置においては、液晶を用いた表示装置と同様の平
板型表示装置とすることが可能で、しかもバックライト
が不要な自発光型の表示装置として、表面伝導型電子放
出素子を多数配置した電子源と、この電子源からの電子
線の照射により可視光を発光する蛍光体とを組み合わせ
た表示装置が提案されている(アメリカ特許第5066
883号明細書)。
Conventionally, as an example in which a large number of surface conduction electron-emitting devices are formed in an array, surface conduction electron-emitting devices are arranged in parallel and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. An electron source in which a large number of rows connected by (also called common wiring) are arranged (also called a ladder arrangement) is disclosed (Japanese Patent Laid-Open Nos. 1-33132 and 1-2837).
No. 49, No. 1-275552). Further, particularly in the case of a display device, a large number of surface conduction electron-emitting devices can be used as a self-luminous display device that can be a flat panel display device similar to a display device using liquid crystal and does not require a backlight. A display device has been proposed in which an arranged electron source is combined with a phosphor that emits visible light when irradiated with an electron beam from the electron source (US Pat. No. 5,066,506).
883).

【0006】上記表面伝導型電子放出素子を利用した表
示装置において、高品位、高精細な画像を大画面で得る
ためには、表面伝導型電子放出素子の行・列の数が夫々
数百〜数千となり、非常に多くの表面伝導型電子放出素
子を配列する必要がある。従って、各表面伝導型電子放
出素子の電気特性が均一で制御しやすいことが望まれ
る。
In order to obtain a high-quality, high-definition image on a large screen in a display device using the surface-conduction type electron-emitting devices, the number of rows and columns of the surface-conduction type electron-emitting devices is several hundreds, respectively. It is necessary to arrange a large number of surface conduction electron-emitting devices, which is several thousand. Therefore, it is desired that the electric characteristics of each surface conduction electron-emitting device be uniform and easy to control.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、表面伝
導型電子放出素子においては次のような問題があった。
However, the surface conduction electron-emitting device has the following problems.

【0008】表面伝導型電子放出素子においては上述の
フォーミングにより形成された亀裂より電子を放出させ
るため、該亀裂の幅等により電子放出特性が左右され
る。そのため、理想的には均一な狭い幅の亀裂が形成さ
れることが望ましい。しかしながら、実際の電子放出部
形成用の導電性薄膜は、個々の薄膜間で膜厚や素子電極
と該薄膜の接触抵抗等わずかながらばらつきがあり、同
じ電圧をかけても形成される亀裂に違いを生じてしま
う。
In the surface conduction electron-emitting device, electrons are emitted from the crack formed by the above-mentioned forming, and therefore the electron emission characteristic depends on the width of the crack and the like. Therefore, ideally, it is desirable that uniform and narrow cracks are formed. However, the actual conductive thin film for forming the electron-emitting portion has slight variations in film thickness, contact resistance between the device electrode and the thin film, etc. between the individual thin films, and even if the same voltage is applied, it is different from the crack formed. Will occur.

【0009】更に、表面伝導型電子放出素子を多数個配
置してなる電子源においては、個々の表面伝導型電子放
出素子に放出特性のむらがあると、表示装置を構成した
場合に輝度むらを生じてしまう。
Further, in an electron source having a large number of surface-conduction type electron-emitting devices arranged, if each surface-conduction type electron-emitting device has uneven emission characteristics, uneven brightness occurs when a display device is constructed. Will end up.

【0010】従って、個々の薄膜に応じてフォーミング
処理の電気的制御を行なうか、或いは上記薄膜の膜厚や
接触抵抗が均一になるように薄膜を成膜することが必要
であるが、いずれの方法も生産コストの上昇を招く恐れ
があり、望ましくない。
Therefore, it is necessary to electrically control the forming process according to each thin film, or to form a thin film so that the film thickness and contact resistance of the thin film become uniform. The method is also undesirable because it may increase the production cost.

【0011】本発明は、このような問題点を解決し、同
等の電子放出特性を示す表面伝導型電子放出素子を提供
することを目的とし、薄膜に多少の膜厚や接触抵抗のば
らつきがあっても、同等の電子放出特性を示す表面伝導
型電子放出素子を製造する方法を提供することを目的と
する。
An object of the present invention is to solve the above problems and to provide a surface conduction electron-emitting device exhibiting the same electron emission characteristics, and a thin film may have some variations in film thickness and contact resistance. Even so, it is an object of the present invention to provide a method for manufacturing a surface conduction electron-emitting device that exhibits equivalent electron emission characteristics.

【0012】具体的には、本発明の目的は、表面伝導型
電子放出素子の製造工程において、同等の電子線を放出
する電子放出部を薄膜に形成する方法を提供することに
ある。
Specifically, it is an object of the present invention to provide a method for forming an electron emitting portion which emits an equivalent electron beam in a thin film in a manufacturing process of a surface conduction electron emitting device.

【0013】更に本発明の目的は、上記均一な電子放出
特性を有する表面伝導型電子放出素子を多数個配置して
なる電子源を構成することにあり、素子間で電子放出の
ばらつきのない電子源及びその製造方法を提供すること
にある。
A further object of the present invention is to construct an electron source in which a large number of surface conduction electron-emitting devices having the above-mentioned uniform electron emission characteristics are arranged, and the electron emission does not vary among the devices. To provide a source and a manufacturing method thereof.

【0014】本発明の更なる目的は、上記電子源を用い
た、表示装置等画像形成装置を提供することにある。
A further object of the present invention is to provide an image forming apparatus such as a display device using the above electron source.

【0015】[0015]

【課題を解決するための手段及び作用】請求項1〜5の
発明は、上記問題点を解決した表面伝導型電子放出素子
を提供するもので、導電性薄膜が少なくとも2層からな
り、素子電極間隙に亀裂を設けた下層の薄膜及び該下層
の亀裂上に上層の薄膜が形成され、下層の薄膜の亀裂の
内側に上層の薄膜の亀裂が形成されていることを特徴と
するものである。
The inventions of claims 1 to 5 provide a surface conduction electron-emitting device which solves the above-mentioned problems, in which a conductive thin film is composed of at least two layers, and a device electrode. The present invention is characterized in that a lower layer thin film having a crack in a gap, an upper layer thin film is formed on the lower layer crack, and an upper layer thin film crack is formed inside the lower layer thin film crack.

【0016】請求項6〜8の発明は、上記表面伝導型電
子放出素子の製造方法であって、電子放出部形成工程
が、少なくとも、第1の導電性薄膜を成膜し該薄膜に電
圧を印加して亀裂を形成する工程と、少なくとも1回
の、該亀裂を形成した薄膜の上に第2の導電性薄膜を成
膜し再度電圧を印加して亀裂を形成する工程を有するこ
とを特徴とする。
The invention of claims 6 to 8 is a method for manufacturing the above-mentioned surface conduction electron-emitting device, wherein in the step of forming the electron-emitting portion, at least a first conductive thin film is formed and a voltage is applied to the thin film. It has a step of applying a crack to form a crack, and a step of forming a second conductive thin film on the cracked thin film at least once and applying a voltage again to form a crack. And

【0017】更に請求項9〜10の発明は、上記表面伝
導型電子放出素子を多数個用いた電子源であり、請求項
13の発明はその一つの電子源の製造方法であり、マト
リクス配線の一方をX方向配線、他方をY方向配線とし
た時、Y方向配線を共通結線して電圧印加手段の一方の
極に接続し、X方向配線を順に上記電圧印加手段の他方
の極に接続して、同じX方向配線に接続された素子毎に
導電性薄膜に電圧を印加し、且つ2層目以降の薄膜に電
圧を印加する時は、先の層の薄膜に電圧を印加する時と
は反対側のX方向配線端部を電圧印加手段に接続するこ
とを特徴とする。
Further, the invention of claims 9 to 10 is an electron source using a large number of the above-mentioned surface conduction electron-emitting devices, and the invention of claim 13 is a method of manufacturing one of the electron sources, which is a matrix wiring. When one is the X-direction wiring and the other is the Y-direction wiring, the Y-direction wiring is commonly connected and connected to one pole of the voltage applying means, and the X-direction wiring is sequentially connected to the other pole of the voltage applying means. Then, when a voltage is applied to the conductive thin film for each element connected to the same X-direction wiring and a voltage is applied to the second and subsequent thin films, the voltage is applied to the thin film of the previous layer. It is characterized in that the X-direction wiring end on the opposite side is connected to the voltage applying means.

【0018】また請求項14及び15は上記電子源を用
いてなる画像形成装置に関する発明である。
The fourteenth and fifteenth aspects are inventions relating to an image forming apparatus using the electron source.

【0019】上記のように、本発明は、新規な表面伝導
型電子放出素子、複数の表面伝導型電子放出素子を用い
た電子源、これを用いた画像形成装置及びこれらの製法
に係るもので、各発明の構成及び作用を以下に更に説明
する。
As described above, the present invention relates to a novel surface conduction electron-emitting device, an electron source using a plurality of surface conduction electron-emitting devices, an image forming apparatus using the same, and manufacturing methods thereof. The configuration and operation of each invention will be further described below.

【0020】表面伝導型電子放出素子には平面型と垂直
型があり、本発明についてはいずれの表面伝導型電子放
出素子でも構成することができる。先ず、平面型表面伝
導型電子放出素子の基本的な構成について説明する。
Surface-conduction type electron-emitting devices are classified into a flat type and a vertical type, and any surface-conduction type electron-emitting device can be constructed in the present invention. First, the basic structure of the planar surface conduction electron-emitting device will be described.

【0021】図1(a)、(b)は、平面型表面伝導型
電子放出素子の基本的な構成を示す構成図である。
1 (a) and 1 (b) are configuration diagrams showing the basic configuration of a planar surface conduction electron-emitting device.

【0022】図1において1は基板、2及び2’は素子
電極、3は第1の導電性薄膜、4は第2の導電性薄膜、
5は亀裂である。
In FIG. 1, 1 is a substrate, 2 and 2'are device electrodes, 3 is a first conductive thin film, 4 is a second conductive thin film,
5 is a crack.

【0023】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。
The substrate 1 is, for example, quartz glass or Na.
Examples thereof include glass having a reduced content of impurities such as blue glass, soda lime glass, a laminated body obtained by laminating SiO 2 on soda lime glass by a sputtering method, and ceramics such as alumina.

【0024】対向する素子電極2,2’の材料として
は、一般的導体材料が用いられ、例えばNi、Cr、A
u、Mo、W、Pt、Ti、Al、Cu、Pd等の金属
あるいは合金及びPd、Ag、Au、RuO2 、Pd−
Ag等の金属あるいは金属酸化物とガラス等から構成さ
れる印刷導体、In23 −SnO2 等の透明導電体及
びポリシリコン等の半導体導体材料等から適宜選択され
る。
As a material for the device electrodes 2 and 2'which face each other, a general conductor material is used, for example, Ni, Cr, A.
Metals or alloys such as u, Mo, W, Pt, Ti, Al, Cu, Pd and Pd, Ag, Au, RuO 2 , Pd-
It is appropriately selected from a printed conductor composed of a metal such as Ag or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor conductor material such as polysilicon.

【0025】素子電極間隔L、素子電極長さW、導電性
薄膜34の形状等は、応用される形態等によって設計さ
れる。
The element electrode spacing L, the element electrode length W, the shape of the conductive thin film 34, etc. are designed according to the applied form.

【0026】素子電極間隔Lは、数百Å〜数百μmであ
ることが好ましく、より好ましくは、素子電極2,2’
間に印加する電圧と電子放出し得る電界強度等により、
数μm〜数十μmである。
The device electrode spacing L is preferably several hundred Å to several hundred μm, more preferably the device electrodes 2, 2 '.
Depending on the voltage applied between and the electric field strength that can emit electrons,
It is several μm to several tens of μm.

【0027】素子電極長さWは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数μm〜数百μmであ
り、また素子電極厚dは、数百Å〜数μmである。
The device electrode length W is preferably several μm to several hundreds μm, and the device electrode thickness d is several hundred Å to several μm in consideration of the resistance value of the electrodes and electron emission characteristics.

【0028】導電性薄膜3,4は、良好な電子放出特性
を得るためには、微粒子で構成された微粒子膜であるこ
とが特に好ましく、その膜厚は、素子電極2,2’への
ステップカバレージ、素子電極2,2’間の抵抗値及び
後述するフォーミング条件等によって適宜選択される。
この導電性薄膜3,4の膜厚は、両者を合わせて、好ま
しくは数Å〜数千Åで、特に好ましくは10Å〜500
Åであり、その抵抗値は、103 〜107 Ω/□のシー
ト抵抗値である。
The conductive thin films 3 and 4 are particularly preferably a fine particle film composed of fine particles in order to obtain good electron emission characteristics. It is appropriately selected depending on the coverage, the resistance value between the element electrodes 2 and 2 ′, the forming condition described later, and the like.
The thickness of the electroconductive thin films 3 and 4 is preferably several Å to several thousand Å, particularly preferably 10 Å to 500 in total.
Å, and the resistance value is a sheet resistance value of 10 3 to 10 7 Ω / □.

【0029】導電性薄膜3,4を構成する材料として
は、PdO,Pdあるいはこれらの混合体が好ましく用
いられるが、この他にもAu蒸着膜、SnO2 スパッタ
膜などの導電性膜を好適に用いることができる。
PdO, Pd or a mixture thereof is preferably used as a material for forming the conductive thin films 3 and 4, but in addition to this, a conductive film such as an Au vapor deposition film or a SnO 2 sputtered film is preferably used. Can be used.

【0030】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜をさす。微
粒子膜である場合、微粒子の粒径は、数Å〜数千Åであ
ることが好ましく、特に好ましくは10Å〜200Åで
ある。
The fine particle film is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state where the fine particles are dispersed and arranged but also in a state where the fine particles are adjacent to each other or overlap each other (island shape). Including). In the case of a fine particle film, the particle diameter of the fine particles is preferably several Å to several thousand Å, particularly preferably 10 Å to 200 Å.

【0031】次に、垂直型表面伝導型電子放出素子の基
本的な構成について説明する。
Next, the basic structure of the vertical surface conduction electron-emitting device will be described.

【0032】図1(c)は、垂直型表面伝導型電子放出
素子の基本的な構成を示す構成図で、図中6は段差形成
部材で、その他図1(a)、(b)と同じ符号は同じ部
材を示すものである。
FIG. 1C is a structural view showing the basic structure of a vertical surface conduction electron-emitting device, in which 6 is a step forming member, and is otherwise the same as in FIGS. 1A and 1B. The reference numerals indicate the same members.

【0033】基板1、素子電極2,2’、導電性薄膜
3,4は、前述した平面型表面伝導型電子放出素子と同
様の材料で構成されたものである。
The substrate 1, the device electrodes 2, 2 ', and the conductive thin films 3, 4 are made of the same material as that of the above-mentioned planar surface conduction electron-emitting device.

【0034】段差形成部材6は、例えば真空蒸着法、印
刷法、スパッタ法等で付設されたSiO2 等の絶縁性材
料で構成されたものである。この段差形成部材6の膜厚
は、先に述べた平面型表面伝導型電子放出素子の素子電
極間隔L(図1(b)参照)に対応するもので、段差形
成部材6の作製法や素子電極2,2’間に印加する電圧
と電子放出し得る電界強度等により設定されるが、好ま
しくは数百Å〜数十μmであり、特に好ましくは数百Å
〜数μmである。
The step forming member 6 is made of an insulating material such as SiO 2 provided by, for example, a vacuum vapor deposition method, a printing method, a sputtering method or the like. The film thickness of the step forming member 6 corresponds to the element electrode spacing L (see FIG. 1B) of the above-mentioned planar surface conduction electron-emitting device. It is set by the voltage applied between the electrodes 2 and 2'and the electric field strength capable of emitting electrons, but is preferably several hundred Å to several tens of μm, particularly preferably several hundred Å
~ Several μm.

【0035】尚、以下の説明は、上述の平面型表面伝導
型電子放出素子と垂直型表面伝導型電子放出素子の内、
平面型を例にして説明するが、平面型表面伝導型電子放
出素子に代えて垂直型表面伝導型電子放出素子としても
よい。
The following description is based on the above-mentioned planar surface conduction electron-emitting device and vertical surface conduction electron-emitting device.
A plane type will be described as an example, but a vertical type surface conduction electron-emitting device may be used instead of the plane type surface conduction electron-emitting device.

【0036】表面伝導型電子放出素子の製法としては様
々な方法が考えられるが、その一例を図2に基づいて説
明する。尚、図2において図1と同じ符号は同じ部材を
示すものである。
Various methods are conceivable as a method of manufacturing the surface conduction electron-emitting device, one example of which will be described with reference to FIG. In FIG. 2, the same reference numerals as those in FIG. 1 denote the same members.

【0037】(A)基板1を洗剤、純水及び有機溶剤に
より十分に洗浄した後、真空蒸着法、スパッタ法等によ
り素子電極材料を堆積させた後、フォトリソグラフィー
技術により基板1の面上に素子電極2,2’を形成する
(図2(a))。
(A) After thoroughly cleaning the substrate 1 with a detergent, pure water and an organic solvent, after depositing a device electrode material by a vacuum deposition method, a sputtering method or the like, a photolithography technique is applied to the surface of the substrate 1. Element electrodes 2 and 2'are formed (FIG. 2A).

【0038】(B)素子電極2,2’を設けた基板1上
に有機金属溶液を塗布して放置することにより、素子電
極2と素子電極2’間を連絡して有機金属薄膜を形成す
る。尚、有機金属溶液とは、前述の導電性薄膜3,4の
構成材料の金属を主元素とする有機化合物の溶液であ
る。この後、有機金属薄膜を加熱焼成処理し、リフトオ
フ、エッチング等によりパターニングされた第1の導電
性薄膜3を形成する(図2(b))。尚、ここでは、有
機金属溶液の塗布法により説明したが、これに限ること
なく、例えば真空蒸着法、スパッタ法、化学的気相堆積
法、分散塗布法、ディッピング法、スピンナー法等によ
って有機金属膜を形成することもできる。
(B) By coating an organic metal solution on the substrate 1 provided with the element electrodes 2 and 2'and leaving it to stand, the element electrodes 2 and 2'are connected to each other to form an organic metal thin film. . The organic metal solution is a solution of an organic compound whose main element is the metal of the above-mentioned conductive thin films 3 and 4. Then, the organic metal thin film is heated and baked to form the first conductive thin film 3 patterned by lift-off, etching, etc. (FIG. 2B). In addition, although the description has been given here by using the coating method of the organic metal solution, the present invention is not limited to this, and for example, a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like can be used. A film can also be formed.

【0039】(C)続いて、第1の導電性薄膜3にフォ
ーミングと呼ばれる通電処理を施す。素子電極2,2’
間に、不図示の電源より通電すると、導電性薄膜3に第
1の亀裂22が形成される。
(C) Subsequently, the first conductive thin film 3 is subjected to an energization process called forming. Element electrodes 2, 2 '
In the meantime, when electricity is applied from a power source (not shown), the first crack 22 is formed in the conductive thin film 3.

【0040】この時のフォーミングの電圧波形の例を図
3に示す。
FIG. 3 shows an example of the voltage waveform of forming at this time.

【0041】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図3(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図3(b))とがあ
る。
The voltage waveform is particularly preferably a pulse waveform,
There are a case where a voltage pulse whose pulse peak value is a constant voltage is continuously applied (FIG. 3A), and a case where a voltage pulse is applied while increasing the pulse peak value (FIG. 3B).

【0042】まず、パルス波高値を定電圧とした場合に
ついて図3(a)で説明する。
First, the case where the pulse peak value is a constant voltage will be described with reference to FIG.

【0043】図3(a)におけるT1 及びT2 は電圧波
形のパルス幅とパルス間隔であり、例えば、T1 を1μ
sec〜10msec、T2 を10μsec〜100m
secとし、波高値(フォーミング時のピーク電圧)を
前述した表面伝導型電子放出素子の形態に応じて適宜選
択して、適当な真空度の真空雰囲気下で、数秒から数十
分印加する。尚、印加する電圧波形は、図示される三角
波に限定されるものではなく、矩形波等の所望の波形を
用いることができる。
In FIG. 3A, T 1 and T 2 are the pulse width and pulse interval of the voltage waveform, for example, T 1 is 1 μm.
sec to 10 msec, T 2 10 μsec to 100 m
csec, the peak value (peak voltage during forming) is appropriately selected according to the form of the surface conduction electron-emitting device described above, and is applied for several seconds to several tens of minutes in a vacuum atmosphere with an appropriate degree of vacuum. The voltage waveform to be applied is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave can be used.

【0044】(D)更に、第1の導電性薄膜3及び第1
の亀裂22上に上記(B)の工程を繰り返して第2の導
電性薄膜4を形成し(図2(d))、(C)の工程を施
して第2の亀裂23を形成する。
(D) Furthermore, the first conductive thin film 3 and the first
The step (B) is repeated on the crack 22 to form the second conductive thin film 4 (FIG. 2D), and the step (C) is performed to form the second crack 23.

【0045】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。
The basic characteristics of the surface conduction electron-emitting device thus obtained will be described below.

【0046】図4は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。
FIG. 4 is a schematic block diagram showing an example of a measurement / evaluation system for measuring the electron emission characteristics of the surface conduction electron-emitting device. First, this measurement / evaluation system will be described.

【0047】図4において、図1と同じ符号は同じ部材
を示す。また、41は素子に素子電圧Vfを印加するた
めの電源、40は素子電極2,2’間の導電性薄膜3,
4を流れる素子電流Ifを測定するための電流計、44
は放出電流Ieを捕捉するためのアノード電極、43は
アノード電極44に電圧を印加するための高圧電源、4
2は放出電流Ieを測定するための電流計、45は真空
装置、46は排気ポンプである。
4, the same reference numerals as those in FIG. 1 indicate the same members. Further, 41 is a power source for applying a device voltage V f to the device, 40 is a conductive thin film 3 between the device electrodes 2 and 2 ′.
An ammeter for measuring a device current I f flowing through 4, 44
Is an anode electrode for capturing the emission current I e , 43 is a high voltage power source for applying a voltage to the anode electrode 44, 4
2 is an ammeter for measuring the emission current I e , 45 is a vacuum device, and 46 is an exhaust pump.

【0048】SCE及びアノード電極44等は真空装置
45内に配置され、この真空装置45には不図示の真空
計等の必要な機器が具備されていて、所望の真空下でS
CEの測定評価ができるようになっている。
The SCE, the anode electrode 44, etc. are arranged in a vacuum device 45, and this vacuum device 45 is equipped with necessary equipment such as a vacuum gauge (not shown), and S under a desired vacuum.
The CE can be measured and evaluated.

【0049】排気ポンプ46は、ターボポンプ、ロタリ
ーポンプ等からなる通常の高真空装置系と、イオンポン
プ等からなる超高真空装置系とから構成されている。ま
た、真空装置45全体及びSCEの基板1は、ヒーター
により200℃程度まで加熱できるようになっている。
The exhaust pump 46 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultra high vacuum system including an ion pump. The entire vacuum device 45 and the substrate 1 of the SCE can be heated up to about 200 ° C. by a heater.

【0050】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノード電極44の電圧を
1kV〜10kVとし、アノード電極44と表面伝導型
電子放出素子の距離Hを2〜8mmとして通常は、測定
する。
The basic characteristics of the surface conduction electron-emitting device described below are that the voltage of the anode electrode 44 of the above measurement and evaluation system is 1 kV to 10 kV, and the distance H between the anode electrode 44 and the surface conduction electron-emitting device is 2 to 8 mm. As usually measured.

【0051】まず、放出電流Ie 及び素子電流If と、
素子電圧Vf との関係の典型的な例を図5に示す。尚、
図5において、放出電流Ie は素子電流If に比べて著
しく小さいので、任意単位で示されている。
First, the emission current I e and the device current I f ,
A typical example of the relationship with the device voltage V f is shown in FIG. still,
In FIG. 5, the emission current I e is markedly smaller than the device current I f, and therefore is shown in arbitrary units.

【0052】図5から明らかなように、表面伝導型電子
放出素子は、放出電流Ie に対する次の3つの特徴的特
性を有する。
As is apparent from FIG. 5, the surface conduction electron-emitting device has the following three characteristic characteristics with respect to the emission current I e .

【0053】まず第1に、表面伝導型電子放出素子はあ
る電圧(しきい値電圧と呼ぶ:図5中のVth)以上の素
子電圧Vf を印加すると急激に放出電流Ie が増加し、
一方しきい値電圧Vth以下では放出電流Ie が殆ど検出
されない。即ち、放出電流Ie に対する明確なしきい値
電圧Vthを持った非線形素子である。
First of all, in the surface conduction electron-emitting device, when a device voltage V f higher than a certain voltage (called threshold voltage: V th in FIG. 5) is applied, the emission current I e rapidly increases. ,
On the other hand, at the threshold voltage V th or less, the emission current I e is hardly detected. That is, it is a non-linear element having a clear threshold voltage V th with respect to the emission current I e .

【0054】第2に、放出電流Ie が素子電圧Vf に対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ie は素子電圧Vf で制御できる。
Secondly, since the emission current I e has a characteristic (called MI characteristic) that the emission current I e monotonically increases with respect to the element voltage V f , the emission current I e can be controlled by the element voltage V f .

【0055】第3に、アノード電極44(図4参照)に
捕捉される放出電荷は、素子電圧Vf を印加する時間に
依存する。即ち、アノード電極44に捕捉される電荷量
は、素子電圧Vf を印加する時間により制御できる。
Thirdly, the emitted charges trapped in the anode electrode 44 (see FIG. 4) depend on the time for applying the device voltage V f . That is, the amount of charge captured by the anode electrode 44 can be controlled by the time for which the device voltage V f is applied.

【0056】放出電流Ie が素子電圧Vf に対してMI
特性を有すると同時に、素子電流If も素子電圧Vf
対してMI特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図5の実線で示す特性で
ある。一方、図5に破線で示すように、素子電流If
素子電圧Vf に対して電圧制御型負性抵抗特性(VCN
R特性と呼ぶ)を示す場合もある。いずれの特性を示す
かは、表面伝導型電子放出素子の製法及び測定時の測定
条件等に依存する。但し、素子電流If が素子電圧Vf
に対してVCNR特性を有する表面伝導型電子放出素子
でも、放出電流Ie は素子電圧Vf に対してMI特性を
有する。
The emission current I e is MI with respect to the device voltage V f .
At the same time having a characteristic, it may have a MI characteristic with respect to the device current I f also the device voltage V f. An example of the characteristics of such a surface conduction electron-emitting device is the characteristics shown by the solid line in FIG. On the other hand, as indicated by the broken line in FIG. 5, the device current If is different from the device voltage Vf in the voltage controlled negative resistance characteristic (VCN).
R characteristics). Which characteristic is exhibited depends on the manufacturing method of the surface conduction electron-emitting device and the measurement conditions at the time of measurement. However, the element current I f is equal to the element voltage V f
On the other hand, even in the surface conduction electron-emitting device having the VCNR characteristic, the emission current I e has the MI characteristic with respect to the device voltage V f .

【0057】従来の表面伝導型電子放出素子の亀裂の形
態を走査電子顕微鏡で観察すると、亀裂の幅は狭い部分
から広い部分まで、交錯しながらつながっている。亀裂
の幅に依存して局所的な電子放出量、電流量は様々に変
化するものと考えられる。
When observing the morphology of cracks in the conventional surface conduction electron-emitting device with a scanning electron microscope, the cracks are connected from the narrow portion to the wide portion while intersecting each other. It is considered that the local electron emission amount and current amount change variously depending on the width of the crack.

【0058】本発明の表面伝導型電子放出素子において
は、第1の導電性薄膜の亀裂の広い場所では、第2の導
電性薄膜の通電処理の際、抵抗が大きくなっているため
電流が集中しない。むしろ第1層の亀裂の小さい場所に
電流が集中してここから亀裂が進行し始める。このた
め、第2の亀裂形成が終了すると均一な狭い亀裂がで
き、電子放出に寄与する部分が増加し、好ましい特性が
得られるものと思われる。
In the surface conduction electron-emitting device of the present invention, the current is concentrated at the location where the crack of the first conductive thin film is wide because the resistance becomes large during the energization treatment of the second conductive thin film. do not do. Rather, the electric current concentrates on a small crack in the first layer and the crack starts to propagate from here. Therefore, it is considered that when the formation of the second crack is completed, a uniform narrow crack is formed, the portion contributing to electron emission is increased, and preferable characteristics are obtained.

【0059】また、本発明の表面伝導型電子放出素子で
は、第2の導電性薄膜の膜厚を第1の導電性薄膜よりも
小さくすることにより、第2の亀裂形成の際に発生する
ジュール熱が小さくなり、第1の導電性薄膜への熱的ダ
メージを低減させ、該熱的ダメージにより最初に形成さ
れた亀裂が広がるのを防ぐ効果がある。
Further, in the surface conduction electron-emitting device of the present invention, the thickness of the second conductive thin film is made smaller than that of the first conductive thin film, so that the joules generated when the second crack is formed. The heat is reduced, the thermal damage to the first conductive thin film is reduced, and the cracks initially formed by the thermal damage are prevented from spreading.

【0060】また、表面伝導型電子放出素子の用途によ
っては第2の導電性薄膜のパターニングを省略すること
ができる。この場合、第2の導電性薄膜の膜厚が薄く電
気抵抗が大きいため、電流は第1の導電性薄膜のある部
分に集中し、他の部分に流れるリーク電流はあまり大き
くならない。
Depending on the use of the surface conduction electron-emitting device, the patterning of the second conductive thin film can be omitted. In this case, since the thickness of the second conductive thin film is thin and the electric resistance is large, the current concentrates on a portion where the first conductive thin film exists, and the leak current flowing to other portions does not become so large.

【0061】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。
Next, the arrangement of the surface conduction electron-emitting devices in the electron source of the present invention will be described.

【0062】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、m本のX方向配線の上にn本のY方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に夫々X方向配線、Y方向配線
を接続した配置方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。
As a method of arranging the surface conduction electron-emitting devices in the electron source of the present invention, in addition to the ladder arrangement as described in the section of the prior art, n Ys on m X-direction wirings are arranged. There is an arrangement method in which directional wirings are provided via an interlayer insulating layer and an X-direction wiring and a Y-direction wiring are connected to a pair of device electrodes of a surface conduction electron-emitting device, respectively. This is hereinafter referred to as a simple matrix arrangement. First, this simple matrix arrangement will be described in detail.

【0063】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された表面伝導型電
子放出素子における放出電子は、しきい値電圧を超える
電圧では、対向する素子電極間に印加するパルス状電圧
の波高値とパルス幅で制御できる。一方、しきい値電圧
以下では殆ど電子は放出されない。従って、多数の表面
伝導型電子放出素子を配置した場合においても、個々の
素子に上記パルス状電圧を適宜印加すれば、入力信号に
応じて表面伝導型電子放出素子を選択し、その電子放出
量が制御でき、単純なマトリクス配線だけで個別の表面
伝導型電子放出素子を選択して独立に駆動可能となる。
According to the basic characteristics of the surface conduction electron-emitting device described above, the emitted electrons in the surface conduction electron-emitting device arranged in the simple matrix are between the opposing device electrodes at a voltage exceeding the threshold voltage. It can be controlled by the peak value and pulse width of the applied pulsed voltage. On the other hand, almost no electrons are emitted below the threshold voltage. Therefore, even when a large number of surface conduction electron-emitting devices are arranged, if the pulsed voltage is appropriately applied to each device, the surface conduction electron-emitting device is selected according to the input signal and the electron emission amount thereof is selected. Can be controlled, and individual surface conduction electron-emitting devices can be selected and driven independently by simple matrix wiring.

【0064】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図6に基づいて更
に説明する。
The simple matrix arrangement is based on such a principle, and the structure of the electron source having the simple matrix arrangement, which is an example of the electron source of the present invention, will be further described with reference to FIG.

【0065】図6において基板1は既に説明したような
ガラス板等であり、この基板1上に配列された表面伝導
型電子放出素子104の個数及び形状は用途に応じて適
宜設定されるものである。
In FIG. 6, the substrate 1 is a glass plate or the like as already described, and the number and shape of the surface conduction electron-emitting devices 104 arranged on the substrate 1 are set appropriately according to the application. is there.

【0066】m本のX方向配線102は、夫々外部端子
x1,Dx2,……,Dxmを有するもので、基板1上に、
真空蒸着法、印刷法、スパッタ法等で形成した導電性金
属等である。また、多数の表面伝導型電子放出素子10
4にほぼ均等に電圧が供給されるように、材料、膜厚、
配線幅が設定されている。
The m wirings in the X direction 102 have external terminals D x1 , D x2 , ..., D xm , respectively.
It is a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. In addition, a large number of surface conduction electron-emitting devices 10
4 so that the voltage is supplied to the 4 substantially evenly, the material, the film thickness,
The wiring width is set.

【0067】n本のY方向配線103は、夫々外部端子
y1,Dy2,……,Dynを有するもので、X方向配線1
02と同様に作成される。
The n Y-direction wirings 103 have external terminals D y1 , D y2 , ..., D yn , respectively.
It is created in the same way as 02.

【0068】これらm本のX方向配線102とn本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
These m X-direction wirings 102 and n Y-wirings
An interlayer insulating layer (not shown) is provided between the directional wirings 103 and electrically separated to form a matrix wiring. In addition, both m and n are positive integers.

【0069】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。
The interlayer insulating layer (not shown) is SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-direction wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103.

【0070】更に、表面伝導型電子放出素子104の対
向する素子電極(不図示)が、m本のX方向配線102
と、n本のY方向配線103と、真空蒸着法、印刷法、
スパッタ法等で形成された導電性金属等からなる結線1
05によって電気的に接続されているものである。
Furthermore, the opposing device electrodes (not shown) of the surface conduction electron-emitting device 104 are m number of X-direction wirings 102.
, N Y-direction wirings 103, a vacuum deposition method, a printing method,
Connection 1 made of a conductive metal or the like formed by a sputtering method or the like
05 are electrically connected.

【0071】ここで、m本のX方向配線102と、n本
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、表面伝導型電子放出素子104
は、基板1或いは不図示の層間絶縁層上どちらに形成し
てもよい。
Here, the m X-direction wirings 102, the n Y-direction wirings 103, the connecting wires 105, and the opposing element electrodes may have the same or partial constituent elements. Further, they may be different from each other, and are appropriately selected from the above-mentioned material of the element electrode and the like. Wirings to these element electrodes may be collectively referred to as element electrodes when the same material as the element electrodes is used. In addition, the surface conduction electron-emitting device 104
May be formed either on the substrate 1 or on an interlayer insulating layer (not shown).

【0072】また、詳しくは後述するが、前記X方向配
線102には、X方向に配列された表面伝導型電子放出
素子104の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。
Further, as will be described later in detail, a scanning signal is applied to the X-direction wiring 102 in order to scan the rows of the surface conduction electron-emitting devices 104 arranged in the X-direction according to an input signal. A scanning signal applying means (not shown) is electrically connected.

【0073】一方、Y方向配線103には、Y方向に配
列された表面伝導型電子放出素子104の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号発生手段が電気的に接続されている。更
に、各表面伝導型電子放出素子104に印加される駆動
電圧は、当該表面伝導型電子放出素子104に印加され
る走査信号と変調信号の差電圧として供給されるもので
ある。
On the other hand, a modulation signal (not shown) is applied to the Y-direction wiring 103 in order to modulate each row of the surface conduction electron-emitting devices 104 arranged in the Y-direction according to an input signal. The signal generating means is electrically connected. Further, the drive voltage applied to each surface conduction electron-emitting device 104 is supplied as a difference voltage between the scanning signal and the modulation signal applied to the surface conduction electron-emitting device 104.

【0074】本発明の電子源の製造方法の特徴は、上記
単純マトリクス配列の電子源のフォーミングにおいて、
第1の導電性薄膜のフォーミング工程と、第2の導電性
薄膜のフォーミング工程とで、電源に接続するX方向配
線の端部を変えることにある。
The feature of the method of manufacturing an electron source of the present invention is that in forming the electron source of the simple matrix arrangement described above,
The end of the X-direction wiring connected to the power supply is changed in the forming process of the first conductive thin film and the forming process of the second conductive thin film.

【0075】図7を用いて具体的に説明する。This will be specifically described with reference to FIG.

【0076】図7中、72はパルス発生器で正極はX方
向配線の一端に接続されており、負極はシャント抵抗7
3を介してグランドに落とされ、Y方向配線103は共
通電極を介してグランドに落とされている。その他図6
と同じ符号は同じ部材を示している。
In FIG. 7, 72 is a pulse generator, the positive electrode of which is connected to one end of the X-direction wiring, and the negative electrode of which is the shunt resistor 7.
3 to the ground, and the Y-direction wiring 103 to the ground via the common electrode. Other Figure 6
The same reference numerals as indicate the same members.

【0077】前記表面伝導型電子放出素子の製造例で述
べたように、先ず第1の導電性薄膜を形成した後、上記
配線状態で該薄膜のフォーミング処理を行なう。次に第
2の導電性薄膜を形成し、1回目のフォーミングとは反
対側(即ち右手側)のX方向配線端部にパルス発生器7
2を接続しフォーミングを行なう。
As described in the manufacturing example of the surface conduction electron-emitting device, first, the first conductive thin film is formed, and then the forming process of the thin film is performed in the wiring state. Next, a second conductive thin film is formed, and a pulse generator 7 is provided at the X-direction wiring end on the side opposite to the first forming (that is, on the right-hand side).
2 is connected and forming is performed.

【0078】多数個の表面伝導型電子放出素子を配置し
てなる電子源では、Y方向配線を共通に接続し、X方向
廃線後とにフォーミング工程を行なうと、X方向配線の
持つ抵抗により、電流供給端から遠い素子ほど、該素子
に係る実効電圧が低下する。このため、電流供給端に近
い側の素子から亀裂が形成され、供給する電圧を徐々に
上昇させるに伴って、次の素子へと順に亀裂形成が進行
する。
In an electron source in which a large number of surface conduction electron-emitting devices are arranged, when the Y-direction wiring is connected in common and the forming process is performed after the X-direction waste wire, the resistance of the X-direction wiring causes As the element is farther from the current supply end, the effective voltage of the element decreases. Therefore, a crack is formed from the element on the side closer to the current supply end, and as the voltage to be supplied is gradually increased, the crack formation progresses in order to the next element.

【0079】亀裂の形成された素子は抵抗が高くなり電
流が流れなくなるため、亀裂形成がある程度進むとX方
向配線に流入する電流は減少し、配線抵抗による電圧低
下は小さくなる。このため、電流供給端と逆の端に近い
素子にかかる実効電圧は急激に上昇し始め、供給電力が
亀裂形成のための閾値を一気に超えて過剰電力が投入さ
れ、亀裂幅が広くなる。その結果、電流供給端と反対側
の素子では電子放出量が小さくなり、輝度が低くなって
しまい、両端で輝度が異なるという現象が生じる。
Since the element in which a crack is formed has a high resistance and no current flows, the current flowing into the X-direction wiring decreases when the crack formation progresses to some extent, and the voltage drop due to the wiring resistance becomes small. For this reason, the effective voltage applied to the element near the end opposite to the current supply end begins to rise rapidly, the supply power exceeds the threshold value for crack formation all at once, excess power is input, and the crack width widens. As a result, in the element on the side opposite to the current supply end, the amount of electron emission becomes small, the brightness becomes low, and there occurs a phenomenon that the brightness is different at both ends.

【0080】一方、本発明の電子源では、先ず第1の亀
裂を形成した段階では上記両端での電子放出量に差を生
じた状態であるが、更に第2の導電性薄膜を形成し、電
流供給端を反対側に代えて通電処理する。この時、2回
目の電流供給端に近い素子では1回目の亀裂幅が広く抵
抗が大きく、遠い素子では1回目の亀裂幅が狭いため抵
抗が小さくなっている。従って、亀裂形成の進行に伴
う、電流供給端から遠い素子への電力過剰供給の傾向が
緩和され、結果として均一性が向上するものと思われ
る。
On the other hand, in the electron source of the present invention, although there is a difference in the amount of electron emission at the both ends at the stage of forming the first crack, a second conductive thin film is further formed, The energization process is performed by replacing the current supply end with the opposite side. At this time, in the element near the second current supply end, the first crack width is wide and the resistance is large, and in the distant element, the first crack width is narrow and the resistance is small. Therefore, it is considered that the tendency of excessive power supply to the element far from the current supply end is alleviated with the progress of crack formation, and as a result, the uniformity is improved.

【0081】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図8〜図10を用いて説明する。尚、図8は表示パ
ネル201の基本構成図であり、図9は蛍光膜114を
示す図であり、図10は図8の表示パネル201で、N
TSC方式のテレビ信号に応じてテレビジョン表示を行
うための駆動回路の一例を示すブロック図である。
Next, an example of the image forming apparatus of the present invention using the electron source of the present invention having the above simple matrix arrangement will be described with reference to FIGS. Note that FIG. 8 is a basic configuration diagram of the display panel 201, FIG. 9 is a diagram showing the fluorescent film 114, and FIG. 10 is the display panel 201 of FIG.
It is a block diagram showing an example of a drive circuit for performing a television display according to a television signal of a TSC system.

【0082】図8において、1は上述のようにして表面
伝導型電子放出素子を配置した電子源の基板、111は
基板1を固定したリアプレート、116はガラス基板1
13の内面に蛍光膜114とメタルバック115等が形
成されたフェースプレート、112は支持枠であり、リ
アプレート111、支持枠112及びフェースプレート
116にフリットガラス等を塗布し、大気中あるいは窒
素中で、400〜500℃で10分以上焼成することで
封着して外囲器118を構成している。
In FIG. 8, 1 is a substrate of an electron source in which the surface conduction electron-emitting devices are arranged as described above, 111 is a rear plate to which the substrate 1 is fixed, and 116 is a glass substrate 1.
A face plate having a fluorescent film 114, a metal back 115 and the like formed on the inner surface of 13 and a support frame 112. Frit glass or the like is applied to the rear plate 111, the support frame 112, and the face plate 116, and the atmosphere or nitrogen is used. Then, the envelope 118 is configured by sealing by baking at 400 to 500 ° C. for 10 minutes or more.

【0083】図8において、102、103は、表面伝
導型電子放出素子104の一対の素子電極2,2’と接
続されたX方向配線及びY方向配線で、夫々外部端子D
x1〜Dxm,Dy1〜Dynを有している。
In FIG. 8, reference numerals 102 and 103 denote X-direction wiring and Y-direction wiring connected to the pair of device electrodes 2 and 2'of the surface conduction electron-emitting device 104, respectively.
It has x1 to D xm and D y1 to D yn .

【0084】外囲器118は、上述の如く、フェースー
プレート116、支持枠112、リアプレート111で
構成されている。しかし、リアプレート111は主に基
板1の強度を補強する目的で設けられるものであり、基
板1自体で十分な強度を持つ場合は別体のリアプレート
111は不要で、基板1に直接支持枠112を封着し、
フェースプレート116、支持枠112、基板1にて外
囲器118を構成してもよい。また、フェースプレート
116、リアプレート111の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器118とすることもでき
る。
The envelope 118 is composed of the face plate 116, the support frame 112 and the rear plate 111 as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1, and when the substrate 1 itself has sufficient strength, the separate rear plate 111 is not necessary, and the rear plate 111 is directly supported on the substrate 1. 112 is sealed,
The envelope 118 may be composed of the face plate 116, the support frame 112, and the substrate 1. Further, by further installing a support body (not shown) called a spacer between the face plate 116 and the rear plate 111, it is possible to form the envelope 118 having sufficient strength against atmospheric pressure.

【0085】蛍光膜114は、モノクロームの場合は蛍
光体122のみからなるが、カラーの蛍光膜114の場
合は、蛍光体122の配列により、ブラックストライプ
(図9(a))あるいはブラックマトリクス(図9
(b))等と呼ばれる黒色導伝材121と蛍光体122
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体122間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜114におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材121の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。
In the case of monochrome, the fluorescent film 114 is composed of only the phosphor 122, but in the case of the color fluorescent film 114, depending on the arrangement of the phosphors 122, a black stripe (FIG. 9A) or a black matrix (FIG. 9) is used. 9
(B)) Black conductive material 121 and phosphor 122, etc.
Composed of and. The purpose of providing the black stripes and the black matrix is to make the color mixture, etc., inconspicuous by making the coating portions between the phosphors 122 of the three primary colors necessary for color display black, and to reflect external light on the phosphor film 114. This is to suppress the decrease in contrast due to. As the material of the black conductive material 121, not only a commonly used material containing graphite as a main component, but also another material may be used as long as it is conductive and has little light transmission and reflection. it can.

【0086】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。
As a method for applying the phosphor 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.

【0087】また、図8に示されるように、蛍光膜11
4の内面側には通常メタルバック115が設けられる。
メタルバック115の目的は、蛍光体122(図9参
照)の発光のうち内面側への光をガラス基板113側へ
鏡面反射することにより輝度を向上すること、電子ビー
ム加速電圧を印加するための電極として作用すること、
外囲器118内で発生した負イオンの衝突によるダメー
ジからの蛍光体122の保護等である。メタルバック1
15は、蛍光膜114の作製後、蛍光膜114の内面側
表面の平滑化処理(通常フィルミングと呼ばれる)を行
い、その後Alを真空蒸着等で堆積することで作製でき
る。
Further, as shown in FIG.
A metal back 115 is usually provided on the inner surface side of 4.
The purpose of the metal back 115 is to improve the brightness by specularly reflecting the light to the inner surface side of the light emission of the phosphor 122 (see FIG. 9) to the glass substrate 113 side, and to apply an electron beam acceleration voltage. Acting as an electrode,
For example, protection of the phosphor 122 from damage due to collision of negative ions generated in the envelope 118. Metal back 1
15 can be manufactured by performing smoothing processing (usually called filming) on the inner surface of the fluorescent film 114 after manufacturing the fluorescent film 114, and then depositing Al by vacuum evaporation or the like.

【0088】フェースプレート116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
The face plate 116 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114.

【0089】前述の封着を行う際、カラーの場合は各色
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行なう
必要がある。
At the time of performing the above-mentioned sealing, in the case of a color, the phosphors 122 of the respective colors have to correspond to the surface conduction electron-emitting devices 104, so that it is necessary to perform sufficient alignment.

【0090】外囲器118内は、不図示の排気管を通
じ、10-7torr程度の真空度にされ、封止される。
また、外囲器118の封止を行う直前あるいは封止後
に、ゲッター処理を行うこともある。これは、外囲器1
18内の所定の位置に配置したゲッター(不図示)を加
熱し、蒸着膜を形成する処理である。ゲッターは通常B
a等が主成分であり、該蒸着膜の吸着作用により、例え
ば1×10-5〜1×10-7torrの真空度を維持する
ためのものである。
The inside of the envelope 118 is sealed through a vacuum degree of about 10 −7 torr through an exhaust pipe (not shown).
Also, the getter process may be performed immediately before or after the envelope 118 is sealed. This is the envelope 1
It is a process of heating a getter (not shown) arranged at a predetermined position in 18 to form a vapor deposition film. Getter is usually B
The main component is a and the like, and is for maintaining a vacuum degree of, for example, 1 × 10 −5 to 1 × 10 −7 torr by the adsorption action of the vapor deposition film.

【0091】上述の表示パネル201は、例えば図10
に示されるような駆動回路で駆動することができる。
尚、図10において、201は表示パネル、202は走
査回路、203は制御回路、204はシフトレジスタ、
205はラインメモリ、206は同期信号分離回路、2
07は変調信号発生器、Vx 及びVa は直流電圧源であ
る。
The above-mentioned display panel 201 is shown in FIG.
It can be driven by a driving circuit as shown in FIG.
In FIG. 10, 201 is a display panel, 202 is a scanning circuit, 203 is a control circuit, 204 is a shift register,
205 is a line memory, 206 is a sync signal separation circuit, 2
Reference numeral 07 is a modulation signal generator, and V x and V a are DC voltage sources.

【0092】図10に示されるように、表示パネル20
1は、外部端子Dx1〜Dxm、外部端子Dy1〜Dyn及び高
圧端子Hvを介して外部の電気回路と接続されている。
この内、外部端子Dx1〜Dxmには前記表示パネル201
内に設けられている表面伝導型電子放出素子、即ちm行
n列の行列状にマトリクス配置された表面伝導型電子放
出素子群を1行(n素子ずつ)順次駆動して行くための
走査信号が印加される。
As shown in FIG. 10, the display panel 20
1 is connected to an external electric circuit via the external terminals D x1 to D xm , the external terminals D y1 to D yn, and the high voltage terminal Hv.
Of these, the external terminals D x1 to D xm are connected to the display panel 201.
A scanning signal for sequentially driving the surface conduction electron-emitting devices provided therein, that is, the group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns in one row (n elements at a time). Is applied.

【0093】一方、外部端子Dy1〜Dynには、前記走査
信号により選択された1行の各表面伝導型電子放出素子
の出力電子ビームを制御するための変調信号が印加され
る。また、高圧端子Hvには、直流電圧源Va より、例
えば10kVの直流電圧が供給される。これは表面伝導
型電子放出素子より出力される電子ビームに、蛍光体を
励起するのに十分なエネルギーを付与するための加速電
圧である。
On the other hand, a modulation signal for controlling the output electron beam of each surface conduction electron-emitting device of one row selected by the scanning signal is applied to the external terminals D y1 to D yn . Further, a DC voltage of, for example, 10 kV is supplied from the DC voltage source V a to the high voltage terminal Hv. This is an accelerating voltage for giving enough energy to excite the phosphor to the electron beam output from the surface conduction electron-emitting device.

【0094】走査回路202は、内部にm個のスイッチ
ング素子(図10中S1 〜Sm で模式的に示す)を備え
るもので、各スイッチング素子S1 〜Sm は、直流電圧
電源Vx の出力電圧もしくは0V(グランドレベル)の
いずれか一方を選択して、表示パネル201の外部端子
x1〜Dxmと電気的に接続するものである。各スイッチ
ング素子S1 〜Sm は、制御回路203が出力する制御
信号Tscanに基づいて動作するもので、実際には、例え
ばFETのようなスイッチング機能を有する素子を組み
合わせることにより容易に構成することが可能である。
The scanning circuit 202 is provided with m switching elements (schematically shown by S 1 to S m in FIG. 10) inside, and each switching element S 1 to S m is a DC voltage power supply V x. Output voltage or 0 V (ground level) is selected and electrically connected to the external terminals D x1 to D xm of the display panel 201. Each of the switching elements S 1 to S m operates based on the control signal T scan output from the control circuit 203, and in practice, is easily configured by combining elements having a switching function such as FETs. It is possible.

【0095】本例における前記直流電圧源Vx は、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。
The DC voltage source V x in this example is driven by a drive voltage applied to an unscanned surface conduction electron-emitting device based on the characteristics (threshold voltage) of the surface conduction electron-emitting device. It is set to output a constant voltage that is less than or equal to the threshold voltage.

【0096】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路206より送られる同期信号Tsync
基づいて、各部に対してTscan、Tsft 及びTmry の各
制御信号を発生する。
The control circuit 203 has a function of matching the operation of each part so that an appropriate display is performed based on an image signal input from the outside. Based on a synchronization signal T sync sent from a synchronization signal separation circuit 206 described below, control signals T scan , T sft, and T mry are generated for each unit.

【0097】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Tsyncとして図示する。一方、前記テレビ
信号から分離された画像の輝度信号成分を便宜上DAT
A信号と図示する。このDATA信号はシフトレジスタ
204に入力される。
The sync signal separation circuit 206 is a circuit for separating a sync signal component and a luminance signal component from an NTSC television signal input from the outside, and as is well known, a frequency separation (filter). If you use a circuit,
It can be easily constructed. Sync signal separation circuit 206
As is well known, the sync signal separated by is composed of a vertical sync signal and a horizontal sync signal. here,
For convenience of explanation, it is shown as T sync . Meanwhile, the luminance signal component of the image separated from the television signal is DAT for convenience.
A signal is illustrated. This DATA signal is input to the shift register 204.

【0098】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsft に基づいて作動
する。この制御信号Tsft は、シフトレジスタ204の
シフトクロックであると言い換えてもよい。また、シリ
アル/パラレル変換された画像1ライン分(表面伝導型
電子放出素子のn素子分の駆動データに相当する)のデ
ータは、Id1〜Idnのn個の並列信号として前記シフト
レジスタ204より出力される。
The shift register 204 is for converting the DATA signal serially input in time series into serial / parallel conversion for each line of the image, and based on the control signal T sft sent from the control circuit 203. Works. In other words, the control signal T sft is the shift clock of the shift register 204. The data of one line of the serial / parallel-converted image (corresponding to the driving data of n elements of the surface conduction electron-emitting device) is converted into n parallel signals I d1 to I dn as the shift register 204. Will be output.

【0099】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路203より送られる制御信号Tmry に従って適
宜Id1〜Idnの内容を記憶する。記憶された内容は、I
d'1 〜Id'n として出力され、変調信号発生器207に
入力される。
The line memory 205 is a storage device for storing data for one line of an image for a required time,
The contents of I d1 to I dn are appropriately stored according to the control signal T mry sent from the control circuit 203. The stored content is I
The signals are output as d'1 to I d'n and input to the modulation signal generator 207.

【0100】変調信号発生器207は、前記画像データ
d'1 〜Id'n の各々に応じて、表面伝導型電子放出素
子の各々を適切に駆動変調するための信号源で、その出
力信号は、端子Dy1〜Dynを通じて表示パネル201内
の表面伝導型電子放出素子に印加される。
The modulation signal generator 207 is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of the image data I d'1 to I d'n , and outputs the signal. The signal is applied to the surface conduction electron-emitting device in the display panel 201 through the terminals D y1 to D yn .

【0101】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては表
面伝導型電子放出素子への印加電圧の変化に応じて放出
電流も変化して行く。表面伝導型電子放出素子の材料、
構成、製造方法を変えることにより、しきい値電圧の値
や印加電圧に対する放出電流の変化度合いが変わる場合
もあるが、いずれにしても以下のことがいえる。
As described above, the surface conduction electron-emitting device has a clear threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. Further, for a voltage exceeding the threshold voltage, the emission current also changes according to the change in the voltage applied to the surface conduction electron-emitting device. Material of surface conduction electron-emitting device,
The value of the threshold voltage and the degree of change of the emission current with respect to the applied voltage may change by changing the configuration and the manufacturing method. In any case, the following can be said.

【0102】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第1には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第2には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。
That is, when a pulsed voltage is applied to the surface conduction electron-emitting device, no electron emission occurs even if a voltage below the threshold voltage is applied, but a voltage exceeding the threshold voltage is applied. If it does, electron emission occurs. At that time, firstly, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Secondly, it is possible to control the total amount of charges of the output electron beam by changing the width of the voltage pulse.

【0103】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器207としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器207としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。
Therefore, as a method of modulating the surface conduction electron-emitting device according to the input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 uses a voltage modulation method circuit that generates a voltage pulse of a constant length, but can appropriately modulate the pulse peak value according to the input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a circuit of the pulse width modulation method capable of appropriately modulating the pulse width according to the input data is used. To use.

【0104】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
The shift register 204 and the line memory 20
5 may be of a digital signal type or an analog signal type as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.

【0105】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 206 into a digital signal. This can be done by providing an A / D converter at the output of the sync signal separation circuit 206.

【0106】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
Further, in connection with this, the line memory 20
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in the modulation signal generator 207 is slightly different.

【0107】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。
That is, in the case of the voltage modulation method using a digital signal, for example, a well-known D / A conversion circuit may be used as the modulation signal generator 207, and an amplification circuit or the like may be added if necessary. Further, in the case of a pulse width modulation method using a digital signal, the modulation signal generator 207, for example, a high-speed oscillator and a counter (counter) that counts the number of waves output by the oscillator, and the output value of the counter and the output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator to the drive voltage of the surface conduction electron-emitting device may be added.

【0108】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。
On the other hand, in the case of the voltage modulation method using an analog signal, the modulation signal generator 207 may be, for example, an amplifier circuit using a well-known operational amplifier or the like, and a level shift circuit or the like may be added if necessary. May be. Further, in the case of the pulse width modulation method using an analog signal, for example, a well-known voltage controlled oscillation circuit (VCO) may be used, and the voltage is amplified to the drive voltage of the surface conduction electron-emitting device as necessary. May be added.

【0109】以上のような表示パネル201及び駆動回
路を有する本発明の画像形成装置は、端子Dx1〜Dxm
びDy1〜Dynから電圧を印加することにより、必要な表
面伝導型電子放出素子から電子を放出させることがで
き、高圧端子Hvを通じて、メタルバック115あるい
は透明電極(不図示)に高電圧を印加して電子ビームを
加速し、加速した電子ビームを蛍光膜114に衝突させ
ることで生じる励起・発光によって、NTSC方式のテ
レビ信号に応じてテレビジョン表示を行うことができる
ものである。
In the image forming apparatus of the present invention having the display panel 201 and the driving circuit as described above, necessary surface conduction type electron emission is obtained by applying a voltage from the terminals D x1 to D xm and D y1 to D yn. Electrons can be emitted from the device, a high voltage is applied to the metal back 115 or a transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam, and the accelerated electron beam collides with the fluorescent film 114. By the excitation / light emission generated in (1), television display can be performed according to an NTSC system television signal.

【0110】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てNTSC方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、PAL、SECAM方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるTV信号、例えばMUSE方式を初めとす
る高品位TV方式でもよい。
The above-described structure is a schematic structure necessary for obtaining the image forming apparatus of the present invention used for display or the like, and the detailed parts such as the material of each member are limited to the above contents. However, it is appropriately selected so as to suit the purpose of the image forming apparatus. Further, although the NTSC system has been described as the input signal, the image forming apparatus according to the present invention is not limited to this, and other systems such as PAL and SECAM systems may be used, and more scanning lines than these may be used. It is also possible to use a high-definition TV system such as a TV signal such as the MUSE system.

【0111】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について図11及び
図12を用いて説明する。
Next, an example of the above-mentioned ladder-type electron source and an image forming apparatus of the present invention using the electron source will be described with reference to FIGS. 11 and 12.

【0112】図11において、1は基板、104は表面
伝導型電子放出素子、304は表面伝導型電子放出素子
104を接続する共通配線で10本設けられており、各
々外部端子D1 〜D10を有している。
In FIG. 11, 1 is a substrate, 104 is a surface-conduction electron-emitting device, and 304 is a common wiring for connecting the surface-conduction electron-emitting device 104. Ten external wires D 1 to D 10 are provided. have.

【0113】表面伝導型電子放出素子104は、基板1
上に並列に複数個配置されている。これを素子行と呼
ぶ。そしてこの素子行が複数行配置されて電子源を構成
している。
The surface conduction electron-emitting device 104 is the substrate 1
A plurality of them are arranged in parallel on the top. This is called an element row. A plurality of these element rows are arranged to form an electron source.

【0114】各素子行の共通配線304(例えば外部端
子D1 とD2 の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2 〜D9 について、夫々
相隣接する共通配線304、即ち夫々相隣接する外部端
子D2 とD3 ,D4 とD5 ,D6 とD7 ,D8 とD9
共通配線304を一体の同一配線としても行うことがで
きる。
Each element row can be independently driven by applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D 1 and D 2 ). That is, a voltage exceeding the threshold voltage may be applied to the element row where the electron beam is desired to be emitted, and a voltage lower than the threshold voltage may be applied to the element row where the electron beam is not desired to be emitted. Application of the driving voltage, the common wiring D 2 to D 9 located at each element rows, the external terminals D 2 and D 3 adjacent common wiring 304, i.e. each phase adjacent each phase, D 4 and D 5 , D 6 and D 7 , and D 8 and D 9 common wiring 304 can be integrated into the same wiring.

【0115】図12は、本発明の電子源の他の例であ
る、上記梯型配置の電子源を備えた表示パネル301の
構造を示す図である。
FIG. 12 is a diagram showing the structure of a display panel 301 provided with the above-mentioned ladder-type electron source, which is another example of the electron source of the present invention.

【0116】図12中302はグリッド電極、303は
電子が通過するための開口、D1 〜Dm は各表面伝導型
電子放出素子に電圧を印加するための外部端子、G1
nはグリッド電極302に接続された外部端子であ
る。また、各素子行間の共通配線304は一体の同一配
線として基板1上に形成されている。
In FIG. 12, 302 is a grid electrode, 303 is an opening through which electrons pass, D 1 to D m are external terminals for applying a voltage to each surface conduction electron-emitting device, and G 1 to
G n is an external terminal connected to the grid electrode 302. Further, the common wiring 304 between each element row is formed on the substrate 1 as an integrated single wiring.

【0117】尚、図12において図8と同じ符号は同じ
部材を示すものであり、図8に示される単純マトリクス
配置の電子源を用いた表示パネル201との大きな違い
は、基板1とフェースプレート116の間にグリッド電
極302を備えている点である。
In FIG. 12, the same reference numerals as those in FIG. 8 indicate the same members, and a big difference from the display panel 201 using the electron source of the simple matrix arrangement shown in FIG. The point is that the grid electrode 302 is provided between 116.

【0118】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、表面伝導型電子放出素
子104から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直行して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子104に対応して1個ずつ円
形の開口303を設けたものとなっている。
The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating the electron beam emitted from the surface conduction electron-emitting device 104, and the electron beam is applied to the stripe-shaped electrode provided orthogonal to the device row in the ladder-type arrangement. To pass
A circular opening 303 is provided for each of the surface conduction electron-emitting devices 104.

【0119】グリッド電極302の形状や配置位置は、
必ずしも図12に示すようなものでなければならないも
のではなく、開口303をメッシュ状に多数設けること
もあり、またグリッド電極302を、例えば表面伝導型
電子放出素子104の周囲や近傍に設けてもよい。
The shape and arrangement position of the grid electrode 302 are
It does not necessarily have to be the one shown in FIG. 12, and a large number of openings 303 may be provided in a mesh shape, and the grid electrode 302 may be provided, for example, around or near the surface conduction electron-emitting device 104. Good.

【0120】外部端子D1 〜Dm 及びG1 〜Gn は不図
示の駆動回路に接続されている。そして、素子行を1列
ずつ順次駆動(走査)して行くのと同期してグリッド電
極302の列に画像1ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜114への照射を制御
し、画像を1ラインずつ表示することができる。
The external terminals D 1 to D m and G 1 to G n are connected to a drive circuit (not shown). Then, by applying a modulation signal for one image line to the columns of the grid electrode 302 in synchronization with the sequential driving (scanning) of the element rows one column at a time, irradiation of each electron beam to the fluorescent film 114 is performed. The image can be displayed line by line.

【0121】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。
As described above, the image forming apparatus of the present invention is
An image formation that can be obtained by using the electron source of the present invention in either a simple matrix arrangement or a trapezoidal arrangement and is suitable not only as a display device for the television broadcast described above but also as a display device for a video conference system, a computer, or the like. The device is obtained. Further, it can also be used as an exposure device of an optical printer configured with a photosensitive drum.

【0122】[0122]

【実施例及び作用】[Examples and functions]

[実施例1及び比較例1]本発明第1の実施例として、
図1(a)、(b)に示した平面型の表面伝導型電子放
出素子を前述の図3に示す工程に従って作製した。
[Example 1 and Comparative Example 1] As Example 1 of the present invention,
The plane type surface conduction electron-emitting device shown in FIGS. 1A and 1B was manufactured according to the process shown in FIG.

【0123】先ず、石英基板1に素子電極用薄膜として
厚さ5nmのTi、引き続き厚さ30nmのPtを真空
蒸着法により成膜した。その上にレジストをスピンナー
コートし、素子電極パターン用マスクを用いて露光し、
現像処理してレジストの素子電極パターンを形成した。
次にエッチングにより余分な素子電極用薄膜を除去した
後、上記レジストを除去し、所望のパターンの素子電極
2、2’を得た(図3(a))。
First, on the quartz substrate 1, Ti having a thickness of 5 nm and subsequently Pt having a thickness of 30 nm were formed as thin films for device electrodes by a vacuum evaporation method. Spinner coat a resist on it, expose using a mask for device electrode pattern,
After development, a device electrode pattern of resist was formed.
Next, after removing the excess element electrode thin film by etching, the resist was removed to obtain the element electrodes 2 and 2 ′ having a desired pattern (FIG. 3A).

【0124】Cr膜をスパッタリング法により素子全面
に成膜した上に、レジストをスピンナーコートし、ホト
マスクを用いて露光・現像し後述のPdO膜形成のため
のレジストパターンを形成してエッチングによって不要
なCrを除去し、開口部を形成、レジストを除去した。
A Cr film is formed on the entire surface of the device by a sputtering method, a resist is spinner-coated, and a resist pattern for forming a PdO film, which will be described later, is formed by exposing and developing using a photomask to eliminate unnecessary etching. Cr was removed, an opening was formed, and the resist was removed.

【0125】次に有機Pd錯体溶液(ccp4230;
奥野製薬株式会社製)を上記素子上にスピンナーコート
し、300℃12分間の熱処理を行なう。この工程を3
回繰り返し、所望の厚さの第1の導電性薄膜であるPd
O膜3を得た(図3(b))。
Then, an organic Pd complex solution (ccp4230;
Okuno Pharmaceutical Co., Ltd.) is spinner-coated on the above element, and heat treatment is performed at 300 ° C. for 12 minutes. This step 3
Repeated times, Pd which is the first conductive thin film having a desired thickness
An O film 3 was obtained (FIG. 3 (b)).

【0126】一対の素子電極2、2’間にパルス幅0.
1msec、パルス間隔10msec、パルス高さを0
Vから14Vまで5V/minで徐々に上昇させた矩形
波パルス電圧を印加し、第1の亀裂22を第1のPdO
膜3に形成した(図3(c))。
A pulse width of 0.
1 msec, pulse interval 10 msec, pulse height 0
A rectangular wave pulse voltage gradually increased from V to 14 V at 5 V / min is applied to cause the first crack 22 to pass through the first PdO.
It was formed on the film 3 (FIG. 3C).

【0127】更に、第1のPdO膜3及び第1の亀裂2
2上に第1のPdO膜3の成膜工程と同様に、有機Pd
錯体溶液を塗布・熱処理し、第2の導電性薄膜であるP
dO膜4を得(図2(d))、同様に電圧を印加して第
2の亀裂23を形成し(図2(e))、実施例1の表面
伝導型電子放出素子とした。但し、第2のPdO膜作製
工程において、有機Pd錯体溶液の塗布・熱処理工程は
1回のみである。
Further, the first PdO film 3 and the first crack 2 are formed.
In the same manner as the step of forming the first PdO film 3 on the organic Pd 2, the organic Pd
The complex solution is applied and heat treated to form the second conductive thin film P.
A dO film 4 was obtained (FIG. 2 (d)), and a voltage was similarly applied to form a second crack 23 (FIG. 2 (e)) to obtain the surface conduction electron-emitting device of Example 1. However, in the second PdO film forming step, the application / heat treatment step of the organic Pd complex solution is performed only once.

【0128】上記第1のPdO膜の通電処理工程を省略
し、続けて第2のPdO膜に相当する有機PdO錯体溶
液の塗布・熱処理工程を行なってから、通電処理を行な
う以外は実施例1と同様にして同じ膜厚のPdO膜を有
する比較例1の表面伝導型電子放出素子を作製した。
Example 1 was repeated except that the energization process of the first PdO film was omitted, and the application / heat treatment process of the organic PdO complex solution corresponding to the second PdO film was subsequently performed, and then the energization process was performed. A surface conduction electron-emitting device of Comparative Example 1 having a PdO film of the same thickness was manufactured in the same manner as in.

【0129】実施例1と比較例1により作製した表面伝
導型電子放出素子のIe ,If を、図4に示す測定評価
系により測定した。印加した電圧は、14Vの矩形波パ
ルスで、パルス間隔10msec、パルス幅0.1ms
ecである。また、アノード電極41と表面伝導型電子
放出素子との距離は2mm、アノード電極41の電圧は
1kVである。
I e and I f of the surface conduction electron-emitting devices produced in Example 1 and Comparative Example 1 were measured by the measurement evaluation system shown in FIG. The applied voltage is a rectangular wave pulse of 14 V, the pulse interval is 10 msec, and the pulse width is 0.1 ms.
ec. The distance between the anode electrode 41 and the surface conduction electron-emitting device is 2 mm, and the voltage of the anode electrode 41 is 1 kV.

【0130】Ie ,If は素子毎に少しずつ異なるが、
実施例1が比較例1に比べ、Ie でおよそ5倍、If
およそ2倍程度大きな値を示した。Ie の向上がIf
向上を上回るということは、少ない消費電力で十分な性
能の表面伝導型電子放出素子を設計できるということで
あり、極めて望ましい結果が得られた。
Although I e and I f are slightly different for each element,
In Example 1, the values of I e and F f were about 5 times and about 2 times, respectively, larger than those of Comparative Example 1. The fact that the improvement in I e exceeds the improvement in I f means that it is possible to design a surface conduction electron-emitting device having sufficient performance with low power consumption, and a very desirable result was obtained.

【0131】[実施例2及び比較例2]本発明第2の実
施例として、図6に示す単純マトリクス配列の電子源を
図13に従って作製した。図13中、図1及び図6と同
じ符号は同じ部材を示す。
Example 2 and Comparative Example 2 As a second example of the present invention, an electron source having a simple matrix arrangement shown in FIG. 6 was produced according to FIG. 13, the same reference numerals as those in FIGS. 1 and 6 indicate the same members.

【0132】先ず洗浄した青板ガラスの基板1上に真空
蒸着法により厚さ5nmのCr膜、厚さ600nmのA
u膜を順次積層した後、フォトレジスト(AZ137
0;ヘキスト社製)をスピンナーにより回転塗布ベーク
した後、フォトマスク像を露光、現像して下配線のレジ
ストパターンを形成し、Au/Cr積層膜をウエットエ
ッチングして下配線であるX方向配線102を形成し
た。その上に基板全面に厚さ0.1μmのシリコン酸化
膜を層間絶縁層131として高周波スパッタ法により積
層し、コンタクトホールを形成するためのフォトレジス
トパターンを作製し、これをマスクとして上記層間絶縁
層131をエッチングしてコンタクトホール132を形
成した。尚、エッチングはCF4 とH2 ガスを用いたR
IE(Reactive Ion Ethcing)法
によった(a)。
First, a Cr film having a thickness of 5 nm and an A film having a thickness of 600 nm were formed on the washed blue glass substrate 1 by a vacuum deposition method.
After sequentially stacking u films, a photoresist (AZ137
(0; Hoechst) is spin-coated and baked by a spinner, a photomask image is exposed and developed to form a resist pattern of the lower wiring, and the Au / Cr laminated film is wet-etched to be the lower wiring in the X direction. 102 was formed. A silicon oxide film having a thickness of 0.1 μm is stacked on the entire surface of the substrate as an interlayer insulating layer 131 by a high frequency sputtering method to form a photoresist pattern for forming a contact hole, and using this as a mask, the interlayer insulating layer is formed. The contact hole 132 was formed by etching 131. In addition, etching was performed using R 4 using CF 4 and H 2 gas.
It was based on the IE (Reactive Ion Ething) method (a).

【0133】次に、素子電極と素子電極間ギャップとな
るべきパターンをフォトレジスト(RD−2000N−
41;日立化成株式会社製)で形成し、真空蒸着法によ
り厚さ5nmのTi、厚さ100nmのNiを順次積層
した。フォトレジストパターンを有機溶剤で溶解し、N
i/Ti堆積膜をリフトオフし、2μmのギャップ13
3を有する素子電極2、2’を得た(b)。
Next, a pattern to be the gap between the device electrodes and the device electrodes is formed with a photoresist (RD-2000N-
41; manufactured by Hitachi Chemical Co., Ltd.), and Ti having a thickness of 5 nm and Ni having a thickness of 100 nm were sequentially laminated by a vacuum vapor deposition method. Dissolve the photoresist pattern with an organic solvent,
The i / Ti deposited film was lifted off, and the gap 13 of 2 μm was formed.
Device electrodes 2 and 2 ′ having 3 were obtained (b).

【0134】素子電極2、2’上に上配線のフォトレジ
ストパターンを形成した後、厚さ5nmのTi、厚さ1
00nmのAuを順次堆積した。リフトオフにより不要
部分を除去してY方向配線103を形成した。次に、コ
ンタクトホール132以外をカバーするようにレジスト
膜を形成し、真空蒸着法により厚さ5nmのTi、厚さ
500nmのAuを順次積層した。リフトオフにより不
要部分を除去することにより、コンタクトホール132
を埋め込んだ(c)。
After forming a photoresist pattern for the upper wiring on the device electrodes 2 and 2 ′, Ti having a thickness of 5 nm and a thickness of 1 are formed.
00 nm of Au was sequentially deposited. An unnecessary portion was removed by lift-off to form the Y-direction wiring 103. Next, a resist film was formed so as to cover portions other than the contact holes 132, and Ti having a thickness of 5 nm and Au having a thickness of 500 nm were sequentially laminated by a vacuum evaporation method. By removing unnecessary portions by lift-off, the contact holes 132
Was embedded (c).

【0135】実施例1と同様にして、CrマスクのPd
Oパターンを形成し、有機Pd錯体溶液(ccp423
0;奥野製薬株式会社製)をスピンナーにより回転塗布
し、300℃12分間焼成しPdO膜とする。この操作
を3回繰り返しPdO膜を所望の厚さにした後、リフト
オフにより不要なPdOをCrマスクと共に取り除き、
第1のPdO膜3を形成する。
In the same manner as in Example 1, Pd of the Cr mask was used.
O pattern is formed, and an organic Pd complex solution (ccp423
0; manufactured by Okuno Seiyaku Co., Ltd.) is spin coated by a spinner and baked at 300 ° C. for 12 minutes to form a PdO film. This operation is repeated three times to make the PdO film have a desired thickness, and then the unnecessary PdO is removed together with the Cr mask by lift-off,
The first PdO film 3 is formed.

【0136】この状態の基板を、図7に示すようにY方
向配線103を共通接続し、X方向配線102を1ライ
ンずつフォーミング処理して第1の亀裂22を形成し
た。印加するパルスは実施例1で用いた波形と同じもの
である。
As shown in FIG. 7, the Y-direction wirings 103 were commonly connected to the substrate in this state, and the X-direction wirings 102 were subjected to forming processing line by line to form the first cracks 22. The applied pulse has the same waveform as that used in the first embodiment.

【0137】上記第1のPdO膜成膜工程と同様にして
第2のPdO膜4を形成した。但し、PdOの塗布・焼
成は1回のみである。次に逆側のX方向配線他端をパル
ス発生器72に接続して同様に通電し、第2の亀裂23
を形成(d)して本実施例の電子源を完成した。
A second PdO film 4 was formed in the same manner as the first PdO film forming step. However, PdO is applied and fired only once. Next, the other end of the X-direction wiring on the opposite side is connected to the pulse generator 72 and the same current is applied to the second crack 23.
Was formed (d) to complete the electron source of this example.

【0138】第1のPdO膜の通電処理を省略し、有機
Pd錯体溶液の塗布・焼成を4回繰り返して行なう以外
は実施例2と同様にして、ほぼ同じ厚さの電子放出部を
含む薄膜を有する比較例2の電子源を作製した。
A thin film including an electron emitting portion having substantially the same thickness as in Example 2 except that the energization of the first PdO film was omitted and the coating and firing of the organic Pd complex solution was repeated four times. An electron source of Comparative Example 2 having

【0139】実施例2及び比較例2の電子源を図14に
示す測定評価系に取り付け、全ての表面伝導型電子放出
素子を時間順次に走査駆動した。表面伝導型電子放出素
子は素子に印加される電圧が一定の閾値以下ではほとん
ど電流が流れず、電子放出も示さないという非線形な特
性を示す。この性質を利用し、駆動中のX方向配線に駆
動パルスを印加し、点灯するべき表面伝導型電子放出素
子につながるY方向配線をグランドレベルに、他のY方
向配線をグランドレベルとパルスの最大電圧の中ほど
(半選択電圧)に設定することにより、所望の位置の素
子のみに電子を放出させることができる。
The electron sources of Example 2 and Comparative Example 2 were attached to the measurement / evaluation system shown in FIG. 14, and all the surface conduction electron-emitting devices were time-sequentially scan-driven. The surface conduction electron-emitting device exhibits a non-linear characteristic that almost no current flows and no electron emission occurs when the voltage applied to the device is below a certain threshold value. Utilizing this property, a drive pulse is applied to the X-direction wiring being driven, and the Y-direction wiring connected to the surface conduction electron-emitting device to be lit is set to the ground level, and the other Y-direction wiring is set to the ground level and the maximum pulse By setting the voltage in the middle (half-selection voltage), electrons can be emitted only to the element at a desired position.

【0140】図14の系の説明をする。図14中、14
1は真空槽であり、不図示の排気系により、5×10-5
Pa以下に排気されている。142は窓、1は電子源基
板、144は電子源の素子本体である。145、146
はX方向及びY方向配線の駆動用配線である。147は
前記配線に適当なパルスを印加するドライバーである。
148は引き出し電極で、アルミニウム製の枠に透明電
極のITO薄膜を形成したガラスをはめ込み、その下面
に蛍光体を塗布したものである。
The system of FIG. 14 will be described. In FIG. 14, 14
Reference numeral 1 is a vacuum chamber, which is 5 × 10 −5 by an exhaust system (not shown).
Exhausted below Pa. 142 is a window, 1 is an electron source substrate, and 144 is an element body of the electron source. 145,146
Are drive wirings for X-direction and Y-direction wirings. A driver 147 applies an appropriate pulse to the wiring.
Reference numeral 148 denotes an extraction electrode, which is obtained by fitting glass on which an ITO thin film of a transparent electrode is formed into an aluminum frame and applying a phosphor on the lower surface thereof.

【0141】各素子に、駆動電圧14V、半選択電圧7
Vとなるようにドライバー77で矩形波パルスを印加し
た。引き出し電圧は5kVである。
A driving voltage of 14 V and a half selection voltage of 7 are applied to each element.
A rectangular wave pulse was applied by the driver 77 so as to attain V. The extraction voltage is 5 kV.

【0142】窓142を通して、電子放出による蛍光体
の発光を目視で観測したところ、比較例2の電子源で
は、X方向の一端(フォーミング時にパルス発生器を接
続していない方の端)付近がそのラインで最も輝度が低
くなっていた。一方、実施例2の電子源では、このよう
な両端で輝度が異なるといった傾向は見られず、更に輝
度のばらつきが比較例2に比べて明らかに小さくなって
おり、素子特性の均一性が向上していることが確認され
た。
When the light emission of the phosphor due to electron emission was visually observed through the window 142, in the electron source of Comparative Example 2, one end in the X direction (the end to which the pulse generator was not connected during forming) was found. The brightness was the lowest on that line. On the other hand, in the electron source of Example 2, such a tendency that the brightness is different at both ends is not seen, and the variation in the brightness is obviously smaller than that of Comparative Example 2, and the uniformity of the element characteristics is improved. It was confirmed that

【0143】尚、実施例2では導電性薄膜として、Pd
O微粒子膜を用いたが、他の導電性薄膜、例えば、Au
蒸着膜、SnO2 スパッタ膜などを用いても同様の効果
が得られる。
In Example 2, as the conductive thin film, Pd was used.
Although an O fine particle film is used, another conductive thin film such as Au is used.
The same effect can be obtained by using a vapor deposition film, a SnO 2 sputtered film, or the like.

【0144】[実施例3]図15は実施例2の電子源を
用いて構成した画像形成装置を、例えばテレビジョン放
送をはじめとする種々の画像情報源より提供される画像
情報を表示できるように構成した表示装置の一例を示す
ための図である。図中170はディスプレイパネル、1
51はディスプレイパネルの駆動回路、152はディス
プレイコントローラ、153はマルチプレクサ、154
はデコーダ、155は入出力インターフェース回路、1
56はCPU、157は画像生成回路、158、159
及び160は画像メモリインターフェース回路、161
は画像入力インターフェース回路、162及び163は
TV信号受信回路、164は入力部である。(尚、本表
示装置は、例えばテレビジョン信号のように映像情報と
音声情報の両方を含む信号を受信する場合には、当然映
像の表示と同時に音声を再生するものであるが、本発明
の特徴と直接関係しない音声情報の受信、分離、再生、
処理、記憶などに関する回路やスピーカーなどについて
は説明を省略する。)
[Third Embodiment] FIG. 15 shows an image forming apparatus constructed by using the electron source of the second embodiment so that image information provided from various image information sources such as television broadcasting can be displayed. FIG. 3 is a diagram showing an example of a display device configured as described above. In the figure, 170 is a display panel, 1
Reference numeral 51 is a display panel drive circuit, 152 is a display controller, 153 is a multiplexer, 154
Is a decoder, 155 is an input / output interface circuit, 1
56 is a CPU, 157 is an image generation circuit, 158 and 159.
And 160 are image memory interface circuits, 161
Is an image input interface circuit, 162 and 163 are TV signal receiving circuits, and 164 is an input unit. (Note that the present display device, when receiving a signal including both video information and audio information, such as a television signal, naturally reproduces audio at the same time as displaying video. Receipt, separation, and reproduction of audio information that is not directly related to features
Descriptions of circuits and speakers related to processing and storage will be omitted. )

【0145】以下、画像信号の流れに沿って各部を説明
してゆく。
Each section will be described below along the flow of the image signal.

【0146】先ず、TV信号受信回路163は、例えば
電波や空間光通信などのような無線伝送系を用いて伝送
されるTV画像信号を受信するための回路である。受信
するTV信号の方式は特に限られるものではなく、例え
ば、NTSC方式、PAL方式、SECAM方式などの
諸方式でも良い。また、これらよりさらに多数の走査線
よりなるTV信号(例えばMUSE方式をはじめとする
いわゆる高品位TV)は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。TV信号受信回路163で受信されたTV
信号は、デコーダ154に出力される。
First, the TV signal receiving circuit 163 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The system of the TV signal to be received is not particularly limited, and various systems such as NTSC system, PAL system and SECAM system may be used. Further, a TV signal (for example, a so-called high-definition TV such as the MUSE method) including a larger number of scanning lines than these is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. It is a signal source. TV received by the TV signal receiving circuit 163
The signal is output to the decoder 154.

【0147】また、画像TV信号受信回路162は、例
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるTV画像信号を受信するための回
路である。前記TV信号受信回路163と同様に、受信
するTV信号の方式は特に限られるものではなく、また
本回路で受信されたTV信号もデコーダ154に出力さ
れる。
The image TV signal receiving circuit 162 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. Similar to the TV signal receiving circuit 163, the system of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 154.

【0148】また、画像入力インターフェース回路16
1は、例えばTVカメラや画像読取スキャナーなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ154に出力さ
れる。
Further, the image input interface circuit 16
Reference numeral 1 denotes a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner, and the captured image signal is output to the decoder 154.

【0149】また、画像メモリインターフェース回路1
60は、ビデオテープレコーダー(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ154に出力される。
Further, the image memory interface circuit 1
60 is a video tape recorder (hereinafter abbreviated as VTR)
The circuit for fetching the image signal stored in is output to the decoder 154.

【0150】また、画像メモリインターフェース回路1
59は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
154に出力される。
Further, the image memory interface circuit 1
Reference numeral 59 is a circuit for capturing the image signal stored in the video disc, and the captured image signal is output to the decoder 154.

【0151】また、画像メモリ−インターフェース回路
158は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ15
4に出力される。
The image memory-interface circuit 158 is a circuit for fetching an image signal from a device that stores still image data, such as a so-called still image disc.
4 is output.

【0152】また、入出力インターフェース回路155
は、本表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力を行なうのはもちろんのこと、場合によっては本
表示装置の備えるCPU156と外部との間で制御信号
や数値データの入出力などを行なうことも可能である。
Further, the input / output interface circuit 155
Is a circuit for connecting the display device to an external computer, a computer network, or an output device such as a printer. It is of course possible to input / output image data and character / graphic information, and in some cases, input / output control signals and numerical data between the CPU 156 of the display device and the outside.

【0153】また、画像生成回路157は、前記入出力
インターフェース回路155を介して外部から入力され
る画像データや文字・図形情報や、或いはCPU156
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。
Further, the image generation circuit 157 receives image data or character / graphic information from the outside via the input / output interface circuit 155, or the CPU 156.
It is a circuit for generating display image data based on image data and character / graphic information output from the output. Inside this circuit, for example, a rewritable memory for accumulating image data and character / graphic information, a read-only memory that stores image patterns corresponding to character codes,
The circuits necessary for image generation, such as a processor for image processing, are incorporated.

【0154】本回路により生成された表示用画像データ
は、デコーダ154に出力されるが、場合によっては前
記入出力インターフェース回路155を介して外部のコ
ンピュータネットワークやプリンターに出力することも
可能である。
The display image data generated by this circuit is output to the decoder 154, but in some cases, it may be output to an external computer network or printer via the input / output interface circuit 155.

【0155】また、CPU156は、主として本表示装
置の動作制御や、表示画像の生成、選択、編集に関わる
作業を行なう。
Further, the CPU 156 mainly performs operations relating to operation control of the display device and generation, selection, and editing of a display image.

【0156】例えば、マルチプレクサ153に制御信号
を出力し、ディスプレイパネルに表示する画像信号を適
宜選択したり組み合わせたりする。また、その際には表
示する画像信号に応じてディスプレイパネルコントロー
ラ152に対して制御信号を発生し、画面表示周波数や
走査方法(例えばインターレースかノンインターレース
か)や一画面の走査線の数など表示装置の動作を適宜制
御する。
For example, a control signal is output to the multiplexer 153 to appropriately select or combine the image signals to be displayed on the display panel. At that time, a control signal is generated to the display panel controller 152 according to the image signal to be displayed, and the screen display frequency, the scanning method (for example, interlace or non-interlace), the number of scanning lines in one screen, etc. are displayed. The operation of the device is controlled appropriately.

【0157】また、前記画像生成回路157に対して画
像データや文字・図形情報を直接出力したり、或いは前
記入出力インターフェース回路155を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。
Image data or character / graphic information is directly output to the image generation circuit 157, or an external computer or memory is accessed through the input / output interface circuit 155 to obtain image data or character / figure information.
Enter graphic information.

【0158】尚、CPU156は、むろんこれ以外の目
的の作業にも関わるものであっても良い。例えば、パー
ソナルコンピュータやワードプロセッサなどのように、
情報を生成したり処理する機能に直接関わっても良い。
It should be noted that the CPU 156 may of course be involved in work for purposes other than this. For example, like a personal computer or word processor,
It may be directly related to the function of generating and processing information.

【0159】或いは、前述したように入出力インターフ
ェース回路155を介して外部のコンピュータネットワ
ークと接続し、例えば数値計算などの作業を外部機器と
協同して行なっても良い。
Alternatively, as described above, the computer may be connected to an external computer network via the input / output interface circuit 155, and work such as numerical calculation may be performed in cooperation with an external device.

【0160】また、入力部164は、前記CPU156
に使用者が命令やプログラム、或いはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置など多様な入力機器を用いることが可能である。
Further, the input unit 164 has the CPU 156.
The user inputs commands, programs, data, and the like, and various input devices such as a joystick, a bar code reader, and a voice recognition device can be used in addition to a keyboard and a mouse.

【0161】また、デコーダ154は、前記157ない
し163より入力される種々の画像信号を3原色信号、
または輝度信号とI信号、Q信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ1
54は内部に画像メモリを備えるのが望ましい。これ
は、例えばMUSE方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。また、画像メモリを備えることにより、静
止画の表示が容易になる、或いは前記画像生成回路15
7及びCPU156と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
行なえるようになるという利点が生まれるからである。
Further, the decoder 154 converts various image signals input from the above 157 to 163 into three primary color signals,
Alternatively, it is a circuit for inverse conversion into a luminance signal, an I signal, and a Q signal. In addition, as shown by a dotted line in FIG.
It is desirable that 54 has an image memory inside. This is to handle a television signal that requires an image memory for reverse conversion, such as the MUSE method. Further, the provision of the image memory facilitates the display of a still image, or the image generation circuit 15
This is because, in cooperation with the CPU 7 and the CPU 156, there is an advantage that image processing and editing such as image thinning, interpolation, enlargement, reduction, and composition can be easily performed.

【0162】また、マルチプレクサ153は前記CPU
156より入力される制御信号に基づき表示画像を適宜
選択するものである。即ち、マルチプレクサ153はデ
コーダ154から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路151に出力
する。その場合には、一画面表示時間内で画像信号を切
り換えて選択することにより、いわゆる多画面テレビの
ように、一画面を複数の領域に分けて領域によって異な
る画像を表示することも可能である。
The multiplexer 153 is the CPU
The display image is appropriately selected based on the control signal input from 156. That is, the multiplexer 153 selects a desired image signal from the inversely converted image signals input from the decoder 154 and outputs it to the drive circuit 151. In that case, by switching and selecting image signals within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen television. .

【0163】また、ディスプレイパネルコントローラ1
52は、前記CPU156より入力される制御信号に基
づき駆動回路151の動作を制御するための回路であ
る。
Also, the display panel controller 1
Reference numeral 52 is a circuit for controlling the operation of the drive circuit 151 based on a control signal input from the CPU 156.

【0164】先ず、ディスプレイパネルの基本的な動作
に関わるものとして、例えばディスプレイパネルの駆動
用電源(不図示)の動作シーケンスを制御するための信
号を駆動回路151に対して出力する。
First, regarding the basic operation of the display panel, for example, a signal for controlling an operation sequence of a power source (not shown) for driving the display panel is output to the drive circuit 151.

【0165】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法(例
えばインターレースかノンインターレースか)を制御す
るための信号を駆動回路151に対して出力する。
Further, regarding the driving method of the display panel, for example, a signal for controlling the screen display frequency and the scanning method (for example, interlace or non-interlace) is output to the drive circuit 151.

【0166】また、場合によっては表示画像の輝度、コ
ントラスト、色調、シャープネスといった画質の調整に
関わる制御信号を駆動回路151に対して出力する場合
もある。
In some cases, control signals relating to image quality adjustment such as brightness, contrast, color tone and sharpness of a display image may be output to the drive circuit 151.

【0167】また、駆動回路151は、ディスプレイパ
ネル170に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ153から入力される画像信
号と、前記ディスプレイパネルコントローラ152より
入力される制御信号に基づいて動作するものである。
The drive circuit 151 is a circuit for generating a drive signal to be applied to the display panel 170. The drive circuit 151 receives an image signal input from the multiplexer 153 and a control signal input from the display panel controller 152. It operates based on.

【0168】以上、各部の機能を説明したが、図15に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル1
70に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ154に
おいて逆変換された後、マルチプレクサ153において
適宜選択され、駆動回路151に入力される。一方、デ
ィスプレイコントローラ152は、表示する画像信号に
応じて駆動回路151の動作を制御するための制御信号
を発生する。駆動回路151は、上記画像信号と制御信
号に基づいてディスプレイパネル170に駆動信号を印
加する。これにより、ディスプレイパネル170におい
て画像が表示される。これらの一連の動作は、CPU1
56により統括的に制御される。
The functions of the respective parts have been described above. With the configuration illustrated in FIG. 15, the display panel 1 displays image information input from various image information sources in this display device.
70 can be displayed. That is, various image signals such as television broadcast are inversely converted by the decoder 154, appropriately selected by the multiplexer 153, and input to the drive circuit 151. On the other hand, the display controller 152 generates a control signal for controlling the operation of the drive circuit 151 according to the image signal to be displayed. The drive circuit 151 applies a drive signal to the display panel 170 based on the image signal and the control signal. As a result, the image is displayed on the display panel 170. These series of operations are performed by the CPU 1
It is totally controlled by 56.

【0169】また、本表示装置においては、前記デコー
ダ154に内蔵する画像メモリや、画像生成回路157
及びCPU156が関与することにより、単に複数の画
像情報の中から選択したものを表示するだけでなく、表
示する画像情報に対して、例えば拡大、縮小、回転、移
動、エッジ強調、間引き、補間、色変換、画像の縦横比
変換などをはじめとする画像処理や、合成、消去、接
続、入れ替え、はめ込みなどをはじめとする画像編集を
行なうことも可能である。また、本実施例の説明では、
特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行なうための専用
回路を設けても良い。
Further, in this display device, the image memory built in the decoder 154 and the image generation circuit 157.
With the involvement of the CPU 156, not only the selected one of the plurality of image information is displayed, but also the image information to be displayed is enlarged, reduced, rotated, moved, edge emphasized, thinned, interpolated, or the like. It is also possible to perform image processing such as color conversion and aspect ratio conversion of images, and image editing such as combining, erasing, connecting, replacing, and fitting. Further, in the description of this embodiment,
Although not particularly mentioned, a dedicated circuit for processing and editing audio information may be provided as in the above-mentioned image processing and image editing.

【0170】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピューターの端末機器、ワ
ードプロセッサをはじめとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
或いは民生用として極めて応用範囲が広い。
Therefore, the present display device is a display device for television broadcasting, a terminal device for a video conference, an image editing device for handling still images and moving images, a computer terminal device, an office terminal device such as a word processor, and a game. It is possible to combine the functions of a machine, etc., and has a very wide range of applications for industrial or consumer use.

【0171】尚、上記図15は、表面伝導型電子放出素
子を電子源とするディスプレイパネルを用いた表示装置
の構成の一例を示したに過ぎず、これのみに限定される
ものでないことは言うまでもない。例えば図15の構成
要素のうち使用目的上必要のない機能に関わる回路は省
いても差し支えない。またこれとは逆に、使用目的によ
ってはさらに構成要素を追加しても良い。例えば、本表
示装置をテレビ電話機として応用する場合には、テレビ
カメラ、音声マイク、照明機、モデムを含む送受信回路
などを構成要素に追加するのが好適である。
Note that FIG. 15 only shows an example of the configuration of a display device using a display panel having a surface conduction electron-emitting device as an electron source, and it is needless to say that the present invention is not limited to this. Yes. For example, of the constituent elements of FIG. 15, circuits relating to functions that are unnecessary for the purpose of use may be omitted. On the contrary, the constituent elements may be added depending on the purpose of use. For example, when the display device is applied as a videophone, it is preferable to add a television camera, a voice microphone, an illuminator, a transmission / reception circuit including a modem, and the like to the constituent elements.

【0172】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子源とするディスプレイパネルの薄
型化が容易なため、表示装置の奥行きを小さくすること
ができる。それに加えて、表面伝導型電子放出素子を電
子源とするディスプレイパネルは大画面化が容易で輝度
が高く視野角特性にも優れるため、本表示装置は臨場感
あふれ迫力に富んだ画像を視認性良く表示することが可
能である。
In the present display device, in particular, since it is easy to thin the display panel using the surface conduction electron-emitting device as an electron source, the depth of the display device can be reduced. In addition, a display panel using surface conduction electron-emitting devices as an electron source can easily make a large screen, has high brightness, and has excellent viewing angle characteristics, so that this display device provides a realistic and powerful image. It can be displayed well.

【0173】更に、本発明の電子源は各表面伝導型電子
放出素子間での電子放出特性が均一であるため、形成さ
れる画像の画質が高く、また高精細な画像の表示も可能
である。
Further, since the electron source of the present invention has uniform electron emission characteristics among the surface conduction electron-emitting devices, the quality of the formed image is high and a high-definition image can be displayed. .

【0174】[0174]

【発明の効果】以上説明したように、本発明の表面伝導
型電子放出素子はIe 、If 、電子放出効率Ie /If
が大きく、且つ均一な電子放出特性を示す。しかも、当
該表面伝導型電子放出素子は特別な電気的制御等繁雑な
工程を経ることなく容易に作製することができる。
As described above, the surface conduction electron-emitting device of the present invention has I e , I f , and electron emission efficiency I e / I f.
Shows a large and uniform electron emission characteristic. Moreover, the surface conduction electron-emitting device can be easily manufactured without complicated processes such as special electrical control.

【0175】更に本発明の電子源においては、配線抵抗
に起因する電子放出特性の不均一も抑制されるため、各
素子に対応する輝点の輝度が均一であり、該電子源を用
いて構成した画像形成装置において、むらのない良好な
画像を効率良く形成することができる。例えば、蛍光体
を画像形成製部材として用い、低電流で明るい高品位な
カラーフラットテレビ等表示装置が実現する。
Further, in the electron source of the present invention, since the non-uniformity of the electron emission characteristic due to the wiring resistance is suppressed, the brightness of the bright spots corresponding to the respective elements is uniform, and the electron source is used. With this image forming apparatus, it is possible to efficiently form a good image without unevenness. For example, by using a phosphor as an image forming member, a display device such as a high-quality color flat television that is bright with low current can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の表面伝導型電子放出素子の一実施態様
を示す模式図である。
FIG. 1 is a schematic view showing an embodiment of a surface conduction electron-emitting device of the present invention.

【図2】本発明の表面伝導型電子放出素子の製造工程例
を示す図である。
FIG. 2 is a diagram showing an example of a manufacturing process of a surface conduction electron-emitting device of the present invention.

【図3】本発明の表面伝導型電子放出素子の製造に係る
通電処理の電圧波形を示す図である。
FIG. 3 is a diagram showing voltage waveforms in an energization process for manufacturing the surface conduction electron-emitting device of the present invention.

【図4】本発明の表面伝導型電子放出素子の電子放出特
性を評価するための測定評価系を示す図である。
FIG. 4 is a diagram showing a measurement evaluation system for evaluating electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図5】本発明の表面伝導型電子放出素子の電子放出特
性を示す図である。
FIG. 5 is a diagram showing electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図6】本発明の単純マトリクス電子源の模式図であ
る。
FIG. 6 is a schematic diagram of a simple matrix electron source of the present invention.

【図7】本発明の電子源のフォーミング時の配線図であ
る。
FIG. 7 is a wiring diagram of the electron source of the present invention during forming.

【図8】本発明の画像形成装置の一実施態様を示す図で
ある。
FIG. 8 is a diagram showing an embodiment of an image forming apparatus of the present invention.

【図9】本発明の画像形成装置に用いる蛍光膜を示す図
である。
FIG. 9 is a diagram showing a fluorescent film used in the image forming apparatus of the present invention.

【図10】本発明の画像形成装置の一実施態様のブロッ
ク図である。
FIG. 10 is a block diagram of an embodiment of the image forming apparatus of the present invention.

【図11】本発明の梯子型電子源の模式図である。FIG. 11 is a schematic view of a ladder type electron source of the present invention.

【図12】梯子型電子源を用いた本発明の画像形成装置
を示す図である。
FIG. 12 is a diagram showing an image forming apparatus of the present invention using a ladder type electron source.

【図13】本発明の実施例2の電子源の製造工程を示す
図である。
FIG. 13 is a diagram showing a manufacturing process of the electron source according to the second embodiment of the present invention.

【図14】本発明の電子源の測定評価系を示す図であ
る。
FIG. 14 is a diagram showing a measurement evaluation system of the electron source of the present invention.

【図15】本発明の実施例3の画像形成装置の応用例の
ブロック図である。
FIG. 15 is a block diagram of an application example of the image forming apparatus according to the third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2,2’ 素子電極 3 第1の導電性薄膜 4 第2の導電性薄膜 5 亀裂 6 段差形成部 22 第1の亀裂 23 第2の亀裂 40 電流計 41 電源 42 電流計 43 高電源 44 アノード電極 45 真空装置 46 排気ポンプ 71 共通電極 72 パルス発生器 73 シャント抵抗 102 X方向配線 103 Y方向配線 104 表面伝導型電子放出素子 105 結線 111 リアプレート 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェースプレート 118 外囲器 121 黒色導伝材 122 蛍光体 131 層間絶縁層 132 コンタクトホール 133 ギャップ 141 真空槽 142 窓 144 素子本体 145 X方向駆動用配線 146 Y方向駆動用配線 147 ドライバー 148 引き出し電極 149 電源 151 駆動回路 152 ディスプレイパネルコントローラ 153 マルチプレクサ 154 デコーダ 155 入出力インターフェース 156 CPU 157 画像生成回路 158 画像メモリーインターフェース 159 画像メモリーインターフェース 160 画像メモリーインターフェース 161 画像入力メモリーインターフェース 162 TV信号受信回路 163 TV信号受信回路 164 入力部 170 ディスプレイパネル 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 301 表示パネル 302 グリッド電極 303 開口 304 共通配線 1 Insulating Substrate 2, 2'Element Electrode 3 First Conductive Thin Film 4 Second Conductive Thin Film 5 Crack 6 Step Forming Part 22 First Crack 23 Second Crack 40 Ammeter 41 Power Supply 42 Ammeter 43 High Power supply 44 Anode electrode 45 Vacuum device 46 Exhaust pump 71 Common electrode 72 Pulse generator 73 Shunt resistance 102 X-direction wiring 103 Y-direction wiring 104 Surface conduction electron-emitting device 105 Connection 111 Rear plate 112 Support frame 113 Glass substrate 114 Fluorescent film 115 Metal back 116 Face plate 118 Envelope 121 Black conductive material 122 Fluorescent substance 131 Interlayer insulating layer 132 Contact hole 133 Gap 141 Vacuum chamber 142 Window 144 Element body 145 X-direction drive wiring 146 Y-direction drive wiring 147 Driver 148 Drawer Electrode 149 Power supply 151 Driving circuit 152 Display panel controller 153 Multiplexer 154 Decoder 155 Input / output interface 156 CPU 157 Image generating circuit 158 Image memory interface 159 Image memory interface 160 Image memory interface 161 Image input memory interface 162 TV signal receiving circuit 163 TV signal receiving circuit 164 Input unit 170 Display panel 201 Display panel 202 Scanning circuit 203 Control circuit 204 Shift register 205 Line memory 206 Synchronous signal separation circuit 207 Modulation signal generator 301 Display panel 302 Grid electrode 303 Opening 304 Common wiring

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 5/66 101 Z ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H04N 5/66 101 Z

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 一対の対向する素子電極に跨がって導電
性薄膜を形成し、該電極間隙に位置する薄膜に電子放出
部を形成してなる表面伝導型の電子放出素子であって、
上記導電性薄膜が少なくとも2層からなり、素子電極間
隙の略中央に亀裂を設けた下層の薄膜及び該下層の亀裂
上に上層の薄膜が形成され、下層の薄膜の亀裂の内側に
上層の薄膜の亀裂が形成されていることを特徴とする電
子放出素子。
1. A surface-conduction electron-emitting device comprising a conductive thin film formed across a pair of opposing device electrodes, and an electron-emitting portion formed on the thin film located in the gap between the electrodes.
The conductive thin film is composed of at least two layers, a lower layer thin film having a crack substantially at the center of the device electrode gap, and an upper thin film formed on the lower layer crack, and the upper thin film inside the crack of the lower thin film. An electron-emitting device characterized in that cracks are formed therein.
【請求項2】 導電性薄膜が、Pd又はPdO、或いは
これらの混合体よりなることを特徴とする請求項1記載
の電子放出素子。
2. The electron-emitting device according to claim 1, wherein the conductive thin film is made of Pd, PdO, or a mixture thereof.
【請求項3】 上層の膜厚が下層の膜厚よりも小さいこ
とを特徴とする請求項1又は2記載の電子放出素子。
3. The electron-emitting device according to claim 1, wherein the film thickness of the upper layer is smaller than the film thickness of the lower layer.
【請求項4】 素子電極が同一面上に形成された平面型
の素子であることを特徴とする請求項1〜3のいずれか
に記載の電子放出素子。
4. The electron-emitting device according to claim 1, wherein the device electrodes are flat devices formed on the same surface.
【請求項5】 素子電極が絶縁層を介して上下に位置
し、該絶縁層の側面に導電性薄膜が形成された垂直型の
素子であることを特徴とする請求項1〜3のいずれかに
記載の電子放出素子。
5. A vertical type element in which element electrodes are vertically arranged with an insulating layer in between, and a conductive thin film is formed on a side surface of the insulating layer. The electron-emitting device according to item 1.
【請求項6】 表面伝導型電子放出素子の製造方法であ
って、電子放出部形成工程が、少なくとも、第1の導電
性薄膜を成膜し該薄膜に電圧を印加して亀裂を形成する
工程と、少なくとも1回の、該亀裂を形成した薄膜の上
に第2の導電性薄膜を成膜し再度電圧を印加して亀裂を
形成する工程を有することを特徴とする電子放出素子の
製造方法。
6. A method of manufacturing a surface conduction electron-emitting device, wherein the step of forming an electron-emitting portion comprises at least forming a first conductive thin film and applying a voltage to the thin film to form a crack. And a step of forming a second conductive thin film on the cracked thin film and applying a voltage again to form the crack, at least once. .
【請求項7】 導電性薄膜がPdOからなることを特徴
とする請求項6記載の電子放出素子の製造方法。
7. The method of manufacturing an electron-emitting device according to claim 6, wherein the conductive thin film is made of PdO.
【請求項8】 導電性薄膜に電圧を印加して亀裂を形成
した後、該薄膜を還元処理する工程を有することを特徴
とする請求項6又は7記載の電子放出素子の製造方法。
8. The method for manufacturing an electron-emitting device according to claim 6, further comprising the step of applying a voltage to the conductive thin film to form a crack and then subjecting the thin film to a reduction treatment.
【請求項9】 請求項1〜5のいずれかに記載の電子放
出素子を多数個並列に配置し結線してなる素子列を少な
くとも1列以上有してなることを特徴とする電子源。
9. An electron source comprising at least one row of elements, which are formed by arranging a plurality of electron-emitting devices according to claim 1 in parallel and connecting them.
【請求項10】 請求項1〜5のいずれかに記載の電子
放出素子を多数配個列してなる素子列を少なくとも1列
以上有し、該素子を駆動するための配線がマトリクス配
置されていることを特徴とする電子源。
10. At least one row of the electron-emitting devices according to any one of claims 1 to 5 is arranged, and wirings for driving the devices are arranged in a matrix. An electron source characterized by being present.
【請求項11】 電子放出部を形成する導電性薄膜が少
なくとも2層からなる表面伝導型の電子放出素子を多数
個マトリクス配列してなる電子源の製造方法であって、
マトリクス配線の一方をX方向配線、他方をY方向配線
とした時、Y方向配線を共通結線して電圧印加手段の一
方の極に接続し、X方向配線を順に上記電圧印加手段の
他方の極に接続して、同じX方向配線に接続された素子
毎に導電性薄膜に電圧を印加し、且つ2層目以降の薄膜
に電圧を印加する時には、先の層の薄膜に電圧を印加す
る時とは反対側のX方向配線端部を電圧印加手段に接続
することを特徴とする電子源の製造方法。
11. A method of manufacturing an electron source, comprising a large number of surface-conduction electron-emitting devices arranged in matrix in which a conductive thin film forming an electron-emitting portion is at least two layers.
When one of the matrix wirings is an X-direction wiring and the other is a Y-direction wiring, the Y-direction wirings are commonly connected and connected to one pole of the voltage applying means, and the X-direction wiring is sequentially connected to the other pole of the voltage applying means. When a voltage is applied to the conductive thin film for each element connected to the same X-direction wiring and a voltage is applied to the second and subsequent thin films, a voltage is applied to the previous thin film. A method for manufacturing an electron source, characterized in that an end portion of the X-direction wiring on the side opposite to is connected to a voltage applying means.
【請求項12】 少なくとも、請求項9記載の電子源、
画像形成部材、及び情報信号により各電子放出素子から
放出される電子線を制御する制御電極を有することを特
徴とする画像形成装置。
12. At least an electron source according to claim 9,
An image forming apparatus comprising: an image forming member; and a control electrode for controlling an electron beam emitted from each electron emitting element according to an information signal.
【請求項13】 少なくとも、請求項10記載の電子源
と画像形成部材とを有することを特徴とする画像形成装
置。
13. An image forming apparatus comprising at least the electron source according to claim 10 and an image forming member.
JP19713694A 1994-08-01 1994-08-01 Method of manufacturing electron source and image forming apparatus Expired - Fee Related JP2961496B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19713694A JP2961496B2 (en) 1994-08-01 1994-08-01 Method of manufacturing electron source and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19713694A JP2961496B2 (en) 1994-08-01 1994-08-01 Method of manufacturing electron source and image forming apparatus

Publications (2)

Publication Number Publication Date
JPH0845415A true JPH0845415A (en) 1996-02-16
JP2961496B2 JP2961496B2 (en) 1999-10-12

Family

ID=16369359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19713694A Expired - Fee Related JP2961496B2 (en) 1994-08-01 1994-08-01 Method of manufacturing electron source and image forming apparatus

Country Status (1)

Country Link
JP (1) JP2961496B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985141B2 (en) 2001-07-10 2006-01-10 Canon Kabushiki Kaisha Display driving method and display apparatus utilizing the same
US8177987B2 (en) 2008-12-19 2012-05-15 Canon Kabushiki Kaisha Method for producing electron-emitting device and method for producing image display apparatus including the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985141B2 (en) 2001-07-10 2006-01-10 Canon Kabushiki Kaisha Display driving method and display apparatus utilizing the same
US7292236B2 (en) 2001-07-10 2007-11-06 Canon Kabushiki Kaisha Display driving method and display apparatus utilizing the same
US8177987B2 (en) 2008-12-19 2012-05-15 Canon Kabushiki Kaisha Method for producing electron-emitting device and method for producing image display apparatus including the same

Also Published As

Publication number Publication date
JP2961496B2 (en) 1999-10-12

Similar Documents

Publication Publication Date Title
JPH08264112A (en) Electron emitting element, electron source, image formation device, and these manufacture
JP2961496B2 (en) Method of manufacturing electron source and image forming apparatus
JP2909702B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JPH08162002A (en) Surface conductive electron emission element, electron source, image forming device using it and manufacture
JP2932240B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2884477B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP2961499B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3185082B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same
JP2923841B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2866307B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2872591B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2866312B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2976175B2 (en) Electron emitting element, electron source, manufacturing method thereof, and image forming apparatus using the electron source
JP2909706B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JPH08162015A (en) Surface conductive electron emission element, electron source, image forming device and manufacture
JP2909708B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP3168382B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2961498B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JPH0845420A (en) Electron emission element, electron source, image forming device and their manufacture
JPH08162016A (en) Electron emission element, electron source, image forming device and manufacture
JPH08162013A (en) Electron emission element, electron source, image forming device using it and manufacture
JPH07201277A (en) Electron emission element and manufacture of image forming device using it
JPH0869747A (en) Surface conduction type electron emitting element, electron source and image forming device using the same, and their manufacture
JPH08185793A (en) Surface conduction type electron emitting element, electron source, image forming device, and those manufacture
JPH08273517A (en) Electron emitting element, electron source and image forming device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990629

LAPS Cancellation because of no payment of annual fees