JP2932240B2 - Electron source, image forming apparatus using the same, and methods of manufacturing the same - Google Patents
Electron source, image forming apparatus using the same, and methods of manufacturing the sameInfo
- Publication number
- JP2932240B2 JP2932240B2 JP19458594A JP19458594A JP2932240B2 JP 2932240 B2 JP2932240 B2 JP 2932240B2 JP 19458594 A JP19458594 A JP 19458594A JP 19458594 A JP19458594 A JP 19458594A JP 2932240 B2 JP2932240 B2 JP 2932240B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- voltage
- image
- emitting
- surface conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
- H01J2201/3165—Surface conduction emission type cathodes
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、表面伝導型電子放出素
子を複数備えた電子源、及び該電子源を用いて構成した
表示装置や露光装置等の画像形成装置に関わり、特にそ
れらの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source having a plurality of surface conduction electron-emitting devices, and to an image forming apparatus such as a display device or an exposure device constituted by using the electron source. About the method.
【0002】[0002]
【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。2. Description of the Related Art A surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted by passing a current through a conductive thin film formed on an insulating substrate in parallel with the film surface.
【0003】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に電
圧を印加通電することで通常行われ、導電性薄膜を局所
的に破壊、変形もしくは変質させて構造を変化させ、電
気的に高抵抗な状態の電子放出部を形成する処理であ
る。電子放出は、上記電子放出部が形成された導電性薄
膜に電圧を印加して電流を流すことにより、電子放出部
に発生した亀裂付近から行われる。As a typical configuration example of a surface conduction electron-emitting device, a conductive thin film such as a metal oxide which connects a pair of device electrodes provided on an insulating substrate is referred to as forming in advance. One in which an electron-emitting portion is formed by an energization process is exemplified. Forming is usually performed by applying a voltage to both ends of the conductive thin film and conducting electricity.The conductive thin film is locally destroyed, deformed or altered to change its structure, and the electron-emitting portion is in an electrically high-resistance state. Is a process of forming The electron emission is performed from the vicinity of a crack generated in the electron emission portion by applying a voltage to the conductive thin film on which the electron emission portion is formed and causing a current to flow.
【0004】上記表面伝導型電子放出素子は、構造が単
純で製造も比較的容易であることから、大面積にわたり
多数配列形成できる利点がある。そこで、この特徴を活
かすための種々の応用が研究されている。例えば、荷電
ビーム源、表示装置等の画像形成装置への利用が挙げら
れる。The above-mentioned surface conduction electron-emitting device has an advantage that it can be formed in a large number over a large area since it has a simple structure and is relatively easy to manufacture. Therefore, various applications for utilizing this feature are being studied. For example, it can be used for an image forming apparatus such as a charged beam source and a display device.
【0005】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて各々結線した
行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げ
られる(特開昭64−31332号公報、特開平1−2
83749号公報、特開平2−257552号公報)。Conventionally, as an example of arranging a large number of surface conduction electron-emitting devices, a surface conduction electron-emitting device is arranged in parallel, and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. (Also referred to as a common wiring). An electron source in which rows connected by a plurality of rows (also referred to as a common wiring) are arranged in a large number of rows (also referred to as a trapezoidal arrangement) (JP-A-64-31332, JP-A-1-2302).
83749, JP-A No. 2 -257 552 JP).
【0006】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
(アメリカ特許第5066883号明細書)。In particular, in the case of a display device, a flat panel display device similar to a display device using liquid crystal can be used, and a self-luminous display device that does not require a backlight is used as a surface conduction electron emission device. There has been proposed a display device in which an electron source in which a number of elements are arranged and a phosphor that emits visible light when irradiated with an electron beam from the electron source are combined (US Pat. No. 5,066,883).
【0007】上記の梯型配置のように多数の表面伝導型
電子放出素子を配列形成した電子源においては、1行の
表面伝導型電子放出素子を一括してフォーミングする
(ラインフォーミング)のが一般的である。なお、ここ
でいう一括フォーミングとは、多数の素子に対して所定
の給電部(1カ所あるいは複数)から電力を供給してフ
ォーミングすることを意味し、必ずしも多数の素子を同
時にフォーミングすることを意味するものではない。In an electron source in which a large number of surface conduction electron-emitting devices are arranged and arranged as in the above-described trapezoidal arrangement, it is common to form a single row of surface conduction electron-emitting devices (line forming). It is a target. Here, the collective forming means that forming is performed by supplying power from a predetermined power supply unit (one or a plurality) to a large number of elements, and necessarily means that a large number of elements are simultaneously formed. It does not do.
【0008】[0008]
【発明が解決しようとする課題】しかしながら、上記の
ような従来のラインフォーミング方法には、以下に説明
するような問題点があった。However, the conventional line forming method as described above has the following problems.
【0009】図24は、1次元梯型配列されたいくつか
の電子源の例における等価回路と、給電部に一定電圧を
印加した場合に各素子がフォーミングされる直前の該素
子への印加電圧(電力)の素子アドレスによる違いを示
している。図24(a)は、給電部が梯状ラインの一端
に1カ所配置され、他端に接地部が1カ所配置されてい
る例、図24(b)は、給電部と接地部が梯状ラインの
同じ側の片端部にそれぞれ配置されている例、図24
(c)は、給電部と接地部が梯状ラインの両端部にそれ
ぞれ配置されている例である。[0009]FIG.Are some one-dimensional ladder-shaped arrays
The equivalent circuit in the example of the electron source of
When applied, each element immediately before forming is formed
The difference between the applied voltage (power) to the element and the element address is shown.
doing.FIG.(A) is one end of the ladder line when the power supply is
And one grounding part at the other end.
Example,FIG.(B) shows that the feeding part and the grounding part are ladder lines.
An example where each is arranged at one end on the same side,FIG.
(C) shows that the feeder and grounder are located at both ends of the ladder line.
This is an example in which each is arranged.
【0010】図24の等価回路において、Rはフォーミ
ングされる前の素子抵抗であり、rは配線抵抗である。
なお、フォーミングされた後の素子抵抗は素子抵抗Rに
比べ、2〜3桁以上も大きい。等価回路から明らかなよ
うに、素子抵抗R,配線抵抗rにばらつきが無い場合に
おいても各素子にかかる分圧は等しくならず、給電部に
一定の電圧を供給しても、素子のアドレスによってその
素子がフォーミングされる直前にかかる電圧(電力)に
ばらつきが生じる。In the equivalent circuit of FIG . 24 , R is an element resistance before forming, and r is a wiring resistance.
The element resistance after the forming is larger than the element resistance R by two to three digits or more. As is clear from the equivalent circuit, even when there is no variation in the element resistance R and the wiring resistance r, the divided voltages applied to the respective elements are not equal. The voltage (power) applied immediately before the element is formed varies.
【0011】フォーミングにより形成される亀裂を含む
電子放出部は、フォーミング時に印加される電圧等の条
件によりその状態が変化するため、上記のような従来の
ラインフォーミング方法では各素子間の電子放出特性に
ばらつきが生じてしまう。このことは、ラインフォーミ
ング方向の素子数が多くなるほど顕著に現れるため、特
に多数の表面伝導型電子放出素子を配列形成した大面積
電子源や、該電子源を用いた画像形成装置においては、
輝度ムラや画像ムラを引き起こし、高品質の画像が得ら
れず大きな問題であった。Since the state of the electron-emitting portion including the crack formed by the forming changes depending on conditions such as the voltage applied during the forming, the electron-emitting characteristics between the respective elements in the above-described conventional line forming method. Will vary. Since this is more pronounced as the number of elements in the line forming direction increases, especially in a large-area electron source in which a large number of surface conduction electron-emitting devices are arranged and formed, or in an image forming apparatus using the electron source,
This causes a luminance unevenness and an image unevenness, so that a high quality image cannot be obtained, which is a serious problem.
【0012】本発明は、上記の従来技術が有する問題点
に鑑み、フォーミングにより電子放出部が設けられた導
電性薄膜を有する表面伝導型電子放出素子を多数配列し
た電子源、及び該電子源を用いた画像形成装置におい
て、フォーミングによる素子間の特性のばらつきを低減
することを目的とするものである。The present invention has been made in view of the above-mentioned problems of the prior art, and has been made in consideration of the above problems of the prior art, with an electron source having a large number of surface conduction electron-emitting devices having a conductive thin film provided with an electron-emitting portion formed by forming. An object of the present invention is to reduce variations in characteristics between elements due to forming in an image forming apparatus used.
【0013】[0013]
【課題を解決するための手段及び作用】上記目的を達成
するために成された本発明の構成は以下の通りである。The structure of the present invention made to achieve the above object is as follows.
【0014】本発明の第一は、基板上に、一対の素子電
極間を連絡する導電性薄膜にフォーミングによって形成
された電子放出部が設けられている表面伝導型電子放出
素子の複数個を配線した素子列を、少なくとも1列有す
る電子源の製造方法において、少なくとも上記1列の電
子放出素子の素子電極間に一括して電圧を印加してフォ
ーミングを行う際に、電子放出素子に紫外線を照射して
該電子放出素子の素子抵抗を高めることを特徴とする電
子源の製造方法にある。 According to a first aspect of the present invention, a plurality of surface conduction electron-emitting devices having an electron-emitting portion formed by forming a conductive thin film connecting a pair of device electrodes on a substrate are provided. In the method for manufacturing an electron source having at least one row of the above-described element rows, when forming is performed by applying a voltage between the element electrodes of at least one row of the electron-emitting elements, the electron-emitting elements are irradiated with ultraviolet rays. And increasing the device resistance of the electron-emitting device.
【0015】上記本発明第一は、さらにその特徴とし
て、前記導電性薄膜は、酸化パラジウムからなること、
前記電子放出素子の配線が、マトリクス配置されている
こと、前記電子放出素子の配線が、梯状配置されている
ことをも含む。 The first feature of the present invention is further characterized in that the conductive thin film is made of palladium oxide;
The wirings of the electron-emitting devices may be arranged in a matrix, and the wirings of the electron-emitting devices may be arranged in a ladder shape.
【0016】また、本発明の第二は、基板上に、一対の
素子電極間を連絡する導電性薄膜にフォーミングによっ
て形成された電子放出部が設けられている表面伝導型電
子放出素子の複数個を配線した素子列を、少なくとも1
列有する電子源と、該電子源から放出される電子線の照
射により画像を形成する画像形成部材を有する画像形成
装置の製造方法において、少なくとも上記1列の電子放
出素子の素子電極間に一括して電圧を印加してフォーミ
ングを行う際に、電子放出素子に紫外線を照射して該電
子放出素子の素子抵抗を高めることを特徴とする画像形
成装置の製造方法にある。A second aspect of the present invention is a plurality of surface conduction electron-emitting devices having an electron-emitting portion formed by forming a conductive thin film connecting a pair of device electrodes on a substrate. At least one element row
In a method for manufacturing an image forming apparatus having an electron source having a row and an image forming member for forming an image by irradiation of an electron beam emitted from the electron source, at least one element of the row of electron emitting elements is collectively provided. In the method of manufacturing an image forming apparatus, an ultraviolet ray is irradiated to the electron-emitting device when forming is performed by applying a voltage to the electron-emitting device to increase the element resistance of the electron-emitting device.
【0017】上記本発明第二は、さらにその特徴とし
て、前記導電性薄膜は、酸化パラジウムからなること、
前記電子放出素子の配線が、マトリクス配置されている
こと、前記電子放出素子の配線が、梯状配置されている
ことをも含む。 The second aspect of the present invention is further characterized in that the conductive thin film is made of palladium oxide;
The wirings of the electron-emitting devices may be arranged in a matrix, and the wirings of the electron-emitting devices may be arranged in a ladder shape.
【0018】更に本発明は、上記本発明の製造方法によ
り得られた電子源あるいは画像形成装置にある。Further, the present invention resides in an electron source or an image forming apparatus obtained by the manufacturing method of the present invention.
【0019】本発明に関わる表面伝導型電子放出素子の
基本的な構成としては、一対の素子電極が同一面上に形
成された平面型と、一対の素子電極が絶縁層を介して上
下に位置する垂直型の2つの構成が挙げられる。The basic structure of a surface conduction electron-emitting device according to the present invention is a flat type in which a pair of device electrodes are formed on the same surface, and a pair of device electrodes which are vertically positioned via an insulating layer. There are two vertical configurations.
【0020】先ず、平面型の表面伝導型電子放出素子に
ついて説明する。First, a planar type surface conduction electron-emitting device will be described.
【0021】図1(a),(b)は、平面型表面伝導型
電子放出素子の基本的な構成を示す図である。同図にお
いて、1は基板、2は電子放出部、3は導電性薄膜、4
と5は素子電極である。FIGS. 1A and 1B are diagrams showing a basic structure of a flat surface conduction electron-emitting device. In the figure, 1 is a substrate, 2 is an electron emitting portion, 3 is a conductive thin film, 4
And 5 are device electrodes.
【0022】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。As the substrate 1, for example, quartz glass, Na
And glass having reduced impurity content such as glass, blue plate glass, a laminate obtained by laminating SiO 2 on a blue plate glass by a sputtering method or the like, and ceramics such as alumina.
【0023】対向する素子電極4,5の材料としては、
一般的導体材料が用いられ、例えばNi,Cr,Au,
Mo,W,Pt,Ti,Al,Cu,Pd等の金属或は
合金、及びPd,Ag,Au,RuO2 ,Pd−Ag等
の金属或は金属酸化物とガラス等から構成される印刷導
体、In2 O3 −SnO2 等の透明導電体、及びポリシ
リコン等の半導体導体材料等から適宜選択される。The materials of the opposing device electrodes 4 and 5 are as follows.
A general conductor material is used, for example, Ni, Cr, Au,
Mo, W, Pt, Ti, Al, Cu, metal or an alloy such as Pd, and Pd, Ag, Au, printed conductors composed of RuO 2, metal or metal oxide such as Pd-Ag and glass, etc. , In 2 O 3 —SnO 2, etc., and a semiconductor conductor material such as polysilicon.
【0024】素子電極間隔L、素子電極長さW、導電性
薄膜3の形状等は、応用される形態等によって、適宜設
計される。The element electrode interval L, the element electrode length W, the shape of the conductive thin film 3 and the like are appropriately designed depending on the applied form and the like.
【0025】素子電極間隔Lは、数百Å〜数百μmであ
ることが好ましく、より好ましくは、素子電極4,5間
に印加する電圧と電子放出し得る電界強度等により、数
μm〜数十μmである。The distance L between the device electrodes is preferably several hundreds of μm to several hundreds of μm, and more preferably several μm to several hundred μm depending on the voltage applied between the device electrodes 4 and 5 and the intensity of the electric field capable of emitting electrons. 10 μm.
【0026】素子電極長さWは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数μm〜数百μmであ
り、また素子電極厚dは、数百Å〜数μmである。The element electrode length W is preferably several μm to several hundred μm in consideration of the resistance value and the electron emission characteristics of the electrode, and the element electrode thickness d is several hundred μm to several μm.
【0027】尚、図1に示される平面型表面伝導型電子
放出素子は、基板1上に、素子電極4,5、導電性薄膜
3の順に積層されたものとなっているが、基板1上に、
導電性薄膜3、素子電極4,5の順に積層したものとし
てもよい。The planar surface conduction electron-emitting device shown in FIG. 1 is formed by laminating element electrodes 4 and 5 and a conductive thin film 3 on a substrate 1 in this order. To
The conductive thin film 3 and the device electrodes 4 and 5 may be stacked in this order.
【0028】導電性薄膜3は、良好な電子放出特性を得
るためには、微粒子で構成された微粒子膜であるのが特
に好ましく、その膜厚は、素子電極4,5へのステップ
カバレージ、素子電極4,5間の抵抗値及び後述する通
電フォーミング条件等によって、適宜設定される。この
導電性薄膜3の膜厚は、好ましくは数Å〜数千Åで、特
に好ましくは10Å〜500Åであり、その抵抗値は、
103 〜107 Ω/□のシート抵抗値である。In order to obtain good electron emission characteristics, the conductive thin film 3 is particularly preferably a fine particle film composed of fine particles. It is set as appropriate according to the resistance value between the electrodes 4 and 5 and the energization forming conditions described later. The thickness of the conductive thin film 3 is preferably several Å to several thousand 、, and particularly preferably 10 to 500 、.
It is a sheet resistance value of 10 3 to 10 7 Ω / □.
【0029】導電性薄膜3を構成する材料としては、例
えばPd,Pt,Ru,Ag,Au,Ti,In,C
u,Cr,Fe,Zn,Sn,Ta,W,Pb等の金
属、PdO,SnO2 ,In2 O3 ,PbO,Sb2 O
3 等の酸化物、HfB2 ,ZrB2 ,LaB6 ,CeB
6 ,YB4 ,GdB4 等の硼化物、TiC,ZrC,H
fC,TaC,SiC,WC等の炭化物、TiN,Zr
N,HfN等の窒化物、Si,Ge等の半導体、カーボ
ン等が挙げられる。Examples of the material forming the conductive thin film 3 include Pd, Pt, Ru, Ag, Au, Ti, In, and C.
u, Cr, Fe, Zn, Sn, Ta, W, and Pb, etc., PdO, SnO 2, In 2 O 3, PbO, Sb 2 O
Oxides such as 3 , HfB 2 , ZrB 2 , LaB 6 , CeB
6 , borides such as YB 4 and GdB 4 , TiC, ZrC, H
carbides such as fC, TaC, SiC, WC, TiN, Zr
Examples include nitrides such as N and HfN, semiconductors such as Si and Ge, and carbon.
【0030】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜を指す。微
粒子膜である場合、微粒子の粒径は、数Å〜数千Åであ
るのが好ましく、特に好ましくは10Å〜200Åであ
る。The fine particle film is a film in which a plurality of fine particles are gathered, and has a fine structure not only in a state in which the fine particles are individually dispersed but also in a state in which the fine particles are adjacent to each other or overlap each other (in an island shape). ). In the case of a fine particle film, the particle size of the fine particles is preferably from several to several thousand, particularly preferably from 10 to 200.
【0031】電子放出部2には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部2及び亀裂自体は、導電性薄膜3の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部2の位置及び形状
は図1に示されるような位置及び形状に特定されるもの
ではない。The electron emitting portion 2 contains a crack, and the electron emission is performed from the vicinity of the crack. The electron-emitting portion 2 including the crack and the crack itself are formed depending on the thickness, the film quality, the material of the conductive thin film 3 and the manufacturing method such as forming conditions described later. Therefore, the position and shape of the electron-emitting portion 2 are not limited to the position and shape as shown in FIG.
【0032】亀裂は、数Å〜数百Åの粒径の導電性微粒
子を有することもある。この導電性微粒子は、導電性薄
膜3を構成する材料の元素の一部、あるいは全てと同様
の物である。また、亀裂を含む電子放出部2及びその近
傍の導電性薄膜3は炭素及び炭素化合物を有することも
ある。The crack may have conductive fine particles having a particle size of several to several hundreds of mm. The conductive fine particles are similar to some or all of the elements of the material constituting the conductive thin film 3. Further, the electron emitting portion 2 including the crack and the conductive thin film 3 in the vicinity thereof may include carbon and a carbon compound.
【0033】次に、垂直型表面伝導型電子放出素子の基
本的な構成について説明する。Next, the basic structure of the vertical surface conduction electron-emitting device will be described.
【0034】図2は、垂直型表面伝導型電子放出素子の
基本的な構成を示す図であり、図中21は段差形成部材
で、その他図1と同じ符号は同じ部材を示すものであ
る。FIG. 2 is a view showing a basic structure of a vertical surface conduction electron-emitting device. In FIG. 2, reference numeral 21 denotes a step forming member, and the same reference numerals as those in FIG. 1 denote the same members.
【0035】基板1、電子放出部2、導電性薄膜3、素
子電極4,5は、前述した平面型表面伝導型電子放出素
子と同様の材料で構成されたものである。The substrate 1, the electron-emitting portion 2, the conductive thin film 3, and the device electrodes 4 and 5 are made of the same material as the above-mentioned flat surface-conduction type electron-emitting device.
【0036】段差形成部材21は、例えば真空蒸着法,
印刷法,スパッタ法等で付設されたSiO2 等の絶縁性
材料で構成されたものである。この段差形成部材21の
膜厚は、先に述べた平面型表面伝導型電子放出素子の素
子電極間隔L(図1参照)に対応するもので、段差形成
部材21の作成法や素子電極4,5間に印加する電圧と
電子放出し得る電界強度等により設定されるが、好まし
くは数百Å〜数十μmであり、特に好ましくは数百Å〜
数μmである。The step forming member 21 is formed by, for example, a vacuum evaporation method,
It is made of an insulating material such as SiO 2 provided by a printing method, a sputtering method or the like. The thickness of the step forming member 21 corresponds to the element electrode interval L (see FIG. 1) of the flat surface conduction electron-emitting device described above. The distance is set by the voltage applied between the electrodes 5 and the electric field strength capable of emitting electrons, but is preferably several hundreds to several tens μm, and particularly preferably several hundreds to
It is several μm.
【0037】導電性薄膜3は、通常、素子電極4,5の
作成後に形成されるので、素子電極4,5の上に積層さ
れるが、導電性薄膜3の形成後に素子電極4,5を作成
し、導電性薄膜3の上に素子電極4,5が積層されるよ
うにすることも可能である。また、平面型表面伝導型電
子放出素子の説明においても述べたように、電子放出部
2の形成は、導電性薄膜3の膜厚、膜質、材料及び後述
するフォーミング条件等の製法に依存するので、その位
置及び形状は図2に示されるような位置及び形状に特定
されるものではない。The conductive thin film 3 is usually formed after the formation of the device electrodes 4 and 5, and thus is laminated on the device electrodes 4 and 5. It is also possible to form such that the device electrodes 4 and 5 are laminated on the conductive thin film 3. Further, as described in the description of the planar surface conduction electron-emitting device, the formation of the electron-emitting portion 2 depends on the manufacturing method such as the film thickness, film quality, material, and forming conditions of the conductive thin film 3 described later. , The position and shape are not limited to the position and shape as shown in FIG.
【0038】尚、以下の説明は、上述の平面型表面伝導
型電子放出素子と垂直型表面伝導型電子放出素子の内、
平面型を例に説明するが、垂直型としてもよい。It should be noted that the following description will be made of the above-mentioned flat surface conduction electron-emitting device and vertical surface conduction electron-emitting device.
The plane type will be described as an example, but may be a vertical type.
【0039】表面伝導型電子放出素子の基本構成の製造
方法としては様々な方法が考えられるが、その一例を図
3の製造工程図に基づいて説明する。尚、以下に示す工
程a〜cは図3の(a)〜(c)に対応する。Various methods are conceivable as a method of manufacturing the basic structure of the surface conduction electron-emitting device. One example will be described with reference to the manufacturing process diagram of FIG. Steps a to c shown below correspond to (a) to (c) in FIG.
【0040】工程a:基板1を洗剤、純水および有機溶
剤により十分に洗浄した後、真空蒸着法,スパッタ法等
により素子電極材料を堆積させた後、フォトリソグラフ
ィー技術により基板1の面上に素子電極4,5を形成す
る。Step a: After sufficiently cleaning the substrate 1 with a detergent, pure water and an organic solvent, depositing an element electrode material by a vacuum deposition method, a sputtering method, or the like, and then depositing the material on the surface of the substrate 1 by a photolithography technique. Device electrodes 4 and 5 are formed.
【0041】工程b:素子電極4,5を設けた基板1上
に有機金属溶液を塗布して放置することにより、素子電
極4と素子電極5間を連絡して有機金属薄膜を形成す
る。尚、有機金属溶液とは、前述の導電性薄膜3の構成
材料の金属を主元素とする有機化合物の溶液である。こ
の後、有機金属薄膜を加熱焼成処理し、リフトオフ、エ
ッチング等によりパターニングされた導電性薄膜3を形
成する。Step b: An organometallic solution is applied on the substrate 1 provided with the device electrodes 4 and 5 and allowed to stand, so that the device electrode 4 and the device electrode 5 are connected to form an organometallic thin film. The organic metal solution is a solution of an organic compound containing a metal as a constituent element of the conductive thin film 3 as a main element. Thereafter, the organic metal thin film is heated and baked to form a conductive thin film 3 patterned by lift-off, etching, or the like.
【0042】尚、ここでは、有機金属溶液の塗布法によ
り説明したが、これに限ることなく、例えば真空蒸着
法、スパッタ法、化学的気相堆積法、分散塗布法、ディ
ッピング法、スピンナー法等によって有機金属膜を形成
することもできる。Here, the description has been made with reference to the method of applying the organic metal solution. However, the present invention is not limited to this. For example, a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, etc. Can form an organometallic film.
【0043】工程c:続いて、フォーミングと呼ばれる
通電処理を施す。素子電極4,5間に不図示の電源より
通電すると、導電性薄膜3の部位に構造の変化した電子
放出部2が形成される。この通電処理により導電性薄膜
3を局所的に破壊、変形もしくは変質せしめ、構造の変
化した部位が電子放出部2である。Step c: Subsequently, an energization process called forming is performed. When power is applied between the device electrodes 4 and 5 from a power supply (not shown), an electron-emitting portion 2 having a changed structure is formed at the portion of the conductive thin film 3. The conductive thin film 3 is locally destroyed, deformed or deteriorated by this energization process, and the portion where the structure is changed is the electron emitting portion 2.
【0044】フォーミングの電圧波形の例を図4に示
す。FIG. 4 shows an example of a forming voltage waveform.
【0045】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図4(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図4(b))がある。The voltage waveform is particularly preferably a pulse waveform.
There are a case where a voltage pulse having a pulse crest value as a constant voltage is continuously applied (FIG. 4A) and a case where a voltage pulse is applied while increasing the pulse crest value (FIG. 4B).
【0046】まず、パルス波高値を定電圧とした場合に
ついて説明する。図4(a)におけるT1及びT2は電
圧波形のパルス幅とパルス間隔であり、例えば、T1を
1μ秒〜10m秒、T2を10μ秒〜100m秒とし、
波高値(フォ−ミング時のピ−ク電圧)を前述した表面
伝導型電子放出素子の形態に応じて適宜選択し、適当な
真空度、例えば1×10-5Torr程度の真空雰囲気下
で、数秒から数十分印加する。尚、印加する電圧波形
は、図示される三角波に限定されるものではなく、矩形
波等の所望の波形を用いることができる。First, the case where the pulse peak value is a constant voltage will be described. T1 and T2 in FIG. 4A are the pulse width and pulse interval of the voltage waveform. For example, T1 is 1 μsec to 10 msec, T2 is 10 μsec to 100 msec,
The peak value (peak voltage at the time of forming) is appropriately selected according to the form of the above-mentioned surface conduction electron-emitting device, and under a suitable vacuum degree, for example, a vacuum atmosphere of about 1 × 10 −5 Torr, Apply for a few seconds to tens of minutes. Note that the voltage waveform to be applied is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave can be used.
【0047】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について説明する。図4(b)に
おけるT1及びT2は図4(a)と同様であり、波高値
(フォ−ミング時のピ−ク電圧)を、例えば0.1Vス
テップ程度づつ増加させ、図4(a)の説明と同様の適
当な真空雰囲気下で印加する。Next, a case where a voltage pulse is applied while increasing the pulse peak value will be described. T1 and T2 in FIG. 4B are the same as those in FIG. 4A, and the peak value (peak voltage at the time of forming) is increased by, for example, about 0.1 V steps. Is applied under an appropriate vacuum atmosphere as described in the above.
【0048】尚、パルス間隔T2中で、導電性薄膜3
(図1及び図2参照)を局所的に破壊、変形もしくは変
質させない程度の電圧、例えば0.1V程度の電圧で素
子電流を測定して抵抗値を求め、例えば1Mオーム以上
の抵抗を示した時にフォーミングを終了する。Note that, during the pulse interval T2, the conductive thin film 3
(See FIGS. 1 and 2) The element current was measured at a voltage that does not locally destroy, deform, or alter the element, for example, a voltage of about 0.1 V, and the resistance was obtained. For example, a resistance of 1 M ohm or more was shown. Sometimes the forming ends.
【0049】更に活性化工程を施すことが好ましい。It is preferable to further perform an activation step.
【0050】活性化工程とは、例えば10-4〜10-5T
orr程度の真空度で、フォーミング工程での説明と同
様に、パルス波高値を定電圧としたパルスの印加を繰り
返す処理のことをいい、真空雰囲気中に存在する有機物
質から炭素及び炭素化合物を電子放出部2(図1及び図
2参照)に堆積させることで、素子電流、放出電流の状
態を著しく向上させることができる工程である。この活
性化工程は、例えば素子電流や放出電流を測定しながら
行って、例えば放出電流が飽和した時点で終了するよう
にすれば効果的であるので好ましい。また、活性化工程
でのパルス波高値は、好ましくは素子を駆動する際に印
加する駆動電圧の波高値である。The activation step is, for example, 10 -4 to 10 -5 T
Similar to the description of the forming process, a process of repeating application of a pulse with a pulse peak value of a constant voltage at a degree of vacuum of about orr, and converts carbon and carbon compounds from organic substances existing in a vacuum atmosphere into electrons. This is a step in which the state of the device current and the emission current can be significantly improved by depositing the light on the emission portion 2 (see FIGS. 1 and 2). This activation step is preferably performed while measuring, for example, the device current and the emission current, and is completed when, for example, the emission current is saturated, since it is effective and is preferable. In addition, the pulse peak value in the activation step is preferably a peak value of a driving voltage applied when driving the element.
【0051】尚、上記炭素及び炭素化合物とは、グラフ
ァイト(単結晶及び多結晶の双方を指す)、非晶質カー
ボン(非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す)である。また、その堆積膜厚は、好ま
しくは500Å以下、より好ましくは300Å以下であ
る。The above-mentioned carbon and carbon compound are graphite (indicating both single crystal and polycrystal) and amorphous carbon (indicating amorphous carbon and a mixture thereof with polycrystalline graphite). Further, the deposited film thickness is preferably 500 ° or less, more preferably 300 ° or less.
【0052】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。The basic characteristics of the surface conduction electron-emitting device thus obtained will be described below.
【0053】図5は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略図
で、まずこの測定評価系を説明する。FIG. 5 is a schematic diagram showing an example of a measurement evaluation system for measuring the electron emission characteristics of a surface conduction electron-emitting device. First, this measurement evaluation system will be described.
【0054】図5において、図1と同じ符号は同じ部材
を示す。また、51は素子に素子電圧Vfを印加するた
めの電源、50は素子電極4,5間の導電性薄膜3を流
れる素子電流Ifを測定するための電流計、54は電子
放出部2より放出される放出電流Ieを捕捉するための
アノ−ド電極、53はアノ−ド電極54に電圧を印加す
るための高圧電源、52は電子放出部5より放出される
放出電流Ieを測定するための電流計、55は真空装
置、56は排気ポンプである。In FIG. 5, the same reference numerals as those in FIG. 1 denote the same members. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the device; 50, an ammeter for measuring a device current If flowing through the conductive thin film 3 between the device electrodes 4 and 5; An anode electrode for capturing the emission current Ie to be emitted, 53 is a high voltage power supply for applying a voltage to the anode electrode 54, and 52 is for measuring the emission current Ie emitted from the electron emission portion 5. An ammeter, 55 is a vacuum device, and 56 is an exhaust pump.
【0055】表面伝導型電子放出素子及びアノ−ド電極
54は真空装置55内に設置され、この真空装置55に
は不図示の真空計等の必要な機器が具備されており、所
望の真空下で表面伝導型電子放出素子の測定評価ができ
るようになっている。The surface conduction electron-emitting device and the anode electrode 54 are installed in a vacuum device 55. The vacuum device 55 is equipped with necessary devices such as a vacuum gauge (not shown) and is operated under a desired vacuum. This allows measurement and evaluation of surface conduction electron-emitting devices.
【0056】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び表面伝導型電子放出素子の
基板1は、ヒーターにより200℃程度まで加熱できる
ようになっている。尚、この測定評価系は、後述するよ
うな表示パネル(図8における201参照)の組み立て
段階において、表示パネル及びその内部を真空装置55
及びその内部として構成することで、前述のフォーミン
グ工程及び活性化工程における測定評価及び処理に応用
することができるものである。The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultra-high vacuum system such as an ion pump.
The entire vacuum device 55 and the substrate 1 of the surface conduction electron-emitting device can be heated to about 200 ° C. by a heater. In this measurement and evaluation system, the display panel and the inside thereof are connected to a vacuum device 55 at the stage of assembling a display panel (see 201 in FIG. 8) described later.
And by configuring it as an interior thereof, it can be applied to measurement evaluation and processing in the above-described forming step and activation step.
【0057】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノ−ド電極54の電圧を
1kV〜10kVとし、アノ−ド電極54と表面伝導型
電子放出素子の距離Hを2mm〜8mmとして通常測定
を行う。The basic characteristics of the surface conduction type electron-emitting device described below are as follows. The voltage of the anode electrode 54 of the above-mentioned measurement and evaluation system is 1 kV to 10 kV, and the distance H between the anode electrode 54 and the surface conduction type electron-emitting device is H. Is usually set to 2 mm to 8 mm.
【0058】まず、放出電流Ie及び素子電流Ifと、
素子電圧Vfの関係の典型的な例を図6(図中の実線)
に示す。尚、図6において、放出電流Ieは素子電流I
fに比べて著しく小さいので、任意単位で示されてい
る。First, the emission current Ie and the device current If,
FIG. 6 (a solid line in the figure) shows a typical example of the relationship between the element voltages Vf.
Shown in In FIG. 6, the emission current Ie is the device current Ie.
Since it is significantly smaller than f, it is shown in arbitrary units.
【0059】図6から明らかなように、表面伝導型電子
放出素子は、放出電流Ieに対する次の3つの特徴的特
性を有する。As apparent from FIG. 6, the surface conduction electron-emitting device has the following three characteristic characteristics with respect to the emission current Ie.
【0060】先ず第1に、表面伝導型電子放出素子はあ
る電圧(しきい値電圧と呼ぶ:図6中のVth)以上の
素子電圧Vfを印加すると急激に放出電流Ieが増加
し、一方、しきい値電圧Vth以下では放出電流Ieが
殆ど検出されない。即ち、放出電流Ieに対する明確な
しきい値電圧Vthを持った非線形素子である。First, in the surface conduction electron-emitting device, when an element voltage Vf higher than a certain voltage (referred to as a threshold voltage: Vth in FIG. 6) is applied, the emission current Ie sharply increases. Below the threshold voltage Vth, the emission current Ie is hardly detected. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.
【0061】第2に、放出電流Ieが素子電圧Vfに対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ieは素子電圧Vfで制御できる。Second, since the emission current Ie has a characteristic (referred to as MI characteristic) that monotonically increases with respect to the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.
【0062】第3に、アノード電極54(図5参照)に
捕捉される放出電荷は、素子電圧Vfを印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vfを印加する時間により制御できる。Third, the amount of the emitted charges captured by the anode electrode 54 (see FIG. 5) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.
【0063】図6に実線で示した特性は、放出電流Ie
が素子電圧Vfに対してMI特性を有すると同時に、素
子電流Ifも素子電圧Vfに対してMI特性を有してい
るが、図6に破線で示すように、素子電流Ifは素子電
圧Vfに対して電圧制御型負性抵抗特性(VCNR特性
と呼ぶ)を示す場合もある。いずれの特性を示すかは、
素子の製法及び測定時の測定条件等に依存する。但し、
素子電流Ifが素子電圧Vfに対してVCNR特性を有
する素子でも、放出電流Ieは素子電圧Vfに対してM
I特性を有する。The characteristic shown by the solid line in FIG.
Has the MI characteristic with respect to the element voltage Vf, and the element current If also has the MI characteristic with respect to the element voltage Vf. However, as shown by a broken line in FIG. On the other hand, a voltage control type negative resistance characteristic (referred to as VCNR characteristic) may be exhibited. Which property is shown
It depends on the manufacturing method of the element and the measurement conditions at the time of measurement. However,
Even if the device current If has a VCNR characteristic with respect to the device voltage Vf, the emission current Ie is M with respect to the device voltage Vf.
It has an I characteristic.
【0064】以上のような表面伝導型電子放出素子の特
徴的特性のため、複数の素子を配置した電子源や画像形
成装置等でも、入力信号に応じて、容易に放出電子量を
制御することができることとなり、多方面への応用がで
きる。Because of the characteristic characteristics of the surface conduction electron-emitting device described above, the amount of emitted electrons can be easily controlled according to an input signal even in an electron source or an image forming apparatus in which a plurality of devices are arranged. And can be applied to various fields.
【0065】次に、本発明の主眼である前述の表面伝導
型電子放出素子を多数配列した電子源、及び該電子源を
用いた画像形成装置について詳述する。Next, an electron source having a large number of the above-mentioned surface conduction electron-emitting devices, which is the main feature of the present invention, and an image forming apparatus using the electron source will be described in detail.
【0066】先ず、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。First, the arrangement of the surface conduction electron-emitting devices in the electron source of the present invention will be described.
【0067】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、M本のX方向配線の上にN本のY方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に各々X方向配線、Y方向配線
を接続した配列方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。The arrangement of the surface conduction electron-emitting devices in the electron source of the present invention is not limited to the ladder arrangement as described in the section of the prior art, or to the arrangement of N Y-electrodes on M X-directional wirings. An arrangement method in which directional wiring is provided via an interlayer insulating layer, and an X-directional wiring and a Y-directional wiring are connected to a pair of device electrodes of a surface conduction electron-emitting device, respectively. This is hereinafter referred to as a simple matrix arrangement. First, the simple matrix arrangement will be described in detail.
【0068】前述した表面伝導型電子放出素子の基本的
特性によれば、印加される素子電圧Vfがしきい値電圧
Vthを超える場合には、印加するパルス状電圧の波高
値とパルス幅で電子放出量を制御できる。一方、しきい
値電圧Vth以下では、殆ど電子の放出はされない。従
って、多数の表面伝導型電子放出素子を配置した場合に
おいても、単純なマトリクス配線だけで入力信号に応じ
て制御したパルス状電圧を印加し、個々の素子を選択し
て独立に駆動可能となる。According to the above-described basic characteristics of the surface conduction electron-emitting device, when the applied device voltage Vf exceeds the threshold voltage Vth, the electron has a peak value and a pulse width of the applied pulse voltage. The amount of release can be controlled. On the other hand, below the threshold voltage Vth, almost no electrons are emitted. Therefore, even when a large number of surface conduction electron-emitting devices are arranged, it becomes possible to apply a pulse-like voltage controlled in accordance with an input signal with only a simple matrix wiring and to select individual devices to be driven independently. .
【0069】単純マトリクス配置は上記原理に基づくも
のであり、本発明の電子源の一例である単純マトリクス
配置の電子源の構成について、図7に基づいて更に説明
する。The simple matrix arrangement is based on the above principle, and the configuration of an electron source having a simple matrix arrangement as an example of the electron source of the present invention will be further described with reference to FIG.
【0070】図7において、基板1は既に説明したよう
なガラス板等であり、この基板1上に配列された表面伝
導型電子放出素子104の個数及び形状は用途に応じて
適宜設定されるものである。In FIG. 7, the substrate 1 is a glass plate or the like as described above, and the number and shape of the surface conduction electron-emitting devices 104 arranged on the substrate 1 are appropriately set according to the application. It is.
【0071】M本のX方向配線102は、各々外部端子
DX1,DX2,・・・DXMを有するもので、基板1
上に、真空蒸着法,印刷法,スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子104にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。Each of the M X-directional wirings 102 has external terminals DX1, DX2,.
A conductive metal formed by a vacuum deposition method, a printing method, a sputtering method, or the like is provided thereon. In addition, the material and the material are so set that the voltage is supplied to the many surface conduction electron-emitting devices 104 almost uniformly.
The film thickness and the wiring width are set.
【0072】N本のY方向配線103は、各々外部端子
DY1,DY2,・・・DYNを有するもので、X方向
配線102と同様に作成される。Each of the N Y-directional wirings 103 has external terminals DY1, DY2,... DYN, and is formed in the same manner as the X-directional wiring 102.
【0073】これらM本のX方向配線102とN本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このM,Nは共に正の整数である。The M X-directional wires 102 and the N Y wires
An interlayer insulating layer (not shown) is provided between the direction wirings 103, and is electrically separated to form a matrix wiring. Note that both M and N are positive integers.
【0074】不図示の層間絶縁層は、真空蒸着法,印刷
法,スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。また、X方向配線102と
Y方向配線103は各々外部端子として引き出されてい
る。The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-directional wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103. Further, the X-direction wiring 102 and the Y-direction wiring 103 are led out as external terminals.
【0075】更に、表面伝導型電子放出素子104の対
向する素子電極(不図示)が、M本のX方向配線102
と、N本のY方向配線103と、真空蒸着法,印刷法,
スパッタ法等で形成された導電性金属等からなる結線1
05によって電気的に接続されているものである。Further, the device electrodes (not shown) opposed to the surface conduction electron-emitting device 104 are provided with M X-direction wirings 102.
, N Y-directional wirings 103, a vacuum deposition method, a printing method,
Connection 1 made of conductive metal or the like formed by sputtering or the like
05 are electrically connected.
【0076】ここで、M本のX方向配線102と、N本
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、またそれぞれ異なっていてもよく、前述の素子電
極の材料等より適宜選択される。これら素子電極への配
線は、素子電極と材料が同一である場合には、素子電極
と総称する場合もある。また、表面伝導型電子放出素子
104は、基板1あるいは不図示の層間絶縁層上どちら
に形成してもよい。Here, the M X-directional wires 102, the N Y-directional wires 103, the connection 105, and the opposing element electrodes may have the same or some of the constituent elements that are the same. Further, they may be different from each other, and are appropriately selected from the above-described materials of the device electrodes and the like. The wires to these device electrodes may be collectively referred to as device electrodes when the material is the same as the device electrodes. The surface conduction electron-emitting device 104 may be formed on either the substrate 1 or an interlayer insulating layer (not shown).
【0077】また、詳しくは後述するが、前記X方向配
線102には、X方向に配列された表面伝導型電子放出
素子104の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。As will be described in detail later, a scanning signal is applied to the X-direction wiring 102 in order to scan a row of the surface conduction electron-emitting devices 104 arranged in the X-direction in accordance with an input signal. A scanning signal applying unit (not shown) is electrically connected.
【0078】一方、Y方向配線103には、Y方向に配
列された表面伝導型電子放出素子104の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号印加手段が電気的に接続されている。各
表面伝導型電子放出素子104に印加される駆動電圧
は、当該表面伝導型電子放出素子に印加される走査信号
と変調信号の差電圧として供給されるものである。On the other hand, a modulation signal (not shown) for applying a modulation signal is applied to the Y-direction wiring 103 in order to modulate each of the rows of the surface conduction electron-emitting devices 104 arranged in the Y direction according to an input signal. The signal applying means is electrically connected. The drive voltage applied to each surface conduction electron-emitting device 104 is supplied as a difference voltage between a scanning signal and a modulation signal applied to the surface conduction electron-emitting device.
【0079】本発明は、特に、表面伝導型電子放出素子
を多数配列した電子源の製造過程における、前述のフォ
ーミング工程に特長を有するものであり、この点につい
て図7の単純マトリクス配線された電子源で説明する。The present invention has a feature in the above-mentioned forming step in the process of manufacturing an electron source in which a large number of surface conduction electron-emitting devices are arranged. The source will be explained.
【0080】図20に、図7の電子源の等価回路を示
す。図20において、Rは表面伝導型電子放出素子10
4の素子抵抗、r,r’はそれぞれ1素子(画素)あた
りのX方向,Y方向配線の配線抵抗である。この等価回
路において、先述した梯型配列の電子源に対して行われ
ていた従来法のラインフォーミングを、例えばX方向に
ついて行う場合を考える。図21は、接地部からmライ
ン目のラインフォーミングを説明するために、模式的に
示した等価回路である。FIG. 20 shows an equivalent circuit of the electron source shown in FIG. In FIG. 20 , R is the surface conduction electron-emitting device 10.
Element resistances 4 and r and r 'are wiring resistances of the X-direction and Y-direction wirings per element (pixel), respectively. In this equivalent circuit, a case is considered in which the conventional line forming performed on the ladder-shaped electron sources described above is performed, for example, in the X direction. FIG. 21 is an equivalent circuit schematically shown for explaining the m-th line forming from the grounding portion.
【0081】図21から明らかなように、素子抵抗R,
配線抵抗r,r’にばらつきが無い場合、給電部(図2
0の端子DXmに相当)に電圧を印加した時に、各素子
にかかる分圧は必ず給電部に最も近い素子のそれが最大
となる。また、フォーミングされた素子の素子抵抗は、
フォーミング前の素子抵抗Rに比べて2〜3桁以上も大
きいため、ラインフォーミングを行うと給電側に近い素
子から順次フォーミングされる。そしてn−1番目の素
子までフォーミングされ、次にn番目の素子をフォーミ
ングするときの等価回路は図22のようになる。すなわ
ち、この状態で最も給電部に近いn番目の素子がフォー
ミングされ、次の時点での等価回路は図22よりも1素
子少ない梯状のものとなる。n−1番目の素子までフォ
ーミングされている状態で、給電部に一定の電圧V0を
印加したとすると、n番目の素子にかかる電圧V(m,
n)は次式で与えられる。As is clear from FIG. 21 , the element resistance R,
When there is no variation in the wiring resistances r and r ', the power supply unit (FIG. 2)
When a voltage is applied to the terminal DXm ( zero ), the partial pressure applied to each element always becomes the largest for the element closest to the power supply unit. The element resistance of the formed element is
Since the element resistance R is larger than the element resistance R by two to three digits or more before the forming, when the line forming is performed, the elements are formed sequentially from the element near the power supply side. Then the forming until the (n-1) th element, then the equivalent circuit at the time of forming the n-th element is as shown in Figure 22. Ie, n-th element closest to the power supply unit in this state is forming, the equivalent circuit at the next point in time becomes one element less ladder-like than Fig 22. Assuming that a constant voltage V0 is applied to the power supply unit in a state where forming is performed up to the (n-1) th element, the voltage V (m,
n) is given by the following equation.
【0082】 V(m,n)={1−mr’/R−n(N−n+1)r/R}V0 ・・・(1)式V (m, n) = {1−mr ”/ R−n (N−n + 1) r / R} V0 (1)
【0083】ここで、r,r’はRに比べ十分小さいと
した。 [0083] Here, r, r 'was <br/> sufficiently small compared to R.
【0084】つまり、各素子にかかる電圧Vはm,nの
関数であり、ラインフォーミングのライン方向の素子ア
ドレスnの2次、他方向の素子アドレスmの1次で変化
することがわかる。That is, it can be seen that the voltage V applied to each element is a function of m and n, and changes depending on the secondary of the element address n in the line direction of the line forming and the primary of the element address m in the other direction.
【0085】図20の等価回路で示されるマトリクス配
線された電子源の全ての表面伝導型電子放出素子につい
てラインフォーミングを行った場合の、各素子にかかる
電圧Vの分布を模式的に示したのが図23である。FIG. 20 schematically shows the distribution of the voltage V applied to each surface conduction electron-emitting device in the case of performing the line forming for all the surface conduction electron-emitting devices of the matrix-wired electron source shown in the equivalent circuit of FIG. FIG. 23 shows this.
【0086】図23にみられるように、給電部に一定の
電圧を供給しても、素子アドレスによって当該素子がフ
ォーミングされる時にかかる電圧に差が出てしまう。こ
の現象は素子数が大きくなり、また配線抵抗r,r’が
素子抵抗Rに比べ大きくなる程、顕著に現れる。 [0086] As seen in Figure 23, be supplied with a constant voltage to the power supply unit, a difference in such a voltage when said elements are forming will come out by the element address. This phenomenon increases the number of elements, also the wiring resistance r, enough to r 'is greater than the element resistance R, Ru conspicuous.
【0087】上述した例は、給電部が行(あるいは列)
の1端にある場合であるが、給電部が両端にある場合で
も、やはり素子アドレスによってばらつきが生じる。
尚、梯状配置の電子源についてのラインフォーミングに
関しては従来技術の欄で述べた通りである。In the above-described example, the power supply unit is arranged in rows (or columns).
Is the case in the one end of, in the case where power supply portions are at both ends
Also, variation occurs depending on the element address.
The line forming for the ladder-shaped electron sources is as described in the section of the prior art.
【0088】前述したように、フォーミングにより形成
される亀裂を含む電子放出部は、フォーミング時に印加
される電圧等の条件によりその状態が変化するため、上
記のようなラインフォーミング方法では各素子間の電子
放出特性にばらつきが生じてしまう。[0088] As described above, the electron-emitting portion including a fissure formed by forming, in order to change its state depending on the conditions of the applied electrostatic pressure, etc. at the time of forming, the line forming method as described above between the elements Will cause variations in the electron emission characteristics.
【0089】このため、本発明第一では、ラインフォー
ミングを行う際に、素子に紫外線を照射して素子抵抗R
を高めるものである。For this reason, according to the first aspect of the present invention, when performing the line forming, the element is irradiated with the ultraviolet ray so that the element resistance R is reduced.
Is to increase.
【0090】ここで、本発明第一の技術の基礎となった
実験結果を説明する。Here, the results of experiments which became the basis of the first technique of the present invention will be described.
【0091】有機パラジウムの焼成膜(厚さ120Å)
を真空チャンバー内に設置し、4端子法により抵抗値の
経時変化を測定した。その際、真空チャンバーに設けた
石英ガラスの窓を通して、キセノンランプからの紫外線
照射をON/OFFさせてみた結果が図13である。図
13からわかるように、酸化パラジウムの抵抗は真空中
で僅かづつ上昇するが、紫外線照射によりその変化量が
増大することが判明した。また、種々のバンドパスフィ
ルターを用いて照射する紫外線の波長を変えて実験した
ところ、波長300nm以下、特に250nm以下の紫
外線照射でこの効果が大きいことがわかった。また、真
空度としては、大気圧からロータリーポンプで減圧する
とすぐに抵抗が上昇しはじめ、10-2Torr以下で大
きな変化率を示した。具体的には、10-3Torrで1
時間紫外線を照射することにより、初期抵抗の2〜3倍
になった。この現象の原因は今のところ解明されていな
いが、紫外線が酸化物中の酸素比率を微妙に変化させて
いるのかもしれない。Organic Palladium baked film (120 mm thick)
Was placed in a vacuum chamber, and the change with time of the resistance value was measured by a four-terminal method. At this time, FIG. 13 shows the result of turning on / off ultraviolet irradiation from a xenon lamp through a quartz glass window provided in a vacuum chamber. As can be seen from FIG. 13, the resistance of palladium oxide gradually increases in a vacuum, but it has been found that the amount of change increases by irradiation with ultraviolet rays. In addition, experiments were conducted using various band-pass filters while changing the wavelength of the ultraviolet light to be irradiated. As a result, it was found that this effect was large when irradiated with ultraviolet light having a wavelength of 300 nm or less, particularly 250 nm or less. As for the degree of vacuum, the resistance started to increase immediately after the pressure was reduced from the atmospheric pressure by a rotary pump, and showed a large rate of change at 10 −2 Torr or less. Specifically, 1 at 10 −3 Torr
By irradiating ultraviolet rays for a long time, the resistance was increased to 2 to 3 times the initial resistance. The cause of this phenomenon has not been elucidated so far, but it may be that UV light has subtly changed the oxygen ratio in the oxide.
【0092】このような現象は酸化パラジウム膜に限ら
ず、一般に、遷移金属酸化物においておこりうる現象で
あり、これらの材料を表面伝導型電子放出素子の導電性
薄膜に用いれば、真空中で行われるフォーミング工程時
あるいはその前に紫外線を照射することにより、素子抵
抗を上昇させることができる。Such a phenomenon is not limited to a palladium oxide film, and generally occurs in a transition metal oxide. If these materials are used for a conductive thin film of a surface conduction electron-emitting device, the phenomenon can be performed in a vacuum. By irradiating ultraviolet rays during or before the forming step, the device resistance can be increased.
【0093】本発明第一において、紫外線の照射は電子
源の全素子に対して行うこともでき、また一部の素子に
対して行うこともできる。In the first aspect of the present invention, the irradiation of ultraviolet rays can be performed on all the elements of the electron source or on some of the elements.
【0094】例えば全素子の素子抵抗Rを同等に保ちな
がら紫外線照射する場合には、全素子に均等に照射して
同程度に素子抵抗Rを高めることにより、実効的に配線
抵抗r,r’の影響を小さくしてフォーミングでき、ば
らつきを小さくすることができる。For example, when irradiating ultraviolet rays while keeping the element resistances R of all the elements equal, the wiring resistances r and r 'are effectively increased by uniformly irradiating all the elements and increasing the element resistances R to the same extent. Can be formed by reducing the influence of, and variation can be reduced.
【0095】一方、各素子の素子抵抗をある程度制御し
て、各素子のフォーミング時(フォーミング直前)にお
ける各素子への印加電圧を実質的に等しくしようとする
場合には、前述の電力がかかりにくいアドレスの素子に
紫外線を照射すればよい。[0095] On the other hand, the element resistance of each element is controlled to some extent, if to be substantially equal to the applied voltage to each element when the forming of the elements (forming immediately before), it takes the aforementioned power It is sufficient to irradiate the ultraviolet ray to the element having the difficult address.
【0096】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図8〜図10を用いて説明する。尚、図8は表示パ
ネル201の基本構成図であり、図9は蛍光膜114を
示す図であり、図10は図8の表示パネル201でNT
SC方式のテレビ信号に応じてテレビジョン表示を行う
ための駆動回路の一例を示すブロック図である。Next, an example of the image forming apparatus of the present invention using the electron source of the present invention having the above-described simple matrix arrangement will be described with reference to FIGS. 8 is a diagram showing the basic configuration of the display panel 201, FIG. 9 is a view showing the fluorescent film 114, and FIG. 10 is a diagram showing the display panel 201 of FIG.
It is a block diagram which shows an example of the drive circuit for performing television display according to the television signal of SC system.
【0097】図8において、1は前述のようにして表面
伝導型電子放出素子を配置した電子源の基板、111は
基板1を固定したリアプレ−ト、116はガラス基板1
13の内面に画像形成部材であるところの蛍光膜114
とメタルバック115等が形成されたフェ−スプレ−
ト、112は支持枠である。リアプレ−ト111,支持
枠112及びフェ−スプレ−ト116は、これらの接合
部分にフリットガラス等を塗布し、大気中あるいは窒素
雰囲気中で400℃〜500℃で10分間以上焼成する
ことで封着して、外囲器118を構成している。In FIG. 8, reference numeral 1 denotes an electron source substrate on which the surface conduction electron-emitting devices are arranged as described above, 111 denotes a rear plate to which the substrate 1 is fixed, and 116 denotes a glass substrate.
A fluorescent film 114 serving as an image forming member
And a face play on which a metal back 115 and the like are formed.
And 112, a support frame. The rear plate 111, the support frame 112, and the face plate 116 are sealed by applying frit glass or the like to these joints and firing at 400 to 500 ° C. for 10 minutes or more in the air or a nitrogen atmosphere. To form an envelope 118.
【0098】図8において、102,103は表面伝導
型電子放出素子104の一対の素子電極4,5(図1及
び図2参照)に接続されたX方向配線及びY方向配線
で、各々外部端子DX1ないしDXM、DY1ないしD
YNを有している。In FIG. 8, reference numerals 102 and 103 denote an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes 4 and 5 (see FIGS. 1 and 2) of the surface conduction electron-emitting device 104. DX1 to DXM, DY1 to D
YN.
【0099】外囲器118は、上述の如く、フェ−スプ
レ−ト116、支持枠112、リアプレ−ト111で構
成されている。しかし、リアプレ−ト111は主に基板
1の強度を補強する目的で設けられるものであり、基板
1自体で十分な強度を持つ場合は別体のリアプレ−ト1
11は不要であり、基板1に直接支持枠112を封着
し、フェ−スプレ−ト116、支持枠112、基板1に
て外囲器118を構成しても良い。また、フェースプレ
ート116とリアプレート111の間に、スペーサーと
呼ばれる不図示の支持体を更に設置することで、大気圧
に対して十分な強度を有する外囲器118とすることも
できる。The envelope 118 includes the face plate 116, the support frame 112, and the rear plate 111, as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1, and if the substrate 1 itself has sufficient strength, the rear plate 1
11 is unnecessary, and the support frame 112 may be directly sealed to the substrate 1, and the envelope 118 may be constituted by the face plate 116, the support frame 112, and the substrate 1. Further, by further providing a support (not shown) called a spacer between the face plate 116 and the rear plate 111, the envelope 118 having sufficient strength against atmospheric pressure can be obtained.
【0100】蛍光膜114は、モノクロ−ムの場合は蛍
光体122のみから成るが、カラ−の場合は、蛍光体1
22の配列により、ブラックストライプ(図9(a))
あるいはブラックマトリクス(図9(b))等と呼ばれ
る黒色導電材121と、蛍光体122とで構成される。
ブラックストライプ、ブラックマトリクスを設ける目的
は、カラ−表示の場合必要となる三原色の各蛍光体12
2間の塗り分け部を黒くすることで混色等を目立たなく
することと、蛍光膜114における外光反射によるコン
トラストの低下を抑制することである。黒色導電材12
1の材料としては、通常よく用いられている黒鉛を主成
分とする材料だけでなく、導電性があり、光の透過及び
反射が少ない材料であれば他の材料を用いることもでき
る。The fluorescent film 114 is composed of only the phosphor 122 in the case of a monochrome, but is composed of the phosphor 1 in the case of a color.
Black stripes (FIG. 9A)
Alternatively, it is composed of a black conductive material 121 called a black matrix (FIG. 9B) and the like, and a phosphor 122.
The purpose of providing the black stripes and the black matrix is to provide the three primary color phosphors 12 necessary for color display.
The purpose is to make the color mixture or the like inconspicuous by making the painted portion between the two black, and to suppress a decrease in contrast due to reflection of external light on the fluorescent film 114. Black conductive material 12
As the first material, not only a material mainly containing graphite, which is generally used, but also other materials can be used as long as they are conductive and have little light transmission and reflection.
【0101】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクロ−ム、カラ−によらず、沈殿
法や印刷法が用いられる。As a method of applying the phosphor 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.
【0102】また、図8に示されるように、蛍光膜11
4の内面側には通常メタルバック115が設けられる。
メタルバック115の目的は、蛍光体122(図9参
照)の発光のうち内面側への光をフェ−スプレ−ト11
6側へ鏡面反射することにより輝度を向上すること、高
圧端子Hvから電子ビ−ム加速電圧を印加するための電
極として作用すること、外囲器118内で発生した負イ
オンの衝突によるダメ−ジからの蛍光体122の保護等
である。メタルバック115は、蛍光膜114の作製
後、蛍光膜114の内面側表面の平滑化処理(通常、フ
ィルミングと呼ばれる)を行い、その後Alを真空蒸着
等で堆積することで作製できる。Further, as shown in FIG.
A metal back 115 is usually provided on the inner surface side of 4.
The purpose of the metal back 115 is to reduce the light emitted from the phosphor 122 (see FIG.
Improving the brightness by specular reflection to the 6th side, acting as an electrode for applying an electron beam accelerating voltage from the high voltage terminal Hv, and damaging by the collision of negative ions generated in the envelope 118. Protection of the phosphor 122 from the laser beam. The metal back 115 can be manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 114 after the fluorescent film 114 is manufactured, and then depositing Al by vacuum evaporation or the like.
【0103】フェ−スプレ−ト116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。In the face plate 116, a transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 114 in order to further increase the conductivity of the fluorescent film 114.
【0104】前述の封着を行う際、カラ−の場合は各色
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行う必
要がある。When the above-mentioned sealing is performed, in the case of a color, the phosphors 122 of each color must correspond to the surface-conduction type electron-emitting device 104, so that it is necessary to perform sufficient alignment.
【0105】外囲器118内は、不図示の排気管を通
じ、10-6Torr程度の真空度にされ、封止される。
また、外囲器118の封止を行う直前あるいは封止後
に、ゲッタ−処理を行う場合もある。これは、抵抗加熱
あるいは高周波加熱等の加熱法により、外囲器118内
の所定の位置に配置したゲッタ−(不図示)を加熱し、
蒸着膜を形成する処理である。ゲッタ−は通常Ba等が
主成分であり、該蒸着膜の吸着作用により、例えば10
-5〜10-7Torrの真空度を維持するためのものであ
る。The inside of the envelope 118 is evacuated to a degree of vacuum of about 10 −6 Torr through an exhaust pipe (not shown) and sealed.
In addition, getter processing may be performed immediately before or after sealing the envelope 118. This is to heat a getter (not shown) disposed at a predetermined position in the envelope 118 by a heating method such as resistance heating or high-frequency heating.
This is a process for forming a deposition film. The getter is usually composed mainly of Ba or the like.
This is for maintaining a degree of vacuum of -5 to 10 -7 Torr.
【0106】尚、前述したフォーミング工程及び活性化
工程は、通常、外囲器118の封止直前又は封止後に行
われる。ラインフォーミングは、容器外端子DX1ない
しDXMと、DY1ないしDYNを通じて、1ライン上
の複数の表面伝導型電子放出素子104の各素子電極
4,5間に電圧を印加して行われる。The above-described forming step and activation step are usually performed immediately before or after the envelope 118 is sealed. The line forming is performed by applying a voltage between the device electrodes 4 and 5 of the plurality of surface conduction electron-emitting devices 104 on one line through the external terminals DX1 to DXM and DY1 to DYN.
【0107】上述の表示パネル201は、例えば図10
に示されるような駆動回路で駆動することができる。
尚、図10において、201は前記表示パネルであり、
202は走査回路、203は制御回路、204はシフト
レジスタ、205はラインメモリ、206は同期信号分
離回路、207は変調信号発生器、Vx及びVaは直流
電圧源である。The display panel 201 described above is, for example, shown in FIG.
Can be driven by a driving circuit as shown in FIG.
In FIG. 10, reference numeral 201 denotes the display panel;
202 is a scanning circuit, 203 is a control circuit, 204 is a shift register, 205 is a line memory, 206 is a synchronization signal separation circuit, 207 is a modulation signal generator, and Vx and Va are DC voltage sources.
【0108】図10に示されるように、表示パネル20
1は、外部端子DX1ないしDXM、外部端子DY1な
いしDYN、及び高圧端子Hvを介して外部の電気回路
と接続されている。このうち、外部端子DX1ないしD
XMには、前記表示パネル201内に設けられている表
面伝導型電子放出素子、すなわちM行N列の行列状にマ
トリクス配置された表面伝導型電子放出素子群を1行
(N素子)づつ順次駆動して行くための走査信号が印加
される。As shown in FIG. 10, the display panel 20
1 is connected to an external electric circuit via external terminals DX1 to DXM, external terminals DY1 to DYN, and a high voltage terminal Hv. Of these, the external terminals DX1 to DX1
XM includes surface conduction electron-emitting devices provided in the display panel 201, that is, a group of surface conduction electron-emitting devices arranged in a matrix of M rows and N columns, one row at a time (N elements). A scanning signal for driving is applied.
【0109】一方、外部端子DY1ないしDYNには、
前記走査信号により選択された1行の各素子の出力電子
ビームを制御する為の変調信号が印加される。また、高
圧端子Hvには、直流電圧源Vaより、例えば10kV
の直流電圧が供給される。これは表面伝導型電子放出素
子より出力される電子ビームに、蛍光体を励起するのに
十分なエネルギーを付与する為の加速電圧である。On the other hand, the external terminals DY1 to DYN
A modulation signal for controlling an output electron beam of each element in one row selected by the scanning signal is applied. The high voltage terminal Hv is connected to a DC voltage source Va at, for example, 10 kV.
Is supplied. This is an accelerating voltage for applying sufficient energy to the electron beam output from the surface conduction electron-emitting device to excite the phosphor.
【0110】走査回路202は、内部にM個のスイッチ
ング素子(図10中、S1ないしSMで模式的に示す)
を備えるもので、各スイッチング素子S1〜SMは、直
流電圧源Vxの出力電圧もしくは0V(グランドレベ
ル)のいずれか一方を選択して、表示パネル201の外
部端子DX1ないしDXMと電気的に接続するものであ
る。各スイッチング素子S1〜SMは、制御回路203
が出力する制御信号Tscanに基づいて動作するもの
で、実際には、例えばFETのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。The scanning circuit 202 has M switching elements therein (schematically indicated by S1 to SM in FIG. 10).
Each of the switching elements S1 to SM selects either the output voltage of the DC voltage source Vx or 0 V (ground level) and is electrically connected to the external terminals DX1 to DXM of the display panel 201. Things. Each of the switching elements S1 to SM includes a control circuit 203.
Operates on the basis of the control signal Tscan output by the device, and in fact, it can be easily configured by combining elements having a switching function such as an FET, for example.
【0111】本例における前記直流電圧源Vxは、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。In the present embodiment, the DC voltage source Vx has a driving voltage applied to the unscanned surface conduction electron-emitting device based on the characteristics (threshold voltage) of the surface conduction electron-emitting device. It is set to output a constant voltage that is equal to or lower than the value voltage.
【0112】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きをもつものである。次に説明する
同期信号分離回路206より送られる同期信号Tsyn
cに基づいて、各部に対してTscan、Tsft及び
Tmryの各制御信号を発生する。The control circuit 203 has a function of coordinating the operation of each unit so that appropriate display is performed based on an image signal input from the outside. A synchronization signal Tsyn sent from a synchronization signal separation circuit 206 described below.
Based on c, each control signal of Tscan, Tsft, and Tmry is generated for each unit.
【0113】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離する為の回路で、良く知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これも良く知られるよう
に、垂直同期信号と水平同期信号より成る。ここでは説
明の便宜上、Tsyncとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上D
ATA信号と図示する。このDATA信号はシフトレジ
スタ204に入力される。The synchronizing signal separating circuit 206 is a circuit for separating a synchronizing signal component and a luminance signal component from an externally input NTSC television signal. ) With the circuit,
It can be easily configured. Sync signal separation circuit 206
The sync signal separated by is composed of a vertical sync signal and a horizontal sync signal, as is well known. Here, it is illustrated as Tsync for convenience of explanation. On the other hand, the luminance signal component of the image separated from the television signal is referred to as D for convenience.
This is illustrated as an ATA signal. This DATA signal is input to the shift register 204.
【0114】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsftに基づいて動
作する。この制御信号Tsftは、シフトレジスタ20
4のシフトクロックであると言い換えても良い。また、
シリアル/パラレル変換された画像1ライン分(表面伝
導型電子放出素子のN素子分の駆動データに相当する)
のデータは、Id1ないしIdNのN個の並列信号とし
て前記シフトレジスタ204より出力される。The shift register 204 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image, and based on a control signal Tsft sent from the control circuit 203. Operate. This control signal Tsft is supplied to the shift register 20
4 may be rephrased as the shift clock. Also,
One line of serial / parallel converted image (equivalent to drive data for N elements of surface conduction electron-emitting device)
Are output from the shift register 204 as N parallel signals Id1 to IdN.
【0115】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶する為の記憶装置であり、制
御回路203より送られる制御信号Tmryに従って適
宜Id1ないしIdNの内容を記憶する。記憶された内
容は、I’d1ないしI’dNとして出力され、変調信
号発生器207に入力される。The line memory 205 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to IdN as appropriate according to a control signal Tmry sent from the control circuit 203. The stored contents are output as I'd1 to I'dN and input to the modulation signal generator 207.
【0116】変調信号発生器207は、前記画像データ
I’d1ないしI’dNの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調する為の信号線で、
その出力信号は、外部端子DY1ないしDYNを通じて
表示パネル201内の表面伝導型電子放出素子に印加さ
れる。A modulation signal generator 207 is a signal line for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of the image data I'd1 to I'dN.
The output signal is applied to the surface conduction electron-emitting devices in the display panel 201 through the external terminals DY1 to DYN.
【0117】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては、
表面伝導型電子放出素子への印加電圧の変化に応じて放
出電流も変化して行く。表面伝導型電子放出素子の材料
や構成、製造方法の一部を変える事により、しきい値電
圧の値や、印加電圧に対する放出電流の変化の度合いが
変わる場合もあるが、いずれにしても以下のような事が
言える。As described above, the surface conduction electron-emitting device has a distinct threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. For voltages exceeding the threshold voltage,
The emission current also changes according to the change in the voltage applied to the surface conduction electron-emitting device. By changing a part of the material, configuration, and manufacturing method of the surface conduction electron-emitting device, the value of the threshold voltage or the degree of change of the emission current with respect to the applied voltage may be changed. You can say something like
【0118】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第1には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第2には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。That is, when a pulsed voltage is applied to the surface conduction electron-emitting device, for example, even if a voltage lower than the threshold voltage is applied, electron emission does not occur, but a voltage exceeding the threshold voltage is applied. In this case, electron emission occurs. At that time, first, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Second, by changing the width of the voltage pulse, it is possible to control the total amount of charges of the output electron beam.
【0119】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器207としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器207としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。Accordingly, as a method of modulating the surface conduction electron-emitting device according to an input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 generates a voltage pulse having a fixed length, and uses a voltage modulation circuit capable of appropriately modulating the pulse peak value according to input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a pulse width modulation method circuit capable of appropriately modulating the pulse width according to input data. Used.
【0120】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。The shift register 204 and the line memory 20
Reference numeral 5 may be a digital signal type or an analog signal type, as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.
【0121】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 206 into a digital signal. This can be achieved by providing an A / D converter at the output of the synchronization signal separation circuit 206.
【0122】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。In connection with this, the line memory 20
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in modulation signal generator 207 is slightly different.
【0123】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えば良く知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。That is, in the case of a voltage modulation system using a digital signal, a well-known D / A conversion circuit may be used as the modulation signal generator 207, and an amplification circuit or the like may be added as necessary. In the case of a pulse width modulation method using a digital signal, the modulation signal generator 207 includes, for example, a high-speed oscillator, a counter (counter) for counting the number of waves output from the oscillator, and an output value of the counter and an output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier may be added for amplifying the voltage of the pulse-width-modulated signal output from the comparator to the drive voltage of the surface-conduction electron-emitting device.
【0124】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。On the other hand, in the case of a voltage modulation method using an analog signal, an amplification circuit using, for example, a well-known operational amplifier may be used as the modulation signal generator 207, and a level shift circuit or the like may be added as necessary. You may. In the case of a pulse width modulation method using an analog signal, for example, a well-known voltage-controlled oscillation circuit (VCO) may be used, and a voltage is amplified to a drive voltage of a surface conduction electron-emitting device as necessary. May be added.
【0125】以上のような表示パネル201及び駆動回
路を有する本発明の画像形成装置は、外部端子DX1〜
DXM及びDY1〜DYNから電圧を印加することによ
り、任意の電子放出素子104から電子を放出させるこ
とができ、高圧端子Hvを通じてメタルバック115あ
るいは透明電極(不図示)に高電圧を印加して電子ビ−
ムを加速し、加速した電子ビームを蛍光膜114に衝突
させることで生じる励起・発光によって、NTSC方式
のテレビ信号に応じてテレビジョン表示を行うことがで
きるものである。The image forming apparatus of the present invention having the display panel 201 and the driving circuit as described above has the external terminals DX1 to DX1.
By applying a voltage from the DXM and DY1 to DYN, electrons can be emitted from any electron-emitting device 104, and a high voltage is applied to the metal back 115 or the transparent electrode (not shown) through the high voltage terminal Hv to apply electrons. Bee
A television display can be performed according to an NTSC television signal by excitation / emission generated by accelerating the system and causing the accelerated electron beam to collide with the fluorescent film 114.
【0126】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号例と
してNTSC方式を挙げたが、本発明の画像形成装置は
これに限られるものではなく、PAL,SECAM方式
等の他の方式でもよく、更にはこれらよりも多数の走査
線からなるTV信号、例えばMUSE方式をはじめとす
る高品位TV方式でもよい。The configuration described above is a schematic configuration necessary for obtaining the image forming apparatus of the present invention used for display and the like. For example, detailed parts such as materials of each member are limited to those described above. Instead, it is appropriately selected so as to be suitable for the use of the image forming apparatus. Although the NTSC system has been described as an example of the input signal, the image forming apparatus of the present invention is not limited to this, and may employ another system such as a PAL or SECAM system. For example, a high-definition TV system such as a MUSE system may be used.
【0127】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について、図11及
び図12を用いて説明する。Next, an example of the above-described ladder-shaped electron source and an image forming apparatus of the present invention using the same will be described with reference to FIGS.
【0128】図11において、1は基板、104は表面
伝導型電子放出素子、304は表面伝導型電子放出素子
104を接続する共通配線で10本設けられており、各
々外部端子D1〜D10を有している。In FIG. 11, reference numeral 1 denotes a substrate; 104, a surface conduction electron-emitting device; and 304, common wirings for connecting the surface conduction electron-emitting devices 104, each having ten external terminals D1 to D10. doing.
【0129】表面伝導型電子放出素子104は、基板1
上に並列に複数個配置される。これを素子行と呼ぶ。そ
してこの素子行が複数行配置されて電子源を構成してい
る。The surface conduction electron-emitting device 104 is
A plurality is arranged in parallel on the top. This is called an element row. These element rows are arranged in a plurality of rows to constitute an electron source.
【0130】各素子行の共通配線304(例えば外部端
子D1とD2の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2〜D9について、各々
相隣接する共通配線304、即ち相隣接する外部端子D
2とD3,D4とD5,D6とD7,D8とD9の共通
配線304を一体の同一配線としても行うことができ
る。By applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D1 and D2), each element row can be driven independently. That is, a voltage exceeding the threshold voltage may be applied to an element row where electron beams are to be emitted, and a voltage lower than the threshold voltage may be applied to an element row where electron beams are not desired to be emitted. Such a drive voltage is applied to the common lines D2 to D9 located between the element rows, and the common lines 304 adjacent to each other, that is, the external terminals D adjacent to each other.
2 and D3, D4 and D5, D6 and D7, and D8 and D9 can be formed as a single common wiring.
【0131】図12は、上記梯型配置の電子源を備えた
表示パネル301の構造を示す図である。FIG. 12 is a diagram showing the structure of a display panel 301 provided with the above-described trapezoidal arrangement of electron sources.
【0132】図12において、302はグリッド電極、
303は電子が通過するための開口、D1〜Dmは各表
面伝導型電子放出素子に電圧を印加するための外部端
子、G1〜Gnはグリッド電極302に接続された端子
である。また、各素子行間の共通配線304は一体の同
一配線として基板1上に形成されている。In FIG. 12, reference numeral 302 denotes a grid electrode,
Reference numeral 303 denotes an opening through which electrons pass, D1 to Dm denote external terminals for applying a voltage to each surface conduction electron-emitting device, and G1 to Gn denote terminals connected to the grid electrode 302. Further, the common wiring 304 between each element row is formed on the substrate 1 as an integral same wiring.
【0133】尚、図12において図8と同じ符号は同じ
部材を示すものであり、図8に示される単純マトリクス
配置の電子源を用いた表示パネル201との大きな違い
は、基板1とフェースプレート116の間にグリッド電
極302を備えている点である。In FIG. 12, the same reference numerals as those in FIG. 8 denote the same members, and the major difference between the display panel 201 using the electron sources in the simple matrix arrangement shown in FIG. The point is that a grid electrode 302 is provided between the electrodes 116.
【0134】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、表面伝導型電子放出素
子104から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直交して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子104に対応して1個づつ円
形の開口303を設けたものとなっている。The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating an electron beam emitted from the surface conduction electron-emitting device 104. The grid electrode 302 applies the electron beam to a stripe-shaped electrode provided orthogonally to the ladder-shaped element rows. In order to pass
A circular opening 303 is provided one by one corresponding to each surface conduction electron-emitting device 104.
【0135】グリッド電極302の形状や配置位置は、
必ずしも図12に示すようなものでなくともよく、開口
303をメッシュ状に多数設けることもあり、またグリ
ッド電極302を、例えば表面伝導型電子放出素子10
4の周囲や近傍に設けてもよい。The shape and arrangement position of the grid electrode 302
It does not necessarily have to be as shown in FIG. 12, and a large number of openings 303 may be provided in a mesh shape.
4 may be provided around or in the vicinity.
【0136】外部端子D1〜Dm及びG1〜Gnは不図
示の駆動回路に接続されている。そして、素子行を1列
づつ順次駆動(走査)していくのと同期して、グリッド
電極302の列に画像1ライン分の変調信号を印加する
ことにより、各電子ビームの蛍光膜114への照射を制
御し、画像を1ラインづつ表示することができる。The external terminals D1 to Dm and G1 to Gn are connected to a drive circuit (not shown). A modulation signal for one line of an image is applied to the column of the grid electrode 302 in synchronization with the sequential driving (scanning) of the element rows one by one, so that each electron beam is applied to the fluorescent film 114. The irradiation can be controlled and the image can be displayed line by line.
【0137】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラム等とで構成した光プリンタ
−の露光装置としても用いることができるものである。As described above, the image forming apparatus of the present invention
It can be obtained by using any of the electron sources of the present invention in a simple matrix arrangement or a trapezoidal arrangement, and is suitable not only for the above-described television broadcast display device, but also as a video conference system and a display device such as a computer. A device is obtained. Further, it can be used as an exposure device of an optical printer including a photosensitive drum and the like.
【0138】[0138]
【実施例】以下に実施例を挙げ、本発明を更に説明す
る。The present invention will be further described with reference to the following examples.
【0139】[実施例1] 本実施例では、多数の表面伝導型電子放出素子を単純マ
トリクス配置した図7に示したような電子源を用いて、
図8に示したような画像形成装置を作製した例を説明す
る。Example 1 In this example, an electron source as shown in FIG. 7 in which a large number of surface conduction electron-emitting devices were arranged in a simple matrix was used.
An example in which an image forming apparatus as shown in FIG. 8 is manufactured will be described.
【0140】電子源の一部の平面図を図14に示す。ま
た、図中のA−A’断面図を図15に示す。但し、図
7,図8,図14,図15において同じ符号は同じ部材
を示す。FIG. 14 is a plan view of a part of the electron source. FIG. 15 is a sectional view taken along the line AA ′ in the figure. However, the same reference numerals in FIGS. 7, 8, 14 and 15 denote the same members.
【0141】ここで、1は基板、102はX方向配線
(下配線とも呼ぶ)、103はY方向配線(上配線とも
呼ぶ)、3は導電性薄膜、4,5は素子電極、401は
層間絶縁層、402は素子電極4と下配線102との電
気的接続のためのコンタクトホ−ルである。Here, 1 is a substrate, 102 is an X-direction wiring (also called lower wiring), 103 is a Y-direction wiring (also called upper wiring), 3 is a conductive thin film, 4, 5 are device electrodes , and 401 is An interlayer insulating layer 402 is a contact hole for electrical connection between the device electrode 4 and the lower wiring 102.
【0142】まず、電子源の製造方法を図16を用いて
工程順に従って具体的に説明する。尚、以下の工程a〜
hは、図16の(a)〜(h)に対応する。First, a method of manufacturing an electron source will be specifically described with reference to FIGS. In addition, the following steps a to
h corresponds to (a) to (h) of FIG.
【0143】工程a:基板1上に、真空蒸着により、厚
さ50ÅのCr、厚さ6000ÅのAuを順次積層した
後、ホトレジスト(AZ1370 ヘキスト社製)をス
ピンナ−により回転塗布、ベ−クした後、ホトマスク像
を露光、現像して、下配線102のレジストパタ−ンを
形成し、Au/Cr堆積膜をウエットエッチングして、
所望の形状の下配線102を形成した。[0143] Step a: on the base plate 1, by vacuum deposition, the thickness of 50 Å Cr, after sequentially stacking the Au thickness 6000 Å, photoresist and (AZ1370 manufactured by Hoechst) spinner - by spin coating, base - click After that, the photomask image is exposed and developed to form a resist pattern for the lower wiring 102, and the Au / Cr deposited film is wet-etched.
The lower wiring 102 having a desired shape was formed.
【0144】工程b:次に、厚さ1.0μmのシリコン
酸化膜からなる層間絶縁層401をRFスパッタ法によ
り堆積した。Step b: Next, an interlayer insulating layer 401 made of a silicon oxide film having a thickness of 1.0 μm was deposited by RF sputtering.
【0145】工程c:工程bで堆積したシリコン酸化膜
にコンタクトホ−ル402を形成するためのホトレジス
トパタ−ンを作り、これをマスクとして層間絶縁層40
1をエッチングしてコンタクトホ−ル402を形成し
た。エッチングはCF4 とH2ガスを用いたRIE(R
eactive Ion Etching)法によっ
た。Step c: A photoresist pattern for forming a contact hole 402 is formed on the silicon oxide film deposited in step b, and the photoresist pattern is used as a mask to form an interlayer insulating layer 40.
1 was etched to form a contact hole 402. Etching using CF 4 and H 2 gas RIE (R
active Ion Etching) method.
【0146】工程d:その後、素子電極4,5と素子電
極間ギャップGとなるべきパタ−ンをホトレジスト(R
D−2000N−41 日立化成社製)で形成し、真空
蒸着法により、厚さ50ÅのTi、厚さ1000ÅのN
iを順次堆積した。ホトレジストパタ−ンを有機溶剤で
溶解し、Ni/Ti堆積膜をリフトオフし、素子電極間
隔Lが3μm、幅W1が300μmの素子電極4,5を
形成した。Step d: Thereafter, a pattern to be a gap G between the device electrodes 4 and 5 and the device electrode is formed by a photoresist (R
D-2000N-41, manufactured by Hitachi Chemical Co., Ltd.), and a vacuum evaporation method is used to form a 50-mm thick Ti and a 1000-mm thick N.
i were sequentially deposited. The photoresist pattern was dissolved in an organic solvent, and the Ni / Ti deposited film was lifted off to form device electrodes 4 and 5 having a device electrode interval L of 3 μm and a width W1 of 300 μm.
【0147】工程e:素子電極4,5の上に上配線10
3のホトレジストパタ−ンを形成した後、厚さ50Åの
Ti,厚さ5000ÅのAuを順次真空蒸着により堆積
し、リフトオフにより不要の部分を除去して、所望の形
状の上配線103を形成した。Step e: Upper wiring 10 on device electrodes 4 and 5
After a photoresist pattern of No. 3 was formed, Ti with a thickness of 50 ° and Au with a thickness of 5000 ° were sequentially deposited by vacuum evaporation, and unnecessary portions were removed by lift-off to form an upper wiring 103 having a desired shape. .
【0148】工程f:図17に本工程に関わる導電性薄
膜3のマスクの平面図の一部を示す。これは素子電極間
ギャップLおよびこの近傍に開口を有するマスクであ
り、このマスクにより膜厚1000ÅのCr膜403を
真空蒸着により堆積・パターニングし、その上に有機P
d(奥野製薬(株)製、ccp−4230)をスピンコ
ートし、300℃で10分間の加熱焼成処理をした。こ
のようにして形成された主元素としてPdよりなる微粒
子からなる導電性薄膜3の膜厚は100Åであった。Step f: FIG. 17 shows a part of a plan view of a mask of the conductive thin film 3 involved in this step. This is a mask having a gap L between device electrodes and an opening in the vicinity thereof. A Cr film 403 having a thickness of 1000 堆積 is deposited and patterned by vacuum deposition using the mask, and an organic P is formed thereon.
d (Ccp-4230, manufactured by Okuno Pharmaceutical Co., Ltd.) was spin-coated and heated and baked at 300 ° C. for 10 minutes. The thickness of the conductive thin film 3 formed of fine particles of Pd as the main element thus formed was 100 °.
【0149】工程g:リフトオフ法によりCr膜403
を除去して、所望のパターン形状を有する導電性薄膜3
を形成した。Step g: Cr film 403 by lift-off method
To remove the conductive thin film 3 having a desired pattern shape.
Was formed.
【0150】工程h:全面にレジストを塗布し、マスク
を用いて露光の後現像し、コンタクトホール402部分
のみレジストを除去した。この後、真空蒸着により、厚
さ50ÅのTi、厚さ5000ÅのAuを順次堆積し、
リフトオフにより不要な部分を除去することによりコン
タクトホール402を埋め込んだ。Step h: A resist was applied to the entire surface, exposed and developed using a mask, and the resist was removed only from the contact hole 402. Thereafter, by vacuum evaporation, Ti with a thickness of 50 ° and Au with a thickness of 5000 ° are sequentially deposited.
Unnecessary portions were removed by lift-off to bury the contact holes 402.
【0151】以上の工程により、基板1上に下配線10
2、層間絶縁層401、上配線103、素子電極4,
5、導電性薄膜3等を形成し、未フォーミングの電子源
を得た。Through the above steps, the lower wiring 10 is formed on the substrate 1.
2, interlayer insulating layer 401, upper wiring 103, element electrode 4,
5. The conductive thin film 3 and the like were formed to obtain an unformed electron source.
【0152】以上のようにして得られた未フォーミング
の電子源を用いて画像形成装置を作製した。作製手順を
図8及び図9を参照して以下に説明する。An image forming apparatus was manufactured using the unformed electron source obtained as described above. The manufacturing procedure will be described below with reference to FIGS.
【0153】まず、未フォーミングの電子源の基板1を
リアプレ−ト111に固定した後、基板1の5mm上方
に、フェ−スプレ−ト116(ガラス基板113の内面
に画像形成部材であるところの蛍光膜114とメタルバ
ック115が形成されて構成される。)を支持枠112
を介し配置し、フェ−スプレ−ト116、支持枠11
2、リアプレ−ト111の接合部にフリットガラスを塗
布し、大気中で400℃乃至500℃で10分以上焼成
することで封着した。また、リアプレ−ト111への基
板1の固定もフリットガラスで行った。First, after the substrate 1 of the unformed electron source is fixed to the rear plate 111, a face plate 116 (an image forming member on the inner surface of the glass substrate 113) is placed 5 mm above the substrate 1. The phosphor film 114 and the metal back 115 are formed.)
And the face plate 116 and the support frame 11
2. A frit glass was applied to the bonded portion of the rear plate 111, and baked at 400 ° C. to 500 ° C. in the air for 10 minutes or more to seal. The fixing of the substrate 1 to the rear plate 111 was also performed using frit glass.
【0154】画像形成部材であるところの蛍光膜114
は、モノクロ−ムの場合は蛍光体のみから成るが、本実
施例では蛍光体はストライプ形状(図9(a)参照)を
採用し、先に黒色導電材121でブラックストライプを
形成し、その間隙部にスラリー法により各色蛍光体12
2を塗布して蛍光膜114を作製した。黒色導電材12
1としては、通常よく用いられている黒鉛を主成分とす
る材料を用いた。The fluorescent film 114 serving as an image forming member
Is made of only a phosphor in the case of a monochrome, but in this embodiment, the phosphor adopts a stripe shape (see FIG. 9A), and a black stripe is formed first with the black conductive material 121, and Each color phosphor 12 is formed in the gap by the slurry method.
2 was applied to form a fluorescent film 114. Black conductive material 12
As 1, a commonly used material mainly composed of graphite was used.
【0155】また、蛍光膜114の内面側にはメタルバ
ック115を設けた。メタルバック115は、蛍光膜1
14の作製後、蛍光膜114の内面側表面の平滑化処理
(通常、フィルミングと呼ばれる)を行い、その後、A
lを真空蒸着することで作製した。Further, a metal back 115 was provided on the inner surface side of the fluorescent film 114. The metal back 115 is the fluorescent film 1
After the fabrication of 14, a smoothing process (usually called filming) of the inner surface of the fluorescent film 114 is performed, and then A
1 was produced by vacuum evaporation.
【0156】フェ−スプレ−ト116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極が設けられる場合もあるが、本実施例では、メ
タルバック115のみで十分な導電性が得られたので省
略した。In the face plate 116, a transparent electrode may be provided on the outer surface side of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114, but in this embodiment, only the metal back 115 is provided. Omitted because sufficient conductivity was obtained.
【0157】前述の封着を行う際、カラーの場合は各色
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行っ
た。At the time of performing the above-mentioned sealing, in the case of color, since the phosphors 122 of each color must correspond to the surface conduction electron-emitting device 104, sufficient alignment was performed.
【0158】尚、本実施例では素子(画素)数が500
×500のものを作製した。また、各表面伝導型電子放
出素子の素子抵抗Rは約1kΩ、1素子あたりの下配線
102,上配線103の抵抗r,r’は共に0.01Ω
であった。本実施例ではリアプレート111側から表面
伝導型電子放出素子に紫外線を照射するため、基板1お
よびリアプレート111は共に石英ガラスを用いた。 In this embodiment, the number of elements (pixels) is 500.
× 500 were produced. The element resistance R of each surface conduction electron-emitting device is about 1 kΩ, and the resistances r and r ′ of the lower wiring 102 and the upper wiring 103 per element are both 0.01 Ω.
Met. In this embodiment, the rear plate 111
In order to irradiate the conduction electron-emitting device with ultraviolet rays, the substrate 1 and the
For both the rear plate 111 and the rear plate 111, quartz glass was used.
【0159】以上のように作製した表示パネル201を
2台用意し、比較例も含めて以下に示す異なる2方法に
よりフォーミングを行った。The display panel 201 manufactured as described above is
Two units were prepared, and forming was performed by two different methods including the comparative example described below.
【0160】(フォーミング方法1:紫外線照射) 表示パネル201内の雰囲気を排気管(不図示)を通じ
真空ポンプにて排気し、十分な真空度に達した後、容器
外端子DX1ないしDXMが順次給電部となるように外
部スキャン回路と電圧源を接続し、DY1ないしDYN
を接地した。次に、リアプレート111側からキセノン
ランプにより紫外線を1時間照射した。その後、容器外
端子DX1ないしDXMと、DY1ないしDYNを通じ
てフォーミング波形を印加し、順次ラインフォーミング
を行った。尚、フォーミング波形としては図4(a)に
示した電圧波形を用い、T1を1m秒、T2を10m秒
とし、三角波の波高値(ピーク電圧値)は9.3Vとし
た。(Forming Method 1: UV Irradiation) The atmosphere in the display panel 201 is evacuated by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the external terminals DX1 to DXM are sequentially supplied with power. DY1 to DYN by connecting an external scan circuit and a voltage source
Was grounded. Next, ultraviolet rays were irradiated from the rear plate 111 side by a xenon lamp for one hour. Thereafter, a forming waveform was applied through the external terminals DX1 to DXM and DY1 to DYN to sequentially perform line forming. The voltage waveform shown in FIG. 4A was used as the forming waveform, T1 was 1 ms, T2 was 10 ms, and the peak value (peak voltage value) of the triangular wave was 9.3 V.
【0161】(フォーミング方法2:比較例) 上記のフォーミング方法1において、紫外線照射を行わ
なかった以外は、全く同様にしてフォーミングを行っ
た。(Forming Method 2: Comparative Example) Forming was performed in exactly the same manner as in Forming Method 1 described above, except that no ultraviolet irradiation was performed.
【0162】次に、上記の異なる2方法のフォーミング
を行った2台の表示パネルの各々を、不図示の排気管を
通じ10 -6 Torr程度の真空度とし、該排気管をガス
バーナーで熱することで溶着し、パネルの封止を行っ
た。最後に、封止後の真空度を維持するために、高周波
加熱法でゲッタ−処理を行った。ゲッターはBaを主成
分とした。 Next, the above two different forming methods
Each of the two display panels that were subjected to
A vacuum degree of about 10 -6 Torr was applied to the exhaust pipe,
Weld by heating with a burner to seal the panel
Was. Finally, to maintain the degree of vacuum after sealing,
Gettering was performed by a heating method. Getter is based on Ba
Minutes.
【0163】以上のようにして完成した2台の表示パネ
ル201(図8参照)において、容器外端子DX1ない
しDXMとDY1ないしDYNを通じ、走査信号及び変
調信号を不図示の信号発生手段により各々表面伝導型電
子放出素子104に印加することにより電子放出させる
と共に、高圧端子Hvを通じてメタルバック115に数
kV以上の高圧を印加して、電子ビ−ムを加速し、蛍光
膜114に衝突させ、励起・発光させることで画像表示
を行った。全面を一様な輝度になるように各表面伝導型
電子放出素子に一定電圧を印加したところ、図18に示
すようになった。すなわち、本発明に係るフォーミング
方法1によるものでは、全画面内の輝度ムラは極めて小
さいのに対し、比較例としてのフォーミング方法2によ
るものでは、画面の外縁部3辺付近の輝度が高く、中央
付近では暗かった。In the two display panels 201 (see FIG. 8) completed as described above, the scanning signal and the modulation signal are respectively transmitted through the external terminals DX1 to DXM and DY1 to DYN by signal generating means (not shown). Electrons are emitted by applying the voltage to the conduction electron-emitting device 104, and a high voltage of several kV or more is applied to the metal back 115 through the high voltage terminal Hv to accelerate the electron beam and collide with the fluorescent film 114 to excite the electron beam. -An image was displayed by emitting light. Where a constant voltage is applied to each surface conduction electron-emitting device so that the entire surface uniform luminance became as shown in Figure 18. That is, in the case of the forming method 1 according to the present invention, the brightness unevenness in the entire screen is extremely small, whereas in the case of the forming method 2 as the comparative example, the brightness near the outer edge 3 sides of the screen is high, and It was dark near.
【0164】以上のように、表面伝導型電子放出素子に
紫外線を照射してラインフォーミングすることより、各
表面伝導型電子放出素子間の電子放出特性のバラツキを
小さくでき、画像ムラの無い極めて良好な画像が得られ
た。As described above, by performing line forming by irradiating the surface conduction electron-emitting devices with ultraviolet rays, it is possible to reduce the variation in the electron emission characteristics between the surface conduction electron-emitting devices and to obtain an extremely good image-free image. Image was obtained.
【0165】[実施例2] 本実施例では、1次元ライン状に表面伝導型電子放出素
子を多数配列し、梯状配置の電子源を作製した例を説明
する。[Embodiment 2 ] In this embodiment, an example will be described in which a large number of surface conduction electron-emitting devices are arranged in a one-dimensional line to produce a ladder-shaped electron source.
【0166】先ず、図19に示すように、石英ガラスか
らなる基板1上に多数の素子電極4,5のパターンを形
成し、これらの間に導電性薄膜3を形成した。尚、素子
電極4,5及び導電性薄膜3の材料及び形成方法は実施
例1と同様である。First, as shown in FIG. 19 , a pattern of a large number of device electrodes 4 and 5 was formed on a substrate 1 made of quartz glass, and a conductive thin film 3 was formed therebetween. The materials and forming methods of the device electrodes 4 and 5 and the conductive thin film 3 are the same as in the first embodiment.
【0167】本実施例の素子数は500であり、これら
の素子の素子電極4,5をそれぞれライン状に配線し
(不図示)、給電部と接地部はラインの両端部に各1カ
所づつ設けた。等価回路は図24(c)で表されるもの
である。In this embodiment, the number of elements is 500. The element electrodes 4 and 5 of these elements are wired in a line shape (not shown), and a power supply section and a ground section are provided at both ends of the line. Provided. The equivalent circuit is represented in Figure 24 (c).
【0168】このようにして作製した未フォーミングの
電子源を、図5に示したような測定評価系に設置した。
尚、本実施例では図5のアノード電極54に代えて、図
8に示したフェースプレート116の構成を有する蛍光
体ターゲットを配置した。The thus formed unformed electron source was installed in a measurement evaluation system as shown in FIG.
In this embodiment, a phosphor target having the configuration of the face plate 116 shown in FIG. 8 is arranged instead of the anode electrode 54 shown in FIG.
【0169】この測定評価系において、真空装置55内
を10-3Torrまで排気した後、キセノンランプによ
り紫外線を30分間照射した。次に、ラインフォーミン
グを行った。尚、フォーミング波形としては図4(a)
に示した電圧波形を用い、T1を1m秒、T2を10m
秒とし、三角波の波高値(ピーク電圧値)は9.3Vと
した。In this measurement and evaluation system, the inside of the vacuum device 55 was evacuated to 10 −3 Torr, and then irradiated with ultraviolet rays by a xenon lamp for 30 minutes. Next, line forming was performed. FIG. 4A shows the forming waveform.
, T1 is 1 ms, T2 is 10 m
Seconds, the peak value (peak voltage value) of the triangular wave was 9.3V.
【0170】続いて、各表面伝導型電子放出素子に一定
電圧を印加して電子放出させ、蛍光体ターゲットに放出
電子を照射し発光させた。その結果、各表面伝導型電子
放出素子による輝点の輝度のばらつきは観察されず、本
実施例の電子源の表面伝導型電子放出素子は極めて均一
な電子放出特性を有することがわかった。Subsequently, a constant voltage was applied to each surface conduction electron-emitting device to emit electrons, and the phosphor target was irradiated with emitted electrons to emit light. As a result, no variation in the brightness of the luminescent spot due to each surface conduction electron-emitting device was observed, and it was found that the surface conduction electron-emitting device of the electron source of this example had extremely uniform electron emission characteristics.
【0171】比較のために、紫外線の照射をせずにライ
ンフォーミングを行った場合には、ラインの端部及び中
央部の輝点の輝度よりも、他の部分の輝点の輝度が低下
していた。For comparison, when the line forming was performed without irradiating the ultraviolet rays, the brightness of the bright spots in the other portions was lower than the brightness of the bright spots at the end and the center of the line. I was
【0172】[実施例3] 図25は、実施例1の表示パネル(ディスプレイパネ
ル)201(図8参照)を、例えばテレビジョン放送を
はじめとする種々の画像情報源より提供される画像情報
を表示できるように構成した本発明の画像表示装置の一
例を示す図である。[Embodiment 3 ] FIG. 25 shows the display panel (display panel) 201 (see FIG. 8) of the embodiment 1 with image information provided from various image information sources such as television broadcasting. FIG. 1 is a diagram illustrating an example of an image display device of the present invention configured to be able to display.
【0173】図中201はディスプレイパネル、100
1はディスプレイパネルの駆動回路、1002はディス
プレイコントローラ、1003はマルチプレクサ、10
04はデコーダ、1005は入出力インターフェース回
路、1006はCPU、1007は画像生成回路、10
08,1009及び1010は画像メモリインターフェ
ース回路、1011は画像入力インターフェース回路、
1012及び1013はTV信号受信回路、1014は
入力部である。In the figure, reference numeral 201 denotes a display panel;
1 is a display panel driving circuit, 1002 is a display controller, 1003 is a multiplexer, 10
04 is a decoder, 1005 is an input / output interface circuit, 1006 is a CPU, 1007 is an image generation circuit, 10
08, 1009 and 1010 are image memory interface circuits, 1011 is an image input interface circuit,
1012 and 1013 are TV signal receiving circuits, and 1014 is an input unit.
【0174】尚、本表示装置は、例えばテレビジョン信
号のように映像情報と音声情報の両方を含む信号を受信
する場合には、当然映像の表示と同時に音声を再生する
ものであるが、本発明の特徴と直接関係しない音声情報
の受信、分離、再生、処理、記憶などに関する回路やス
ピーカーなどについては説明を省略する。When the present display device receives a signal including both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like related to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the features of the present invention are omitted.
【0175】以下、画像信号の流れに沿って各部を説明
してゆく。Hereinafter, each component will be described along the flow of the image signal.
【0176】先ず、TV信号受信回路1013は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるTV画像信号を受信するための回路である。First, the TV signal receiving circuit 1013 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication.
【0177】受信するTV信号の方式は特に限られるも
のではなく、例えば、NTSC方式、PAL方式、SE
CAM方式などの諸方式でも良い。また、これらよりさ
らに多数の走査線よりなるTV信号、例えばMUSE方
式をはじめとするいわゆる高品位TVは、大面積化や大
画素数化に適した前記ディスプレイパネル201の利点
を生かすのに好適な信号源である。[0177] The format of the received TV signal is not particularly limited. For example, NTSC, PAL, SE
Various systems such as the CAM system may be used. Further, a TV signal composed of a larger number of scanning lines than these, for example, a so-called high-definition TV including the MUSE system is suitable for taking advantage of the display panel 201 suitable for a large area and a large number of pixels. Signal source.
【0178】TV信号受信回路1013で受信されたT
V信号は、デコーダ1004に出力される。T received by TV signal receiving circuit 1013
The V signal is output to the decoder 1004.
【0179】画像TV信号受信回路1012は、例えば
同軸ケーブルや光ファイバーなどのような有線伝送系を
用いて伝送されるTV画像信号を受信するための回路で
ある。前記TV信号受信回路1013と同様に、受信す
るTV信号の方式は特に限られるものではなく、また本
回路で受信されたTV信号もデコーダ1004に出力さ
れる。The image TV signal receiving circuit 1012 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. Similarly to the TV signal receiving circuit 1013, the system of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 1004.
【0180】画像入力インターフェース回路1011
は、例えばTVカメラや画像読取スキャナーなどの画像
入力装置から供給される画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ1004に出力さ
れる。Image input interface circuit 1011
Is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to the decoder 1004.
【0181】画像メモリインターフェース回路1010
は、ビデオテープレコーダー(以下VTRと略す)に記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ1004に出力される。Image memory interface circuit 1010
Is a circuit for capturing an image signal stored in a video tape recorder (hereinafter abbreviated as VTR). The captured image signal is output to a decoder 1004.
【0182】画像メモリインターフェース回路1009
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ10
04に出力される。Image memory interface circuit 1009
Is a circuit for taking in an image signal stored in a video disk.
04 is output.
【0183】画像メモリ−インターフェース回路100
8は、いわゆる静止画ディスクのように、静止画像デー
タを記憶している装置から画像信号を取り込むための回
路で、取り込まれた静止画像データはデコーダ1004
に出力される。Image memory-interface circuit 100
Reference numeral 8 denotes a circuit for capturing an image signal from a device storing still image data, such as a so-called still image disk.
Is output to
【0184】入出力インターフェース回路1005は、
本表示装置と、外部のコンピュータ、コンピュータネッ
トワークもしくはプリンタなどの出力装置とを接続する
ための回路である。画像データや文字・図形情報の入出
力を行なうのはもちろんのこと、場合によっては本表示
装置の備えるCPU1006と外部との間で制御信号や
数値データの入出力などを行なうことも可能である。The input / output interface circuit 1005
This is a circuit for connecting the present display device to an output device such as an external computer, computer network, or printer. In addition to inputting and outputting image data and character / graphic information, control signals and numerical data can be input and output between the CPU 1006 of the display device and the outside in some cases.
【0185】画像生成回路1007は、前記入出力イン
ターフェース回路1005を介して外部から入力される
画像データや文字・図形情報や、或いはCPU1006
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。The image generating circuit 1007 is provided with image data, character / graphic information input from the outside via the input / output interface circuit 1005, or the CPU 1006.
This is a circuit for generating display image data based on the image data and character / graphic information output from the display unit. Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory storing an image pattern corresponding to a character code,
A circuit necessary for generating an image such as a processor for performing image processing is incorporated therein.
【0186】本回路により生成された表示用画像データ
は、デコーダ1004に出力されるが、場合によっては
前記入出力インターフェース回路1005を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。The display image data generated by this circuit is output to the decoder 1004, but may be output to an external computer network or printer via the input / output interface circuit 1005 in some cases.
【0187】CPU1006は、主として本表示装置の
動作制御や、表示画像の生成、選択、編集に関わる作業
を行なう。The CPU 1006 mainly performs operations related to operation control of the display device and generation, selection, and editing of a display image.
【0188】例えば、マルチプレクサ1003に制御信
号を出力し、ディスプレイパネル201に表示する画像
信号を適宜選択したり組み合わせたりする。また、その
際には表示する画像信号に応じてディスプレイパネルコ
ントローラ1002に対して制御信号を発生し、画面表
示周波数や走査方法(例えばインターレースかノンイン
ターレースか)や一画面の走査線の数など表示装置の動
作を適宜制御する。また、前記画像生成回路1007に
対して画像データや文字・図形情報を直接出力したり、
或いは前記入出力インターフェース回路1005を介し
て外部のコンピュータやメモリをアクセスして画像デー
タや文字・図形情報を入力する。For example, a control signal is output to the multiplexer 1003, and image signals to be displayed on the display panel 201 are appropriately selected or combined. At that time, a control signal is generated for the display panel controller 1002 in accordance with an image signal to be displayed, and a display frequency, a scanning method (for example, interlaced or non-interlaced), and the number of scanning lines per screen are displayed. The operation of the device is appropriately controlled. Further, image data and character / graphic information are directly output to the image generation circuit 1007,
Alternatively, an external computer or memory is accessed via the input / output interface circuit 1005 to input image data and character / graphic information.
【0189】尚、CPU1006は、むろんこれ以外の
目的の作業にも関わるものであっても良い。例えば、パ
ーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。或いは前述したように、入出力インターフェース回
路1005を介して外部のコンピューターネットワーク
と接続し、例えば数値計算などの作業を外部機器と協同
して行なっても良い。It should be noted that the CPU 1006 may, of course, be involved in operations for other purposes. For example, it may be directly related to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the computer may be connected to an external computer network via the input / output interface circuit 1005 to perform operations such as numerical calculations in cooperation with external devices.
【0190】入力部1014は、前記CPU1006に
使用者が命令やプログラム、或いはデータなどを入力す
るためのものであり、例えばキーボードやマウスの他、
ジョイスティック、バーコードリーダー、音声認識装置
など多様な入力機器を用いることが可能である。The input unit 1014 is for the user to input commands, programs, data, and the like to the CPU 1006. For example, in addition to a keyboard and a mouse,
Various input devices such as a joystick, a barcode reader, and a voice recognition device can be used.
【0191】デコーダ1004は、前記1007ないし
1013より入力される種々の画像信号を3原色信号、
または輝度信号とI信号、Q信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ1
004は内部に画像メモリを備えるのが望ましい。これ
は、例えばMUSE方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。The decoder 1004 converts various image signals input from the above 1007 to 1013 into three primary color signals,
Alternatively, it is a circuit for inversely converting a luminance signal into an I signal and a Q signal. As shown by the dotted line in FIG.
004 preferably has an internal image memory. This is for handling television signals that require an image memory when performing inverse conversion, such as the MUSE method.
【0192】画像メモリを備えることにより、静止画の
表示が容易になる。或いは前記画像生成回路1007及
びCPU1006と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
なるという利点が得られる。The provision of the image memory facilitates the display of a still image. Alternatively, in cooperation with the image generation circuit 1007 and the CPU 1006, there is obtained an advantage that image processing and editing including image thinning, interpolation, enlargement, reduction, and synthesis become easy.
【0193】マルチプレクサ1003は前記CPU10
06より入力される制御信号に基づき表示画像を適宜選
択するものである。即ち、マルチプレクサ1003はデ
コーダ1004から入力される逆変換された画像信号の
うちから所望の画像信号を選択して駆動回路1001に
出力する。その場合には、一画面表示時間内で画像信号
を切り換えて選択することにより、いわゆる多画面テレ
ビのように、一画面を複数の領域に分けて領域によって
異なる画像を表示することも可能である。The multiplexer 1003 is connected to the CPU 10
A display image is appropriately selected based on a control signal input from the controller 06. That is, the multiplexer 1003 selects a desired image signal from the inversely converted image signals input from the decoder 1004 and outputs the selected image signal to the drive circuit 1001. In that case, by switching and selecting an image signal within one screen display time, it is also possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .
【0194】ディスプレイパネルコントローラ1002
は、前記CPU1006より入力される制御信号に基づ
き駆動回路1001の動作を制御するための回路であ
る。Display panel controller 1002
Is a circuit for controlling the operation of the drive circuit 1001 based on a control signal input from the CPU 1006.
【0195】ディスプレイパネル201の基本的な動作
に関わるものとして、例えばディスプレイパネル201
の駆動用電源(不図示)の動作シーケンスを制御するた
めの信号を駆動回路1001に対して出力する。ディス
プレイパネル201の駆動方法に関わるものとして、例
えば画面表示周波数や走査方法(例えばインターレース
かノンインターレースか)を制御するための信号を駆動
回路1001に対して出力する。また、場合によって
は、表示画像の輝度、コントラスト、色調、シャープネ
スといった画質の調整に関わる制御信号を駆動回路10
01に対して出力する場合もある。For example, the display panel 201 is related to the basic operation of the display panel 201.
A signal for controlling the operation sequence of the driving power supply (not shown) is output to the driving circuit 1001. As a method related to the driving method of the display panel 201, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlaced or non-interlaced) is output to the driving circuit 1001. In some cases, a control signal relating to image quality adjustment such as luminance, contrast, color tone, and sharpness of a display image is supplied to the driving circuit 10.
01 may be output.
【0196】駆動回路1001は、ディスプレイパネル
201に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ1003から入力される画像信
号と、前記ディスプレイパネルコントローラ1002よ
り入力される制御信号に基づいて動作するものである。The drive circuit 1001 is a circuit for generating a drive signal to be applied to the display panel 201. The drive circuit 1001 is based on an image signal input from the multiplexer 1003 and a control signal input from the display panel controller 1002. It works.
【0197】以上、各部の機能を説明したが、図25に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル2
01に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ1004
において逆変換された後、マルチプレクサ1003にお
いて適宜選択され、駆動回路1001に入力される。一
方、ディスプレイコントローラ1002は、表示する画
像信号に応じて駆動回路1001の動作を制御するため
の制御信号を発生する。駆動回路1001は、上記画像
信号と制御信号に基づいてディスプレイパネル201に
駆動信号を印加する。これにより、ディスプレイパネル
201において画像が表示される。これらの一連の動作
は、CPU1006により統括的に制御される。The function of each section has been described above. With the configuration illustrated in FIG. 25 , the present display device can display image information input from various image information sources on the display panel 2.
01 can be displayed. That is, various image signals including television broadcasting are supplied to the decoder 1004.
After being inversely converted in, the signal is appropriately selected in the multiplexer 1003 and input to the drive circuit 1001. On the other hand, the display controller 1002 generates a control signal for controlling the operation of the driving circuit 1001 according to the image signal to be displayed. The drive circuit 1001 applies a drive signal to the display panel 201 based on the image signal and the control signal. Thus, an image is displayed on the display panel 201. These series of operations are totally controlled by the CPU 1006.
【0198】本画像形成装置においては、前記デコーダ
1004に内蔵する画像メモリや、画像生成回路100
7及びCPU1006が関与することにより、単に複数
の画像情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換などをはじめとする画像処理や、合成、消
去、接続、入れ替え、はめ込みなどをはじめとする画像
編集を行なうことも可能である。また、本実施例の説明
では、特に触れなかったが、上記画像処理や画像編集と
同様に、音声情報に関しても処理や編集を行なうための
専用回路を設けても良い。In the present image forming apparatus, an image memory built in the decoder 1004, an image generation circuit 100
7 and the CPU 1006 involve not only displaying a selected one of a plurality of pieces of image information but also enlarging, reducing, rotating, moving, edge emphasizing, thinning out, and interpolating the image information to be displayed. It is also possible to perform image processing such as color conversion, image aspect ratio conversion and the like, and image editing such as synthesis, erasure, connection, replacement, and fitting. Although not particularly described in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.
【0199】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピューターの端末機
器、ワードプロセッサをはじめとする事務用端末機器、
ゲーム機などの機能を一台で兼ね備えることが可能で、
産業用或いは民生用として極めて応用範囲が広い。Therefore, the present image forming apparatus can be used as a display device for television broadcasting, a terminal device for video conference, an image editing device for handling still images and moving images, a computer terminal device, office terminal devices such as word processors,
It is possible to combine functions such as game machines with one unit,
It has a very wide range of applications for industrial or consumer use.
【0200】尚、図25は、電子放出素子を電子ビーム
源とする表示パネルを用いた画像形成装置とする場合の
構成の一例を示したに過ぎず、本発明の画像形成装置が
これのみに限定されるものでないことは言うまでもな
い。FIG. 25 shows only an example of the configuration of an image forming apparatus using a display panel using an electron-emitting device as an electron beam source, and the image forming apparatus of the present invention is not limited to this. It goes without saying that it is not limited.
【0201】例えば図25の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加しても良い。例えば、本画像形成装置をテレビ電
話機として応用する場合には、テレビカメラ、音声マイ
ク、照明機、モデムを含む送受信回路などを構成要素に
追加するのが好適である。For example, of the components shown in FIG. 25 , circuits relating to functions that are unnecessary for the purpose of use may be omitted.
Conversely, additional components may be added depending on the purpose of use. For example, when the present image forming apparatus is applied as a videophone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.
【0202】本画像形成装置においては、とりわけ本発
明によるディスプレイパネル201の薄型化が容易なた
め、表示装置の奥行きを小さくすることができる。それ
に加えて、大画面化が容易で輝度が高く視野角特性にも
優れるため、臨場感あふれ迫力に富んだ画像を視認性良
く表示することが可能である。In the present image forming apparatus, in particular, since the display panel 201 according to the present invention can be easily made thin, the depth of the display device can be reduced. In addition, since it is easy to enlarge the screen, the brightness is high, and the viewing angle characteristics are excellent, it is possible to display an image full of a sense of reality and full of power with good visibility.
【0203】[0203]
【発明の効果】以上説明したように、本発明によれば、
複数の表面伝導型電子放出素子を配線した素子列に対し
て一括してフォーミングを行う際に、各素子のフォーミ
ング条件を揃えることができる。このため、一括フォー
ミングにより発生していた各素子間の特性のばらつきを
低減することができる。As described above, according to the present invention,
When forming is performed collectively on an element array in which a plurality of surface conduction electron-emitting elements are wired, the forming conditions of each element can be made uniform. For this reason, it is possible to reduce the variation in the characteristics between the elements, which has been generated by the collective forming.
【0204】特に、素子数の大きな大面積電子源や、該
電子源を用いた大画面の画像形成装置の作製に極めて有
用であり、画像ムラのない高品位な画像の得られる装置
を、効率よく安定して提供できる。In particular, an apparatus which is extremely useful for manufacturing a large-area electron source having a large number of elements and a large-screen image forming apparatus using the electron source and which can obtain a high-quality image without image unevenness can be used. Can be provided well and stably.
【図1】本発明に関わる表面伝導型電子放出素子の一例
を示す平面型表面伝導型電子放出素子の構成図である。FIG. 1 is a configuration diagram of a planar surface conduction electron-emitting device showing an example of a surface conduction electron-emitting device according to the present invention.
【図2】本発明に関わる表面伝導型電子放出素子の別の
例を示す垂直型表面伝導型電子放出素子の構成図であ
る。FIG. 2 is a configuration diagram of a vertical surface conduction electron-emitting device showing another example of the surface conduction electron-emitting device according to the present invention.
【図3】図1の表面伝導型電子放出素子の製造方法の一
例を説明するための図である。FIG. 3 is a diagram for explaining an example of a method of manufacturing the surface conduction electron-emitting device of FIG.
【図4】フォーミング処理に用いる電圧波形の一例であ
る。FIG. 4 is an example of a voltage waveform used for a forming process.
【図5】表面伝導型電子放出素子の電子放出特性を測定
するための測定評価系の概略図である。FIG. 5 is a schematic diagram of a measurement evaluation system for measuring electron emission characteristics of a surface conduction electron-emitting device.
【図6】表面伝導型電子放出素子の、放出電流Ie及び
素子電流Ifと、素子電圧Vfの関係の典型的な例を示
す図である。FIG. 6 is a diagram showing a typical example of the relationship between the emission current Ie and the device current If and the device voltage Vf of the surface conduction electron-emitting device.
【図7】単純マトリクス配置の電子源の概略図である。FIG. 7 is a schematic diagram of an electron source having a simple matrix arrangement.
【図8】単純マトリクス配置の電子源を備えた表示パネ
ルの概略構成を示す部分切り欠き斜視図である。FIG. 8 is a partially cutaway perspective view showing a schematic configuration of a display panel including an electron source in a simple matrix arrangement.
【図9】表示パネルに用いる蛍光膜の構成例を示す図で
ある。FIG. 9 is a diagram illustrating a configuration example of a fluorescent film used for a display panel.
【図10】NTSC方式のテレビ信号に応じて画像表示
を行う画像形成装置の駆動回路の一例を示すブロック図
である。FIG. 10 is a block diagram illustrating an example of a driving circuit of an image forming apparatus that performs image display according to an NTSC television signal.
【図11】梯型配置の電子源の概略図である。FIG. 11 is a schematic view of a trapezoidal arrangement of electron sources.
【図12】梯型配置の電子源を備えた表示パネルの概略
構成を示す部分切り欠き斜視図である。FIG. 12 is a partially cutaway perspective view showing a schematic configuration of a display panel provided with a trapezoidal arrangement of electron sources.
【図13】真空中における紫外線照射による酸化パラジ
ウムの抵抗の変化を示す図である。FIG. 13 is a diagram showing a change in resistance of palladium oxide due to ultraviolet irradiation in a vacuum.
【図14】実施例1にて示す単純マトリクス配置の電子
源の部分平面図である。FIG. 14 is a partial plan view of the electron source having the simple matrix arrangement shown in the first embodiment.
【図15】図14の電子源の部分断面図である。FIG. 15 is a partial sectional view of the electron source of FIG. 14;
【図16】図14の電子源の製造工程を説明するための
図である。FIG. 16 is a view for explaining a manufacturing process of the electron source in FIG. 14;
【図17】図14の電子源の製造工程で用いたマスクの
部分平面図である。FIG. 17 is a partial plan view of a mask used in the manufacturing process of the electron source of FIG.
【図18】表示パネルの輝度分布図である。FIG. 18 is a luminance distribution diagram of a display panel.
【図19】1次元ライン状電子源の平面図である。FIG. 19 is a plan view of a one-dimensional linear electron source.
【図20】単純マトリクス配置の電子源の等価回路図で
ある。FIG. 20 is an equivalent circuit diagram of an electron source having a simple matrix arrangement.
【図21】ラインフォーミング前の1ラインの等価回路
図である。FIG. 21 is an equivalent circuit diagram of one line before line forming.
【図22】ラインフォーミング時におけるn番目の素子
がフォーミングされる直前のラインの等価回路図であ
る。FIG. 22 is an equivalent circuit diagram of a line immediately before forming an n-th element during line forming.
【図23】単純マトリクス配置の電子源を従来の方法に
よってラインフォーミングした時の、各素子への電圧あ
るいは電力の分布図である。FIG. 23 is a distribution diagram of voltage or power to each element when an electron source having a simple matrix arrangement is line-formed by a conventional method.
【図24】梯状配置の電子源の等価回路、及び従来のラ
インフォーミングによる各素子への電圧あるいは電力の
分布を示す図である。FIG. 24 is a diagram showing an equivalent circuit of an electron source in a ladder arrangement, and a distribution of voltage or power to each element by conventional line forming.
【図25】実施例3にて示す画像形成装置のブロック図
である。FIG. 25 is a block diagram of an image forming apparatus according to a third embodiment.
1 基板 2 電子放出部 3 導電性薄膜 4,5 素子電極 21 段差形成部材 50 導電性薄膜3を流れる素子電流Ifを測定するた
めの電流計 51 電子放出素子に素子電圧Vfを印加するための電
源 52 電子放出部2より放出される放出電流Ieを測定
するための電流計 53 アノード電極54に電圧を印加するための高圧電
源 54 電子放出部2より放出される電子を捕捉するため
のアノ−ド電極 55 真空装置 56 排気ポンプ 102 X方向配線 103 Y方向配線 104 表面伝導型電子放出素子 105 結線 111 リアプレ−ト 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェ−スプレ−ト Hv 高圧端子 118 外囲器 121 黒色導電材 122 蛍光体 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 Va 直流電圧源 Vx 直流電圧源 301 表示パネル 302 グリッド電極 303 電子が通過するための開口 304 電子放出素子104を配線する共通配線 401 層間絶縁層 402 コンタクトホール 403 Cr膜 1 001 ディスプレイパネル201の駆動回路 1002 ディスプレイコントローラ 1003 マルチプレクサ 1004 デコーダ 1005 入出力インターフェース回路 1006 CPU 1007 画像生成回路 1008,1009,1010 画像メモリインターフ
ェース回路 1011 画像入力インターフェース回路 1012,1013 TV信号受信回路 1014 入力部DESCRIPTION OF SYMBOLS 1 Substrate 2 Electron emission part 3 Conductive thin film 4, 5 Device electrode 21 Step forming member 50 Ammeter for measuring device current If flowing through conductive thin film 3 51 Power supply for applying device voltage Vf to electron emission device 52 an ammeter for measuring an emission current Ie emitted from the electron emission section 2 53 a high voltage power supply for applying a voltage to the anode electrode 54 54 an anode for capturing electrons emitted from the electron emission section 2 Electrode 55 Vacuum device 56 Exhaust pump 102 X-direction wiring 103 Y-direction wiring 104 Surface conduction type electron-emitting device 105 Connection 111 Rear plate 112 Support frame 113 Glass substrate 114 Fluorescent film 115 Metal back 116 Face plate Hv High voltage terminal 118 Enclosure 121 Black conductive material 122 Phosphor 201 Display panel 202 Scanning circuit 203 Control Circuit 204 Shift register 205 Line memory 206 Synchronous signal separation circuit 207 Modulation signal generator Va DC voltage source Vx DC voltage source 301 Display panel 302 Grid electrode 303 Opening for passing electrons 304 Common wiring for wiring electron emitting elements 104 Interlayer insulating layer 402 Contact hole 403 Cr film 1 001 Display panel 201 drive circuit 1002 Display controller 1003 Multiplexer 1004 Decoder 1005 Input / output interface circuit 1006 CPU 1007 Image generation circuit 1008, 1009, 1010 Image memory interface circuit 1011 Image input interface circuit 1012 , 1013 TV signal receiving circuit 1014 Input unit
Claims (11)
導電性薄膜にフォーミングによって形成された電子放出
部が設けられている表面伝導型電子放出素子の複数個を
配線した素子列を、少なくとも1列有する電子源の製造
方法において、 少なくとも上記1列の電子放出素子の素子電極間に一括
して電圧を印加してフォーミングを行う際に、電子放出
素子に紫外線を照射して該電子放出素子の素子抵抗を高
めることを特徴とする電子源の製造方法。1. An element array in which a plurality of surface conduction electron-emitting devices each having a plurality of surface-conduction electron-emitting devices provided with an electron-emitting portion formed by forming a conductive thin film connecting a pair of device electrodes on a substrate, In the method of manufacturing an electron source having at least one row, when applying a voltage collectively between device electrodes of at least one row of the electron-emitting devices to perform forming, the electron-emitting device is irradiated with ultraviolet rays to emit the electrons. A method for manufacturing an electron source, comprising increasing the element resistance of an element.
なることを特徴とする請求項1に記載の電子源の製造方
法。Wherein said conductive thin film, method of manufacturing an electron source according to claim 1, characterized in that it consists of palladium oxide.
配置されていることを特徴とする請求項1又は2に記載
の電子源の製造方法。Wherein the wiring of the electron-emitting device, method of manufacturing an electron source according to claim 1 or 2, characterized in that it is arranged in a matrix.
れていることを特徴とする請求項1又は2に記載の電子
源の製造方法。4. The wiring of the electron-emitting device, method of manufacturing an electron source according to claim 1 or 2, characterized in that it is arranged ladder-like.
により得られた電子源。5. An electron source obtained by the production method according to any one of claims 1-4.
導電性薄膜にフォーミングによって形成された電子放出
部が設けられている表面伝導型電子放出素子の複数個を
配線した素子列を、少なくとも1列有する電子源と、 該電子源から放出される電子線の照射により画像を形成
する画像形成部材を有する画像形成装置の製造方法にお
いて、 少なくとも上記1列の電子放出素子の素子電極間に一括
して電圧を印加してフォーミングを行う際に、電子放出
素子に紫外線を照射して該電子放出素子の素子抵抗を高
めることを特徴とする画像形成装置の製造方法。6. An element array in which a plurality of surface conduction electron-emitting devices provided with an electron-emitting portion formed by forming on a conductive thin film communicating between a pair of device electrodes on a substrate is provided. In a method of manufacturing an image forming apparatus having an electron source having at least one row and an image forming member for forming an image by irradiation of an electron beam emitted from the electron source, at least between the element electrodes of the one row of electron emitting elements A method for manufacturing an image forming apparatus, comprising: irradiating an ultraviolet ray to an electron-emitting device to increase device resistance of the electron-emitting device when forming is performed by applying a voltage at a time.
なることを特徴とする請求項6に記載の画像形成装置の
製造方法。7. The method according to claim 6, wherein the conductive thin film is made of palladium oxide.
配置されていることを特徴とする請求項6又は7に記載
の画像形成装置の製造方法。8. The method according to claim 6 , wherein the wirings of the electron-emitting devices are arranged in a matrix.
れていることを特徴とする請求項6又は7に記載の画像
形成装置の製造方法。9. The wiring of the electron-emitting device, method of manufacturing an image forming apparatus according to claim 6 or 7, characterized in that it is arranged ladder-like.
法により得られた画像形成装置。10. An image forming apparatus obtained by the manufacturing method according to claim 6 .
会議システムの表示装置、コンピューターの表示装置の
いずれかに用いられる請求項10に記載の画像形成装
置。11. The image forming apparatus according to claim 10 , wherein the image forming apparatus is used as one of a display device for a television broadcast, a display device for a video conference system, and a display device for a computer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19458594A JP2932240B2 (en) | 1994-07-28 | 1994-07-28 | Electron source, image forming apparatus using the same, and methods of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19458594A JP2932240B2 (en) | 1994-07-28 | 1994-07-28 | Electron source, image forming apparatus using the same, and methods of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0845416A JPH0845416A (en) | 1996-02-16 |
JP2932240B2 true JP2932240B2 (en) | 1999-08-09 |
Family
ID=16326995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19458594A Expired - Fee Related JP2932240B2 (en) | 1994-07-28 | 1994-07-28 | Electron source, image forming apparatus using the same, and methods of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2932240B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3320387B2 (en) | 1998-09-07 | 2002-09-03 | キヤノン株式会社 | Apparatus and method for manufacturing electron source |
CN100419939C (en) * | 2003-01-21 | 2008-09-17 | 佳能株式会社 | Energized processing method and mfg. method of electronic source substrate |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1219454B (en) * | 1988-02-17 | 1990-05-18 | Serono Cesare Ist Ricerca | METHIONINE BREAKING METHOD OF POLYPEPTIDES CONTAINING PONTIDISULPHIDE |
-
1994
- 1994-07-28 JP JP19458594A patent/JP2932240B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0845416A (en) | 1996-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2992927B2 (en) | Image forming device | |
JPH0896700A (en) | Electron source, image formation device using it and their manufacture | |
JP2932240B2 (en) | Electron source, image forming apparatus using the same, and methods of manufacturing the same | |
JP2909702B2 (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
JP2961499B2 (en) | Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same | |
JP2884477B2 (en) | Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these | |
JP2866312B2 (en) | Electron source, image forming apparatus using the same, and methods of manufacturing the same | |
JP3185082B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same | |
JPH08162002A (en) | Surface conductive electron emission element, electron source, image forming device using it and manufacture | |
JP2923841B2 (en) | Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same | |
JP2961496B2 (en) | Method of manufacturing electron source and image forming apparatus | |
JP2976175B2 (en) | Electron emitting element, electron source, manufacturing method thereof, and image forming apparatus using the electron source | |
JP2872591B2 (en) | Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same | |
JP2866307B2 (en) | Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same | |
JP2961494B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same | |
JP2961500B2 (en) | Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus | |
JP3220921B2 (en) | Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof | |
JP3087008B2 (en) | Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus | |
JP2909706B2 (en) | Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof | |
JP2854532B2 (en) | Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these | |
JP2946182B2 (en) | Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same | |
JP2946177B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same | |
JP2946178B2 (en) | Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus | |
JP2850104B2 (en) | Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof | |
JPH08329829A (en) | Surface conduction type electron emitting element, electron source using the same, image forming device, and their method of manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990413 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |