JP2946178B2 - Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus - Google Patents

Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus

Info

Publication number
JP2946178B2
JP2946178B2 JP22611494A JP22611494A JP2946178B2 JP 2946178 B2 JP2946178 B2 JP 2946178B2 JP 22611494 A JP22611494 A JP 22611494A JP 22611494 A JP22611494 A JP 22611494A JP 2946178 B2 JP2946178 B2 JP 2946178B2
Authority
JP
Japan
Prior art keywords
electron
surface conduction
forming
conduction electron
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22611494A
Other languages
Japanese (ja)
Other versions
JPH0869748A (en
Inventor
健夫 塚本
敬介 山本
康弘 浜元
正人 山野辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP22611494A priority Critical patent/JP2946178B2/en
Publication of JPH0869748A publication Critical patent/JPH0869748A/en
Application granted granted Critical
Publication of JP2946178B2 publication Critical patent/JP2946178B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、表面伝導型電子放出素
子、これを用いた電子源、表示装置や露光装置等の画像
形成装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface conduction electron-emitting device, an electron source using the same, and a method of manufacturing an image forming apparatus such as a display device or an exposure device.

【0002】[0002]

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。
2. Description of the Related Art A surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted by passing a current through a conductive thin film formed on an insulating substrate in parallel with the film surface.

【0003】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に直
流電圧あるいは非常にゆっくりとした昇電圧、例えば1
V/1分程度の昇電圧を印加通電することで通常行わ
れ、導電性薄膜を局所的に破壊、変形もしくは変質させ
て構造を変化させ、電気的に高抵抗な状態の電子放出部
を形成する処理である。電子放出は、上記電子放出部が
形成された導電性薄膜に電圧を印加して電流を流すこと
により、電子放出部に発生した亀裂付近から行われる。
As a typical configuration example of a surface conduction electron-emitting device, a conductive thin film such as a metal oxide which connects a pair of device electrodes provided on an insulating substrate is referred to as forming in advance. One in which an electron-emitting portion is formed by an energization process is exemplified. Forming involves applying a DC voltage or a very slowly increasing voltage, for example, 1 volts, across the conductive thin film.
This is usually performed by applying a voltage increase of about V / 1 minute and applying a current, and locally destroying, deforming or altering the conductive thin film to change the structure, thereby forming an electron emission portion in an electrically high-resistance state. This is the processing to be performed. The electron emission is performed from the vicinity of a crack generated in the electron emission portion by applying a voltage to the conductive thin film on which the electron emission portion is formed and causing a current to flow.

【0004】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。
The above surface conduction electron-emitting devices have the advantage that a large number of arrays can be formed over a large area because they have a simple structure and are easy to manufacture. Therefore, various applications for utilizing this feature are being studied. For example, it can be used for an image forming apparatus such as a display device.

【0005】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げ
られる。(特開平1−31332号公報、同1−283
749号公報、同−257552号公報)。また、特
に表示装置においては、液晶を用いた表示装置と同様の
平板型表示装置とすることが可能で、しかもバックライ
トが不要な自発光型の表示装置として、表面伝導型電子
放出素子を多数配置した電子源と、この電子源からの電
子線の照射により可視光を発光する蛍光体とを組み合わ
せた表示装置が提案されている(アメリカ特許第506
6883号明細書)。
Conventionally, as an example of arranging a large number of surface conduction electron-emitting devices, a surface conduction electron-emitting device is arranged in parallel, and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. An electron source in which rows connected to each other (also referred to as common wiring) are arranged in a large number of rows (also referred to as a trapezoidal arrangement). (JP-A-1-31332, 1-283
749 JP, the 2 -257552 JP). In particular, in the case of a display device, a flat panel display device similar to a display device using liquid crystal can be used, and a large number of surface conduction electron-emitting devices are used as self-luminous display devices that do not require a backlight. A display device has been proposed in which an arranged electron source is combined with a phosphor that emits visible light when irradiated with an electron beam from the electron source (US Pat. No. 506).
No. 6883).

【0006】[0006]

【発明が解決しようとする課題】しかしながら、表面伝
導型電子放出素子の製造については、フォーミングに所
要の通電時間を要しており、多くの表面伝導型電子放出
素子の製造に際してはその短縮が望まれる。
However, in the production of a surface conduction electron-emitting device, a necessary energizing time is required for forming, and it is desired to shorten the production time of many surface conduction electron-emitting devices. It is.

【0007】特に表面伝導型電子放出素子で大面積ディ
スプレーを作製する場合、表面伝導型電子放出素子の数
が極めて多いので、例えば配列された1列毎にフォーミ
ングを行ったとしても、全部の表面伝導型電子放出素子
にフォーミングを施すのに時間がかかる。
Particularly, when a large-area display is manufactured using surface-conduction electron-emitting devices, the number of surface-conduction electron-emitting devices is extremely large. It takes time to form the conduction electron-emitting device.

【0008】また、低電圧から高電圧に昇圧するフォー
ミングを上記のような1列毎に行う場合、フォーミング
されるまでの間は素子の導電性薄膜の抵抗に応じた電流
が流れるので、列内に電位差が生じ、各素子を均一にフ
ォーミングできない。フォーミング状態が不均一である
と、各表面伝導型電子放出素子の電子放出特性がばらつ
き、例えばこれを表示装置に用いた場合には輝度むらの
原因となり、調整が煩雑となる。
In the case where the forming step of raising the voltage from a low voltage to a high voltage is performed for each column as described above, a current corresponding to the resistance of the conductive thin film of the element flows until the forming is performed. , A potential difference is generated, and each element cannot be formed uniformly. When the forming state is non-uniform, the electron emission characteristics of the surface conduction electron-emitting devices vary. For example, when the electron-emitting devices are used in a display device, they cause uneven brightness, and the adjustment is complicated.

【0009】更に、上記フォーミング時の電流は素子数
が増加するに従って単純に増加するため、多数の素子を
一度にフォーミングしようとすると配線がジュール熱で
発熱し、損傷されやすい。
Further, since the current at the time of forming simply increases as the number of elements increases, if a large number of elements are to be formed at once, the wiring generates heat due to Joule heat and is easily damaged.

【0010】本発明は、かかる従来の問題点に鑑み、フ
ォーミングを短時間で均一かつ発熱少なく行えるように
し、表面伝導型電子放出素子、それを用いた電子源及び
画像形成装置の製造を容易かつ効率化すること目的とす
る。
The present invention has been made in view of the above-described conventional problems, and enables forming to be performed uniformly in a short time with less heat, thereby facilitating the manufacture of a surface conduction electron-emitting device, an electron source and an image forming apparatus using the same. The purpose is to improve efficiency.

【0011】[0011]

【課題を解決するための手段及び作用】請求項1〜10
の発明は、表面伝導型電子放出素子の製造方法に関する
発明で、基板上に一対の素子電極を形成すると共に、素
子電極間を連絡する導電性膜を形成する工程と、該素子
電極とは別個の電極間に誘電体を挟んで構成される電荷
蓄積体の放電によって該導電性薄膜に電子放出部を形成
するフォーミング工程とを有する点に特徴を有するもの
である。
Means and actions for solving the problems Claims 1 to 10
The invention relates to a method of manufacturing a surface conduction electron-emitting device, wherein a step of forming a pair of device electrodes on a substrate and forming a conductive film connecting between the device electrodes is separate from the device electrodes. A forming step of forming an electron-emitting portion in the conductive thin film by discharging a charge accumulator formed by sandwiching a dielectric between the electrodes.

【0012】[0012]

【0013】請求項11〜22の発明は、複数の表面伝
導型電子放出素子を備えた電子源の製造方法に関する発
明で、基板上に複数対の素子電極を形成すると共に、各
対の素子電極間を連絡する導電性薄膜を形成する工程
と、該素子電極とは別個の電極間に誘電体を挟んで構成
される電荷蓄積体の放電によって各導電性薄膜に電子放
出部を形成するフォーミング工程とを有する点に大きな
特徴を有している。
The invention of claims 11 to 22 relates to a method of manufacturing an electron source having a plurality of surface conduction electron-emitting devices, wherein a plurality of pairs of device electrodes are formed on a substrate, and each pair of device electrodes is formed. Forming a conductive thin film that communicates with each other, and forming an electron emission portion in each conductive thin film by discharging a charge storage body having a dielectric sandwiched between electrodes separate from the device electrodes It has a great feature in having the following.

【0014】[0014]

【0015】更に、請求項23及び24の発明は、上記
製造方法により製造された電子源を用いた画像形成装置
の製造方法に関する発明である。
Further, the invention according to claims 23 and 24 is characterized in that
The present invention relates to a method for manufacturing an image forming apparatus using an electron source manufactured by the manufacturing method.

【0016】上記のように、本発明は、表面伝導型電子
放出素子、表面伝導型電子放出素子を複数個備えた電子
源及び画像形成装置の製造方法に係るもので、各発明の
構成及び作用を以下に更に説明する。
As described above, the present invention relates to a method of manufacturing a surface conduction electron-emitting device, an electron source having a plurality of surface conduction electron-emitting devices, and an image forming apparatus. Is described further below.

【0017】本発明の表面伝導型電子放出素子には平面
型と垂直型がある。まず、平面型表面伝導型電子放出素
子の基本的な構成について説明する。
The surface conduction electron-emitting device of the present invention includes a planar type and a vertical type. First, a basic configuration of the flat surface conduction electron-emitting device will be described.

【0018】図1(a)、(b)は、平面型表面伝導型
電子放出素子の基本的な構成を示す図である。
FIGS. 1A and 1B are views showing a basic structure of a flat surface conduction electron-emitting device.

【0019】図1において1は基板、2は電子放出部、
3は導電性薄膜、4と5は素子電極である。
In FIG. 1, 1 is a substrate, 2 is an electron emitting portion,
3 is a conductive thin film, and 4 and 5 are device electrodes.

【0020】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。
As the substrate 1, for example, quartz glass, Na
And glass having reduced impurity content such as glass, blue plate glass, a laminate obtained by laminating SiO 2 on a blue plate glass by a sputtering method or the like, and ceramics such as alumina.

【0021】対向する素子電極4,5の材料としては、
一般的導体材料が用いられ、例えばNi、Cr、Au、
Mo、W、Pt、Ti、Al、Cu、Pd等の金属ある
いは合金及びPd、Ag、Au、RuO2 、Pd−Ag
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、In23 −SnO2 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。
The materials of the opposing device electrodes 4 and 5 are as follows.
Common conductor materials are used, such as Ni, Cr, Au,
Metals or alloys such as Mo, W, Pt, Ti, Al, Cu, Pd, and Pd, Ag, Au, RuO 2 , Pd-Ag
Printed conductors composed of metals or metal oxides and glass and the like, transparent conductors such as In 2 O 3 —SnO 2 , and semiconductor conductor materials such as polysilicon are appropriately selected.

【0022】素子電極間隔L、素子電極長さW、導電性
薄膜3の形状等は、応用される形態等によって設計され
る。
The element electrode interval L, the element electrode length W, the shape of the conductive thin film 3 and the like are designed depending on the form to be applied.

【0023】素子電極間隔Lは、数百オングストローム
から数百マイクロメートルであることが好ましく、より
好ましくは、素子電極4,5間に印加する電圧と電子放
出し得る電界強度等により、数マイクロメートルから数
十マイクロメートルである。
The distance L between the device electrodes is preferably several hundred angstroms to several hundred micrometers, and more preferably several micrometers due to the voltage applied between the device electrodes 4 and 5 and the electric field intensity capable of emitting electrons. From several tens of micrometers.

【0024】素子電極長さWは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数マイクロメートルか
ら数百マイクロメートルであり、また素子電極厚dは、
数百オングストロームから数マイクロメートルである。
The element electrode length W is preferably several micrometers to several hundred micrometers in consideration of the resistance value and electron emission characteristics of the electrode.
A few hundred angstroms to a few micrometers.

【0025】尚、図1に示される表面伝導型電子放出素
子は、基板1上に、素子電極4,5、導電性薄膜3の順
に積層されたものとなっているが、基板1上に、導電性
薄膜3、素子電極4,5の順に積層したものとしてもよ
い。
The surface conduction electron-emitting device shown in FIG. 1 is formed by laminating device electrodes 4 and 5 and a conductive thin film 3 on a substrate 1 in this order. The conductive thin film 3 and the device electrodes 4 and 5 may be stacked in this order.

【0026】導電性薄膜3は、良好な電子放出特性を得
るためには、微粒子で構成された微粒子膜であることが
特に好ましく、その膜厚は、素子電極4,5へのステッ
プカバレージ、素子電極4,5間の抵抗値及び後述する
フォーミング条件等によって適宜選択される。この導電
性薄膜3の膜厚は、好ましくは数オングストロームから
数千オングストロームで、特に好ましくは10オングス
トロームから500オングストロームであり、その抵抗
値は、10の3乗から10の7乗オーム/□のシート抵
抗値である。
In order to obtain good electron emission characteristics, the conductive thin film 3 is particularly preferably a fine particle film composed of fine particles. It is appropriately selected according to the resistance value between the electrodes 4 and 5 and the forming conditions described later. The thickness of the conductive thin film 3 is preferably from several angstroms to several thousand angstroms, particularly preferably from 10 angstroms to 500 angstroms, and its resistance value is a sheet of 10 3 to 10 7 ohm / □. It is a resistance value.

【0027】導電性薄膜3を構成する材料としては、例
えばPd、Pt、Ru、Ag、Au、Ti、In、C
u、Cr、Fe、Zn、Sn、Ta、W、Pb等の金
属、PdO、SnO2 、In23 、PbO、Sb2
3 等の酸化物、HfB2 、ZrB2 、LaB6 、CeB
6 、YB4 、GdB4 等の硼化物、TiC、ZrC、H
fC、TaC、SiC、WC等の炭化物、TiN、Zr
N、HfN等の窒化物、Si、Ge等の半導体、カーボ
ン等が挙げられる。
Examples of the material constituting the conductive thin film 3 include Pd, Pt, Ru, Ag, Au, Ti, In, and C.
metals such as u, Cr, Fe, Zn, Sn, Ta, W and Pb, PdO, SnO 2 , In 2 O 3 , PbO and Sb 2 O
Oxides such as 3 , HfB 2 , ZrB 2 , LaB 6 , CeB
6 , borides such as YB 4 and GdB 4 , TiC, ZrC, H
Carbides such as fC, TaC, SiC, WC, TiN, Zr
Examples include nitrides such as N and HfN, semiconductors such as Si and Ge, and carbon.

【0028】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜をさす。微
粒子膜である場合、微粒子の粒径は、数オングストロー
ムから数千オングストロームであることが好ましく、特
に好ましくは10オングストロームから200オングス
トロームである。
The fine particle film is a film in which a plurality of fine particles are aggregated. The fine structure thereof is not only a state in which the fine particles are individually dispersed and arranged, but also a state in which the fine particles are adjacent to each other or overlap each other (island-like). ). In the case of a fine particle film, the particle size of the fine particles is preferably from several angstroms to several thousand angstroms, and particularly preferably from 10 angstroms to 200 angstroms.

【0029】電子放出部2には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部2及び亀裂自体は、導電性薄膜3の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部2の位置及び形状
は図1に示されるような位置及び形状に特定されるもの
ではない。
The electron emitting portion 2 contains a crack, and the electron emission is performed from the vicinity of the crack. The electron-emitting portion 2 including the crack and the crack itself are formed depending on the thickness, the film quality, the material of the conductive thin film 3 and the manufacturing method such as forming conditions described later. Therefore, the position and shape of the electron-emitting portion 2 are not limited to the position and shape as shown in FIG.

【0030】亀裂は、数オングストロームから数百オン
グストロームの粒径の導電性微粒子を有することもあ
る。この導電性微粒子は、導電性薄膜3を構成する材料
の元素の一部、あるいは総てと同様のものである。ま
た、亀裂を含む電子放出部2及びその近傍の導電性薄膜
3は炭素及び炭素化合物を有することもある。
The cracks may have conductive particles with a particle size of several Angstroms to hundreds of Angstroms. The conductive fine particles are similar to some or all of the elements of the material constituting the conductive thin film 3. Further, the electron emitting portion 2 including the crack and the conductive thin film 3 in the vicinity thereof may include carbon and a carbon compound.

【0031】次に、垂直型表面伝導型電子放出素子の基
本的な構成について説明する。
Next, the basic structure of the vertical surface conduction electron-emitting device will be described.

【0032】図2は、垂直型表面伝導型電子放出素子の
基本的な構成を示す図で、図中21は段差形成部材で、
その他図1と同じ符号は同じ部材を示すものである。
FIG. 2 is a view showing a basic structure of a vertical surface conduction electron-emitting device. In FIG. 2, reference numeral 21 denotes a step forming member.
Other reference numerals the same as those in FIG. 1 indicate the same members.

【0033】基板1、電子放出部2、導電性薄膜3及び
素子電極4,5は、前述した平面型表面伝導型電子放出
素子と同様の材料で構成されたものである。
The substrate 1, the electron-emitting portion 2, the conductive thin film 3, and the device electrodes 4 and 5 are made of the same material as that of the above-mentioned flat surface conduction electron-emitting device.

【0034】段差形成部材21は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたSiO2 等の絶縁性
材料で構成されたものである。この段差形成部材21の
膜厚は、先に述べた平面型表面伝導型電子放出素子の素
子電極間隔L(図1参照)に対応するもので、段差形成
部材21の作成法や素子電極4,5間に印加する電圧と
電子放出し得る電界強度により設定されるが、好ましく
は数百オングストロームから数十マイクロメートルであ
り、特に好ましくは数百オングストロームから数マイク
ロメートルである。
The step forming member 21 is formed, for example, by a vacuum evaporation method,
It is made of an insulating material such as SiO 2 provided by a printing method, a sputtering method or the like. The thickness of the step forming member 21 corresponds to the element electrode interval L (see FIG. 1) of the flat surface conduction electron-emitting device described above. It is set by the voltage applied between the electrodes 5 and the electric field intensity capable of emitting electrons, but is preferably several hundred angstroms to several tens of micrometers, and particularly preferably several hundred angstroms to several micrometers.

【0035】導電性薄膜3は、通常、素子電極4,5の
作成後に形成されるので、素子電極4,5の上に積層さ
れるが、導電性薄膜3の形成後に素子電極4,5を作成
し、導電性薄膜3の上に素子電極4,5が積層されるよ
うにすることも可能である。また、平面型表面伝導型電
子放出素子の説明においても述べたように、電子放出部
2の形成は、導電性薄膜3の膜厚、膜質、材料及び後述
するフォーミング条件等の製法に依存するので、その位
置及び形状は図2に示されるような位置及び形状に特定
されるものではない。
Since the conductive thin film 3 is usually formed after the formation of the device electrodes 4 and 5, the conductive thin film 3 is laminated on the device electrodes 4 and 5. It is also possible to form such that the device electrodes 4 and 5 are laminated on the conductive thin film 3. Further, as described in the description of the planar surface conduction electron-emitting device, the formation of the electron-emitting portion 2 depends on the manufacturing method such as the film thickness, film quality, material, and forming conditions of the conductive thin film 3 described later. , The position and shape are not limited to the position and shape as shown in FIG.

【0036】尚、以下の説明は、上述の平面型表面伝導
型電子放出素子と垂直型表面伝導型電子放出素子の内、
平面型を例にして説明するが、平面型表面伝導型電子放
出素子に代えて垂直型表面伝導型電子放出素子としても
よい。
It should be noted that the following description will be made in connection with the above-mentioned plane type surface conduction type electron-emitting device and vertical type surface conduction type electron-emitting device.
Although the plane type is described as an example, a vertical type surface conduction type electron-emitting device may be used instead of the plane type surface conduction type electron-emitting device.

【0037】本発明の表面伝導型電子放出素子の製法と
しては様々な方法が考えられるが、その一例を図3に基
づいて説明する。尚、図3において図1と同じ符号は同
じ部材を示すものである。
Various methods can be considered for manufacturing the surface conduction electron-emitting device of the present invention. One example will be described with reference to FIG. In FIG. 3, the same reference numerals as those in FIG. 1 indicate the same members.

【0038】1)基板1を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術により基板1の面上に素子電極4,5を形成する(図
3(a))。
1) After sufficiently cleaning the substrate 1 with a detergent, pure water and an organic solvent, depositing an element electrode material by a vacuum evaporation method, a sputtering method, or the like, and then depositing the element on the surface of the substrate 1 by a photolithography technique. Electrodes 4 and 5 are formed (FIG. 3A).

【0039】2)素子電極4,5を設けた基板1上に有
機金属溶液を塗布して放置することにより、素子電極4
と素子電極5間を連絡して有機金属薄膜を形成する。
尚、有機金属溶液とは、前述の導電性薄膜3の構成材料
の金属を主元素とする有機化合物の溶液である。この
後、有機金属薄膜を加熱焼成処理し、リフトオフ、エッ
チング等によりパターニングされた導電性薄膜3を形成
する(図3(b))。尚、ここでは、有機金属溶液の塗
布法により説明したが、これに限ることなく、例えば真
空蒸着法、スパッタ法、化学的気相堆積法、分散塗布
法、ディッピング法、スピンナー法等によって有機金属
膜を形成することもできる。
2) An organic metal solution is applied on the substrate 1 provided with the device electrodes 4 and 5, and the solution is allowed to stand.
And an element electrode 5 are connected to form an organic metal thin film.
The organic metal solution is a solution of an organic compound containing a metal as a constituent element of the conductive thin film 3 as a main element. Thereafter, the organic metal thin film is heated and baked to form a conductive thin film 3 patterned by lift-off, etching, or the like (FIG. 3B). Here, the description has been given of the method of applying the organic metal solution. However, the present invention is not limited thereto. For example, the organic metal solution may be formed by a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like. A film can also be formed.

【0040】3)続いて、フォーミングにより、導電性
薄膜3の部位に構造の変化した電子放出部2を形成する
(図3(c))。この導電性薄膜3を局所的に破壊、変
形もしくは変質せしめ、構造の変化した部位が電子放出
部3である。
3) Subsequently, the electron-emitting portion 2 having a changed structure is formed at the portion of the conductive thin film 3 by forming (FIG. 3C). The portion where the conductive thin film 3 is locally destroyed, deformed or deteriorated and the structure is changed is the electron emitting portion 3.

【0041】フォーミングの作用は明らかではないが、
通電のジュール熱による薄膜の部分的な破壊又は変質だ
といわれている。しかし、このジュール熱を生じさせる
エネルギーの供給は通電だけではない。
Although the effect of forming is not clear,
It is said that the thin film is partially destroyed or deteriorated due to the Joule heat of electricity. However, the supply of energy for generating this Joule heat is not limited to energization.

【0042】そこで本発明では、フォーミング工程にお
いて、ジュール熱を生じさせるエネルギーの供給源とし
て、電荷Qと電位差Vによる放電エネルギーを用いてい
るものである。
Therefore, in the present invention, in the forming step, discharge energy due to the charge Q and the potential difference V is used as a source of energy for generating Joule heat.

【0043】本発明で用いる電荷は、電荷蓄積体(コン
デンサー)に蓄えたものである。この電荷蓄積体の例と
しては、基板1外に構成した電荷蓄積体の他、実施例2
で説明するように、誘電体材料で構成した基板1の余剰
部の表裏相対向する位置に電極501,502(図14
参照)を設け、基板1と一体の電荷蓄積体とすることも
できる。また、基板1の余剰部上に、誘電体材料を挟ん
で相対向する電極を設けて、やはり基板1と一体の電荷
蓄積体を構成することもできる。尚、基板1と一体の電
荷蓄積体を設けてフォーミングを行う場合、少なくとも
電荷蓄積体の一方の電極をフォーミング後に除去し、そ
の後の電荷の蓄積を防止することが好ましい。
The electric charge used in the present invention is stored in a charge storage (condenser). Examples of this charge storage body include the charge storage body formed outside the substrate 1 and the second embodiment.
As described in FIG. 14, the electrodes 501 and 502 (FIG. 14) are located at positions opposite to the front and back of a surplus portion of the substrate 1 made of a dielectric material.
(See FIG. 3) to form a charge storage body integrated with the substrate 1. Further, electrodes facing each other with a dielectric material interposed therebetween may be provided on a surplus portion of the substrate 1, so that a charge storage body integrated with the substrate 1 can be formed. In the case where forming is performed by providing a charge accumulator integrated with the substrate 1, it is preferable that at least one electrode of the charge accumulator is removed after the forming to prevent subsequent accumulation of charges.

【0044】電荷蓄積体によるフォーミングは、素子の
一方の素子電極4(又は5)と電荷蓄積体の一方の電極
を接地又は相互に接続し、両素子電極4,5が導電性薄
膜3を介して同電位となる状態で電源から電荷蓄積体の
充電を行った後、他方の素子電極5(又は4)を電荷蓄
積体の他方の電極に接続又は他方の素子電極5(又は
4)を接地することで行うことができる。
In the forming by the charge accumulator, one element electrode 4 (or 5) of the element and one electrode of the charge accumulator are grounded or connected to each other, and both element electrodes 4 and 5 are electrically conductive thin films.
After charging the charge accumulator from the power supply at the same potential via the film 3 , the other element electrode 5 (or 4) is connected to the other electrode of the charge accumulator or the other element electrode 5 (or
4) can be performed by grounding .

【0045】特に複数の表面伝導型電子放出素子を有す
る電子源製造に際しての電荷蓄積体によるフォーミング
は、選択された複数の素子の一方の素子電極4(又は
5)の総てと電荷蓄積体の一方の電極を接地又は相互に
接続し、各表面伝導型電子放出素子の両素子電極4,5
が導電性薄膜3を介して同電位となる状態で電荷蓄積体
の充電を行った後、他方の素子電極5(又は4)を総て
電荷蓄積体の他方の電極に接続又は他方の素子電極5
(又は4)を総て接地することで行うことができる。
In particular, when the electron source having a plurality of surface conduction electron-emitting devices is manufactured, forming by the charge accumulator is performed by using all of the device electrodes 4 (or 5) of the selected plurality of devices and the charge accumulator. One electrode is grounded or connected to each other, and both device electrodes 4 and 5 of each surface conduction electron-emitting device are connected.
Are charged at the same potential via the conductive thin film 3, and then all the other device electrodes 5 (or 4) are connected to the other electrode of the charge storage material or the other device electrode 5
(Or 4) can be performed by grounding all .

【0046】次に、電荷によるフォーミングの原理を、
フォーミングがジュール熱によって行われるものと仮定
して簡単に説明する。
Next, the principle of forming by electric charge is as follows.
A brief description will be made assuming that the forming is performed by Joule heat.

【0047】フォーミングに必要なエネルギーをUとす
ると、通電で行う場合には電流I、電圧V通電時間Tで
表すと、U=ITVである。放電の場合は、電荷Qある
いは容量Cと電圧Vを用いると、U=CV2 /2=QV
/2で表される。放電のエネルギーは、通電の場合と同
じように、放電経路内に含まれる抵抗体でほぼ100%
ジュール熱となって消費される。よって、ジュール熱が
フォーミングにおいて支配的である場合には、放電であ
っても通電と同様にフォーミングを行うことができる。
Assuming that the energy required for forming is U, in the case of energization, U = ITV in terms of current I and voltage V energization time T. For discharge, the use of charge Q or capacitance C and the voltage V, U = CV 2/2 = QV
/ 2. As in the case of energization, the energy of the discharge is almost 100% at the resistor included in the discharge path.
It is consumed as Joule heat. Therefore, when Joule heat is dominant in forming, forming can be performed similarly to energization even in the case of discharge.

【0048】このようなフォーミングにおいて、1回の
放電エネルギーがフォーミングを行うのに最低必要なエ
ネルギー以上である場合には、1回の放電でフォーミン
グが可能である。放電は、極めて短時間で終了すること
から、短時間でのフォーミングが可能となる。
In such forming, if the energy of one discharge is equal to or more than the minimum energy required for performing the forming, the forming can be performed by one discharge. Since the discharge is completed in a very short time, forming can be performed in a short time.

【0049】また、電荷の放電時には極めて大きな電流
が生じるが、極めて短時間に放電が終了するので、配線
の発熱を極めて小さく押えることができる。
In addition, an extremely large current is generated at the time of discharging the electric charge, but since the discharge is completed in a very short time, the heat generation of the wiring can be suppressed to a very small value.

【0050】例えば複数の素子が並列された1ラインに
対してフォーミングを行う場合、フォーミング電流が流
れると、配線抵抗により、電位供給点から離れるに従っ
て電位が低下する。しかし、1ライン内の各素子の一方
の素子電極4(又は5)を電荷蓄積体の一方の電極に接
続し、各素子の両素子電極4,5が導電性薄膜3を介し
て同電位となる状態で電荷蓄積体への電荷の充電を行う
と、1ライン内を一定の電位に保つことができる。この
後、各素子の他方の素子電極5(又は4)を接地して電
荷蓄積体の放電を行うと、各素子に最初に形成される電
位を大きなものに設定できるので、配線抵抗による電位
低下量の割合、最初に形成された電位に対しては小さ
なものとすることができる。従って、1ライン内での各
素子の放電エネルギーのばらつきが少なく、1ライン内
で均一なフォーミングが可能である。
For example, when forming is performed on one line in which a plurality of elements are arranged in parallel, when a forming current flows, the potential decreases due to wiring resistance as the distance from the potential supply point increases. However, one element electrode 4 (or 5) of each element in one line is connected to one electrode of the charge accumulator, and both element electrodes 4 and 5 of each element are connected via the conductive thin film 3.
When the electric charge is charged to the charge accumulator in a state where the electric potential is the same, the potential in one line can be maintained at a constant electric potential. Thereafter, when the other element electrode 5 (or 4) of each element is grounded to discharge the charge accumulator, an electric charge initially formed on each element is obtained.
Since the position can be set to large, the rate of potential drop amount caused by the wiring resistance can be a small one for the initially formed potential. Therefore, there is little variation in the discharge energy of each element in one line, and uniform forming can be performed in one line.

【0051】フォーミング処理の放電電圧波形の例を図
4に示す。
FIG. 4 shows an example of a discharge voltage waveform in the forming process.

【0052】図4中の放電電圧は素子電極4,5間の電
位差を示す。初期電位差V1及び放電時間の時定数T1
は、使用した電荷蓄積体の容量Qと素子電極4,5間の
抵抗値Rに依存するが、1素子当り約100μジュール
のエネルギーでフォーミングされるとすると、前述のU
=CV2 /2=QV/2の関係式から、例えば1nFの
電荷蓄積体に電荷を蓄積した場合には約450Vの初期
電圧となる。また、R=200Ωの素子で放電したとす
ると、時定数Tは0.2マイクロ秒である。尚、このフ
ォーミング工程は、適当な真空度下で行うことが好まし
い。
The discharge voltage in FIG. 4 indicates a potential difference between the device electrodes 4 and 5. Initial potential difference V1 and discharge time constant T1
Depends on the capacitance Q of the used charge storage material and the resistance value R between the device electrodes 4 and 5, but if the forming is performed with energy of about 100 μJ per device, the above-mentioned U
= From CV 2/2 = QV / 2 relational expression, is the initial voltage of approximately 450V when charges are accumulated, for example, in the charge accumulation of 1nF. Further, assuming that discharge is caused by an element of R = 200Ω, the time constant T is 0.2 microsecond. Note that this forming step is preferably performed under an appropriate degree of vacuum.

【0053】4)本発明の表面伝導型電子放出素子の場
合、更に活性化工程を施すことが好ましい。
4) In the case of the surface conduction electron-emitting device of the present invention, it is preferable to further perform an activation step.

【0054】活性化工程とは、例えば10の−4乗〜1
0の−5乗torr程度の真空度で、パルス波高値を定
電圧としたパルスの印加を繰り返す処理のことをいい、
真空雰囲気中に存在する有機物質から炭素及び炭素化合
物を電子放出部2(図1及び図2参照)に堆積させるこ
とで、素子電流、放出電流の状態を著しく向上させるこ
とができる工程である。この活性化工程は、例えば素子
電流や放出電流を測定しながら行って、例えば放出電流
が飽和した時点で終了するようにすれば効果的であるの
で好ましい。また、活性化工程でのパルス波高値は、好
ましくは駆動電圧の波高値である。
The activation step is, for example, 10 −4 to 1
A process of repeating the application of a pulse with a pulse peak value of a constant voltage at a degree of vacuum of about 0 to the fifth power torr,
By depositing carbon and a carbon compound from the organic substance existing in the vacuum atmosphere on the electron emitting portion 2 (see FIGS. 1 and 2), the state of the device current and the emission current can be significantly improved. This activation step is preferably performed while measuring, for example, the device current and the emission current, and is completed when, for example, the emission current is saturated, since it is effective and is preferable. The pulse peak value in the activation step is preferably the peak value of the drive voltage.

【0055】尚、上記炭素及び炭素化合物とは、グラフ
ァイト(単結晶及び多結晶の双方を指す)、非晶質カー
ボン(非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す)である。また、その堆積膜厚は、好ま
しくは500オングストローム以下、より好ましくは3
00オングストローム以下である。
The above-mentioned carbon and carbon compound are graphite (indicating both single crystal and polycrystal) and amorphous carbon (indicating amorphous carbon and a mixture thereof with polycrystalline graphite). Further, the deposited film thickness is preferably 500 Å or less, more preferably 3 Å.
00 angstrom or less.

【0056】6)このようにして作成した表面伝導型電
子放出素子を、フォーミング工程、活性化工程での真空
度より高い真空度の真空雰囲気下で動作駆動する安定化
工程を施すことが好ましい。より好ましくは、この高い
真空度の真空雰囲気下で、80〜150℃の加熱の後、
動作駆動する。
6) It is preferable to perform a stabilizing step of operating the surface conduction electron-emitting device thus produced in a vacuum atmosphere having a higher degree of vacuum than the forming step and the activating step. More preferably, after heating at 80 to 150 ° C. in a vacuum atmosphere with a high degree of vacuum,
Drive operation.

【0057】尚、フォーミング工程、活性化工程の真空
度より高い真空度の真空雰囲気とは、例えば約10の−
6乗torr以上の真空度を有する真空雰囲気であり、
より好ましくは超高真空系であり、炭素及び炭素化合物
が新たにほぼ堆積しない真空度である。
The vacuum atmosphere having a degree of vacuum higher than that of the forming step and the activation step is, for example, about 10 −
A vacuum atmosphere having a degree of vacuum of 6 torr or more;
More preferably, it is an ultrahigh vacuum system, and has a degree of vacuum at which carbon and carbon compounds are not substantially newly deposited.

【0058】即ち、表面伝導型電子放出素子を上記真空
雰囲気中に封入してしまうことにより、これ以上の炭素
及び炭素化合物の堆積を抑制することが可能となり、こ
れによって素子電流If、放出電流Ieが安定する。
That is, by encapsulating the surface conduction electron-emitting device in the above-mentioned vacuum atmosphere, it is possible to suppress further deposition of carbon and carbon compounds, and thereby the device current If and the emission current Ie Becomes stable.

【0059】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。
The basic characteristics of the surface conduction electron-emitting device thus obtained will be described below.

【0060】図5は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。
FIG. 5 is a schematic configuration diagram showing an example of a measurement evaluation system for measuring the electron emission characteristics of the surface conduction electron-emitting device. First, the measurement evaluation system will be described.

【0061】図5において、図1と同じ符号は同じ部材
を示す。また、51は素子に素子電圧Vfを印加するた
めの電源、50は素子電極4,5間の導電性薄膜3を流
れる素子電流Ifを測定するための電流計、54は電子
放出部2より放出される放出電流Ieを捕捉するための
アノード電極、53はアノード電極54に電圧を印加す
るための高圧電源、52は電子放出部2より放出される
放出電流Ieを測定するための電流計、55は真空装
置、56は排気ポンプである。
In FIG. 5, the same reference numerals as those in FIG. 1 denote the same members. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the device; 50, an ammeter for measuring a device current If flowing through the conductive thin film 3 between the device electrodes 4 and 5; An anode electrode for capturing the emission current Ie to be emitted; 53, a high-voltage power supply for applying a voltage to the anode electrode 54; 52, an ammeter for measuring the emission current Ie emitted from the electron emission section 2; Is a vacuum device, and 56 is an exhaust pump.

【0062】表面伝導型電子放出素子及びアノード電極
54等は真空装置55内に設置され、この真空装置55
には不図示の真空計等の必要な機器が具備されていて、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。
The surface conduction type electron-emitting device and the anode electrode 54 are installed in a vacuum device 55.
Is equipped with necessary equipment such as a vacuum gauge (not shown),
Measurement and evaluation of the surface conduction electron-emitting device can be performed under a desired vacuum.

【0063】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び表面伝導型電子放出素子の
基板1は、ヒーターにより200℃程度まで加熱できる
ようになっている。尚、この測定評価系は、後述するよ
うな表示パネル(図8における201参照)の組み立て
段階において、表示パネル及びその内部を真空装置55
及びその内部として構成することで、前述のフォーミン
グ工程、活性化工程及び後述するそれ以後の工程におけ
る側定評価及び処理に応用することができるものであ
る。
The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultrahigh vacuum system such as an ion pump.
The entire vacuum device 55 and the substrate 1 of the surface conduction electron-emitting device can be heated to about 200 ° C. by a heater. In this measurement and evaluation system, the display panel and the inside thereof are connected to a vacuum device 55 at the stage of assembling a display panel (see 201 in FIG. 8) described later.
And, by being configured as the inside thereof, the present invention can be applied to the above-described forming step, activation step, and side evaluation and processing in the later steps described later.

【0064】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノード電極54の電圧を
1kV〜10kVとし、アノード電極54と表面伝導型
電子放出素子の距離Hを2〜8mmとして行った測定に
基づくものである。
The basic characteristics of the surface conduction electron-emitting device described below are as follows. The voltage of the anode electrode 54 in the above-mentioned measurement and evaluation system is 1 kV to 10 kV, and the distance H between the anode electrode 54 and the surface conduction electron-emitting device is 2 to 8 mm. This is based on the measurement performed as follows.

【0065】まず、放出電流Ie及び素子電流Ifと、
素子電圧Vfとの関係の典型的な例を図6に示す。尚、
図6において、放出電流Ieは素子電流Ifに比べて著
しく小さいので、任意単位で示されている。
First, the emission current Ie and the device current If,
FIG. 6 shows a typical example of the relationship with the element voltage Vf. still,
In FIG. 6, since the emission current Ie is significantly smaller than the element current If, it is shown in arbitrary units.

【0066】図6から明らかなように、表面伝導型電子
放出素子は、放出電流Ieに対する次の3つの特徴的特
性を有する。
As apparent from FIG. 6, the surface conduction electron-emitting device has the following three characteristic characteristics with respect to the emission current Ie.

【0067】まず第1に、表面伝導型電子放出素子はあ
る電圧(しきい値電圧と呼ぶ:図6中のVth)を超え
る素子電圧Vfを印加すると急激に放出電流Ieが増加
し、一方しきい値電圧Vth以下では放出電流Ieが殆
ど検出されない。即ち、放出電流Ieに対する明確なし
きい値電圧Vthを持った非線形素子である。
First, when a device voltage Vf exceeding a certain voltage (referred to as a threshold voltage: Vth in FIG. 6) is applied to the surface conduction electron-emitting device, the emission current Ie rapidly increases, while the surface conduction electron-emitting device rapidly increases. Below the threshold voltage Vth, the emission current Ie is hardly detected. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0068】第2に、放出電流Ieが素子電圧Vfに対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ieは素子電圧Vfで制御できる。
Second, since the emission current Ie has a characteristic that monotonically increases with respect to the device voltage Vf (referred to as MI characteristic), the emission current Ie can be controlled by the device voltage Vf.

【0069】第3に、アノード電極54(図5参照)に
補足される放出電荷は、素子電圧Vfを印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vfを印加する時間により制御できる。
Third, the emission charge captured by the anode electrode 54 (see FIG. 5) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0070】放出電流Ieが素子電圧Vfに対してMI
特性を有すると同時に、素子電流Ifも素子電圧Vfに
対してMI特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図6の実線で示す特性で
ある。一方、図6に破線で示すように、素子電流Ifは
素子電圧Vfに対して電圧制御型負性抵抗特性(VCN
R特性と呼ぶ)を示す場合もある。いずれの特性を示す
かは、表面伝導型電子放出素子の製法及び測定時の測定
条件等に依存する。但し、素子電流Ifが素子電圧Vf
に対してVCNR特性を有する表面伝導型電子放出素子
でも、上記3つの特性上の特徴を有する。
When the emission current Ie is smaller than the device voltage Vf by MI
At the same time as having the characteristics, the device current If may also have the MI characteristics with respect to the device voltage Vf. An example of the characteristics of such a surface conduction electron-emitting device is a characteristic indicated by a solid line in FIG. On the other hand, as shown by the broken line in FIG. 6, the device current If is different from the device voltage Vf by the voltage control type negative resistance characteristic (VCN).
R characteristic). Which characteristic is exhibited depends on the manufacturing method of the surface conduction electron-emitting device, measurement conditions at the time of measurement, and the like. However, the element current If is equal to the element voltage Vf.
In contrast, a surface conduction electron-emitting device having VCNR characteristics also has the above three characteristics.

【0071】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。
Next, the arrangement of the surface conduction electron-emitting devices in the electron source of the present invention will be described.

【0072】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、m本のX方向配線の上にn本のY方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に夫々X方向配線、Y方向配線
を接続した配置方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。
The arrangement of the surface conduction electron-emitting devices in the electron source of the present invention is not limited to the ladder arrangement as described in the section of the prior art, or to the arrangement of n Y-direction wirings on m X-direction wirings. There is an arrangement method in which directional wiring is provided via an interlayer insulating layer, and an X-directional wiring and a Y-directional wiring are connected to a pair of device electrodes of the surface conduction electron-emitting device, respectively. This is hereinafter referred to as a simple matrix arrangement. First, the simple matrix arrangement will be described in detail.

【0073】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された表面伝導型電
子放出素子における放出電子は、しきい値電圧を超える
電圧では、対向する素子電極間に印加するパルス状電圧
の波高値とパルス幅で制御できる。一方、しきい値電圧
以下では殆ど電子は放出されない。従って、多数の表面
伝導型電子放出素子を配置した場合においても、個々の
素子に上記パルス状電圧を適宜印加すれば、入力信号に
応じて表面伝導型電子放出素子を選択し、その電子放出
量が制御でき、単純なマトリクス配線だけで個別の表面
伝導型電子放出素子を選択して独立に駆動可能となる。
According to the above-described basic characteristics of the surface conduction electron-emitting device, the emitted electrons in the surface conduction electron-emitting device arranged in a simple matrix are arranged between the opposing device electrodes at a voltage exceeding the threshold voltage. It can be controlled by the peak value and pulse width of the pulsed voltage to be applied. On the other hand, below the threshold voltage, almost no electrons are emitted. Therefore, even when a large number of surface conduction electron-emitting devices are arranged, if the pulse-like voltage is appropriately applied to each of the devices, the surface conduction electron-emitting device is selected according to the input signal, and the electron emission amount is determined. , And individual surface conduction electron-emitting devices can be selected and driven independently with only a simple matrix wiring.

【0074】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図7に基づいて更
に説明する。
The simple matrix arrangement is based on such a principle, and the structure of the electron source having the simple matrix arrangement, which is an example of the electron source of the present invention, will be further described with reference to FIG.

【0075】図7において基板1は既に説明したような
ガラス板等であり、この基板1上に配列された本発明の
表面伝導型電子放出素子104の個数及び形状は用途に
応じて適宜設定されるものである。
In FIG. 7, the substrate 1 is a glass plate or the like as described above, and the number and shape of the surface conduction electron-emitting devices 104 of the present invention arranged on the substrate 1 are appropriately set according to the application. Things.

【0076】m本のX方向配線102は、夫々外部端子
Dx1,Dx2,……,Dxmを有するもので、基板1
上に、真空蒸着法、印刷法、スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子104にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。
The m X-directional wirings 102 have external terminals Dx1, Dx2,..., Dxm, respectively.
A conductive metal or the like formed thereon by a vacuum deposition method, a printing method, a sputtering method, or the like. In addition, the material and the material are so set that the voltage is supplied to the many surface conduction electron-emitting devices 104 almost uniformly.
The film thickness and the wiring width are set.

【0077】n本のY方向配線103は、夫々外部端子
Dy1,Dy2,……,Dynを有するもので、X方向
配線102と同様に作成される。
Each of the n Y-directional wirings 103 has external terminals Dy1, Dy2,..., Dyn, and is formed in the same manner as the X-directional wiring 102.

【0078】これらm本のX方向配線102とn本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
These m X-directional wires 102 and n Y wires
An interlayer insulating layer (not shown) is provided between the direction wirings 103, and is electrically separated to form a matrix wiring. Note that both m and n are positive integers.

【0079】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。
The interlayer insulating layer (not shown) is, for example, SiO 2 formed by a vacuum deposition method, a printing method, a sputtering method, or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-directional wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103.

【0080】更に、表面伝導型電子放出素子104の対
向する素子電極(不図示)が、m本のX方向配線102
と、n本のY方向配線103と、真空蒸着法、印刷法、
スパッタ法等で形成された導電性金属等からなる結線1
05によって電気的に接続されているものである。
Further, the device electrodes (not shown) facing the surface conduction electron-emitting device 104 are provided with m X-direction wirings 102.
, N Y-directional wirings 103, a vacuum deposition method, a printing method,
Connection 1 made of conductive metal or the like formed by sputtering or the like
05 are electrically connected.

【0081】ここで、m本のX方向配線102と、n本
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、表面伝導型電子放出素子104
は、基板1あるいは不図示の層間絶縁層上どちらに形成
してもよい。
Here, the m X-directional wires 102, the n Y-directional wires 103, the connection 105, and the opposing element electrodes may have some or all of the same constituent elements. Further, they may be different from each other, and are appropriately selected from the above-described materials of the device electrodes and the like. The wires to these device electrodes may be collectively referred to as device electrodes when the material is the same as the device electrodes. Further, the surface conduction electron-emitting device 104
May be formed on the substrate 1 or on an interlayer insulating layer (not shown).

【0082】また、詳しくは後述するが、前記X方向配
線102には、X方向に配列された表面伝導型電子放出
素子104の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。
As will be described in detail later, a scanning signal is applied to the X-direction wiring 102 in order to scan a row of the surface conduction electron-emitting devices 104 arranged in the X-direction in accordance with an input signal. A scanning signal applying unit (not shown) is electrically connected.

【0083】一方、Y方向配線103には、Y方向に配
列された表面伝導型電子放出素子104の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号発生手段が電気的に接続されている。更
に、各表面伝導型電子放出素子104に印加される駆動
電圧は、当該表面伝導型電子放出素子104に印加され
る走査信号と変調信号の差電圧として供給されるもので
ある。
On the other hand, a modulation signal (not shown) for applying a modulation signal is applied to the Y-direction wiring 103 in order to modulate each of the rows of the surface conduction electron-emitting devices 104 arranged in the Y direction according to an input signal. The signal generating means is electrically connected. Further, the driving voltage applied to each surface conduction electron-emitting device 104 is supplied as a difference voltage between a scanning signal and a modulation signal applied to the surface conduction electron-emitting device 104.

【0084】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図8〜図10を用いて説明する。尚、図8は表示パ
ネル201の基本構成図であり、図9は蛍光膜114を
示す図であり、図10は図8の表示パネル201で、N
TSC方式のテレビ信号に応じてテレビジョン表示を行
うための駆動回路の一例を示すブロック図である。
Next, an example of the image forming apparatus of the present invention using the electron source of the present invention having the simple matrix arrangement as described above will be described with reference to FIGS. 8 is a diagram showing the basic configuration of the display panel 201, FIG. 9 is a diagram showing the fluorescent film 114, and FIG. 10 is a diagram showing the display panel 201 of FIG.
FIG. 2 is a block diagram illustrating an example of a driving circuit for performing television display in accordance with a TSC television signal.

【0085】図8において、1は上述のようにして本発
明の表面伝導型電子放出素子を配置した電子源の基板、
111は基板1を固定したリアプレート、116はガラ
ス基板113の内面に蛍光膜114とメタルバック11
5等が形成されたフェースプレート、112は支持枠で
あり、リアプレート111、支持枠112及びフェース
プレート116にフリットガラス等を塗布し、大気中あ
るいは窒素中で、400〜500℃で10分以上焼成す
ることで封着して外囲器118を構成している。
In FIG. 8, reference numeral 1 denotes a substrate of an electron source on which the surface conduction electron-emitting device of the present invention is disposed as described above;
Reference numeral 111 denotes a rear plate on which the substrate 1 is fixed, and 116 denotes a fluorescent film 114 and a metal back 11 on the inner surface of a glass substrate 113.
5 is a face plate on which a frit glass or the like is formed, 112 is a support frame, and frit glass or the like is applied to the rear plate 111, the support frame 112, and the face plate 116, and is heated at 400 to 500 ° C. for 10 minutes or more in the air or nitrogen. The envelope 118 is sealed by firing.

【0086】図8において、2は図1における電子放出
部に相当する。102、103は、表面伝導型電子放出
素子104の一対の素子電極4,5と接続されたX方向
配線及びY方向配線で、夫々外部端子Dx1ないしDx
m,Dy1ないしDynを有している。
In FIG. 8, reference numeral 2 corresponds to the electron-emitting portion in FIG. Reference numerals 102 and 103 denote X-direction wirings and Y-direction wirings connected to a pair of device electrodes 4 and 5 of the surface conduction electron-emitting device 104, respectively, and external terminals Dx1 to Dx, respectively.
m, Dy1 to Dyn.

【0087】外囲器118は、上述の如く、フェースー
プレート116、支持枠112、リアプレート111で
構成されている。しかし、リアプレート111は主に基
板1の強度を補強する目的で設けられるものであり、基
板1自体で十分な強度を持つ場合は別体のリアプレート
111は不要で、基板1に直接支持枠112を封着し、
フェースプレート116、支持枠112、基板1にて外
囲器118を構成してもよい。また、フェースプレート
116、リアプレート111の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器118とすることもでき
る。
The envelope 118 includes the face-plate 116, the support frame 112, and the rear plate 111 as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1. If the substrate 1 itself has sufficient strength, the separate rear plate 111 is unnecessary, and the support frame is directly attached to the substrate 1. Seal 112,
The envelope 118 may be constituted by the face plate 116, the support frame 112, and the substrate 1. Further, by further providing a support (not shown) called a spacer between the face plate 116 and the rear plate 111, the envelope 118 having sufficient strength against atmospheric pressure can be obtained.

【0088】蛍光膜114は、モノクロームの場合は蛍
光体122のみからなるが、カラーの蛍光膜114の場
合は、蛍光体122の配列により、ブラックストライプ
(図9(a))あるいはブラックマトリクス(図9
(b))等と呼ばれる黒色導伝材121と蛍光体122
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体122間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜114におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材121の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。
The fluorescent film 114 is composed of only the phosphor 122 in the case of monochrome, but in the case of the color fluorescent film 114, depending on the arrangement of the phosphor 122, a black stripe (FIG. 9A) or a black matrix (FIG. 9
(B)) a black conductive material 121 and a phosphor 122 called
It is composed of The purpose of providing the black stripes and the black matrix is to make the color separation between the phosphors 122 of the three primary colors necessary for color display black so that color mixing and the like become inconspicuous, and to reflect external light on the fluorescent film 114. Is to suppress a decrease in contrast due to As a material of the black conductive material 121, not only a material mainly containing graphite, which is often used, but also a material having conductivity and low light transmission and reflection may be used. it can.

【0089】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。
As a method of applying the phosphor 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.

【0090】また、図8に示されるように、蛍光膜11
4の内面側には通常メタルバック115が設けられる。
メタルバック115の目的は、蛍光体122(図9参
照)の発光のうち内面側への光をフェースプレート11
6側へ鏡面反射することにより輝度を向上すること、電
子ビーム加速電圧を印加するための電極として作用する
こと、外囲器118内で発生した負イオンの衝突による
ダメージからの蛍光体122の保護等である。メタルバ
ック115は、蛍光膜114の作製後、蛍光膜114の
内面側表面の平滑化処理(通常フィルミングと呼ばれ
る)を行い、その後Alを真空蒸着等で堆積することで
作製できる。
Further, as shown in FIG.
A metal back 115 is usually provided on the inner surface side of 4.
The purpose of the metal back 115 is to convert the light emitted from the phosphor 122 (see FIG. 9) toward the inner surface into the face plate 11.
Improving the brightness by specular reflection to the 6 side, acting as an electrode for applying an electron beam acceleration voltage, and protecting the phosphor 122 from damage due to collision of negative ions generated in the envelope 118 And so on. The metal back 115 can be manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 114 after manufacturing the fluorescent film 114, and then depositing Al by vacuum evaporation or the like.

【0091】フェースプレート116には、更に蛍光膜
114の導伝性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
The face plate 116 may be provided with a transparent electrode (not shown) on the outer surface of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114.

【0092】前述の封着を行う際、カラーの場合は各色
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行なう
必要がある。
When the above-mentioned sealing is performed, in the case of color, since the phosphors 122 of each color must correspond to the surface conduction electron-emitting devices 104, it is necessary to perform sufficient alignment.

【0093】外囲器118内は、不図示の排気管を通
じ、10の−7乗torr程度の真空度にされ、封止さ
れる。また、外囲器118の封止を行う直前あるいは封
止後に、ゲッター処理を行うこともある。これは、外囲
器118内の所定の位置に配置したゲッター(不図示)
を加熱し、蒸着膜を形成する処理である。ゲッターは通
常Ba等が主成分であり、該蒸着膜の吸着作用により、
例えば1×10の−5乗ないしは1×10の−7乗to
rrの真空度を維持するためのものである。
The inside of the envelope 118 is evacuated to a degree of vacuum of about 10 −7 torr through an exhaust pipe (not shown) and sealed. Also, a getter process may be performed immediately before or after sealing the envelope 118. This is a getter (not shown) arranged at a predetermined position in the envelope 118.
Is a process of forming a vapor-deposited film by heating. The getter is usually composed mainly of Ba, etc.,
For example, 1 × 10 −5 or 1 × 10 −7 to
This is for maintaining the vacuum degree of rr.

【0094】尚、前述したフォーミング及びこれ以降の
表面伝導型電子放出素子の各製造工程は、通常、外囲器
118の封止直前又は封止後に行われるもので、その内
容は前述の通りである。
The above-described forming and subsequent manufacturing steps of the surface conduction electron-emitting device are usually performed immediately before or after sealing of the envelope 118, and the contents thereof are as described above. is there.

【0095】上述の表示パネル201は、例えば図10
に示されるような駆動回路で駆動することができる。
尚、図10において、201は表示パネル、202は走
査回路、203は制御回路、204はシフトレジスタ、
205はラインメモリ、206は同期信号分離回路、2
07は変調信号発生器、Vx及びVaは直流電圧源であ
る。
The display panel 201 described above is, for example, shown in FIG.
Can be driven by a driving circuit as shown in FIG.
In FIG. 10, 201 is a display panel, 202 is a scanning circuit, 203 is a control circuit, 204 is a shift register,
205 is a line memory, 206 is a synchronization signal separation circuit, 2
07 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0096】図10に示されるように、表示パネル20
1は、外部端子Dx1ないしDxm、外部端子Dy1な
いしDyn及び高圧端子Hvを介して外部の電気回路と
接続されている。この内、外部端子Dx1ないしDxm
には前記表示パネル201内に設けられている表面伝導
型電子放出素子、即ちm行n列の行列状にマトリクス配
置された表面伝導型電子放出素子群を1行(n素子ず
つ)順次駆動して行くための走査信号が印加される。
As shown in FIG. 10, the display panel 20
1 is connected to an external electric circuit via external terminals Dx1 to Dxm, external terminals Dy1 to Dyn, and a high voltage terminal Hv. Of these, the external terminals Dx1 to Dxm
The surface conduction electron-emitting devices provided in the display panel 201, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns are sequentially driven by one row (each n element). The scanning signal for going forward is applied.

【0097】一方、端子Dy1ないし外部端子Dynに
は、前記走査信号により選択された1行の各表面伝導型
電子放出素子の出力電子ビームを制御するための変調信
号が印加される。また、高圧端子Hvには、直流電圧源
Vaより、例えば10kVの直流電圧が供給される。こ
れは表面伝導型電子放出素子より出力される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
ための加速電圧である。
On the other hand, a modulation signal for controlling the output electron beam of each surface conduction electron-emitting device in one row selected by the scanning signal is applied to the terminal Dy1 to the external terminal Dyn. Further, a DC voltage of, for example, 10 kV is supplied to the high voltage terminal Hv from the DC voltage source Va. This is an accelerating voltage for applying sufficient energy to the electron beam output from the surface conduction electron-emitting device to excite the phosphor.

【0098】走査回路202は、内部にm個のスイッチ
ング素子(図10中S1ないしSmで模式的に示す)を
備えるもので、各スイッチング素子S1〜Smは、直流
電圧電源Vxの出力電圧もしくは0V(グランドレベ
ル)のいずれか一方を選択して、表示パネル201の外
部端子Dx1ないしDxmと電気的に接続するものであ
る。各スイッチング素子S1〜Smは、制御回路203
が出力する制御信号Tscanに基づいて動作するもの
で、実際には、例えばFETのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。
The scanning circuit 202 includes m switching elements (symbols S1 to Sm in FIG. 10) therein, and each of the switching elements S1 to Sm outputs the output voltage of the DC voltage power supply Vx or 0V. (Ground level) to be electrically connected to the external terminals Dx1 to Dxm of the display panel 201. Each of the switching elements S1 to Sm includes a control circuit 203
Operates on the basis of the control signal Tscan output by the device, and in fact, it can be easily configured by combining elements having a switching function such as an FET, for example.

【0099】本例における前記直流電圧源Vxは、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。
In this embodiment, the DC voltage source Vx has a driving voltage applied to the surface-conduction type electron-emitting devices that are not scanned based on the characteristics (threshold voltage) of the surface-conduction electron-emitting devices. It is set to output a constant voltage that is equal to or lower than the value voltage.

【0100】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路206より送られる同期信号Tsyn
cに基づいて、各部に対してTscan、Tsft及び
Tmryの各制御信号を発生する。
The control circuit 203 has a function of coordinating the operation of each unit so that appropriate display is performed based on an image signal input from the outside. A synchronization signal Tsyn sent from a synchronization signal separation circuit 206 described below.
Based on c, each control signal of Tscan, Tsft, and Tmry is generated for each unit.

【0101】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Tsyncとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上D
ATA信号と図示する。このDATA信号はシフトレジ
スタ204に入力される。
The synchronizing signal separating circuit 206 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside. As is well known, a frequency separating (filter) With the circuit,
It can be easily configured. Sync signal separation circuit 206
The sync signal separated by is composed of a vertical sync signal and a horizontal sync signal, as is well known. here,
It is illustrated as Tsync for convenience of explanation. On the other hand, the luminance signal component of the image separated from the television signal is referred to as D for convenience.
This is illustrated as an ATA signal. This DATA signal is input to the shift register 204.

【0102】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsftに基づいて作
動する。この制御信号Tsftは、シフトレジスタ20
4のシフトクロックであると言い換えてもよい。また、
シリアル/パラレル変換された画像1ライン分(表面伝
導型電子放出素子のn素子分の駆動データに相当する)
のデータは、Id1ないしIdnのn個の並列信号とし
て前記シフトレジスタ204より出力される。
The shift register 204 is for serially / parallel converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 203. Operate. This control signal Tsft is supplied to the shift register 20
4 may be rephrased as the shift clock. Also,
One line of serial / parallel converted image (equivalent to drive data for n elements of surface conduction electron-emitting device)
Are output from the shift register 204 as n parallel signals of Id1 to Idn.

【0103】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路203より送られる制御信号Tmryに従って
適宜Id1ないしIdnの内容を記憶する。記憶された
内容は、Id’1ないしId’nとして出力され、変調
信号発生器207に入力される。
The line memory 205 is a storage device for storing data for one line of an image for a required time.
The contents of Id1 to Idn are stored as appropriate according to the control signal Tmry sent from the control circuit 203. The stored contents are output as Id′1 to Id′n and input to the modulation signal generator 207.

【0104】変調信号発生器207は、前記画像データ
Id’1ないしId’nの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調するための信号源
で、その出力信号は、端子Doy1ないしDoynを通
じて表示パネル201内の表面伝導型電子放出素子に印
加される。
The modulation signal generator 207 is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of the image data Id′1 to Id′n. Are applied to the surface conduction electron-emitting devices in the display panel 201 through the terminals Doy1 to Doyn.

【0105】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては表
面伝導型電子放出素子への印加電圧の変化に応じて放出
電流も変化して行く。表面伝導型電子放出素子の材料、
構成、製造方法を変えることにより、しきい値電圧の値
や印加電圧に対する放出電流の変化度合いが変わる場合
もあるが、いずれにしても以下のことがいえる。
As described above, the surface conduction electron-emitting device has a distinct threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. Also, for a voltage exceeding the threshold voltage, the emission current also changes according to the change in the voltage applied to the surface conduction electron-emitting device. Materials for surface conduction electron-emitting devices,
By changing the configuration and the manufacturing method, the value of the threshold voltage and the degree of change of the emission current with respect to the applied voltage may change, but in any case, the following can be said.

【0106】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第1には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第2には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。
That is, when a pulse-like voltage is applied to the surface conduction electron-emitting device, electron emission does not occur even if a voltage lower than the threshold voltage is applied, but a voltage exceeding the threshold voltage is applied. In this case, electron emission occurs. At that time, first, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Second, by changing the width of the voltage pulse, it is possible to control the total amount of charges of the output electron beam.

【0107】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器207としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器207としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。
Therefore, as a method of modulating the surface conduction electron-emitting device according to an input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 generates a voltage pulse having a fixed length, and uses a voltage modulation circuit capable of appropriately modulating the pulse peak value according to input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a pulse width modulation method circuit capable of appropriately modulating the pulse width according to input data. Used.

【0108】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
The shift register 204 and the line memory 20
Reference numeral 5 may be a digital signal type or an analog signal type, as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.

【0109】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 206 into a digital signal. This can be achieved by providing an A / D converter at the output of the synchronization signal separation circuit 206.

【0110】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
In connection with this, the line memory 20
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in modulation signal generator 207 is slightly different.

【0111】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。
That is, in the case of a voltage modulation method using a digital signal, a well-known D / A conversion circuit may be used as the modulation signal generator 207, and an amplification circuit or the like may be added as necessary. In the case of a pulse width modulation method using a digital signal, the modulation signal generator 207 includes, for example, a high-speed oscillator, a counter (counter) for counting the number of waves output from the oscillator, and an output value of the counter and an output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier may be added for amplifying the voltage of the pulse-width-modulated signal output from the comparator to the drive voltage of the surface-conduction electron-emitting device.

【0112】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。
On the other hand, in the case of the voltage modulation method using an analog signal, an amplification circuit using a well-known operational amplifier or the like may be used as the modulation signal generator 207, and a level shift circuit or the like may be added as necessary. You may. In the case of a pulse width modulation method using an analog signal, for example, a well-known voltage-controlled oscillation circuit (VCO) may be used, and a voltage is amplified to a drive voltage of a surface conduction electron-emitting device as necessary. May be added.

【0113】以上のような表示パネル201及び駆動回
路を有する本発明の画像形成装置は、端子Dx1〜Dx
m及びDy1〜Dynから電圧を印加することにより、
必要な表面伝導型電子放出素子から電子を放出させるこ
とができ、高圧端子Hvを通じて、メタルバック115
あるいは透明電極(不図示)に高電圧を印加して電子ビ
ームを加速し、加速した電子ビームを蛍光膜114に衝
突させることで生じる励起・発光によって、NTSC方
式のテレビ信号に応じてテレビジョン表示を行うことが
できるものである。
The image forming apparatus of the present invention having the display panel 201 and the driving circuit as described above has terminals Dx1 to Dx
By applying a voltage from m and Dy1 to Dyn,
Electrons can be emitted from the required surface conduction electron-emitting device, and the metal back 115 can be emitted through the high voltage terminal Hv.
Alternatively, a high voltage is applied to a transparent electrode (not shown) to accelerate the electron beam, and the excited electron beam collides with the phosphor film 114 to generate and emit light, thereby displaying a television signal according to an NTSC television signal. Is what you can do.

【0114】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てNTSC方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、PAL、SECAM方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるTV信号、例えばMUSE方式を初めとす
る高品位TV方式でもよい。
The configuration described above is a schematic configuration necessary for obtaining the image forming apparatus of the present invention used for display or the like. For example, detailed portions such as materials of each member are limited to those described above. Instead, it is appropriately selected so as to be suitable for the use of the image forming apparatus. Although the NTSC system has been described as an input signal, the image forming apparatus according to the present invention is not limited to this, and may employ another system such as a PAL or SECAM system. For example, a high-definition TV system such as a MUSE system may be used.

【0115】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について図11及び
図12を用いて説明する。
Next, an example of the above-described ladder-shaped electron source and an image forming apparatus of the present invention using the same will be described with reference to FIGS. 11 and 12. FIG.

【0116】図11において、1は基板、104は表面
伝導型電子放出素子、304は表面伝導型電子放出素子
104を接続する共通配線で10本設けられており、各
々外部端子D1〜D10を有している。
In FIG. 11, reference numeral 1 denotes a substrate; 104, a surface conduction electron-emitting device; and 304, ten common wirings for connecting the surface conduction electron-emitting devices 104, each having external terminals D1 to D10. doing.

【0117】表面伝導型電子放出素子104は、基板1
上に並列に複数個配置されている。これを素子行と呼
ぶ。そしてこの素子行が複数行配置されて電子源を構成
している。
The surface conduction type electron-emitting device 104 is
A plurality is arranged in parallel above. This is called an element row. These element rows are arranged in a plurality of rows to constitute an electron source.

【0118】各素子行の共通配線304(例えば外部端
子D1とD2の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2〜D9について、夫々
相隣接する共通配線304、即ち夫々相隣接する外部端
子D2とD3,D4とD5,D6とD7,D8とD9の
共通配線304を一体の同一配線としても行うことがで
きる。
By applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D1 and D2), each element row can be driven independently. That is, a voltage exceeding the threshold voltage may be applied to an element row where electron beams are to be emitted, and a voltage lower than the threshold voltage may be applied to an element row where electron beams are not desired to be emitted. The application of such a drive voltage is performed by applying common lines 304 adjacent to each other between the element rows, that is, common lines 304 adjacent to each other, that is, external terminals D2 and D3 and D4 and D5 and D6 and D7 and D8 respectively adjacent to each other. The common wiring 304 of D9 and D9 can be formed as a single integrated wiring.

【0119】図12は、本発明の電子源の他の例であ
る、上記梯型配置の電子源を備えた表示パネル301の
構造を示す図である。
FIG. 12 is a view showing the structure of a display panel 301 provided with the above-described trapezoidal arrangement of electron sources, which is another example of the electron source of the present invention.

【0120】図12中302はグリッド電極、303は
電子が通過するための開口、D1〜Dmは各表面伝導型
電子放出素子に電圧を印加するための外部端子、G1〜
Gnはグリッド電極302に接続された外部端子であ
る。また、各素子行間の共通配線304は一体の同一配
線として基板1上に形成されている。
In FIG. 12, reference numeral 302 denotes a grid electrode; 303, an opening through which electrons pass; D1 to Dm, external terminals for applying a voltage to each surface conduction electron-emitting device;
Gn is an external terminal connected to the grid electrode 302. Further, the common wiring 304 between each element row is formed on the substrate 1 as an integral same wiring.

【0121】尚、図12において図と同じ符号は同じ
部材を示すものであり、図に示される単純マトリクス
配置の電子源を用いた表示パネル201との大きな違い
は、基板1とフェースプレート116の間にグリッド電
極302を備えている点である。
[0121] Incidentally, the same reference numerals as in FIG. 8 in FIG. 12 shows the same member, a large difference between the display panel 201 using the electron source of the simple matrix arrangement shown in Figure 8, the substrate 1 and the face plate The point is that a grid electrode 302 is provided between the electrodes 116.

【0122】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、表面伝導型電子放出素
子104から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直行して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子104に対応して1個ずつ円
形の開口303を設けたものとなっている。
The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating the electron beam emitted from the surface conduction electron-emitting device 104. In order to pass
One circular opening 303 is provided for each surface conduction electron-emitting device 104.

【0123】グリッド電極302の形状や配置位置は、
必ずしも図12に示すようなものでなければならないも
のではなく、開口303をメッシュ状に多数設けること
もあり、またグリッド電極302を、例えば表面伝導型
電子放出素子104の周囲や近傍に設けてもよい。
The shape and arrangement position of the grid electrode 302
It is not always necessary that the openings 303 are as shown in FIG. 12. A large number of openings 303 may be provided in a mesh shape, and the grid electrodes 302 may be provided, for example, around or near the surface conduction electron-emitting device 104. Good.

【0124】外部端子D1〜Dm及びG1〜Gnは不図
示の駆動回路に接続されている。そして、素子行を1列
ずつ順次駆動(走査)して行くのと同期してグリッド電
極302の列に画像1ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜114への照射を制御
し、画像を1ラインずつ表示することができる。
The external terminals D1 to Dm and G1 to Gn are connected to a drive circuit (not shown). Then, by applying a modulation signal for one image line to the column of the grid electrode 302 in synchronization with sequentially driving (scanning) the element rows one by one, each electron beam is irradiated on the fluorescent film 114. And images can be displayed line by line.

【0125】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。
As described above, the image forming apparatus of the present invention
It can be obtained by using any of the electron sources of the present invention in a simple matrix arrangement or a trapezoidal arrangement, and is suitable not only for the above-described television broadcast display device, but also as a video conference system and a display device such as a computer. A device is obtained. Furthermore, the present invention can be used as an exposure device of an optical printer including a photosensitive drum.

【0126】[0126]

【実施例】以下に、実施例を挙げて本発明を更に詳述す
る。
The present invention will be described in more detail with reference to the following examples.

【0127】実施例1 本実施例の表面伝導型電子放出素子として、図1
(a),(b)に示すタイプの表面伝導型電子放出素子
を作成した。図1において1は基板、4と5は素子電
極、2は電子放出部、3は電子放出部2を含む導電性薄
膜、Lは素子電極間隔、Wは素子電極幅、dは素子電極
厚である。
Example 1 As a surface conduction electron-emitting device of this example, FIG.
A surface conduction electron-emitting device of the type shown in FIGS. In FIG. 1, 1 is a substrate, 4 and 5 are device electrodes, 2 is an electron emitting portion, 3 is a conductive thin film including the electron emitting portion 2, L is a device electrode interval, W is a device electrode width, and d is a device electrode thickness. is there.

【0128】以下、作成手順を図1及び図に基づいて
説明する。
Hereinafter, the preparation procedure will be described with reference to FIGS. 1 and 3 .

【0129】誘電体基板1として石英の基板1を用い、
これを有機溶剤により十分に洗浄後、この基板1面上に
Ptからなる素子電極4,5を形成した(図
(a))。この時、素子電極間隔Lは3ミクロンメート
ル、素子電極幅Wは500ミクロンメートル、素子電極
厚dは1000オングストロームとした。
A quartz substrate 1 is used as the dielectric substrate 1,
After thoroughly washing this with an organic solvent, the substrate 1
Element electrodes 4 and 5 made of Pt were formed (FIG.3
(A)). At this time, the element electrode interval L is 3 microns
, Device electrode width W is 500 microns, device electrode
The thickness d was 1000 angstroms.

【0130】次いで、有機金属化合物として、0.1モ
ル(22.49g)の酢酸パラジウムと、0.2モル
(20.24g)のジn−プロピルアミンとの混合物を
スピナー塗布(800rpm、30秒)した後、クリ
ーンオーブンで300℃、12分の焼成を行い、導電性
薄膜3であるPdO膜を形成した。(図(b))。本
実施例では、塗布/焼成を2回繰り返すことにより、2
〜5×10の4乗オーム/□の膜抵抗を得た。
[0130] Then, as an organic metal compound, and palladium acetate in 0.1 mol (22.49 g), the mixture <br/> spin donor and di-n- propylamine 0.2 mol (20.24 g) After application (800 rpm, 30 seconds), baking was performed in a clean oven at 300 ° C. for 12 minutes to form a PdO film as the conductive thin film 3. (FIG. 3 (b)). In this embodiment, by repeating the application / firing twice,
A film resistance of 55 × 10 4 ohm / □ was obtained.

【0131】ターボポンプとロータリーポンプで〜10
の−6乗torrまで排気した真空容器内においてフォ
ーミングを行い、電子放出部2を形成した。
With a turbo pump and a rotary pump, -10
Forming was performed in a vacuum vessel evacuated to −6 torr to form the electron-emitting portion 2.

【0132】ここで、本実施例におけるフォーミングに
ついて図13で説明する。
Here, the forming in this embodiment will be described with reference to FIG.

【0133】図13において、401は電荷蓄積体、4
02は電源、403,404は切り換えスイッチであ
る。
In FIG. 13, reference numeral 401 denotes a charge accumulator,
02 is a power supply, and 403 and 404 are changeover switches.

【0134】まず、図13(a)から(b)に示される
ように、切り換えスイッチ404を閉じて、一対の素子
電極4,5の一方の素子電極5を共通の端子に接続す
る。この時、切り換えスイッチ403を電荷蓄積体40
1側に閉じて、電荷蓄積体401に電源402を接続し
て電荷を蓄積し、充電を行った。電荷蓄積体401の容
量は1nF、電源402の電圧は450Vとした。
First, as shown in FIGS. 13A and 13B, the changeover switch 404 is closed, and one of the pair of device electrodes 4 and 5 is connected to a common terminal. At this time, the changeover switch 403 is set to the charge storage
Closed to the first side, a power source 402 was connected to the charge storage body 401 to accumulate and charge. The capacity of the charge storage body 401 was 1 nF, and the voltage of the power supply 402 was 450 V.

【0135】次に、図13(c)に示すように、切り換
えスイッチ403を切り換えて、素子電極4と電荷蓄積
体401の一方の電極を接続した。これにより、電荷蓄
積体401の蓄積電荷のエネルギーがPdO膜で構成さ
れた導電性薄膜3でジュール熱となって消費されること
で、電子放出部2が形成された。
Next, as shown in FIG. 13C, the changeover switch 403 was switched to connect the element electrode 4 and one electrode of the charge storage body 401. As a result, the energy of the charge stored in the charge storage body 401 is consumed as Joule heat in the conductive thin film 3 made of the PdO film, whereby the electron emission portion 2 is formed.

【0136】素子電極4,5間の放電電圧の時間変化は
図4に示されるようなもので、充電の初期電圧V1は4
50V、放電の時定数T1は0.2マイクロ秒であっ
た。
The time variation of the discharge voltage between the device electrodes 4 and 5 is as shown in FIG. 4, and the initial charge voltage V1 is 4
At 50 V, the discharge time constant T1 was 0.2 microsecond.

【0137】本実施例におけるフォーミングは1回の作
業で終了し、従来に比して極めて短時間でフォーミング
が終了した。
The forming in this embodiment was completed in one operation, and the forming was completed in an extremely short time as compared with the related art.

【0138】上記のようにして得た表面伝導型電子放出
素子の電子放出特性を、既に説明した図5に示されるよ
うな測定評価系で測定した。測定は、アノード電極54
と表面伝導型電子放出素子間の距離Lを4mm、アノー
ド電極54の電位を1kV、電子放出特性測定時の真空
装置55内の真空度を1×10の−6乗torrとして
行った。
The electron emission characteristics of the surface conduction electron-emitting device obtained as described above were measured by the above-described measurement evaluation system shown in FIG. The measurement was performed on the anode electrode 54.
The distance L between the substrate and the surface conduction electron-emitting device was 4 mm, the potential of the anode electrode 54 was 1 kV, and the degree of vacuum in the vacuum device 55 at the time of measuring the electron emission characteristics was 1 × 10 −6 torr.

【0139】その結果、図6に示したような電流−電圧
特性が得られた。本表面伝導型電子放出素子の平均的な
特性は、素子電圧Vf=8V程度から急激に放出電流I
eが増加し、素子電圧Vf=16Vでは素子電流Ifが
2.2mA、放出電流Ieが1.1マイクロAとなり、
電子放出効率η=Ie/If(%)は0.05%であ
り、フォーミング電圧によらずほぼ均一な表面伝導型電
子放出素子が得られた。
As a result, a current-voltage characteristic as shown in FIG. 6 was obtained. The average characteristics of the surface conduction electron-emitting device are as follows.
When the device voltage Vf = 16 V, the device current If becomes 2.2 mA, the emission current Ie becomes 1.1 μA,
The electron emission efficiency η = Ie / If (%) was 0.05%, and a substantially uniform surface conduction electron-emitting device was obtained regardless of the forming voltage.

【0140】実施例2本発明の第2の実施例を図14で
説明する。図14においても、1は基板、4 と5は素子電極、2は電子放出部、3は電子放出部2を
含む導電性薄膜で、基本的には実施例1と同様にして作
成されるものである。
Embodiment 2 A second embodiment of the present invention will be described with reference to FIG. 14, 1 is a substrate, 4 and 5 are device electrodes, 2 is an electron emitting portion, 3 is a conductive thin film including an electron emitting portion 2, and is formed basically in the same manner as in the first embodiment. It is.

【0141】尚、図14において、501は切り換えス
イッチ、502,503は電極505,506間に形成
される容量成分、504は外部から供給される電荷とし
て、電子源(図示されていない)から電極506に向け
て放出された電子を示す。また、電極505は導電性テ
ープを貼り付けることで形成した。
In FIG. 14, reference numeral 501 denotes a changeover switch, 502 and 503 denote capacitance components formed between the electrodes 505 and 506, and 504 denotes an externally supplied electric charge from an electron source (not shown). The electron emitted toward 506 is shown. The electrode 505 was formed by attaching a conductive tape.

【0142】まず、図14(a)に示されるように、切
り換えスイッチ501をオープン状態とし、電子ビーム
504を電極506に向けて照射する。照射された電子
は、切り換えスイッチ501がオープン状態であるた
め、電極505,506の表面に負の電位が形成され、
容量成分502,503に電荷Qが蓄積される。この時
に蓄積される電荷量は、照射される電子ビームの照射電
流密度、照射時間、用いる基板1の誘電率、電極50
5,506の面積に依存するが、25kV、電流密度2
000A/cm2 で5秒間電子ビームの照射を行った。
First, as shown in FIG. 14A, the change-over switch 501 is opened, and the electron beam 504 is emitted toward the electrode 506. The irradiated electrons form a negative potential on the surfaces of the electrodes 505 and 506 because the change-over switch 501 is in the open state,
Electric charge Q is accumulated in capacitance components 502 and 503. The amount of charge accumulated at this time depends on the irradiation current density of the irradiation electron beam, the irradiation time, the dielectric constant of the substrate 1 used, and the electrode 50.
25 kV, current density 2 depending on the area of 5,506
Electron beam irradiation was performed at 000 A / cm 2 for 5 seconds.

【0143】次に、切り換えスイッチ501を切り換え
て、素子電極4を電極506に接続した。この時、電極
506に蓄積された電荷は、導電性薄膜3を通じて放電
され、抵抗体である導電性薄膜3にジュール熱を生じて
フォーミングが行われ、電子放出部2が形成された。最
後に不要となった電荷蓄積体を除去するために、基板1
の背面側に貼り付けた、電極505を構成する導電性テ
ープを取り除き、浮遊容量成分の影響を除去した。
Next, the switch 501 was switched to connect the element electrode 4 to the electrode 506. At this time, the electric charge accumulated in the electrode 506 was discharged through the conductive thin film 3 to generate Joule heat in the conductive thin film 3 as a resistor, and forming was performed, thereby forming the electron-emitting portion 2. Finally, to remove the unnecessary charge storage material,
The conductive tape constituting the electrode 505 attached to the back side of was removed to remove the effect of the stray capacitance component.

【0144】実施例3 図15は、本発明の表面伝導型電子放出素子を複数個備
えた本発明の電子源を用いたディスプレイパネルに、例
えばテレビジョン放送を初めとする種々の画像情報源よ
り提供される画像情報を表示できるように構成した本発
明の画像形成装置の一例を示す図である。
Embodiment 3 FIG. 15 shows a display panel using an electron source of the present invention having a plurality of surface conduction electron-emitting devices of the present invention, for example, from various image information sources such as television broadcasting. FIG. 1 is a diagram illustrating an example of an image forming apparatus of the present invention configured to display provided image information.

【0145】図中16100はディスプレイパネル、1
6101はディスプレイパネルの駆動回路、16102
はディスプレイコントローラ、16103はマルチプレ
クサ、16104はデコーダ、16105は入出力イン
ターフェース回路、16106はCPU、16107は
画像生成回路、16108及び16109及び1611
0は画像メモリーインターフェース回路、16111は
画像入力インターフェース回路、16112及び161
13はTV信号受信回路、16114は入力部である。
In the figure, reference numeral 16100 denotes a display panel, 1
Reference numeral 6101 denotes a display panel driving circuit;
Is a display controller, 16103 is a multiplexer, 16104 is a decoder, 16105 is an input / output interface circuit, 16106 is a CPU, 16107 is an image generation circuit, 16108, 16109 and 1611
0 is an image memory interface circuit, 16111 is an image input interface circuit, 16112 and 161
13 is a TV signal receiving circuit, and 16114 is an input unit.

【0146】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。
When the image forming apparatus receives a signal including both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like related to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the features of the present invention are omitted.

【0147】以下、画像信号の流れに沿って各部の機能
を説明する。
Hereinafter, the function of each section will be described along the flow of image signals.

【0148】まず、TV信号受信回路16113は、例
えば電波や空間光通信等のような無線伝送系を用いて伝
送されるTV信号を受信するための回路である。
First, the TV signal receiving circuit 16113 is a circuit for receiving a TV signal transmitted using a wireless transmission system such as radio waves or spatial optical communication.

【0149】受信するTV信号の方式は特に限られるも
のではなく、例えばNTSC方式、PAL方式、SEC
AM方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるTV信号、例えばMUSE方
式を初めとする所謂高品位TVは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。
The format of the received TV signal is not particularly limited. For example, NTSC, PAL, SEC
Any method such as the AM method may be used. Further, a TV signal comprising a larger number of scanning lines than these, for example, a so-called high-definition TV including the MUSE system is a signal suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Source.

【0150】TV信号受信回路16113で受信された
TV信号は、デコーダ16104に出力される。
[0150] The TV signal received by TV signal receiving circuit 16113 is output to decoder 16104.

【0151】TV信号受信回路16112は、例えば同
軸ケーブルや光ファイバー等のような有線伝送系を用い
て伝送されるTV信号を受信するための回路である。前
記TV信号受信回路16113と同様に、受信するTV
信号の方式は特に限られるものではなく、また本回路で
受信されたTV信号もデコーダ16104に出力され
る。
The TV signal receiving circuit 16112 is a circuit for receiving a TV signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. Similarly to the TV signal receiving circuit 16113, the TV
The signal system is not particularly limited, and the TV signal received by this circuit is also output to the decoder 16104.

【0152】画像入力インターフェース回路16111
は、例えばTVカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ16104に
出力される。
Image input interface circuit 16111
Is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to the decoder 16104.

【0153】画像メモリーインターフェース回路161
10は、ビデオテープレコーダー(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ16104に出力され
る。
Image memory interface circuit 161
10 is a video tape recorder (hereinafter abbreviated as VTR)
Is a circuit for capturing the image signal stored in the decoder 1610, and the captured image signal is output to the decoder 16104.

【0154】画像メモリーインターフェース回路161
09は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
16104に出力される。
Image memory interface circuit 161
Reference numeral 09 denotes a circuit for capturing an image signal stored in the video disk, and the captured image signal is output to the decoder 16104.

【0155】画像メモリーインターフェース回路161
08は、静止画ディスクのように、静止画像データを記
憶している装置から画像信号を取り込むための回路で、
取り込まれた静止画像データはデコーダ16104に入
力される。
Image memory interface circuit 161
08 is a circuit for taking in an image signal from a device storing still image data, such as a still image disk,
The captured still image data is input to the decoder 16104.

【0156】入出力インターフェース回路16105
は、本画像形成装置と、外部のコンピュータもしくはコ
ンピュータネットワークもしくはプリンターなどの出力
装置とを接続するための回路である。画像データや文字
・図形情報の入出力を行うのは勿論のこと、場合によっ
ては本画像形成装置の備えるCPU16106と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。
Input / output interface circuit 16105
Is a circuit for connecting the image forming apparatus to an external computer, a computer network, or an output device such as a printer. In addition to inputting and outputting image data and character / graphic information, control signals and numerical data can be input and output between the CPU 16106 provided in the image forming apparatus and the outside in some cases. .

【0157】画像生成回路16107は、前記入出力イ
ンターフェース回路16105を介して外部から入力さ
れる画像データや文字・図形情報や、あるいはCPU1
6106より出力される画像データや文字・図形情報に
基づき、表示用画像データを生成するための回路であ
る。本回路の内部には、例えば画像データや文字・図形
情報を蓄積するための書き換え可能メモリーや、文字コ
ードに対応する画像パターンが記憶されている読み出し
専用メモリーや、画像処理を行うためのプロセッサー等
を初めとして、画像の生成に必要な回路が組み込まれて
いる。
The image generation circuit 16107 is provided with image data, character / graphic information input from the outside via the input / output interface circuit 16105, or the CPU 1
A circuit for generating display image data based on the image data and character / graphic information output from 6106. Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory storing an image pattern corresponding to a character code, a processor for performing image processing, etc. And other circuits necessary for generating an image.

【0158】本回路により生成された表示用画像データ
は、デコーダ16104に出力されるが、場合によって
は前記入出力インターフェース回路16105を介して
外部のコンピュータネットワークやプリンターに出力す
ることも可能である。
The display image data generated by this circuit is output to the decoder 16104, but may be output to an external computer network or printer via the input / output interface circuit 16105 in some cases.

【0159】CPU16106は、主として本画像形成
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。
The CPU 16106 mainly performs operation control of the image forming apparatus and operations related to generation, selection, and editing of a display image.

【0160】例えば、マルチプレクサ16103に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。その際には表示
する画像信号に応じてディスプレイパネルコントローラ
16102に対して制御信号を発生し、画面表示周波数
や走査方法(例えばインターレースかノンインターレー
スか)や一画面の走査線の数など画像形成装置の動作を
適宜制御する。また、前記画像生成回路16107に対
して画像データや文字・図形情報を直接出力したり、あ
るいは前記入出力インターフェース回路16105を介
して外部のコンピュータやメモリーをアクセスして画像
データや文字・図形情報を入力する。
For example, a control signal is output to the multiplexer 16103, and image signals to be displayed on the display panel are appropriately selected or combined. At that time, a control signal is generated to the display panel controller 16102 in accordance with the image signal to be displayed, and the image forming apparatus determines the screen display frequency, the scanning method (for example, interlaced or non-interlaced), and the number of scanning lines on one screen. Is appropriately controlled. In addition, image data and character / graphic information are directly output to the image generation circuit 16107, or an external computer or memory is accessed via the input / output interface circuit 16105 to output image data or character / graphic information. input.

【0161】尚、CPU16106は、これ以外の目的
の作業にも関わるものであってよい。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わってもよい。あるい
は前述したように、入出力インターフェース回路161
05を介して外部のコンピュータネットワークと接続
し、例えば数値計算等の作業を外部機器と協同して行っ
てもよい。
It should be noted that the CPU 16106 may be involved in work for other purposes. For example, it may directly relate to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the input / output interface circuit 161
The computer may be connected to an external computer network via the external computer 05 to perform operations such as numerical calculations in cooperation with external devices.

【0162】入力部16114は、前記CPU1610
6に使用者が命令やプログラム、あるいはデータなどを
入力するためのものであり、例えばキーボードやマウス
の他、ジョイスティック、バーコードリーダー、音声認
識装置等の多様な入力機器を用いることが可能である。
The input unit 16114 is connected to the CPU 1610
6 is for the user to input commands, programs, data, and the like. For example, in addition to a keyboard and a mouse, various input devices such as a joystick, a barcode reader, and a voice recognition device can be used. .

【0163】デコーダ16104は、前記16107な
いし16113より入力される種々の画像信号を3原色
信号、又は輝度信号とI信号、Q信号に逆変換するため
の回路である。尚、図中に点線で示すように、デコーダ
16104は内部に画像メモリーを備えるのが望まし
い。これは、例えばMUSE方式を初めとして、逆変換
するに際して画像メモリーを必要とするようなテレビ信
号を扱うためである。
The decoder 16104 is a circuit for inversely converting various image signals input from the above 16107 to 16113 into three primary color signals, or a luminance signal, an I signal, and a Q signal. As shown by a dotted line in the figure, it is desirable that the decoder 16104 includes an image memory therein. This is for handling a television signal that requires an image memory when performing inverse conversion, such as the MUSE method.

【0164】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路1610
7及びCPU16106と協同して、画像の間引き、補
間、拡大、縮小、合成を初めとする画像処理や編集が容
易になるという利点が得られる。
The provision of the image memory facilitates the display of a still image. Alternatively, the image generation circuit 1610
7 and the CPU 16106, an advantage is obtained in that image processing and editing including image thinning, interpolation, enlargement, reduction, and synthesis are facilitated.

【0165】マルチプレクサ16103は、前記CPU
16106より入力される制御信号に基づき、表示画像
を適宜選択するものである。即ち、マルチプレクサ16
103はデコーダ16104から入力される逆変換され
た画像信号の内から所望の画像信号を選択して駆動回路
16101に出力する。その場合には、一画面表示時間
内で画像信号を切り換えて選択することにより、所謂多
画面テレビのように、一画面を複数の領域に分けて領域
によって異なる画像を表示することも可能である。
The multiplexer 16103 is connected to the CPU
A display image is appropriately selected based on a control signal input from 16106. That is, the multiplexer 16
103 selects a desired image signal from the inversely converted image signals input from the decoder 16104 and outputs the selected image signal to the drive circuit 16101. In that case, by switching and selecting an image signal within one screen display time, it is also possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen television. .

【0166】ディスプレイパネルコントローラ1610
2は、前記CPU16106より入力される制御信号に
基づき、駆動回路16101の動作を制御するための回
路である。
Display panel controller 1610
Reference numeral 2 denotes a circuit for controlling the operation of the driving circuit 16101 based on a control signal input from the CPU 16106.

【0167】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
(図示せず)の動作シーケンスを制御するための信号を
駆動回路16101に対して出力する。ディスプレイパ
ネルの駆動方法に関わるものとして、例えば画面表示周
波数や走査方法(例えばインターレースかノンインター
レースか)を制御するための信号を駆動回路16101
に対して出力する。また、場合によっては、表示画像の
輝度やコントラストや色調やシャープネスといった画質
の調整に関わる制御信号を駆動回路16101に対して
出力する場合もある。
As a signal related to the basic operation of the display panel, for example, a signal for controlling an operation sequence of a display panel driving power supply (not shown) is output to the driving circuit 16101. As a driving method of the display panel, for example, a signal for controlling a screen display frequency or a scanning method (for example, interlaced or non-interlaced) is supplied to the driving circuit 16101.
Output to In some cases, a control signal related to image quality adjustment such as luminance, contrast, color tone, and sharpness of a display image may be output to the driving circuit 16101.

【0168】駆動回路16101は、ディスプレイパネ
ル16100に印加する駆動信号を発生するための回路
であり、前記マルチプレクサ16103から入力される
画像信号と、前記ディスプレイパネルコントローラ16
102より入力される制御信号に基づいて動作するもの
である。
The drive circuit 16101 is a circuit for generating a drive signal to be applied to the display panel 16100.
The operation is based on a control signal input from 102.

【0169】以上、各部の機能を説明したが、図15に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル16100に表示することが可能である。即ち、テレ
ビジョン放送を初めとする各種の画像信号は、デコーダ
16104におて逆変換された後、マルチプレクサ16
103において適宜選択され、駆動回路16101に入
力される。一方、デイスプレイコントローラ16102
は、表示する画像信号に応じて駆動回路16101の動
作を制御するための制御信号を発生する。駆動回路16
101は、上記画像信号と制御信号に基づいてディスプ
レイパネル16100に駆動信号を印加する。これによ
り、ディスプレイパネル16100において画像が表示
される。これらの一連の動作は、CPU16106によ
り統括的に制御される。
The function of each unit has been described above. With the configuration illustrated in FIG. 15, in the present image forming apparatus, image information input from various image information sources can be displayed on the display panel 16100. . That is, various image signals such as television broadcasts are inversely converted by a decoder 16104, and then converted by a multiplexer 16104.
The signal is appropriately selected at 103 and input to the driving circuit 16101. On the other hand, the display controller 16102
Generates a control signal for controlling the operation of the driving circuit 16101 in accordance with an image signal to be displayed. Drive circuit 16
101 applies a drive signal to the display panel 16100 based on the image signal and the control signal. Thus, an image is displayed on display panel 16100. These series of operations are totally controlled by the CPU 16106.

【0170】本画像形成装置においては、前記デコーダ
16104に内蔵する画像メモリや、画像生成回路16
107及び情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大、縮小、
回転、移動、エッジ強調、間引き、補間、色変換、画像
の縦横比変換等を初めとする画像処理や、合成、消去、
接続、入れ換え、嵌め込み等を初めとする画像編集を行
うことも可能である。また、本実施例の説明では特に触
れなかったが、上記画像処理や画像編集と同様に、音声
情報に関しても処理や編集を行なうための専用回路を設
けてもよい。
In the present image forming apparatus, an image memory built in the decoder 16104, an image generation circuit 16
107 and information selected from the information, as well as image information to be displayed, for example, enlargement, reduction,
Image processing including rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, etc.
It is also possible to perform image editing including connection, replacement, fitting, and the like. Although not specifically mentioned in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【0171】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。
Therefore, the present image forming apparatus can be used as a television broadcast display device, a video conference terminal device, an image editing device for handling still images and moving images, a computer terminal device,
It can be equipped with the functions of a word processor and other office terminal equipment, game machines, and the like, and has a very wide range of applications for industrial or consumer use.

【0172】尚、図15は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。
FIG. 15 shows only an example of the configuration of an image forming apparatus using a display panel in which a surface conduction electron-emitting device is used as an electron beam source. It goes without saying that the present invention is not limited to this.

【0173】例えば図15の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本画像形成装置をテレビ電
話機として応用する場合には、テレビカメラ、音声マイ
ク、照明機、モデムを含む送受信回路等を構成要素に追
加するのが好適である。
For example, of the components shown in FIG. 15, circuits relating to functions that are unnecessary for the purpose of use may be omitted.
Conversely, additional components may be added depending on the purpose of use. For example, when the present image forming apparatus is applied as a videophone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.

【0174】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源としているので、表示パネ
ルの薄形化が容易であり、画像形成装置の奥行きを小さ
くすることができる。それに加えて、表面伝導型電子放
出素子を電子ビーム源とする表示パネルは大画面化が容
易で輝度が高く視野角特性にも優れるため、画像形成装
置は臨場感にあふれ、迫力に富んだ画像を視認性良く表
示することが可能である。
In the present image forming apparatus, since the surface conduction electron-emitting device is used as the electron source, the thickness of the display panel can be easily reduced, and the depth of the image forming apparatus can be reduced. In addition, a display panel using a surface conduction electron-emitting device as an electron beam source is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics, so that the image forming apparatus is full of a sense of reality and has a powerful image. Can be displayed with good visibility.

【0175】[0175]

【発明の効果】本発明は、以上説明した通りのものであ
り、次の効果を奏するものである。
The present invention is as described above, and has the following effects.

【0176】(1)蓄積電荷の放電によってフォーミン
グを行うので、放電時間に対応する極めて短時間でフォ
ーミングを行うことができる。特に大面積ディスプレー
化に伴うフォーミング時間の増大を軽減することができ
る。
(1) Since the forming is performed by discharging the accumulated charges, the forming can be performed in an extremely short time corresponding to the discharge time. In particular, it is possible to reduce the increase in the forming time associated with the large-area display.

【0177】(2)蓄積電荷の放電時には極めて大きな
電流が生じるが、極めて短時間で放電が終了するので、
配線の発熱を極めて小さく押えることができ、配線の発
熱による損傷を防止できる。
(2) An extremely large current is generated when the accumulated charge is discharged, but since the discharge is completed in a very short time,
Heat generation of the wiring can be suppressed to a very small level, and damage due to heat generation of the wiring can be prevented.

【0178】(3)1ラインに複数の表面伝導型電子放
出素子が並列に接続されている場合、通電にてラインの
一端に電位を供給してフォーミングを行う場合には、フ
ォーミング電流が流れると、配線抵抗成分により、電位
供給点から離れるに従って電位が低下する。しかしなが
ら、本発明によれば、電荷蓄積時にライン内を一定の電
位に保つことができる。そして、この後、各表面伝導型
電子放出素子を接地して放電によるフォーミングを施す
と、ライン内の最初の電位を大きなものとしておくこと
、配線抵抗による電位低下量の割合最初に形成され
た電位に対して小さくすることが可能である。従って、
ライン内での各表面伝導型電子放出素子の放電エネルギ
ーのばらつきが少なく、ライン内で均一なフォーミング
が可能である。
(3) When a plurality of surface conduction electron-emitting devices are connected in parallel to one line, and when a potential is supplied to one end of the line by energization to perform forming, a forming current flows. The potential decreases as the distance from the potential supply point increases due to the wiring resistance component. However, according to the present invention, the inside of the line can be kept at a constant potential during charge accumulation . After that, each surface conduction electron-emitting device is grounded and subjected to forming by electric discharge.
And the first potential in the line should be large
Thus, the ratio of the amount of potential decrease due to the wiring resistance can be reduced with respect to the initially formed potential. Therefore,
Dispersion of the discharge energy of each surface conduction electron-emitting device within the line is small, and uniform forming can be performed within the line.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の表面伝導型電子放出素子の一例である
平面型表面伝導型電子放出素子を示す概略的構成図であ
る。
FIG. 1 is a schematic configuration diagram showing a planar surface conduction electron-emitting device which is an example of the surface conduction electron-emitting device of the present invention.

【図2】本発明の表面伝導型電子放出素子の他の例であ
る垂直型表面伝導型電子放出素子を示す概略的構成図で
ある。
FIG. 2 is a schematic configuration diagram showing a vertical surface conduction electron-emitting device which is another example of the surface conduction electron-emitting device of the present invention.

【図3】本発明の表面伝導型電子放出素子の製造手順の
説明図である。
FIG. 3 is an explanatory diagram of a manufacturing procedure of the surface conduction electron-emitting device of the present invention.

【図4】本発明の蓄積電荷の放電によるフォーミング時
の電圧波形を示す図である。
FIG. 4 is a diagram showing a voltage waveform at the time of forming by discharging accumulated charges according to the present invention.

【図5】電子放出特性を測定評価するための測定評価系
の一例を示す概略的構成図である。
FIG. 5 is a schematic configuration diagram showing an example of a measurement evaluation system for measuring and evaluating electron emission characteristics.

【図6】1×10の−6乗Torr程度の真空度におけ
る典型的なI−V特性を示す図である。
FIG. 6 is a diagram showing typical IV characteristics at a degree of vacuum of about 1 × 10 −6 Torr.

【図7】単純マトリクス配置の本発明の電子源の概略的
構成図である。
FIG. 7 is a schematic configuration diagram of the electron source of the present invention in a simple matrix arrangement.

【図8】単純マトリクス配置の電子源を用いた本発明の
画像形成装置に用いる表示パネルの概略的構成図である
FIG. 8 is a schematic configuration diagram of a display panel used in the image forming apparatus of the present invention using an electron source having a simple matrix arrangement.

【図9】図8の表示パネルにおける蛍光膜を示す図であ
る。
FIG. 9 is a diagram showing a fluorescent film in the display panel of FIG.

【図10】図8の表示パネルを駆動する駆動回路の一例
を示す図である。
FIG. 10 is a diagram illustrating an example of a drive circuit that drives the display panel of FIG. 8;

【図11】梯型配置の本発明の電子源の概略的平面図で
ある。
FIG. 11 is a schematic plan view of the electron source of the present invention in a trapezoidal arrangement.

【図12】梯型配置の電子源を用いた本発明の画像形成
装置に用いる表示パネルの概略的構成図である。
FIG. 12 is a schematic configuration diagram of a display panel used in the image forming apparatus of the present invention using a trapezoidal arrangement of electron sources.

【図13】実施例1の説明図である。FIG. 13 is an explanatory diagram of the first embodiment.

【図14】実施例2の説明図である。FIG. 14 is an explanatory diagram of the second embodiment.

【図15】実施例3の画像形成装置を示すブロック図で
ある。
FIG. 15 is a block diagram illustrating an image forming apparatus according to a third embodiment.

【符号の説明】[Explanation of symbols]

1 基体 2 電子放出部 3 薄膜 4,5 素子電極 21 段差形成部材 50 素子電流Ifを測定するための電流計 51 電源 52 放出電流Ieを測定するための電流計 53 高圧電源 54 アノード電極 55 真空装置 56 排気ポンプ 102 X方向配線(下配線) 103 Y方向配線(上配線) 104 表面伝導型電子放出素子 105 結線 111 リアプレート 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェースプレート 118 外囲器 121 黒色導伝材 122 蛍光体 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 301 表示パネル 302 グリッド電極 303 開口 304 共通配線 401 電荷蓄積体 402 電源 403,404 切り換えスイッチ 501 切り換えスイッチ 502,503 容量成分 504 電子 505,506 電極 16100 ディスプレイパネル 16101 駆動回路 16102 ディスプレイコントローラ 16103 マルチプレクサ 16104 デコーダ 16105 入出力インターフェース回路 16106 CPU 16107 画像生成回路 16108 画像メモリーインターフェース回路 16109 画像メモリーインターフェース回路 16110 画像メモリーインターフェース回路 16111 画像入力インターフェース回路 16112 TV信号受信回路 16113 TV信号受信回路 16114 入力部 DESCRIPTION OF SYMBOLS 1 Substrate 2 Electron emission part 3 Thin film 4, 5 element electrode 21 Step forming member 50 Ammeter for measuring element current If 51 Power supply 52 Ammeter for measuring emission current Ie 53 High voltage power supply 54 Anode electrode 55 Vacuum device 56 Exhaust pump 102 X-directional wiring (lower wiring) 103 Y-directional wiring (upper wiring) 104 Surface conduction electron-emitting device 105 connection 111 rear plate 112 support frame 113 glass substrate 114 fluorescent film 115 metal back 116 face plate 118 envelope 121 Black conductive material 122 Phosphor 201 Display panel 202 Scanning circuit 203 Control circuit 204 Shift register 205 Line memory 206 Synchronous signal separation circuit 207 Modulation signal generator 301 Display panel 302 Grid electrode 303 Opening 304 Common wiring 401 Charge storage 402 power supply 403,404 changeover switch 501 changeover switch 502,503 capacitance component 504 electron 505,506 electrode 16100 display panel 16101 drive circuit 16102 display controller 16103 multiplexer 16104 decoder 16105 input / output interface circuit 16106 CPU 16107 image generation circuit 16108 image memory interface circuit 16109 Image memory interface circuit 16110 Image memory interface circuit 16111 Image input interface circuit 16112 TV signal receiving circuit 16113 TV signal receiving circuit 16114 Input section

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山野辺 正人 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 平4−28139(JP,A) 特開 平7−176265(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01J 9/02,1/30 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Masato Yamanobe 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (56) References JP-A-4-28139 (JP, A) JP-A-7 −176265 (JP, A) (58) Field surveyed (Int. Cl. 6 , DB name) H01J 9 / 02,1 / 30

Claims (24)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に一対の素子電極を形成すると共
に、素子電極間を連絡する導電性薄膜を形成する工程
と、 該素子電極とは別個の電極間に誘電体を挟んで構成され
る電荷蓄積体の放電によって該導電性薄膜に電子放出部
を形成するフォーミング工程とを有することを特徴とす
る表面伝導型電子放出素子の製造方法。
1. A step of forming a pair of device electrodes on a substrate and forming a conductive thin film communicating between the device electrodes, and a process in which a dielectric is interposed between electrodes separate from the device electrodes. A forming step of forming an electron-emitting portion in the conductive thin film by discharging the charge accumulator.
【請求項2】 誘電体基板の余剰部の表裏対向する位置
に電極を形成することで電荷蓄積体を構成する工程を有
することを特徴とする請求項1の表面伝導型電子放出素
子の製造方法。
2. A method for manufacturing a surface conduction electron-emitting device according to claim 1, further comprising the step of forming an electrode at a position facing the front and back of a surplus portion of the dielectric substrate to form a charge storage body. .
【請求項3】 基板の余剰部上に誘電体を挟んで相対向
する電極を形成することで電荷蓄積体を構成する工程を
有することを特徴とする請求項1の表面伝導型電子放出
素子の製造方法。
3. The surface conduction electron-emitting device according to claim 1, further comprising a step of forming electrodes facing each other with a dielectric therebetween on a surplus portion of the substrate to form a charge storage body. Production method.
【請求項4】 フォーミング工程において、表面伝導型
電子放出素子の一方の素子電極と電荷蓄積体の一方の電
極を共に接地し、両素子電極が導電性薄膜を介して同電
位となる状態で電荷蓄積体の充電を行った後、他方の素
子電極を電荷蓄積体の他方の電極に接続することを特徴
とする請求項1ないし3いずれかの表面伝導型電子放出
素子の製造方法。
4. In a forming step, one of the device electrodes of the surface conduction electron-emitting device and one of the electrodes of the charge accumulator are grounded, and both device electrodes are electrically connected via a conductive thin film.
4. The surface conduction type electron-emitting device according to claim 1, wherein after charging the charge accumulator in the first state , the other device electrode is connected to the other electrode of the charge accumulator. Production method.
【請求項5】 フォーミング工程において、表面伝導型
電子放出素子の一方の素子電極と電荷蓄積体の一方の電
極を相互に接続し、両素子電極が導電性薄膜を介して同
電位となる状態で電荷蓄積体の充電を行った後、他方の
素子電極を接地することを特徴とする請求項1ないし3
いずれかの表面伝導型電子放出素子の製造方法。
5. In a forming step, one device electrode of the surface conduction electron-emitting device and one electrode of the charge accumulator are connected to each other, and both device electrodes are connected to each other via a conductive thin film.
After charging the charge storage body at the potential , the other
4. The device according to claim 1, wherein the device electrode is grounded.
A method of manufacturing any of the surface conduction electron-emitting devices.
【請求項6】 フォーミング工程の後に、フォーミング
工程より高い真空度下で表面伝導型電子放出素子に電圧
を印加する安定化工程を有することを特徴とする請求項
1ないしいずれかの表面伝導型電子放出素子の製造方
法。
After wherein the forming step, claims 1 to 5 or of the surface conduction characterized by having a stabilizing step of applying a voltage to the surface conduction electron-emitting device under high vacuum than the forming process A method for manufacturing an electron-emitting device.
【請求項7】 フォーミング工程の後に、有機物質の存
在下で表面伝導型電子放出素子に電圧を印加する活性化
工程を有することを特徴とする請求項1ないしいずれ
かの表面伝導型電子放出素子の製造方法。
After 7. forming process, claims 1, characterized in that it has an activation step of applying a voltage to the surface conduction electron-emitting device in the presence of an organic substance 5 either surface conduction electron-emitting Device manufacturing method.
【請求項8】 活性化工程の後に、フォーミング工程及
び活性化工程より高い真空度下で表面伝導型電子放出素
子に電圧を印加する安定化工程を有することを特徴とす
る請求項の表面伝導型電子放出素子の製造方法。
8. The surface conduction method according to claim 7 , further comprising, after the activation step, a stabilization step of applying a voltage to the surface conduction electron-emitting device under a higher degree of vacuum than the forming step and the activation step. Manufacturing method of an electron-emitting device.
【請求項9】 素子電極同一平面上に形成して平面型
とすることを特徴とする請求項1ないし7いずれかの表
面伝導型電子放出素子の製造方法。
9. planar to form an element electrode on the same plane
The method for manufacturing a surface conduction electron-emitting device according to any one of claims 1 to 7, wherein
【請求項10】 一方の素子電極に隣接して設けた絶縁
層上に他方の素子電極を位置させ、該絶縁層の側面に
子電極間を連絡する導電性薄膜を形成して垂直型とする
ことを特徴とする請求項1ないし7いずれかの表面伝導
型電子放出素子の製造方法。
10. An insulation provided adjacent to one element electrode.
The other element electrode is position on the layer, containing the side surface of the insulating layer
The process according to claim 1 to 7 or of the surface conduction electron-emitting device, characterized in <br/> be vertical to form a conductive thin film to contact between hand electrodes.
【請求項11】 複数の表面伝導型電子放出素子を備え
た電子源の製造方法において、 基板上に複数対の素子電極を形成すると共に、各対の素
子電極間を連絡する導電性薄膜を形成する工程と、 該素子電極とは別個の電極間に誘電体を挟んで構成され
る電荷蓄積体の放電によって各導電性薄膜に電子放出部
を形成するフォーミング工程とを有することを特徴とす
る電子源の製造方法。
11. A method for manufacturing an electron source having a plurality of surface conduction electron-emitting devices, comprising: forming a plurality of pairs of device electrodes on a substrate; and forming a conductive thin film communicating between each pair of device electrodes. Forming an electron-emitting portion in each conductive thin film by discharging a charge accumulator formed by sandwiching a dielectric between electrodes separate from the device electrode. Source manufacturing method.
【請求項12】 誘電体基板の余剰部の表裏相対向する
位置に電極を形成することで電荷蓄積体を構成する工程
を有することを特徴とする請求項11の電子源の製造方
法。
12. The method of manufacturing an electron source according to claim 11, further comprising a step of forming a charge storage body by forming an electrode at a position opposite to the front and back of a surplus portion of the dielectric substrate.
【請求項13】 基板の余剰部上に誘電体を挟んで相対
向する電極を形成することで電荷蓄積体を構成する工程
を有することを特徴とする請求項11の電子源の製造方
法。
13. The method of manufacturing an electron source according to claim 11, further comprising a step of forming a charge storage body by forming electrodes facing each other with a dielectric on an excess portion of the substrate.
【請求項14】 フォーミング工程において、選択され
た複数の表面伝導型電子放出素子の一方の素子電極の総
てと電荷蓄積体の一方の電極を接地し、各表面伝導型電
子放出素子の両素子電極が導電性薄膜を介して同電位と
なる状態で電荷蓄積体の充電を行った後、他方の素子電
極を総て電荷蓄積体の他方の電極に接続することを特徴
とする請求項11ないし13いずれかの電子源の製造方
法。
14. In the forming step, all of one of the device electrodes of the selected plurality of surface conduction electron-emitting devices and one of the electrodes of the charge accumulator are grounded, and each of the surface conduction electron-emitting devices is grounded.
The potential of both device electrodes of the electron-emitting device is
14. The method for manufacturing an electron source according to claim 11, wherein after charging the charge accumulator in the following condition, all the other element electrodes are connected to the other electrode of the charge accumulator.
【請求項15】 フォーミング工程において、選択され
た複数の表面伝導型電子放出素子の一方の素子電極の総
てと電荷蓄積体の一方の電極を相互に接 続し、各表面伝
導型電子放出素子の両素子電極が導電性薄膜を介して同
電位となる状態で電荷蓄積体の充電を行った後、他方の
素子電極を総て接地することを特徴とする請求項11な
いし13いずれかの電子源の製造方法。
15. In the forming step, the selected
Of the device electrodes of a plurality of surface conduction electron-emitting devices
One electrode of the hand and the charge storage element and connected to each other, each surface Den
Both device electrodes of a conduction electron-emitting device are the same via a conductive thin film.
After charging the charge storage body at the potential, the other
12. The device according to claim 11, wherein all of the device electrodes are grounded.
13. A method for manufacturing an electron source according to any one of Items 13 to 13.
【請求項16】 フォーミング工程の後に、フォーミン
グ工程より高い真空度下で表面伝導型電子放出素子に電
圧を印加する安定化工程を有することを特徴とする請求
項11ないし15いずれかの電子源の製造方法。
After 16. forming process, of claims 11 to 15 or the electron source, characterized in that it has a stabilizing step of applying a voltage to the surface conduction electron-emitting device under high vacuum than the forming process Production method.
【請求項17】 フォーミング工程の後に、有機物質の
存在下で表面伝導型電子放出素子に電圧を印加する活性
化工程を有することを特徴とする請求項11ないし15
いずれかの電子源の製造方法。
After 17. forming step, to claims 11, characterized in that it has an activation step of applying a voltage to the surface conduction electron-emitting device in the presence of an organic substance 15
Manufacturing method of any of the electron sources.
【請求項18】 活性化工程の後に、フォーミング工程
及び活性化工程より高い真空度下で表面伝導型電子放出
素子に電圧を印加する安定化工程を有することを特徴と
する請求項17の電子源の製造方法。
18. The electron source according to claim 17 , further comprising, after the activation step, a stabilizing step of applying a voltage to the surface conduction electron-emitting device under a higher degree of vacuum than the forming step and the activation step. Manufacturing method.
【請求項19】 表面伝導型電子放出素子素子電極
同一平面上に形成し、各表面伝導型電子放出素子を
面型とすることを特徴とする請求項11ないし18いず
れかの電子源の製造方法
19. The device electrodes of each surface conduction electron-emitting devices
It was formed on the same plane, to claims 11, characterized in that each surface conduction electron-emitting devices and flat <br/> surface mold 18 Izu
Manufacturing method of these electron sources.
【請求項20】 表面伝導型電子放出素子の一方の素
子電極に隣接して設けた絶縁層上に他方の素子電極を位
置させ、該絶縁層の側面に素子電極間を連絡する導電性
薄膜を形成し、各表面伝導型電子放出素子を垂直型とす
ことを特徴とする請求項11ないし18いずれかの
子源の製造方法
20. One element of each surface conduction electron-emitting device
The other element electrode is positioned on an insulating layer provided adjacent to the element electrode, and a conductive thin film that connects between the element electrodes is formed on a side surface of the insulating layer. to the element and the vertical
Claims 11 to 18 method of any one electrostatic <br/> child source, characterized in that that.
【請求項21】 複数の表面伝導型電子放出素子配列し
た素子列を少なくとも1列以上形成し、各表面伝導型電
子放出素子を駆動するための配線をマトリクス配置する
ことを特徴とする請求項11ないし20いずれかの電子
の製造方法
21. At least one element row in which a plurality of surface conduction electron-emitting devices are arranged is formed, and wiring for driving each surface conduction electron-emitting element is arranged in a matrix. 21. The method for manufacturing an electron source according to claim 11, wherein:
【請求項22】 複数の表面伝導型電子放出素子配列し
た素子列を少なくとも1列以上形成し、各表面伝導型電
子放出素子を駆動するための配線をはしご状配置する
とを特徴とする請求項11ないし20いずれかの電子源
の製造方法
22. The plurality of surface conduction electron-emitting devices arrayed was element row formed of at least one row or more, and this <br/> the wiring for driving the surface conduction electron-emitting devices arranged ladder 21. The electron source according to claim 11, wherein:
Manufacturing method .
【請求項23】 請求項21の製造方法で製造した電子
源と、該電子源からの電子線の照射により画像を形成す
る画像形成部材とを組み合わせることを特徴とする画像
形成装置の製造方法。
23. A method for manufacturing an image forming apparatus, comprising: combining the electron source manufactured by the manufacturing method according to claim 21 with an image forming member that forms an image by irradiating an electron beam from the electron source.
【請求項24】 請求項22の製造方法で製造した電子
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを組み合わせること
を特徴とする画像形成装置の製造方法。
24. An electron source manufactured by the manufacturing method according to claim 22, modulation means for modulating an electron beam emitted from the electron source according to an information signal, and image formation by irradiation of the electron beam from the electron source. A method for manufacturing an image forming apparatus, comprising: combining an image forming member for forming an image.
JP22611494A 1994-08-29 1994-08-29 Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus Expired - Fee Related JP2946178B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22611494A JP2946178B2 (en) 1994-08-29 1994-08-29 Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22611494A JP2946178B2 (en) 1994-08-29 1994-08-29 Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus

Publications (2)

Publication Number Publication Date
JPH0869748A JPH0869748A (en) 1996-03-12
JP2946178B2 true JP2946178B2 (en) 1999-09-06

Family

ID=16840060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22611494A Expired - Fee Related JP2946178B2 (en) 1994-08-29 1994-08-29 Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus

Country Status (1)

Country Link
JP (1) JP2946178B2 (en)

Also Published As

Publication number Publication date
JPH0869748A (en) 1996-03-12

Similar Documents

Publication Publication Date Title
JP3072825B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3062987B2 (en) Manufacturing method of electron source and image forming apparatus
JP3305143B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2961500B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2946178B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2884477B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP2909702B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP2932240B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2961499B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3320245B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2976175B2 (en) Electron emitting element, electron source, manufacturing method thereof, and image forming apparatus using the electron source
JP2866312B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3087008B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2854532B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP2961494B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same
JP2872591B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2909706B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JPH08329829A (en) Surface conduction type electron emitting element, electron source using the same, image forming device, and their method of manufacture
JP2946181B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2946177B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same
JP2850104B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2946180B2 (en) Electron emission device, image forming apparatus using the same, and manufacturing and driving methods thereof
JPH0927273A (en) Electron emitting element, electron source, image forming device using the same, and their manufacture
JPH0831306A (en) Electron emitting element, electron source, image forming deice using the source, and their manufacture
JPH08162013A (en) Electron emission element, electron source, image forming device using it and manufacture

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990525

LAPS Cancellation because of no payment of annual fees