JP2946181B2 - Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof - Google Patents

Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof

Info

Publication number
JP2946181B2
JP2946181B2 JP31941794A JP31941794A JP2946181B2 JP 2946181 B2 JP2946181 B2 JP 2946181B2 JP 31941794 A JP31941794 A JP 31941794A JP 31941794 A JP31941794 A JP 31941794A JP 2946181 B2 JP2946181 B2 JP 2946181B2
Authority
JP
Japan
Prior art keywords
electron
emitting device
thin film
voltage
conductive thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31941794A
Other languages
Japanese (ja)
Other versions
JPH08162010A (en
Inventor
敬介 山本
健夫 塚本
康弘 浜元
正人 山野辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP31941794A priority Critical patent/JP2946181B2/en
Publication of JPH08162010A publication Critical patent/JPH08162010A/en
Application granted granted Critical
Publication of JP2946181B2 publication Critical patent/JP2946181B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、表面伝導型電子放出素
子、これを用いた電子源、表示装置や露光装置等の画像
形成装置、更には該表面伝導型電子放出素子、電子源及
び画像形成装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface conduction type electron-emitting device, an electron source using the same, an image forming apparatus such as a display device and an exposure device, and a surface conduction type electron-emitting device, an electron source and an image. The present invention relates to a method for manufacturing a forming apparatus.

【0002】[0002]

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。
2. Description of the Related Art A surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted by passing a current through a conductive thin film formed on an insulating substrate in parallel with the film surface.

【0003】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に直
流電圧あるいは非常にゆっくりとした昇電圧、例えば1
V/1分程度の昇電圧を印加通電することで通常行わ
れ、導電性薄膜を局所的に破壊、変形もしくは変質させ
て構造を変化させ、電気的に高抵抗な状態の電子放出部
を形成する処理である。電子放出は、上記電子放出部が
形成された導電性薄膜に電圧を印加して電流を流すこと
により、電子放出部に発生した亀裂付近から行われる。
As a typical configuration example of a surface conduction electron-emitting device, a conductive thin film such as a metal oxide which connects a pair of device electrodes provided on an insulating substrate is referred to as forming in advance. One in which an electron-emitting portion is formed by an energization process is exemplified. Forming involves applying a DC voltage or a very slowly increasing voltage, for example, 1 volts, across the conductive thin film.
This is usually performed by applying a voltage increase of about V / 1 minute and applying a current, and locally destroying, deforming or altering the conductive thin film to change the structure, thereby forming an electron emission portion in an electrically high-resistance state. This is the processing to be performed. The electron emission is performed from the vicinity of a crack generated in the electron emission portion by applying a voltage to the conductive thin film on which the electron emission portion is formed and causing a current to flow.

【0004】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。
The above surface conduction electron-emitting devices have the advantage that a large number of arrays can be formed over a large area because they have a simple structure and are easy to manufacture. Therefore, various applications for utilizing this feature are being studied. For example, it can be used for an image forming apparatus such as a display device.

【0005】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通電極とも呼ぶ)にて夫々結線した
行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げ
られる(特開平1−31332号公報、同1−2837
49号公報、同−257552号公報)。また、特に
表示装置においては、液晶を用いた表示装置と同様の平
板型表示装置とすることが可能で、しかもバックライト
が不要な自発光型の表示装置として、表面伝導型電子放
出素子を多数配置した電子源と、この電子源からの電子
線の照射により可視光を発光する蛍光体とを組み合わせ
た表示装置が提案されている(アメリカ特許第5066
883号明細書)。
Conventionally, as an example of arranging a large number of surface conduction electron-emitting devices, a surface conduction electron-emitting device is arranged in parallel, and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. (Also referred to as a common electrode). An electron source in which rows each connected by a common electrode (also referred to as a common electrode) are arranged in a large number of rows (also referred to as a trapezoidal arrangement) (Japanese Unexamined Patent Application Publication No. 1-33232 and 1-2837).
49 No., the 2 -257552 JP). In particular, in the case of a display device, a flat panel display device similar to a display device using liquid crystal can be used, and a large number of surface conduction electron-emitting devices are used as self-luminous display devices that do not require a backlight. There has been proposed a display device in which an arranged electron source is combined with a phosphor that emits visible light when irradiated with an electron beam from the electron source (US Pat. No. 5,066,606).
883).

【0006】[0006]

【発明が解決しようとする課題】しかしながら、表面伝
導型電子放出素子の製造については、フォーミング前の
導電性薄膜の抵抗にばらつきがあると、フォーミング時
の電流が抵抗によって変化してしまい、同一条件でフォ
ーミングを施しにくくなって、得られる表面伝導型電子
放出素子の抵抗値や電子放出特性がばらつきやすい問題
がある。
However, in the manufacture of the surface conduction electron-emitting device, if the resistance of the conductive thin film before forming varies, the current at the time of forming changes due to the resistance. Therefore, there is a problem that the forming is difficult to be performed, and the resistance value and the electron emission characteristics of the obtained surface conduction electron-emitting device tend to vary.

【0007】特に表面伝導型電子放出素子で大面積ディ
スプレーを作製する場合、大面積に亙って導電性薄膜を
形成することが必要となり、導電性薄膜の不均一性も高
くなって、抵抗値の精度も±50%程度まで低下してし
まう場合もある。この抵抗値のずれによって各表面伝導
型電子放出素子の電圧−電流特性がばらついた場合、表
面伝導型電子放出素子毎に放出電子量(表示装置の場合
には発光輝度)が変わってしまうことになり、表示装置
においては輝度むらを生じる。
In particular, when a large-area display is manufactured using a surface-conduction type electron-emitting device, it is necessary to form a conductive thin film over a large area, and the non-uniformity of the conductive thin film is increased. May also be reduced to about ± 50%. If the voltage-current characteristics of each surface conduction electron-emitting device vary due to the deviation of the resistance value, the amount of emitted electrons (emission luminance in the case of a display device) changes for each surface conduction electron-emitting device. This causes brightness unevenness in the display device.

【0008】上記発光輝度のばらつきを解消する方法と
して、各表面伝導型電子放出素子の特性をメモリに記憶
させておき、各表面伝導型電子放出素子駆動時に補正を
かけることが考えられる。しかし、この場合、各表面伝
導型電子放出素子毎にメモリが必要となり、駆動回路が
複雑になる。
As a method of eliminating the above-mentioned variation in light emission luminance, it is conceivable to store the characteristics of each surface conduction electron-emitting device in a memory and to perform correction when each surface conduction electron-emitting device is driven. However, in this case, a memory is required for each surface conduction electron-emitting device, and the driving circuit becomes complicated.

【0009】本発明は、かかる従来の問題点に鑑み、電
気特性が均一な表面伝導型電子放出素子を容易に得られ
るようにすると共に、輝度調整等の容易な画像形成装置
を得ることを目的とする。
The present invention has been made in view of the above-mentioned conventional problems, and has as its object to easily obtain a surface conduction electron-emitting device having uniform electric characteristics and to obtain an image forming apparatus which can easily adjust the luminance. And

【0010】[0010]

【課題を解決するための手段及び作用】請求項1〜8の
発明は、基板上に設けられた一対の素子電極間を連絡す
る導電性薄膜に電子放出部を有する電子放出素子の製造
方法に関する発明で、基板上に素子電極を形成すると共
に、素子電極間を連絡する導電性薄膜を形成する工程
と、導電性薄膜の抵抗値を測定する工程と、導電性薄膜
の抵抗値の測定結果に基づいて導電性薄膜を酸化又は還
元することで当該導電性薄膜の抵抗値を調整する工
、導電性薄膜に電子放出部を形成するフォーミング工
程とを有する点に特徴を有する。
The invention according to claims 1 to 8 relates to a method of manufacturing an electron-emitting device having an electron-emitting portion in a conductive thin film communicating between a pair of device electrodes provided on a substrate. Forming a device electrode on a substrate and forming a conductive thin film connecting between the device electrodes , measuring a resistance value of the conductive thin film,
Having a conductive thin film on the basis of the measurement results of the resistance values as engineering you adjust the resistance value of the conductive thin film by oxidation or reduction, a conductive thin film and the forming process of forming an electron emitting portion It is characterized by points.

【0011】請求項9〜12の発明は、上記製造方法で
得られる電子放出素子に関する発明である。
[0011] The invention of claim 9-12 is an invention relates is that electronic-emitting device obtained by the above production method.

【0012】請求項13の発明の発明は、一対の素子電
極間を連絡する導電性薄膜に電子放出部を有する電子放
出素子を、基板上に複数備える電子源の製造方法に関す
る発明で、電子放出素子を請求項1ないし8いずれかの
方法で製造する点に特徴を有するものである。
[0012] invention of the invention of claim 13, the electron emission device having an electron emitting portion on a conductive thin film to contact between a pair of device electrodes, in invention relates to a method of manufacturing an electron source having a plurality on a substrate, the electron emission An element according to any one of claims 1 to 8,
It is characterized in that it is manufactured by a method .

【0013】請求項1419の発明は、上記製造方法
で得られる電子源に関する発明である。
The inventions of claims 14 to 19 relate to an electron source obtained by the above-mentioned manufacturing method.

【0014】更に、請求項2023の発明は、上記電
子源を用いた画像形成装置及びその製造方法に関する発
明である。
Further, the inventions of claims 20 to 23 relate to an image forming apparatus using the above-mentioned electron source and a method of manufacturing the same.

【0015】上記のように、本発明は、新規な表面伝導
型電子放出素子、この表面伝導型電子放出素子を複数個
備えた新規な電子源、これを用いた新規な画像形成装置
及びこれらの製造方法に係るもので、各発明の構成及び
作用を以下に更に説明する。
As described above, the present invention provides a novel surface conduction electron-emitting device, a novel electron source having a plurality of the surface conduction electron-emitting devices, a novel image forming apparatus using the same, and a novel image forming apparatus using the same. According to the manufacturing method, the configuration and operation of each invention will be further described below.

【0016】本発明の表面伝導型電子放出素子には平面
型と垂直型がある。まず、平面型表面伝導型電子放出素
子の基本的な構成について説明する。
The surface conduction electron-emitting device of the present invention includes a planar type and a vertical type. First, a basic configuration of the flat surface conduction electron-emitting device will be described.

【0017】図1(a)、(b)は、平面型表面伝導型
電子放出素子の基本的な構成を示す図である。
FIGS. 1A and 1B are views showing the basic structure of a flat surface conduction electron-emitting device.

【0018】図1において1は基板、2は電子放出部、
3は導電性薄膜、4と5は素子電極である。
In FIG. 1, 1 is a substrate, 2 is an electron-emitting portion,
3 is a conductive thin film, and 4 and 5 are device electrodes.

【0019】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。
As the substrate 1, for example, quartz glass, Na
And glass having reduced impurity content such as glass, blue plate glass, a laminate obtained by laminating SiO 2 on a blue plate glass by a sputtering method or the like, and ceramics such as alumina.

【0020】対向する素子電極4,5の材料としては、
一般的導体材料が用いられ、例えばNi、Cr、Au、
Mo、W、Pt、Ti、Al、Cu、Pd等の金属ある
いは合金及びPd、Ag、Au、RuO2 、Pd−Ag
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、In23 −SnO2 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。
Materials for the opposing device electrodes 4 and 5 include:
Common conductor materials are used, such as Ni, Cr, Au,
Metals or alloys such as Mo, W, Pt, Ti, Al, Cu, Pd, and Pd, Ag, Au, RuO 2 , Pd-Ag
Printed conductors composed of metals or metal oxides and glass and the like, transparent conductors such as In 2 O 3 —SnO 2 , and semiconductor conductor materials such as polysilicon are appropriately selected.

【0021】素子電極間隔L、素子電極長さW、導電性
薄膜3の形状等は、応用される形態等によって設計され
る。
The element electrode interval L, the element electrode length W, the shape of the conductive thin film 3 and the like are designed depending on the form to be applied.

【0022】素子電極間隔Lは、数百オングストローム
から数百マイクロメートルであることが好ましく、より
好ましくは、素子電極4,5間に印加する電圧と電子放
出し得る電界強度等により、数マイクロメートルから数
十マイクロメートルである。
The distance L between the device electrodes is preferably several hundred angstroms to several hundred micrometers, and more preferably several micrometers due to the voltage applied between the device electrodes 4 and 5 and the electric field intensity capable of emitting electrons. From several tens of micrometers.

【0023】素子電極長さWは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数マイクロメートルか
ら数百マイクロメートルであり、また素子電極厚dは、
数百オングストロームから数マイクロメートルである。
The length W of the device electrode is preferably from several micrometers to several hundred micrometers in consideration of the resistance value and the electron emission characteristics of the electrode.
A few hundred angstroms to a few micrometers.

【0024】尚、図1に示される表面伝導型電子放出素
子は、基板1上に、素子電極4,5、導電性薄膜3の順
に積層されたものとなっているが、基板1上に、導電性
薄膜3、素子電極4,5の順に積層したものとしてもよ
い。
The surface conduction electron-emitting device shown in FIG. 1 is formed by laminating element electrodes 4 and 5 and a conductive thin film 3 on a substrate 1 in this order. The conductive thin film 3 and the device electrodes 4 and 5 may be stacked in this order.

【0025】導電性薄膜3は、良好な電子放出特性を得
るためには、微粒子で構成された微粒子膜であることが
特に好ましく、その膜厚は、素子電極4,5へのステッ
プカバレージ、素子電極4,5間の抵抗値及び後述する
フォーミング条件等によって適宜選択される。この導電
性薄膜3の膜厚は、好ましくは数オングストロームから
数千オングストロームで、特に好ましくは10オングス
トロームから500オングストロームであり、その抵抗
値は、10の3乗から10の7乗オーム/□のシート抵
抗値である。
The conductive thin film 3 is particularly preferably a fine particle film composed of fine particles in order to obtain good electron emission characteristics, and its film thickness is determined by the step coverage on the device electrodes 4 and 5 and the device thickness. It is appropriately selected according to the resistance value between the electrodes 4 and 5 and the forming conditions described later. The thickness of the conductive thin film 3 is preferably from several angstroms to several thousand angstroms, particularly preferably from 10 angstroms to 500 angstroms, and its resistance value is a sheet of 10 3 to 10 7 ohm / □. It is a resistance value.

【0026】本発明における導電性薄膜3を構成する材
料としては、例えばPd、Ru、Ag、Au、Ti、I
n、Cu、Cr、Fe、Zn、Sn、Ta、W、Pb等
の金属、PdO、SnO2 、In23 等であり、酸化
・還元によって酸化物・金属に相転移する材料である。
The material constituting the conductive thin film 3 in the present invention is, for example, Pd, Ru, Ag, Au, Ti, I
Metals such as n, Cu, Cr, Fe, Zn, Sn, Ta, W, and Pb, and PdO, SnO 2 , and In 2 O 3 are materials that undergo phase transition to oxides and metals by oxidation and reduction.

【0027】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜をさす。微
粒子膜である場合、微粒子の粒径は、数オングストロー
ムから数千オングストロームであることが好ましく、特
に好ましくは10オングストロームから200オングス
トロームである。
The fine particle film is a film in which a plurality of fine particles are aggregated, and has a fine structure not only in a state in which the fine particles are individually dispersed and arranged, but also in a state in which the fine particles are adjacent to each other or overlap each other (island shape). ). In the case of a fine particle film, the particle size of the fine particles is preferably from several angstroms to several thousand angstroms, and particularly preferably from 10 angstroms to 200 angstroms.

【0028】電子放出部2には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部2及び亀裂自体は、導電性薄膜3の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部2の位置及び形状
は図1に示されるような位置及び形状に特定されるもの
ではない。
The electron emitting portion 2 includes a crack, and the electron emission is performed from the vicinity of the crack. The electron-emitting portion 2 including the crack and the crack itself are formed depending on the thickness, the film quality, the material of the conductive thin film 3 and the manufacturing method such as forming conditions described later. Therefore, the position and shape of the electron-emitting portion 2 are not limited to the position and shape as shown in FIG.

【0029】亀裂は、数オングストロームから数百オン
グストロームの粒径の導電性微粒子を有することもあ
る。この導電性微粒子は、導電性薄膜3を構成する材料
の元素の一部、あるいは総てと同様のものである。ま
た、亀裂を含む電子放出部2及びその近傍の導電性薄膜
3は炭素及び炭素化合物を有することもある。
[0029] The cracks may have conductive particles with a particle size of several Angstroms to several hundred Angstroms. The conductive fine particles are similar to some or all of the elements of the material constituting the conductive thin film 3. Further, the electron emitting portion 2 including the crack and the conductive thin film 3 in the vicinity thereof may include carbon and a carbon compound.

【0030】次に、垂直型表面伝導型電子放出素子の基
本的な構成について説明する。
Next, the basic structure of the vertical surface conduction electron-emitting device will be described.

【0031】図2は、垂直型表面伝導型電子放出素子の
基本的な構成を示す図で、図中21は段差形成部材で、
その他図1と同じ符号は同じ部材を示すものである。
FIG. 2 is a view showing a basic structure of a vertical surface conduction electron-emitting device. In FIG. 2, reference numeral 21 denotes a step forming member.
Other reference numerals the same as those in FIG. 1 indicate the same members.

【0032】基板1、電子放出部2、導電性薄膜3及び
素子電極4,5は、前述した平面型表面伝導型電子放出
素子と同様の材料で構成されたものである。
The substrate 1, the electron-emitting portion 2, the conductive thin film 3, and the device electrodes 4 and 5 are made of the same material as the above-mentioned flat surface-conduction type electron-emitting device.

【0033】段差形成部材21は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたSiO2 等の絶縁性
材料で構成されたものである。この段差形成部材21の
膜厚は、先に述べた平面型表面伝導型電子放出素子の素
子電極間隔L(図1参照)に対応するもので、段差形成
部材21の作成法や素子電極4,5間に印加する電圧と
電子放出し得る電界強度により設定されるが、好ましく
は数百オングストロームから数十マイクロメートルであ
り、特に好ましくは数百オングストロームから数マイク
ロメートルである。
The step forming member 21 is formed, for example, by a vacuum evaporation method,
It is made of an insulating material such as SiO 2 provided by a printing method, a sputtering method or the like. The thickness of the step forming member 21 corresponds to the element electrode interval L (see FIG. 1) of the flat surface conduction electron-emitting device described above. It is set by the voltage applied between the electrodes 5 and the electric field intensity capable of emitting electrons, but is preferably several hundred angstroms to several tens of micrometers, and particularly preferably several hundred angstroms to several micrometers.

【0034】導電性薄膜3は、通常、素子電極4,5の
作成後に形成されるので、素子電極4,5の上に積層さ
れるが、導電性薄膜3の形成後に素子電極4,5を作成
し、導電性薄膜3の上に素子電極4,5が積層されるよ
うにすることも可能である。また、平面型表面伝導型電
子放出素子の説明においても述べたように、電子放出部
2の形成は、導電性薄膜3の膜厚、膜質、材料及び後述
するフォーミング条件等の製法に依存するので、その位
置及び形状は図2に示されるような位置及び形状に特定
されるものではない。
Since the conductive thin film 3 is usually formed after the formation of the device electrodes 4 and 5, the conductive thin film 3 is laminated on the device electrodes 4 and 5. It is also possible to form such that the device electrodes 4 and 5 are laminated on the conductive thin film 3. Further, as described in the description of the planar surface conduction electron-emitting device, the formation of the electron-emitting portion 2 depends on the manufacturing method such as the film thickness, film quality, material, and forming conditions of the conductive thin film 3 described later. , The position and shape are not limited to the position and shape as shown in FIG.

【0035】尚、以下の説明は、上述の平面型表面伝導
型電子放出素子と垂直型表面伝導型電子放出素子の内、
平面型を例にして説明するが、平面型表面伝導型電子放
出素子に代えて垂直型表面伝導型電子放出素子としても
よい。
The following description is based on the above-mentioned planar surface conduction electron-emitting device and vertical surface conduction electron-emitting device.
Although the plane type is described as an example, a vertical type surface conduction type electron-emitting device may be used instead of the plane type surface conduction type electron-emitting device.

【0036】本発明の表面伝導型電子放出素子の製法と
しては様々な方法が考えられるが、その一例を図3ない
し図7に基づいて説明する。尚、図3及び図4において
図1と同じ符号は同じ部材を示すものである。
Various methods are conceivable for producing the surface conduction electron-emitting device of the present invention. One example will be described with reference to FIGS. 3 and 4, the same reference numerals as those in FIG. 1 indicate the same members.

【0037】1)基板1を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術により基板1の面上に素子電極4,5を形成する(図
3(a))。
1) After sufficiently cleaning the substrate 1 with a detergent, pure water and an organic solvent, depositing an element electrode material by a vacuum deposition method, a sputtering method, or the like, and then depositing the element on the surface of the substrate 1 by photolithography. Electrodes 4 and 5 are formed (FIG. 3A).

【0038】2)素子電極4,5を設けた基板1上に有
機金属溶液を塗布して放置することにより、素子電極4
と素子電極5間を連絡して有機金属薄膜を形成する。
尚、有機金属溶液とは、前述の導電性薄膜3の構成材料
の金属を主元素とする有機化合物の溶液である。この
後、有機金属薄膜を加熱焼成処理し、リフトオフ、エッ
チング等によりパターニングされた導電性薄膜3を形成
する(図3(b))。
2) An organic metal solution is applied onto the substrate 1 on which the device electrodes 4 and 5 are provided, and the solution is allowed to stand.
And an element electrode 5 are connected to form an organic metal thin film.
The organic metal solution is a solution of an organic compound containing a metal as a constituent element of the conductive thin film 3 as a main element. Thereafter, the organic metal thin film is heated and baked to form a conductive thin film 3 patterned by lift-off, etching, or the like (FIG. 3B).

【0039】本発明においては、上記加熱焼成時に加熱
温度を所定の温度に制御することにより、導電性薄膜3
の構成材料が、酸化物と金属の2相混合状態か、あるい
は非化学量論組成を有する酸化物を有する状態にするこ
とが好ましい。これは再酸化又は再還元によって抵抗値
の調整を広範囲で行えるためである。
In the present invention, the conductive thin film 3 is controlled by controlling the heating temperature to a predetermined temperature during the heating and firing.
Is preferably a two-phase mixed state of an oxide and a metal or a state having an oxide having a non-stoichiometric composition. This is because the resistance value can be adjusted over a wide range by re-oxidation or re-reduction.

【0040】尚、ここでは、有機金属溶液の塗布法によ
り説明したが、これに限ることなく、例えば真空蒸着
法、スパッタ法、化学的気相堆積法、分散塗布法、ディ
ッピング法、スピンナー法等によって有機金属膜を形成
することもできる。
Although the description has been made with reference to the method of applying the organometallic solution here, the present invention is not limited to this. For example, vacuum deposition, sputtering, chemical vapor deposition, dispersion coating, dipping, spinner, etc. Can form an organometallic film.

【0041】3)次に、本発明で最も特徴的な補正工程
を施す。この補正工程及びそれ以後の電気的処理は、図
4に示されるような補正評価系内で行うことができる。
3) Next, the most characteristic correction step in the present invention is performed. This correction step and the subsequent electrical processing can be performed in a correction evaluation system as shown in FIG.

【0042】まず、図4の補正評価系について説明す
る。図示されるように、真空排気管43とガス導入管4
4を有する真空装置42内に、素子電極4,5と導電性
薄膜3を形成した基板1が設置されており、素子電極
4,5にはパルス印加装置41と電流計40が接続され
ている。パルス印加装置41及び電流計40はコンピュ
ーターに接続され、任意の出力波形並びに計測値を入力
できるようになっている。また、図示していないが、表
面伝導型電子放出素子の端子部には、マトリクススキャ
ナーが接続され、複数の表面伝導型電子放出素子を順次
計測できるようになっている。
First, the correction evaluation system shown in FIG. 4 will be described. As shown, the evacuation pipe 43 and the gas introduction pipe 4
The substrate 1 on which the device electrodes 4 and 5 and the conductive thin film 3 are formed is installed in a vacuum device 42 having a device 4, and a pulse applying device 41 and an ammeter 40 are connected to the device electrodes 4 and 5. . The pulse applying device 41 and the ammeter 40 are connected to a computer so that an arbitrary output waveform and a measured value can be input. Although not shown, a matrix scanner is connected to a terminal portion of the surface conduction electron-emitting device so that a plurality of surface conduction electron-emitting devices can be sequentially measured.

【0043】真空装置42内は、真空排気管43を介し
て排気されるものである。また、真空装置1内は、真空
排気後にガス導入管44から各種ガスを導入できるよう
になっている。
The inside of the vacuum device 42 is evacuated through a vacuum exhaust pipe 43. Further, the inside of the vacuum device 1 can introduce various gases from the gas introduction pipe 44 after evacuation.

【0044】まず、パルス印加装置41から図5に示さ
れるようなパルス波形を発生させる。即ち、まず0.1
V程度の抵抗測定パルスを発生させ、電流計40によっ
てこの表面伝導型電子放出素子の初期抵抗を測定する。
抵抗測定パルスの電圧は、表面伝導型電子放出素子に発
熱を生じないような低い電圧である。
First, a pulse waveform as shown in FIG. 5 is generated from the pulse applying device 41. That is, first, 0.1
A resistance measurement pulse of about V is generated, and the initial resistance of the surface conduction electron-emitting device is measured by the ammeter 40.
The voltage of the resistance measurement pulse is a low voltage that does not generate heat in the surface conduction electron-emitting device.

【0045】次いで、所望の抵抗値となるような抵抗補
正パルスを加え、その後再び抵抗測定パルスを加えて抵
抗値を測定し、所望の抵抗値になっているかを確認す
る。
Next, a resistance correction pulse having a desired resistance value is applied, and then a resistance measurement pulse is applied again to measure the resistance value and confirm whether the resistance value is the desired resistance value.

【0046】次に、図6を用いて抵抗補正用パルスにつ
いて説明する。
Next, the resistance correction pulse will be described with reference to FIG.

【0047】図6は、各種雰囲気中における抵抗補正パ
ルスの波高電圧と初期抵抗の変化量の関係を例示するも
のである。これらの抵抗測定は、抵抗補正パルスを加え
た後に抵抗測定パルスを加えて行ったものである。この
ようにして抵抗変化が得られることは、表面伝導型電子
放出素子における導電性薄膜3の抵抗がパルス波高値に
よって変化することを示している。これらは酸化物と金
属間の相変化である。
FIG. 6 illustrates the relationship between the peak voltage of the resistance correction pulse and the amount of change in the initial resistance in various atmospheres. These resistance measurements are performed by adding a resistance measurement pulse after adding a resistance correction pulse. Obtaining the resistance change in this manner indicates that the resistance of the conductive thin film 3 in the surface conduction electron-emitting device changes depending on the pulse peak value. These are the phase changes between oxide and metal.

【0048】パルス波高値を高くすると、後述するフォ
ーミングが行われ、導電性薄膜3の一部が破壊、変形も
しくは変質され、表面伝導型電子放出素子の抵抗値は1
桁以上の変化を示す。そこで、パルス波高値は、このフ
ォーミングが行われるフォーミング電圧未満に設定され
る。
When the pulse crest value is increased, the below-described forming is performed, a part of the conductive thin film 3 is broken, deformed or deteriorated, and the resistance value of the surface conduction type electron-emitting device becomes 1
Indicates more than an order of magnitude change. Therefore, the pulse peak value is set to be lower than the forming voltage at which the forming is performed.

【0049】パルス幅は、大きい方が好ましい。これ
は、パルス幅が長いほど通電による発熱が均一になり、
相変化する領域が均一になるためである。このため、パ
ルス幅は10マイクロ秒以上であることが好ましい。
It is preferable that the pulse width is large. This is because the longer the pulse width, the more uniform the heat generated by energization,
This is because the phase change region becomes uniform. For this reason, the pulse width is preferably 10 microseconds or more.

【0050】フォーミング電圧未満のパルスの印加にお
ける抵抗の変化は次のように解釈される。例えば、酸素
雰囲気中では、抵抗補正パルスを加えることにより、導
電性薄膜3の一部が発熱し、周囲の酸素の存在により、
その一部が酸化されて抵抗値が増加すると考えられる。
また、水素雰囲気中では、発熱によりその一部が還元さ
れて抵抗が減少すると考えられる。つまり、抵抗補正パ
ルスの波高値を制御することによって、発熱量を制御
し、所望の抵抗値に表面伝導型電子放出素子の抵抗を調
整することができる。
The change in resistance upon application of a pulse less than the forming voltage is interpreted as follows. For example, in an oxygen atmosphere, a part of the conductive thin film 3 generates heat by applying a resistance correction pulse, and the presence of oxygen around the conductive thin film 3 causes
It is considered that a part thereof is oxidized to increase the resistance value.
In a hydrogen atmosphere, it is considered that part of the heat is reduced by heat generation and the resistance is reduced. That is, by controlling the peak value of the resistance correction pulse, the amount of heat generated can be controlled, and the resistance of the surface conduction electron-emitting device can be adjusted to a desired resistance value.

【0051】変化させることが可能な抵抗の割合は、導
電性薄膜3の材料、形成方法、抵抗補正を行うガス雰囲
気にもよるが、ほぼ2桁程度の広範囲で行えることが観
測されている。つまり、製造される表面伝導型電子放出
素子間の抵抗値のばらつきを抑えることができ、特に複
数個の表面伝導型電子放出素子を有する電子源について
は、その各表面伝導型電子放出素子の抵抗値を揃えるこ
とができる。また、表面伝導型電子放出素子の導電性薄
膜3部分にのみレーザーを照射し、照射時間により加熱
時間を制御し、所望の抵抗値に調整することもできる。
The ratio of the resistance that can be changed depends on the material of the conductive thin film 3, the forming method, and the gas atmosphere in which the resistance correction is performed, but it has been observed that the ratio can be changed over a wide range of about two digits. That is, it is possible to suppress the variation in the resistance value between the manufactured surface conduction electron-emitting devices. Particularly, for an electron source having a plurality of surface conduction electron-emitting devices, the resistance of each surface conduction electron-emitting device can be reduced. Values can be aligned. Further, it is also possible to irradiate the laser only to the conductive thin film 3 portion of the surface conduction electron-emitting device, control the heating time by the irradiation time, and adjust the resistance value to a desired value.

【0052】4)続いて、フォーミングと呼ばれる通電
処理を施す。素子電極4,5間に不図示の電源より通電
すると、導電性薄膜3の部位に構造の変化した電子放出
部2が形成される(図3(c))。この通電処理により
導電性薄膜3を局所的に破壊、変形もしくは変質せし
め、構造の変化した部位が電子放出部2である。
4) Subsequently, an energization process called forming is performed. When power is supplied from a power source (not shown) between the device electrodes 4 and 5, an electron-emitting portion 2 having a changed structure is formed at the portion of the conductive thin film 3 (FIG. 3C). The conductive thin film 3 is locally destroyed, deformed or deteriorated by this energization process, and the portion where the structure is changed is the electron emitting portion 2.

【0053】フォーミングの電圧波形の例を図7に示
す。
FIG. 7 shows an example of the voltage waveform of the forming.

【0054】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図7(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図7(b))とがあ
る。
The voltage waveform is particularly preferably a pulse waveform.
There are a case where a voltage pulse having a constant pulse peak value is applied continuously (FIG. 7A) and a case where a voltage pulse is applied while increasing the pulse peak value (FIG. 7B).

【0055】まず、パルス波高値を定電圧とした場合に
ついて図7(a)で説明する。
First, the case where the pulse peak value is a constant voltage will be described with reference to FIG.

【0056】図7(a)におけるT1及びT2は電圧波
形のパルス幅とパルス間隔であり、例えば、T1を1マ
イクロ秒〜10ミリ秒、T2を10マイクロ秒〜100
ミリ秒とし、波高値(フォーミング時のピーク電圧)を
前述した表面伝導型電子放出素子の形態に応じて適宜選
択して、適当な真空度、例えば10の−5乗torr程
度の真空雰囲気下で、数秒から数十分印加する。尚、印
加する電圧波形は、図示される三角波に限定されるもの
ではなく、矩形波等の所望の波形を用いることができ
る。
T1 and T2 in FIG. 7A are the pulse width and pulse interval of the voltage waveform, for example, T1 is 1 to 10 milliseconds, and T2 is 10 to 100 microseconds.
In milliseconds, the peak value (peak voltage at the time of forming) is appropriately selected according to the form of the above-described surface conduction electron-emitting device, and is set in an appropriate vacuum degree, for example, in a vacuum atmosphere of about 10 −5 torr. , For several seconds to several tens of minutes. Note that the voltage waveform to be applied is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave can be used.

【0057】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図7(b)で説明する。
Next, a case where a voltage pulse is applied while increasing the pulse peak value will be described with reference to FIG.

【0058】図7(b)におけるT1及びT2は図7
(a)と同様であり、波高値(フォーミング時のピーク
電圧)を、例えば0.1Vステップ程度ずつ増加させ、
図7(a)の説明と同様の適当な真空雰囲気下で印加す
る。
T1 and T2 in FIG.
As in (a), the peak value (peak voltage at the time of forming) is increased by, for example, about 0.1 V steps,
The voltage is applied under an appropriate vacuum atmosphere similar to that described with reference to FIG.

【0059】尚、パルス間隔T2中に、導電性薄膜3を
局所的に破壊、変形もしくは変質させない程度の電圧、
例えば0.1V程度の電圧で素子電流を測定して抵抗値
を求め、例えば1Mオーム以上の抵抗を示したときにフ
ォーミングを終了することが好ましい。
During the pulse interval T2, a voltage that does not locally destroy, deform or alter the conductive thin film 3;
For example, it is preferable to measure the element current at a voltage of about 0.1 V to obtain a resistance value, and to terminate the forming when the resistance value indicates, for example, 1 M ohm or more.

【0060】上記フォーミング終了時の抵抗を示すよう
になったときの電圧をフォーミング電圧とすると、フォ
ーミング電圧の初期抵抗値依存性は強く、初期抵抗が高
い程フォーミング電圧が高い。また、フォーミング電圧
と表面伝導型電子放出素子の電子放出特性の相関性は高
く、フォーミング電圧が低い程電子放出特性がよくな
る。従って、表面伝導型電子放出素子における導電性薄
膜3の抵抗を揃えることが均一な電子放出特性の表面伝
導型電子放出素子を得る上で必要なこととなる。
Assuming that the voltage at which the resistance at the end of the forming is reached is the forming voltage, the forming voltage is strongly dependent on the initial resistance value. The higher the initial resistance, the higher the forming voltage. Also, the correlation between the forming voltage and the electron emission characteristics of the surface conduction electron-emitting device is high, and the lower the forming voltage, the better the electron emission characteristics. Therefore, it is necessary to equalize the resistance of the conductive thin film 3 in the surface conduction electron-emitting device in order to obtain a surface conduction electron-emitting device having uniform electron emission characteristics.

【0061】5)本発明の表面伝導型電子放出素子の場
合、更に活性化工程を施すことが好ましい。
5) In the case of the surface conduction electron-emitting device of the present invention, it is preferable to further perform an activation step.

【0062】活性化工程とは、例えば10の−4乗〜1
0の−5乗torr程度の真空度で、パルス波高値を定
電圧としたパルスの印加を繰り返す処理のことをいい、
真空雰囲気中に存在する有機物質から炭素及び炭素化合
物を電子放出部2に堆積させることで、素子電流、放出
電流の状態を著しく向上させることができる工程であ
る。この活性化工程は、例えば素子電流や放出電流を測
定しながら行って、例えば放出電流が飽和した時点で終
了するようにすれば効果的であるので好ましい。また、
活性化工程でのパルス波高値は、好ましくは駆動電圧の
波高値である。
The activation step is, for example, 10 −4 to 1
A process of repeating the application of a pulse with a pulse peak value of a constant voltage at a degree of vacuum of about 0 to the fifth power torr,
By depositing carbon and a carbon compound from the organic substance existing in the vacuum atmosphere on the electron-emitting portion 2, the state of the device current and the emission current can be significantly improved. This activation step is preferably performed while measuring, for example, the device current and the emission current, and is completed when, for example, the emission current is saturated, since it is effective and is preferable. Also,
The pulse peak value in the activation step is preferably the peak value of the drive voltage.

【0063】尚、上記炭素及び炭素化合物とは、グラフ
ァイト(単結晶及び多結晶の双方を指す)、非晶質カー
ボン(非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す)である。また、その堆積膜厚は、好ま
しくは500オングストローム以下、より好ましくは3
00オングストローム以下である。
The carbon and the carbon compound are graphite (indicating both single crystal and polycrystal) and amorphous carbon (indicating amorphous carbon and a mixture of the same and polycrystalline graphite). Further, the deposited film thickness is preferably 500 Å or less, more preferably 3 Å.
00 angstrom or less.

【0064】6)このようにして作成した表面伝導型電
子放出素子を、フォーミング工程、活性化工程での真空
度より高い真空度の真空雰囲気下で動作駆動する安定化
工程を施すことが好ましい。より好ましくは、この高い
真空度の真空雰囲気下で、80〜150℃の加熱の後、
動作駆動する。
6) It is preferable to perform a stabilization step of operating the surface conduction electron-emitting device thus prepared in a vacuum atmosphere having a higher degree of vacuum than the forming step and the activation step. More preferably, after heating at 80 to 150 ° C. in a vacuum atmosphere with a high degree of vacuum,
Drive operation.

【0065】尚、フォーミング工程、活性化工程の真空
度より高い真空度の真空雰囲気とは、例えば約10の−
6乗torr以上の真空度を有する真空雰囲気であり、
より好ましくは超高真空系であり、炭素及び炭素化合物
が新たにほぼ堆積しない真空度である。
The vacuum atmosphere having a degree of vacuum higher than the degree of vacuum in the forming step and the activation step is, for example, about 10 −
A vacuum atmosphere having a degree of vacuum of 6 torr or more;
More preferably, it is an ultrahigh vacuum system, and has a degree of vacuum at which carbon and carbon compounds are not substantially newly deposited.

【0066】即ち、表面伝導型電子放出素子を上記真空
雰囲気中に封入してしまうことにより、これ以上の炭素
及び炭素化合物の堆積を抑制することが可能となり、こ
れによって素子電流If、放出電流Ieが安定する。
That is, by encapsulating the surface conduction electron-emitting device in the above-mentioned vacuum atmosphere, it is possible to suppress further deposition of carbon and carbon compounds, and thereby, the device current If and the emission current Ie Becomes stable.

【0067】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。
The basic characteristics of the surface conduction electron-emitting device thus obtained will be described below.

【0068】図8は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。
FIG. 8 is a schematic diagram showing an example of a measurement evaluation system for measuring the electron emission characteristics of the surface conduction electron-emitting device. First, this measurement evaluation system will be described.

【0069】図8において、図1と同じ符号は同じ部材
を示す。また、51は素子に素子電圧Vfを印加するた
めの電源、50は素子電極4,5間の導電性薄膜3を流
れる素子電流Ifを測定するための電流計、54は電子
放出部2より放出される放出電流Ieを捕捉するための
アノード電極、53はアノード電極54に電圧を印加す
るための高圧電源、52は電子放出部2より放出される
放出電流Ieを測定するための電流計、55は真空装
置、56は排気ポンプである。
In FIG. 8, the same reference numerals as those in FIG. 1 denote the same members. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the device; 50, an ammeter for measuring a device current If flowing through the conductive thin film 3 between the device electrodes 4 and 5; An anode electrode for capturing the emission current Ie to be emitted; 53, a high-voltage power supply for applying a voltage to the anode electrode 54; 52, an ammeter for measuring the emission current Ie emitted from the electron emission section 2; Is a vacuum device, and 56 is an exhaust pump.

【0070】表面伝導型電子放出素子及びアノード電極
54等は真空装置55内に設置され、この真空装置55
には不図示の真空計等の必要な機器が具備されていて、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。
The surface conduction type electron-emitting device and the anode electrode 54 are installed in a vacuum device 55.
Is equipped with necessary equipment such as a vacuum gauge (not shown),
Measurement and evaluation of the surface conduction electron-emitting device can be performed under a desired vacuum.

【0071】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び表面伝導型電子放出素子の
基板1は、ヒーターにより200℃程度まで加熱できる
ようになっている。尚、この測定評価系は、後述するよ
うな表示パネルの組み立て段階において、表示パネル及
びその内部を真空装置55及びその内部として構成する
ことで、前述のフォーミング工程、活性化工程及び後述
するそれ以後の工程における側定評価及び処理に応用す
ることができるものである。
The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultrahigh vacuum system such as an ion pump.
The entire vacuum device 55 and the substrate 1 of the surface conduction electron-emitting device can be heated to about 200 ° C. by a heater. In addition, this measurement evaluation system is configured such that the display panel and the inside thereof are configured as the vacuum device 55 and the inside thereof at the stage of assembling the display panel as described later, so that the above-described forming step, activation step, and later described later. Can be applied to the side evaluation and processing in the step.

【0072】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノード電極54の電圧を
1kV〜10kVとし、アノード電極54と表面伝導型
電子放出素子の距離Hを2〜8mmとして行った測定に
基づくものである。
The basic characteristics of the surface conduction electron-emitting device described below are as follows: the voltage of the anode electrode 54 in the above-mentioned measurement and evaluation system is 1 kV to 10 kV, and the distance H between the anode electrode 54 and the surface conduction electron-emitting device is 2 to 8 mm. This is based on the measurement performed as follows.

【0073】まず、放出電流Ie及び素子電流Ifと、
素子電圧Vfとの関係の典型的な例を図9に示す。尚、
図9において、放出電流Ieは素子電流Ifに比べて著
しく小さいので、任意単位で示されている。
First, the emission current Ie and the device current If,
FIG. 9 shows a typical example of the relationship with the element voltage Vf. still,
In FIG. 9, since the emission current Ie is significantly smaller than the element current If, it is shown in arbitrary units.

【0074】図9から明らかなように、表面伝導型電子
放出素子は、放出電流Ieに対する次の3つの特徴的特
性を有する。
As is apparent from FIG. 9, the surface conduction electron-emitting device has the following three characteristic characteristics with respect to the emission current Ie.

【0075】まず第1に、表面伝導型電子放出素子はあ
る電圧(しきい値電圧と呼ぶ:図9中のVth)を超え
る素子電圧Vfを印加すると急激に放出電流Ieが増加
し、一方しきい値電圧Vth以下では放出電流Ieが殆
ど検出されない。即ち、放出電流Ieに対する明確なし
きい値電圧Vthを持った非線形素子である。
First, when a device voltage Vf exceeding a certain voltage (referred to as a threshold voltage: Vth in FIG. 9) is applied to the surface conduction electron-emitting device, the emission current Ie rapidly increases, whereas Below the threshold voltage Vth, the emission current Ie is hardly detected. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0076】第2に、放出電流Ieが素子電圧Vfに対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ieは素子電圧Vfで制御できる。
Second, since the emission current Ie has a characteristic (referred to as MI characteristic) that monotonically increases with respect to the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.

【0077】第3に、アノード電極54(図8参照)に
補足される放出電荷は、素子電圧Vfを印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vfを印加する時間により制御できる。
Third, the emission charge captured by the anode electrode 54 (see FIG. 8) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0078】放出電流Ieが素子電圧Vfに対してMI
特性を有すると同時に、素子電流Ifも素子電圧Vfに
対してMI特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図9の実線で示す特性で
ある。一方、図9に破線で示すように、素子電流Ifは
素子電圧Vfに対して電圧制御型負性抵抗特性(VCN
R特性と呼ぶ)を示す場合もある。いずれの特性を示す
かは、表面伝導型電子放出素子の製法及び測定時の測定
条件等に依存する。但し、素子電流Ifが素子電圧Vf
に対してVCNR特性を有する表面伝導型電子放出素子
でも、上記3つの特性上の特徴を有する。
When the emission current Ie is smaller than the device voltage Vf by MI
At the same time as having the characteristics, the device current If may also have the MI characteristics with respect to the device voltage Vf. An example of such a characteristic of the surface conduction electron-emitting device is a characteristic indicated by a solid line in FIG. On the other hand, as shown by the broken line in FIG. 9, the device current If is different from the device voltage Vf by the voltage control type negative resistance characteristic (VCN).
R characteristic). Which characteristic is exhibited depends on the manufacturing method of the surface conduction electron-emitting device, measurement conditions at the time of measurement, and the like. However, the element current If is equal to the element voltage Vf.
In contrast, a surface conduction electron-emitting device having VCNR characteristics also has the above three characteristics.

【0079】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。
Next, the arrangement of the surface conduction electron-emitting devices in the electron source of the present invention will be described.

【0080】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、m本のX方向配線の上にn本のY方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に夫々X方向配線、Y方向配線
を接続した配置方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。
The arrangement of the surface conduction electron-emitting devices in the electron source of the present invention is not limited to the ladder arrangement as described in the section of the prior art, or to the arrangement of n Y-directions on m X-direction wirings. There is an arrangement method in which directional wiring is provided via an interlayer insulating layer, and an X-directional wiring and a Y-directional wiring are connected to a pair of device electrodes of the surface conduction electron-emitting device, respectively. This is hereinafter referred to as a simple matrix arrangement. First, the simple matrix arrangement will be described in detail.

【0081】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された表面伝導型電
子放出素子における放出電子は、しきい値電圧を超える
電圧では、対向する素子電極間に印加するパルス状電圧
の波高値とパルス幅で制御できる。一方、しきい値電圧
以下では殆ど電子は放出されない。従って、多数の表面
伝導型電子放出素子を配置した場合においても、個々の
素子に上記パルス状電圧を適宜印加すれば、入力信号に
応じて表面伝導型電子放出素子を選択し、その電子放出
量が制御でき、単純なマトリクス配線だけで個別の表面
伝導型電子放出素子を選択して独立に駆動可能となる。
According to the basic characteristics of the above-described surface conduction electron-emitting device, the emitted electrons in the surface conduction electron-emitting device arranged in a simple matrix are arranged between the opposing device electrodes at a voltage exceeding the threshold voltage. It can be controlled by the peak value and pulse width of the pulsed voltage to be applied. On the other hand, below the threshold voltage, almost no electrons are emitted. Therefore, even when a large number of surface conduction electron-emitting devices are arranged, if the pulse-like voltage is appropriately applied to each of the devices, the surface conduction electron-emitting device is selected according to the input signal, and the electron emission amount is determined. , And individual surface conduction electron-emitting devices can be selected and driven independently with only a simple matrix wiring.

【0082】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図10に基づいて
更に説明する。
The simple matrix arrangement is based on such a principle, and the structure of the electron source having the simple matrix arrangement, which is an example of the electron source of the present invention, will be further described with reference to FIG.

【0083】図10において基板1は既に説明したよう
なガラス板等であり、この基板1上に配列された本発明
の表面伝導型電子放出素子104の個数及び形状は用途
に応じて適宜設定されるものである。
In FIG. 10, the substrate 1 is a glass plate or the like as described above, and the number and shape of the surface conduction electron-emitting devices 104 of the present invention arranged on the substrate 1 are appropriately set according to the application. Things.

【0084】m本のX方向配線102は、夫々外部端子
Dx1,Dx2,……,Dxmを有するもので、基板1
上に、真空蒸着法、印刷法、スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子104にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。
The m X-directional wirings 102 have external terminals Dx1, Dx2,..., Dxm, respectively.
A conductive metal or the like formed thereon by a vacuum deposition method, a printing method, a sputtering method, or the like. In addition, the material and the material are so set that the voltage is supplied to the many surface conduction electron-emitting devices 104 almost uniformly.
The film thickness and the wiring width are set.

【0085】n本のY方向配線103は、夫々外部端子
Dy1,Dy2,……,Dynを有するもので、X方向
配線102と同様に作成される。
The n Y-directional wirings 103 have external terminals Dy1, Dy2,..., Dyn, respectively, and are formed in the same manner as the X-directional wiring 102.

【0086】これらm本のX方向配線102とn本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
The m X-directional wires 102 and the n Y wires 102
An interlayer insulating layer (not shown) is provided between the direction wirings 103, and is electrically separated to form a matrix wiring. Note that both m and n are positive integers.

【0087】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。
The interlayer insulating layer (not shown) is, for example, SiO 2 formed by a vacuum deposition method, a printing method, a sputtering method, or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-direction wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103.

【0088】更に、表面伝導型電子放出素子104の対
向する素子電極(不図示)が、m本のX方向配線102
と、n本のY方向配線103と、真空蒸着法、印刷法、
スパッタ法等で形成された導電性金属等からなる結線1
05によって電気的に接続されているものである。
Further, the device electrodes (not shown) opposed to the surface conduction electron-emitting device 104 are provided with m X-direction wirings 102.
, N Y-directional wirings 103, a vacuum deposition method, a printing method,
Connection 1 made of conductive metal or the like formed by sputtering or the like
05 are electrically connected.

【0089】ここで、m本のX方向配線102と、n本
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、表面伝導型電子放出素子104
は、基板1あるいは不図示の層間絶縁層上どちらに形成
してもよい。
Here, the m X-directional wires 102, the n Y-directional wires 103, the connection 105, and the opposing element electrodes may have the same or a part of the constituent elements. Further, they may be different from each other, and are appropriately selected from the above-described materials of the device electrodes and the like. The wires to these device electrodes may be collectively referred to as device electrodes when the material is the same as the device electrodes. Further, the surface conduction electron-emitting device 104
May be formed on the substrate 1 or on an interlayer insulating layer (not shown).

【0090】また、詳しくは後述するが、前記X方向配
線102には、X方向に配列された表面伝導型電子放出
素子104の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。
As will be described in detail later, a scanning signal is applied to the X-direction wiring 102 in order to scan a row of the surface conduction electron-emitting devices 104 arranged in the X-direction in accordance with an input signal. A scanning signal applying unit (not shown) is electrically connected.

【0091】一方、Y方向配線103には、Y方向に配
列された表面伝導型電子放出素子104の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号発生手段が電気的に接続されている。更
に、各表面伝導型電子放出素子104に印加される駆動
電圧は、当該表面伝導型電子放出素子104に印加され
る走査信号と変調信号の差電圧として供給されるもので
ある。
On the other hand, a modulation signal (not shown) for applying a modulation signal is applied to the Y-direction wiring 103 in order to modulate each of the rows of the surface conduction electron-emitting devices 104 arranged in the Y direction according to an input signal. The signal generating means is electrically connected. Further, the driving voltage applied to each surface conduction electron-emitting device 104 is supplied as a difference voltage between a scanning signal and a modulation signal applied to the surface conduction electron-emitting device 104.

【0092】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図11〜図13を用いて説明する。尚、図11は表
示パネル201の基本構成図であり、図12は蛍光膜1
14を示す図であり、図13は図11の表示パネル20
1で、NTSC方式のテレビ信号に応じてテレビジョン
表示を行うための駆動回路の一例を示すブロック図であ
る。
Next, an example of the image forming apparatus of the present invention using the electron source of the present invention having the simple matrix arrangement as described above will be described with reference to FIGS. FIG. 11 is a basic configuration diagram of the display panel 201, and FIG.
FIG. 13 shows the display panel 20 of FIG.
1 is a block diagram illustrating an example of a drive circuit for performing television display according to an NTSC television signal.

【0093】図11において、1は上述のようにして本
発明の表面伝導型電子放出素子を配置した電子源の基
板、111は基板1を固定したリアプレート、116は
ガラス基板113の内面に蛍光膜114とメタルバック
115等が形成されたフェースプレート、112は支持
枠であり、リアプレート111、支持枠112及びフェ
ースプレート116にフリットガラス等を塗布し、大気
中あるいは窒素中で、400〜500℃で10分以上焼
成することで封着して外囲器118を構成している。
In FIG. 11, reference numeral 1 denotes a substrate of an electron source on which the surface conduction electron-emitting device of the present invention is arranged as described above; 111, a rear plate on which the substrate 1 is fixed; A face plate on which the film 114 and the metal back 115 and the like are formed. Reference numeral 112 denotes a support frame. Frit glass or the like is applied to the rear plate 111, the support frame 112, and the face plate 116, and the support plate is 400 to 500 The envelope 118 is formed by baking at a temperature of 10 ° C. for 10 minutes or more to seal.

【0094】図11において、2は図1における電子放
出部に相当する。102、103は、表面伝導型電子放
出素子104の一対の素子電極4,5と接続されたX方
向配線及びY方向配線で、夫々外部端子Dx1ないしD
xm,Dy1ないしDynを有している。
In FIG. 11, reference numeral 2 corresponds to the electron-emitting portion in FIG. Reference numerals 102 and 103 denote an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes 4 and 5 of the surface conduction electron-emitting device 104, respectively.
xm, Dy1 to Dyn.

【0095】外囲器118は、上述の如く、フェースー
プレート116、支持枠112、リアプレート111で
構成されている。しかし、リアプレート111は主に基
板1の強度を補強する目的で設けられるものであり、基
板1自体で十分な強度を持つ場合は別体のリアプレート
111は不要で、基板1に直接支持枠112を封着し、
フェースプレート116、支持枠112、基板1にて外
囲器118を構成してもよい。また、フェースプレート
116、リアプレート111の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器118とすることもでき
る。
The envelope 118 includes the face-plate 116, the support frame 112, and the rear plate 111, as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1. If the substrate 1 itself has sufficient strength, the separate rear plate 111 is unnecessary, and the support frame is directly attached to the substrate 1. Seal 112,
The envelope 118 may be constituted by the face plate 116, the support frame 112, and the substrate 1. Further, by further providing a support (not shown) called a spacer between the face plate 116 and the rear plate 111, the envelope 118 having sufficient strength against atmospheric pressure can be obtained.

【0096】蛍光膜114は、モノクロームの場合は蛍
光体122のみからなるが、カラーの蛍光膜114の場
合は、蛍光体122の配列により、ブラックストライプ
(図12(a))あるいはブラックマトリクス(図12
(b))等と呼ばれる黒色導伝材121と蛍光体122
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体122間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜114におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材121の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。
The fluorescent film 114 is composed of only the phosphor 122 in the case of monochrome, but in the case of the color fluorescent film 114, depending on the arrangement of the phosphor 122, a black stripe (FIG. 12A) or a black matrix (FIG. 12
(B)) a black conductive material 121 and a phosphor 122 called
It is composed of The purpose of providing the black stripes and the black matrix is to make the color separation between the phosphors 122 of the three primary colors necessary for color display black so that color mixing and the like become inconspicuous, and to reflect external light on the fluorescent film 114. Is to suppress a decrease in contrast due to As a material of the black conductive material 121, not only a material mainly containing graphite, which is often used, but also a material having conductivity and low light transmission and reflection may be used. it can.

【0097】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。
As a method of applying the phosphor 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.

【0098】また、図11に示されるように、蛍光膜1
14の内面側には通常メタルバック115が設けられ
る。メタルバック115の目的は、蛍光体122(図1
2参照)の発光のうち内面側への光をフェースプレート
116側へ鏡面反射することにより輝度を向上するこ
と、電子ビーム加速電圧を印加するための電極として作
用すること、外囲器118内で発生した負イオンの衝突
によるダメージからの蛍光体122の保護等である。メ
タルバック115は、蛍光膜114の作製後、蛍光膜1
14の内面側表面の平滑化処理(通常フィルミングと呼
ばれる)を行い、その後Alを真空蒸着等で堆積するこ
とで作製できる。
Further, as shown in FIG.
Usually, a metal back 115 is provided on the inner side of 14. The purpose of the metal back 115 is to use the phosphor 122 (FIG. 1).
2), the light emitted toward the inner surface side of the emitted light is mirror-reflected toward the face plate 116 to improve the brightness, acts as an electrode for applying an electron beam acceleration voltage, and This is to protect the phosphor 122 from damage caused by the collision of the generated negative ions. The metal back 115 is formed after the fluorescent film 114 is formed.
14 can be manufactured by performing a smoothing treatment (usually called filming) on the inner surface of the substrate 14 and then depositing Al by vacuum evaporation or the like.

【0099】フェースプレート116には、更に蛍光膜
114の導伝性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
The face plate 116 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114.

【0100】前述の封着を行う際、カラーの場合は各色
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行なう
必要がある。
When performing the above-mentioned sealing, in the case of color, since the phosphors 122 of each color must correspond to the surface-conduction electron-emitting devices 104, it is necessary to perform sufficient alignment.

【0101】外囲器118内は、不図示の排気管を通
じ、10の−7乗torr程度の真空度にされ、封止さ
れる。また、外囲器118の封止を行う直前あるいは封
止後に、ゲッター処理を行うこともある。これは、外囲
器118内の所定の位置に配置したゲッター(不図示)
を加熱し、蒸着膜を形成する処理である。ゲッターは通
常Ba等が主成分であり、該蒸着膜の吸着作用により、
例えば1×10の−5乗ないしは1×10の−7乗to
rrの真空度を維持するためのものである。
The inside of the envelope 118 is evacuated to a degree of vacuum of about 10 −7 torr through an exhaust pipe (not shown) and sealed. Also, a getter process may be performed immediately before or after sealing the envelope 118. This is a getter (not shown) arranged at a predetermined position in the envelope 118.
Is a process of forming a vapor-deposited film by heating. The getter is usually composed mainly of Ba, etc.,
For example, 1 × 10 −5 or 1 × 10 −7 to
This is for maintaining the vacuum degree of rr.

【0102】尚、前述したフォーミング及びこれ以降の
表面伝導型電子放出素子の各製造工程は、通常、外囲器
118の封止直前又は封止後に行われるもので、その内
容は前述の通りである。
The above-described forming and subsequent manufacturing steps of the surface conduction electron-emitting device are usually performed immediately before or after sealing of the envelope 118, and the contents thereof are as described above. is there.

【0103】上述の表示パネル201は、例えば図13
に示されるような駆動回路で駆動することができる。
尚、図13において、201は表示パネル、202は走
査回路、203は制御回路、204はシフトレジスタ、
205はラインメモリ、206は同期信号分離回路、2
07は変調信号発生器、Vx及びVaは直流電圧源であ
る。
The above-described display panel 201 is, for example, shown in FIG.
Can be driven by a driving circuit as shown in FIG.
13, reference numeral 201 denotes a display panel, 202 denotes a scanning circuit, 203 denotes a control circuit, 204 denotes a shift register,
205 is a line memory, 206 is a synchronization signal separation circuit, 2
07 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0104】図13に示されるように、表示パネル20
1は、外部端子Dx1ないしDxm、外部端子Dy1な
いしDyn及び高圧端子Hvを介して外部の電気回路と
接続されている。この内、外部端子Dx1ないしDxm
には前記表示パネル201内に設けられている表面伝導
型電子放出素子、即ちm行n列の行列状にマトリクス配
置された表面伝導型電子放出素子群を1行(n素子ず
つ)順次駆動して行くための走査信号が印加される。
As shown in FIG. 13, the display panel 20
1 is connected to an external electric circuit via external terminals Dx1 to Dxm, external terminals Dy1 to Dyn, and a high voltage terminal Hv. Of these, the external terminals Dx1 to Dxm
The surface conduction electron-emitting devices provided in the display panel 201, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns are sequentially driven by one row (each n element). The scanning signal for going forward is applied.

【0105】一方、端子Dy1ないし外部端子Dynに
は、前記走査信号により選択された1行の各表面伝導型
電子放出素子の出力電子ビームを制御するための変調信
号が印加される。また、高圧端子Hvには、直流電圧源
Vaより、例えば10kVの直流電圧が供給される。こ
れは表面伝導型電子放出素子より出力される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
ための加速電圧である。
On the other hand, a modulation signal for controlling the output electron beam of each surface conduction electron-emitting device in one row selected by the scanning signal is applied to the terminal Dy1 to the external terminal Dyn. Further, a DC voltage of, for example, 10 kV is supplied to the high voltage terminal Hv from the DC voltage source Va. This is an accelerating voltage for applying sufficient energy to the electron beam output from the surface conduction electron-emitting device to excite the phosphor.

【0106】走査回路202は、内部にm個のスイッチ
ング素子(図13中S1ないしSmで模式的に示す)を
備えるもので、各スイッチング素子S1〜Smは、直流
電圧電源Vxの出力電圧もしくは0V(グランドレベ
ル)のいずれか一方を選択して、表示パネル201の外
部端子Dx1ないしDxmと電気的に接続するものであ
る。各スイッチング素子S1〜Smは、制御回路203
が出力する制御信号Tscanに基づいて動作するもの
で、実際には、例えばFETのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。
The scanning circuit 202 includes m switching elements (symbols S1 to Sm in FIG. 13). Each of the switching elements S1 to Sm is connected to the output voltage of the DC voltage power supply Vx or 0V. (Ground level) to be electrically connected to the external terminals Dx1 to Dxm of the display panel 201. Each of the switching elements S1 to Sm includes a control circuit 203
Operates on the basis of the control signal Tscan output by the device, and in fact, it can be easily configured by combining elements having a switching function such as an FET, for example.

【0107】本例における前記直流電圧源Vxは、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。
In the present embodiment, the DC voltage source Vx has a threshold drive voltage applied to the unscanned surface conduction electron-emitting device based on the characteristics (threshold voltage) of the surface conduction electron-emitting device. It is set to output a constant voltage that is equal to or lower than the value voltage.

【0108】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路206より送られる同期信号Tsyn
cに基づいて、各部に対してTscan、Tsft及び
Tmryの各制御信号を発生する。
The control circuit 203 has a function of matching the operation of each unit so that appropriate display is performed based on an externally input image signal. A synchronization signal Tsyn sent from a synchronization signal separation circuit 206 described below.
Based on c, each control signal of Tscan, Tsft, and Tmry is generated for each unit.

【0109】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Tsyncとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上D
ATA信号と図示する。このDATA信号はシフトレジ
スタ204に入力される。
The synchronizing signal separating circuit 206 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside. As is well known, a frequency separating (filter) With the circuit,
It can be easily configured. Sync signal separation circuit 206
The sync signal separated by is composed of a vertical sync signal and a horizontal sync signal, as is well known. here,
It is illustrated as Tsync for convenience of explanation. On the other hand, the luminance signal component of the image separated from the television signal is referred to as D for convenience.
This is illustrated as an ATA signal. This DATA signal is input to the shift register 204.

【0110】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsftに基づいて作
動する。この制御信号Tsftは、シフトレジスタ20
4のシフトクロックであると言い換えてもよい。また、
シリアル/パラレル変換された画像1ライン分(表面伝
導型電子放出素子のn素子分の駆動データに相当する)
のデータは、Id1ないしIdnのn個の並列信号とし
て前記シフトレジスタ204より出力される。
The shift register 204 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 203. Operate. This control signal Tsft is supplied to the shift register 20
4 may be rephrased as the shift clock. Also,
One line of serial / parallel converted image (equivalent to drive data for n elements of surface conduction electron-emitting device)
Are output from the shift register 204 as n parallel signals of Id1 to Idn.

【0111】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路203より送られる制御信号Tmryに従って
適宜Id1ないしIdnの内容を記憶する。記憶された
内容は、Id’1ないしId’nとして出力され、変調
信号発生器207に入力される。
The line memory 205 is a storage device for storing data of one line of an image for a required time.
The contents of Id1 to Idn are stored as appropriate according to the control signal Tmry sent from the control circuit 203. The stored contents are output as Id′1 to Id′n and input to the modulation signal generator 207.

【0112】変調信号発生器207は、前記画像データ
Id’1ないしId’nの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調するための信号源
で、その出力信号は、端子Doy1ないしDoynを通
じて表示パネル201内の表面伝導型電子放出素子に印
加される。
The modulation signal generator 207 is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of the image data Id'1 to Id'n. Are applied to the surface conduction electron-emitting devices in the display panel 201 through the terminals Doy1 to Doyn.

【0113】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては表
面伝導型電子放出素子への印加電圧の変化に応じて放出
電流も変化して行く。表面伝導型電子放出素子の材料、
構成、製造方法を変えることにより、しきい値電圧の値
や印加電圧に対する放出電流の変化度合いが変わる場合
もあるが、いずれにしても以下のことがいえる。
As described above, the surface conduction electron-emitting device has a clear threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. Also, for a voltage exceeding the threshold voltage, the emission current also changes according to the change in the voltage applied to the surface conduction electron-emitting device. Materials for surface conduction electron-emitting devices,
By changing the configuration and the manufacturing method, the value of the threshold voltage and the degree of change of the emission current with respect to the applied voltage may change, but in any case, the following can be said.

【0114】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第1には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第2には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。
That is, when a pulse-like voltage is applied to the surface conduction electron-emitting device, for example, when a voltage lower than the threshold voltage is applied, no electron emission occurs, but a voltage exceeding the threshold voltage is applied. In this case, electron emission occurs. At that time, first, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Second, by changing the width of the voltage pulse, it is possible to control the total amount of charges of the output electron beam.

【0115】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器207としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器207としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。
Therefore, as a method of modulating the surface conduction electron-emitting device according to an input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 generates a voltage pulse having a fixed length, and uses a voltage modulation circuit capable of appropriately modulating the pulse peak value according to input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a pulse width modulation method circuit capable of appropriately modulating the pulse width according to input data. Used.

【0116】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
The shift register 204 and the line memory 20
Reference numeral 5 may be a digital signal type or an analog signal type, as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.

【0117】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
In the case of using a digital signal system, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 206 into a digital signal. This can be achieved by providing an A / D converter at the output of the synchronization signal separation circuit 206.

【0118】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
In connection with this, the line memory 20
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in modulation signal generator 207 is slightly different.

【0119】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。
That is, in the case of a voltage modulation method using a digital signal, a well-known D / A conversion circuit may be used as the modulation signal generator 207, and an amplification circuit or the like may be added as necessary. In the case of a pulse width modulation method using a digital signal, the modulation signal generator 207 includes, for example, a high-speed oscillator, a counter (counter) for counting the number of waves output from the oscillator, and an output value of the counter and an output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier may be added for amplifying the voltage of the pulse-width-modulated signal output from the comparator to the drive voltage of the surface-conduction electron-emitting device.

【0120】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。
On the other hand, in the case of the voltage modulation method using an analog signal, for example, an amplification circuit using a well-known operational amplifier or the like may be used as the modulation signal generator 207, and a level shift circuit or the like may be added if necessary. You may. In the case of a pulse width modulation method using an analog signal, for example, a well-known voltage-controlled oscillation circuit (VCO) may be used, and a voltage is amplified to a drive voltage of a surface conduction electron-emitting device as necessary. May be added.

【0121】以上のような表示パネル201及び駆動回
路を有する本発明の画像形成装置は、端子Dx1〜Dx
m及びDy1〜Dynから電圧を印加することにより、
必要な表面伝導型電子放出素子から電子を放出させるこ
とができ、高圧端子Hvを通じて、メタルバック115
あるいは透明電極(不図示)に高電圧を印加して電子ビ
ームを加速し、加速した電子ビームを蛍光膜114に衝
突させることで生じる励起・発光によって、NTSC方
式のテレビ信号に応じてテレビジョン表示を行うことが
できるものである。
The image forming apparatus of the present invention having the display panel 201 and the driving circuit as described above has terminals Dx1 to Dx
By applying a voltage from m and Dy1 to Dyn,
Electrons can be emitted from the required surface conduction electron-emitting device, and the metal back 115 can be emitted through the high voltage terminal Hv.
Alternatively, a high voltage is applied to a transparent electrode (not shown) to accelerate the electron beam, and the excited electron beam collides with the phosphor film 114 to generate and emit light, thereby displaying a television signal according to an NTSC television signal. Is what you can do.

【0122】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てNTSC方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、PAL、SECAM方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるTV信号、例えばMUSE方式を初めとす
る高品位TV方式でもよい。
The configuration described above is a schematic configuration necessary for obtaining the image forming apparatus of the present invention used for display and the like, and detailed portions such as materials of each member are limited to those described above. Instead, it is appropriately selected so as to be suitable for the use of the image forming apparatus. Although the NTSC system has been described as an input signal, the image forming apparatus according to the present invention is not limited to this, and may employ another system such as a PAL or SECAM system. For example, a high-definition TV system such as a MUSE system may be used.

【0123】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について図14及び
図15を用いて説明する。
Next, an example of the above-described trapezoidal electron source and an image forming apparatus of the present invention using the same will be described with reference to FIGS. 14 and 15. FIG.

【0124】図14において、1は基板、104は表面
伝導型電子放出素子、304は表面伝導型電子放出素子
104を接続する共通配線で10本設けられており、各
々外部端子D1〜D10を有している。
In FIG. 14, reference numeral 1 denotes a substrate; 104, a surface conduction electron-emitting device; and 304, common wirings for connecting the surface conduction electron-emitting devices 104, each having ten external terminals D1 to D10. doing.

【0125】表面伝導型電子放出素子104は、基板1
上に並列に複数個配置されている。これを素子行と呼
ぶ。そしてこの素子行が複数行配置されて電子源を構成
している。
The surface conduction electron-emitting device 104 is
A plurality is arranged in parallel above. This is called an element row. These element rows are arranged in a plurality of rows to constitute an electron source.

【0126】各素子行の共通配線304(例えば外部端
子D1とD2の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2〜D9について、夫々
相隣接する共通配線304、即ち夫々相隣接する外部端
子D2とD3,D4とD5,D6とD7,D8とD9の
共通配線304を一体の同一配線としても行うことがで
きる。
By applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D1 and D2), each element row can be driven independently. That is, a voltage exceeding the threshold voltage may be applied to an element row where electron beams are to be emitted, and a voltage lower than the threshold voltage may be applied to an element row where electron beams are not desired to be emitted. The application of such a drive voltage is performed by applying common lines 304 adjacent to each other between the element rows, that is, common lines 304 adjacent to each other, that is, external terminals D2 and D3 and D4 and D5 and D6 and D7 and D8 respectively adjacent to each other. The common wiring 304 of D9 and D9 can be formed as a single integrated wiring.

【0127】図15は、本発明の電子源の他の例であ
る、上記梯型配置の電子源を備えた表示パネル301の
構造を示す図である。
FIG. 15 is a view showing the structure of a display panel 301 provided with the above-described trapezoidal arrangement of electron sources, which is another example of the electron source of the present invention.

【0128】図15中302はグリッド電極、303は
電子が通過するための開口、D1〜Dmは各表面伝導型
電子放出素子に電圧を印加するための外部端子、G1〜
Gnはグリッド電極302に接続された外部端子であ
る。また、各素子行間の共通配線304は一体の同一配
線として基板1上に形成されている。
In FIG. 15, reference numeral 302 denotes a grid electrode; 303, an opening through which electrons pass; D1 to Dm, external terminals for applying a voltage to each surface conduction electron-emitting device;
Gn is an external terminal connected to the grid electrode 302. Further, the common wiring 304 between each element row is formed on the substrate 1 as an integral same wiring.

【0129】尚、図15において図11と同じ符号は同
じ部材を示すものであり、図11に示される単純マトリ
クス配置の電子源を用いた表示パネル201との大きな
違いは、基板1とフェースプレート116の間にグリッ
ド電極302を備えている点である。
[0129] Incidentally, the same reference numerals as in FIG. 11 in FIG. 15 shows the same member, a large difference between the display panel 201 using the electron source of the simple matrix arrangement shown in FIG. 11, the substrate 1 and the face plate The point is that a grid electrode 302 is provided between the electrodes 116.

【0130】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、表面伝導型電子放出素
子104から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直行して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子104に対応して1個ずつ円
形の開口303を設けたものとなっている。
The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating the electron beam emitted from the surface conduction electron-emitting device 104. In order to pass
One circular opening 303 is provided for each surface conduction electron-emitting device 104.

【0131】グリッド電極302の形状や配置位置は、
必ずしも図15に示すようなものでなければならないも
のではなく、開口303をメッシュ状に多数設けること
もあり、またグリッド電極302を、例えば表面伝導型
電子放出素子104の周囲や近傍に設けてもよい。
The shape and arrangement position of the grid electrode 302
It does not necessarily have to be as shown in FIG. 15, and a large number of openings 303 may be provided in a mesh shape, and the grid electrode 302 may be provided around or near the surface conduction electron-emitting device 104, for example. Good.

【0132】外部端子D1〜Dm及びG1〜Gnは不図
示の駆動回路に接続されている。そして、素子行を1列
ずつ順次駆動(走査)して行くのと同期してグリッド電
極302の列に画像1ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜114への照射を制御
し、画像を1ラインずつ表示することができる。
The external terminals D1 to Dm and G1 to Gn are connected to a drive circuit (not shown). Then, by applying a modulation signal for one image line to the column of the grid electrode 302 in synchronization with sequentially driving (scanning) the element rows one by one, each electron beam is irradiated on the fluorescent film 114. And images can be displayed line by line.

【0133】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。
As described above, the image forming apparatus of the present invention
It can be obtained by using any of the electron sources of the present invention in a simple matrix arrangement or a trapezoidal arrangement, and is suitable not only for the above-described television broadcast display device, but also as a video conference system and a display device such as a computer. A device is obtained. Furthermore, the present invention can be used as an exposure device of an optical printer including a photosensitive drum.

【0134】[0134]

【実施例】以下に、実施例を挙げて本発明を更に詳述す
る。
The present invention will be described in more detail with reference to the following examples.

【0135】実施例1 本実施例で用いた表面伝導型電子放出素子の構成は、図
1(a),(b)に示されるものと同様である。尚、本
実施例の電子源では、基板1上に、同一形状の表面伝導
型電子放出素子が16個形成されている。これを図16
に示す。図1と同一の符号は同じ部材を示す。
Embodiment 1 The configuration of the surface conduction electron-emitting device used in this embodiment is the same as that shown in FIGS. 1 (a) and 1 (b). In the electron source of this embodiment, sixteen surface conduction electron-emitting devices having the same shape are formed on the substrate 1. This is shown in FIG.
Shown in 1 denote the same members.

【0136】表面伝導型電子放出素子の製法は、基本的
には図3で説明した方法と同様である。以下、図1及び
図3を用いて、本実施例で用いた表面伝導型電子放出素
子の基本的な構成及び製造法を説明する。
The method for manufacturing the surface conduction electron-emitting device is basically the same as the method described with reference to FIG. Hereinafter, a basic configuration and a manufacturing method of the surface conduction electron-emitting device used in this embodiment will be described with reference to FIGS.

【0137】図1において1は基板、4と5は素子電
極、2は電子放出部、3は電子放出部2を含む薄膜であ
る。
In FIG. 1, 1 is a substrate, 4 and 5 are device electrodes, 2 is an electron emitting portion, and 3 is a thin film including the electron emitting portion 2.

【0138】以下、製造手順を図1及び図3に基づいて
説明する。
Hereinafter, a manufacturing procedure will be described with reference to FIGS.

【0139】工程−a 清浄化した青板ガラス上に厚さ0.5ミクロンメトル
のシリコン酸化膜をスパッタ法で形成した基板1上に、
所望の電極形状開口を有するパターンをホトレジスト
(RD−2000N−41・日立化成社製)で形成し、
真空蒸着法により、厚さ50オングストロームのTi、
厚さ1000オングストロームのNiを順次堆積した。
ホトレジストパターンを有機溶剤で溶解し、Ni/Ti
堆積膜をリフトオフして、素子電極間隔Lが3ミクロン
メートル、幅Wが300ミクロンメートルの素子電極
4,5を形成した。
[0139] The silicon oxide film of steps -a cleaned soda lime thickness 0.5 Mikuronme over torr onto a glass on a substrate 1 formed by sputtering,
A pattern having a desired electrode shape opening is formed with a photoresist (RD-2000N-41, manufactured by Hitachi Chemical Co., Ltd.),
50 Å thick Ti,
Ni having a thickness of 1000 Å was sequentially deposited.
Dissolve the photoresist pattern with an organic solvent and use Ni / Ti
The deposited film was lifted off to form device electrodes 4 and 5 having a device electrode interval L of 3 μm and a width W of 300 μm.

【0140】工程−b 次に、電子放出部2を形成するための導電性薄膜3を所
定の形状にパターニングするために、通常よく用いられ
る蒸着マスクを素子電極4,5上に配置し、膜厚100
0オングストロームのCr膜を真空蒸着により堆積、パ
ターニングし、その上に有機Pd(ccp4230奥野
製薬(株)社製)をスピンナーにより回転塗布し、30
0℃で10分間の加熱焼成処理をした。また、こうして
形成された、主元素がPdの微粒子からなる導電性薄膜
3の膜厚は10ナノメーター、シート抵抗値は1.8×
10の4乗Ω/□であった。尚、ここで述べる微粒子膜
とは、前述したように、複数の微粒子が集合した膜であ
り、その微細構造として、微粒子が個々に分散配置した
状態のみならず、微粒子が互いに隣接、あるいは、重な
り合った状態(島状も含む)の膜をさし、その粒径と
は、この状態で粒子形状が認識可能な微粒子ついての径
をいう。
Step-b Next, in order to pattern the conductive thin film 3 for forming the electron-emitting portion 2 into a predetermined shape, a deposition mask which is usually used is disposed on the device electrodes 4 and 5. Thickness 100
A 0 Angstrom Cr film is deposited and patterned by vacuum evaporation, and organic Pd (ccp4230 manufactured by Okuno Pharmaceutical Co., Ltd.) is spin-coated thereon with a spinner,
A heating and baking treatment was performed at 0 ° C. for 10 minutes. The thus formed conductive thin film 3 composed of fine particles of Pd as the main element has a thickness of 10 nanometers and a sheet resistance of 1.8 ×.
It was 10 4 Ω / □. The fine particle film described here is a film in which a plurality of fine particles are aggregated, as described above, and has a fine structure not only in a state where the fine particles are individually dispersed and arranged, but also when the fine particles are adjacent to each other or overlap each other. The particle size refers to the diameter of the fine particles whose particle shape can be recognized in this state.

【0141】工程−c Cr膜及び焼成後の薄膜3を酸エッチャントによりエッ
チングして所望のパターンを形成した。
Step-c The Cr film and the fired thin film 3 were etched with an acid etchant to form a desired pattern.

【0142】以上の工程により、基板1上に素子電極
4,5及び導電性薄膜3等を形成した。
Through the above steps, the device electrodes 4, 5 and the conductive thin film 3 were formed on the substrate 1.

【0143】工程−d 次に、素子電極4,5及び導電性薄膜3等を形成した上
記基板1を図4の抵抗補正系に設置し、16個の表面伝
導型電子放出素子の素子電極4,5部分に夫々マトリク
ススキャナーを接続して順次素子抵抗を測定した。この
時の素子抵抗は、最小3KΩ、最大5KΩ、平均4.2
KΩであった。
Step-d Next, the substrate 1 on which the device electrodes 4 and 5 and the conductive thin film 3 were formed was placed in the resistance correction system shown in FIG. 4, and the device electrodes 4 of the 16 surface conduction electron-emitting devices were mounted. , And 5 were connected to a matrix scanner, respectively, and the element resistance was measured sequentially. The element resistance at this time was 3 KΩ minimum, 5 KΩ maximum, and 4.2 average.
KΩ.

【0144】上記平均値に素子抵抗を揃えるために、平
均値以下の抵抗値を持つ表面伝導型電子放出素子におい
ては酸化雰囲気にて補正工程を行い、平均値より高い抵
抗値を持つ表面伝導型電子放出素子においては還元雰囲
気にて補正工程を行った。この補正工程を行った結果、
16個の表面伝導型電子放出素子の抵抗値は総て4.2
KΩ±1%の範囲に入った。
In order to make the device resistance equal to the average value, a correction step is performed in an oxidizing atmosphere for a surface conduction type electron-emitting device having a resistance value less than the average value, and a surface conduction type electron emission device having a resistance value higher than the average value is obtained. In the electron-emitting device, the correction process was performed in a reducing atmosphere. As a result of performing this correction process,
The resistance values of the 16 surface conduction electron-emitting devices are all 4.2.
It was within the range of KΩ ± 1%.

【0145】工程−e 上記補正工程を経た基板1を図8の測定評価系に設置
し、真空ポンプにて排気して、2x10の−5乗tor
rの真空度に達した後、素子電圧Vfを印加するための
電源51より各素子電極4,5間に夫々電圧を印加し、
通電処理(フォーミング処理)を施した。フォーミング
処理の電圧波形は図7(b)に示されるような波形とし
た。
Step-e The substrate 1 having undergone the above-mentioned correction step is set in the measurement and evaluation system shown in FIG.
After reaching the degree of vacuum of r, a voltage is applied between the element electrodes 4 and 5 from a power source 51 for applying the element voltage Vf,
An energization process (forming process) was performed. The voltage waveform of the forming process was a waveform as shown in FIG.

【0146】図7(b)中、T1及びT2は電圧波形の
パルス幅とパルス間隔であり、本実施例ではT1を1ミ
リ秒、T2を10ミリ秒とし、三角波の波高値(フォー
ミング時のピーク電圧)は0.1Vステップで昇圧させ
てフォーミング処理を行なった。また、フォーミング処
理中は、同時に、0.1Vの電圧でT2間に抵抗測定パ
ルスを挿入して抵抗を測定した。尚、フォーミング処理
の終了は、抵抗測定パルスでの測定値が約1Mオーム以
上になった時とし、同時に、表面伝導型電子放出素子へ
の電圧の印加を終了した。16個の表面伝導型電子放出
素子のフォーミング電圧VFは10V±0.1Vであっ
た。
In FIG. 7 (b), T1 and T2 are the pulse width and pulse interval of the voltage waveform. In this embodiment, T1 is 1 millisecond, T2 is 10 milliseconds, and the peak value of the triangular wave (at the time of forming). The peak voltage was raised in 0.1 V steps to perform the forming process. During the forming process, a resistance measurement pulse was simultaneously inserted between T2 at a voltage of 0.1 V to measure the resistance. The forming process was terminated when the measured value of the resistance measurement pulse became about 1 M ohm or more, and at the same time, the application of the voltage to the surface conduction electron-emitting device was terminated. The forming voltage VF of the 16 surface conduction electron-emitting devices was 10 V ± 0.1 V.

【0147】工程−f 続いて、フォーミング処理した16個の表面伝導型電子
放出素子に、夫々波高値が18Vの矩形波を印加して活
性化処理をした。活性化処理は、図8の測定評価系内
で、素子電極4,5間に、素子電流If及び放出電流I
eを測定しながら上記パルス電圧を印加することで行っ
た。尚、この時の図真空装置55内の真空度は1.
5×10の−5乗torrであった。約20分で総ての
表面伝導型電子放出素子の活性化処理を終了した。
Step-f Subsequently, a rectangular wave having a peak value of 18 V was applied to each of the 16 surface-conduction-type electron-emitting devices subjected to the forming treatment to perform an activation treatment. The activation process is performed between the device electrodes 4 and 5 in the measurement evaluation system of FIG.
The measurement was performed by applying the pulse voltage while measuring e. The vacuum degree in the vacuum apparatus 55 of FIG. 8 at this time is 1.
It was 5 × 10 −5 torr. The activation process of all the surface conduction electron-emitting devices was completed in about 20 minutes.

【0148】更に、上述の工程で作成した16個の表面
伝導型電子放出素子の電子放出特性を、上述の図8の測
定評価系を用いて測定した。この測定は、真空オイルを
使用しないイオンポンプ等の超高真空排気装置を用いて
排気し、有機物質の混入を極力防止した条件下で行っ
た。
Further, the electron emission characteristics of the sixteen surface conduction electron-emitting devices prepared in the above-described steps were measured by using the above-described measurement evaluation system shown in FIG. This measurement was performed using an ultra-high vacuum evacuation device such as an ion pump that does not use vacuum oil, and the measurement was performed under the condition that contamination of organic substances was minimized.

【0149】尚、図8におけるアノード電極54と表面
伝導型電子放出素子の距離を4mm、アノード電極54
の電位を1kV、電子放出特性測定時の真空装置内の真
空度は1×10の−7乗torrとした。
[0149] Incidentally, 4 mm the distance of the anode electrode 54 and the surface conduction electron-emitting device in FIG. 8, the anode electrode 54
Was set to 1 kV, and the degree of vacuum in the vacuum apparatus when measuring the electron emission characteristics was set to 1 × 10 −7 torr.

【0150】各表面伝導型電子放出素子の素子電極4,
5間に18Vの素子電圧を印加し、その時に流れる素子
電流If及び放出電流Ieを測定した。16個の表面伝
導型電子放出素子は、いずれも素子電圧18Vにて素子
電流Ifが2.8ミリA、放出電流Ieが4マイクロA
であった。また、電子放出効率η=Ie/Ifは0.2
%で、電子放出特性にほとんどばらつきは見られなかっ
た。
The device electrodes 4 of each surface conduction electron-emitting device
An element voltage of 18 V was applied between 5 points, and an element current If and an emission current Ie flowing at that time were measured. Each of the 16 surface conduction electron-emitting devices has an element current If of 2.8 milliA and an emission current Ie of 4 microA at an element voltage of 18V.
Met. The electron emission efficiency η = Ie / If is 0.2
%, There was almost no variation in the electron emission characteristics.

【0151】以上のように、素子抵抗を、フォーミング
に先立って補正しておくことにより、素子電流If及び
放出電流Ieが安定し、均一性の高い表面伝導型電子放
出素子が作成できた。
As described above, by correcting the element resistance prior to the forming, the element current If and the emission current Ie are stabilized, and a highly uniform surface conduction electron-emitting element can be manufactured.

【0152】実施例2 本実施例は、多数の表面伝導型電子放出素子を単純マト
リクス配置した電子源を用いた画像形成装置の例であ
る。
Embodiment 2 This embodiment is an example of an image forming apparatus using an electron source in which a large number of surface conduction electron-emitting devices are arranged in a simple matrix.

【0153】電子源の一部の平面図を図17に示す。ま
た、図中のA−A’断面図を図18に、製造手順を図1
9及び図20に示す。但し、図17、図18、図19及
び図20において同じ符号は同じ部材を示す。
FIG. 17 is a plan view of a part of the electron source. FIG. 18 is a sectional view taken along the line AA ′ in FIG.
9 and FIG. However, the same reference numerals in FIGS. 17, 18, 19 and 20 denote the same members.

【0154】ここで1は基板、102はX方向配線(下
配線とも呼ぶ)、103はY方向配線(上配線とも呼
ぶ)、3は電子放出部を含む薄膜、4,5は素子電極、
151は層間絶縁層、152は素子電極5と下配線10
2と電気的接続のためのコンタクトホールである。
Here, 1 is a substrate, 102 is an X-direction wiring (also referred to as a lower wiring), 103 is a Y-direction wiring (also referred to as an upper wiring), 3 is a thin film including an electron emitting portion, 4 and 5 are device electrodes,
151 is an interlayer insulating layer, 152 is an element electrode 5 and lower wiring 10
2 and a contact hole for electrical connection.

【0155】次に製造方法を、図19及び図20に基づ
いて工程順に従って具体的に説明する。尚、以下の各工
程a〜hは図19及び図20の(a)〜(h)に対応す
るものである。
Next, the manufacturing method will be specifically described in the order of steps with reference to FIGS. The following steps a to h correspond to (a) to (h) in FIGS. 19 and 20 .

【0156】工程−a 清浄化した青板ガラス上に厚さ0.5ミクロンメートル
のシリコン酸化膜をスパッタ法で形成した基板1上に、
真空蒸着により、厚さ5ナノメートルのCr、厚さ60
0ナノメートルのAuを順次積層した後、ホトレジスト
(AZ1370・ヘキスト社製)をスピンナーにより回
転塗布し、ベークした後、ホトマスク像を露光、現像し
て、下配線102のレジストパターンを形成し、Au/
Cr堆積膜をウエットエッチングして、所望の形状の下
配線102を形成した。
Step-a On a substrate 1 in which a 0.5 μm thick silicon oxide film was formed on a cleaned blue plate glass by a sputtering method,
5 nm thick Cr, 60 thick by vacuum evaporation
After sequentially laminating 0 nm of Au, a photoresist (AZ1370, manufactured by Hoechst) is spin-coated with a spinner and baked, and then a photomask image is exposed and developed to form a resist pattern of the lower wiring 102. /
The Cr deposited film was wet-etched to form the lower wiring 102 having a desired shape.

【0157】工程−b 次に、厚さ1.0ミクロンメートルのシリコン酸化膜か
らなる層間絶縁層151をRFスパッタ法により堆積し
た。
Step-b Next, an interlayer insulating layer 151 made of a silicon oxide film having a thickness of 1.0 μm was deposited by RF sputtering.

【0158】工程−c 工程bで堆積したシリコン酸化膜にコンタクトホール1
52を形成するためのホトレジストパターンを作り、こ
れをマスクとして層間絶縁層151をエッチングしてコ
ンタクトホール152を形成した。エッチングはCF4
とH2 ガスを用いたRIE(Reactive・Ion
・Etching)法によった。
Step-c Contact hole 1 was formed in the silicon oxide film deposited in step b.
A photoresist pattern for forming 52 was formed, and using this as a mask, the interlayer insulating layer 151 was etched to form a contact hole 152. Etching is CF 4
(Reactive Ion) using H2 and H 2 gas
Etching) method.

【0159】工程−d その後、素子電極5と素子電極間ギャップGとなるべき
パターンをホトレジスト(RD−2000N−41・日
立化成社製)で形成し、真空蒸着法により、厚さ50オ
ングストロームのTi、厚さ1000オングストローム
のNiを順次堆積した。ホトレジストパターンを有機溶
剤で溶解し、Ni/Ti堆積膜をリフトオフし、素子電
極間隔L1が3ミクロンメーター、幅W1が300ミク
ロンメートルの素子電極4,5を形成した。
Step-d Thereafter, a pattern to be the element electrode 5 and the gap G between the element electrodes is formed by a photoresist (RD-2000N-41, manufactured by Hitachi Chemical Co., Ltd.), and a 50 Å thick Ti is formed by vacuum evaporation. And a 1000 Å thick Ni were sequentially deposited. The photoresist pattern was dissolved in an organic solvent, and the Ni / Ti deposited film was lifted off to form device electrodes 4 and 5 having a device electrode interval L1 of 3 μm and a width W1 of 300 μm.

【0160】工程−e 素子電極4,5の上に上配線103のホトレジストパタ
ーンを形成した後、厚さ50オングストロームのTi、
厚さ500ナノメートルのAuを順次真空蒸着により堆
積し、リフトオフにより不要の部分を除去して、所望の
形状の上配線103を形成した。
Step-e After forming a photoresist pattern of the upper wiring 103 on the device electrodes 4 and 5, a 50 angstrom thick Ti,
Au having a thickness of 500 nm was sequentially deposited by vacuum evaporation, and unnecessary portions were removed by lift-off, thereby forming an upper wiring 103 having a desired shape.

【0161】次に、膜厚100ナノメートルのCr膜
53を真空蒸着により堆積・パターニングし、その上に
有機Pd(ccp4230・奥野製薬(株)社製)をス
ピンナーにより回転塗布し、300℃で10分間の加熱
焼成処理をした。また、こうして形成された主元素がP
dの微粒子からなる導電性薄膜3の膜厚は10ナノメー
トル、シート抵抗値は4.8×10の4乗Ω/□であっ
た。尚、ここで述べる微粒子膜とは、上述したように、
複数の微粒子が集合した膜であり、その微細構造とし
て、微粒子が個々に分散配置した状態のみならず、微粒
子が互いに隣接、あるいは、重なり合った状態(島状も
含む)の膜をさし、その粒径とは、上記状態っで粒子形
状が認識可能な微粒子ついての径をいう。
Next, a Cr film 1 having a thickness of 100 nanometers was prepared.
53 was deposited and patterned by vacuum evaporation, and organic Pd (ccp4230, manufactured by Okuno Pharmaceutical Co., Ltd.) was spin-coated thereon with a spinner and heated and baked at 300 ° C. for 10 minutes. The main element thus formed is P
The thickness of the conductive thin film 3 composed of the fine particles of d was 10 nanometers, and the sheet resistance was 4.8 × 10 4 Ω / □. The fine particle film described here is, as described above,
A film in which a plurality of fine particles are aggregated. The fine structure of the film is not only a state in which the fine particles are individually dispersed and arranged, but also a film in which the fine particles are adjacent to each other or overlapped (including an island shape). the particle size refers to the diameter about the recognizable fine particle shape in Tsu above conditions.

【0162】工程−g Cr膜153及び焼成後の導電性薄膜3を酸エッチャン
トによりエッチングして所望のパターンを形成した。
Step-g The Cr film 153 and the fired conductive thin film 3 were etched with an acid etchant to form a desired pattern.

【0163】工程−h コンタクトホール152部分以外にレジストを塗布して
パターンを形成し、真空蒸着により厚さ5ナノメートル
のTi、厚さ500ナノメートルのAuを順次堆積し
た。リフトオフにより不要の部分を除去することによ
り、コンタクトホール152を埋め込んだ。
Step-h A resist was applied to portions other than the contact hole 152 to form a pattern, and 5 nm thick Ti and 500 nm thick Au were sequentially deposited by vacuum evaporation. Unnecessary portions were removed by lift-off to bury the contact holes 152.

【0164】工程−i 以上の工程で作成した表面伝導型電子放出素子の素子電
極4,5を接続し、図4の抵抗補正系に接し、排気を行
った。補正前の抵抗値は最小1.5KΩ、最大4KΩ、
平均2KΩで、標準偏差は1KΩであった。
Step-i The device electrodes 4 and 5 of the surface conduction electron-emitting device prepared in the above steps were connected, and were connected to the resistance correction system shown in FIG. The resistance value before correction is minimum 1.5KΩ, maximum 4KΩ,
The average was 2 KΩ and the standard deviation was 1 KΩ.

【0165】その後、水素ガスを導入して1torrと
した。抵抗値を、測定された最小値に合わせるために、
総ての表面伝導型電子放出素子の抵抗値が1.5KΩに
なるように、総て還元雰囲気下で抵抗値を減少させるこ
とで補正を行った。その結果、全表面伝導型電子放出素
子の抵抗値は1.5KΩで標準偏差が0.1KΩとなっ
た。
Thereafter, hydrogen gas was introduced to 1 torr. To adjust the resistance to the minimum value measured,
The correction was performed by reducing the resistance values under a reducing atmosphere so that the resistance values of all the surface conduction electron-emitting devices became 1.5 KΩ. As a result, the resistance value of the all surface conduction electron-emitting device was 1.5 KΩ and the standard deviation was 0.1 KΩ.

【0166】また、上記同様の抵抗値のばらつきを有す
るサンプルを用い、還元雰囲気中でレーザーパルスを照
射し、パルス時間を変えて抵抗値を減少させることで補
正を行ったところ、全表面伝導型電子放出素子の抵抗値
を1.5KΩで標準偏差が0.3KΩとすることができ
た。
When a sample having the same variation in the resistance value as described above was used, a laser pulse was irradiated in a reducing atmosphere, and the pulse time was changed to reduce the resistance value. The resistance value of the electron-emitting device was 1.5 KΩ and the standard deviation was 0.3 KΩ.

【0167】次に、以上のようにして作成した電子源を
用いて画像形成装置を構成した例を、図11と図12を
用いて説明する。
Next, an example in which an image forming apparatus is configured by using the electron source created as described above will be described with reference to FIGS.

【0168】上述のようにして多数の表面伝導型電子放
出素子104を設けた基板1をリアプレート111上に
固定した後、基板1の5mm上方に、フェースプレート
116(ガラス基板113の内面に蛍光膜114とメタ
ルバック115が形成されて構成される)を支持枠11
2を介して配置し、フェースプレート116、支持枠1
12、リアプレート111の接合部にフリットガラスを
塗布し、大気中あるいは窒素雰囲気中で400℃ないし
500℃で10分以上焼成することで封着した。またリ
アプレート111への基板1の固定もフリットガラスで
行った。
After fixing the substrate 1 provided with a large number of surface conduction electron-emitting devices 104 on the rear plate 111 as described above, the face plate 116 (the inner surface of the glass substrate 113 is The film 114 and the metal back 115 are formed).
2, the face plate 116, the support frame 1
12. Frit glass was applied to the joint of the rear plate 111 and sealed by baking at 400 ° C. to 500 ° C. for 10 minutes or more in air or nitrogen atmosphere. The fixing of the substrate 1 to the rear plate 111 was also performed using frit glass.

【0169】図11において、102,103は夫々X
方向及びY方向配線である。
In FIG. 11, reference numerals 102 and 103 denote X, respectively.
And Y-direction wiring.

【0170】蛍光膜114は、モノクロームの場合は蛍
光体122のみからなるが、本実施例では蛍光体122
はストライプ形状(図12(a))を採用し、先にブラ
ックストライプを形成し、その間隙部に各色蛍光体12
2を塗布して蛍光膜114を作製した。ブラックストラ
イプの材料としては、通常よく用いられている黒鉛を主
成分とする材料を用いた。
The fluorescent film 114 is composed of only the phosphor 122 in the case of monochrome, but in the present embodiment, the phosphor 122 is used.
Adopts a stripe shape (FIG. 12A), a black stripe is formed first, and each color phosphor 12
2 was applied to form a fluorescent film 114. As a material of the black stripe, a material mainly containing graphite, which is generally used, was used.

【0171】ガラス基板113に蛍光体122を塗布す
る方法としてはスラリー法を用いた。また、蛍光膜11
4の内面側にはメタルバック115を設けた。メタルバ
ック115は、蛍光膜114の作製後、蛍光膜114の
内面側表面の平滑化処理(通常フィルミングと呼ばれ
る)を行い、その後、Alを真空蒸着することで作製し
た。
As a method for applying the phosphor 122 to the glass substrate 113, a slurry method was used. Also, the fluorescent film 11
4 was provided with a metal back 115 on the inner surface side. The metal back 115 was manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 114 after the fluorescent film 114 was manufactured, and then performing vacuum deposition of Al.

【0172】フェースプレート116には、更に蛍光膜
114の導伝性を高めるため、蛍光膜114の外面側に
透明電極(不図示)が設けられる場合もあるが、本実施
例では、メタルバック115のみで十分な導伝性が得ら
れたので省略した。
In the face plate 116, a transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114. In this embodiment, the metal back 115 is provided. Was omitted because only sufficient conductivity was obtained.

【0173】前述の封着を行う際、カラーの場合は各色
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行っ
た。
At the time of performing the above-mentioned sealing, in the case of color, the phosphors 122 of each color must correspond to the surface-conduction electron-emitting devices 104, so that sufficient alignment was performed.

【0174】以上のようにして完成したガラス容器内の
雰囲気を排気管(図示せず)を通じ真空ポンプにて排気
し、十分な真空度に達した後、外部端子Dx1ないしD
xmとDy1ないしDynを通じ、表面伝導型電子放出
素子104の素子電極4,5間に電圧を印加し、導電性
薄膜3をフォーミング処理することにより電子放出部2
を作成した。
The atmosphere in the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the external terminals Dx1 to Dx1
A voltage is applied between the device electrodes 4 and 5 of the surface-conduction electron-emitting device 104 through xm and Dy1 to Dyn, and the conductive thin film 3 is subjected to a forming process to thereby form the electron-emitting portion 2.
It was created.

【0175】フォーミング処理の電圧波形は、図7
(b)と同様とした。また、本実施例ではT1を1ミリ
秒、T2を10ミリ秒とし、約1×10の−5乗tor
rの真空雰囲気下で行った。
The voltage waveform of the forming process is shown in FIG.
Same as (b). In this embodiment, T1 is 1 millisecond, T2 is 10 milliseconds, and about 1 × 10 −5 tor.
r under a vacuum atmosphere.

【0176】このようにして作成された電子放出部2
は、パラジウム元素を主成分とする微粒子が分散配置さ
れた状態となり、その微粒子の平均粒径は3ナノメート
ルであった。
[0176] The electron-emitting portion 2 thus created
Was in a state where fine particles mainly composed of palladium element were dispersed and arranged, and the average particle diameter of the fine particles was 3 nanometers.

【0177】次に、フォーミングと同一波形、波高値1
8Vで、真空度2×10の−5乗の真空度で、素子電流
If、放出電流Ieを測定しながら、活性化処理を行な
った。
Next, the same waveform as the forming, the peak value 1
The activation process was performed while measuring the device current If and the emission current Ie at 8 V and a vacuum degree of 2 × 10 −5 power.

【0178】以上のようにフォーミング工程、活性化工
程を行い、電子放出部2を有する表面伝導型電子放出素
子104を作製した。
[0178] forming process as described above, performs the activation process, to produce a front surface conduction electron-emitting devices 104 that have a electron-emitting portion 2.

【0179】その後、10のマイナス6乗torr程度
の真空度まで排気し、不図示の排気管をガスバーナーで
熱することで溶着し、外囲器の封止を行い、更に封止後
の真空度を維持するために、高周波加熱法でゲッター処
理を行った。
Thereafter, the gas was evacuated to a degree of vacuum of about 10 −6 torr, and an exhaust pipe (not shown) was welded by heating with a gas burner, and the envelope was sealed. To maintain the degree, a getter treatment was performed by a high-frequency heating method.

【0180】以上のように完成した本発明の画像形成装
置において、外部端子Dx1ないしDxmとDy1ない
しDynを通じ、走査信号及び変調信号を不図示の信号
発生手段より夫々表面伝導型電子放出素子104に印加
することにより電子放出させると共に、高圧端子Hvを
通じてメタルバック115あるいは透明電極(不図示)
に数kV以上の高圧を印加して、電子ビームを加速し、
蛍光膜114に衝突させ、励起・発光させることで画像
の表示が得られた。
In the image forming apparatus of the present invention completed as described above, the scanning signal and the modulation signal are supplied to the surface conduction electron-emitting device 104 from the signal generating means (not shown) through the external terminals Dx1 to Dxm and Dy1 to Dyn. Electrons are emitted by applying the voltage, and a metal back 115 or a transparent electrode (not shown) is applied through a high voltage terminal Hv.
To apply a high voltage of several kV or more to accelerate the electron beam,
An image was displayed by colliding with the fluorescent film 114 to excite and emit light.

【0181】本実施例の画像形成装置は、輝度分布の少
ない極めて安定な画像が得られるものであった。また、
階調特性及びフルカラー表示特性に優れたコントラスト
の高い表示が得られた。
The image forming apparatus of this embodiment can obtain an extremely stable image with a small luminance distribution. Also,
High-contrast display excellent in gradation characteristics and full-color display characteristics was obtained.

【0182】実施例3 図21は、前述の表面伝導型電子放出素子を電子源とし
て用いたディスプレイパネルに、例えばテレビジョン放
送を初めとする種々の画像情報源より提供される画像情
報を表示できるように構成した本発明の画像形成装置の
一例を示す図である。
Embodiment 3 FIG. 21 shows that a display panel using the above-mentioned surface conduction electron-emitting device as an electron source can display image information provided from various image information sources such as television broadcasting. FIG. 1 is a diagram illustrating an example of an image forming apparatus of the present invention configured as described above.

【0183】図中16100はディスプレイパネル、1
6101はディスプレイパネルの駆動回路、16102
はディスプレイコントローラ、16103はマルチプレ
クサ、16104はデコーダ、16105は入出力イン
ターフェース回路、16106はCPU、16107は
画像生成回路、16108及び16109及び1611
0は画像メモリーインターフェース回路、16111は
画像入力インターフェース回路、16112及び161
13はTV信号受信回路、16114は入力部である。
In the figure, reference numeral 16100 denotes a display panel, 1
Reference numeral 6101 denotes a display panel driving circuit;
Is a display controller, 16103 is a multiplexer, 16104 is a decoder, 16105 is an input / output interface circuit, 16106 is a CPU, 16107 is an image generation circuit, 16108, 16109 and 1611
0 is an image memory interface circuit, 16111 is an image input interface circuit, 16112 and 161
13 is a TV signal receiving circuit, and 16114 is an input unit.

【0184】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。
When the present image forming apparatus receives a signal including both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like related to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the features of the present invention are omitted.

【0185】以下、画像信号の流れに沿って各部の機能
を説明する。
Hereinafter, the function of each unit will be described along the flow of image signals.

【0186】まず、TV信号受信回路16113は、例
えば電波や空間光通信等のような無線伝送系を用いて伝
送されるTV信号を受信するための回路である。
First, the TV signal receiving circuit 16113 is a circuit for receiving a TV signal transmitted using a wireless transmission system such as radio waves or spatial optical communication.

【0187】受信するTV信号の方式は特に限られるも
のではなく、例えばNTSC方式、PAL方式、SEC
AM方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるTV信号、例えばMUSE方
式を初めとする所謂高品位TVは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。
The format of the TV signal to be received is not particularly limited. For example, NTSC, PAL, SEC
Any method such as the AM method may be used. Further, a TV signal comprising a larger number of scanning lines than these, for example, a so-called high-definition TV including the MUSE system is a signal suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Source.

【0188】TV信号受信回路16113で受信された
TV信号は、デコーダ16104に出力される。
[0188] The TV signal received by TV signal receiving circuit 16113 is output to decoder 16104.

【0189】TV信号受信回路16112は、例えば同
軸ケーブルや光ファイバー等のような有線伝送系を用い
て伝送されるTV信号を受信するための回路である。前
記TV信号受信回路16113と同様に、受信するTV
信号の方式は特に限られるものではなく、また本回路で
受信されたTV信号もデコーダ16104に出力され
る。
The TV signal receiving circuit 16112 is a circuit for receiving a TV signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. Similarly to the TV signal receiving circuit 16113, the TV
The signal system is not particularly limited, and the TV signal received by this circuit is also output to the decoder 16104.

【0190】画像入力インターフェース回路16111
は、例えばTVカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ16104に
出力される。
Image input interface circuit 16111
Is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to the decoder 16104.

【0191】画像メモリーインターフェース回路161
10は、ビデオテープレコーダー(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ16104に出力され
る。
Image memory interface circuit 161
10 is a video tape recorder (hereinafter abbreviated as VTR)
Is a circuit for capturing the image signal stored in the decoder 1610, and the captured image signal is output to the decoder 16104.

【0192】画像メモリーインターフェース回路161
09は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
16104に出力される。
Image memory interface circuit 161
Reference numeral 09 denotes a circuit for capturing an image signal stored in the video disk, and the captured image signal is output to the decoder 16104.

【0193】画像メモリーインターフェース回路161
08は、静止画ディスクのように、静止画像データを記
憶している装置から画像信号を取り込むための回路で、
取り込まれた静止画像データはデコーダ16104に入
力される。
Image memory interface circuit 161
08 is a circuit for taking in an image signal from a device storing still image data, such as a still image disk,
The captured still image data is input to the decoder 16104.

【0194】入出力インターフェース回路16105
は、本表示装置と、外部のコンピュータもしくはコンピ
ュータネットワークもしくはプリンターなどの出力装置
とを接続するための回路である。画像データや文字・図
形情報の入出力を行うのは勿論のこと、場合によっては
本画像形成装置の備えるCPU16106と外部との間
で制御信号や数値データの入出力などを行うことも可能
である。
Input / output interface circuit 16105
Is a circuit for connecting the present display device to an external computer or an output device such as a computer network or a printer. In addition to inputting and outputting image data and character / graphic information, control signals and numerical data can be input and output between the CPU 16106 provided in the image forming apparatus and the outside in some cases. .

【0195】画像生成回路16107は、前記入出力イ
ンターフェース回路16105を介して外部から入力さ
れる画像データや文字・図形情報や、あるいはCPU1
6106より出力される画像データや文字・図形情報に
基づき、表示用画像データを生成するための回路であ
る。本回路の内部には、例えば画像データや文字・図形
情報を蓄積するための書き換え可能メモリーや、文字コ
ードに対応する画像パターンが記憶されている読み出し
専用メモリーや、画像処理を行うためのプロセッサー等
を初めとして、画像の生成に必要な回路が組み込まれて
いる。
The image generation circuit 16107 is provided with image data, character / graphic information input from the outside via the input / output interface circuit 16105, or the CPU 1
A circuit for generating display image data based on the image data and character / graphic information output from 6106. Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory storing an image pattern corresponding to a character code, a processor for performing image processing, etc. And other circuits necessary for generating an image.

【0196】本回路により生成された表示用画像データ
は、デコーダ16104に出力されるが、場合によって
は前記入出力インターフェース回路16105を介して
外部のコンピュータネットワークやプリンターに出力す
ることも可能である。
The display image data generated by this circuit is output to the decoder 16104. In some cases, the display image data can be output to an external computer network or printer via the input / output interface circuit 16105.

【0197】CPU16106は、主として本表示装置
の動作制御や、表示画像の生成や選択や編集に関わる作
業を行う。
The CPU 16106 mainly performs operations related to operation control of the display device and generation, selection and editing of a display image.

【0198】例えば、マルチプレクサ16103に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。その際には表示
する画像信号に応じてディスプレイパネルコントローラ
16102に対して制御信号を発生し、画面表示周波数
や走査方法(例えばインターレースかノンインターレー
スか)や一画面の走査線の数など表示装置の動作を適宜
制御する。また、前記画像生成回路16107に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路16105を介して
外部のコンピュータやメモリーをアクセスして画像デー
タや文字・図形情報を入力する。
For example, a control signal is output to the multiplexer 16103, and image signals to be displayed on the display panel are appropriately selected or combined. In that case, a control signal is generated to the display panel controller 16102 in accordance with the image signal to be displayed, and the display device controls the display device such as the screen display frequency, the scanning method (for example, interlaced or non-interlaced), and the number of scanning lines on one screen. The operation is appropriately controlled. In addition, image data and character / graphic information are directly output to the image generation circuit 16107, or an external computer or memory is accessed via the input / output interface circuit 16105 to output image data or character / graphic information. input.

【0199】尚、CPU16106は、これ以外の目的
の作業にも関わるものであってよい。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わってもよい。あるい
は前述したように、入出力インターフェース回路161
05を介して外部のコンピュータネットワークと接続
し、例えば数値計算等の作業を外部機器と協同して行っ
てもよい。
It should be noted that the CPU 16106 may be involved in work for other purposes. For example, it may directly relate to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the input / output interface circuit 161
The computer may be connected to an external computer network via the external computer 05 to perform operations such as numerical calculations in cooperation with external devices.

【0200】入力部16114は、前記CPU1610
6に使用者が命令やプログラム、あるいはデータなどを
入力するためのものであり、例えばキーボードやマウス
の他、ジョイスティック、バーコードリーダー、音声認
識装置等の多様な入力機器を用いることが可能である。
The input unit 16114 is connected to the CPU 1610
6 is for the user to input commands, programs, data, and the like. For example, in addition to a keyboard and a mouse, various input devices such as a joystick, a barcode reader, and a voice recognition device can be used. .

【0201】デコーダ16104は、前記16107な
いし16113より入力される種々の画像信号を3原色
信号、又は輝度信号とI信号、Q信号に逆変換するため
の回路である。尚、図中に点線で示すように、デコーダ
16104は内部に画像メモリーを備えるのが望まし
い。これは、例えばMUSE方式を初めとして、逆変換
するに際して画像メモリーを必要とするようなテレビ信
号を扱うためである。
The decoder 16104 is a circuit for inversely converting various image signals input from the above 16107 to 16113 into three primary color signals, or luminance signals, I signals, and Q signals. As shown by a dotted line in the figure, it is desirable that the decoder 16104 includes an image memory therein. This is for handling a television signal that requires an image memory when performing inverse conversion, such as the MUSE method.

【0202】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路1610
7及びCPU16106と協同して、画像の間引き、補
間、拡大、縮小、合成を初めとする画像処理や編集が容
易になるという利点が得られる。
The provision of the image memory facilitates the display of a still image. Alternatively, the image generation circuit 1610
7 and the CPU 16106, an advantage is obtained in that image processing and editing including image thinning, interpolation, enlargement, reduction, and synthesis are facilitated.

【0203】マルチプレクサ16103は、前記CPU
16106より入力される制御信号に基づき、表示画像
を適宜選択するものである。即ち、マルチプレクサ16
103はデコーダ16104から入力される逆変換され
た画像信号の内から所望の画像信号を選択して駆動回路
16101に出力する。その場合には、一画面表示時間
内で画像信号を切り換えて選択することにより、所謂多
画面テレビのように、一画面を複数の領域に分けて領域
によって異なる画像を表示することも可能である。
The multiplexer 16103 is connected to the CPU
A display image is appropriately selected based on a control signal input from 16106. That is, the multiplexer 16
103 selects a desired image signal from the inversely converted image signals input from the decoder 16104 and outputs the selected image signal to the drive circuit 16101. In that case, by switching and selecting an image signal within one screen display time, it is also possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen television. .

【0204】ディスプレイパネルコントローラ1610
2は、前記CPU16106より入力される制御信号に
基づき、駆動回路16101の動作を制御するための回
路である。
Display panel controller 1610
Reference numeral 2 denotes a circuit for controlling the operation of the driving circuit 16101 based on a control signal input from the CPU 16106.

【0205】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
(図示せず)の動作シーケンスを制御するための信号を
駆動回路16101に対して出力する。ディスプレイパ
ネルの駆動方法に関わるものとして、例えば画面表示周
波数や走査方法(例えばインターレースかノンインター
レースか)を制御するための信号を駆動回路16101
に対して出力する。また、場合によっては、表示画像の
輝度やコントラストや色調やシャープネスといった画質
の調整に関わる制御信号を駆動回路16101に対して
出力する場合もある。
As a signal related to the basic operation of the display panel, for example, a signal for controlling an operation sequence of a drive power source (not shown) for the display panel is output to the drive circuit 16101. As a driving method of the display panel, for example, a signal for controlling a screen display frequency or a scanning method (for example, interlaced or non-interlaced) is supplied to the driving circuit 16101.
Output to In some cases, a control signal related to image quality adjustment such as luminance, contrast, color tone, and sharpness of a display image may be output to the driving circuit 16101.

【0206】駆動回路16101は、ディスプレイパネ
ル16100に印加する駆動信号を発生するための回路
であり、前記マルチプレクサ16103から入力される
画像信号と、前記ディスプレイパネルコントローラ16
102より入力される制御信号に基づいて動作するもの
である。
The drive circuit 16101 is a circuit for generating a drive signal to be applied to the display panel 16100. The drive circuit 16101 generates a drive signal to be applied to the display panel 16100.
The operation is based on a control signal input from 102.

【0207】以上、各部の機能を説明したが、図21に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル16100に表示することが可能である。即ち、テレ
ビジョン放送を初めとする各種の画像信号は、デコーダ
16104におて逆変換された後、マルチプレクサ16
103において適宜選択され、駆動回路16101に入
力される。一方、デイスプレイコントローラ16102
は、表示する画像信号に応じて駆動回路16101の動
作を制御するための制御信号を発生する。駆動回路16
101は、上記画像信号と制御信号に基づいてディスプ
レイパネル16100に駆動信号を印加する。これによ
り、ディスプレイパネル16100において画像が表示
される。これらの一連の動作は、CPU16106によ
り統括的に制御される。
The function of each section has been described above. With the configuration illustrated in FIG. 21, in the present image forming apparatus, image information input from various image information sources can be displayed on the display panel 16100. . That is, various image signals such as television broadcasts are inversely converted by a decoder 16104, and then converted by a multiplexer 16104.
The signal is appropriately selected at 103 and input to the driving circuit 16101. On the other hand, the display controller 16102
Generates a control signal for controlling the operation of the driving circuit 16101 in accordance with an image signal to be displayed. Drive circuit 16
101 applies a drive signal to the display panel 16100 based on the image signal and the control signal. Thus, an image is displayed on display panel 16100. These series of operations are totally controlled by the CPU 16106.

【0208】本画像形成装置においては、前記デコーダ
16104に内蔵する画像メモリや、画像生成回路16
107及び情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大、縮小、
回転、移動、エッジ強調、間引き、補間、色変換、画像
の縦横比変換等を初めとする画像処理や、合成、消去、
接続、入れ換え、嵌め込み等を初めとする画像編集を行
うことも可能である。また、本実施例の説明では特に触
れなかったが、上記画像処理や画像編集と同様に、音声
情報に関しても処理や編集を行なうための専用回路を設
けてもよい。
In the present image forming apparatus, the image memory built in the decoder 16104 and the image generation circuit 16
107 and information selected from the information, as well as image information to be displayed, for example, enlargement, reduction,
Image processing including rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, etc.
It is also possible to perform image editing including connection, replacement, fitting, and the like. Although not specifically mentioned in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【0209】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。
Therefore, the present image forming apparatus can be used as a television broadcast display device, a video conference terminal device, an image editing device that handles still images and moving images, a computer terminal device,
It can be equipped with the functions of a word processor and other office terminal equipment, game machines, and the like, and has a very wide range of applications for industrial or consumer use.

【0210】尚、図21は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。
FIG. 21 shows only an example of the configuration of an image forming apparatus using a display panel using a surface conduction electron-emitting device as an electron beam source. It goes without saying that the present invention is not limited to this.

【0211】例えば図21の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。
For example, of the components shown in FIG. 21, circuits relating to functions that are unnecessary for the purpose of use may be omitted.
Conversely, additional components may be added depending on the purpose of use. For example, when this display device is applied as a video phone, a TV camera, a voice microphone,
It is preferable to add an illuminator, a transmitting / receiving circuit including a modem, and the like to the components.

【0212】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源としているので、デイスプ
レイパネルの薄形化が容易であり、画像形成装置の奥行
きを小さくすることができる。それに加えて、表面伝導
型電子放出素子を電子ビーム源とする表示パネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、画
像形成装置は臨場感にあふれ、迫力に富んだ画像を視認
性良く表示することが可能である。
In the present image forming apparatus, since the surface conduction electron-emitting device is used as the electron source, it is easy to reduce the thickness of the display panel and to reduce the depth of the image forming apparatus. In addition, a display panel using a surface conduction electron-emitting device as an electron beam source is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics, so that the image forming apparatus is full of a sense of reality and has a powerful image. Can be displayed with good visibility.

【0213】[0213]

【発明の効果】以上説明したように、本発明の表面伝導
型電子放出素子は、電子放出特性のバラツキがなく、ほ
ぼ等しい放出電子量が得られるものである。また、本発
明の電子源を用いると、輝度分布の非常に少ない画像が
得られる表示装置等の画像形成装置が、従来必要であっ
た駆動時の補正用メモリや複雑な補正用回路を設けるこ
となく得られ、装置の構成を簡素化できるものである。
As described above, the surface conduction type electron-emitting device of the present invention has no variation in electron emission characteristics and can obtain substantially the same amount of emitted electrons. In addition, when the electron source of the present invention is used, an image forming apparatus such as a display device that can obtain an image having a very small luminance distribution may be provided with a correction memory and a complicated correction circuit at the time of driving which are conventionally required. And the structure of the device can be simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の平面型表面伝導型電子放出素子を示す
概略的構成図である。
FIG. 1 is a schematic configuration diagram showing a planar surface conduction electron-emitting device of the present invention.

【図2】本発明の垂直型表面伝導型電子放出素子を示す
概略的構成図である。
FIG. 2 is a schematic configuration diagram illustrating a vertical surface conduction electron-emitting device of the present invention.

【図3】本発明の表面伝導型電子放出素子の製造方法を
示す図である。
FIG. 3 is a diagram illustrating a method of manufacturing a surface conduction electron-emitting device according to the present invention.

【図4】本発明で用いる補正系の一例を示す概略的構成
図である。
FIG. 4 is a schematic configuration diagram illustrating an example of a correction system used in the present invention.

【図5】補正工程において印加する電圧パルスの例を示
す図である。
FIG. 5 is a diagram illustrating an example of a voltage pulse applied in a correction step.

【図6】補正工程における各種雰囲気下での抵抗変化の
例を示す図である。
FIG. 6 is a diagram illustrating an example of a resistance change under various atmospheres in a correction process.

【図7】フォーミング波形の例を示す図である。FIG. 7 is a diagram illustrating an example of a forming waveform.

【図8】本発明の表面伝導型電子放出素子の測定評価系
の一例を示す概略的構成図である。
FIG. 8 is a schematic configuration diagram showing an example of a measurement evaluation system for a surface conduction electron-emitting device according to the present invention.

【図9】本発明の表面伝導型電子放出素子の放出電流−
素子電圧特性(I−V特性)を示す図である。
FIG. 9 shows an emission current of the surface conduction electron-emitting device of the present invention.
It is a figure which shows an element voltage characteristic (IV characteristic).

【図10】単純マトリクス配置の本発明の電子源の概略
的構成図である。
FIG. 10 is a schematic configuration diagram of an electron source of the present invention in a simple matrix arrangement.

【図11】単純マトリクス配置の電子源を用いた本発明
の画像形成装置に用いる表示パネルの概略的構成図であ
FIG. 11 is a schematic configuration diagram of a display panel used in the image forming apparatus of the present invention using an electron source having a simple matrix arrangement.

【図12】図11の表示パネルにおける蛍光膜を示す図
である。
FIG. 12 is a diagram showing a fluorescent film in the display panel of FIG.

【図13】図11の表示パネルを駆動する駆動回路の一
例を示す図である。
13 is a diagram illustrating an example of a drive circuit that drives the display panel of FIG.

【図14】梯型配置の電子源の概略的平面図である。FIG. 14 is a schematic plan view of a trapezoidal arrangement of electron sources.

【図15】梯型配置の電子源を用いた本発明の画像形成
装置に用いる表示パネルの概略的構成図である。
FIG. 15 is a schematic configuration diagram of a display panel used in the image forming apparatus of the present invention using a trapezoidal arrangement of electron sources.

【図16】実施例1における電子源を示す概略的平面図
である。
FIG. 16 is a schematic plan view showing an electron source according to the first embodiment.

【図17】実施例2における電子源を示す概略的平面図
である。
FIG. 17 is a schematic plan view showing an electron source according to a second embodiment.

【図18】図17におけるA−A’断面図である。18 is a sectional view taken along line A-A 'in FIG.

【図19】実施例2における電子源の製造手順を示す図
である。
FIG. 19 is a diagram illustrating a procedure for manufacturing the electron source according to the second embodiment.

【図20】実施例2における電子源の製造手順を示す図
である。
FIG. 20 is a diagram illustrating a procedure for manufacturing an electron source according to the second embodiment.

【図21】実施例3における画像形成装置を示すブロッ
ク図である。
FIG. 21 is a block diagram illustrating an image forming apparatus according to a third embodiment.

【符号の説明】[Explanation of symbols]

1 基体 2 電子放出部 3 薄膜 4,5 素子電極 21 段差形成部材 40,41 パルス印加装置 42 真空装置 43 真空排気管 44 ガス導入管 50 素子電流Ifを測定するための電流計 51 電源 52 放出電流Ieを測定するための電流計 53 高圧電源 54 アノード電極 55 真空装置 56 排気ポンプ 102 X方向配線(下配線) 103 Y方向配線(上配線) 104 表面伝導型電子放出素子 105 結線 111 リアプレート 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェースプレート 118 外囲器 121 黒色導伝材 122 蛍光体 151 層間絶縁層 152 コンタクトホール 153 Cr層 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 301 表示パネル 302 グリッド電極 303 開口 304 共通配線 16100 ディスプレイパネル 16101 駆動回路 16102 ディスプレイコントローラ 16103 マルチプレクサ 16104 デコーダ 16105 入出力インターフェース回路 16106 CPU 16107 画像生成回路 16108 画像メモリーインターフェース回路 16109 画像メモリーインターフェース回路 16110 画像メモリーインターフェース回路 16111 画像入力インターフェース回路 16112 TV信号受信回路 16113 TV信号受信回路 16114 入力部 DESCRIPTION OF SYMBOLS 1 Substrate 2 Electron emission part 3 Thin film 4, 5 element electrode 21 Step forming member 40, 41 Pulse applying device 42 Vacuum device 43 Vacuum exhaust pipe 44 Gas introduction pipe 50 Ammeter 51 for measuring element current If 51 Power supply 52 Emission current Ammeter for measuring Ie 53 High voltage power supply 54 Anode electrode 55 Vacuum device 56 Exhaust pump 102 X-direction wiring (lower wiring) 103 Y-direction wiring (upper wiring) 104 Surface conduction electron-emitting device 105 connection 111 rear plate 112 support Frame 113 Glass substrate 114 Fluorescent film 115 Metal back 116 Face plate 118 Enclosure 121 Black conductive material 122 Phosphor 151 Interlayer insulating layer 152 Contact hole 153 Cr layer 201 Display panel 202 Scanning circuit 203 Control circuit 204 Shift register 205 Line memory06 Synchronous signal separation circuit 207 Modulation signal generator 301 Display panel 302 Grid electrode 303 Opening 304 Common wiring 16100 Display panel 16101 Drive circuit 16102 Display controller 16103 Multiplexer 16104 Decoder 16105 Input / output interface circuit 16106 CPU 16107 Image generation circuit 16108 Image memory interface circuit 16109 Image memory interface circuit 16110 Image memory interface circuit 16111 Image input interface circuit 16112 TV signal receiving circuit 16113 TV signal receiving circuit 16114 Input section

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山野辺 正人 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 平8−96700(JP,A) 特開 平6−12997(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01J 1/30 H01J 9/02 H01J 31/12 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Masato Yamanobe 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (56) References JP-A-8-96700 (JP, A) JP-A-6 −12997 (JP, A) (58) Field surveyed (Int. Cl. 6 , DB name) H01J 1/30 H01J 9/02 H01J 31/12

Claims (23)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に設けられた一対の素子電極間を
連絡する導電性薄膜に電子放出部を有する電子放出素子
の製造方法において、 基板上に素子電極を形成すると共に、素子電極間を連絡
する導電性薄膜を形成する工程と、導電性薄膜の抵抗値を測定する工程と、 導電性薄膜の抵抗値の測定結果に基づいて 導電性薄膜を
酸化又は還元することで当該導電性薄膜の抵抗値を調整
る工程と、 電性薄膜に電子放出部を形成するフォーミング工程と
を有することを特徴とする電子放出素子の製造方法。
1. A method of manufacturing an electron-emitting device having an electron-emitting portion in a conductive thin film communicating between a pair of device electrodes provided on a substrate, comprising: forming an element electrode on a substrate; A step of forming a conductive thin film to contact, a step of measuring the resistance value of the conductive thin film, and oxidizing or reducing the conductive thin film based on the measurement result of the resistance value of the conductive thin film. and the resistance value as engineering tO aDJUST <br/>, method of manufacturing an electron-emitting device; and a forming step of forming the electron emitting portion on a conductive thin film.
【請求項2】 導電性薄膜の酸化又は還元が、酸化又は
還元雰囲気中での通電により行われることを特徴とする
請求項1の電子放出素子の製造方法。
2. The method for manufacturing an electron-emitting device according to claim 1, wherein the oxidation or reduction of the conductive thin film is performed by energization in an oxidation or reduction atmosphere.
【請求項3】 通電が、導電性薄膜がフォーミングされ
電圧未満で行われることを特徴とする請求項2の電子
放出素子の製造方法。
Wherein energization, the conductive thin film is forming
3. The method according to claim 2, wherein the step is performed at a voltage lower than a predetermined voltage.
【請求項4】 導電性薄膜の酸化又は還元が、酸化又は
還元雰囲気中でのレーザー光照射により行われることを
特徴とする請求項1の電子放出素子の製造方法。
4. The method according to claim 1, wherein the oxidation or reduction of the conductive thin film is performed by irradiating a laser beam in an oxidation or reduction atmosphere.
【請求項5】 導電性薄膜の一部を酸化又は還元するこ
とを特徴とする請求項1ないし4いずれかの電子放出素
子の製造方法。
5. The method according to claim 1, wherein a part of the conductive thin film is oxidized or reduced.
【請求項6】 フォーミング工程の後に、フォーミング
工程より高い真空度下で電子放出素子に電圧を印加する
安定化工程を有することを特徴とする請求項1ないし5
いずれかの電子放出素子の製造方法。
6. The method according to claim 1, further comprising, after the forming step, a stabilizing step of applying a voltage to the electron-emitting device under a higher degree of vacuum than the forming step.
A method for manufacturing any one of the electron-emitting devices.
【請求項7】 フォーミング工程の後に、有機物質の存
在下で電子放出素子に電圧を印加する活性化工程を有す
ることを特徴とする請求項1ないし5いずれかの電子放
出素子の製造方法。
7. The method according to claim 1, further comprising, after the forming step, an activation step of applying a voltage to the electron-emitting device in the presence of the organic substance.
【請求項8】 活性化工程の後に、フォーミング工程及
び活性化工程より高い真空度下で電子放出素子に電圧を
印加する安定化工程を有することを特徴とする請求項7
の電子放出素子の製造方法。
8. The method according to claim 7, further comprising, after the activation step, a stabilizing step of applying a voltage to the electron-emitting device under a higher degree of vacuum than the forming step and the activation step.
The manufacturing method of the electron-emitting device of the above.
【請求項9】 請求項1ないし8いずれかの方法で製造
されたことを特徴とする電子放出素子。
9. An electron-emitting device manufactured by the method according to claim 1.
【請求項10】 素子電極が同一面上に形成された平面
型であることを特徴とする請求項9の電子放出素子。
10. The electron-emitting device according to claim 9, wherein the device electrodes are of a planar type formed on the same surface.
【請求項11】 一方の素子電極に隣接して設けられた
絶縁層上に他方の素子電極が位置し、該絶縁層の側面に
電子放出部を含む導電性薄膜が形成された垂直型である
ことを特徴とする請求項9の電子放出素子。
11. A position other element electrode on <br/> insulating layer provided adjacent to the device electrode of one conductive thin film including an electron emitting portion is formed on the side surface of the insulating layer 10. The electron-emitting device according to claim 9, wherein the electron-emitting device is of a vertical type.
【請求項12】 電子放出素子が表面伝導型電子放出素
子であることを特徴とする請求項1ないし11いずれか
の電子放出素子。
12. The electron-emitting device according to claim 1, wherein the electron-emitting device is a surface conduction electron-emitting device.
【請求項13】 一対の素子電極間を連絡する導電性薄
膜に電子放出部を有する電子放出素子を、基板上に複数
備える電子源の製造方法において、電子放出素子を請求
項1ないし8いずれかの方法で製造することを特徴とす
る電子源の製造方法。
13. A electron emission device having an electron emitting portion on a conductive thin film to contact between a pair of device electrodes, the method of manufacturing an electron source having a plurality on a substrate, wherein the electron-emitting devices
Item 10. A method for manufacturing an electron source, wherein the method is performed by any one of Items 1 to 8 .
【請求項14】 請求項13の方法で製造されたことを
特徴とする電子源。
14. The method according to claim 13, wherein
Characterized electron source.
【請求項15】 電子放出素子が、その素子電極が同一
面上に形成された平面型であることを特徴とする請求項
14の電子源。
15. An electron-emitting device having the same device electrode.
A flat type formed on a surface.
14 electron sources.
【請求項16】 電子放出素子が、一方の素子電極に隣
接して設けられた絶縁層上に他方の素子電極が位置し、
該絶縁層の側面に電子放出部を含む導電性薄膜が形成さ
れた垂直型であることを特徴とする請求項14の電子
源。
16. An electron-emitting device is adjacent to one device electrode.
The other element electrode is located on the insulating layer provided in contact with,
A conductive thin film including an electron emitting portion is formed on a side surface of the insulating layer.
15. The electron of claim 14, wherein the electron is a vertical type.
source.
【請求項17】 電子放出素子が表面伝導型電子放出素
子であることを特徴とする請求項14ないし16いずれ
かの電子源。
17. An electron-emitting device comprising : a surface-conduction electron-emitting device;
17. A child according to claim 14, wherein the child is a child.
That electron source.
【請求項18】 複数の電子放出素子を配列した素子列
を少なくとも1列以上有し、各電子放出素子を駆動する
ための配線がマトリクス配置されていることを特徴とす
る請求項14ないし17いずれかの電子源。
18. An element array in which a plurality of electron-emitting devices are arranged.
To drive each electron-emitting device.
Are arranged in a matrix.
The electron source according to any one of claims 14 to 17, wherein
【請求項19】 複数の電子放出素子を配列した素子列
を少なくとも1列以上有し、各電子放出素子を駆動する
ための配線がはしご状配置されていることを特徴とする
請求項14ないし17いずれかの電子源。
19. An element array in which a plurality of electron-emitting devices are arranged.
To drive each electron-emitting device.
Characterized by ladder-like wiring
An electron source according to any one of claims 14 to 17.
【請求項20】 請求項14ないし18いずれかの電子
源と、該電 子源からの電子線の照射により画像を形成す
る画像形成部材とを有することを特徴とする画像形成装
置。
20. An electron according to claim 14, wherein
A source, to form an image by irradiation of an electron beam from the electric child source
Image forming apparatus having an image forming member
Place.
【請求項21】 請求項14ないし19いずれかの電子
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを有することを特徴
とする画像形成装置。
21. An electron according to claim 14, wherein
A source and an electron beam emitted from the electron source according to an information signal.
Modulating means for irradiating an electron beam from the electron source.
And an image forming member for forming an image.
Image forming apparatus.
【請求項22】 請求項14ないし18いずれかの電子
源と、該電子源からの電子線の照射により画像を形成す
る画像形成部材とを組み合わせることを特徴とする画像
形成装置の製造方法。
22. An electron according to claim 14, wherein
Forming an image by irradiating an electron beam from the electron source.
Image characterized by combining with an image forming member
Manufacturing method of forming apparatus.
【請求項23】 請求項14ないし19いずれかの電子
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを組み合わせること
を特徴とする画像形成装置の製造方法。
23. An electron according to claim 14, wherein
A source and an electron beam emitted from the electron source according to an information signal.
Modulating means for irradiating an electron beam from the electron source.
Combine with an image forming member that forms more images
A method for manufacturing an image forming apparatus, comprising:
JP31941794A 1994-11-30 1994-11-30 Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof Expired - Fee Related JP2946181B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31941794A JP2946181B2 (en) 1994-11-30 1994-11-30 Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31941794A JP2946181B2 (en) 1994-11-30 1994-11-30 Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH08162010A JPH08162010A (en) 1996-06-21
JP2946181B2 true JP2946181B2 (en) 1999-09-06

Family

ID=18109966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31941794A Expired - Fee Related JP2946181B2 (en) 1994-11-30 1994-11-30 Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2946181B2 (en)

Also Published As

Publication number Publication date
JPH08162010A (en) 1996-06-21

Similar Documents

Publication Publication Date Title
JP3072825B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3062987B2 (en) Manufacturing method of electron source and image forming apparatus
JP3305143B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2903291B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2946181B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2884477B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP2909702B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP3287699B2 (en) Electron beam device and image forming device
JP3185082B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same
JP2932240B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3320245B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2961494B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same
JP2854532B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP3220921B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2850104B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP3087008B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2976175B2 (en) Electron emitting element, electron source, manufacturing method thereof, and image forming apparatus using the electron source
JP2866307B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2866312B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2961498B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JPH08329829A (en) Surface conduction type electron emitting element, electron source using the same, image forming device, and their method of manufacture
JPH08162015A (en) Surface conductive electron emission element, electron source, image forming device and manufacture
JP2946180B2 (en) Electron emission device, image forming apparatus using the same, and manufacturing and driving methods thereof
JP2946177B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same
JP2909706B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990511

LAPS Cancellation because of no payment of annual fees