JPH0845420A - Electron emission element, electron source, image forming device and their manufacture - Google Patents

Electron emission element, electron source, image forming device and their manufacture

Info

Publication number
JPH0845420A
JPH0845420A JP19714694A JP19714694A JPH0845420A JP H0845420 A JPH0845420 A JP H0845420A JP 19714694 A JP19714694 A JP 19714694A JP 19714694 A JP19714694 A JP 19714694A JP H0845420 A JPH0845420 A JP H0845420A
Authority
JP
Japan
Prior art keywords
electron
thin film
image
organic metal
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19714694A
Other languages
Japanese (ja)
Other versions
JP3220921B2 (en
Inventor
Koichiro Nakanishi
宏一郎 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP19714694A priority Critical patent/JP3220921B2/en
Publication of JPH0845420A publication Critical patent/JPH0845420A/en
Application granted granted Critical
Publication of JP3220921B2 publication Critical patent/JP3220921B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PURPOSE:To prevent a substrate fracture, and provide an image display device using a good electron emission element by thermally treating an organic metal thin film at temperature equal to or above a level for forming a metallic oxide out of organic metal. CONSTITUTION:After a substrate 1 is sufficiently washed by use of a detergent, distilled water and an organic solvent, an element electrode material is stacked using the vapor deposition method, the sputter method or the like. Then, element electrodes 4 and 5 are formed on the substrate 1, using the photo-lithograph technology. Thereafter, organic metal solution is applied to the substrate 1 with the electrodes 4 and 5 laid and shelved, thereby communicating the electrodes 4 and 5 to each other and forming an organic metal thin film. Also, heating temperature at a plurality of coating and heating processes for the organic metal solution is set at a level equal to or higher than the melting temperature of organic metal, but equal to or lower than the thermal decomposition temperature. The organic metal thin film is thereby formed. This thin film is further heated and baked at temperature equal to or above the thermal decomposition temperature for the organic metal, thereby forming a metallic or metallic oxide thin film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、表面伝導型電子放出素
子、該表面伝導型電子放出素子を複数用いた電子源、そ
れを用いた表示装置や露光装置等の画像形成装置、更に
はこれらの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface conduction electron-emitting device, an electron source using a plurality of the surface conduction electron-emitting devices, an image forming apparatus such as a display device or an exposure device using the electron source, and further these. Manufacturing method.

【0002】[0002]

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。
2. Description of the Related Art A surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current is passed through a conductive thin film formed on an insulating substrate in parallel with the film surface.

【0003】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に電
圧を印加通電することで通常行われ、導電性薄膜を局所
的に破壊、変形もしくは変質させて構造を変化させ、電
気的に高抵抗な状態の電子放出部を形成する処理であ
る。電子放出は、上記電子放出部が形成された導電性薄
膜に電圧を印加して電流を流すことにより、電子放出部
に発生した亀裂付近から行われる。
As a typical example of the structure of the surface conduction electron-emitting device, a conductive thin film such as a metal oxide which connects between a pair of device electrodes provided on an insulating substrate is referred to as forming in advance. The thing which formed the electron emission part by the electricity supply process is mentioned. Forming is usually performed by applying a voltage to both ends of the conductive thin film, and the structure is changed by locally destroying, deforming or degrading the conductive thin film, and the electron emitting portion in an electrically high resistance state is formed. Is a process for forming. The electron emission is performed from the vicinity of the crack generated in the electron emitting portion by applying a voltage to the conductive thin film in which the electron emitting portion is formed and flowing a current.

【0004】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。
Since the surface conduction electron-emitting device has a simple structure and is easy to manufacture, it has an advantage that a large number of arrays can be formed over a large area. Therefore, various applications for utilizing this feature are being researched. For example, it can be used for an image forming apparatus such as a display device.

【0005】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げ
られる(特開平1−31332号公報、同1−2837
49号公報、同1−257552号公報)。また、特に
表示装置においては、液晶を用いた表示装置と同様の平
板型表示装置とすることが可能で、しかもバックライト
が不要な自発光型の表示装置として、表面伝導型電子放
出素子を多数配置した電子源と、この電子源からの電子
線の照射により可視光を発光する蛍光体とを組み合わせ
た表示装置が提案されている(アメリカ特許第5066
883号明細書)。
Conventionally, as an example in which a large number of surface conduction electron-emitting devices are formed in an array, surface conduction electron-emitting devices are arranged in parallel and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. An electron source in which a large number of rows connected by (also called common wiring) are arranged (also called a ladder arrangement) is disclosed (Japanese Patent Laid-Open Nos. 1-33132 and 1-2837).
No. 49, No. 1-275552). Further, particularly in the case of a display device, a large number of surface conduction electron-emitting devices can be used as a self-luminous display device that can be a flat panel display device similar to a display device using liquid crystal and does not require a backlight. A display device has been proposed in which an arranged electron source is combined with a phosphor that emits visible light when irradiated with an electron beam from the electron source (US Pat. No. 5,066,506).
883).

【0006】上記表面伝導型電子放出素子を利用した表
示装置において、高品位、高精細な画像を大画面で得る
ためには、表面伝導型電子放出素子の行・列の数が夫々
数百〜数千となり、非常に多くの表面伝導型電子放出素
子を配列する必要がある。従って、各表面伝導型電子放
出素子の電気特性が均一で制御しやすいことが望まれ
る。例えば、表面伝導型電子放出素子を多数配置した電
子源を駆動する場合、複数の表面伝導型電子放出素子に
共通の電圧を印加すると共にその電圧を変化させたり、
印加電圧は一定で電圧のパルス幅を変化させることで輝
度変調をかけることが行われており、各表面伝導型電子
放出素子について印加電圧の変化やパルス幅の変化によ
る放出電流の均一な変化が各表面伝導型電子放出素子に
ついて得やすいことが望まれる。
In order to obtain a high-quality, high-definition image on a large screen in a display device using the surface-conduction type electron-emitting devices, the number of rows and columns of the surface-conduction type electron-emitting devices is several hundreds, respectively. It is necessary to arrange a large number of surface conduction electron-emitting devices, which is several thousand. Therefore, it is desired that the electric characteristics of each surface conduction electron-emitting device be uniform and easy to control. For example, when driving an electron source in which a large number of surface conduction electron-emitting devices are arranged, a common voltage is applied to a plurality of surface conduction electron-emitting devices and the voltage is changed,
Luminance modulation is performed by changing the pulse width of the voltage while the applied voltage is constant.For each surface conduction electron-emitting device, there is a uniform change in the emission current due to changes in the applied voltage and changes in the pulse width. It is desired to be easy to obtain for each surface conduction electron-emitting device.

【0007】[0007]

【発明が解決しようとする課題】表面伝導型電子放出素
子において、導電性薄膜の状態が電子放出部を形成する
フォーミング工程を左右し、最終的に表面伝導型電子放
出素子の電子放出特性を決定する。該導電性薄膜の形成
方法としては、工程の簡便さと大面積の作製が容易なこ
とから、有機金属溶液を塗布して有機金属薄膜を形成
し、該薄膜を300℃以上に加熱焼成して金属酸化物薄
膜とする手段が一般的である。該有機金属としては、熱
分解して金属酸化物を形成する工程において、融解する
ものが均一性の点において好ましく、このような性質を
有するものとして例えばアミノ基を配位子として有する
有機金属錯体などがあるが、このような基を有する有機
金属は同時に昇華性をも有している。従って、塗布・焼
成工程において昇華し、1回の塗布・焼成工程では極め
て薄い膜しか得られず、該工程を複数回繰り返して所望
の厚さを得ていた。その結果、基板には複数回に亙って
焼成工程が加えられるため、基板を室温まで冷却する工
程において熱ひずみにより基板を破損する場合がある、
という問題を有していた。
In the surface conduction electron-emitting device, the state of the conductive thin film influences the forming process for forming the electron emission portion, and finally determines the electron emission characteristics of the surface conduction electron emission device. To do. As a method for forming the conductive thin film, an organometallic solution is applied to form an organometallic thin film because the process is simple and a large area can be easily produced. Means for forming an oxide thin film is generally used. As the organic metal, one that melts in the step of thermally decomposing to form a metal oxide is preferable from the viewpoint of homogeneity, and as such a metal, for example, an organometallic complex having an amino group as a ligand. However, the organic metal having such a group also has sublimability at the same time. Therefore, sublimation occurs in the coating / baking step and only an extremely thin film can be obtained in one coating / baking step, and this step is repeated a plurality of times to obtain a desired thickness. As a result, since the substrate is subjected to the baking process multiple times, the substrate may be damaged by thermal strain in the process of cooling the substrate to room temperature.
Had a problem.

【0008】本発明の目的は、上記問題を解決し、導電
性薄膜形成工程における基板の破損を防止し、良好な表
面伝導型電子放出素子、及び該表面伝導型電子放出素子
を用いた画像表示装置を提供することにある。
An object of the present invention is to solve the above problems, prevent damage to the substrate in the step of forming a conductive thin film, and provide a good surface conduction electron-emitting device, and an image display using the surface conduction electron-emitting device. To provide a device.

【0009】[0009]

【課題を解決するための手段及び作用】請求項1及び2
の発明は、表面伝導型電子放出素子の製造方法であり、
導電性薄膜の形成工程が、有機金属溶液を塗布して該有
機金属の融解温度以上熱分解温度未満の温度で熱処理す
る操作を複数回行ない有機金属薄膜を形成する工程と、
該有機金属から金属酸化物が形成される温度以上で上記
有機金属薄膜を熱処理する工程からなることを特徴とす
るものである。
Means and Actions for Solving the Problems Claims 1 and 2
Is a method of manufacturing a surface conduction electron-emitting device,
A step of forming a conductive thin film, a step of forming an organic metal thin film by performing an operation of applying an organic metal solution and performing heat treatment at a temperature not lower than a melting temperature and lower than a thermal decomposition temperature of the organic metal,
It is characterized by comprising the step of heat-treating the organic metal thin film at a temperature not lower than the temperature at which a metal oxide is formed from the organic metal.

【0010】請求項3〜5の発明は、上記製造方法で製
造されたことを特徴とする表面伝導型電子放出素子、請
求項6及び7の発明は、該表面伝導型電子放出素子を複
数用いたことを特徴とする電子源、更に、請求項8及び
9の発明は該電子源を用いたことを特徴とする画像形成
装置である。
The inventions according to claims 3 to 5 are surface conduction electron-emitting devices manufactured by the above manufacturing method, and the inventions according to claims 6 and 7 use a plurality of the surface conduction electron-emitting devices. According to another aspect of the present invention, there is provided an image forming apparatus using the electron source.

【0011】請求項10の発明は、上記電子源の製造方
法であり、請求項11及び12の発明は、上記画像形成
装置の製造方法である。
A tenth aspect of the present invention is a method of manufacturing the electron source, and a tenth aspect of the invention is a method of manufacturing the image forming apparatus.

【0012】各発明の構成及び作用を以下に更に説明す
る。
The structure and operation of each invention will be further described below.

【0013】表面伝導型電子放出素子には平面型と垂直
型があり、本発明についてはいずれの表面伝導型電子放
出素子でも用いることができる。まず、平面型表面伝導
型電子放出素子の基本的な構成について説明する。
The surface conduction electron-emitting device is classified into a flat type and a vertical type, and any surface conduction electron-emitting device can be used in the present invention. First, the basic structure of the planar surface conduction electron-emitting device will be described.

【0014】図1(a)、(b)は、平面型表面伝導型
電子放出素子の基本的な構成を示す図である。
FIGS. 1A and 1B are views showing the basic structure of a flat surface conduction electron-emitting device.

【0015】図1において1は基板、2は電子放出部、
3は導電性薄膜、4と5は素子電極である。
In FIG. 1, 1 is a substrate, 2 is an electron emitting portion,
Reference numeral 3 is a conductive thin film, and 4 and 5 are device electrodes.

【0016】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。
The substrate 1 is, for example, quartz glass or Na.
Examples thereof include glass having a reduced content of impurities such as blue glass, soda lime glass, a laminated body obtained by laminating SiO 2 on soda lime glass by a sputtering method, and ceramics such as alumina.

【0017】対向する素子電極4,5の材料としては、
一般的導体材料が用いられ、例えばNi、Cr、Au、
Mo、W、Pt、Ti、Al、Cu、Pd等の金属ある
いは合金及びPd、Ag、Au、RuO2 、Pd−Ag
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、In23 −SnO2 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。
The material of the opposing device electrodes 4 and 5 is as follows.
Common conductor materials are used, such as Ni, Cr, Au,
Metals or alloys such as Mo, W, Pt, Ti, Al, Cu, Pd and Pd, Ag, Au, RuO 2 , Pd-Ag
A printed conductor composed of a metal or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor conductor material such as polysilicon are appropriately selected.

【0018】素子電極間隔L、素子電極長さW、導電性
薄膜3の形状等は、応用される形態等によって設計され
る。
The element electrode interval L, the element electrode length W, the shape of the conductive thin film 3 and the like are designed according to the applied form.

【0019】素子電極間隔Lは、数百Å〜数百μmであ
ることが好ましく、より好ましくは、素子電極4,5間
に印加する電圧と電子放出し得る電界強度等により、数
μm〜数十μmである。
The device electrode spacing L is preferably several hundred Å to several hundred μm, more preferably several μm to several depending on the voltage applied between the device electrodes 4 and 5 and the electric field strength capable of emitting electrons. It is 10 μm.

【0020】素子電極長さWは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数μm〜数百μmであ
り、また素子電極厚dは、数百Å〜数μmである。
The device electrode length W is preferably several μm to several hundreds μm, and the device electrode thickness d is several hundred Å to several μm, considering the resistance value of the electrodes and electron emission characteristics.

【0021】尚、図1に示される表面伝導型電子放出素
子は、基板1上に、素子電極4,5、導電性薄膜3の順
に積層されたものとなっているが、基板1上に、導電性
薄膜3、素子電極4,5の順に積層したものとしてもよ
い。
In the surface conduction electron-emitting device shown in FIG. 1, the device electrodes 4, 5 and the conductive thin film 3 are laminated on the substrate 1 in this order. The conductive thin film 3 and the device electrodes 4 and 5 may be laminated in this order.

【0022】導電性薄膜3は、良好な電子放出特性を得
るためには、微粒子で構成された微粒子膜であることが
特に好ましく、その膜厚は、素子電極4,5へのステッ
プカバレージ、素子電極4,5間の抵抗値及び後述する
フォーミング条件等によって適宜選択される。この導電
性薄膜3の膜厚は、好ましくは数Å〜数千Åで、特に好
ましくは10Å〜500Åであり、その抵抗値は、10
3 〜107 Ω/□のシート抵抗値である。
In order to obtain good electron emission characteristics, the conductive thin film 3 is particularly preferably a fine particle film composed of fine particles, and the thickness of the conductive thin film 3 depends on the step coverage to the device electrodes 4 and 5 and the device. It is appropriately selected depending on the resistance value between the electrodes 4 and 5 and the forming conditions described later. The thickness of the conductive thin film 3 is preferably several Å to several thousand Å, particularly preferably 10 Å to 500 Å, and its resistance value is 10
The sheet resistance value is 3 to 10 7 Ω / □.

【0023】導電性薄膜3を構成する材料としては、例
えばPd、Ru、Ag、Ti、In、Cu、Cr、F
e、Zn、Sn、Ta、W、Pb等の金属、PdO、S
nO2、In23 、PbO、Sb23 等の酸化物、
HfB2 、ZrB2 、LaB6、CeB6 、YB4 、G
dB4 等の硼化物、TiC、ZrC、HfC、TaC、
SiC、WC等の炭化物、TiN、ZrN、HfN等の
窒化物、Si、Ge等の半導体、カーボン等が挙げら
れ、中でもPdOが好ましく用いられる。
As the material forming the conductive thin film 3, for example, Pd, Ru, Ag, Ti, In, Cu, Cr, F
e, Zn, Sn, Ta, W, Pb and other metals, PdO, S
oxides such as nO 2 , In 2 O 3 , PbO and Sb 2 O 3 ;
HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , G
Borides such as dB 4 , TiC, ZrC, HfC, TaC,
Carbides such as SiC and WC, nitrides such as TiN, ZrN, and HfN, semiconductors such as Si and Ge, carbon, and the like can be given. Among them, PdO is preferably used.

【0024】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜をさす。微
粒子膜である場合、微粒子の粒径は、数Å〜数千Åであ
ることが好ましく、特に好ましくは10Å〜200Åで
ある。
The fine particle film is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state where the fine particles are dispersed and arranged but also in a state where the fine particles are adjacent to each other or overlap each other (island shape). Including). In the case of a fine particle film, the particle diameter of the fine particles is preferably several Å to several thousand Å, particularly preferably 10 Å to 200 Å.

【0025】電子放出部2には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部2及び亀裂自体は、導電性薄膜3の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部2の位置及び形状
は図1に示されるような位置及び形状に特定されるもの
ではない。
The electron emitting portion 2 has a crack, and the electron is emitted from the vicinity of this crack. The electron emitting portion 2 including the crack and the crack itself are formed depending on the film thickness of the conductive thin film 3, the film quality, the material, the forming conditions described later, and the like. Therefore, the position and shape of the electron emitting portion 2 are not limited to the position and shape as shown in FIG.

【0026】亀裂は、数Å〜数百Åの粒径の導電性微粒
子を有することもある。この導電性微粒子は、導電性薄
膜3を構成する材料の元素の一部、あるいは総てと同様
のものである。また、亀裂を含む電子放出部2及びその
近傍の導電性薄膜3は炭素及び炭素化合物を有すること
もある。
The crack may have conductive fine particles having a particle diameter of several Å to several hundred Å. The conductive fine particles are the same as some or all of the elements of the material forming the conductive thin film 3. Further, the electron emitting portion 2 including a crack and the conductive thin film 3 in the vicinity thereof may contain carbon and a carbon compound.

【0027】次に、垂直型表面伝導型電子放出素子の基
本的な構成について説明する。
Next, the basic structure of the vertical surface conduction electron-emitting device will be described.

【0028】図2は、垂直型表面伝導型電子放出素子の
基本的な構成を示す図で、図中21は段差形成部材で、
その他図1と同じ符号は同じ部材を示すものである。
FIG. 2 is a view showing the basic structure of a vertical surface conduction electron-emitting device, in which 21 is a step forming member,
Other reference numerals that are the same as those in FIG. 1 indicate the same members.

【0029】基板1、電子放出部2、導電性薄膜3及び
素子電極4,5は、前述した平面型表面伝導型電子放出
素子と同様の材料で構成されたものである。
The substrate 1, the electron emitting portion 2, the conductive thin film 3 and the device electrodes 4 and 5 are made of the same material as that of the above-mentioned plane type surface conduction electron emitting device.

【0030】段差形成部材21は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたSiO2 等の絶縁性
材料で構成されたものである。この段差形成部材21の
膜厚は、先に述べた平面型表面伝導型電子放出素子の素
子電極間隔L(図1参照)に対応するもので、段差形成
部材21の作成法や素子電極4,5間に印加する電圧と
電子放出し得る電界強度により設定されるが、好ましく
は数百Å〜数十μmであり、特に好ましくは数百Å〜数
μmである。
The step forming member 21 is formed by, for example, a vacuum vapor deposition method,
It is made of an insulating material such as SiO 2 attached by a printing method, a sputtering method or the like. The film thickness of the step forming member 21 corresponds to the device electrode distance L (see FIG. 1) of the planar surface conduction electron-emitting device described above. It is set by the voltage applied between 5 and the electric field strength capable of emitting electrons, but is preferably several hundred Å to several tens of μm, and particularly preferably several hundred Å to several μm.

【0031】導電性薄膜3は、通常、素子電極4,5の
作成後に形成されるので、素子電極4,5の上に積層さ
れるが、導電性薄膜3の形成後に素子電極4,5を作成
し、導電性薄膜3の上に素子電極4,5が積層されるよ
うにすることも可能である。また、平面型表面伝導型電
子放出素子の説明においても述べたように、電子放出部
2の形成は、導電性薄膜3の膜厚、膜質、材料及び後述
するフォーミング条件等の製法に依存するので、その位
置及び形状は図2に示されるような位置及び形状に特定
されるものではない。
Since the conductive thin film 3 is usually formed after the device electrodes 4, 5 are formed, it is laminated on the device electrodes 4, 5, but after the conductive thin film 3 is formed, the device electrodes 4, 5 are formed. It is also possible to make it so that the device electrodes 4 and 5 are laminated on the conductive thin film 3. Further, as described in the description of the planar surface conduction electron-emitting device, the formation of the electron-emitting portion 2 depends on the film thickness of the conductive thin film 3, the film quality, the material, the forming conditions to be described later, and the like. The position and shape are not limited to the position and shape shown in FIG.

【0032】尚、以下の説明は、上述の平面型表面伝導
型電子放出素子と垂直型表面伝導型電子放出素子の内、
平面型を例にして説明するが、平面型表面伝導型電子放
出素子に代えて垂直型表面伝導型電子放出素子としても
よい。
The following description is based on the above-mentioned planar surface conduction electron-emitting device and vertical surface conduction electron-emitting device.
A plane type will be described as an example, but a vertical type surface conduction electron-emitting device may be used instead of the plane type surface conduction electron-emitting device.

【0033】表面伝導型電子放出素子の製法としては様
々な方法が考えられるが、その一例を図3に基づいて説
明する。尚、図3において図1と同じ符号は同じ部材を
示すものである。
Various methods can be considered as a method of manufacturing the surface conduction electron-emitting device, and one example thereof will be described with reference to FIG. In FIG. 3, the same reference numerals as those in FIG. 1 denote the same members.

【0034】1)基板1を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術により基板1の面上に素子電極4,5を形成する(図
3(a))。
1) After the substrate 1 is thoroughly washed with a detergent, pure water and an organic solvent, an element electrode material is deposited by a vacuum evaporation method, a sputtering method or the like, and then an element is formed on the surface of the substrate 1 by a photolithography technique. The electrodes 4 and 5 are formed (FIG. 3A).

【0035】2)素子電極4,5を設けた基板1上に有
機金属溶液を塗布して放置することにより、素子電極4
と素子電極5間を連絡して有機金属薄膜を形成する。本
発明においては、複数回行なわれる有機金属溶液の塗布
・加熱工程の加熱温度を、該有機金属の融解温度以上熱
分解温度以下に設定して行なって有機金属薄膜を形成
し、該有機金属薄膜を該有機金属の熱分解温度以上に加
熱焼成して金属或いは金属酸化物薄膜とする。
2) The element electrode 4 is formed by applying an organic metal solution on the substrate 1 on which the element electrodes 4 and 5 are provided and leaving it to stand.
And the device electrode 5 are connected to form an organometallic thin film. In the present invention, the organometallic thin film is formed by setting the heating temperature in the application / heating step of the organometallic solution performed a plurality of times to a temperature equal to or higher than the melting temperature of the organometallic and equal to or lower than the thermal decomposition temperature. Is baked at a temperature not lower than the thermal decomposition temperature of the organic metal to form a metal or metal oxide thin film.

【0036】本発明において有機金属溶液とは、例えば
パラジウム塩アルキルアミン錯体Pd2+[CH3CO
-2[(C372NCH32,酢酸パラジウム,を
酢酸メチル,酢酸エチル,酢酸ブチル等の酢酸エステル
系の有機溶媒を用いて適当な濃度(金属の重量%で〜1
wt%程度)になるように調合されたものや、プロピオ
ン酸パラジウムをプロピオン酸メチル,プロピオン酸エ
チル,プロピオン酸ブチルなどの有機溶媒を用いて適当
な濃度にしたものなどが挙げられる。
In the present invention, the organic metal solution is, for example, a palladium salt alkylamine complex Pd 2+ [CH 3 CO
O ] 2 [(C 3 H 7 ) 2 NCH 3 ] 2 , palladium acetate, using an acetic acid ester organic solvent such as methyl acetate, ethyl acetate, butyl acetate, etc. 1
(wt%) or a mixture of palladium propionate and an appropriate concentration using an organic solvent such as methyl propionate, ethyl propionate and butyl propionate.

【0037】前記した通り、昇華性を有する有機金属の
塗布・焼成により得られる金属酸化物膜は塗布・焼成を
複数回繰り返し、金属酸化物の膜を多層に重ねてゆくこ
とにより最終的に所望の膜厚を得ていた。しかしながら
本発明者は、所望の膜厚を得るためには1回毎に完全な
金属酸化物の膜を形成する必要はないことを発見し、本
発明を達成したのである。
As described above, the metal oxide film obtained by coating / baking an organic metal having sublimability is repeatedly applied / baked a plurality of times to finally obtain a desired metal oxide film by stacking the metal oxide films in multiple layers. Was obtained. However, the present inventor has found that it is not necessary to form a complete metal oxide film every time in order to obtain a desired film thickness, and has achieved the present invention.

【0038】図18を用いて詳しく説明する。図18は
本発明において用いられる有機金属材料として好ましい
有機パラジウム錯体の熱分析を示した図である。このよ
うな有機金属を加熱して行くと、図中aで示されている
ような吸熱ピークが観測される。これは有機金属の融解
の際に生じるピークである。更に加熱すると図中b,c
で示されるような発熱ピークが観測される。これらは有
機金属の熱分解に関連したピークである。従来、図中e
で示される温度、即ち有機金属の融解、熱分解が完全に
終了し、完全な金属酸化物の薄膜が得られる温度におい
て、全ての加熱工程を行なっていた。
This will be described in detail with reference to FIG. FIG. 18 is a diagram showing a thermal analysis of an organopalladium complex preferable as the organometallic material used in the present invention. When such an organic metal is heated, an endothermic peak as indicated by a in the figure is observed. This is a peak generated when the organic metal melts. When heated further, b, c in the figure
An exothermic peak as shown by is observed. These are the peaks associated with the thermal decomposition of organometallics. Conventionally, in the figure e
All heating steps were carried out at the temperature shown by (3), that is, the temperature at which melting and thermal decomposition of the organic metal were completely completed and a thin film of a complete metal oxide was obtained.

【0039】しかしながら、膜厚を調製するための塗布
後の加熱工程は図中dで示した融解温度以上であれば良
く、有機金属が完全に融解して基板上に均一に広がるま
で保持した後、基板を室温まで冷却すると均一な有機金
属の薄膜が得られる。ここで形成された有機金属の薄膜
は有機金属の溶媒(例えば酢酸ブチル)に対してわずか
な溶解度しか有しておらず、この有機金属膜の上に同じ
溶媒を用いた有機金属溶液を重ねて塗布し、有機金属膜
の状態で厚さを調製することが可能である。よって、本
発明において、1回毎の塗布・加熱工程の加熱温度は有
機金属の融解温度以上、熱分解温度以下の温度に設定さ
れる。
However, the heating process after coating for adjusting the film thickness may be higher than the melting temperature shown by d in the figure, and after holding until the organic metal is completely melted and spread uniformly on the substrate. When the substrate is cooled to room temperature, a uniform organic metal thin film can be obtained. The organic metal thin film formed here has only a slight solubility in an organic metal solvent (eg, butyl acetate), and an organic metal solution using the same solvent is layered on the organic metal film. It is possible to apply and adjust the thickness of the organic metal film. Therefore, in the present invention, the heating temperature in each coating / heating step is set to a temperature higher than the melting temperature of the organic metal and lower than the thermal decomposition temperature.

【0040】上記のようにして形成された有機金属膜
を、該有機金属から金属酸化物が形成される温度(図中
eで示される温度)で加熱処理することにより、所望の
金属酸化物薄膜が得られる。
The organic metal film formed as described above is heat-treated at a temperature at which a metal oxide is formed from the organic metal (a temperature indicated by e in the figure) to obtain a desired metal oxide thin film. Is obtained.

【0041】3)続いて、フォーミングと呼ばれる通電
処理を施す。素子電極4,5間に、不図示の電源より通
電すると、導電性薄膜3の部位に構造の変化した電子放
出部2が形成される(図3(c))。この通電処理によ
り導電性薄膜3を局所的に破壊、変形もしくは変質せし
め、構造の変化した部位が電子放出部3である。
3) Subsequently, an energization process called forming is performed. When power is supplied from a power source (not shown) between the device electrodes 4 and 5, the electron emitting portion 2 having a changed structure is formed at the site of the conductive thin film 3 (FIG. 3C). By this energization treatment, the electroconductive thin film 3 is locally destroyed, deformed or altered, and the electron emission portion 3 is a portion whose structure is changed.

【0042】フォーミングの電圧波形の例を図4に示
す。
FIG. 4 shows an example of the voltage waveform of forming.

【0043】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図4(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図4(b))とがあ
る。
The voltage waveform is particularly preferably a pulse waveform,
There are a case of continuously applying a voltage pulse whose pulse peak value is a constant voltage (FIG. 4A) and a case of applying a voltage pulse while increasing the pulse peak value (FIG. 4B).

【0044】まず、パルス波高値を定電圧とした場合に
ついて図4(a)で説明する。
First, the case where the pulse peak value is a constant voltage will be described with reference to FIG.

【0045】図4(a)におけるT1 及びT2 は電圧波
形のパルス幅とパルス間隔であり、例えば、T1 を1μ
sec〜10msec、T2 を10μsec〜100m
secとし、波高値(フォーミング時のピーク電圧)を
前述した表面伝導型電子放出素子の形態に応じて適宜選
択して、適当な真空度の真空雰囲気下で、数秒から数十
分印加する。尚、印加する電圧波形は、図示される三角
波に限定されるものではなく、矩形波等の所望の波形を
用いることができる。
In FIG. 4A, T 1 and T 2 are the pulse width and pulse interval of the voltage waveform, for example, T 1 is 1 μm.
sec to 10 msec, T 2 10 μsec to 100 m
csec, the peak value (peak voltage during forming) is appropriately selected according to the form of the surface conduction electron-emitting device described above, and is applied for several seconds to several tens of minutes in a vacuum atmosphere with an appropriate degree of vacuum. The voltage waveform to be applied is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave can be used.

【0046】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図4(b)で説明する。
Next, the case where the voltage pulse is applied while the pulse crest value is increased will be described with reference to FIG.

【0047】図4(b)におけるT1 及びT2 は図4
(a)と同様であり、波高値(フォーミング時のピーク
電圧)を、例えば0.1Vステップ程度ずつ増加させ、
図4(a)の説明と同様の適当な真空雰囲気下で印加す
る。
T 1 and T 2 in FIG. 4B are shown in FIG.
Similar to (a), the crest value (peak voltage during forming) is increased by, for example, about 0.1 V step,
Application is performed in an appropriate vacuum atmosphere similar to the description of FIG.

【0048】尚、パルス間隔T2 中に、導電性薄膜3
(図1及び図2参照)を局所的に破壊、変形もしくは変
質させない程度の電圧、例えば0.1V程度の電圧で素
子電流を測定して抵抗値を求め、例えば1MΩ以上の抵
抗を示した時にフォーミングを終了する。
During the pulse interval T 2 , the conductive thin film 3 is
(See FIGS. 1 and 2) The element current is measured at a voltage that does not locally destroy, deform, or alter the properties, for example, a voltage of about 0.1 V to obtain a resistance value, and for example, when a resistance of 1 MΩ or more is exhibited. Finish forming.

【0049】4)次に、フォーミング工程が終了した素
子に活性化工程を施すのが好ましい。
4) Next, it is preferable to perform an activation process on the element which has completed the forming process.

【0050】活性化工程とは、例えば10の-4〜10の
-5torr程度の真空度で、フォーミング工程での説明
と同様に、パルス波高値を定電圧としたパルスの印加を
繰り返す処理のことをいい、真空雰囲気中に存在する有
機物質から炭素及び炭素化合物を電子放出部2(図1及
び図2参照)に堆積させることで、素子電流、放出電流
の状態を著しく向上させることができる工程である。こ
の活性化工程は、例えば素子電流や放出電流を測定しな
がら行って、例えば放出電流が飽和した時点で終了する
ようにすれば効果的であるので好ましい。また、活性化
工程でのパルス波高値は、好ましくは駆動電圧の波高値
である。
The activation step is, for example, 10 −4 to 10
As with the description in the forming step, it refers to a process of repeating the application of pulses with a pulse peak value of a constant voltage at a vacuum degree of about -5 torr. It is possible to remove carbon and carbon compounds from organic substances present in a vacuum atmosphere. Is deposited on the electron emission portion 2 (see FIGS. 1 and 2), which is a process in which the states of the device current and the emission current can be significantly improved. It is effective to perform this activation step while measuring the device current and the emission current, for example, and to end it when the emission current is saturated, because it is effective. The pulse peak value in the activation step is preferably the peak value of the driving voltage.

【0051】尚、上記炭素及び炭素化合物とは、グラフ
ァイト(単結晶及び多結晶の双方を指す)、非晶質カー
ボン(非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す)である。また、その堆積膜厚は、好ま
しくは500Å以下、より好ましくは300Å以下であ
る。
The carbon and the carbon compound are graphite (both single crystal and polycrystal) and amorphous carbon (amorphous carbon and a mixture thereof with polycrystal graphite). The deposited film thickness is preferably 500 Å or less, more preferably 300 Å or less.

【0052】5)更に好ましくは、こうして作製した表
面伝導型電子放出素子を、フォーミング工程、活性化工
程での真空度より高い真空度の真空雰囲気にして動作駆
動する。また、より好ましくは、このより高い真空度の
真空雰囲気下で80℃〜150℃の加熱後、動作駆動す
る。
5) More preferably, the surface conduction electron-emitting device thus produced is operated and driven in a vacuum atmosphere having a vacuum degree higher than the vacuum degree in the forming step and the activation step. In addition, more preferably, operation is performed after heating at 80 ° C. to 150 ° C. in a vacuum atmosphere having a higher degree of vacuum.

【0053】尚、フォーミング工程、活性化処理した真
空度より高い真空度の真空雰囲気とは、例えば約10-6
以上の真空度を有する真空度であり、より好ましくは、
超高真空系であり、炭素及び炭素化合物が新たに堆積し
ない真空度である。
A vacuum atmosphere having a vacuum degree higher than the vacuum degree subjected to the forming process and activation treatment is, for example, about 10 −6.
It is a vacuum degree having the above vacuum degree, and more preferably,
It is an ultra-high vacuum system, and the degree of vacuum is such that carbon and carbon compounds are not newly deposited.

【0054】上記5)の工程によりこれ以上の炭素及び
炭素化合物の堆積が抑制され、素子電流及び放出電流が
安定する。
By the step 5), further deposition of carbon and carbon compounds is suppressed, and the device current and the emission current are stabilized.

【0055】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。
The basic characteristics of the surface conduction electron-emitting device thus obtained will be described below.

【0056】図5は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。
FIG. 5 is a schematic block diagram showing an example of a measurement / evaluation system for measuring the electron emission characteristics of the surface conduction electron-emitting device. First, this measurement / evaluation system will be described.

【0057】図5において、図1と同じ符号は同じ部材
を示す。また、51は素子に素子電圧Vf を印加するた
めの電源、50は素子電極4,5’間の導電性薄膜3を
流れる素子電流If を測定するための電流計、54は電
子放出部より放出される放出電流Ie を捕捉するための
アノード電極、53はアノード電極54に電圧を印加す
るための高圧電源、52は放出電流Ie を測定するため
の電流計、55は真空装置、56は排気ポンプである。
5, the same reference numerals as those in FIG. 1 indicate the same members. Further, 51 is a power supply for applying a device voltage V f to the device, 50 is an ammeter for measuring a device current I f flowing through the conductive thin film 3 between the device electrodes 4, 5 ′, and 54 is an electron emitting portion. An anode electrode for capturing the emitted emission current I e , 53 is a high voltage power source for applying a voltage to the anode electrode 54, 52 is an ammeter for measuring the emission current I e , 55 is a vacuum device, 56 is an exhaust pump.

【0058】表面伝導型電子放出素子及びアノード電極
54等は真空装置55内に設置され、この真空装置55
には不図示の真空系等の必要な機器が具備されていて、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。
The surface conduction electron-emitting device, the anode electrode 54 and the like are installed in a vacuum device 55.
Is equipped with necessary equipment such as a vacuum system (not shown),
The surface conduction electron-emitting device can be measured and evaluated under a desired vacuum.

【0059】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び表面伝導型電子放出素子の
基板1は、ヒーターにより200℃程度まで加熱できる
ようになっている。尚、この測定評価系は、後述するよ
うな表示パネル(図8における201参照)の組み立て
段階において、表示パネル及びその内部を真空装置55
及びその内部として構成することで、前述のフォーミン
グ工程、活性化工程及び後述するそれ以後の工程におけ
る側定評価及び処理に応用することができるものであ
る。
The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultra high vacuum system such as an ion pump.
The entire vacuum device 55 and the substrate 1 of the surface conduction electron-emitting device can be heated up to about 200 ° C. by a heater. It should be noted that this measurement / evaluation system uses a vacuum device 55 for the display panel and the inside thereof at the stage of assembling the display panel (see 201 in FIG. 8) as described later.
And, by being configured as the inside thereof, it can be applied to side evaluation and processing in the above-mentioned forming step, activation step and later steps to be described later.

【0060】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノード電極54の電圧を
1kV〜10kVとし、アノード電極54と表面伝導型
電子放出素子の距離Hを2〜8mmとして行った測定に
基づくものである。
The basic characteristics of the surface conduction electron-emitting device described below are that the voltage of the anode electrode 54 of the above measurement and evaluation system is 1 kV to 10 kV, and the distance H between the anode electrode 54 and the surface conduction electron-emitting device is 2 to 8 mm. It is based on the measurement performed as.

【0061】まず、放出電流Ie 及び素子電流If と、
素子電圧Vf との関係の典型的な例を図6に示す。尚、
図6において、放出電流Ie は素子電流If に比べて著
しく小さいので、任意単位で示されている。
First, the emission current I e and the device current I f ,
FIG. 6 shows a typical example of the relationship with the device voltage V f . still,
In FIG. 6, the emission current I e is markedly smaller than the device current I f, and therefore is shown in arbitrary units.

【0062】図6から明らかなように、表面伝導型電子
放出素子は、放出電流Ie に対する次の3つの特徴的特
性を有する。
As is apparent from FIG. 6, the surface conduction electron-emitting device has the following three characteristic characteristics with respect to the emission current I e .

【0063】まず第1に、表面伝導型電子放出素子はあ
る電圧(しきい値電圧と呼ぶ:図6中のVth)以上の素
子電圧Vf を印加すると急激に放出電流Ie が増加し、
一方しきい値電圧Vth以下では放出電流Ie が殆ど検出
されない。即ち、放出電流Ie に対する明確なしきい値
電圧Vthを持った非線形素子である。
First, in the surface conduction electron-emitting device, when a device voltage V f higher than a certain voltage (called threshold voltage: V th in FIG. 6) is applied, the emission current I e rapidly increases. ,
On the other hand, at the threshold voltage V th or less, the emission current I e is hardly detected. That is, it is a non-linear element having a clear threshold voltage V th with respect to the emission current I e .

【0064】第2に、放出電流Ie が素子電圧Vf に対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ie は素子電圧Vf で制御できる。
Secondly, since the emission current I e has a characteristic of monotonically increasing with respect to the device voltage V f (referred to as MI characteristic), the emission current I e can be controlled by the device voltage V f .

【0065】第3に、アノード電極54(図5参照)に
捕捉される放出電荷は、素子電圧Vf を印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vf を印加する時間により制御できる。
Thirdly, the emitted charge trapped in the anode electrode 54 (see FIG. 5) depends on the time for applying the device voltage V f . That is, the amount of charges captured by the anode electrode 54 can be controlled by the time for which the device voltage V f is applied.

【0066】放出電流Ie が素子電圧Vf に対してMI
特性を有すると同時に、素子電流If も素子電圧Vf
対してMI特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図6の実線で示す特性で
ある。一方、図6に破線で示すように、素子電流If
素子電圧Vf に対して電圧制御型負性抵抗特性(VCN
R特性と呼ぶ)を示す場合もある。いずれの特性を示す
かは、表面伝導型電子放出素子の製法及び測定時の測定
条件等に依存する。但し、素子電流If が素子電圧Vf
に対してVCNR特性を有する表面伝導型電子放出素子
でも、放出電流Ie は素子電圧Vf に対してMI特性を
有する。
The emission current I e is MI with respect to the device voltage V f .
At the same time having a characteristic, it may have a MI characteristic with respect to the device current I f also the device voltage V f. An example of the characteristics of such a surface conduction electron-emitting device is the characteristics shown by the solid line in FIG. On the other hand, as indicated by a broken line in FIG. 6, the device current If is different from the device voltage Vf in the voltage-controlled negative resistance characteristic (VCN).
R characteristics). Which characteristic is exhibited depends on the manufacturing method of the surface conduction electron-emitting device and the measurement conditions at the time of measurement. However, the element current I f is equal to the element voltage V f
On the other hand, even in the surface conduction electron-emitting device having the VCNR characteristic, the emission current I e has the MI characteristic with respect to the device voltage V f .

【0067】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。
Next, the arrangement of the surface conduction electron-emitting devices in the electron source of the present invention will be described.

【0068】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、m本のX方向配線の上にn本のY方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に夫々X方向配線、Y方向配線
を接続した配置方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。
As a method of arranging the surface conduction electron-emitting devices in the electron source of the present invention, in addition to the ladder arrangement as described in the section of the prior art, there are n Ys on m X-directional wirings. There is an arrangement method in which directional wirings are provided via an interlayer insulating layer and an X-direction wiring and a Y-direction wiring are connected to a pair of device electrodes of a surface conduction electron-emitting device, respectively. This is hereinafter referred to as a simple matrix arrangement. First, this simple matrix arrangement will be described in detail.

【0069】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された表面伝導型電
子放出素子における放出電子は、しきい値電圧を超える
電圧では、対向する素子電極間に印加するパルス状電圧
の波高値とパルス幅で制御できる。一方、しきい値電圧
以下では殆ど電子は放出されない。従って、多数の表面
伝導型電子放出素子を配置した場合においても、個々の
素子に上記パルス状電圧を適宜印加すれば、入力信号に
応じて表面伝導型電子放出素子を選択し、その電子放出
量が制御でき、単純なマトリクス配線だけで個別の表面
伝導型電子放出素子を選択して独立に駆動可能となる。
According to the basic characteristics of the surface conduction electron-emitting device described above, the emitted electrons in the surface conduction electron-emitting device arranged in the simple matrix are generated between the opposing device electrodes at a voltage exceeding the threshold voltage. It can be controlled by the peak value and pulse width of the applied pulsed voltage. On the other hand, almost no electrons are emitted below the threshold voltage. Therefore, even when a large number of surface conduction electron-emitting devices are arranged, if the pulsed voltage is appropriately applied to each device, the surface conduction electron-emitting device is selected according to the input signal and the electron emission amount thereof is selected. Can be controlled, and individual surface conduction electron-emitting devices can be selected and driven independently by simple matrix wiring.

【0070】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図7に基づいて更
に説明する。
The simple matrix arrangement is based on such a principle, and the structure of the electron source having the simple matrix arrangement, which is an example of the electron source of the present invention, will be further described with reference to FIG.

【0071】図7において基板1は既に説明したような
ガラス板等であり、この基板1上に配列された表面伝導
型電子放出素子104の個数及び形状は用途に応じて適
宜設定されるものである。
In FIG. 7, the substrate 1 is a glass plate or the like as already described, and the number and shape of the surface conduction electron-emitting devices 104 arranged on the substrate 1 are set appropriately according to the application. is there.

【0072】m本のX方向配線102は、夫々外部端子
x1,Dx2,……,Dxmを有するもので、基板1上に、
真空蒸着法、印刷法、スパッタ法等で形成した導電性金
属等である。また、多数の表面伝導型電子放出素子10
4にほぼ均等に電圧が供給されるように、材料、膜厚、
配線幅が設定されている。
The m wirings in the X direction 102 have external terminals D x1 , D x2 , ..., D xm , respectively.
It is a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. In addition, a large number of surface conduction electron-emitting devices 10
4 so that the voltage is supplied to the 4 substantially evenly, the material, the film thickness,
The wiring width is set.

【0073】n本のY方向配線103は、夫々外部端子
y1,Dy2,……,Dynを有するもので、X方向配線1
02と同様に作成される。
The n Y-direction wirings 103 have external terminals D y1 , D y2 , ..., D yn , respectively.
It is created in the same way as 02.

【0074】これらm本のX方向配線102とn本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
These m X-direction wirings 102 and n Y-wirings
An interlayer insulating layer (not shown) is provided between the directional wirings 103 and electrically separated to form a matrix wiring. In addition, both m and n are positive integers.

【0075】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。
The interlayer insulating layer (not shown) is SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-direction wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103.

【0076】更に、表面伝導型電子放出素子104の対
向する素子電極(不図示)が、m本のX方向配線102
と、n本のY方向配線103と、真空蒸着法、印刷法、
スパッタ法等で形成された導電性金属等からなる結線1
05によって電気的に接続されているものである。
Furthermore, the opposing device electrodes (not shown) of the surface conduction electron-emitting device 104 are m number of X-direction wirings 102.
, N Y-direction wirings 103, a vacuum deposition method, a printing method,
Connection 1 made of a conductive metal or the like formed by a sputtering method or the like
05 are electrically connected.

【0077】ここで、m本のX方向配線102と、n本
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、表面伝導型電子放出素子104
は、基板1あるいは不図示の層間絶縁層上どちらに形成
してもよい。
Here, even if some or all of the constituent elements of the m X-direction wirings 102, the n Y-direction wirings 103, the connection lines 105, and the opposing element electrodes are the same, Further, they may be different from each other, and are appropriately selected from the above-mentioned material of the element electrode and the like. Wirings to these element electrodes may be collectively referred to as element electrodes when the same material as the element electrodes is used. In addition, the surface conduction electron-emitting device 104
May be formed either on the substrate 1 or on an interlayer insulating layer (not shown).

【0078】また、詳しくは後述するが、前記X方向配
線102には、X方向に配列された表面伝導型電子放出
素子104の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。
Further, as will be described later in detail, a scanning signal is applied to the X-direction wiring 102 in order to scan the rows of the surface conduction electron-emitting devices 104 arranged in the X-direction according to an input signal. A scanning signal applying means (not shown) is electrically connected.

【0079】一方、Y方向配線103には、Y方向に配
列された表面伝導型電子放出素子104の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号発生手段が電気的に接続されている。更
に、各表面伝導型電子放出素子104に印加される駆動
電圧は、当該表面伝導型電子放出素子104に印加され
る走査信号と変調信号の差電圧として供給されるもので
ある。
On the other hand, a modulation signal (not shown) is applied to the Y-direction wiring 103 in order to modulate each row of the surface conduction electron-emitting devices 104 arranged in the Y-direction according to an input signal. The signal generating means is electrically connected. Further, the drive voltage applied to each surface conduction electron-emitting device 104 is supplied as a difference voltage between the scanning signal and the modulation signal applied to the surface conduction electron-emitting device 104.

【0080】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図8〜図10を用いて説明する。尚、図8は表示パ
ネル201の基本構成図であり、図9は蛍光膜114を
示す図であり、図10は図8の表示パネル201で、N
TSC方式のテレビ信号に応じてテレビジョン表示を行
うための駆動回路の一例を示すブロック図である。
Next, an example of the image forming apparatus of the present invention using the electron source of the present invention having the above simple matrix arrangement will be described with reference to FIGS. Note that FIG. 8 is a basic configuration diagram of the display panel 201, FIG. 9 is a diagram showing the fluorescent film 114, and FIG. 10 is the display panel 201 of FIG.
It is a block diagram showing an example of a drive circuit for performing a television display according to a television signal of a TSC system.

【0081】図8において、1は上述のようにして表面
伝導型電子放出素子を配置した電子源の基板、111は
基板1を固定したリアプレート、116はガラス基板1
13の内面に蛍光膜114とメタルバック115等が形
成されたフェースプレート、112は支持枠であり、リ
アプレート111、支持枠112及びフェースプレート
116にフリットガラス等を塗布し、大気中あるいは窒
素中で、400〜500℃で10分以上焼成することで
封着して外囲器118を構成している。
In FIG. 8, 1 is a substrate of an electron source in which the surface conduction electron-emitting devices are arranged as described above, 111 is a rear plate to which the substrate 1 is fixed, and 116 is a glass substrate 1.
A face plate having a fluorescent film 114, a metal back 115 and the like formed on the inner surface of 13 and a support frame 112. Frit glass or the like is applied to the rear plate 111, the support frame 112, and the face plate 116, and the atmosphere or nitrogen is used. Then, the envelope 118 is configured by sealing by baking at 400 to 500 ° C. for 10 minutes or more.

【0082】図8において、2は図1における電子放出
部に相当する。102、103は、表面伝導型電子放出
素子104の一対の素子電極4,5と接続されたX方向
配線及びY方向配線で、夫々外部端子Dx1〜Dxm,Dy1
〜Dynを有している。
In FIG. 8, 2 corresponds to the electron emitting portion in FIG. Reference numerals 102 and 103 denote X-direction wiring and Y-direction wiring connected to the pair of device electrodes 4 and 5 of the surface conduction electron-emitting device 104, respectively, and are external terminals D x1 to D xm and D y1 respectively.
˜D yn .

【0083】外囲器118は、上述の如く、フェースー
プレート116、支持枠112、リアプレート111で
構成されている。しかし、リアプレート111は主に基
板1の強度を補強する目的で設けられるものであり、基
板1自体で十分な強度を持つ場合は別体のリアプレート
111は不要で、基板1に直接支持枠112を封着し、
フェースプレート116、支持枠112、基板1にて外
囲器118を構成してもよい。また、フェースプレート
116、リアプレート111の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器118とすることもでき
る。
The envelope 118 is composed of the face plate 116, the support frame 112 and the rear plate 111 as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1, and when the substrate 1 itself has sufficient strength, the separate rear plate 111 is not necessary, and the rear plate 111 is directly supported on the substrate 1. 112 is sealed,
The envelope 118 may be composed of the face plate 116, the support frame 112, and the substrate 1. Further, by further installing a support body (not shown) called a spacer between the face plate 116 and the rear plate 111, it is possible to form the envelope 118 having sufficient strength against atmospheric pressure.

【0084】蛍光膜114は、モノクロームの場合は蛍
光体122のみからなるが、カラーの蛍光膜114の場
合は、蛍光体122の配列により、ブラックストライプ
(図9(a))あるいはブラックマトリクス(図9
(b))等と呼ばれる黒色導伝材121と蛍光体122
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体122間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜114におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材121の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。
In the case of monochrome, the fluorescent film 114 is composed of only the phosphor 122, but in the case of the color fluorescent film 114, depending on the arrangement of the phosphors 122, a black stripe (FIG. 9A) or a black matrix (FIG. 9) is used. 9
(B)) Black conductive material 121 and phosphor 122, etc.
Composed of and. The purpose of providing the black stripes and the black matrix is to make the color mixture, etc., inconspicuous by making the coating portions between the phosphors 122 of the three primary colors necessary for color display black, and to reflect external light on the phosphor film 114. This is to suppress the decrease in contrast due to. As the material of the black conductive material 121, not only a commonly used material containing graphite as a main component, but also another material may be used as long as it is conductive and has little light transmission and reflection. it can.

【0085】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。
As a method of applying the phosphor 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.

【0086】また、図8に示されるように、蛍光膜11
4の内面側には通常メタルバック115が設けられる。
メタルバック115の目的は、蛍光体122(図9参
照)の発光のうち内面側への光をガラス基板113側へ
鏡面反射することにより輝度を向上すること、電子ビー
ム加速電圧を印加するための電極として作用すること、
外囲器118内で発生した負イオンの衝突によるダメー
ジからの蛍光体122の保護等である。メタルバック1
15は、蛍光膜114の作製後、蛍光膜114の内面側
表面の平滑化処理(通常フィルミングと呼ばれる)を行
い、その後Alを真空蒸着等で堆積することで作製でき
る。
Further, as shown in FIG.
A metal back 115 is usually provided on the inner surface side of 4.
The purpose of the metal back 115 is to improve the brightness by specularly reflecting the light to the inner surface side of the light emission of the phosphor 122 (see FIG. 9) to the glass substrate 113 side, and to apply an electron beam acceleration voltage. Acting as an electrode,
For example, protection of the phosphor 122 from damage due to collision of negative ions generated in the envelope 118. Metal back 1
15 can be manufactured by performing smoothing processing (usually called filming) on the inner surface of the fluorescent film 114 after manufacturing the fluorescent film 114, and then depositing Al by vacuum evaporation or the like.

【0087】フェースプレート116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
The face plate 116 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114.

【0088】前述の封着を行う際、カラーの場合は各色
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行なう
必要がある。
At the time of performing the above-mentioned sealing, in the case of a color, the phosphors 122 of the respective colors and the surface conduction electron-emitting device 104 must correspond to each other, so that it is necessary to perform sufficient alignment.

【0089】外囲器118内は、不図示の排気管を通
じ、1×10-7torr程度の真空度にされ、封止され
る。また、外囲器118の封止を行う直前あるいは封止
後に、ゲッター処理を行うこともある。これは、外囲器
118内の所定の位置に配置したゲッター(不図示)を
加熱し、蒸着膜を形成する処理である。ゲッターは通常
Ba等が主成分であり、該蒸着膜の吸着作用により、例
えば1×10-5〜1×10-7torrの真空度を維持す
るためのものである。
The inside of the envelope 118 is sealed to a vacuum degree of about 1 × 10 −7 torr through an exhaust pipe (not shown). Also, the getter process may be performed immediately before or after the envelope 118 is sealed. This is a process of heating a getter (not shown) arranged at a predetermined position in the envelope 118 to form a vapor deposition film. The getter usually has Ba or the like as a main component, and is for maintaining a vacuum degree of, for example, 1 × 10 −5 to 1 × 10 −7 torr by the adsorption action of the vapor deposition film.

【0090】尚、前述したフォーミング及びこれ以降の
表面伝導型電子放出素子の各製造工程は、通常、外囲器
118の封止直前又は封止後に行われるもので、その内
容は前述の通りである。
The above-described forming process and the subsequent manufacturing process of the surface conduction electron-emitting device are usually performed immediately before or after the encapsulation of the envelope 118, and the contents thereof are as described above. is there.

【0091】上述の表示パネル201は、例えば図10
に示されるような駆動回路で駆動することができる。
尚、図10において、201は表示パネル、202は走
査回路、203は制御回路、204はシフトレジスタ、
205はラインメモリ、206は同期信号分離回路、2
07は変調信号発生器、Vx 及びVa は直流電圧源であ
る。
The above-mentioned display panel 201 is shown in FIG.
It can be driven by a driving circuit as shown in FIG.
In FIG. 10, 201 is a display panel, 202 is a scanning circuit, 203 is a control circuit, 204 is a shift register,
205 is a line memory, 206 is a sync signal separation circuit, 2
Reference numeral 07 is a modulation signal generator, and V x and V a are DC voltage sources.

【0092】図10に示されるように、表示パネル20
1は、外部端子Dx1〜Dxm、外部端子Dy1〜Dyn及び高
圧端子Hvを介して外部の電気回路と接続されている。
この内、外部端子Dx1〜Dxmには前記表示パネル201
内に設けられている表面伝導型電子放出素子、即ちm行
n列の行列状にマトリクス配置された表面伝導型電子放
出素子群を1行(n素子ずつ)順次駆動して行くための
走査信号が印加される。
As shown in FIG. 10, the display panel 20
1 is connected to an external electric circuit via the external terminals D x1 to D xm , the external terminals D y1 to D yn, and the high voltage terminal Hv.
Of these, the external terminals D x1 to D xm are connected to the display panel 201.
A scanning signal for sequentially driving the surface conduction electron-emitting devices provided therein, that is, the group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns in one row (n elements at a time). Is applied.

【0093】一方、外部端子Dy1〜Dynには、前記走査
信号により選択された1行の各表面伝導型電子放出素子
の出力電子ビームを制御するための変調信号が印加され
る。また、高圧端子Hvには、直流電圧源Va より、例
えば10kVの直流電圧が供給される。これは表面伝導
型電子放出素子より出力される電子ビームに、蛍光体を
励起するのに十分なエネルギーを付与するための加速電
圧である。
On the other hand, a modulation signal for controlling the output electron beam of each surface conduction electron-emitting device of one row selected by the scanning signal is applied to the external terminals D y1 to D yn . Further, a DC voltage of, for example, 10 kV is supplied from the DC voltage source V a to the high voltage terminal Hv. This is an accelerating voltage for giving enough energy to excite the phosphor to the electron beam output from the surface conduction electron-emitting device.

【0094】走査回路202は、内部にm個のスイッチ
ング素子(図10中S1 〜Sm で模式的に示す)を備え
るもので、各スイッチング素子S1 〜Sm は、直流電圧
電源Vx の出力電圧もしくは0V(グランドレベル)の
いずれか一方を選択して、表示パネル201の外部端子
x1〜Dxmと電気的に接続するものである。各スイッチ
ング素子S1 〜Sm は、制御回路203が出力する制御
信号Tscanに基づいて動作するもので、実際には、例え
ばFETのようなスイッチング機能を有する素子を組み
合わせることにより容易に構成することが可能である。
The scanning circuit 202 is provided with m switching elements (schematically shown by S 1 to S m in FIG. 10) inside, and each switching element S 1 to S m is a DC voltage power supply V x. Output voltage or 0 V (ground level) is selected and electrically connected to the external terminals D x1 to D xm of the display panel 201. Each of the switching elements S 1 to S m operates based on the control signal T scan output from the control circuit 203, and in practice, is easily configured by combining elements having a switching function such as FETs. It is possible.

【0095】本例における前記直流電圧源Vx は、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。
The DC voltage source V x in this example is driven by a drive voltage applied to an unscanned surface conduction electron-emitting device based on the characteristics (threshold voltage) of the surface conduction electron-emitting device. It is set to output a constant voltage that is less than or equal to the threshold voltage.

【0096】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路206より送られる同期信号Tsync
基づいて、各部に対してTsc an、Tsft 及びTmry の各
制御信号を発生する。
The control circuit 203 has a function of matching the operation of each part so that an appropriate display is performed based on an image signal input from the outside. Then, based on the synchronization signal T sync sent from the synchronous signal separation circuit 206 to be described, T sc an, to each unit, for generating a respective control signal T sft and T mry.

【0097】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Tsyncとして図示する。一方、前記テレビ
信号から分離された画像の輝度信号成分を便宜上DAT
A信号と図示する。このDATA信号はシフトレジスタ
204に入力される。
The sync signal separation circuit 206 is a circuit for separating a sync signal component and a luminance signal component from an NTSC television signal input from the outside, and as is well known, a frequency separation (filter). If you use a circuit,
It can be easily constructed. Sync signal separation circuit 206
As is well known, the sync signal separated by is composed of a vertical sync signal and a horizontal sync signal. here,
For convenience of explanation, it is shown as T sync . Meanwhile, the luminance signal component of the image separated from the television signal is DAT for convenience.
A signal is illustrated. This DATA signal is input to the shift register 204.

【0098】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsft に基づいて作動
する。この制御信号Tsft は、シフトレジスタ204の
シフトクロックであると言い換えてもよい。また、シリ
アル/パラレル変換された画像1ライン分(表面伝導型
電子放出素子のn素子分の駆動データに相当する)のデ
ータは、Id1〜Idnのn個の並列信号として前記シフト
レジスタ204より出力される。
The shift register 204 is for converting the DATA signal serially input in time series into serial / parallel conversion for each line of the image, and based on the control signal T sft sent from the control circuit 203. Works. In other words, the control signal T sft is the shift clock of the shift register 204. The data of one line of the serial / parallel-converted image (corresponding to the driving data of n elements of the surface conduction electron-emitting device) is converted into n parallel signals I d1 to I dn as the shift register 204. Will be output.

【0099】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路203より送られる制御信号Tmry に従って適
宜Id1〜Idnの内容を記憶する。記憶された内容は、I
d'1 〜Id'n として出力され、変調信号発生器207に
入力される。
The line memory 205 is a storage device for storing data for one line of an image for a required time,
The contents of I d1 to I dn are appropriately stored according to the control signal T mry sent from the control circuit 203. The stored content is I
The signals are output as d'1 to I d'n and input to the modulation signal generator 207.

【0100】変調信号発生器207は、前記画像データ
d'1 〜Id'n の各々に応じて、表面伝導型電子放出素
子の各々を適切に駆動変調するための信号源で、その出
力信号は、端子Doy1 〜Doyn を通じて表示パネル20
1内の表面伝導型電子放出素子に印加される。
The modulation signal generator 207 is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of the image data I d'1 to I d'n , and outputs the signal. The signals are transmitted through the terminals Doy1 to Doyn to the display panel 20.
1 is applied to the surface conduction electron-emitting device.

【0101】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては表
面伝導型電子放出素子への印加電圧の変化に応じて放出
電流も変化して行く。表面伝導型電子放出素子の材料、
構成、製造方法を変えることにより、しきい値電圧の値
や印加電圧に対する放出電流の変化度合いが変わる場合
もあるが、いずれにしても以下のことがいえる。
As described above, the surface conduction electron-emitting device has a clear threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. Further, for a voltage exceeding the threshold voltage, the emission current also changes according to the change in the voltage applied to the surface conduction electron-emitting device. Material of surface conduction electron-emitting device,
The value of the threshold voltage and the degree of change of the emission current with respect to the applied voltage may change by changing the configuration and the manufacturing method. In any case, the following can be said.

【0102】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第1には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第2には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。
That is, when a pulsed voltage is applied to the surface conduction electron-emitting device, no electron emission occurs even if a voltage below the threshold voltage is applied, but a voltage exceeding the threshold voltage is applied. If it does, electron emission occurs. At that time, firstly, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Secondly, it is possible to control the total amount of charges of the output electron beam by changing the width of the voltage pulse.

【0103】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器207としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器207としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。
Therefore, as a method of modulating the surface conduction electron-emitting device according to the input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 uses a voltage modulation method circuit that generates a voltage pulse of a constant length, but can appropriately modulate the pulse peak value according to the input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a circuit of the pulse width modulation method capable of appropriately modulating the pulse width according to the input data is used. To use.

【0104】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
The shift register 204 and the line memory 20
5 may be of a digital signal type or an analog signal type as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.

【0105】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 206 into a digital signal. This can be done by providing an A / D converter at the output of the sync signal separation circuit 206.

【0106】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
Further, in connection with this, the line memory 20
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in the modulation signal generator 207 is slightly different.

【0107】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。
That is, in the case of the voltage modulation method using a digital signal, for example, a well-known D / A conversion circuit may be used as the modulation signal generator 207, and an amplification circuit or the like may be added if necessary. Further, in the case of a pulse width modulation method using a digital signal, the modulation signal generator 207, for example, a high-speed oscillator and a counter (counter) that counts the number of waves output by the oscillator, and the output value of the counter and the output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator to the drive voltage of the surface conduction electron-emitting device may be added.

【0108】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。
On the other hand, in the case of the voltage modulation method using an analog signal, the modulation signal generator 207 may be, for example, an amplifier circuit using a well-known operational amplifier or the like, and a level shift circuit or the like may be added if necessary. May be. Further, in the case of the pulse width modulation method using an analog signal, for example, a well-known voltage controlled oscillation circuit (VCO) may be used, and the voltage is amplified to the drive voltage of the surface conduction electron-emitting device as necessary. May be added.

【0109】以上のような表示パネル201及び駆動回
路を有する本発明の画像形成装置は、端子Dx1〜Dxm
びDy1〜Dynから電圧を印加することにより、必要な表
面伝導型電子放出素子から電子を放出させることがで
き、高圧端子Hvを通じて、メタルバック115あるい
は透明電極(不図示)に高電圧を印加して電子ビームを
加速し、加速した電子ビームを蛍光膜114に衝突させ
ることで生じる励起・発光によって、NTSC方式のテ
レビ信号に応じてテレビジョン表示を行うことができる
ものである。
In the image forming apparatus of the present invention having the display panel 201 and the driving circuit as described above, necessary surface conduction type electron emission is obtained by applying a voltage from the terminals D x1 to D xm and D y1 to D yn. Electrons can be emitted from the device, a high voltage is applied to the metal back 115 or a transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam, and the accelerated electron beam collides with the fluorescent film 114. By the excitation / light emission generated in (1), television display can be performed according to an NTSC system television signal.

【0110】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てNTSC方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、PAL、SECAM方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるTV信号、例えばMUSE方式を初めとす
る高品位TV方式でもよい。
The above-described structure is a schematic structure necessary for obtaining the image forming apparatus of the present invention used for display or the like, and the detailed parts such as the material of each member are limited to the above contents. However, it is appropriately selected so as to suit the purpose of the image forming apparatus. Further, although the NTSC system has been described as the input signal, the image forming apparatus according to the present invention is not limited to this, and other systems such as PAL and SECAM systems may be used, and more scanning lines than these may be used. It is also possible to use a high-definition TV system such as a TV signal such as the MUSE system.

【0111】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について図11及び
図12を用いて説明する。
Next, an example of the above-mentioned ladder-type electron source and an image forming apparatus of the present invention using the electron source will be described with reference to FIGS. 11 and 12.

【0112】図11において、1は基板、104は表面
伝導型電子放出素子、304は表面伝導型電子放出素子
104を接続する共通配線で10本設けられており、各
々外部端子D1 〜D10を有している。
In FIG. 11, 1 is a substrate, 104 is a surface-conduction electron-emitting device, and 304 is a common wiring for connecting the surface-conduction electron-emitting device 104. Ten external wires D 1 to D 10 are provided. have.

【0113】表面伝導型電子放出素子104は、基板1
上に並列に複数個配置されている。これを素子行と呼
ぶ。そしてこの素子行が複数行配置されて電子源を構成
している。
The surface conduction electron-emitting device 104 is the substrate 1
A plurality of them are arranged in parallel on the top. This is called an element row. A plurality of these element rows are arranged to form an electron source.

【0114】各素子行の共通配線304(例えば外部端
子D1 とD2 の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2 〜D9 について、夫々
相隣接する共通配線304、即ち夫々相隣接する外部端
子D2 とD3 ,D4 とD5 ,D6 とD7 ,D8 とD9
共通配線304を一体の同一配線としても行うことがで
きる。
Each element row can be independently driven by applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D 1 and D 2 ). That is, a voltage exceeding the threshold voltage may be applied to the element row where the electron beam is desired to be emitted, and a voltage lower than the threshold voltage may be applied to the element row where the electron beam is not desired to be emitted. Application of the driving voltage, the common wiring D 2 to D 9 located at each element rows, the external terminals D 2 and D 3 adjacent common wiring 304, i.e. each phase adjacent each phase, D 4 and D 5 , D 6 and D 7 , and D 8 and D 9 common wiring 304 can be integrated into the same wiring.

【0115】図11は、本発明の電子源の他の例であ
る、上記梯型配置の電子源を備えた表示パネル301の
構造を示す図である。
FIG. 11 is a diagram showing the structure of a display panel 301 having the above-mentioned ladder-type electron source, which is another example of the electron source of the present invention.

【0116】図11中302はグリッド電極、303は
電子が通過するための開口、D1 〜Dm は各表面伝導型
電子放出素子に電圧を印加するための外部端子、G1
nはグリッド電極302に接続された外部端子であ
る。また、各素子行間の共通配線304は一体の同一配
線として基板1上に形成されている。
In FIG. 11, 302 is a grid electrode, 303 is an opening through which electrons pass, D 1 to D m are external terminals for applying a voltage to each surface conduction electron-emitting device, and G 1 to
G n is an external terminal connected to the grid electrode 302. Further, the common wiring 304 between each element row is formed on the substrate 1 as an integrated single wiring.

【0117】尚、図12において図8と同じ符号は同じ
部材を示すものであり、図8に示される単純マトリクス
配置の電子源を用いた表示パネル201との大きな違い
は、基板1とフェースプレート116の間にグリッド電
極302を備えている点である。
In FIG. 12, the same reference numerals as those in FIG. 8 indicate the same members, and a big difference from the display panel 201 using the electron source of the simple matrix arrangement shown in FIG. The point is that the grid electrode 302 is provided between 116.

【0118】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、表面伝導型電子放出素
子104から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直行して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子104に対応して1個ずつ円
形の開口303を設けたものとなっている。
The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating the electron beam emitted from the surface conduction electron-emitting device 104, and the electron beam is applied to the stripe-shaped electrode provided orthogonal to the device row in the ladder-type arrangement. To pass
A circular opening 303 is provided for each of the surface conduction electron-emitting devices 104.

【0119】グリッド電極302の形状や配置位置は、
必ずしも図12に示すようなものでなければならないも
のではなく、開口303をメッシュ状に多数設けること
もあり、またグリッド電極302を、例えば表面伝導型
電子放出素子104の周囲や近傍に設けてもよい。
The shape and arrangement position of the grid electrode 302 are
It does not necessarily have to be the one shown in FIG. 12, and a large number of openings 303 may be provided in a mesh shape, and the grid electrode 302 may be provided, for example, around or near the surface conduction electron-emitting device 104. Good.

【0120】外部端子D1 〜Dm 及びG1 〜Gn は不図
示の駆動回路に接続されている。そして、素子行を1列
ずつ順次駆動(走査)して行くのと同期してグリッド電
極302の列に画像1ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜114への照射を制御
し、画像を1ラインずつ表示することができる。
The external terminals D 1 to D m and G 1 to G n are connected to a drive circuit (not shown). Then, by applying a modulation signal for one image line to the columns of the grid electrode 302 in synchronization with the sequential driving (scanning) of the element rows one column at a time, irradiation of each electron beam to the fluorescent film 114 is performed. The image can be displayed line by line.

【0121】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。
As described above, the image forming apparatus of the present invention is
An image formation that can be obtained by using the electron source of the present invention in either a simple matrix arrangement or a trapezoidal arrangement and is suitable not only as a display device for the television broadcast described above but also as a display device for a video conference system, a computer, or the like. The device is obtained. Further, it can also be used as an exposure device of an optical printer configured with a photosensitive drum.

【0122】[0122]

【実施例】【Example】

[実施例1]本発明第1の実施例として、図1に示した
表面伝導型電子放出素子を図3の工程に従って作製し
た。以下にその作製手順を具体的に説明する。
Example 1 As a first example of the present invention, the surface conduction electron-emitting device shown in FIG. 1 was manufactured according to the process of FIG. The manufacturing procedure will be specifically described below.

【0123】(1)基板1として石英基板を洗剤、純水
及び有機溶剤により十分に洗浄する。フォトリソグラフ
ィー技術により該絶縁性基板1の面上にレジストマスク
を作製し、その後真空蒸着法により素子電極材としてP
tを1000Å堆積した後、リフトオフにより、素子電
極4,5を形成した(図3(a))。本実施例において
素子電極間隔Lは2μm、素子電極長さWは300μ
m、膜厚dは1000Åとした。
(1) As the substrate 1, a quartz substrate is thoroughly washed with a detergent, pure water and an organic solvent. A resist mask is formed on the surface of the insulating substrate 1 by a photolithography technique, and then P is used as a device electrode material by a vacuum deposition method.
After t was deposited by 1000Å, the device electrodes 4 and 5 were formed by lift-off (FIG. 3A). In this embodiment, the element electrode interval L is 2 μm, and the element electrode length W is 300 μm.
m and the film thickness d were 1000Å.

【0124】(2)基板1上全面にCr膜を真空蒸着法
で形成し、更に、全面にレジスト膜を形成する。所望の
パターンが得られるような露光マスクを用いて露光し、
レジストパターンを形成し、更にそれを利用して、Cr
膜のパターンを形成する。この上に有機金属溶液とし
て、有機Pd(ccp;奥野製薬(株)製)を酢酸ブチ
ル溶液に溶解したものをスピンナー塗布法により塗布
し、150℃で10分間加熱し、1層目の有機金属薄膜
を形成した。同様にして塗布・加熱を4回繰り返し、有
機金属薄膜を堆積した。その後、基板をオーブンに入れ
て300℃で60分間大気中で加熱焼成した。その結
果、有機Pd膜は分解、酸化されてPdOの微粒子膜と
なった。その後、リフトオフ法によりCr膜を除去する
と共に、電子放出部形成用の導電性薄膜3が所定の位置
に形成される(図3(b))。
(2) A Cr film is formed on the entire surface of the substrate 1 by a vacuum evaporation method, and a resist film is further formed on the entire surface. Expose using an exposure mask that gives the desired pattern,
A resist pattern is formed, and by using it, Cr
Form the pattern of the film. An organic metal solution, in which organic Pd (ccp; manufactured by Okuno Chemical Industries Co., Ltd.) was dissolved in a butyl acetate solution, was applied thereon by a spinner coating method, heated at 150 ° C. for 10 minutes, and the first layer of organic metal solution A thin film was formed. Similarly, application and heating were repeated 4 times to deposit an organometallic thin film. Then, the substrate was put in an oven and heated and baked at 300 ° C. for 60 minutes in the atmosphere. As a result, the organic Pd film was decomposed and oxidized into a PdO fine particle film. After that, the Cr film is removed by the lift-off method, and the conductive thin film 3 for forming the electron emission portion is formed at a predetermined position (FIG. 3B).

【0125】(3)続いて、上記導電性薄膜3にフォー
ミング処理を施し、電子放出部2を形成した(図3
(c))。フォーミングは三角波パルスを用い、約1×
10-6torrの真空雰囲気下で60秒間行なった。三
角波の波高値は最大で5V、パルス幅は1msec、パ
ルス間隔は10msecとした。
(3) Subsequently, the electroconductive thin film 3 is subjected to a forming treatment to form the electron emitting portion 2 (FIG. 3).
(C)). The forming uses a triangular wave pulse, about 1 ×
It was performed for 60 seconds in a vacuum atmosphere of 10 −6 torr. The peak value of the triangular wave was 5 V at maximum, the pulse width was 1 msec, and the pulse interval was 10 msec.

【0126】上述のようにして作製した本実施例の表面
伝導型電子放出素子の電子放出特性を図5に示した測定
評価系で測定した。尚、アノード電極の電圧は1kV、
アノード電極と素子との距離Hは4mmで、1×10-5
torr以上の真空下で行なった。
The electron emission characteristics of the surface conduction electron-emitting device of this example produced as described above were measured by the measurement evaluation system shown in FIG. The voltage of the anode electrode is 1 kV,
The distance H between the anode electrode and the element is 4 mm, 1 × 10 −5
It was performed under a vacuum of not less than torr.

【0127】その結果、本実施例の表面伝導型電子放出
素子は素子電圧約8Vで電子が急激に放出し始め、16
Vでは素子に流れる電流If は2mA、Ie は1μA
で、電子放出効率Ie /If は0.05%であった。
As a result, in the surface conduction electron-emitting device of this example, electrons started to be rapidly emitted at the device voltage of about 8 V, and
At V, the current I f flowing through the device is 2 mA and I e is 1 μA.
The electron emission efficiency I e / I f was 0.05%.

【0128】[実施例2]図8に示した単純マトリクス
型の表示パネルを有する画像形成装置を作製した。その
電子源の一部の平面図を図13に示す。また図13中の
A−A’断面図を図14に示す。更に、本実施例の電子
源の作製方法を工程順に図15、図16に示す。但し、
図13〜16中同じ記号を示したものは同じ部材を示
す。図中、1は基板、102は下配線であるX方向配
線、103は上配線であるY方向配線、3は導電性薄
膜、4,5は素子電極、141は層間絶縁層、142は
素子電極5とX方向配線102との電気的接続のための
コンタクトホール、161はCr膜である。以下、製造
工程を工程順に具体的に説明する。
Example 2 An image forming apparatus having the simple matrix type display panel shown in FIG. 8 was manufactured. A plan view of a part of the electron source is shown in FIG. 14 is a cross-sectional view taken along the line AA 'in FIG. Furthermore, a method of manufacturing the electron source of this embodiment is shown in FIGS. However,
13 to 16 indicate the same members. In the figure, 1 is a substrate, 102 is a lower wiring in the X direction, 103 is an upper wiring in the Y direction, 3 is a conductive thin film, 4 and 5 are element electrodes, 141 is an interlayer insulating layer, 142 is an element electrode. 5 is a contact hole for electrical connection between the X-direction wiring 102 and 161 is a Cr film. Hereinafter, the manufacturing process will be specifically described in the order of processes.

【0129】工程−a 清浄化した青板ガラス上に厚さ0.5μmのシリコン酸
化膜をスパッタ法で形成した基板1上に、真空蒸着によ
り厚さ50ÅのCr、厚さ6000ÅのAuを順次積層
した後、フォトレジスト(AZ1370;ヘキスト社
製)をスピンナーにより回転塗布、ベークした後、フォ
トマスク像を露光、現像して、X方向配線102のレジ
ストパターンを形成し、Au/Cr堆積膜をウエットエ
ッチングして、所望の形状のX方向配線102を形成す
る(図15(a))。
Step-a On a substrate 1 in which a 0.5 μm-thick silicon oxide film is formed on a cleaned blue plate glass by a sputtering method, Cr having a thickness of 50 Å and Au having a thickness of 6000 Å are sequentially laminated by vacuum evaporation. After that, a photoresist (AZ1370; manufactured by Hoechst) is spin-coated by a spinner and baked, and then a photomask image is exposed and developed to form a resist pattern of the X-direction wiring 102, and an Au / Cr deposited film is wet. Etching is performed to form the X-direction wiring 102 having a desired shape (FIG. 15A).

【0130】工程−b 次に厚さ1.0μmのシリコン酸化膜からなる層間絶縁
層141をRFスパッタ法により堆積する(図15
(b))。
Step-b Next, an interlayer insulating layer 141 made of a silicon oxide film having a thickness of 1.0 μm is deposited by the RF sputtering method (FIG. 15).
(B)).

【0131】工程−c 工程bで堆積したシリコン酸化膜にコンタクトホール1
42を形成するためのフォトレジストパターンを作製
し、これをマスクとして層間絶縁層141をエッチング
してコンタクトホール142を形成する。エッチングは
CF4 とH2 ガスを用いたRIE(Reactive
Ion Etching)法によった。(図15
(c))。
Step-c Contact hole 1 is formed in the silicon oxide film deposited in Step b.
A photoresist pattern for forming 42 is formed, and the interlayer insulating layer 141 is etched using this as a mask to form a contact hole 142. The etching is RIE (Reactive) using CF 4 and H 2 gas.
Ion Etching) method. (Fig. 15
(C)).

【0132】工程−d 素子電極4,5と素子電極間隙Lとなるべきパターンを
フォトレジスト(RD−2000N−41;日立化成社
製)を形成し、真空蒸着法により、厚さ50ÅのTi、
厚さ1000ÅのNiを順次堆積した。フォトレジスト
パターンを有機溶剤で溶解し、Ni/Ti堆積膜をリフ
トオフし、素子電極間隙Lが2μm、素子電極の幅Wが
220μmの素子電極4,5を形成した(図15
(d))。
Step-d A photoresist (RD-2000N-41; manufactured by Hitachi Chemical Co., Ltd.) was formed on the pattern to form the device electrodes 4 and 5 and the device electrode gap L, and Ti having a thickness of 50 Å was formed by a vacuum deposition method.
Ni having a thickness of 1000Å was sequentially deposited. The photoresist pattern was dissolved in an organic solvent and the Ni / Ti deposited film was lifted off to form device electrodes 4 and 5 having a device electrode gap L of 2 μm and a device electrode width W of 220 μm (FIG. 15).
(D)).

【0133】工程−e 素子電極4,5上にY方向配線のフォトレジストパター
ンを形成した後、厚さ50ÅのTi、厚さ5000Åの
Auを順次真空蒸着により堆積し、リフトオフにより不
要の部分を除去して、所望の形状のY方向配線103を
形成した(図16(e))。
Step-e After forming a photoresist pattern for Y-direction wiring on the device electrodes 4 and 5, Ti with a thickness of 50Å and Au with a thickness of 5000Å are sequentially deposited by vacuum evaporation, and unnecessary portions are lifted off. After removal, the Y-direction wiring 103 having a desired shape was formed (FIG. 16E).

【0134】工程−f 素子電極間隙L及びこの近傍に開口を有するマスクによ
り膜厚1000ÅのCr膜161を真空蒸着により堆積
・パターニングし、その上に実施例1と同様の条件で有
機Pd膜を35Å塗布形成した(図16(f))。
Step-f A Cr film 161 having a film thickness of 1000 Å is deposited and patterned by vacuum evaporation using a mask having an element electrode gap L and an opening in the vicinity thereof, and an organic Pd film is formed thereon under the same conditions as in Example 1. A 35Å coating was formed (FIG. 16 (f)).

【0135】工程−g Cr膜161を酸エッチャントによりエッチングしてC
r膜161上の有機Pd膜をリフトオフすることにより
所望のパターンの酢酸Pd膜を形成した。次に実施例1
と同様に熱処理して酸化し、導電性薄膜3を形成した。
該薄膜の幅は100μmである。こうして形成された主
元素としてPdよりなる微粒子からなる導電性薄膜3の
微粒子の平均粒径は30nm、膜厚は100Å、シート
抵抗値は5×104 Ω/□であった(図16(g))。
Step-g The Cr film 161 is etched with an acid etchant to form C
By lifting off the organic Pd film on the r film 161, an acetic acid Pd film having a desired pattern was formed. Next, Example 1
In the same manner as the above, heat treatment and oxidation were performed to form the conductive thin film 3.
The width of the thin film is 100 μm. The fine particles of the conductive thin film 3 made of fine particles of Pd as the main element thus formed had an average particle diameter of 30 nm, a film thickness of 100 Å, and a sheet resistance value of 5 × 10 4 Ω / □ (FIG. 16 (g )).

【0136】工程−h コンタクトホール142以外にレジストを塗布するよう
なパターンを形成し、真空蒸着により厚さ50ÅのT
i、厚さ5000ÅのAuを順次堆積した。リフトオフ
により不要の部分を除去することにより、コンタクトホ
ール142を埋め込んだ(図16(h))。
Process-h A pattern is formed so as to apply a resist other than the contact hole 142, and a 50 T thick T film is formed by vacuum evaporation.
i, 5000 Å thick Au were sequentially deposited. Contact holes 142 were buried by removing unnecessary portions by lift-off (FIG. 16 (h)).

【0137】以上の工程により絶縁性基板1上にX方向
配線102、層間絶縁層211、Y方向配線103、素
子電極4,5、導電性薄膜3を形成した。
Through the above steps, the X-direction wiring 102, the interlayer insulating layer 211, the Y-direction wiring 103, the device electrodes 4, 5 and the conductive thin film 3 were formed on the insulating substrate 1.

【0138】以上のようにして作製した電子源で、図8
に示した表示パネルを構成し、画像形成装置を作製し
た。
With the electron source manufactured as described above, as shown in FIG.
The display panel shown in 1 was constructed and an image forming apparatus was produced.

【0139】上記工程で作製した未フォーミングの電子
源基板1をリアプレート111に固定した後、電子源1
の5mm上方に、フェースプレート116(ガラス基板
113の内面に蛍光膜114とメタルバック116が形
成されている)を支持枠112を介して十分に位置合わ
せをして配置し、フェースプレート116、支持枠11
2、リアプレート111の接合部にフリットガラスを塗
布し、大気中で400℃〜500℃で10分以上焼成す
ることで封着した。またリアプレート111への電子源
基板1の固定もフリットガラスで行なった。
After fixing the unformed electron source substrate 1 produced in the above process to the rear plate 111, the electron source 1
5 mm above, a face plate 116 (a fluorescent film 114 and a metal back 116 are formed on the inner surface of the glass substrate 113) is sufficiently aligned and arranged via a support frame 112, and the face plate 116 is supported. Frame 11
2. Frit glass was applied to the joint portion of the rear plate 111, and baked at 400 ° C. to 500 ° C. for 10 minutes or more in the air to seal the frit glass. Further, the frit glass was used to fix the electron source substrate 1 to the rear plate 111.

【0140】本実施例では蛍光体はストライプ形状(図
9(a)参照)を採用し、ブラックストライプの材料と
しては黒鉛を主成分とする材料を用い、ガラス基板11
3に蛍光体を塗布する方法としてはスラリー法を用い
た。
In this embodiment, the phosphor has a stripe shape (see FIG. 9A), the black stripe is made of a material containing graphite as a main component, and the glass substrate 11 is used.
A slurry method was used as a method for applying a phosphor to No. 3.

【0141】また、蛍光膜114の内面側に設けられる
メタルバック115は、蛍光膜作製後、蛍光膜の内面側
表面の平滑化処理(フィルミング)を行ない、その後A
lを真空蒸着することで作製した。フェースプレート1
16には、更に蛍光膜114の導電性を高めるため、蛍
光膜114の外面側に透明電極が設けられる場合もある
が、本実施例では、メタルバック115のみで十分な導
電性が得られたため省略した。
Further, the metal back 115 provided on the inner surface side of the fluorescent film 114 is subjected to a smoothing process (filming) on the inner surface side of the fluorescent film after the fluorescent film is produced, and then A
1 was vacuum-deposited. Face plate 1
16 may be provided with a transparent electrode on the outer surface side of the fluorescent film 114 in order to further increase the conductivity of the fluorescent film 114, but in this embodiment, sufficient conductivity was obtained only with the metal back 115. Omitted.

【0142】以上のようにして完成したガラス容器内の
雰囲気を排気管(不図示)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器該端子Dx1〜Dxm
いしDy1〜Dynを通じて素子電極間に電圧を印加し、フ
ォーミング処理を行ない、電子放出部を形成した。この
時フォーミング処理の電圧波形は図4(a)と同じで、
1 を1msec、T2 を10msec、三角波の波高
値は15Vとし、1×10-6torrの真空雰囲気下で
行なった。
The atmosphere in the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the terminals D x1 to D xm to D y1 of the container are reached. A voltage was applied between the device electrodes through D yn to perform a forming process to form an electron emitting portion. At this time, the voltage waveform of the forming process is the same as that in FIG.
T 1 was 1 msec, T 2 was 10 msec, and the peak value of the triangular wave was 15 V, and the measurement was performed in a vacuum atmosphere of 1 × 10 −6 torr.

【0143】このように作製された電子放出部は、Pd
元素を主成分とする微粒子が分散配置された状態とな
り、その微粒子の平均粒径は30Åであった。
The electron-emitting portion manufactured in this way is made of Pd.
Fine particles containing the element as a main component were dispersed and arranged, and the average particle diameter of the fine particles was 30Å.

【0144】次に、約1×10-6.5torr程度の真空
度で、不図示の排気管をガスバーナーで熱することで融
着し、外囲器118の封止を行なった。
Next, at a vacuum degree of about 1 × 10 −6.5 torr, an unillustrated exhaust pipe was heated and fused by a gas burner to seal the envelope 118.

【0145】最後に、封止後の真空度を維持するため
に、高周波加熱法でゲッター処理を行なった。
Finally, in order to maintain the degree of vacuum after sealing, a getter process was performed by a high frequency heating method.

【0146】以上のようにして作製した表示パネルの容
器該端子Dx1〜DxmないしDy1〜Dyn、及び高圧端子H
vをそれぞれ必要な駆動系に接続し、画像形成装置を完
成した。各表面伝導型電子放出素子に容器該端子Dx1
xmないしDy1〜Dynを通じ、走査信号及び変調信号を
不図示の信号発生手段によりそれぞれ印加することによ
り、電子放出を行ない、高圧端子Hvを通じ、メタルバ
ック115に数kV以上の高圧を印加し、電子ビームを
加速し、蛍光膜114に衝突させ、励起・発光させるこ
とで良好な画像を表示した。
The container of the display panel manufactured as described above, the terminals D x1 to D xm to D y1 to D yn , and the high-voltage terminal H
Each v was connected to a required drive system to complete the image forming apparatus. Each surface conduction electron-emitting device has a container D x1
It is no D xm through D y1 to D yn, applied by applying respectively by the scan signal and a modulation signal (not shown) signal generating means performs electron emission through the high voltage terminal Hv, a high voltage of several kV to the metal back 115 Then, the electron beam was accelerated, collided with the fluorescent film 114, and excited and emitted to display a good image.

【0147】[実施例3]図17は実施例1の画像形成
装置を、例えばテレビジョン放送をはじめとする種々の
画像情報源より提供される画像情報を表示できるように
構成した表示装置の一例を示すための図である。図中2
80はディスプレイパネル、261はディスプレイパネ
ルの駆動回路、262はディスプレイコントローラ、2
63はマルチプレクサ、264はデコーダ、265は入
出力インターフェース回路、266はCPU、267は
画像生成回路、268、269及び270は画像メモリ
インターフェース回路、271は画像入力インターフェ
ース回路、272及び273はTV信号受信回路、27
4は入力部である。尚、本表示装置は、例えばテレビジ
ョン信号のように映像情報と音声情報の両方を含む信号
を受信する場合には、当然映像の表示と同時に音声を再
生するものであるが、本発明の特徴と直接関係しない音
声情報の受信、分離、再生、処理、記憶などに関する回
路やスピーカーなどについては説明を省略する。
[Embodiment 3] FIG. 17 is an example of a display device in which the image forming apparatus of Embodiment 1 is configured to display image information provided from various image information sources such as television broadcasting. It is a figure for showing. 2 in the figure
80 is a display panel, 261 is a display panel drive circuit, 262 is a display controller, 2
63 is a multiplexer, 264 is a decoder, 265 is an input / output interface circuit, 266 is a CPU, 267 is an image generation circuit, 268, 269 and 270 are image memory interface circuits, 271 is an image input interface circuit, 272 and 273 are TV signal reception. Circuit, 27
Reference numeral 4 is an input unit. It should be noted that when the display device receives a signal including both video information and audio information, such as a television signal, it naturally reproduces audio at the same time as displaying video. Descriptions of circuits, speakers, etc. relating to reception, separation, reproduction, processing, storage, etc. of audio information not directly related to are omitted.

【0148】以下、画像信号の流れに沿って各部を説明
してゆく。
The respective parts will be described below along the flow of the image signal.

【0149】先ず、TV信号受信回路273は、例えば
電波や空間光通信などのような無線伝送系を用いて伝送
されるTV画像信号を受信するための回路である。受信
するTV信号の方式は特に限られるものではなく、例え
ば、NTSC方式、PAL方式、SECAM方式などの
諸方式でも良い。また、これらよりさらに多数の走査線
よりなるTV信号(例えばMUSE方式をはじめとする
いわゆる高品位TV)は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。TV信号受信回路273で受信されたTV
信号は、デコーダ264に出力される。
First, the TV signal receiving circuit 273 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The system of the TV signal to be received is not particularly limited, and various systems such as NTSC system, PAL system and SECAM system may be used. Further, a TV signal (for example, a so-called high-definition TV such as the MUSE method) including a larger number of scanning lines than these is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. It is a signal source. TV received by the TV signal receiving circuit 273
The signal is output to the decoder 264.

【0150】また、画像TV信号受信回路272は、例
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるTV画像信号を受信するための回
路である。前記TV信号受信回路273と同様に、受信
するTV信号の方式は特に限られるものではなく、また
本回路で受信されたTV信号もデコーダ264に出力さ
れる。
The image TV signal receiving circuit 272 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. Similar to the TV signal receiving circuit 273, the TV signal system to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 264.

【0151】また、画像入力インターフェース回路27
1は、例えばTVカメラや画像読取スキャナーなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ264に出力さ
れる。
Further, the image input interface circuit 27
Reference numeral 1 denotes a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner, and the captured image signal is output to the decoder 264.

【0152】また、画像メモリインターフェース回路2
70は、ビデオテープレコーダー(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ264に出力される。
Further, the image memory interface circuit 2
70 is a video tape recorder (hereinafter abbreviated as VTR)
The circuit for fetching the image signal stored in is output to the decoder 264.

【0153】また、画像メモリインターフェース回路2
69は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
264に出力される。
The image memory interface circuit 2
Reference numeral 69 denotes a circuit for capturing the image signal stored in the video disc, and the captured image signal is output to the decoder 264.

【0154】また、画像メモリ−インターフェース回路
268は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ26
4に出力される。
The image memory-interface circuit 268 is a circuit for fetching an image signal from a device that stores still image data, such as a so-called still image disc. The fetched still image data is decoded by the decoder 26.
4 is output.

【0155】また、入出力インターフェース回路265
は、本表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力を行なうのはもちろんのこと、場合によっては本
表示装置の備えるCPU266と外部との間で制御信号
や数値データの入出力などを行なうことも可能である。
Further, the input / output interface circuit 265
Is a circuit for connecting the display device to an external computer, a computer network, or an output device such as a printer. It is of course possible to input / output image data and character / graphic information, and in some cases, input / output control signals and numerical data between the CPU 266 of the display device and the outside.

【0156】また、画像生成回路267は、前記入出力
インターフェース回路265を介して外部から入力され
る画像データや文字・図形情報や、或いはCPU266
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。
Further, the image generation circuit 267 receives image data, character / graphic information, or CPU 266 input from the outside through the input / output interface circuit 265.
It is a circuit for generating display image data based on image data and character / graphic information output from the output. Inside this circuit, for example, a rewritable memory for accumulating image data and character / graphic information, a read-only memory that stores image patterns corresponding to character codes,
The circuits necessary for image generation, such as a processor for image processing, are incorporated.

【0157】本回路により生成された表示用画像データ
は、デコーダ264に出力されるが、場合によっては前
記入出力インターフェース回路265を介して外部のコ
ンピュータネットワークやプリンターに出力することも
可能である。
The display image data generated by this circuit is output to the decoder 264, but in some cases, it can be output to an external computer network or printer via the input / output interface circuit 265.

【0158】また、CPU266は、主として本表示装
置の動作制御や、表示画像の生成、選択、編集に関わる
作業を行なう。
Further, the CPU 266 mainly performs operations related to operation control of the display device and generation, selection and editing of a display image.

【0159】例えば、マルチプレクサ263に制御信号
を出力し、ディスプレイパネル280に表示する画像信
号を適宜選択したり組み合わせたりする。また、その際
には表示する画像信号に応じてディスプレイパネルコン
トローラ262に対して制御信号を発生し、画面表示周
波数や走査方法(例えばインターレースかノンインター
レースか)や一画面の走査線の数など表示装置の動作を
適宜制御する。
For example, a control signal is output to the multiplexer 263, and the image signals to be displayed on the display panel 280 are appropriately selected or combined. At that time, a control signal is generated for the display panel controller 262 according to the image signal to be displayed, and the screen display frequency, the scanning method (for example, interlaced or non-interlaced), the number of scanning lines in one screen, etc. are displayed. The operation of the device is controlled appropriately.

【0160】また、前記画像生成回路267に対して画
像データや文字・図形情報を直接出力したり、或いは前
記入出力インターフェース回路265を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。
Image data or character / graphic information is directly output to the image generation circuit 267, or an external computer or memory is accessed via the input / output interface circuit 265 to generate image data or character / figure information.
Enter graphic information.

【0161】尚、CPU266は、むろんこれ以外の目
的の作業にも関わるものであっても良い。例えば、パー
ソナルコンピュータやワードプロセッサなどのように、
情報を生成したり処理する機能に直接関わっても良い。
It should be noted that the CPU 266 may of course be involved in work for other purposes. For example, like a personal computer or word processor,
It may be directly related to the function of generating and processing information.

【0162】或いは、前述したように入出力インターフ
ェース回路265を介して外部のコンピュータネットワ
ークと接続し、例えば数値計算などの作業を外部機器と
協同して行なっても良い。
Alternatively, as described above, it may be connected to an external computer network through the input / output interface circuit 265, and work such as numerical calculation may be performed in cooperation with an external device.

【0163】また、入力部274は、前記CPU266
に使用者が命令やプログラム、或いはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置など多様な入力機器を用いることが可能である。
The input unit 274 is the CPU 266.
The user inputs commands, programs, data, and the like, and various input devices such as a joystick, a bar code reader, and a voice recognition device can be used in addition to a keyboard and a mouse.

【0164】また、デコーダ264は、前記267ない
し273より入力される種々の画像信号を3原色信号、
または輝度信号とI信号、Q信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ2
64は内部に画像メモリを備えるのが望ましい。これ
は、例えばMUSE方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。また、画像メモリを備えることにより、静
止画の表示が容易になる、或いは前記画像生成回路26
7及びCPU266と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
行なえるようになるという利点が生まれるからである。
The decoder 264 converts various image signals input from the above 267 to 273 into three primary color signals,
Alternatively, it is a circuit for inverse conversion into a luminance signal, an I signal, and a Q signal. In addition, as shown by a dotted line in FIG.
It is preferable that 64 has an image memory therein. This is to handle a television signal that requires an image memory for reverse conversion, such as the MUSE method. Further, the provision of the image memory facilitates the display of a still image, or the image generation circuit 26.
This is because, in cooperation with the CPU 7 and the CPU 266, there is an advantage that image processing and editing such as image thinning, interpolation, enlargement, reduction, and composition can be easily performed.

【0165】また、マルチプレクサ263は前記CPU
266より入力される制御信号に基づき表示画像を適宜
選択するものである。即ち、マルチプレクサ263はデ
コーダ264から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路261に出力
する。その場合には、一画面表示時間内で画像信号を切
り換えて選択することにより、いわゆる多画面テレビの
ように、一画面を複数の領域に分けて領域によって異な
る画像を表示することも可能である。
Also, the multiplexer 263 is the CPU
The display image is appropriately selected based on the control signal input from 266. That is, the multiplexer 263 selects a desired image signal from the inversely converted image signals input from the decoder 264 and outputs it to the drive circuit 261. In that case, by switching and selecting image signals within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen television. .

【0166】また、ディスプレイパネルコントローラ2
62は、前記CPU266より入力される制御信号に基
づき駆動回路261の動作を制御するための回路であ
る。
Also, the display panel controller 2
Reference numeral 62 is a circuit for controlling the operation of the drive circuit 261 based on a control signal input from the CPU 266.

【0167】先ず、ディスプレイパネルの基本的な動作
に関わるものとして、例えばディスプレイパネルの駆動
用電源(不図示)の動作シーケンスを制御するための信
号を駆動回路261に対して出力する。
First, regarding the basic operation of the display panel, for example, a signal for controlling the operation sequence of the drive power source (not shown) for the display panel is output to the drive circuit 261.

【0168】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法(例
えばインターレースかノンインターレースか)を制御す
るための信号を駆動回路261に対して出力する。
Further, regarding the driving method of the display panel, for example, a signal for controlling the screen display frequency and the scanning method (for example, interlace or non-interlace) is output to the drive circuit 261.

【0169】また、場合によっては表示画像の輝度、コ
ントラスト、色調、シャープネスといった画質の調整に
関わる制御信号を駆動回路261に対して出力する場合
もある。
In some cases, control signals relating to image quality adjustment such as brightness, contrast, color tone and sharpness of a display image may be output to the drive circuit 261.

【0170】また、駆動回路261は、ディスプレイパ
ネル280に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ263から入力される画像信
号と、前記ディスプレイパネルコントローラ262より
入力される制御信号に基づいて動作するものである。
The drive circuit 261 is a circuit for generating a drive signal to be applied to the display panel 280. The drive circuit 261 outputs an image signal input from the multiplexer 263 and a control signal input from the display panel controller 262. It operates based on.

【0171】以上、各部の機能を説明したが、図17に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル2
70に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ264に
おいて逆変換された後、マルチプレクサ263において
適宜選択され、駆動回路261に入力される。一方、デ
ィスプレイコントローラ262は、表示する画像信号に
応じて駆動回路261の動作を制御するための制御信号
を発生する。駆動回路261は、上記画像信号と制御信
号に基づいてディスプレイパネル280に駆動信号を印
加する。これにより、ディスプレイパネル280におい
て画像が表示される。これらの一連の動作は、CPU2
66により統括的に制御される。
The function of each unit has been described above. With the configuration illustrated in FIG. 17, the display panel 2 displays image information input from various image information sources in this display device.
70 can be displayed. That is, various image signals such as television broadcasts are inversely converted by the decoder 264, appropriately selected by the multiplexer 263, and input to the drive circuit 261. On the other hand, the display controller 262 generates a control signal for controlling the operation of the drive circuit 261 according to the image signal to be displayed. The drive circuit 261 applies a drive signal to the display panel 280 based on the image signal and the control signal. As a result, the image is displayed on the display panel 280. These series of operations are performed by the CPU 2
It is totally controlled by 66.

【0172】また、本表示装置においては、前記デコー
ダ264に内蔵する画像メモリや、画像生成回路267
及びCPU266が関与することにより、単に複数の画
像情報の中から選択したものを表示するだけでなく、表
示する画像情報に対して、例えば拡大、縮小、回転、移
動、エッジ強調、間引き、補間、色変換、画像の縦横比
変換などをはじめとする画像処理や、合成、消去、接
続、入れ替え、はめ込みなどをはじめとする画像編集を
行なうことも可能である。また、本実施例の説明では、
特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行なうための専用
回路を設けても良い。
Further, in this display device, an image memory built in the decoder 264 and an image generation circuit 267 are provided.
With the involvement of the CPU 266, not only the selected one of the plurality of image information is displayed, but also the image information to be displayed is enlarged, reduced, rotated, moved, edge emphasized, thinned, interpolated, or the like. It is also possible to perform image processing such as color conversion and aspect ratio conversion of images, and image editing such as combining, erasing, connecting, replacing, and fitting. Further, in the description of this embodiment,
Although not particularly mentioned, a dedicated circuit for processing and editing audio information may be provided as in the above-mentioned image processing and image editing.

【0173】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピューターの端末機器、ワ
ードプロセッサをはじめとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
或いは民生用として極めて応用範囲が広い。
Therefore, the display device is a display device for television broadcasting, a terminal device for video conference, an image editing device for handling still images and moving images, a computer terminal device, an office terminal device such as a word processor, and a game. It is possible to combine the functions of a machine, etc., and has a very wide range of applications for industrial or consumer use.

【0174】尚、上記図17は、本発明の画像形成装置
の一例を示したに過ぎず、これのみに限定されるもので
ないことは言うまでもない。例えば図17の構成要素の
うち使用目的上必要のない機能に関わる回路は省いても
差し支えない。またこれとは逆に、使用目的によっては
さらに構成要素を追加しても良い。例えば、本表示装置
をテレビ電話機として応用する場合には、テレビカメ
ラ、音声マイク、照明機、モデムを含む送受信回路など
を構成要素に追加するのが好適である。
It is needless to say that FIG. 17 shows only an example of the image forming apparatus of the present invention, and the present invention is not limited to this. For example, of the constituent elements of FIG. 17, circuits relating to functions that are unnecessary for the purpose of use may be omitted. On the contrary, the constituent elements may be added depending on the purpose of use. For example, when the display device is applied as a videophone, it is preferable to add a television camera, a voice microphone, an illuminator, a transmission / reception circuit including a modem, and the like to the constituent elements.

【0175】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子源とするディスプレイパネルの薄
型化が容易なため、表示装置の奥行きを小さくすること
ができる。それに加えて、表面伝導型電子放出素子を電
子源とするディスプレイパネルは大画面化が容易で輝度
が高く視野角特性にも優れるため、本表示装置は臨場感
あふれ迫力に富んだ画像を視認性良く表示することが可
能である。
In this display device, in particular, since it is easy to thin the display panel using the surface conduction electron-emitting device as an electron source, the depth of the display device can be reduced. In addition, a display panel using surface conduction electron-emitting devices as an electron source can easily make a large screen, has high brightness, and has excellent viewing angle characteristics, so that this display device provides a realistic and powerful image. It can be displayed well.

【0176】更に、本発明の電子源は各表面伝導型電子
放出素子間での電子放出特性が均一であるため、形成さ
れる画像の画質が高く、また高精細な画像の表示も可能
である。
Further, since the electron source of the present invention has uniform electron emission characteristics among the surface conduction electron-emitting devices, the quality of the image formed is high and a high-definition image can be displayed. .

【0177】[0177]

【発明の効果】以上、本発明によると、表面伝導型電子
放出素子の製造工程において、基板を破損することなく
従来の塗布法を用いて導電性薄膜を形成することがで
き、表面伝導型電子放出素子及び複数の表面伝導型電子
放出素子からなる電子源、更には該電子源を用いた画像
形成装置の製造における信頼性が向上し、歩留が向上す
る。
As described above, according to the present invention, the conductive thin film can be formed by the conventional coating method without damaging the substrate in the manufacturing process of the surface conduction electron-emitting device. The reliability and the yield in the manufacturing of an electron source including an electron-emitting device and a plurality of surface-conduction electron-emitting devices, and an image forming apparatus using the electron source are improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の表面伝導型電子放出素子の一実施態様
を示す断面図である。
FIG. 1 is a cross-sectional view showing an embodiment of a surface conduction electron-emitting device of the present invention.

【図2】本発明の表面伝導型電子放出素子の他の実施態
様を示す断面図である。
FIG. 2 is a cross-sectional view showing another embodiment of the surface conduction electron-emitting device of the present invention.

【図3】本発明の表面伝導型電子放出素子の製造工程例
を示す図である。
FIG. 3 is a diagram showing an example of a manufacturing process of a surface conduction electron-emitting device of the present invention.

【図4】本発明の表面伝導型電子放出素子の製造に係る
通電処理の電圧波形を示す図である。
FIG. 4 is a diagram showing a voltage waveform of an energization process for manufacturing the surface conduction electron-emitting device of the present invention.

【図5】本発明の表面伝導型電子放出素子の電子放出特
性を評価するための測定評価系を示す図である。
FIG. 5 is a diagram showing a measurement evaluation system for evaluating electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図6】本発明の表面伝導型電子放出素子の電子放出特
性を示す図である。
FIG. 6 is a diagram showing electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図7】本発明の単純マトリクス電子源の模式図であ
る。
FIG. 7 is a schematic diagram of a simple matrix electron source of the present invention.

【図8】本発明の画像形成装置の表示パネルの一実施態
様を示す図である。
FIG. 8 is a diagram showing an embodiment of a display panel of the image forming apparatus of the present invention.

【図9】本発明の画像形成装置に用いる蛍光膜を示す図
である。
FIG. 9 is a diagram showing a fluorescent film used in the image forming apparatus of the present invention.

【図10】本発明の画像形成装置の一実施態様のブロッ
ク図である。
FIG. 10 is a block diagram of an embodiment of the image forming apparatus of the present invention.

【図11】本発明の梯子型電子源の模式図である。FIG. 11 is a schematic view of a ladder type electron source of the present invention.

【図12】梯子型電子源を用いた本発明の画像形成装置
の表示パネルを示す図である。
FIG. 12 is a diagram showing a display panel of an image forming apparatus of the present invention using a ladder type electron source.

【図13】本発明の実施例2の画像形成装置に用いた電
子源を示す図である。
FIG. 13 is a diagram showing an electron source used in the image forming apparatus according to the second embodiment of the present invention.

【図14】本発明の実施例2に係る電子源の部分断面図
である。
FIG. 14 is a partial sectional view of an electron source according to a second embodiment of the present invention.

【図15】実施例2に係る電子源の製造工程図である。FIG. 15 is a manufacturing process diagram of the electron source according to the second embodiment.

【図16】実施例2に係る電子源の製造工程図である。FIG. 16 is a manufacturing process diagram of the electron source according to the second embodiment.

【図17】本発明の実施例3の画像形成装置のブロック
図である。
FIG. 17 is a block diagram of an image forming apparatus according to a third embodiment of the present invention.

【図18】本発明に係る有機Pd錯体の熱分析を示した
図である。
FIG. 18 is a diagram showing thermal analysis of an organic Pd complex according to the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 電子放出部 3 導電性薄膜 4,5 素子電極 21 段差形成部材 50 電流計 51 電源 52 電流計 53 高圧電源 54 アノード電極 55 真空装置 56 排気ポンプ 102 X方向配線 103 Y方向配線 104 表面伝導型電子放出素子 105 結線 111 リアプレート 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェースプレート 118 外囲器 121 黒色導伝材 122 蛍光体 141 層間絶縁層 142 コンタクトホール 161 Cr膜 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 261 駆動回路 262 ディスプレイパネルコントローラ 263 マルチプレクサ 264 デコーダ 265 入出力インターフェース 266 CPU 267 画像生成回路 268 画像メモリーインターフェース 269 画像メモリーインターフェース 270 画像メモリーインターフェース 271 画像入力メモリーインターフェース 272 TV信号受信回路 273 TV信号受信回路 274 入力部 280 ディスプレイパネル 301 表示パネル 302 グリッド電極 303 開口 304 共通配線 1 Insulating Substrate 2 Electron Emitting Section 3 Conductive Thin Film 4, 5 Element Electrode 21 Step Forming Member 50 Ammeter 51 Power Supply 52 Ammeter 53 High Voltage Power Supply 54 Anode Electrode 55 Vacuum Device 56 Exhaust Pump 102 X Direction Wiring 103 Y Direction Wiring 104 Surface conduction electron-emitting device 105 Connection 111 Rear plate 112 Support frame 113 Glass substrate 114 Fluorescent film 115 Metal back 116 Face plate 118 Envelope 121 Black conductive material 122 Fluorescent substance 141 Interlayer insulating layer 142 Contact hole 161 Cr film 201 Indication Panel 202 Scan circuit 203 Control circuit 204 Shift register 205 Line memory 206 Synchronous signal separation circuit 207 Modulation signal generator 261 Drive circuit 262 Display panel controller 263 Multiplexer 264 Decoder 65 Input / output interface 266 CPU 267 Image generation circuit 268 Image memory interface 269 Image memory interface 270 Image memory interface 271 Image input memory interface 272 TV signal receiving circuit 273 TV signal receiving circuit 274 Input section 280 Display panel 301 Display panel 302 Grid electrode 303 Opening 304 Common wiring

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 5/66 101 Z ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H04N 5/66 101 Z

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板上に形成された一対の素子電
極と、該素子電極に跨がって形成され、電子放出部を設
けた導電性薄膜からなる電子放出素子の製造方法であっ
て、 上記導電性薄膜の形成工程が、基板全体に有機金属溶液
を塗布して該有機金属の融解温度以上熱分解温度未満の
温度で熱処理する操作を複数回行い有機金属薄膜を形成
する行程と、該有機金属から金属、または金属酸化物が
形成される温度以上で上記有機金属薄膜を熱処理するこ
とを特徴とする電子放出素子の製造方法。
1. A method of manufacturing an electron-emitting device comprising a pair of device electrodes formed on an insulating substrate and a conductive thin film formed across the device electrodes and provided with an electron-emitting portion. In the step of forming the conductive thin film, a step of forming an organic metal thin film by performing a plurality of operations of applying an organic metal solution to the entire substrate and performing a heat treatment at a temperature not lower than a melting temperature of the organic metal and lower than a thermal decomposition temperature, A method of manufacturing an electron-emitting device, characterized in that the organic metal thin film is heat-treated at a temperature at which a metal or a metal oxide is formed from the organic metal.
【請求項2】 有機金属が有機パラジウムであることを
特徴とする請求項1の電子放出素子の製造方法。
2. The method for manufacturing an electron-emitting device according to claim 1, wherein the organic metal is organic palladium.
【請求項3】 請求項1〜2のいずれかの製造方法によ
り製造されたことを特徴とする電子放出素子。
3. An electron-emitting device manufactured by the manufacturing method according to claim 1.
【請求項4】 素子電極が同一面上に形成された平面型
の素子であることを特徴とする請求項3の電子放出素
子。
4. The electron-emitting device according to claim 3, wherein the device electrodes are flat devices formed on the same surface.
【請求項5】 素子電極が絶縁層を介して上下に位置
し、該絶縁層の側面に導電性薄膜が形成された垂直型の
素子であることを特徴とする請求項3の電子放出素子。
5. The electron-emitting device according to claim 3, wherein the device electrodes are vertically arranged with an insulating layer interposed therebetween, and a conductive thin film is formed on a side surface of the insulating layer.
【請求項6】 請求項3〜5のいずれかの電子放出素子
を複数個並列に配置し結線してなる素子列を少なくとも
1列以上有し、各素子を駆動するための配線がはしご状
配置されていることを特徴とする電子源。
6. A ladder-shaped arrangement for driving each element, comprising at least one element row formed by arranging and connecting a plurality of electron-emitting elements according to claim 3 in parallel. An electron source characterized by being stored.
【請求項7】 請求項3〜5の電子放出素子を複数個配
列してなる素子列を少なくとも1列以上有し、該素子を
駆動するための配線がマトリクス配置されていることを
特徴とする電子源。
7. An electron column having a plurality of electron-emitting devices according to claim 3 is arranged in at least one line, and wirings for driving the device are arranged in a matrix. Electron source.
【請求項8】 請求項6の電子源と、画像形成部材、及
び情報信号により各素子から放出される電子線を制御す
る制御電極を有することを特徴とする画像形成装置。
8. An image forming apparatus comprising the electron source according to claim 6, an image forming member, and a control electrode for controlling an electron beam emitted from each element according to an information signal.
【請求項9】 請求項7の電子源と画像形成部材とを有
することを特徴とする画像形成装置。
9. An image forming apparatus comprising the electron source according to claim 7 and an image forming member.
【請求項10】 請求項1〜2のいずれかの製造方法で
同一基板上に複数の電子放出素子を形成してなることを
特徴とする電子源の製造方法。
10. A method of manufacturing an electron source, comprising forming a plurality of electron-emitting devices on the same substrate by the method of manufacturing according to claim 1.
【請求項11】 請求項10の製造方法で電子源を製造
し、得られた電子源を、該電子源から放出される電子線
を制御する制御電極と、該電子源からの電子線の照射に
より画像を形成する画像形成部材と組み合わせることを
特徴とする画像形成装置の製造方法。
11. An electron source is manufactured by the manufacturing method according to claim 10, and the obtained electron source is irradiated with an electron beam emitted from the electron source and a control electrode for controlling an electron beam emitted from the electron source. A method for manufacturing an image forming apparatus, characterized in that the method is combined with an image forming member for forming an image.
【請求項12】 請求項10の製造方法で電子源を製造
し、得られた電子源を、該電子源からの電子線の照射に
より画像を形成する画像形成部材と組み合わせることを
特徴とする画像形成装置の製造方法。
12. An image produced by manufacturing an electron source by the manufacturing method according to claim 10, and combining the obtained electron source with an image forming member which forms an image by irradiation of an electron beam from the electron source. Manufacturing method of forming apparatus.
JP19714694A 1994-08-01 1994-08-01 Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof Expired - Fee Related JP3220921B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19714694A JP3220921B2 (en) 1994-08-01 1994-08-01 Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19714694A JP3220921B2 (en) 1994-08-01 1994-08-01 Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0845420A true JPH0845420A (en) 1996-02-16
JP3220921B2 JP3220921B2 (en) 2001-10-22

Family

ID=16369530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19714694A Expired - Fee Related JP3220921B2 (en) 1994-08-01 1994-08-01 Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3220921B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102179310A (en) * 2010-12-23 2011-09-14 紫金矿业集团股份有限公司 Floating process for comprehensively recycling copper separation tailings

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102179310A (en) * 2010-12-23 2011-09-14 紫金矿业集团股份有限公司 Floating process for comprehensively recycling copper separation tailings

Also Published As

Publication number Publication date
JP3220921B2 (en) 2001-10-22

Similar Documents

Publication Publication Date Title
JPH0831311A (en) Manufacture of electron emitting element, and electron source and image forming device using the element
JP2836015B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3305143B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP3074596B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2909702B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JPH08162002A (en) Surface conductive electron emission element, electron source, image forming device using it and manufacture
JP3220921B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2932240B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2961499B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3185082B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same
JP2923841B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2961494B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same
JP2854532B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP2866307B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2872591B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2976175B2 (en) Electron emitting element, electron source, manufacturing method thereof, and image forming apparatus using the electron source
JP2909706B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2961498B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JPH08162015A (en) Surface conductive electron emission element, electron source, image forming device and manufacture
JP3168382B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2946181B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JPH08329829A (en) Surface conduction type electron emitting element, electron source using the same, image forming device, and their method of manufacture
JPH08185793A (en) Surface conduction type electron emitting element, electron source, image forming device, and those manufacture
JPH08162011A (en) Electron emission element, electron source, image forming device using it and manufacture
JPH08162016A (en) Electron emission element, electron source, image forming device and manufacture

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010717

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070817

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080817

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees