JP2836015B2 - Electron emission device, an electron source manufacturing method of the image forming apparatus - Google Patents

Electron emission device, an electron source manufacturing method of the image forming apparatus

Info

Publication number
JP2836015B2
JP2836015B2 JP8775995A JP8775995A JP2836015B2 JP 2836015 B2 JP2836015 B2 JP 2836015B2 JP 8775995 A JP8775995 A JP 8775995A JP 8775995 A JP8775995 A JP 8775995A JP 2836015 B2 JP2836015 B2 JP 2836015B2
Authority
JP
Japan
Prior art keywords
electron
voltage
method
emitting device
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8775995A
Other languages
Japanese (ja)
Other versions
JPH08264112A (en
Inventor
敬介 山本
正人 山野辺
康弘 浜元
Original Assignee
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノン株式会社 filed Critical キヤノン株式会社
Priority to JP8775995A priority Critical patent/JP2836015B2/en
Priority claimed from US08/508,931 external-priority patent/US6246168B1/en
Priority claimed from CA002296839A external-priority patent/CA2296839C/en
Publication of JPH08264112A publication Critical patent/JPH08264112A/en
Application granted granted Critical
Publication of JP2836015B2 publication Critical patent/JP2836015B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、電子放出素子、特に表面伝導型電子放出素子と、該電子放出素子を複数用いた電子源、それを用いた表示装置や露光装置等の画像形成装置、更には該電子源及び画像形成装置の製法に関する。 The present invention relates to electron-emitting device, in particular a surface conduction electron-emitting device, electron source using a plurality of electron-emitting device, display device and an exposure apparatus an image forming apparatus such as using the same, further relates to a process for the production of electron source and image forming apparatus.

【0002】 [0002]

【従来の技術】電子放出素子の一つとして表面伝導型電子放出素子があるが、該表面伝導型電子放出素子は、絶縁性の基板上に形成された導電性膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。 BACKGROUND ART There are a surface conduction electron-emitting device as one of the electron-emitting device, the surface conduction electron-emitting device, the conductive film formed on an insulating substrate, parallel to the film plane advantage of the phenomenon that electrons are emitted by passing a current.

【0003】表面伝導型電子放出素子の典型的な構成例としては、絶縁性の基板上に設けた一対の素子電極間を連絡する金属酸化物等の導電性膜に、予めフォーミングと称される通電処理により電子放出部を形成したものが挙げられる。 [0003] Typical example of the configuration of a surface conduction electron-emitting device, the electroconductive film of metal oxides such as to contact between a pair of device electrodes provided on an insulating substrate, previously referred to as forming It includes those to form an electron emission portion by the energization process. フォーミングは、導電性膜の両端に電圧を印加通電することで通常行われ、導電性膜を局所的に破壊、変形もしくは変質させて構造を変化させ、電気的に高抵抗な状態の電子放出部を形成する処理である。 Forming is usually done by applying energizing voltages to both ends of the conductive film, the conductive film locally destroy, deform or denature to change the structure, electrically electron emission portion of the high resistance state a process of forming a. 電子放出は、上記電子放出部が形成された導電性薄膜に電圧を印加して電流を流すことにより、電子放出部に発生した亀裂付近から行われる。 Electron emission by flowing electric current by applying a voltage to the conductive thin film the electron-emitting portion is formed, is carried out from the vicinity of the crack generated in the electron emission portion.

【0004】上記電子放出素子は、構造が単純で製造も容易であることから、大面積に亙って多数配列形成できる利点がある。 [0004] The electron emission device, since the structure is simple and easily manufactured, can be advantageously arrayed formed over a large area. そこで、この特徴を活かすための種々の応用が研究されている。 Therefore, various applications for take advantage of this feature have been studied. 例えば表示装置等の画像形成装置への利用が挙げられる。 For example it includes the use of the image forming apparatus such as a display device.

【0005】従来、多数の表面伝導型電子放出素子を配列形成した例としては、並列に該電子放出素子を配列し、個々の電子放出素子の両端(両素子電極)を配線(共通配線とも呼ぶ)にて夫々結線した行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げられる(特開平1−31332号公報、同1−283749号公報、同2−257552号公報)。 Conventionally, as the number of surface example the conduction electron-emitting devices arranged and formed, the electron-emitting device arranged in parallel, also referred to as wire the ends (both the element electrodes) of each electron-emitting devices (common wiring ) multi-row array respectively connected row (also referred to as a ladder-type arrangement) electron sources are mentioned in (JP-a-1-31332, JP same 1-283749, JP-same 2-257552 JP). また、特に表示装置においては、液晶を用いた表示装置と同様の平板型表示装置とすることが可能で、しかもバックライトが不要な自発光型の表示装置として、表面伝導型電子放出素子を多数配置した電子源と、この電子源からの電子線の照射により可視光を発光する蛍光体とを組み合わせた表示装置が提案されている(アメリカ特許第5066883号明細書)。 Further, particularly in the display device, it may be a display device similar to flat panel display device using a liquid crystal, moreover as a backlight display unwanted self-emitting device, a large number of surface conduction electron-emitting devices an electron source arrangement the phosphor and a display device combining has been proposed (US Patent No. 5,066,883) that emits visible light upon irradiation of an electron beam from the electron source.

【0006】上記表面伝導型電子放出素子を利用した表示装置において、高品位、高精細な画像を大画面で得るためには、電子放出素子の行・列の数が夫々数百〜数千となり、非常に多くの電子放出素子を配列する必要がある。 [0006] In the display apparatus utilizing a surface conduction electron-emitting device, high-quality, high-definition images to obtain a large screen, the number is respectively several hundred to several thousand next row and column of the electron-emitting devices , it is necessary to arrange a large number of electron-emitting devices. 従って、各電子放出素子の電気特性が均一で制御しやすいことが望まれる。 Thus, the electrical characteristics of each electron-emitting device is desired to be controlled by the uniform easily.

【0007】 [0007]

【発明が解決しようとする課題】しかしながら、従来の表面伝導型電子放出素子は長時間駆動すると、強電界もしくはジュール熱による電子放出部の自己発熱により、 [SUMMARY OF THE INVENTION However, the conventional surface conduction electron-emitting device long time driven by self-heating of the electron-emitting portion by the strong electric field or the Joule heat,
電子放出部近傍の導電性膜が変形もしくは破壊される場合があった。 There are cases where the conductive film of the electron-emitting portion near is deformed or destroyed. 導電性膜に変形や破壊が生じると、素子の寿命が低下し、該素子を複数用いてなる電子源を利用した画像形成装置においては表示品位の低下を引き起こす。 When the conductive film to deformation or breakage occurs, it reduces the life of the device, causing a deterioration of display quality in the image forming apparatus using an electron source formed by using a plurality of the element.

【0008】また、従来の表面伝導型電子放出素子においては、素子電流として観測される電流の中には無効電流が存在し、電子放出効率向上のため、該無効電流を除去する必要があった。 Further, in the conventional surface conduction electron-emitting device, reactive current exists in the current observed as the device current, since the electron emission efficiency, it is necessary to remove the reactive current .

【0009】本発明の目的は上記のような導電性膜の変形や破壊を防止し、安定した表示品位の画像形成装置を提供することにある。 An object of the present invention prevents the deformation or breakage of the conductive film as described above, is to provide an image forming apparatus stable display quality. また本発明の目的は、上記した無効電流を除去し、電子放出効率を向上させ、画像形成装置の表示品位の向上を図ることにある。 The object of the present invention is to eliminate the reactive current described above, to improve the electron emission efficiency is to improve the display quality of the image forming apparatus.

【0010】 [0010]

【課題を解決するための手段及び作用】請求項1〜 の発明は、電子放出素子の製造方法であり、 導電性膜に亀 Means and operation for solving the problems] The invention of claim 1-7 is a method of manufacturing an electron-emitting device, turtle conductive film
を形成した後に、炭素化合物を含む雰囲気下において After forming the cleft, in an atmosphere containing carbon compound
素子電極間に両極性電圧を印加することを特徴とする。 And applying a bipolar voltage between the device electrodes.

【0011】また請求項10の発明は、電子源の製 [0011] According to another embodiment of the present invention 8-10, manufacturing of the electron source
造方法であり、上記電子放出素子の製造方法で同一基板 A production method, the same substrate in the manufacturing method of the electron-emitting devices
上に複数の電子放出素子を形成することを特徴とする。 And forming a plurality of electron-emitting devices thereon.

【0012】更に請求項1112は上記電子源を用い Furthermore claim 11, 12 using the electron source
てなる画像形成装置の製造方法、請求項13、14は画 Method of manufacturing an image forming apparatus comprising Te, claims 13 and 14 image
像形成装置の発明である。 An invention of an image forming apparatus. 以下、表面伝導型電子放出素子を例に挙げて本発明を説明する。 Hereinafter, a surface conduction electron-emitting device will be described the present invention as an example.

【0013】表面伝導型電子放出素子には平面型と垂直型があり、まず、平面型の電子放出素子の基本的な構成について説明する。 [0013] The surface conduction electron-emitting device has a flat and vertical, will be described first basic configuration of the electron-emitting device of a plane type.

【0014】図1(a)、(b)は、平面型表面伝導型電子放出素子の基本的な構成を示す図である。 [0014] Figure 1 (a), (b) is a diagram showing a basic structure of a planar type surface conduction electron-emitting device.

【0015】図1において1は基板、2は電子放出部、 [0015] 1 in FIG. 1 is a substrate, 2 is an electron-emitting portion,
3は導電性膜、4と5は素子電極、6は被膜である。 3 conductive film, 4 and 5 the element electrode, 6 is a film.

【0016】基板1としては、例えば石英ガラス、Na [0016] As the substrate 1, quartz glass, for example, Na
等の不純物含有量を減少させたガラス、青板ガラス、青板ガラスにスパッタ法等によりSiO 2を積層した積層体、アルミナ等のセラミックス等が挙げられる。 Glass having a reduced impurity content equal, laminate with a SiO 2 by sputtering or the like soda lime glass, soda lime glass, ceramics such as alumina and the like.

【0017】対向する素子電極4,5の材料としては、 [0017] As the material of the opposite device electrodes 4 and 5,
一般的導体材料が用いられ、例えばNi、Cr、Au、 Generally the conductive material is used, for example Ni, Cr, Au,
Mo、W、Pt、Ti、Al、Cu、Pd等の金属あるいは合金及びPd、Ag、Au、RuO 2 、Pd−Ag Mo, W, Pt, Ti, Al, Cu, metal or alloy and Pd such as Pd, Ag, Au, RuO 2, Pd-Ag
等の金属あるいは金属酸化物とガラス等から構成される印刷導体、In 23 −SnO 2等の透明導電体及びポリシリコン等の半導体導体材料等から適宜選択される。 Metal or metal oxide and printed conductor composed of glass or the like etc., are appropriately selected from semiconductor conductive materials such as transparent conductor and polysilicon or the like In 2 O 3 -SnO 2.

【0018】素子電極間隔L、素子電極長さW、導電性膜3の形状等は、応用される形態等によって設計される。 The element electrode interval L, the shape of the device electrode length W, the conductive film 3 is designed depending on the form or the like to be applied.

【0019】素子電極間隔Lは、数百Å〜数百μmであることが好ましく、より好ましくは、素子電極4,5間に印加する電圧等により、数μm〜数十μmである。 The element electrode interval L is preferably several hundreds Å~ several hundred [mu] m, more preferably, by a voltage or the like applied between the device electrodes 4 and 5, a number μm~ several tens [mu] m.

【0020】素子電極長さWは、電極の抵抗値や電子放出特性を考慮すると、好ましくは数μm〜数百μmであり、また素子電極厚dは、数百Å〜数μmである。 The device electrodes length W, considering the resistance value and electron emission characteristic of the electrode is preferably several μm~ several hundred [mu] m, also the device electrode thickness d is several hundred Å~ number [mu] m.

【0021】尚、図1に示される表面伝導型電子放出素子は、基板1上に、素子電極4,5、導電性膜3の順に積層されたものとなっているが、基板1上に、導電性膜3、素子電極4,5の順に積層したものとしてもよい。 [0021] The surface conduction electron-emitting device shown in FIG. 1, on a substrate 1, device electrodes 4 and 5, but has to have been laminated in this order of the conductive film 3, on the substrate 1, conductive film 3 may be formed by laminating in this order device electrodes 4 and 5.

【0022】導電性膜3は、良好な電子放出特性を得るためには、微粒子で構成された微粒子膜であることが特に好ましく、その膜厚は、素子電極4,5へのステップカバレージ、素子電極4,5間の抵抗値及び後述するフォーミング条件等によって適宜選択される。 The conductive film 3, in order to obtain good electron emission characteristics, particularly preferably a fine particle film composed of fine particles and has a thickness, step coverage to the device electrodes 4 and 5, element It is appropriately selected depending on the forming conditions of the resistance value and below between the electrodes 4,5. この導電性膜3の膜厚は、好ましくは数Å〜数千Åで、特に好ましくは10Å〜500Åであり、その抵抗値は、10 3 The thickness of the conductive film 3 is preferably several Å~ several thousand Å, particularly preferably 10A~500A, its resistance value, 10 3 -
10 7 Ω/□のシート抵抗値である。 10 7 Ω / □ which is the sheet resistance value.

【0023】導電性膜3を構成する材料としては、例えばPd、Pt、Ru、Ag、Au、Ti、In、Cu、 Examples of the material constituting the conductive film 3, for example Pd, Pt, Ru, Ag, Au, Ti, In, Cu,
Cr、Fe、Zn、Sn、Ta、W、Pb等の金属、P Cr, Fe, Zn, Sn, Ta, W, metal such as Pb, P
dO、SnO 2 、In 23 、PbO、Sb 23等の酸化物、HfB 2 、ZrB 2 、LaB 6 、CeB 6 、Y dO, SnO 2, In 2 O 3, PbO, oxides such as Sb 2 O 3, HfB 2, ZrB 2, LaB 6, CeB 6, Y
4 、GdB 4等の硼化物、TiN、ZrN、HfN等の窒化物、Si、Ge等の半導体等が挙げられる。 B 4, GdB borides such as 4, TiN, ZrN, nitrides such as HfN, Si, a semiconductor or the like of Ge, and the like.

【0024】尚、上記微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造として、微粒子が個々に分散配置した状態のみならず、微粒子が互いに隣接、あるいは重なり合った状態(島状も含む)の膜をさす。 [0024] Note that the above fine particle film is a film in which a plurality of particles are assembled, as a fine structure, not only the state fine particles are distributed individually, particles adjacent to each other, or overlap with each other (island-shaped It refers to the film also included). 微粒子膜である場合、微粒子の粒径は、数Å〜数千Åであることが好ましく、特に好ましくは10Å〜200Åである。 If a fine particle film, the particle size of the fine particles is preferably several Å~ several thousand Å, particularly preferably 10A~200A.

【0025】電子放出部2には亀裂が含まれており、電子放出はこの亀裂付近から行われる。 [0025] The electron-emitting portion 2 includes the fissure, electron emission is performed from near the fissure. この亀裂を含む電子放出部2及び亀裂自体は、導電性膜3の膜厚、膜質、 The cracking electron-emitting region 2 and cracking itself including the conductive film 3 having a thickness, film quality,
材料及び後述するフォーミング条件等の製法に依存して形成される。 It is formed depending on preparation of such forming conditions materials and later. 従って、電子放出部2の位置及び形状は図1に示されるような位置及び形状に特定されるものではない。 Therefore, the position and shape of the electron-emitting region 2 is not intended to be identified in position and shape shown in Figure 1.

【0026】亀裂は、数Å〜数百Åの粒径の導電性微粒子を有することもある。 The cracks may also have conductive fine particles having a particle diameter of several Å~ several hundred Å. この導電性微粒子は、導電性膜3を構成する材料の元素の一部、あるいは総てと同様のものである。 The conductive fine particles, some of the elements of material composing the conductive film 3, or is similar to the all.

【0027】また、本発明においては亀裂を含む電子放出部2及びその近傍の両電位側に高結晶性の炭素を含む被膜6を有する。 Further, in the present invention with a coating 6 comprising a high crystallinity carbon on both potential side of the electron-emitting region 2 and its vicinity including cracks.

【0028】次に、垂直型表面伝導型電子放出素子の基本的な構成について説明する。 The following describes the basic structure of a vertical type surface conduction electron-emitting device.

【0029】図2は、垂直型電子放出素子の基本的な構成を示す図で、図中21は段差形成部材で、その他図1 FIG. 2 is a diagram showing a basic configuration of the vertical type electron emission device, drawing 21 is a step-forming member, other Figure 1
と同じ符号は同じ部材を示すものである。 The same reference numerals shows the same members as.

【0030】基板1、電子放出部2、導電性膜3及び素子電極4,5、被膜6は、前述した平面型電子放出素子と同様の材料で構成されたものである。 The substrate 1, electron-emitting portion 2, the conductive film 3 and the device electrodes 4 and 5, the film 6 are those that are made of the same material as the planar type electron-emitting device described above.

【0031】段差形成部材21は、例えば真空蒸着法、 The step-forming section 21, for example, a vacuum deposition method,
印刷法、スパッタ法等で付設されたSiO 2等の絶縁性材料で構成されたものである。 Printing, those made of an insulating material such as SiO 2, which is attached by a sputtering method or the like. この段差形成部材21の膜厚は、先に述べた平面型電子放出素子の素子電極間隔L(図1参照)に対応するもので、段差形成部材21の作成法や素子電極4,5間に印加する電圧等により設定されるが、好ましくは数百Å〜数十μmであり、特に好ましくは数百Å〜数μmである。 The thickness of the step forming member 21, which corresponds to the element electrode interval of the flat type electron-emitting element described above L (see FIG. 1), between the creation method and device electrodes 4 and 5 of the step forming member 21 Although set by a voltage or the like applied, preferably several hundred Å~ several tens [mu] m, particularly preferably several hundred Å~ number [mu] m.

【0032】導電性膜3は、通常、素子電極4,5の作成後に形成されるので、素子電極4,5の上に積層されるが、導電性膜3の形成後に素子電極4,5を作成し、 The conductive film 3 is usually because it is formed after the creation of device electrodes 4 and 5, but is laminated on the device electrodes 4 and 5, the device electrodes 4 and 5 after the formation of the conductive film 3 make,
導電性膜3の上に素子電極4,5が積層されるようにすることも可能である。 Device electrodes 4 and 5 on the conductive film 3 it is also possible to be stacked. また、平面型電子放出素子の説明においても述べたように、電子放出部2の形成は、導電性膜3の膜厚、膜質、材料及び後述するフォーミング条件等の製法に依存するので、その位置及び形状は図2に示されるような位置及び形状に特定されるものではない。 Moreover, as mentioned in the description of the planar type electron-emitting device, formation of the electron-emitting portion 2, the conductive film 3 having a thickness, film quality, because it depends on process of forming conditions for the material and below its position and shape is not to be specified to the position and shape shown in FIG.

【0033】尚、以下の説明は、上述の平面型電子放出素子と垂直型電子放出素子の内、平面型を例にして説明するが、平面型電子放出素子に代えて垂直型電子放出素子としてもよい。 [0033] The following description of the planar type electron-emitting device and a vertical type electron emission element described above will be explained, the flat example, as a vertical type electron-emitting devices in place of the planar type electron-emitting devices it may be.

【0034】表面伝導型電子放出素子の製法としては様々な方法が考えられるが、その一例を図3に基づいて説明する。 [0034] There are various methods as a method of the surface conduction electron-emitting device but will be described with reference to an example in FIG. 尚、図3において図1と同じ符号は同じ部材を示すものである。 Incidentally, the same reference numerals as FIG. 1 in FIG. 3 shows the same member.

【0035】1)基板1を洗剤、純水及び有機溶剤により十分に洗浄した後、真空蒸着法、スパッタ法等により素子電極材料を堆積させた後、フォトリソグラフィー技術により基板1の面上に素子電極4,5を形成する(図3(a))。 [0035] 1) detergent substrate 1 was sufficiently washed with pure water and an organic solvent, a vacuum deposition method, after depositing the element electrode material by sputtering or the like, elements on the surface of the substrate 1 by the photolithography technique forming the electrodes 4 and 5 (Figure 3 (a)).

【0036】2)素子電極4,5を設けた基板1上に有機金属溶液を塗布して放置することにより、素子電極4 [0036] 2) by leaving the organic metal solution was coated device electrodes 4 and 5 on the substrate 1 which is provided, the device electrodes 4
と素子電極5間を連絡して有機金属薄膜を形成する。 Contact between element electrodes 5 to form an organic metal thin film.
尚、有機金属溶液とは、前述の導電性膜3の構成材料の金属を主元素とする有機化合物の溶液である。 Note that the organic metal solution is a solution of an organic compound as a main element metal of the constituent material of the conductive film 3 described above. この後、 After this,
有機金属薄膜を加熱焼成処理し、リフトオフ、エッチング等によりパターニングされた導電性膜3を形成する(図3(b))。 The organic metal thin film is heated baked, lift-off, to form a patterned conductive film 3 by etching or the like (Figure 3 (b)). 尚、ここでは、有機金属溶液の塗布法により説明したが、これに限ることなく、例えば真空蒸着法、スパッタ法、化学的気相堆積法、分散塗布法、ディッピング法、スピンナー法等によって有機金属膜を形成することもできる。 Here, although explained by an organic metal solution is not limited to this, for example, a vacuum deposition method, sputtering method, chemical vapor deposition, dispersion coating, dipping, organometallic spinner method it is also possible to form a film.

【0037】3)続いて、フォーミングと呼ばれる通電処理を施す。 [0037] 3) Then, perform the energization operation called forming. 素子電極4,5間に、不図示の電源より通電すると、導電性膜3の部位に構造の変化した電子放出部2が形成される(図3(c))。 Between the device electrodes 4 and 5, is energized from a power supply (not shown), the electron-emitting portion 2 that change in structure was the site of the conductive film 3 is formed (Figure 3 (c)). この通電処理により導電性膜3を局所的に破壊、変形もしくは変質せしめ、 Locally destroyed, deformed or denatured conductive film 3 by the energization treatment,
構造の変化した部位が電子放出部2である。 Altered site structure is electron-emitting portion 2.

【0038】フォーミングの電圧波形の例を図4に示す。 [0038] An example of the forming voltage waveforms in FIG.

【0039】電圧波形は、特にパルス波形が好ましく、 [0039] The voltage waveform, it is preferable in particular pulse waveform,
パルス波高値を定電圧とした電圧パルスを連続的に印加する場合(図4(a))と、パルス波高値を増加させながら電圧パルスを印加する場合(図4(b))とがある。 When applying the voltage pulse of the pulse wave height and a constant voltage continuously and (FIG. 4 (a)), the case of applying a voltage pulse while increasing the pulse peak value (FIG. 4 (b)) and there is.

【0040】まず、パルス波高値を定電圧とした場合について図4(a)で説明する。 Firstly, it explained in FIGS. 4 (a) for the case where the pulse wave height and a constant voltage.

【0041】図4(a)におけるT 1及びT 2は電圧波形のパルス幅とパルス間隔であり、例えば、T 1を1μ [0041] T 1 and T 2 in FIG. 4 (a) is a pulse width and the pulse interval of the voltage waveform, for example, the T 1 1 [mu]
sec〜10msec、T 2を10μsec〜100m sec~10msec, the T 2 10μsec~100m
secとし、波高値(フォーミング時のピーク電圧)を前述した電子放出素子の形態に応じて適宜選択して、適当な真空度の真空雰囲気下で、数秒から数十分印加する。 And sec, appropriately selected depending on the form of the electron-emitting device described above the peak value (peak voltage upon forming), in a vacuum atmosphere of a suitable vacuum degree to a few tens of minutes applying a few seconds. 尚、印加する電圧波形は、図示される三角波に限定されるものではなく、矩形波等の所望の波形を用いることができる。 The voltage waveform to be applied is not limited to the triangular wave shown, it may be used a desired waveform of a rectangular wave or the like.

【0042】次に、パルス波高値を増加させながら電圧パルスを印加する場合について図4(b)で説明する。 Next, it explained in FIG. 4 (b) for the case of applying a voltage pulse while increasing the pulse peak value.

【0043】図4(b)におけるT 1及びT 2は図4 [0043] T 1 and T 2 in FIG. 4 (b) FIG. 4
(a)と同様であり、波高値(フォーミング時のピーク電圧)を、例えば0.1Vステップ程度ずつ増加させ、 (A) and is the same, the peak value (peak voltage upon forming), for example, is increased by about 0.1V steps,
図4(a)の説明と同様の適当な真空雰囲気下で印加する。 Figure 4 is applied under similar appropriate vacuum atmosphere and a description of (a).

【0044】尚、パルス間隔T 2中に、導電性膜3(図1及び図2参照)を局所的に破壊、変形もしくは変質させない程度の電圧、例えば0.1V程度の電圧で素子電流を測定して抵抗値を求め、例えば1MΩ以上の抵抗を示した時にフォーミングを終了する。 [0044] Incidentally, during the pulse interval T 2, the conductive film 3 (see FIGS. 1 and 2) locally destroy, voltage level that does not deform or alteration, measuring the device current, for example, 0.1V voltage of approximately the resistance value determined by, and ends the forming when for example showing 1MΩ or more resistors.

【0045】4)次に、フォーミング工程が終了した素子に炭素化合物の存在下で両極性の電圧パルスを印加し電子放出部2及びその近傍の両電位側に高結晶性の炭素を含む被膜6を堆積させる活性化工程を施す。 [0045] 4) Then, the film 6 containing the highly crystalline carbon voltage pulses of both polarities is applied in the presence on both potential side of the electron-emitting region 2 and its vicinity of the carbon compound in the element forming step is completed the activation process of depositing performed.

【0046】本発明において活性化工程とは、例えば真空排気装置等を発生源とする炭化水素などの炭素化合物、もしくはガスボンベ等から供給される炭素化合物を適当な分圧で導入し、10 -4 〜10 -5 torr程度の真空度で、先のフォーミング工程を終了した素子の素子電極4,5に例えば図18(a)或いは図19(a)に示されるパルス波高値を一定に保った電圧を印加し、素子を駆動することにより行なわれる。 [0046] The activation step in the present invention, by introducing a carbon compound such as hydrocarbons as a source of vacuum exhaust unit, or the like, or a carbon compound supplied from the gas cylinder or the like in a suitable partial pressure, 10-4 10 in -5 torr vacuum of about the voltage maintaining pulse height shown in, for example, in the device electrodes 4 and 5 of the device has finished the previous forming step Fig. 18 (a) or FIG. 19 (a) to constant was applied, it is performed by driving the element. 図18(a)は一方極性パルス電圧の極性を工程途中で反転するもので、図19(a)は交流パルス電圧である。 FIG. 18 (a) whereas those for inverting the polarity of the pulse voltage step on the way, FIG. 19 (a) is an AC pulse voltage. 当該工程により、 By this step,
素子電流I f 、放出電流I eが著しく変化する。 Device current I f, the emission current I e are changed drastically. 本工程はI fとI eとを測定しながら行ない、例えば、I eが飽和した時点で工程を終了する。 This step is carried out while measuring the I f and I e, for example, to end the process when the I e is saturated.

【0047】上記炭素化合物を導入する場合、例えば、 [0047] When introducing the carbon compounds, for example,
アルカン、アルケン、アルキン等の脂肪族炭化水素類、 Alkane, alkene, aliphatic hydrocarbons such as alkynes,
芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、フェノール、カルボン酸、スルホン酸等の有機酸、更にこれらの誘導体等が挙げられる。 Aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols, carboxylic acids, organic acids such as sulfonic acid, and further derivatives of these.

【0048】図18(a)、図19(a)におけるV [0048] FIG. 18 (a), V in Figure 19 (a)
p 、V nはそれぞれの正極性及び負極性パルスのパルス波高値であり、電子放出可能な電圧、即ち後述する図6 p, V n is the pulse peak value of each of the positive and negative pulses, electron releasable voltage, i.e. below 6
(a)における閾値電圧V thに対して、 V m >V th及びV n <−V thであることが望ましく、更に好ましくは、大きさが動作駆動電圧に等しい電圧である。 Against a threshold voltage V th in (a), is preferably a V m> V th and V n <-V th, more preferably, of equal voltage to the operational drive voltage magnitude.

【0049】また、両図においてT 1p (T 1n )は正極性(負極性)のパルス幅であり、図18(a)においてT [0049] Further, T 1p (T 1n) In both figures is the pulse width of the positive polarity (negative polarity), in FIG. 18 (a) T
2p (T 2n )は正極性(負極性)のパルス間隔、図19 Pulse interval of 2p (T 2n) is positive (negative), 19
(a)においてT pn 、T npはパルス間隔であるが、素子の形態、雰囲気等に応じてそれぞれ適宜設定され、パルス幅は1μsec〜10msec、パルス間隔は10μ (A) at T pn, although T np is the pulse interval, the form of the element, are respectively appropriately set in accordance with the atmosphere or the like, the pulse width 1Myusec~10msec, pulse interval 10μ
sec〜100msecが望ましい。 sec~100msec is desirable. 尚、パルス波形は三角波、矩形波に限定されることはなく、サイン波など所望の波形を用いることができる。 The pulse waveform is a triangular wave is not limited to a rectangular wave, it is possible to use a desired waveform such as a sine wave.

【0050】図18(b)及び図19(b)はそれぞれ図18(a)、図19(a)の電圧波形における、活性化処理中の素子電流I fと放出電流I eの時間変化を示す模式図であるが、処理の途中で駆動電圧の極性反転を伴う極性反転活性化駆動(図18)では、極性の反転に際して、一時的なI f及びI eの減少を伴い、交流活性化駆動(図19)ではこのような変化は見られない。 [0050] Figure 18 (b) and FIG. 19 (b) respectively showing 18 (a), in the voltage waveform of FIG. 19 (a), the time change of the device current I f in the activation process the emission current I e is a schematic diagram showing, in the polarity inversion activation drive with the polarity reversal of the middle driving voltage of treatment (FIG. 18), when the polarity inversion, with a decrease of the temporary I f and I e, alternating activation drive (19) in such a change is not observed.
尚、図18(b)、図19(b)における縦軸の素子電流、放出電流は任意の値である。 Incidentally, FIG. 18 (b), the element current of the vertical axis in FIG. 19 (b), the emission current is an arbitrary value.

【0051】このように炭素化合物を気相中に含む雰囲気下において、電子放出部2より電子を放出することにより、電子放出部2近傍に存在する炭素化合物分子を放出電子により分解することで、電子放出部2とその両電位側近傍の導電性膜3上に炭素及び炭素化合物を堆積させる。 [0051] In the atmosphere containing thus the carbon compounds in the gas phase, by emitting electrons from the electron-emitting portion 2, to decompose by releasing electrons carbon compound molecules present in the vicinity of the electron-emitting portion 2, the electron-emitting portion 2 and its on the conductive film 3 of both potential side near depositing carbon and carbon compound.

【0052】また、これと同時に、堆積された炭素及び炭素化合物に対しても放出電子が引き続き照射されることで、該炭素及び炭素化合物をより結晶性の高い状態にする。 [0052] At the same time, also the emitted electrons are subsequently irradiated with deposited carbon and carbon compounds, the said carbon and carbon compounds in higher crystallinity state. これによって、電子放出部及びその近傍の導電性膜3上には、高融点で強電界に対する耐性の高い被膜が形成される。 Thus, on the conductive film 3 of the electron-emitting region and its vicinity, the coating having high resistance to strong electric field with a high melting point is formed. 更に、本発明においては、活性化処理を極性反転或いは交流電圧により行なっているので、電子放出部2の両電位側に上記被膜が形成されるため、片側のみに形成された場合に比べてより耐性の高い構成になっている。 Further, in the present invention, since the activation process is performed by the polarity inversion or AC voltage, because the film is formed on both potential side of the electron-emitting portion 2, more than when it is formed on only one side It has become high configuration resistant.

【0053】更に、交流駆動により活性化処理を施した本発明の電子放出素子の電子放出特性を後述の測定法により測定すると、直流もしくは単一極性のパルス波の駆動による活性化処理に比較して、電子放出効率(放出電流/素子電流)が向上するという結果が得られた。 [0053] Further, when the electron emission characteristic of the electron-emitting device of the present invention which has been subjected to an activation treatment by AC drive is measured by a measuring method described later, compared to the direct current or single-polar activation by driving the pulse wave Te, the electron emission efficiency (the emission current / device current) results that improved is obtained. これは交流活性化(図19)において特に顕著であった。 This was especially pronounced in AC activation (Figure 19).

【0054】尚、上記炭素及び炭素化合物とは、グラファイト(単結晶及び多結晶の双方を指す)、非晶質カーボン(非晶質カーボン及びこれと多結晶グラファイトとの混合物を指す)である。 [0054] Note that the above-mentioned carbon and carbon compound is graphite (refer to both single crystal and polycrystalline), amorphous carbon (refers to a mixture of amorphous carbon and this and polycrystalline graphite). また、その堆積膜厚は、好ましくは数Å〜数千Å、より好ましくは数十Å〜数百Åである。 Further, the deposited film thickness is preferably several Å~ several thousand Å, and more preferably several tens Å~ several hundred Å.

【0055】5)更に好ましくは、こうして作製した電子放出素子を、フォーミング工程、活性化工程での真空度より高い真空度の真空雰囲気にして動作駆動する。 [0055] 5) More preferably, in this way the electron-emitting device produced, the forming step, operate the drive in the vacuum atmosphere of high vacuum than the degree of vacuum in the activation process. また、より好ましくは、このより高い真空度の真空雰囲気下で80℃〜150℃の加熱後、動作駆動する。 More preferably, after heating of 80 ° C. to 150 DEG ° C. under a vacuum atmosphere of higher vacuum degree, operates the drive.

【0056】尚、フォーミング工程、活性化処理した真空度より高い真空度の真空雰囲気とは、例えば約10 -6 [0056] Incidentally, the forming process, the vacuum atmosphere of high vacuum than the vacuum degree of activation treatment, for example, about 10 -6
torr以上の真空度を有する真空度であり、より好ましくは、超高真空系であり、炭素及び炭素化合物が新たに堆積しない真空度である。 A vacuum having torr or more vacuum, more preferably, an ultra-high vacuum system, carbon and carbon compounds is a vacuum degree of not newly deposited.

【0057】上記5)の工程によりこれ以上の炭素及び炭素化合物の堆積が抑制され、素子電流及び放出電流が安定する。 [0057] The above 5) any more carbon and carbon compounds by a process of deposition is suppressed, the device current and the emission current is stabilized.

【0058】このようにして得られる表面伝導型電子放出素子の基本特性を以下に説明する。 [0058] To explain the basic characteristics of the thus obtained surface conduction electron-emitting device below.

【0059】図5は、表面伝導型電子放出素子の電子放出特性を測定するための測定評価系の一例を示す概略構成図で、まずこの測定評価系を説明する。 [0059] Figure 5 is a schematic diagram showing an example of a measurement evaluation system for measuring electron emission characteristics of the surface conduction electron-emitting device will be described first the measurement evaluation system.

【0060】図5において、図1と同じ符号は同じ部材を示す。 [0060] In FIG. 5, the same reference numerals as in FIG. 1 indicate the same members. また、51は素子に素子電圧V fを印加するための電源、50は素子電極4,5間の導電性膜3を流れる素子電流I fを測定するための電流計、54は電子放出部より放出される放出電流I eを捕捉するためのアノード電極、53はアノード電極54に電圧を印加するための高圧電源、52は放出電流I eを測定するための電流計、55は真空装置、56は排気ポンプである。 Further, 51 a power supply for applying a device voltage V f to the device, 50 denotes an ammeter for measuring a device current I f flowing through the conductive film 3 between the device electrodes 4 and 5, 54 from the electron-emitting portion an anode electrode for capturing the emission current I e emitted, a high voltage source 53 for applying a voltage to the anode electrode 54, an ammeter for measuring the emission current I e is 52, 55 vacuum apparatus 56 it is an exhaust pump.

【0061】電子放出素子及びアノード電極54等は真空装置55内に設置され、この真空装置55には不図示の真空系等の必要な機器が具備されていて、所望の真空下で電子放出素子の測定評価ができるようになっている。 [0061] such as the electron-emitting device and the anode electrode 54 is placed in a vacuum apparatus 55, this is the vacuum device 55 are provided the necessary equipment for a vacuum system or the like (not shown), the electron-emitting device under a desired vacuum of measurement and evaluation so that the can.

【0062】排気ポンプ56は、ターボポンプ、ロータリーポンプ等からなる通常の高真空装置系と、イオンポンプ等からなる超高真空装置系とから構成されている。 [0062] exhaust pump 56 is composed of a turbo pump, normal and high vacuum system comprising an rotary pump or the like, and ultra-high vacuum system comprising an ion pump or the like.
また、真空装置55全体及び電子放出素子の基板1は、 The substrate 1 of the vacuum apparatus 55 as a whole and the electron-emitting device,
ヒーターにより200℃程度まで加熱できるようになっている。 It has to be heated to about 200 ° C. by the heater. 尚、この測定評価系は、後述するような表示パネル(図8における201参照)の組み立て段階において、表示パネル及びその内部を真空装置55及びその内部として構成することで、前述のフォーミング工程、活性化工程及び後述するそれ以後の工程における測定評価及び処理に応用することができるものである。 Note that the measurement evaluation system, in the assembly step described later such a display panel (see 201 in FIG. 8), the display panel and the inside thereof by configuring as a vacuum apparatus 55 and internal thereof, the foregoing forming process, the active in which it can be applied to the measurement evaluation and processing in step and later to subsequent steps.

【0063】以下に述べる表面伝導型電子放出素子の基本特性は、上記測定評価系のアノード電極54の電圧を1kV〜10kVとし、アノード電極54と電子放出素子の距離Hを2〜8mmとして行った測定に基づくものである。 [0063] The basic characteristics of the surface conduction electron-emitting device described below, the voltage of the anode electrode 54 of the measurement evaluation system and 1KV~10kV, the distance H of the anode electrode 54 and the electron-emitting device were performed with 2~8mm it is based on the measurement.

【0064】まず、放出電流I e及び素子電流I fと、 [0064] First, the emission current I e and device current I f,
素子電圧V fとの関係の典型的な例を図6に示す。 A typical example of the relationship between the device voltage V f shown in Fig. 尚、 still,
図6において、放出電流I eは素子電流I fに比べて著しく小さいので、任意単位で示されている。 6, since the emission current I e is considerably smaller than the device current I f, it is shown in arbitrary units.

【0065】図6から明らかなように、電子放出素子は、放出電流I eに対する次の3つの特徴的特性を有する。 [0065] As apparent from FIG. 6, the electron-emitting device has the following three characteristic features with respect to the emission current I e.

【0066】まず第1に、電子放出素子はある電圧(しきい値電圧と呼ぶ:図6中のV th )以上の素子電圧V f [0066] First, the electron-emitting device is a voltage (referred to as a threshold voltage: V th in Fig. 6) above the device voltage V f
を印加すると急激に放出電流I eが増加し、一方しきい値電圧V th以下では放出電流I eが殆ど検出されない。 Increases rapidly emission current I e is applied, whereas the emission current I e is less than the threshold voltage V th is hardly detected.
即ち、放出電流I eに対する明確なしきい値電圧V thを持った非線形素子である。 That is, a non-linear device having the definite threshold voltage V th against the emission current I e.

【0067】第2に、放出電流I eが素子電圧V fに対して単調増加する特性(MI特性と呼ぶ)を有するため、放出電流I eは素子電圧V fで制御できる。 [0067] Second, because it has a characteristic that the emission current I e increases monotonously relative to the element voltage V f (referred to as MI characteristic), the emission current I e can be controlled by the device voltage V f.

【0068】第3に、アノード電極54(図5参照)に捕捉される放出電荷は、素子電圧V fを印加する時間に依存する。 [0068] Thirdly, the emitted electric charge captured by the anode 54 (see FIG. 5) is dependent on the time of application of the device voltage V f. 即ち、アノード電極54に捕捉される電荷量は、素子電圧V fを印加する時間により制御できる。 That is, the amount of electric charge captured by the anode electrode 54 can be controlled by the time of application of the device voltage V f.

【0069】放出電流I eが素子電圧V fに対してMI [0069] MI emission current I e is the element voltage V f
特性を有すると同時に、素子電流I fも素子電圧V fに対してMI特性を有する場合もある。 At the same time having a characteristic, may have a MI characteristic with respect to the device current I f also the device voltage V f. このような表面伝導型電子放出素子の特性の例が図6(a)で示す特性である。 Examples of such characteristics of the surface conduction electron-emitting device is a characteristics shown in Figure 6 (a). 一方、図6(b)に示すように、素子電流I fは素子電圧V fに対して電圧制御型負性抵抗特性(VCN On the other hand, as shown in FIG. 6 (b), the device current I f and the voltage-controlled negative resistance characteristic with respect to the device voltage V f (VCN
R特性と呼ぶ)を示す場合もある。 Also indicate called the R characteristics). いずれの特性を示すかは、電子放出素子の製法及び測定時の測定条件等に依存する。 Or it indicates which properties are dependent on the measurement conditions and the like during preparation and measurement of the electron-emitting device. 但し、素子電流I fが素子電圧V fに対してV However, V device current I f is the element voltage V f
CNR特性を有する電子放出素子でも、放出電流I eは素子電圧V fに対してMI特性を有する。 In the electron-emitting device having the CNR characteristic, the emission current I e has a MI characteristic with respect to the device voltage V f.

【0070】次に、本発明の電子源における表面伝導型電子放出素子の配列について説明する。 Next, a description will be given array of surface conduction electron-emitting devices in the electron source of the present invention.

【0071】本発明の電子源における表面伝導型電子放出素子の配列方式としては、従来の技術の項で述べたような梯型配置の他、m本のX方向配線の上にn本のY方向配線を層間絶縁層を介して設置し、電子放出素子の一対の素子電極に夫々X方向配線、Y方向配線を接続した配置方式が挙げられる。 [0071] As the arrangement pattern of the surface conduction electron-emitting devices in the electron source of the present invention, other ladder-type arrangement as described in the prior art, the n book on the m X-directional wirings Y the directional wires were placed through an interlayer insulating layer, respectively X-direction wirings to a pair of device electrodes of the electron-emitting device, and the arrangement method of connecting the Y-direction wiring. これを以後単純マトリクス配置と呼ぶ。 This is referred to hereafter as a simple matrix arrangement. まず、この単純マトリクス配置について詳述する。 First, it will be described in detail this simple matrix arrangement.

【0072】前述した表面伝導型電子放出素子の基本的特性によれば、単純マトリクス配置された電子放出素子における放出電子は、しきい値電圧を超える電圧では、 [0072] According to the basic characteristics of the aforementioned surface conduction electron-emitting device emitted electrons in a simple matrix arrangement electron-emitting device is a voltage exceeding the threshold voltage,
対向する素子電極間に印加するパルス状電圧の波高値とパルス幅で制御できる。 It can be controlled by the peak value and the pulse width of the pulsed voltage applied to the opposite element electrodes. 一方、しきい値電圧以下では殆ど電子は放出されない。 On the other hand, most of the electrons in the threshold voltage or lower is not released. 従って、多数の電子放出素子を配置した場合においても、個々の素子に上記パルス状電圧を適宜印加すれば、入力信号に応じて電子放出素子を選択し、その電子放出量が制御でき、単純なマトリクス配線だけで個別の電子放出素子を選択して独立に駆動可能となる。 Accordingly, even when the arrangement a large number of electron-emitting devices, if properly applying the pulsed voltage to the individual devices, select the electron-emitting device in accordance with an input signal, to control its electron emission quantity, simple It can be driven independently by selecting the individual electron-emitting devices by only matrix wiring.

【0073】単純マトリクス配置はこのような原理に基づくもので、本発明の電子源の一例である、この単純マトリクス配置の電子源の構成について図7に基づいて更に説明する。 [0073] simple matrix arrangement is based on such a principle, which is an example of an electron source of the present invention will be further described with reference to FIG. 7 the structure of the electron source of this simple matrix arrangement.

【0074】図7において基板1は既に説明したようなガラス板等であり、この基板1上に配列された表面伝導型電子放出素子104の個数及び形状は用途に応じて適宜設定されるものである。 [0074] substrate 1 in FIG. 7 is already a glass plate as described such as the number and shape of the substrate 1 surface conduction electron-emitting devices 104 arrayed on the present invention is appropriately set according to the application is there.

【0075】m本のX方向配線102は、夫々外部端子D x1 ,D x2 ,……,D xmを有するもので、基板1上に、 [0075] m X-directional wires 102 are respectively external terminals D x1, D x2, ......, those having a D xm, on the substrate 1,
真空蒸着法、印刷法、スパッタ法等で形成した導電性金属等である。 Vacuum evaporation method, a printing method, a conductive metal or the like formed by sputtering or the like. また、多数の電子放出素子104にほぼ均等に電圧が供給されるように、材料、膜厚、配線幅が設定されている。 Further, as almost evenly voltage to a number of electron-emitting devices 104 is supplied, the material, film thickness, wire width are set.

【0076】n本のY方向配線103は、夫々外部端子D y1 ,D y2 ,……,D ynを有するもので、X方向配線1 [0076] n Y-directional wires 103 are respectively external terminals D y1, D y2, ......, those having a D yn, X-direction wirings 1
02と同様に作成される。 02 to be prepared in the same manner.

【0077】これらm本のX方向配線102とn本のY [0077] X-direction wiring of m lines 102 and the n Y
方向配線103間には、不図示の層間絶縁層が設置され、電気的に分離されて、マトリクス配線を構成している。 Between directional wires 103, interlayer insulating layer (not shown) is installed, it is electrically isolated, constitute a matrix wiring. 尚、このm,nは共に正の整数である。 In this m, n are both positive integers.

【0078】不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等で形成されたSiO 2等であり、X方向配線102を形成した基板1の全面或は一部に所望の形状で形成され、特に、X方向配線102とY方向配線103の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。 [0078] An unshown interlayer insulating layer, a vacuum vapor deposition method, a printing method, a SiO 2 or the like formed by the sputtering method or the like, the desired shape on the entire surface or part of the substrate 1 formed with the X-direction wiring 102 in the form, in particular, as can withstand the potential difference between the intersections of the X-direction wiring 102 and Y-direction wires 103, the thickness, material, process are suitably set.

【0079】更に、電子放出素子104の対向する素子電極(不図示)が、m本のX方向配線102と、n本のY方向配線103と、真空蒸着法、印刷法、スパッタ法等で形成された導電性金属等からなる結線105によって電気的に接続されているものである。 [0079] Further, forming device electrodes facing the electron-emitting device 104 (not shown), the X-direction wiring 102 of the m and n Y-directional wires 103, the vacuum deposition method, a printing method, a sputtering method, or the like in which are electrically connected by a wiring 105 made of conductive metal or the like.

【0080】ここで、m本のX方向配線102と、n本のY方向配線103と、結線105と、対向する素子電極とは、その構成元素の一部あるいは全部が同一であっても、また夫々異なっていてもよく、前述の素子電極の材料等より適宜選択される。 [0080] Here, the X-direction wiring 102 of the m and n Y-directional wires 103, the wiring 105, and the opposing device electrodes, a part or all of the constituent elements are the same, the may be different respectively, it is suitably selected from materials of the aforementioned device electrode. これら素子電極への配線は、素子電極と材料が同一である場合は素子電極と総称する場合もある。 Wiring to these device electrodes, if the device electrodes and the material are the same sometimes collectively referred to as device electrodes. また、電子放出素子104は、基板1 The electron emission device 104 includes a substrate 1
あるいは不図示の層間絶縁層上どちらに形成してもよい。 Or it may be formed on either unshown interlayer insulating layer.

【0081】また、詳しくは後述するが、前記X方向配線102には、X方向に配列された電子放出素子104 [0081] Also, although the details will be described later, in the X-direction wiring 102, the electron-emitting devices 104 arranged in the X direction
の行を入力信号に応じて走査するために、走査信号を印加する不図示の走査信号印加手段が電気的に接続されている。 To scan in accordance with the line in the input signal, not shown scanning signal applying means for applying a scan signal is electrically connected.

【0082】一方、Y方向配線103には、Y方向に配列された電子放出素子104の列の各列を入力信号に応じて変調するために、変調信号を印加する不図示の変調信号発生手段が電気的に接続されている。 [0082] On the other hand, the Y-direction wiring 103, to modulate in response to the input signal of each column of the columns of the electron-emitting devices 104 arranged in the Y direction, (not shown) for applying a modulation signal modulated signal generating means There are electrically connected. 更に、各電子放出素子104に印加される駆動電圧は、当該電子放出素子104に印加される走査信号と変調信号の差電圧として供給されるものである。 Furthermore, the driving voltage applied to each electron-emitting device 104 is intended to be supplied as a difference voltage between the scanning signal and the modulation signal applied to the electron emitter 104.

【0083】次に、以上のような単純マトリクス配置の本発明の電子源を用いた本発明の画像形成装置の一例を、図8〜図10を用いて説明する。 [0083] Next, an example of an image forming apparatus of the present invention using the electron source of the present invention in a simple matrix arrangement as described above will be described with reference to FIGS. 尚、図8は表示パネル201の基本構成図であり、図9は蛍光膜114を示す図であり、図10は図8の表示パネル201で、N Incidentally, FIG. 8 is a basic configuration diagram of a display panel 201, FIG. 9 is a diagram showing a fluorescent film 114, FIG. 10 is a display panel 201 of FIG. 8, N
TSC方式のテレビ信号に応じてテレビジョン表示を行うための駆動回路の一例を示すブロック図である。 Depending on the television signal of the TSC system is a block diagram showing an example of a driving circuit for performing television display.

【0084】図8において、1は上述のようにして表面伝導型電子放出素子を配置した電子源の基板、111は基板1を固定したリアプレート、116はガラス基板1 [0084] In FIG. 8, 1 is a substrate of the electron source arranged surface conduction electron-emitting devices as described above, 111 denotes a rear plate fixed to the substrate 1, 116 denotes a glass substrate 1
13の内面に蛍光膜114とメタルバック115等が形成されたフェースプレート、112は支持枠であり、リアプレート111、支持枠112及びフェースプレート116にフリットガラス等を塗布し、大気中あるいは窒素中で、400〜500℃で10分以上焼成することで封着して外囲器118を構成している。 13 the inner surface with the fluorescent film 114 and the face plate metal back 115 or the like is formed of, 112 is supporting frame, rear plate 111, supporting frame 112 and the frit glass was applied to the face plate 116, in the air or in a nitrogen in constitutes the envelope 118 was sealed by baking 10 minutes or more at 400 to 500 ° C..

【0085】図8において、2は図1における電子放出部に相当する。 [0085] In FIG. 8, 2 corresponds to the electron-emitting portion in FIG. 102、103は、電子放出素子104 102 and 103, electron-emitting devices 104
の一対の素子電極4,5と接続されたX方向配線及びY X-direction wiring and Y that of which is connected to the pair of device electrodes 4 and 5
方向配線で、夫々外部端子D x1 〜D xm ,D y1 〜D ynを有している。 In the direction wirings, respectively external terminals D x1 to D xm, and a D y1 to D yn.

【0086】外囲器118は、上述の如く、フェースープレート116、支持枠112、リアプレート111で構成されている。 [0086] The envelope 118 is, as described above, the face over the plate 116, the support frame 112, and a rear plate 111. しかし、リアプレート111は主に基板1の強度を補強する目的で設けられるものであり、基板1自体で十分な強度を持つ場合は別体のリアプレート111は不要で、基板1に直接支持枠112を封着し、 However, the rear plate 111 is intended to be provided mainly for reinforcing the strength of the substrate 1, a required rear plate 111 separate from the case with sufficient strength in the substrate 1 itself, directly supporting frame to the substrate 1 112 sealed,
フェースプレート116、支持枠112、基板1にて外囲器118を構成してもよい。 Face plate 116, supporting frame 112 may be configured to envelope 118 at the substrate 1. また、フェースプレート116、リアプレート111の間にスぺーサーと呼ばれる不図示の支持体を更に設置することで、大気圧に対して十分な強度を有する外囲器118とすることもできる。 Further, the face plate 116, by further installing a support (not shown) called a spacer between the rear plate 111 may be an envelope 118 having a sufficient strength against the atmospheric pressure.

【0087】蛍光膜114は、モノクロームの場合は蛍光体122のみからなるが、カラーの蛍光膜114の場合は、蛍光体122の配列により、ブラックストライプ(図9(a))あるいはブラックマトリクス(図9 [0087] fluorescent film 114, in the case of monochrome consists only phosphor 122, in the case of the fluorescent film 114 of the color, depending on the arrangement of the fluorescent bodies 122, black stripes (FIG. 9 (a)) or a black matrix (Fig. 9
(b))等と呼ばれる黒色導伝材121と蛍光体122 (B)) black-conduction material called like 121 and the phosphor 122
とで構成される。 Constituted by the. ブラックストライプ、ブラックマトリクスが設けられる目的は、カラー表示の場合必要となる三原色の各蛍光体122間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜114における外光反射によるコントラストの低下を抑制することである。 The purpose of black stripe, a black matrix is ​​provided, the method comprising unnoticeable color mixing by black separately colored portion between each phosphor 122 of the three primary colors necessary for color display, external light reflection at the phosphor film 114 by is to suppress decrease in contrast. 黒色導伝材121の材料としては、通常良く用いられている黒鉛を主成分とする材料だけでなく、導電性があり、光の透過及び反射が少ない材料であれば他の材料を用いることもできる。 As a material of the black conductive heat transfer member 121, usually not only a material composed mainly of graphite is often used, there is a conductive, if material having low light transmissivity and reflectivity possible to use other materials also it can.

【0088】ガラス基板113に蛍光体122を塗布する方法としては、モノクローム、カラーによらず、沈澱法や印刷法が用いられる。 [0088] As a method for applying a fluorescent material 122 on the glass substrate 113 regardless of black and white or color, precipitation method or a printing method is used.

【0089】また、図8に示されるように、蛍光膜11 [0089] Further, as shown in FIG. 8, the fluorescent film 11
4の内面側には通常メタルバック115が設けられる。 On the inner surface of 4 it is usually provided metal back 115.
メタルバック115の目的は、蛍光体122(図9参照)の発光のうち内面側への光をガラス基板113側へ鏡面反射することにより輝度を向上すること、電子ビーム加速電圧を印加するための電極として作用すること、 The purpose of the metal back 115 is to increase the luminance by specular reflection to the glass substrate 113 side light to the inner surface side of the light emitted from the phosphor 122 (see FIG. 9), for applying an electron beam accelerating voltage acting as an electrode,
外囲器118内で発生した負イオンの衝突によるダメージからの蛍光体122の保護等である。 A phosphor 122 protection of the damage from collision of negative ions generated in the envelope 118. メタルバック1 The metal back 1
15は、蛍光膜114の作製後、蛍光膜114の内面側表面の平滑化処理(通常フィルミングと呼ばれる)を行い、その後Alを真空蒸着等で堆積することで作製できる。 15, after the production of the fluorescent film 114, performs smoothing the inner surface of the fluorescent film 114 (usually called filming), can be prepared by the subsequent Al is deposited by vacuum evaporation or the like.

【0090】フェースプレート116には、更に蛍光膜114の導電性を高めるため、蛍光膜114の外面側に透明電極(不図示)を設けてもよい。 [0090] The face plate 116, in order to raise the conductivity of the fluorescent film 114 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 114.

【0091】前述の封着を行う際、カラーの場合は各色蛍光体122と電子放出素子104とを対応させなくてはいけないため、十分な位置合わせを行なう必要がある。 [0091] When performing the above sealing, since in the case of color must be made to correspond to the respective phosphors 122 and the electron-emitting device 104, it is necessary to perform adequate positioning.

【0092】外囲器118内は、不図示の排気管を通じ、1×10 -7 torr程度の真空度にされ、封止される。 [0092] in the envelope 118, through an exhaust pipe (not shown), it is a vacuum of about 1 × 10 -7 torr, and sealed. また、外囲器118の封止を行う直前あるいは封止後に、ゲッター処理を行うこともある。 Further, immediately before or after sealing to perform sealing of the envelope 118, also by performing a getter processing. これは、外囲器118内の所定の位置に配置したゲッター(不図示)を加熱し、蒸着膜を形成する処理である。 This heats the getter disposed in a predetermined position in the envelope 118 (not shown), a process for forming a deposited film. ゲッターは通常Ba等が主成分であり、該蒸着膜の吸着作用により、例えば1×10 -5 〜1×10 -7 torrの真空度を維持するためのものである。 A getter typically contains Ba as a principal component, the adsorption effect of the vapor deposition film, for example, it is used to maintain the degree of vacuum 1 × 10 -5 ~1 × 10 -7 torr.

【0093】尚、前述したフォーミング及びこれ以降の電子放出素子の各製造工程は、通常、外囲器118の封止直前又は封止後に行われるもので、その内容は前述の通りである。 [0093] Incidentally, the manufacturing process of forming and subsequent electron-emitting devices described above is generally intended to be performed after sealing before or sealing the envelope 118, its contents are as defined above.

【0094】上述の表示パネル201は、例えば図10 [0094] The display panel 201 described above, for example, FIG. 10
に示されるような駆動回路で駆動することができる。 It can be driven by a driving circuit as shown in.
尚、図10において、201は表示パネル、202は走査回路、203は制御回路、204はシフトレジスタ、 In FIG. 10, the display panel 201, the 202 scanning circuit, a control circuit 203, 204 is a shift register,
205はラインメモリ、206は同期信号分離回路、2 205 a line memory, 206 a synchronous signal separation circuit, 2
07は変調信号発生器、V x及びV aは直流電圧源である。 07 the modulation signal generator, V x and V a are DC voltage sources.

【0095】図10に示されるように、表示パネル20 [0095] As shown in FIG. 10, the display panel 20
1は、外部端子D x1 〜D xm 、外部端子D y1 〜D yn及び高圧端子Hvを介して外部の電気回路と接続されている。 1 is connected to an external electric circuit through the external terminals D x1 to D xm, external terminals D y1 to D yn and a high-voltage terminal Hv.
この内、外部端子D x1 〜D xmには前記表示パネル201 Among them, the display panel to the external terminal D x1 to D xm 201
内に設けられている電子放出素子、即ちm行n列の行列状にマトリクス配置された電子放出素子群を1行(n素子)ずつ順次駆動して行くための走査信号が印加される。 Electron-emitting device is provided within, i.e. m rows and n column scanning signals to a matrix in successively driving the matrix arranged one row of electron-emitting element groups one by (n elements) of is applied.

【0096】一方、外部端子D y1 〜D ynには、前記走査信号により選択された1行の各電子放出素子の出力電子ビームを制御するための変調信号が印加される。 [0096] On the other hand, the external terminals D y1 to D yn, modulation signals for controlling output electron beams of the electron emitters of one row selected by a scan signal. また、 Also,
高圧端子Hvには、直流電圧源V aより、例えば10k The high-voltage terminal Hv, the DC voltage source V a, for example, 10k
Vの直流電圧が供給される。 DC voltage V is supplied. これは電子放出素子より出力される電子ビームに、蛍光体を励起するのに十分なエネルギーを付与するための加速電圧である。 This electron beam outputted from the electron-emitting devices, an accelerating voltage for imparting sufficient energy for exciting the phosphor.

【0097】走査回路202は、内部にm個のスイッチング素子(図10中S 1 〜S mで模式的に示す)を備えるもので、各スイッチング素子S 1 〜S mは、直流電圧電源V xの出力電圧もしくは0V(グランドレベル)のいずれか一方を選択して、表示パネル201の外部端子D x1 〜D xmと電気的に接続するものである。 [0097] scanning circuit 202 is intended to includes m switching devices inside (in FIG. 10 S 1 to S m illustrates schematically), each switching element S 1 to S m is the DC voltage source V x output voltage or by selecting one of 0V (ground level) of, connects the external terminals D x1 to D xm and electrically the display panel 201. 各スイッチング素子S 1 〜S mは、制御回路203が出力する制御信号T scanに基づいて動作するもので、実際には、例えばFETのようなスイッチング機能を有する素子を組み合わせることにより容易に構成することが可能である。 Each switching element S 1 to S m is intended to control circuit 203 operates based on a control signal T scan to be output, in fact, easily configured by combining elements having, for example, switching functionality such as FET It is possible.

【0098】本例における前記直流電圧源V xは、前記表面伝導型電子放出素子の特性(しきい値電圧)に基づき、走査されていない電子放出素子に印加される駆動電圧がしきい値電圧以下となるような一定電圧を出力するよう設定されている。 [0098] The DC voltage source V x in this example, based on said characteristics of the surface conduction electron-emitting device (the threshold voltage), scanned non electron-emitting devices of the driving voltage applied thereto threshold voltage It is set to output a constant voltage such that less.

【0099】制御回路203は、外部より入力される画像信号に基づいて適切な表示が行われるように、各部の動作を整合させる働きを持つものである。 [0099] The control circuit 203, as appropriate display is performed based on the image signal input from the outside, and has a function of matching the operation of each section. 次に説明する同期信号分離回路206より送られる同期信号T syncに基づいて、各部に対してT scan 、T sft及びT mryの各制御信号を発生する。 Based on the synchronization signal T sync next fed from the synchronizing signal separation circuit 206 to be described, T scan, generating a respective control signal T sft and T mry to each unit.

【0100】同期信号分離回路206は、外部から入力されるNTSC方式のテレビ信号から、同期信号成分と輝度信号成分を分離するための回路で、よく知られているように、周波数分離(フィルター)回路を用いれば、 [0100] synchronizing signal separating circuit 206, from an NTSC TV signal input from the outside, a circuit for separating a synchronizing signal component and the luminance signal component, as is well known, the frequency separation (filter) with the circuit,
容易に構成できるものである。 Those that can be easily constructed. 同期信号分離回路206 Synchronizing signal separation circuit 206
により分離された同期信号は、これもよく知られるように、垂直同期信号と水平同期信号よりなる。 The synchronizing signal separated by, this as also well known, of a vertical synchronizing signal and a horizontal synchronizing signal. ここでは、 here,
説明の便宜上T syncとして図示する。 Illustrated for convenience T sync of explanation. 一方、前記テレビ信号から分離された画像の輝度信号成分を便宜上DAT Meanwhile, for convenience the luminance signal component of image separated from the television signal DAT
A信号と図示する。 Shown as A signal. このDATA信号はシフトレジスタ204に入力される。 The DATA signal is input to the shift register 204.

【0101】シフトレジスタ204は、時系列的にシリアル入力される前記DATA信号を、画像の1ライン毎にシリアル/パラレル変換するためのもので、前記制御回路203より送られる制御信号T sftに基づいて作動する。 [0102] The shift register 204, the DATA signal is chronologically serial input, intended for a serial / parallel conversion every line of image, based on the control signal T sft sent from the control circuit 203 operating Te. この制御信号T sftは、シフトレジスタ204のシフトクロックであると言い換えてもよい。 The control signal T sft may be rephrased as a shift clock for the shift register 204. また、シリアル/パラレル変換された画像1ライン分(電子放出素子のn素子分の駆動データに相当する)のデータは、I The data in the serial / parallel converted image one line (corresponding to n element set of drive data for the electron emission element), I
d1 〜I dnのn個の並列信号として前記シフトレジスタ2 Examples n parallel signals d1 ~I dn shift register 2
04より出力される。 04 is output from.

【0102】ラインメモリ205は、画像1ライン分のデータを必要時間だけ記憶するための記憶装置であり、 [0102] The line memory 205 is a storage device for storing only data for a line content,
制御回路203より送られる制御信号T mryに従って適宜I d1 〜I dnの内容を記憶する。 Stores the contents of the appropriate I d1 ~I dn according to the control signal T mry sent from the control circuit 203. 記憶された内容は、I The stored contents, I
d'1 〜I d'nとして出力され、変調信号発生器207に入力される。 is output as d'1 ~I d'n, is input to the modulation signal generator 207.

【0103】変調信号発生器207は、前記画像データI d'1 〜I d'nの各々に応じて、電子放出素子の各々を適切に駆動変調するための信号源で、その出力信号は、 [0103] Modulation signal generator 207, in response to each of the image data I d'1 ~I d'n, the signal source for properly driving modulating each of the electron-emitting device, the output signal,
端子D y1 〜D ynを通じて表示パネル201内の電子放出素子に印加される。 It applied to the electron-emitting devices in the display panel 201 through the terminals D y1 to D yn.

【0104】前述したように、電子放出素子は電子放出に明確なしきい値電圧を有しており、しきい値電圧を超える電圧が印加された場合にのみ電子放出が生じる。 [0104] As described above, the electron-emitting device has clear threshold voltage for electron emission, the electron emission occurs only when a voltage exceeding the threshold voltage is applied. また、しきい値電圧を超える電圧に対しては電子放出素子への印加電圧の変化に応じて放出電流も変化して行く。 Also, it is going to change the emission current according to the change of the voltage applied to the electron-emitting device of a voltage exceeding the threshold voltage.
電子放出素子の材料、構成、製造方法を変えることにより、しきい値電圧の値や印加電圧に対する放出電流の変化度合いが変わる場合もあるが、いずれにしても以下のことがいえる。 Materials of the electron-emitting device, configuration, by changing the manufacturing process, there is a case where the degree of change in emission current with respect to values ​​and the applied voltage of the threshold voltage is changed, any case can be said below.

【0105】即ち、電子放出素子にパルス状の電圧を印加する場合、例えばしきい値電圧以下の電圧を印加しても電子放出は生じないが、しきい値電圧を超える電圧を印加する場合には電子放出を生じる。 [0105] That is, when a pulse voltage is applied to the electron-emitting device, for example, does not occur electron emission even by applying a threshold voltage below the voltage, when a voltage exceeding the threshold voltage results in the electron emission. その際、第1には電圧パルスの波高値を変化させることにより、出力される電子ビームの強度を制御することが可能である。 At that time, the first by changing the peak value of the voltage pulse, it is possible to control the intensity of electron beam outputted. 第2 The second
には、電圧パルスの幅を変化させることにより、出力される電子ビームの電荷の総量を制御することが可能である。 The, by varying the width of the voltage pulse, it is possible to control the total amount of the outputted electron beam charge.

【0106】従って、入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式とパルス幅変調方式とが挙げられる。 [0106] Therefore, as a method for modulating the electron-emitting device in response to an input signal include a voltage modulation method and pulse-width modulation method. 電圧変調方式を行う場合、変調信号発生器207としては、一定の長さの電圧パルスを発生するが、入力されるデータに応じて適宜パルスの波高値を変調できる電圧変調方式の回路を用いる。 When performing a voltage modulation scheme, as the modulation signal generator 207, but generates a voltage pulse of a constant length, using the circuit of the voltage modulation method capable of modulating the peak value of appropriate pulses according to input data. また、パルス幅変調方式を行う場合、変調信号発生器207としては、一定の波高値の電圧パルスを発生するが、入力されるデータに応じて適宜パルス幅を変調できるパルス幅変調方式の回路を用いる。 When performing pulse width modulation method, the modulation signal generator 207, but generates a voltage pulse of a constant wave height value, the pulse width modulation type circuit capable of modulating a suitable pulse width according to the input data used.

【0107】シフトレジスタ204やラインメモリ20 [0107] The shift register 204 and the line memory 20
5は、デジタル信号式のものでもアナログ信号式のものでもよく、画像信号のシリアル/パラレル変換や記憶が所定の速度で行えるものであればよい。 5, be of a digital signal type may be of an analog signal type, serial / parallel conversion and storage of image signal as long as it allows at a predetermined speed.

【0108】デジタル信号式を用いる場合には、同期信号分離回路206の出力信号DATAをデジタル信号化する必要がある。 [0108] When using the digital signal type, it is necessary to a digital signal the output signal DATA of the synchronizing signal separation circuit 206. これは同期信号分離回路206の出力部にA/D変換器を設けることで行える。 This can be done by providing an A / D converter at the output of the synchronizing signal separation circuit 206.

【0109】また、これと関連して、ラインメモリ20 [0109] In addition, in connection with this, the line memory 20
5の出力信号がデジタル信号かアナログ信号かにより、 The 5 output signals or digital signals or analog signals,
変調信号発生器207に設けられる回路が若干異なるものとなる。 Circuit provided in the modulation signal generator 207 becomes slightly different.

【0110】即ち、デジタル信号で電圧変調方式の場合、変調信号発生器207には、例えばよく知られているD/A変換回路を用い、必要に応じて増幅回路等を付け加えればよい。 [0110] That is, if the voltage modulation method in a digital signal, the modulation signal generator 207, for example, well-known with the D / A conversion circuit is, it Tsukekuwaere an amplifier circuit or the like, if necessary. また、デジタル信号でパルス幅変調方式の場合、変調信号発生器207は、例えば高速の発振器及び発振器の出力する波数を計数する計数器(カウンタ)及び計数器の出力値と前記メモリの出力値を比較する比較器(コンパレータ)を組み合わせた回路を用いることで容易に構成することができる。 Also, for pulse width modulation with a digital signal, the modulation signal generator 207, for example, a high-speed oscillator and an oscillator output to counter for counting the wave number (counter) and the output value of the memory and the output value of the counter it can be easily constituted by using a circuit that combines a comparator (comparator) to compare. 更に、必要に応じて、比較器の出力するパルス幅変調された変調信号を電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付け加えてもよい。 Further, if desired, may be added an amplifier for amplifying the voltage pulse width-modulated signal output by the comparator to the driving voltage of the electron-emitting devices.

【0111】一方、アナログ信号で電圧変調方式の場合、変調信号発生器207には、例えばよく知られているオペアンプ等を用いた増幅回路を用いればよく、必要に応じてレベルシフト回路等を付け加えてもよい。 [0111] On the other hand, if the voltage modulation method by an analog signal, the modulation signal generator 207 may be used an amplifier circuit using an operational amplifier or the like are well known for example, adding a level shift circuit, if necessary it may be. また、アナログ信号でパルス幅変調方式の場合、例えばよく知られている電圧制御型発振回路(VCO)を用いればよく、必要に応じて電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付け加えてもよい。 Also, for pulse width modulation in an analog signal, for example, well-known voltage-controlled oscillator (VCO) may be used, if necessary an amplifier for voltage amplification up to the drive voltage of the electron-emitting devices it may be added.

【0112】以上のような表示パネル201及び駆動回路を有する本発明の画像形成装置は、端子D x1 〜D xm及びD y1 〜D ynから電圧を印加することにより、必要な電子放出素子から電子を放出させることができ、高圧端子Hvを通じて、メタルバック115あるいは透明電極(不図示)に高電圧を印加して電子ビームを加速し、加速した電子ビームを蛍光膜114に衝突させることで生じる励起・発光によって、NTSC方式のテレビ信号に応じてテレビジョン表示を行うことができるものである。 [0112] The image forming apparatus of the present invention having a display panel 201 and a driving circuit as described above, by applying a voltage from the terminal D x1 to D xm and D y1 to D yn, electrons from the electron-emitting devices needed can be released through the high voltage terminal Hv, a high voltage is applied to accelerate the electron beam to the metal back 115 or a transparent electrode (not shown), caused by impinging accelerated electron beam to the fluorescent film 114 excitation - the emission, is capable of performing television display in response to an NTSC television signal.

【0113】尚、以上説明した構成は、表示等に用いられる本発明の画像形成装置を得る上で必要な概略構成であり、例えば各部材の材料等、詳細な部分は上述の内容に限られるものではなく、画像形成装置の用途に適するよう、適宜選択されるものである。 [0113] Incidentally, as described above arrangement is necessary schematic configuration for obtaining an image forming apparatus of the present invention used in a display or the like, for example, materials of the respective members is limited to the contents of the detailed parts described above It not, to be suitable for use of the image forming apparatus, is appropriately selected. また、入力信号としてNTSC方式を挙げたが、本発明に係る画像形成装置はこれに限られるものではなく、PAL、SECAM方式等の他の方式でもよく、更にはこれらよりも多数の走査線からなるTV信号、例えばMUSE方式を初めとする高品位TV方式でもよい。 Although cited NTSC system as an input signal, an image forming apparatus according to the present invention is not limited thereto, PAL, it may be another method such as SECAM system, further a number of scan lines than these consisting TV signal may be a high definition TV system including the MUSE system, for example.

【0114】次に、前述の梯型配置の電子源及びこれを用いた本発明の画像形成装置の一例について図11及び図12を用いて説明する。 Next, it will be described with reference to FIGS. 11 and 12 an example of an image forming apparatus of the present invention using the electron source and its ladder-type arrangement as described above.

【0115】図11において、1は基板、104は表面伝導型電子放出素子、304は電子放出素子104を接続する共通配線で10本設けられており、各々外部端子D 1 〜D 10を有している。 [0115] In FIG. 11, 1 denotes a substrate, 104 is a surface conduction electron-emitting device, 304 are provided ten in common wiring connecting the electron-emitting devices 104, each have an external terminal D 1 to D 10 ing.

【0116】電子放出素子104は、基板1上に並列に複数個配置されている。 [0116] electron-emitting devices 104 is a plurality arranged in parallel on the substrate 1. これを素子行と呼ぶ。 This is referred to as the element row. そしてこの素子行が複数行配置されて電子源を構成している。 Then constitute the electron source this element rows is several lines disposed.

【0117】各素子行の共通配線304(例えば外部端子D 1とD 2の共通配線304)間に適宜の駆動電圧を印加することで、各素子行を独立に駆動することが可能である。 [0117] By applying an appropriate drive voltage between the common wiring 304 of the element rows (e.g., common wire 304 for external terminals D 1 and D 2), it is possible to drive each element row independently. 即ち、電子ビームを放出させたい素子行にはしきい値電圧を超える電圧を印加し、電子ビームを放出させたくない素子行にはしきい値電圧以下の電圧を印加するようにすればよい。 That is, the element rows is desired to release the electron beam by applying a voltage exceeding the threshold voltage, the element rows you do not want to emit an electron beam may be to apply a voltage below the threshold voltage. このような駆動電圧の印加は、各素子行間に位置する共通配線D 2 〜D 9について、夫々相隣接する共通配線304、即ち夫々相隣接する外部端子D 2とD 3 ,D 4とD 5 ,D 6とD 7 ,D 8とD 9の共通配線304を一体の同一配線としても行うことができる。 Application of the driving voltage, the common wiring D 2 to D 9 located at each element rows, the external terminals D 2 and D 3 adjacent common wiring 304, i.e. each phase adjacent each phase, D 4 and D 5 can also be performed as an integrated same wire common wiring 304 of D 6 and D 7, D 8 and D 9.

【0118】図12は、本発明の電子源の他の例である、上記梯型配置の電子源を備えた表示パネル301の構造を示す図である。 [0118] Figure 12 is another example of the electron source of the present invention, showing the structure of a display panel 301 having the electron source of the ladder type arrangement.

【0119】図12中302はグリッド電極、303は電子が通過するための開口、D 1 〜D mは各電子放出素子に電圧を印加するための外部端子、G 1 〜G nはグリッド電極302に接続された外部端子である。 [0119] Figure 12 in 302 grid electrodes, an opening for electrons to pass through 303, D 1 to D m are external terminals for applying voltage to each electron-emitting device, G 1 ~G n grid electrodes 302 it is connected to external terminals. また、各素子行間の共通配線304は一体の同一配線として基板1上に形成されている。 The common wiring 304 of each element rows are formed on the substrate 1 as an integrated same wire.

【0120】尚、図12において図8と同じ符号は同じ部材を示すものであり、図8に示される単純マトリクス配置の電子源を用いた表示パネル201との大きな違いは、基板1とフェースプレート116の間にグリッド電極302を備えている点である。 [0120] Incidentally, the same reference numerals as in FIG. 8 in FIG. 12 shows the same member, a large difference between the display panel 201 using the electron source of the simple matrix arrangement shown in Figure 8, the substrate 1 and the face plate 116 is that it includes a grid electrode 302 between.

【0121】基板1とフェースプレート116の間には、上記のようにグリッド電極302が設けられている。 [0121] between the substrate 1 and the face plate 116, the grid electrode 302 as described above is provided. このグリッド電極302は、電子放出素子104から放出された電子ビームを変調することができるもので、梯型配置の素子行と直行して設けられたストライプ状の電極に、電子ビームを通過させるために、各電子放出素子104に対応して1個ずつ円形の開口303を設けたものとなっている。 The grid electrode 302, as it can modulate the electron beams emitted from the electron-emitting device 104, the stripe-shaped electrodes provided perpendicular to the device rows of the ladder-type arrangement, for passing the electron beam to, has become that provided a circular opening 303 one by one in response to each electron-emitting device 104.

【0122】グリッド電極302の形状や配置位置は、 [0122] The shape and position of the grid electrode 302,
必ずしも図12に示すようなものでなければならないものではなく、開口303をメッシュ状に多数設けることもあり、またグリッド電極302を、例えば電子放出素子104の周囲や近傍に設けてもよい。 Necessarily not must be such as shown in FIG. 12, there may be provided a number of openings 303 in a mesh pattern, also a grid electrode 302, for example, may be provided around or near the electron-emitting device 104.

【0123】外部端子D 1 〜D m及びG 1 〜G nは不図示の駆動回路に接続されている。 [0123] External terminals D 1 to D m and G 1 ~G n is connected to a drive circuit (not shown). そして、素子行を1列ずつ順次駆動(走査)して行くのと同期してグリッド電極302の列に画像1ライン分の変調信号を印加することにより、各電子ビームの蛍光膜114への照射を制御し、画像を1ラインずつ表示することができる。 By applying a modulation signal of one line of the image to the columns of grid electrodes 302 in synchronism with are sequentially driven (scanned) one column element rows, irradiation of the fluorescent film 114 of each electron beam it can be controlled, and displays images line by line.

【0124】以上のように、本発明の画像形成装置は、 [0124] As described above, the image forming apparatus of the present invention,
単純マトリクス配置及び梯型配置のいずれの本発明の電子源を用いても得ることができ、上述したテレビジョン放送の表示装置のみならず、テレビ会議システム、コンピューター等の表示装置として好適な画像形成装置が得られる。 Using an electron source of any of the present invention in a simple matrix arrangement and ladder-type arrangement can be obtained, not only a display device of a television broadcast as described above, suitable imaging videoconferencing system, as a display device such as a computer device is obtained. 更には、感光ドラムとで構成した光プリンターの露光装置としても用いることができるものである。 Furthermore, those which can be used as an exposure device for an optical printer constituted by a photosensitive drum.

【0125】 [0125]

【実施例】以下、実施例を挙げて本発明を具体的に示すが、本発明はこれら実施例に限定されるものではなく、 EXAMPLES Hereinafter, specifically showing the present invention by way of example, the present invention is not limited to these examples,
本発明の目的が達成される範囲内での各要素の置換や設計変更がなされたものをも包含する。 Encompasses those substituted or design change of each element within the object can be achieved according to the present invention has been made.

【0126】[実施例1]本発明第1の実施例として、 [0126] As a first embodiment the present invention Example 1,
図1に示した平面型の表面伝導型電子放出素子を同一基板上に2個(素子A、B)、図3の工程に沿って形成した。 Two plane type surface conduction electron-emitting device shown on the same substrate in FIG. 1 (element A, B), formed along the steps of FIG.

【0127】工程−a 清浄化した青板ガラス上に厚さ0.5μmのシリコン酸化膜をスパッタ法で形成した基板1上に、素子電極4, [0127] Step -a cleaned soda lime on a substrate 1 formed by sputtering a silicon oxide film having a thickness of 0.5μm on glass, device electrodes 4,
5間ギャップLとなるべきパターンをフォトレジスト(RD−2000N−41,日立化成社製)形成し、真空蒸着法により、厚さ50ÅのTi、1000ÅのNi A pattern to be 5 between the gap L photoresist (RD-2000N-41, manufactured by Hitachi Chemical Co., Ltd.) was formed by vacuum evaporation, having a thickness of 50 Å Ti, 1000 Å of Ni
を順次堆積した。 It was sequentially deposited. フォトレジストパターンを有機溶剤で溶解し、Ni/Ti堆積膜をリフトオフし、素子電極間隔L=10μm、W=300μmを有する素子電極4, The photoresist pattern was dissolved by an organic solvent, and lift off the Ni / Ti deposit film, the device electrode 4 having a device electrode interval L = 10μm, W = 300μm,
5を形成した(図3(a))。 5 was formed (Figure 3 (a)).

【0128】工程−b 工程−aで形成した素子電極4,5を含む基板表面全面に、膜厚500ÅのCr膜を真空蒸着により堆積し、更にフォトレジストを全面に塗布した後、素子電極間及びこの近傍に、長さL以上で幅が100μmの開口を有する不図示のマスクを使用して、パターンニング・現像・ [0128] The entire surface of the substrate including the step -b process device electrodes 4 and 5 formed by -a, a Cr film having a thickness of 500Å is deposited by vacuum evaporation, after further applying a photoresist on the entire surface, between the device electrodes and the vicinity, using a mask (not shown) width length L or having an opening 100 [mu] m, patterning, development,
開口部のCrのエッチングにより、電極ギャップL及び素子電極4,5の一部を露出し、幅100μmのCrマスクを作製した。 The etching of Cr opening to expose a portion of the electrode gap L and the device electrodes 4 and 5, to produce a Cr mask having a width 100 [mu] m. その上に有機Pd(ccp4230; Organic Pd (ccp4230 thereon;
奥野製薬(株)製)をスピンナーにより回転塗布し、3 Okuno was spin-coated by a spinner the Pharmaceutical Co., Ltd.), 3
00℃で10分間の加熱焼成処理を行なった。 00 was subjected to heating and baking treatment for 10 minutes at ° C.. この後、 After this,
酸エッチャントでCrをエッチングし、リフトオフすることにより導電性膜3を形成した(図3(b))。 Etching the Cr in acid etchant to form a conductive film 3 by lifting off (Figure 3 (b)). こうして形成された主成分としてPdOよりなる微粒子からなる導電性膜3の膜厚は120Å、シート抵抗値は1. Thickness of the conductive film 3 made of fine particles consisting of PdO as the main component thus formed 120 Å, the sheet resistance value is 1.
5×10 4 Ω/□であった。 5 × was 10 4 Ω / □ a. 尚ここで述べる微粒子膜とは、上述したように、複数の微粒子が集合した膜であり、その微細構造として、微粒子が個々に分散配置した状態のみならず、微粒子が互いに隣接、或いは重なり合った状態(島状も含む)の膜をさし、その粒径は前記状態で粒子形状が認識可能な微粒子についての径をいう。 State Note the fine particle film described here, as described above, a film in which a plurality of particles are assembled, as a fine structure, not only the state fine particles are distributed individually, particles adjacent to each other, the or overlapping refers to films (islands including shape), the particle size refers to the diameter of the particle shape for recognizable particles in the state.

【0129】以上の工程により基板1上に素子電極4, [0129] device electrodes 4 on the substrate 1 by the above steps,
5及び導電性膜3を形成した。 5 and the conductive film 3 was formed.

【0130】工程−c 次に、図5の測定評価系に上記基板を設置し、真空ポンプにて排気し、2×10 -5 torrの真空度に達した後、電源51より素子電極4,5間に電圧を印加し、フォーミング処理を施した。 [0130] Step -c Then, the substrate was placed in the measurement evaluation system of Figure 5, and evacuated by a vacuum pump, 2 × 10 -5 after reaching torr of degree of vacuum, the device electrodes 4 from a power supply 51, a voltage is applied between 5 and subjected to a forming process. フォーミング処理の電圧波形は図4(b)に示すもので、T 1を1msec、T 2を10msecとし、電圧パルスの波高値は0.1Vステップで昇圧し、フォーミング処理を行なった。 Voltage waveform of the forming treatment illustrates in FIG. 4 (b), the T 1 was 1 msec, the T 2 and 10 msec, the peak value of the voltage pulse is raised by 0.1V step was carried out forming treatment. 処理中は0.1Vの電圧でT 2間に抵抗測定パルスを挿入し、抵抗を測定し、該測定値が約1MΩ以上になった時にフォーミング処理を終了した(図3(c))。 During the process inserts a resistance measuring pulse between T 2 at a voltage of 0.1 V, the resistance was measured, to complete the forming process when the measured value is equal to or greater than about 1 M.OMEGA (Figure 3 (c)).

【0131】フォーミング処理を開始してから終了するまでの間に、I fは最大値をとる。 [0131] in between from the start to the end of the forming process, I f takes a maximum value. その値をI max 、この時印加された電圧(パルス電圧の場合はその波高値) The value I max, this time applied voltage (the peak value in the case of pulse voltage)
をV formと呼ぶ。 It is referred to as a V form. 本実施例の素子A、素子Bのフォーミング電圧V formは約7.0Vであった。 Element A, the forming voltage V form of the element B of this example was about 7.0 V.

【0132】工程−d 続いて、フォーミング処理した素子Aには図19(a) [0132] Following step -d, the element A as forming processing FIG 19 (a)
に示される交流パルス波形で、波高値を±18Vとして通電し、活性化処理を施した。 In AC pulse waveform shown in energizes the peak value as ± 18V, was subjected to activation treatment. もう一方の素子Bには図4(a)に示される単一極性パルス波形で波高値を+1 The peak value of a single polarity pulse waveform to the other element B shown in FIG. 4 (a) +1
8Vとして通電し、活性化処理を施した。 Energized as 8V, it was subjected to activation treatment.

【0133】活性化処理はいずれも1.5×10 -5 to [0133] Also 1.5 × any activation treatment 10 -5-to
rrの真空度でI eを測定しながら行ない、I eが約3 performed while measuring I e at a vacuum degree of rr, I e is about 3
0分で飽和したため活性化処理を終了した。 Completing the activation process for saturated at 0 minutes.

【0134】上述の工程で作製した素子A、Bの特性を、1×10 -6 torr、印加電圧+18Vで評価した。 [0134] The above-described process elements A were prepared with the characteristics of B, 1 × 10 -6 torr, was evaluated by applying voltage + 18V. その結果、I fが素子Aで1.0mA、素子Bで1.2mA、I eが素子Aで0.9μA、素子Bで0. As a result, 1.0 mA at I f is the element A, 1.2 mA in element B, 0.9μA with I e is the element A, the element B 0.
6μAとなり、電子放出効率η=I e /I f (%)は素子Aで0.09%、素子Bで約0.05%であった。 6μA next, the electron emission efficiency η = I e / I f ( %) is 0.09% by device A, it was about 0.05% in the element B. また、両素子をこのまま100時間駆動した後、あらためて測定すると、I fが素子Aでは0.7mA、素子Bで0.6mA、I eが素子Aで0.5μA、素子Bで0. Further, after the both elements driven in this state for 100 hours, 0 on again measured, the I f the element A 0.7 mA, 0.6 mA in element B, and I e are element A 0.5 .mu.A, the element B.
2μAであった。 Was 2μA.

【0135】このように、本発明の表面伝導型電子放出素子は電子放出効率が高く、耐久性にも優れるが、特に、交流パルスによる活性化処理を施した素子Aが優れていた。 [0135] Thus, the surface conduction electron-emitting device of the present invention has high electron emission efficiency, is excellent in durability, particularly, element A was subjected to activation treatment by the AC pulse it was excellent.

【0136】この後、表面伝導型電子放出素子の形態を把握するために、素子A、Bそれぞれを電子顕微鏡で観察した。 [0136] After this, in order to grasp the form of the surface conduction electron-emitting device was observed elements A, respectively B in electron microscopy. その結果、素子Aでは電子放出部2の近傍で、 As a result, in the vicinity of the element A electron-emitting portion 2,
主に導電性膜3と基板1との境界付近の両電位側に被膜が形成されているのが観察された。 That coating formed was observed on both potential side near primarily the boundary between the conductive layer 3 and the substrate 1. 素子Bにおいても同様の被膜が観察されたが、主に片側、活性化処理において高電位を印加した側に存在していた。 Similar coating also in element B was observed, mainly on one side, it was present on the side of applying a high voltage in the activation process.

【0137】更に、高倍率のFE−SEMで観察すると、素子B即ち単一極性パルスで活性化処理をした素子の電子放出部2の近傍で、被膜がほとんど形成されていない領域、即ち活性化処理において低電位を印加した側の領域で微粒子及び導電性膜3の一部の変形・移動が観察された。 [0137] Further, when observed at a high magnification of the FE-SEM, in the vicinity of the electron-emitting region 2 of the device that the activation process by the element B i.e. a single polarity pulses, the film is hardly formed region, i.e. activation deformation and movement of a portion of the particulates and the conductive film 3 in the side of applying a low potential region was observed in the process. 一方、交流パルスで活性化処理を施した素子Aでは、このような部位はほとんど観察されなかった。 On the other hand, in the element A was subjected to activation treatment with alternating current pulses, such sites were scarcely observed.

【0138】またこの被膜をTEM、ラマン等で観察すると、グラファイト、アモルファスカーボンを主成分とする、炭素及び炭素化合物からなる被膜が観察された。 [0138] Further, when observing the film TEM, Raman, etc., graphite, as a main component an amorphous carbon, the film made of carbon and carbon compounds were observed.

【0139】これらの観察から、素子Bでは強電界により長時間駆動により、電界破壊もしくは発熱等により、 [0139] From these observations, the long-time driving by strong electric field in the element B, the electric field breakdown or heat generation,
微粒子及び導電性膜の一部が変形・移動するなどの電子放出部の部分的破壊を引き起こし、その結果、電子放出特性の劣化が顕著となった。 Some of the fine particles and the conductive film causes a partial breakdown of the electron emitting portions, such as deformation and movement, as a result, deterioration of the electron emission characteristics become conspicuous. 一方素子Aでは、交流パルスによる活性化処理により電子放出部近傍両端に形成した高結晶性の炭素を含む被膜により、電子放出部の強電界及び熱などへの耐性が高まり、比較的長時間良好な電子放出を行なうということがわかった。 In contrast element A, the coating comprising highly crystalline carbon that is formed on the electron-emitting portion near the both ends by the activation treatment with alternating pulses, increased resistance to such strong electric field and thermal electron emitting portion, a relatively long time good it has been found that performing the electron emission.

【0140】[実施例2]本実施例では、実施例1で作製した素子Aタイプの表面伝導型電子放出素子を多数単純マトリクス配置した電子源を有する画像形成装置を構成した。 [0140] In EXAMPLE 2 This Example was the image forming apparatus having an electron source of surface conduction electron-emitting device of device A type manufactured and simple matrix arrangement number in Example 1.

【0141】本実施例の電子源の一部の平面図を図13 [0141] The partial plan view of the electron source of the present embodiment FIG. 13
に示す(被膜6は不図示)。 It is shown (coating 6 is not shown). また、図中のA−A'断面図を図14に示す。 Also, it is shown in FIG. 14 A-A 'sectional view of FIG. 但し、図13〜16中で同じ符号を付したものは同じものを示す。 However, those denoted by the same reference numerals in FIG. 13 to 16 have the same meanings. ここで、141は層間絶縁層、142はコンタクトホールである。 Here, 141 denotes an interlayer insulating layer, 142 is a contact hole.

【0142】工程−a 清浄化した青板ガラス上に厚さ0.5μmのシリコン酸化膜をスパッタ法で形成した基板1上に、真空蒸着により厚さ50ÅのCr、厚さ6000ÅのAuを順次積層した後、フォトレジスト(AZ1370,ヘキスト社製)をスピンナーにより回転塗布、ベークした後、フォトマスク像を露光、現像して、下配線102のレジストパターンを形成し、Au/Cr堆積膜をウエットエッチングして、所望の形状の下配線102を形成した(図1 [0142] The silicon oxide film having a thickness of 0.5μm to step -a cleansing a soda lime glass plate on the substrate 1 which is formed by sputtering, Cr of thickness 50Å by vacuum deposition, sequentially laminated and an Au film having a thickness of 6000Å after the photoresist (AZ1370, manufactured by Hoechst) spin coated by a spinner, after baking, exposing the photomask image, and developed to form a resist pattern of the lower wiring 102, wet etching of the deposited Au / Cr film to, to form the lower wiring 102 of the desired shape (Fig. 1
5(a))。 5 (a)).

【0143】工程−b 次に、厚さ1.0μmのシリコン酸化膜からなる層間絶縁層141をRFスパッタ法により堆積した(図15 [0143] Step -b Next, an interlayer insulating layer 141 made of a silicon oxide film having a thickness of 1.0μm is deposited by RF sputtering (Fig. 15
(b))。 (B)).

【0144】工程−c 工程−bで堆積したシリコン酸化膜にコンタクトホール142を形成するためのフォトレジストパターンを作り、これをマスクとして層間絶縁層141をエッチングしてコンタクトホール142を形成した。 [0144] The silicon oxide film deposited in step -c step -b form a photoresist pattern for forming the contact holes 142, to form a contact hole 142 of the interlayer insulating layer 141 is etched using this as a mask. エッチングはCF 4とH 2ガスを用いたRIE(Reactive Etching using CF 4 and H 2 gas RIE (Reactive
Ion Etching)法によった(図15 Was by Ion Etching) method (FIG. 15
(c))。 (C)).

【0145】工程−d その後、素子電極4,5と素子電極間ギャップLとなるべきパターンをフォトレジスト(RD−2000N−4 [0145] Step -d Then, photoresist (RD-2000N-4 a pattern to a gap L between the device electrodes 4 and 5 and the device electrode
1,日立化成社製)形成し、真空蒸着法により、厚さ5 1, manufactured by Hitachi Chemical Co., Ltd.) was formed by vacuum evaporation, thickness 5
0ÅのTi、1000ÅのNiを順次堆積した。 0Å of Ti, were sequentially deposited Ni of 1000Å. フォトレジストパターンを有機溶剤で溶解し、Ni/Ti堆積膜をリフトオフし、素子電極間隔Lが5μm、幅Wが3 The photoresist pattern was dissolved by an organic solvent, and lift off the Ni / Ti deposit film, the element electrode interval L is 5 [mu] m, a width W of 3
00μmの素子電極4,5を形成した(図15 To form the device electrodes 4 and 5 of 00Myuemu (Figure 15
(d))。 (D)).

【0146】工程−e 素子電極4,5の上に上配線103のフォトレジストパターンを形成した後、厚さ50ÅのTi、5000ÅのAuを順次真空蒸着により堆積し、リフトオフにより不要の部分を除去して、所望の形状の上配線103を形成した(図16(e))。 [0146] After forming a photoresist pattern of the upper wiring 103 on the step -e device electrodes 4 and 5 are sequentially deposited by vacuum deposition with a thickness of 50 Å Ti, 5000 Å of Au, removing unnecessary portions by a lift-off There was formed over the wiring 103 of the desired shape (FIG. 16 (e)).

【0147】工程−f 次に、不図示のマスクを用いて、導電性膜3を形成した(図16(f))。 [0147] Step -f Next, using a mask (not shown) to form a conductive film 3 (FIG. 16 (f)). 上記マスクは、素子電極間ギャップL及びこの近傍に開口を有するマスクであり、このマスクにより膜厚1000ÅのCr膜161を真空蒸着により堆積・パターンニングし、その上に有機Pd(ccp The mask is a mask having an opening in the gap L and near the inter-device electrodes, a Cr film 161 having a thickness of 1000Å is deposited pattern and training by vacuum deposition by the mask, organic Pd (ccp thereon
4230,奥野製薬(株)製)をスピンナーにより回転塗布、300℃で10分間の加熱焼成処理を行なった。 4230, Okuno Pharmaceutical Co., Ltd.) to rotate by spinner coating, was subjected to heating and baking treatment for 10 minutes at 300 ° C..
また、こうして形成された主成分としてPdOよりなる微粒子からなる導電性膜3の膜厚は100Å、シート抵抗値は1.8×10 4 Ω/□であった。 The thickness of the conductive film 3 made of fine particles consisting of PdO as the main component thus formed 100 Å, the sheet resistance value was 1.8 × 10 4 Ω / □.

【0148】工程−g Cr膜161及び焼成後の導電性膜3を酸エッチャントによりエッチングして所望のパターンを形成した。 [0148] to form a desired pattern is etched by a process -g Cr film 161 and the conductive film 3 of an acid etchant after firing. また、導電性膜3の幅は200μmとした(図16 The width of the conductive film 3 was set to 200 [mu] m (FIG. 16
(g))。 (G)).

【0149】工程−h コンタクトホール142部分以外にレジストを塗布するようなパターンを形成し、真空蒸着により厚さ50ÅのTi、5000ÅのAuを順次堆積した。 [0149] Step -h to form a pattern as a resist is applied other than the contact hole 142 portion, Ti having a thickness of 50Å by vacuum deposition, were successively deposited 5000Å of Au. リフトオフにより不要の部分を除去することによりコンタクトホール142を埋め込んだ(図16(h))。 Embedded contact hole 142 by removing unnecessary portions by a lift-off (FIG. 16 (h)).

【0150】以上の工程により絶縁性基板1上に下配線102、層間絶縁層141、上配線103、素子電極4,5、電子放出部形成用の導電性膜3を形成した。 [0150] or more lower wire on an insulating substrate 1 by step 102, the interlayer insulating layer 141, upper wiring 103, to form device electrodes 4 and 5, the conductive film 3 for the electron-emitting region.

【0151】以上のようにして作製した未フォーミングの電子源を用いて図8に示す表示パネルを構成し、本発明の画像表示装置を形成した。 [0151] The above manner by using the electron source of non-forming manufactured by forming a display panel shown in FIG. 8, to form an image display device of the present invention.

【0152】上記工程で作製した未フォーミングの電子源基板1をリアプレート111に固定した後、電子源1 [0152] After fixing the electron source substrate 1 of the non-forming prepared in the above step to the rear plate 111, the electron source 1
の5mm上方に、フェースプレート116(ガラス基板113の内面に蛍光膜114とメタルバック116が形成されている)を支持枠112を介して十分に位置合わせをして配置し、フェースプレート116、支持枠11 5mm above the, the face plate 116 (the fluorescent film 114 and a metal back 116 on the inner surface of the glass substrate 113 are formed) via a support frame 112 and placed in a well aligned, the face plate 116, supporting frame 11
2、リアプレート111の接合部にフリットガラスを塗布し、大気中で400℃〜500℃で10分以上焼成することで封着した。 2, the frit glass was applied to joint the rear plate 111 was sealed by baking 400 ° C. to 500 ° C. for 10 minutes or more in the atmosphere. またリアプレート111への電子源基板1の固定もフリットガラスで行なった。 The fixing the electron source substrate 1 to the rear plate 111 was also conducted with the frit glass.

【0153】本実施例では蛍光体はストライプ形状(図9(a)参照)を採用し、ブラックストライプの材料としては黒鉛を主成分とする材料を用い、ガラス基板11 [0153] phosphor in the present embodiment employs a stripe shape (refer to FIG. 9 (a)), a material mainly containing graphite as a material of the black stripes, a glass substrate 11
3に蛍光体を塗布する方法としてはスラリー法を用いた。 3 As a method for applying a phosphor with a slurry method.

【0154】また、蛍光膜114の内面側に設けられるメタルバック115は、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理(フィルミング)を行ない、その後A [0154] Also, the metal back 115 provided on the inner surface of the fluorescent film 114 is performed after the fluorescent film is prepared by smoothing the inner surface of the fluorescent film (filming), then A
lを真空蒸着することで作製した。 l were prepared by vacuum deposition. フェースプレート1 The face plate 1
16には、更に蛍光膜114の導電性を高めるため、蛍光膜114の外面側に透明電極が設けられる場合もあるが、本実施例では、メタルバック115のみで十分な導電性が得られたため省略した。 The 16, to further enhance the conductivity of the fluorescent film 114, since there is a case where the transparent electrode on the outer surface side of the fluorescent film 114 is provided, in the present embodiment, sufficient conductivity in only the metal back 115 was obtained It was omitted.

【0155】以上のようにして完成したガラス容器内の雰囲気を排気管(不図示)を通じ真空ポンプにて1×1 [0155] Through the above manner exhaust pipe atmosphere of the finished glass container and (not shown) the through vacuum pump 1 × 1
-6 torrまで排気した後、容器外端子D x1 〜D xmないしD y1 〜D ynを通じて素子電極間に電圧を印加し、フォーミング処理を行ない、電子放出部を形成した。 After evacuated to 0 -6 torr, to no vessel terminals D x1 to D xm a voltage is applied between the device electrodes through D y1 to D yn, it performs the forming treatment to form an electron emitting portion. この時フォーミング処理の電圧波形は図4(b)のもので、 Voltage waveform at this time forming process intended FIG. 4 (b),
1 =1msec、T 2 =10msecで0.1Vずつ昇圧した。 T 1 = 1msec, it has been boosted by 0.1V at T 2 = 10msec. また、工程中、0.1Vの電圧でT 2間に抵抗測定パルスを挿入し、抵抗値が約1MΩ以上になった時にフォーミング処理を終了した。 Further, during the process, and insert the resistance measuring pulse between T 2 at 0.1V voltage was terminated forming process when the resistance value is equal to or greater than about 1 M.OMEGA. フォーミング電圧V Forming voltage V
formは約6.5Vであった。 form was about 6.5V.

【0156】このようにして形成された電子放出部2はPdOを主成分とする微粒子が分散配置された状態となり、その微粒子の平均粒径は30Åであった。 [0156] electron-emitting portion 2 formed in this way is a state in which fine particle mainly comprising PdO is distributed, the average grain size of the fine particles was 30 Å.

【0157】次に1.5×10 -5 torrの真空雰囲気下において容器外端子D x1 〜D xmないしD y1 〜D ynを通じ、素子電極間に図19(a)で示される交流パルスを印加し、高結晶性の炭素を含む被膜を形成する活性化処理を施した。 [0157] It then no vessel terminals D x1 to D xm in a vacuum atmosphere of 1.5 × 10 -5 torr through D y1 to D yn, applying an alternating current pulses shown in FIG. 19 (a) between the device electrodes and it was subjected to an activation treatment to form a coating film containing a high crystalline carbon. 本実施例では活性化処理パルスの波高値をV p =−V n =18Vとした。 The peak value of the activation treatment pulse was V p = -V n = 18V in the present embodiment. また、パルス幅及びパルス間隔については、T 1p =T 1n =1msec、T pn =T Further, the pulse width and pulse interval, T 1p = T 1n = 1msec , T pn = T
np =10msecとした。 It was np = 10msec. 活性化処理は、放出電流I e Activation treatment, the emission current I e
を測定しながら行ない、約30分でI eが飽和したため、この時点で処理を終了した。 The carried out while measuring, because I e is saturated in about 30 minutes, and the process ends at this point.

【0158】約1×10 -6.5 torr程度の真空度まで、排気し、不図示の排気管をガスバーナーで熱することで融着し、外囲器118の封止を行なった。 [0158] up to about 1 × 10 -6.5 torr vacuum of about, evacuated, an exhaust pipe (not shown) was fused by heat in a gas burner and subjected to the sealing of the envelope 118.

【0159】最後に、封止後の真空度を維持するために、高周波加熱法でゲッター処理を行なった。 [0159] Finally, in order to maintain the vacuum after sealing, it was subjected to getter treatment by a high-frequency heating method.

【0160】以上のようにして作製した表示パネルの容器外端子D x1 〜D xmないしD y1 〜D [0160] The above vessel terminals D x1 to D xm no display panel manufactured as to D y1 to D yn 、及び高圧端子H yn, and a high-voltage terminal H
vをそれぞれ必要な駆動系に接続し、画像形成装置を完成した。 v Connect to each required driving system, thereby completing the image forming apparatus. 各素子に容器外端子D x1 〜D xmないしD y1 〜D No vessel terminals D x1 to D xm to each element to D y1 to D
ynを通じ、走査信号及び変調信号を不図示の信号発生手段によりそれぞれ印加することにより、電子放出を行ない、高圧端子Hvを通じ、メタルバック115に数kV Through yn, scan signals and by applying respectively by signal generating means (not shown) the modulation signals, performs electron emission through the high voltage terminal Hv, several kV to the metal back 115
以上の高圧を印加し、電子ビームを加速し、蛍光膜11 Or more is applied to the high pressure to accelerate the electron beam, the fluorescent film 11
4に衝突させ、励起・発光させることで画像を表示した。 4 collide with and displays an image by excitation and emission. 本実施例の画像形成装置においては、表示安定性が高く、画像品位の良い表示画像が得られた。 The image forming apparatus of this embodiment, high display stability, good display image of the image quality were obtained.

【0161】[実施例3]図17は実施例2の表示装置を、例えばテレビジョン放送をはじめとする種々の画像情報源より提供される画像情報を表示できるように構成した表示装置の一例を示すための図である。 [0161] The display device of Example 3 17 Example 2, for example, an example of the various display devices configured to show the image information provided from the image information sources including television broadcasting it is a diagram for illustrating. 図中280 In the figure 280
はディスプレイパネル、261はディスプレイパネルの駆動回路、262はディスプレイコントローラ、263 Display panel, the driving circuit of the display panel 261, 262 is a display controller, 263
はマルチプレクサ、264はデコーダ、265は入出力インターフェース回路、266はCPU、267は画像生成回路、268、269及び270は画像メモリインターフェース回路、271は画像入力インターフェース回路、272及び273はTV信号受信回路、274は入力部である。 Multiplexer, 264 is a decoder, 265 input-output interface circuit, the CPU, 267 is an image generating circuit 266, 268, 269 and 270 image memory interface circuit, an image input interface circuit 271, 272 and 273 TV signal reception circuit , 274 is an input unit. 尚、本表示装置は、例えばテレビジョン信号のように映像情報と音声情報の両方を含む信号を受信する場合には、当然映像の表示と同時に音声を再生するものであるが、本発明の特徴と直接関係しない音声情報の受信、分離、再生、処理、記憶などに関する回路やスピーカーなどについては説明を省略する。 Incidentally, the display device, for example in the case of receiving a signal including both video information and audio information as in the television signal, but is intended to reproduce the sound at the same time course and display of the video, features of the present invention reception of audio information not directly related If omitted separation, reproduction, processing, the description of such circuits and speakers about such storage.

【0162】以下、画像信号の流れに沿って各部を説明してゆく。 [0162] Hereinafter, slide into explaining each portion along the flow of image signals.

【0163】先ず、TV信号受信回路273は、例えば電波や空間光通信などのような無線伝送系を用いて伝送されるTV画像信号を受信するための回路である。 [0163] First, TV signal reception circuit 273 is a circuit for receiving TV image signal transmitted using a wireless transmission system such as radio waves or space optical communication. 受信するTV信号の方式は特に限られるものではなく、例えば、NTSC方式、PAL方式、SECAM方式などの諸方式でも良い。 Method of the TV signal to be received is not intended to be particularly limited, for example, NTSC system, PAL system, or in various methods such as SECAM system. また、これらよりさらに多数の走査線よりなるTV信号(例えばMUSE方式をはじめとするいわゆる高品位TV)は、大面積化や大画素数化に適した前記ディスプレイパネルの利点を生かすのに好適な信号源である。 These from become even more numerous scanning lines TV signal (e.g., so-called high-definition TV including the MUSE system) is suitable for taking advantage of the display panel suitable for a large area or a large number of pixels it is a signal source. TV信号受信回路273で受信されたTV TV, which is received by the TV signal reception circuit 273
信号は、デコーダ264に出力される。 Signal is output to the decoder 264.

【0164】また、画像TV信号受信回路272は、例えば同軸ケーブルや光ファイバーなどのような有線伝送系を用いて伝送されるTV画像信号を受信するための回路である。 [0164] The image TV signal reception circuit 272 is a circuit for receiving TV image signal transmitted using a wired transmission system such as a coaxial cable or optical fiber. 前記TV信号受信回路273と同様に、受信するTV信号の方式は特に限られるものではなく、また本回路で受信されたTV信号もデコーダ264に出力される。 Wherein Like the TV signal reception circuit 273, scheme of the TV signal to be received is not especially limited, also TV signal received by this circuit is also output to the decoder 264.

【0165】また、画像入力インターフェース回路27 [0165] The image input interface circuit 27
1は、例えばTVカメラや画像読取スキャナーなどの画像入力装置から供給される画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ264に出力される。 1, for example, a circuit for retrieving image signals supplied from an image input device such as a TV camera or an image reading scanner, an image signal taken is outputted to the decoder 264.

【0166】また、画像メモリインターフェース回路2 [0166] The image memory interface circuit 2
70は、ビデオテープレコーダー(以下VTRと略す) 70, (hereinafter abbreviated as VTR) VCR
に記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ264に出力される。 A circuit for retrieving image signals stored in the image signal taken is outputted to the decoder 264.

【0167】また、画像メモリインターフェース回路2 [0167] The image memory interface circuit 2
69は、ビデオディスクに記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ264に出力される。 69 is a circuit for retrieving image signals stored in a video disk, an image signal taken is outputted to the decoder 264.

【0168】また、画像メモリ−インターフェース回路268は、いわゆる静止画ディスクのように、静止画像データを記憶している装置から画像信号を取り込むための回路で、取り込まれた静止画像データはデコーダ26 [0168] The image memory - interface circuit 268, such as the so-called still image disk, a circuit for retrieving image signals stored in a device for storing still image data, still image data captured decoder 26
4に出力される。 4 is output to.

【0169】また、入出力インターフェース回路265 [0169] Furthermore, the input-output interface circuit 265
は、本表示装置と、外部のコンピュータ、コンピュータネットワークもしくはプリンタなどの出力装置とを接続するための回路である。 Is a circuit for connecting the display device, an external computer and an output device such as a computer network or a printer. 画像データや文字・図形情報の入出力を行なうのはもちろんのこと、場合によっては本表示装置の備えるCPU266と外部との間で制御信号や数値データの入出力などを行なうことも可能である。 Image data and perform input and output of text and graphics and, in some cases it is also possible to perform input and output of control signals and numerical data between the CPU266 and the outside provided in the present display device.

【0170】また、画像生成回路267は、前記入出力インターフェース回路265を介して外部から入力される画像データや文字・図形情報や、或いはCPU266 [0170] The image generation circuit 267, the, image data and data on characters and graphics input from the outside via the input-output interface circuit 265 or CPU266
より出力される画像データや文字・図形情報に基づき表示用画像データを生成するための回路である。 A circuit for generating display image data based on the image data and data on characters and graphics to be more outputted. 本回路の内部には、例えば画像データや文字・図形情報を蓄積するための書き換え可能メモリや、文字コードに対応する画像パターンが記憶されている読み出し専用メモリや、 Inside of the circuit, for example, a rewritable memory and for storing image data and data on characters and graphics, and a read only memory for storing image patterns corresponding to character codes have been stored,
画像処理を行なうためのプロセッサなどをはじめとして画像の生成に必要な回路が組み込まれている。 Circuitry required to generate the image is incorporated as including such a processor for performing image processing.

【0171】本回路により生成された表示用画像データは、デコーダ264に出力されるが、場合によっては前記入出力インターフェース回路265を介して外部のコンピュータネットワークやプリンターに出力することも可能である。 [0171] The display image data generated by this circuit is output to the decoder 264, as the case may be output to an external computer network or a printer via the input-output interface circuit 265.

【0172】また、CPU266は、主として本表示装置の動作制御や、表示画像の生成、選択、編集に関わる作業を行なう。 [0172] In addition, CPU 266 mainly operates controls the display apparatus and generation of a display image, selected, perform tasks involved in editing.

【0173】例えば、マルチプレクサ263に制御信号を出力し、ディスプレイパネル280に表示する画像信号を適宜選択したり組み合わせたりする。 [0173] For example, it outputs a control signal to the multiplexer 263 and appropriately selects or combines signals for images to be displayed on the display panel 280. また、その際には表示する画像信号に応じてディスプレイパネルコントローラ262に対して制御信号を発生し、画面表示周波数や走査方法(例えばインターレースかノンインターレースか)や一画面の走査線の数など表示装置の動作を適宜制御する。 Further, a control signal generated to the display panel controller 262 in accordance with an image signal to be displayed, the display such as the number of the screen display frequency or scanning method (e.g., interlaced scanning or non-interlaced scanning) and one screen of scan lines It controls the operation of the apparatus as appropriate.

【0174】また、前記画像生成回路267に対して画像データや文字・図形情報を直接出力したり、或いは前記入出力インターフェース回路265を介して外部のコンピュータやメモリをアクセスして画像データや文字・ [0174] In addition, and outputs image data and data on characters and graphics directly to the image generation circuit 267, or image data and data on characters and accesses an external computer or memory via the input-output interface circuit 265
図形情報を入力する。 To enter the graphic information.

【0175】尚、CPU266は、むろんこれ以外の目的の作業にも関わるものであっても良い。 [0175] It should be noted, CPU266 may be one course related also to the other purposes of work. 例えば、パーソナルコンピュータやワードプロセッサなどのように、 For example, as such as a personal computer or a word processor,
情報を生成したり処理する機能に直接関わっても良い。 Information may also be directly involved in the generation or processing functions.

【0176】或いは、前述したように入出力インターフェース回路265を介して外部のコンピュータネットワークと接続し、例えば数値計算などの作業を外部機器と協同して行なっても良い。 [0176] Alternatively, connected to an external computer network via the input-output interface circuit 265 as described above, for example, numerical operations may be performed in cooperation with external equipment, such as calculations.

【0177】また、入力部274は、前記CPU266 [0177] In addition, the input unit 274, the CPU266
に使用者が命令やプログラム、或いはデータなどを入力するためのものであり、例えばキーボードやマウスの他、ジョイスティック、バーコードリーダー、音声認識装置など多様な入力機器を用いることが可能である。 User commands and programs, or is for inputting such data, for example, addition to the keyboard and mouse, a joystick, it is possible to use a bar code reader, a variety of input devices such as voice recognition device.

【0178】また、デコーダ264は、前記267ないし273より入力される種々の画像信号を3原色信号、 [0178] The decoder 264, three primary color signals of various image signals input via said 267 to 273,
または輝度信号とI信号、Q信号に逆変換するための回路である。 Or luminance signals and I, is a circuit for inversely converting the Q signal. 尚、同図中に点線で示すように、デコーダ2 Incidentally, as shown by a dotted line in the figure, the decoder 2
64は内部に画像メモリを備えるのが望ましい。 64 provided with a picture memory therein is desirable. これは、例えばMUSE方式をはじめとして、逆変換するに際して画像メモリを必要とするようなテレビ信号を扱うためである。 This, for example, including the MUSE system, in order to deal with the television signal that requires an image memory for signal conversion. また、画像メモリを備えることにより、静止画の表示が容易になる、或いは前記画像生成回路26 Further, by providing the image memory, display of a still picture is facilitated, or the image generation circuit 26
7及びCPU266と協同して画像の間引き、補間、拡大、縮小、合成をはじめとする画像処理や編集が容易に行なえるようになるという利点が生まれるからである。 7 and CPU266 and cooperate to thinning of the image, interpolation, enlargement, reduction, because advantage is image processing and editing, including synthetic becomes easily so is born.

【0179】また、マルチプレクサ263は前記CPU [0179] In addition, the multiplexer 263 is the CPU
266より入力される制御信号に基づき表示画像を適宜選択するものである。 Display image based on the control signal input from 266 is to appropriately select. 即ち、マルチプレクサ263はデコーダ264から入力される逆変換された画像信号のうちから所望の画像信号を選択して駆動回路261に出力する。 That is, the multiplexer 263 outputs to the drive circuit 261 selects a desired image signal from among the inverse transformed image signals inputted from the decoder 264. その場合には、一画面表示時間内で画像信号を切り換えて選択することにより、いわゆる多画面テレビのように、一画面を複数の領域に分けて領域によって異なる画像を表示することも可能である。 In that case, by selecting by switching the image signals in one screen display time, as a so-called multi-screen television, it is also possible to display different images by the region divided one screen into a plurality of regions .

【0180】また、ディスプレイパネルコントローラ2 [0180] In addition, the display panel controller 2
62は、前記CPU266より入力される制御信号に基づき駆動回路261の動作を制御するための回路である。 62 is a circuit for controlling the operation of the drive circuit 261 based on the control signal input from the CPU 266.

【0181】先ず、ディスプレイパネルの基本的な動作に関わるものとして、例えばディスプレイパネルの駆動用電源(不図示)の動作シーケンスを制御するための信号を駆動回路261に対して出力する。 [0181] First, as those relating to the basic operation of the display panel, for example, outputs a signal for controlling the operation sequence of a power supply for driving a display panel (not shown) to the drive circuit 261.

【0182】また、ディスプレイパネルの駆動方法に関わるものとして、例えば画面表示周波数や走査方法(例えばインターレースかノンインターレースか)を制御するための信号を駆動回路261に対して出力する。 [0182] Further, outputs as those relating to the driving method of a display panel, for example, a signal for controlling the screen display frequency, scanning method (e.g., interlaced scanning or non-interlaced scanning) to the driver circuit 261.

【0183】また、場合によっては表示画像の輝度、コントラスト、色調、シャープネスといった画質の調整に関わる制御信号を駆動回路261に対して出力する場合もある。 [0183] Further, in some cases the brightness of the display image, contrast, hue, even when outputting a control signal associated with adjustment of image quality such as sharpness with respect to the drive circuit 261.

【0184】また、駆動回路261は、ディスプレイパネル280に印加する駆動信号を発生するための回路であり、前記マルチプレクサ263から入力される画像信号と、前記ディスプレイパネルコントローラ262より入力される制御信号に基づいて動作するものである。 [0184] The driving circuit 261 is a circuit for generating drive signals to be applied to the display panel 280, an image signal input from the multiplexer 263, the control signal input from the display panel controller 262 it is intended to operate on the basis of.

【0185】以上、各部の機能を説明したが、図17に例示した構成により、本表示装置においては多様な画像情報源より入力される画像情報をディスプレイパネル2 [0185] Having described the function of each part, the configuration illustrated in FIG. 17, the display displaying the image information input from various image information sources in the device panel 2
70に表示することが可能である。 It can be displayed in 70. 即ち、テレビジョン放送をはじめとする各種の画像信号はデコーダ264において逆変換された後、マルチプレクサ263において適宜選択され、駆動回路261に入力される。 That is, after various image signals including the TV broadcasting that is inverse conversion by the decoder 264 and then selected by the multiplexer 263 before sent to the drive circuit 261. 一方、ディスプレイコントローラ262は、表示する画像信号に応じて駆動回路261の動作を制御するための制御信号を発生する。 On the other hand, the display controller 262 generates a control signal for controlling the operation of the drive circuit 261 in accordance with an image signal to be displayed. 駆動回路261は、上記画像信号と制御信号に基づいてディスプレイパネル280に駆動信号を印加する。 Driving circuit 261 applies a driving signal to the display panel 280 based on the image signal and the control signal. これにより、ディスプレイパネル280において画像が表示される。 Thus, images are displayed on the display panel 280. これらの一連の動作は、CPU2 These series of operations, CPU2
66により統括的に制御される。 It is totally controlled by 66.

【0186】また、本表示装置においては、前記デコーダ264に内蔵する画像メモリや、画像生成回路267 [0186] Further, in the present display device, and the image memory incorporated in the decoder 264, the image generation circuit 267
及びCPU266が関与することにより、単に複数の画像情報の中から選択したものを表示するだけでなく、表示する画像情報に対して、例えば拡大、縮小、回転、移動、エッジ強調、間引き、補間、色変換、画像の縦横比変換などをはじめとする画像処理や、合成、消去、接続、入れ替え、はめ込みなどをはじめとする画像編集を行なうことも可能である。 And by CPU266 is involved, not only to display a selection from among a plurality of image information, the image information to be displayed, for example enlargement, reduction, rotation, movement, edge emphasis, thinning, interpolation, color conversion, image processing and including the like Anamorphic images, synthesizing, erasing, connecting, replacement, it is possible to perform image editing, including such fit. また、本実施例の説明では、 Further, in the description of this embodiment,
特に触れなかったが、上記画像処理や画像編集と同様に、音声情報に関しても処理や編集を行なうための専用回路を設けても良い。 Although not specifically mentioned, as in the image processing and image editing, it may be a dedicated circuit for performing processing and editing with regard audio information.

【0187】従って、本表示装置は、テレビジョン放送の表示機器、テレビ会議の端末機器、静止画像及び動画像を扱う画像編集機器、コンピューターの端末機器、ワードプロセッサをはじめとする事務用端末機器、ゲーム機などの機能を一台で兼ね備えることが可能で、産業用或いは民生用として極めて応用範囲が広い。 [0187] Accordingly, the present display device, the television broadcast of display equipment, video conference terminal equipment, still images and image editing equipment to deal with moving images, computer terminal equipment, office terminal equipment such as a word processor, game features such machine can combine in a single, wide very application range as an industrial or consumer.

【0188】尚、上記図17は、本発明の画像形成装置の一例を示したに過ぎず、これのみに限定されるものでないことは言うまでもない。 [0188] Incidentally, FIG. 17, only an example of an image forming apparatus of the present invention, it is needless to say not limited only thereto. 例えば図17の構成要素のうち使用目的上必要のない機能に関わる回路は省いても差し支えない。 For example circuit according to the intended use unnecessary features of the components of Figure 17 is no problem even omitted. またこれとは逆に、使用目的によってはさらに構成要素を追加しても良い。 To the contrary, it may be added to further components depending on the purpose of use. 例えば、本表示装置をテレビ電話機として応用する場合には、テレビカメラ、音声マイク、照明機、モデムを含む送受信回路などを構成要素に追加するのが好適である。 For example, in the case of applying the present display device as a television telephone, a television camera, audio microphone, illumination equipment, it is preferable to add such a components transceiver circuit including a modem.

【0189】本表示装置においては、とりわけ表面伝導型電子放出素子を電子源とするディスプレイパネルの薄型化が容易なため、表示装置の奥行きを小さくすることができる。 [0189] In this display device, especially for a surface conduction electron-emitting device easy to thin the display panel with an electron source, it is possible to reduce the depth of the display device. それに加えて、表面伝導型電子放出素子を電子源とするディスプレイパネルは大画面化が容易で輝度が高く視野角特性にも優れるため、本表示装置は臨場感あふれ迫力に富んだ画像を視認性良く表示することが可能である。 In addition, since the display panel to the surface conduction electron-emitting device and electron source excellent in easy viewing angle characteristic high brightness large screen, the display device visibility images rich in powerful overflow realism well it is possible to display. また安定で高効率な電子放出特性が実現された電子源を用いることにより、長寿命で明るい高品位なカラーフラットテレビが実現された。 Further, by using a stable high efficiency electron emission characteristic has been realized an electron source, high-quality color flat television bright long life is realized.

【0190】 [0190]

【発明の効果】以上説明した様に、本発明によれば、素子の耐久性が向上して寿命が延び、また電子放出効率が向上した。 As has been described above, according to the present invention, life extending improved durability of the device, also with improved electron emission efficiency. これにより、本発明の電子放出素子を用いた電子源、及びこれを用いた画像表示装置においては、長時間に亙り高輝度の良好な画像を表示することが可能となった。 Thus, the electron source using the electron-emitting device of the present invention, and in the image display device using the same, it becomes possible to display a good image of high luminance over a long period of time.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の表面伝導型電子放出素子の一実施態様を示す断面図である。 1 is a cross-sectional view showing one embodiment of a surface conduction electron-emitting device of the present invention.

【図2】本発明の表面伝導型電子放出素子の他の実施態様を示す断面図である。 2 is a sectional view showing another embodiment of surface conduction electron-emitting device of the present invention.

【図3】本発明の表面伝導型電子放出素子の製造工程例を示す図である。 3 is a diagram showing an example of a process of manufacturing the surface conduction electron-emitting device of the present invention.

【図4】本発明の表面伝導型電子放出素子の製造に係る通電処理の電圧波形を示す図である。 Is a diagram showing the voltage waveform of the energization process of production of a surface conduction electron-emitting device of the present invention; FIG.

【図5】本発明の表面伝導型電子放出素子の電子放出特性を評価するための測定評価系を示す図である。 5 is a diagram showing a measuring evaluation system for evaluating the electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図6】本発明の表面伝導型電子放出素子の電子放出特性を示す図である。 6 is a diagram showing electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図7】本発明の単純マトリクス電子源の模式図である。 7 is a schematic diagram of a simple matrix electron source of the present invention.

【図8】本発明の画像形成装置の表示パネルの一実施態様を示す図である。 8 is a diagram showing one embodiment of a display panel of the image forming apparatus of the present invention.

【図9】本発明の画像形成装置に用いる蛍光膜を示す図である。 9 is a diagram illustrating a fluorescent film used in the image forming apparatus of the present invention.

【図10】本発明の画像形成装置の一実施態様のブロック図である。 Figure 10 is a block diagram of an embodiment of the image forming apparatus of the present invention.

【図11】本発明の梯子型電子源の模式図である。 11 is a schematic diagram of a ladder type electron source of the present invention.

【図12】梯子型電子源を用いた本発明の画像形成装置の表示パネルを示す図である。 12 is a diagram showing a display panel of the image forming apparatus of the present invention using a ladder type electron source.

【図13】本発明の実施例2の表示装置に用いた電子源を示す図である。 13 is a diagram illustrating an electron source used in the display device of the second embodiment of the present invention.

【図14】本発明の実施例2に係る電子源の部分断面図である。 14 is a partial cross-sectional view of an electron source according to Embodiment 2 of the present invention.

【図15】実施例2に係る電子源の製造工程図である。 15 is a manufacturing process view of the electron source according to the second embodiment.

【図16】実施例2に係る電子源の製造工程図である。 16 is a manufacturing process view of the electron source according to the second embodiment.

【図17】本発明の実施例3の画像形成装置のブロック図である。 17 is a block diagram of an image forming apparatus of the third embodiment of the present invention.

【図18】本発明の活性化処理における極性反転パルス電圧波形例を示す図である。 18 is a diagram showing a polarity inversion pulse voltage waveform example in the activation process of the present invention.

【図19】本発明の活性化処理における交流電圧波形例を示す図である。 19 is a diagram showing an AC voltage waveform example in the activation process of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 絶縁性基板 2 電子放出部 3 導電性膜 4,5 素子電極 6 被膜 21 段差形成部材 50 電流計 51 電源 52 電流計 53 高圧電源 54 アノード電極 55 真空装置 56 排気ポンプ 102 X方向配線 103 Y方向配線 104 表面伝導型電子放出素子 105 結線 111 リアプレート 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェースプレート 118 外囲器 121 黒色導伝材 122 蛍光体 141 層間絶縁層 142 コンタクトホール 161 Cr膜 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 261 駆動回路 262 ディスプレイパネルコントローラ 263 マルチプレクサ 264 デコ 1 insulating substrate 2 electron-emitting region 3 conductive films 4 and 5 the element electrode 6 film 21 step forming member 50 ammeter 51 supply 52 ammeter 53 high voltage power supply 54 anode electrode 55 vacuum device 56 exhaust pump 102 X-direction wiring 103 Y-direction wiring 104 surface conduction electron-emitting devices 105 connected 111 rear plate 112 the support frame 113 glass substrate 114 fluorescent film 115 metal back 116 face plate 118 envelope 121 The black Den material 122 phosphor 141 interlayer insulating layer 142 contact hole 161 Cr film 201 display panel 202 scan circuit 203 control circuit 204 the shift register 205 a line memory 206 synchronizing signal separation circuit 207 modulation signal generator 261 driving circuit 262 display panel controller 263 multiplexer 264 Deco ーダ 265 入出力インターフェース 266 CPU 267 画像生成回路 268 画像メモリーインターフェース 269 画像メモリーインターフェース 270 画像メモリーインターフェース 271 画像入力メモリーインターフェース 272 TV信号受信回路 273 TV信号受信回路 274 入力部 280 ディスプレイパネル 301 表示パネル 302 グリッド電極 303 開口 304 共通配線 401 表示パネル Over da 265 input-output interface 266 CPU 267 image generation circuit 268 image memory interface 269 image memory interface 270 image memory interface 271 image input memory interface 272 TV signal reception circuit 273 TV signal reception circuit 274 input unit 280 display panel 301 display panel 302 grid electrode 303 opening 304 common wiring 401 display panel

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−309242(JP,A) 特開 平3−127428(JP,A) 特開 平4−147534(JP,A) 特開 平2−299131(JP,A) (58)調査した分野(Int.Cl. 6 ,DB名) H01J 1/00 - 1/98 H01J 9/00 - 9/18 H01J 31/10 - 31/24 ────────────────────────────────────────────────── ─── of the front page continued (56) reference Patent flat 1-309242 (JP, a) JP flat 3-127428 (JP, a) JP flat 4-147534 (JP, a) JP flat 2- 299131 (JP, a) (58 ) investigated the field (Int.Cl. 6, DB name) H01J 1/00 - 1/98 H01J 9/00 - 9/18 H01J 31/10 - 31/24

Claims (14)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 電極間に、電子放出部が形成された導電性膜を有する電子放出素子の製造方法において、 導電性 Between 1. A electrode, the manufacturing method of the electron-emitting device having a conductive film electron-emitting portion is formed, a conductive
    膜に亀裂を形成した後 、炭素化合物を含む雰囲気下にお After forming cracks in the film, you in an atmosphere containing carbon compound
    いて両極性電圧を前記電極間に印加する工程を有することを特徴とする電子放出素子の製造方法。 Method of manufacturing an electron emitting device comprising a step of applying a bipolar voltage between the electrodes are.
  2. 【請求項2】 上記両極性電圧が交流電圧である請求項1の電子放出素子の製造方法。 2. A method of manufacturing an electron-emitting device of claim 1, wherein said bipolar voltage is an AC voltage.
  3. 【請求項3】 上記両極性電圧が、一方極性電圧を工程途中で少なくとも1回極性反転させる電圧である請求項1の電子放出素子の製造方法。 Wherein said bipolar voltage, whereas the manufacturing method of the electron-emitting device of claim 1, which is a voltage to at least one polarity reverse polarity voltage step on the way.
  4. 【請求項4】 上記両極性電圧が、パルス状である請求 Wherein said bipolar voltage is pulsed according
    項1の電子放出素子の製造方法。 Method of manufacturing an electron-emitting device in claim 1.
  5. 【請求項5】 上記パルス状の両極性電圧が、矩形波、 Wherein said pulsed bipolar voltage, a rectangular wave,
    三角波若しくはサイン波である請求項4の電子放出素子 Electron emission device according to claim 4 which is a triangular wave or a sine wave
    の製造方法。 The method of production.
  6. 【請求項6】 上記炭素化合物が、脂肪族炭化水素類、 Wherein said carbon compound is, aliphatic hydrocarbons,
    芳香族炭化水素類、アルコール類、アルデヒド類、ケト Aromatic hydrocarbons, alcohols, aldehydes, keto
    ン類、アミン類、有機酸、若しくはこれらの誘導体の中 Emissions, amines, organic acids, or of these derivatives
    から選ばれるいずれかである請求項1〜5のいずれかの From any one of claims 1 to 5 is either selected
    電子放出素子の製造方法 Method of manufacturing an electron-emitting device.
  7. 【請求項7】 上記電子放出素子は、表面伝導型電子放 7. The electron emission element is a surface conduction electron-release
    出素子である請求項1〜6のいずれかの電子放出素子の A detecting element is one of the electron-emitting device of claims 1-6
    製造方法。 Production method.
  8. 【請求項8】 請求項1〜7のいずれかの方法により同 8. The same by any of the methods of claims 1 to 7
    一基板上に複数の電子放出素子を形成することを特徴と And characterized by forming a plurality of electron-emitting devices on one substrate
    する電子源の製造方法。 Method of manufacturing an electron source to be.
  9. 【請求項9】 複数の電子放出素子を並列に配置し結線 9. Place the plurality of electron-emitting devices in parallel connection
    してなる素子列を少なくとも一列以上有し、各素子を駆 And has at least one row or more element rows comprising a respective element driving
    動するための配線がはしご状配置されている電子源の製 Made in electron source wiring for moving is arranged ladder
    造方法において、前記電子放出素子を請求項1〜4のい In production method, the electron-emitting device according to claim 1-4 Neu
    ずれかの方法で製造することを特徴とする電子源の製造 Producing an electron source, characterized by producing in either the method
    方法。 Method.
  10. 【請求項10】 複数の電子放出素子を配列してなる素 10. A element formed by arranging a plurality of electron-emitting devices
    子列を少なくとも一列以上有し、該素子を駆動するため The child column has at least one row or more, for driving the the element
    の配線がマトリクス配置されている電子源の製造方法に A method of manufacturing an electron source in which the wires are arranged in a matrix
    おいて、前記電子放出素子を請求項1〜7のいずれかの Oite, of any one of claims 1 to 7, the electron-emitting devices
    方法で製造することを特徴とする電子源の製造方法。 Method of manufacturing an electron source, characterized by producing by the method.
  11. 【請求項11】 請求項9の製造方法で得られた電子源 11. electron source obtained by the process according to claim 9
    を、該電子源から放出される電子線を制御する制御電極 A control electrode for controlling an electron beam emitted from the electron source
    と、該電子源からの電子線の照射により画像を形成する When, for forming an image by irradiation of electron beam from the electron source
    画像形成部材と組み合わせることを特徴とする画像形成 Image forming, characterized in that combined with the image forming member
    装置の製造方法。 Manufacturing method of the device.
  12. 【請求項12】 請求項10の製造方法で得られた電子 12. Electronic obtained by the method according to claim 10
    源を、該電子源からの電子線の照射により画像を形成す A source, to form an image by irradiation of electron beam from the electron source
    る画像形成部材と組み合わせることを特徴とする画像形 Image type, characterized in that combined with that image forming member
    成装置の製造方法。 Manufacturing method of forming apparatus.
  13. 【請求項13】 請求項11又は12の製造方法で得ら 13. give et al in the production method according to claim 11 or 12
    れた画像形成装置。 The image forming apparatus.
  14. 【請求項14】 テレビジョン放送の表示装置、テレビ 14. The television broadcast display device, TV
    会議システムの表示装置、コンピューターの表示装置の Display device of the conference system, the computer of the display device
    いずれかに用いられる請求項13の画像形成装置。 The image forming apparatus according to claim 13 for use in either.
JP8775995A 1995-03-22 1995-03-22 Electron emission device, an electron source manufacturing method of the image forming apparatus Expired - Lifetime JP2836015B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8775995A JP2836015B2 (en) 1995-03-22 1995-03-22 Electron emission device, an electron source manufacturing method of the image forming apparatus

Applications Claiming Priority (22)

Application Number Priority Date Filing Date Title
JP8775995A JP2836015B2 (en) 1995-03-22 1995-03-22 Electron emission device, an electron source manufacturing method of the image forming apparatus
US08/508,931 US6246168B1 (en) 1994-08-29 1995-07-28 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
CA002296839A CA2296839C (en) 1994-08-29 1995-08-02 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
CA 2155270 CA2155270C (en) 1994-08-29 1995-08-02 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
KR1019950024965A KR100220359B1 (en) 1994-08-29 1995-08-14 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
AU30226/95A AU708413B2 (en) 1994-08-29 1995-08-24 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
EP95305954A EP0701265B1 (en) 1994-08-29 1995-08-25 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
DE1995632007 DE69532007T2 (en) 1994-08-29 1995-08-25 Method for producing an electron-emitting device,
DE1995610624 DE69510624T2 (en) 1994-08-29 1995-08-25 Electron-emitting device, electron source and image forming apparatus and process for their preparation
DE1995610624 DE69510624D1 (en) 1994-08-29 1995-08-25 Electron-emitting device, electron source and image forming apparatus and process for their preparation
AT95305954T AT182030T (en) 1994-08-29 1995-08-25 Electron-emitting device, electron source and image forming apparatus and process for their preparation
EP98204492A EP0915493B1 (en) 1994-08-29 1995-08-25 Method of manufacturing an electron-emitting device
AT98204492T AT252768T (en) 1994-08-29 1995-08-25 Method for producing an electron-emitting device,
DE1995632007 DE69532007D1 (en) 1994-08-29 1995-08-25 Method of manufacturing an electron-emitting device,
CNB991069234A CN1165937C (en) 1994-08-29 1995-08-29 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
CN95116828A CN1056013C (en) 1994-08-29 1995-08-29 Electron-emitting device, electron source and image-forming appts.
US09/244,164 US6179678B1 (en) 1994-08-29 1999-02-04 Method of manufacturing electron-emitting device electron source and image-forming apparatus
US09/715,139 US6608437B1 (en) 1994-08-29 2000-11-20 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
US10/391,573 US7057336B2 (en) 1994-08-29 2003-03-20 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
US11/362,899 US7234985B2 (en) 1994-08-29 2006-02-28 Method for manufacturing an electric emitting device with first and second carbon films
US11/754,487 US20070249255A1 (en) 1994-08-29 2007-05-29 Method for manufacturing an electron-emitting device with first and second carbon films
US11/765,248 US7758762B2 (en) 1994-08-29 2007-06-19 Method for manufacturing an electron-emitting device with first and second carbon films

Publications (2)

Publication Number Publication Date
JPH08264112A JPH08264112A (en) 1996-10-11
JP2836015B2 true JP2836015B2 (en) 1998-12-14

Family

ID=13923882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8775995A Expired - Lifetime JP2836015B2 (en) 1995-03-22 1995-03-22 Electron emission device, an electron source manufacturing method of the image forming apparatus

Country Status (1)

Country Link
JP (1) JP2836015B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225749B1 (en) 1998-09-16 2001-05-01 Canon Kabushiki Kaisha Method of driving electron-emitting device, method of driving electron source using the electron-emitting device, and method of driving image forming apparatus using the electron source
US6383047B1 (en) 1998-09-07 2002-05-07 Canon Kabushiki Kaisha Method for manufacturing cathode, electron source, and image forming apparatus
US6522054B2 (en) 1999-02-26 2003-02-18 Canon Kabushiki Kaisha Electron-emitting device, electron source and image forming apparatus
EP1324366A2 (en) 2001-12-25 2003-07-02 Canon Kabushiki Kaisha Electron emitting device, electron source and image display device and methods of manufacturing these device
US6614167B1 (en) 1999-02-25 2003-09-02 Canon Kabushiki Kaisha Electron source, image forming apparatus, and manufacture method for electron source
US6617773B1 (en) 1998-12-08 2003-09-09 Canon Kabushiki Kaisha Electron-emitting device, electron source, and image-forming apparatus
US6851998B2 (en) 1998-12-08 2005-02-08 Canon Kabushiki Kaisha Electron-emitting device, electron source using electron-emitting device, and image forming apparatus
US6888296B2 (en) 1998-12-08 2005-05-03 Canon Kabushiki Kaisha Electron-emitting device, electron source using the electron-emitting devices, and image-forming apparatus using the electron source

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259422B1 (en) 1997-08-06 2001-07-10 Canon Kabushiki Kaisha Method for producing image-forming apparatus
EP0901144B1 (en) 1997-09-03 2004-01-21 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus
JP2000309734A (en) 1999-02-17 2000-11-07 Canon Inc Ink for ink jet, electroconductive film, electron-emitting element, electron source and preparation of image- forming apparatus
JP3323847B2 (en) 1999-02-22 2002-09-09 キヤノン株式会社 Electron emitting device, method of manufacturing an electron source and image forming apparatus
JP3535793B2 (en) 1999-03-02 2004-06-07 キヤノン株式会社 Image forming device
US7064475B2 (en) * 2002-12-26 2006-06-20 Canon Kabushiki Kaisha Electron source structure covered with resistance film
JP3740485B2 (en) 2004-02-24 2006-02-01 キヤノン株式会社 Manufacturing method and driving method of electron-emitting device, electron source, and image display device
JP4649121B2 (en) * 2004-05-18 2011-03-09 キヤノン株式会社 Drive device and electron source manufacturing method

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6783414B2 (en) 1998-09-07 2004-08-31 Canon Kabushiki Kaisha Method for manufacturing cathode, electron source, and image forming apparatus
US6383047B1 (en) 1998-09-07 2002-05-07 Canon Kabushiki Kaisha Method for manufacturing cathode, electron source, and image forming apparatus
US6225749B1 (en) 1998-09-16 2001-05-01 Canon Kabushiki Kaisha Method of driving electron-emitting device, method of driving electron source using the electron-emitting device, and method of driving image forming apparatus using the electron source
US6888296B2 (en) 1998-12-08 2005-05-03 Canon Kabushiki Kaisha Electron-emitting device, electron source using the electron-emitting devices, and image-forming apparatus using the electron source
US6917146B1 (en) 1998-12-08 2005-07-12 Canon Kabushiki Kaisha Electron-emitting device having carbon films with a particular orientation, electron source using electron-emitting device, and image forming apparatus
US6617773B1 (en) 1998-12-08 2003-09-09 Canon Kabushiki Kaisha Electron-emitting device, electron source, and image-forming apparatus
US7291962B2 (en) 1998-12-08 2007-11-06 Canon Kabushiki Kaisha Electron-emitting device, electron source using the electron-emitting devices, and image-forming apparatus using the electron source
US6851998B2 (en) 1998-12-08 2005-02-08 Canon Kabushiki Kaisha Electron-emitting device, electron source using electron-emitting device, and image forming apparatus
US6794813B2 (en) 1999-02-25 2004-09-21 Canon Kabushiki Kaisha Electron source, image forming apparatus, and manufacture method for electron source
US6614167B1 (en) 1999-02-25 2003-09-02 Canon Kabushiki Kaisha Electron source, image forming apparatus, and manufacture method for electron source
US6522054B2 (en) 1999-02-26 2003-02-18 Canon Kabushiki Kaisha Electron-emitting device, electron source and image forming apparatus
EP1324366A2 (en) 2001-12-25 2003-07-02 Canon Kabushiki Kaisha Electron emitting device, electron source and image display device and methods of manufacturing these device
US6992428B2 (en) 2001-12-25 2006-01-31 Canon Kabushiki Kaisha Electron emitting device, electron source and image display device and methods of manufacturing these devices

Also Published As

Publication number Publication date
JPH08264112A (en) 1996-10-11

Similar Documents

Publication Publication Date Title
US6384541B1 (en) Electron-emitting device, electron source, and image-forming apparatus
CA2152740C (en) Electron beam apparatus and image forming apparatus
CA2158886C (en) Electron-emitting device and method of manufacturing the same as well as electron source and image forming apparatus comprising such electron-emitting devices
KR0161715B1 (en) Method of manufacturing electron-emitting device as well as electron source and image forming apparatus
KR100191447B1 (en) An image forming device and method to manufacture thereof
CN1086054C (en) Electron source and image forming apparatus
JP2932250B2 (en) Electron emission device, electron source, image forming apparatus and a process for their preparation
JP3332676B2 (en) Electron emission device, an electron source and an image forming apparatus, a process for their preparation
CN1086053C (en) Electronic source and picture forming device
JP3073491B2 (en) Method of manufacturing a member for use in an electron beam apparatus and the image forming apparatus and an electron beam apparatus using the same
KR100424032B1 (en) Electron-emitting device, electron source and image-forming apparatus
KR0170822B1 (en) Electron emission device, method of manufacturing the same, electron source, and image forming apparatus
JP3416266B2 (en) Electron emitting device, method of manufacturing the same, and electron source and image forming apparatus using the electron emitting device
KR100335731B1 (en) Method for manufacturing cathode, electron source, and image forming apparatus
KR0153551B1 (en) Electron beam apparatus
JP3025251B2 (en) The driving method of the image display device and image display device
JP2967334B2 (en) The method of manufacturing the electron-emitting device, and method of manufacturing an electron source and an image forming apparatus using the same
KR100188979B1 (en) Electron beam apparatus and method of driving the same
JP3208526B2 (en) Conductive film forming material, a method for forming a conductive film using the material, and method of forming a liquid crystal alignment film using the forming method
JP2946189B2 (en) An electron source and an image forming apparatus, and their activation methods
JP3167072B2 (en) Image forming apparatus
JPH09259753A (en) Electron generator, image forming device and manufacture and adjusting method therefor
US6522054B2 (en) Electron-emitting device, electron source and image forming apparatus
JPH0982214A (en) Electron emission element, electron source and image forming device
JPH08315723A (en) Electron beam generator and image forming device using it

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980818

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111009

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111009

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 14