JP2836015B2 - Electron emitting element, electron source, and method of manufacturing image forming apparatus - Google Patents

Electron emitting element, electron source, and method of manufacturing image forming apparatus

Info

Publication number
JP2836015B2
JP2836015B2 JP8775995A JP8775995A JP2836015B2 JP 2836015 B2 JP2836015 B2 JP 2836015B2 JP 8775995 A JP8775995 A JP 8775995A JP 8775995 A JP8775995 A JP 8775995A JP 2836015 B2 JP2836015 B2 JP 2836015B2
Authority
JP
Japan
Prior art keywords
electron
voltage
emitting device
image
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8775995A
Other languages
Japanese (ja)
Other versions
JPH08264112A (en
Inventor
康弘 浜元
正人 山野辺
敬介 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP8775995A priority Critical patent/JP2836015B2/en
Priority to US08/508,931 priority patent/US6246168B1/en
Priority to CA002155270A priority patent/CA2155270C/en
Priority to CA002296839A priority patent/CA2296839C/en
Priority to KR1019950024965A priority patent/KR100220359B1/en
Priority to AU30226/95A priority patent/AU708413B2/en
Priority to AT98204492T priority patent/ATE252768T1/en
Priority to EP98204492A priority patent/EP0915493B1/en
Priority to AT95305954T priority patent/ATE182030T1/en
Priority to DE69510624T priority patent/DE69510624T2/en
Priority to DE69532007T priority patent/DE69532007T2/en
Priority to EP95305954A priority patent/EP0701265B1/en
Priority to CN95116828A priority patent/CN1056013C/en
Priority to CNB991069234A priority patent/CN1165937C/en
Publication of JPH08264112A publication Critical patent/JPH08264112A/en
Application granted granted Critical
Publication of JP2836015B2 publication Critical patent/JP2836015B2/en
Priority to US09/244,164 priority patent/US6179678B1/en
Priority to US09/715,139 priority patent/US6608437B1/en
Priority to US10/391,573 priority patent/US7057336B2/en
Priority to US11/362,899 priority patent/US7234985B2/en
Priority to US11/754,487 priority patent/US20070249255A1/en
Priority to US11/765,248 priority patent/US7758762B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、電子放出素子、特に表
面伝導型電子放出素子と、該電子放出素子を複数用いた
電子源、それを用いた表示装置や露光装置等の画像形成
装置、更には該電子源及び画像形成装置の製法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, in particular, a surface conduction electron-emitting device, an electron source using the plurality of electron-emitting devices, and an image forming apparatus such as a display device or an exposure device using the same. Further, the present invention relates to a method for manufacturing the electron source and the image forming apparatus.

【0002】[0002]

【従来の技術】電子放出素子の一つとして表面伝導型電
子放出素子があるが、該表面伝導型電子放出素子は、絶
縁性の基板上に形成された導電性膜に、膜面に平行に電
流を流すことにより電子放出が生ずる現象を利用するも
のである。
2. Description of the Related Art One type of electron-emitting device is a surface-conduction electron-emitting device. The surface-conduction electron-emitting device is formed on a conductive film formed on an insulating substrate in parallel with the film surface. This utilizes the phenomenon that electron emission occurs when a current flows.

【0003】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性膜に、予めフォーミング
と称される通電処理により電子放出部を形成したものが
挙げられる。フォーミングは、導電性膜の両端に電圧を
印加通電することで通常行われ、導電性膜を局所的に破
壊、変形もしくは変質させて構造を変化させ、電気的に
高抵抗な状態の電子放出部を形成する処理である。電子
放出は、上記電子放出部が形成された導電性薄膜に電圧
を印加して電流を流すことにより、電子放出部に発生し
た亀裂付近から行われる。
[0003] As a typical configuration example of a surface conduction electron-emitting device, a conductive film such as a metal oxide that connects a pair of device electrodes provided on an insulating substrate is referred to as forming in advance. One in which an electron-emitting portion is formed by an energization process is exemplified. Forming is usually performed by applying a voltage to both ends of the conductive film and applying a current.The structure is changed by locally destroying, deforming or altering the conductive film, and the electron emitting portion is in an electrically high-resistance state. Is a process of forming The electron emission is performed from the vicinity of a crack generated in the electron emission portion by applying a voltage to the conductive thin film on which the electron emission portion is formed and causing a current to flow.

【0004】上記電子放出素子は、構造が単純で製造も
容易であることから、大面積に亙って多数配列形成でき
る利点がある。そこで、この特徴を活かすための種々の
応用が研究されている。例えば表示装置等の画像形成装
置への利用が挙げられる。
[0004] The above-mentioned electron-emitting device has an advantage that it can be formed in a large number over a large area because of its simple structure and easy manufacture. Therefore, various applications for utilizing this feature are being studied. For example, it can be used for an image forming apparatus such as a display device.

【0005】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に該電子放出素子を配列
し、個々の電子放出素子の両端(両素子電極)を配線
(共通配線とも呼ぶ)にて夫々結線した行を多数行配列
(梯型配置とも呼ぶ)した電子源が挙げられる(特開平
1−31332号公報、同1−283749号公報、同
2−257552号公報)。また、特に表示装置におい
ては、液晶を用いた表示装置と同様の平板型表示装置と
することが可能で、しかもバックライトが不要な自発光
型の表示装置として、表面伝導型電子放出素子を多数配
置した電子源と、この電子源からの電子線の照射により
可視光を発光する蛍光体とを組み合わせた表示装置が提
案されている(アメリカ特許第5066883号明細
書)。
Conventionally, as an example of arranging a large number of surface conduction electron-emitting devices, the electron-emitting devices are arranged in parallel, and both ends (both device electrodes) of each electron-emitting device are interconnected (also referred to as a common interconnect). ), An electron source in which a number of rows each connected in () is also arranged (also referred to as a trapezoidal arrangement) (JP-A-1-313332, JP-A-1-283737, and JP-A-2-257552). In particular, in the case of a display device, a flat panel display device similar to a display device using liquid crystal can be used, and a large number of surface conduction electron-emitting devices are used as self-luminous display devices that do not require a backlight. A display device has been proposed in which an arranged electron source is combined with a phosphor that emits visible light when irradiated with an electron beam from the electron source (US Pat. No. 5,066,883).

【0006】上記表面伝導型電子放出素子を利用した表
示装置において、高品位、高精細な画像を大画面で得る
ためには、電子放出素子の行・列の数が夫々数百〜数千
となり、非常に多くの電子放出素子を配列する必要があ
る。従って、各電子放出素子の電気特性が均一で制御し
やすいことが望まれる。
In a display device using the above-mentioned surface conduction electron-emitting device, in order to obtain a high-quality and high-definition image on a large screen, the number of rows and columns of the electron-emitting device is several hundred to several thousand, respectively. It is necessary to arrange a very large number of electron-emitting devices. Therefore, it is desired that the electrical characteristics of each electron-emitting device be uniform and easy to control.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、従来の
表面伝導型電子放出素子は長時間駆動すると、強電界も
しくはジュール熱による電子放出部の自己発熱により、
電子放出部近傍の導電性膜が変形もしくは破壊される場
合があった。導電性膜に変形や破壊が生じると、素子の
寿命が低下し、該素子を複数用いてなる電子源を利用し
た画像形成装置においては表示品位の低下を引き起こ
す。
However, when the conventional surface conduction electron-emitting device is driven for a long time, the self-heating of the electron-emitting portion due to a strong electric field or Joule heat causes a problem.
In some cases, the conductive film near the electron emitting portion was deformed or destroyed. When the conductive film is deformed or broken, the life of the element is shortened, and in an image forming apparatus using an electron source using a plurality of the elements, display quality is deteriorated.

【0008】また、従来の表面伝導型電子放出素子にお
いては、素子電流として観測される電流の中には無効電
流が存在し、電子放出効率向上のため、該無効電流を除
去する必要があった。
In the conventional surface conduction electron-emitting device, a reactive current exists in the current observed as the device current, and it is necessary to remove the reactive current in order to improve the electron emission efficiency. .

【0009】本発明の目的は上記のような導電性膜の変
形や破壊を防止し、安定した表示品位の画像形成装置を
提供することにある。また本発明の目的は、上記した無
効電流を除去し、電子放出効率を向上させ、画像形成装
置の表示品位の向上を図ることにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an image forming apparatus capable of preventing the above-mentioned deformation and destruction of a conductive film and having a stable display quality. Another object of the present invention is to eliminate the above-mentioned reactive current, improve the electron emission efficiency, and improve the display quality of the image forming apparatus.

【0010】[0010]

【課題を解決するための手段及び作用】請求項1〜
発明は、電子放出素子の製造方法であり、導電性膜に亀
を形成した後に、炭素化合物を含む雰囲気下において
素子電極間に両極性電圧を印加することを特徴とする。
The invention according to claims 1 to 7 relates to a method for manufacturing an electron-emitting device, wherein a conductive film is formed on a conductive film.
After forming the crack , a bipolar voltage is applied between the device electrodes in an atmosphere containing a carbon compound.

【0011】また請求項10の発明は、電子源の製
造方法であり、上記電子放出素子の製造方法で同一基板
上に複数の電子放出素子を形成することを特徴とする。
[0011] The inventions of claims 8 to 10 are directed to a method of manufacturing an electron source.
The same substrate as the above-described method for manufacturing an electron-emitting device.
A plurality of electron-emitting devices are formed thereon.

【0012】更に請求項1112は上記電子源を用い
てなる画像形成装置の製造方法、請求項13、14は画
像形成装置の発明である。以下、表面伝導型電子放出素
子を例に挙げて本発明を説明する。
Further, claim 11 and claim 12 use the electron source.
A method for manufacturing an image forming apparatus comprising:
1 is an invention of an image forming apparatus . Hereinafter, the present invention will be described using a surface conduction electron-emitting device as an example.

【0013】表面伝導型電子放出素子には平面型と垂直
型があり、まず、平面型の電子放出素子の基本的な構成
について説明する。
The surface conduction type electron-emitting device includes a flat type and a vertical type. First, a basic structure of the flat type electron-emitting device will be described.

【0014】図1(a)、(b)は、平面型表面伝導型
電子放出素子の基本的な構成を示す図である。
FIGS. 1A and 1B are diagrams showing a basic structure of a flat surface conduction electron-emitting device.

【0015】図1において1は基板、2は電子放出部、
3は導電性膜、4と5は素子電極、6は被膜である。
In FIG. 1, 1 is a substrate, 2 is an electron-emitting portion,
3 is a conductive film, 4 and 5 are device electrodes, and 6 is a coating.

【0016】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。
As the substrate 1, for example, quartz glass, Na
And glass having reduced impurity content such as glass, blue plate glass, a laminate obtained by laminating SiO 2 on a blue plate glass by a sputtering method or the like, and ceramics such as alumina.

【0017】対向する素子電極4,5の材料としては、
一般的導体材料が用いられ、例えばNi、Cr、Au、
Mo、W、Pt、Ti、Al、Cu、Pd等の金属ある
いは合金及びPd、Ag、Au、RuO2 、Pd−Ag
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、In23 −SnO2 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。
The materials of the opposing device electrodes 4 and 5 include:
Common conductor materials are used, such as Ni, Cr, Au,
Metals or alloys such as Mo, W, Pt, Ti, Al, Cu, Pd, and Pd, Ag, Au, RuO 2 , Pd-Ag
Printed conductors composed of metals or metal oxides and glass and the like, transparent conductors such as In 2 O 3 —SnO 2 , and semiconductor conductor materials such as polysilicon are appropriately selected.

【0018】素子電極間隔L、素子電極長さW、導電性
膜3の形状等は、応用される形態等によって設計され
る。
The element electrode interval L, the element electrode length W, the shape of the conductive film 3 and the like are designed depending on the form to be applied.

【0019】素子電極間隔Lは、数百Å〜数百μmであ
ることが好ましく、より好ましくは、素子電極4,5間
に印加する電圧等により、数μm〜数十μmである。
The distance L between the device electrodes is preferably several hundred to several hundred μm, and more preferably several μm to several tens μm depending on the voltage applied between the device electrodes 4 and 5.

【0020】素子電極長さWは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数μm〜数百μmであ
り、また素子電極厚dは、数百Å〜数μmである。
The element electrode length W is preferably several μm to several hundred μm in consideration of the resistance value and electron emission characteristics of the electrode, and the element electrode thickness d is several hundred μm to several μm.

【0021】尚、図1に示される表面伝導型電子放出素
子は、基板1上に、素子電極4,5、導電性膜3の順に
積層されたものとなっているが、基板1上に、導電性膜
3、素子電極4,5の順に積層したものとしてもよい。
The surface conduction electron-emitting device shown in FIG. 1 is formed by laminating element electrodes 4 and 5 and a conductive film 3 on a substrate 1 in this order. The conductive film 3 and the device electrodes 4 and 5 may be stacked in this order.

【0022】導電性膜3は、良好な電子放出特性を得る
ためには、微粒子で構成された微粒子膜であることが特
に好ましく、その膜厚は、素子電極4,5へのステップ
カバレージ、素子電極4,5間の抵抗値及び後述するフ
ォーミング条件等によって適宜選択される。この導電性
膜3の膜厚は、好ましくは数Å〜数千Åで、特に好まし
くは10Å〜500Åであり、その抵抗値は、103
107 Ω/□のシート抵抗値である。
In order to obtain good electron emission characteristics, the conductive film 3 is particularly preferably a fine particle film composed of fine particles. It is appropriately selected according to the resistance value between the electrodes 4 and 5 and the forming conditions described later. The thickness of the conductive film 3 is preferably several Å to several thousand 、, particularly preferably 10 to 500 、, and its resistance value is 10 3 to Å.
The sheet resistance is 10 7 Ω / □.

【0023】導電性膜3を構成する材料としては、例え
ばPd、Pt、Ru、Ag、Au、Ti、In、Cu、
Cr、Fe、Zn、Sn、Ta、W、Pb等の金属、P
dO、SnO2 、In23 、PbO、Sb23 等の
酸化物、HfB2 、ZrB2、LaB6 、CeB6 、Y
4 、GdB4 等の硼化物、TiN、ZrN、HfN等
の窒化物、Si、Ge等の半導体等が挙げられる。
As a material constituting the conductive film 3, for example, Pd, Pt, Ru, Ag, Au, Ti, In, Cu,
Metals such as Cr, Fe, Zn, Sn, Ta, W, and Pb;
oxides such as dO, SnO 2 , In 2 O 3 , PbO, Sb 2 O 3 , HfB 2 , ZrB 2 , LaB 6 , CeB 6 , Y
B 4, GdB borides such as 4, TiN, ZrN, nitrides such as HfN, Si, a semiconductor or the like of Ge, and the like.

【0024】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜をさす。微
粒子膜である場合、微粒子の粒径は、数Å〜数千Åであ
ることが好ましく、特に好ましくは10Å〜200Åで
ある。
The fine particle film is a film in which a plurality of fine particles are gathered, and has a fine structure not only in a state in which the fine particles are individually dispersed and arranged, but also in a state in which the fine particles are adjacent to each other or overlap each other (island shape). ). In the case of a fine particle film, the particle size of the fine particles is preferably several to several thousand, and particularly preferably 10 to 200.

【0025】電子放出部2には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部2及び亀裂自体は、導電性膜3の膜厚、膜質、
材料及び後述するフォーミング条件等の製法に依存して
形成される。従って、電子放出部2の位置及び形状は図
1に示されるような位置及び形状に特定されるものでは
ない。
The electron emitting portion 2 contains a crack, and the electron emission is performed from the vicinity of the crack. The electron-emitting portion 2 including the crack and the crack itself have a thickness, film quality,
It is formed depending on a material and a manufacturing method such as forming conditions described later. Therefore, the position and shape of the electron-emitting portion 2 are not limited to the position and shape as shown in FIG.

【0026】亀裂は、数Å〜数百Åの粒径の導電性微粒
子を有することもある。この導電性微粒子は、導電性膜
3を構成する材料の元素の一部、あるいは総てと同様の
ものである。
The crack may have conductive fine particles having a particle size of several to several hundreds of mm. The conductive fine particles are similar to some or all of the elements of the material constituting the conductive film 3.

【0027】また、本発明においては亀裂を含む電子放
出部2及びその近傍の両電位側に高結晶性の炭素を含む
被膜6を有する。
In the present invention, the electron emitting portion 2 having a crack and the coating 6 containing highly crystalline carbon are provided on both potential sides near the electron emitting portion.

【0028】次に、垂直型表面伝導型電子放出素子の基
本的な構成について説明する。
Next, the basic structure of the vertical surface conduction electron-emitting device will be described.

【0029】図2は、垂直型電子放出素子の基本的な構
成を示す図で、図中21は段差形成部材で、その他図1
と同じ符号は同じ部材を示すものである。
FIG. 2 is a view showing a basic structure of a vertical electron-emitting device. In FIG. 2, reference numeral 21 denotes a step forming member.
The same reference numerals indicate the same members.

【0030】基板1、電子放出部2、導電性膜3及び素
子電極4,5、被膜6は、前述した平面型電子放出素子
と同様の材料で構成されたものである。
The substrate 1, the electron-emitting portion 2, the conductive film 3, the device electrodes 4, 5, and the coating 6 are made of the same material as that of the above-mentioned flat type electron-emitting device.

【0031】段差形成部材21は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたSiO2 等の絶縁性
材料で構成されたものである。この段差形成部材21の
膜厚は、先に述べた平面型電子放出素子の素子電極間隔
L(図1参照)に対応するもので、段差形成部材21の
作成法や素子電極4,5間に印加する電圧等により設定
されるが、好ましくは数百Å〜数十μmであり、特に好
ましくは数百Å〜数μmである。
The step forming member 21 is formed, for example, by a vacuum evaporation method,
It is made of an insulating material such as SiO 2 provided by a printing method, a sputtering method or the like. The film thickness of the step forming member 21 corresponds to the device electrode interval L (see FIG. 1) of the flat-type electron-emitting device described above. It is set according to the applied voltage or the like, but is preferably several hundreds of mm to several tens of μm, and particularly preferably several hundreds of mm to several μm.

【0032】導電性膜3は、通常、素子電極4,5の作
成後に形成されるので、素子電極4,5の上に積層され
るが、導電性膜3の形成後に素子電極4,5を作成し、
導電性膜3の上に素子電極4,5が積層されるようにす
ることも可能である。また、平面型電子放出素子の説明
においても述べたように、電子放出部2の形成は、導電
性膜3の膜厚、膜質、材料及び後述するフォーミング条
件等の製法に依存するので、その位置及び形状は図2に
示されるような位置及び形状に特定されるものではな
い。
Since the conductive film 3 is usually formed after the formation of the device electrodes 4 and 5, the conductive film 3 is laminated on the device electrodes 4 and 5. make,
The device electrodes 4 and 5 may be stacked on the conductive film 3. Further, as described in the description of the flat-type electron-emitting device, the formation of the electron-emitting portion 2 depends on the thickness, the film quality, the material of the conductive film 3 and the manufacturing method such as the forming conditions described later. The shape and shape are not limited to the position and shape as shown in FIG.

【0033】尚、以下の説明は、上述の平面型電子放出
素子と垂直型電子放出素子の内、平面型を例にして説明
するが、平面型電子放出素子に代えて垂直型電子放出素
子としてもよい。
In the following description, a plane type electron emitting device will be described as an example of the above-mentioned flat type electron emitting device and vertical type electron emitting device. Is also good.

【0034】表面伝導型電子放出素子の製法としては様
々な方法が考えられるが、その一例を図3に基づいて説
明する。尚、図3において図1と同じ符号は同じ部材を
示すものである。
Various methods are conceivable as a method for manufacturing the surface conduction electron-emitting device. One example will be described with reference to FIG. In FIG. 3, the same reference numerals as those in FIG. 1 indicate the same members.

【0035】1)基板1を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術により基板1の面上に素子電極4,5を形成する(図
3(a))。
1) After sufficiently cleaning the substrate 1 with a detergent, pure water and an organic solvent, depositing an element electrode material by a vacuum evaporation method, a sputtering method, or the like, and then depositing the element on the surface of the substrate 1 by a photolithography technique. Electrodes 4 and 5 are formed (FIG. 3A).

【0036】2)素子電極4,5を設けた基板1上に有
機金属溶液を塗布して放置することにより、素子電極4
と素子電極5間を連絡して有機金属薄膜を形成する。
尚、有機金属溶液とは、前述の導電性膜3の構成材料の
金属を主元素とする有機化合物の溶液である。この後、
有機金属薄膜を加熱焼成処理し、リフトオフ、エッチン
グ等によりパターニングされた導電性膜3を形成する
(図3(b))。尚、ここでは、有機金属溶液の塗布法
により説明したが、これに限ることなく、例えば真空蒸
着法、スパッタ法、化学的気相堆積法、分散塗布法、デ
ィッピング法、スピンナー法等によって有機金属膜を形
成することもできる。
2) An organic metal solution is applied onto the substrate 1 on which the device electrodes 4 and 5 are provided, and the solution is allowed to stand.
And an element electrode 5 are connected to form an organic metal thin film.
Here, the organic metal solution is a solution of an organic compound having a metal as a constituent material of the conductive film 3 as a main element. After this,
The organic metal thin film is heated and baked to form a conductive film 3 patterned by lift-off, etching, or the like (FIG. 3B). Here, the description has been given of the method of applying the organic metal solution. However, the present invention is not limited thereto. For example, the organic metal solution may be formed by a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like. A film can also be formed.

【0037】3)続いて、フォーミングと呼ばれる通電
処理を施す。素子電極4,5間に、不図示の電源より通
電すると、導電性膜3の部位に構造の変化した電子放出
部2が形成される(図3(c))。この通電処理により
導電性膜3を局所的に破壊、変形もしくは変質せしめ、
構造の変化した部位が電子放出部2である。
3) Subsequently, an energization process called forming is performed. When electricity is supplied from a power source (not shown) between the device electrodes 4 and 5, an electron emitting portion 2 having a changed structure is formed at the conductive film 3 (FIG. 3C). This conductive treatment causes the conductive film 3 to be locally destroyed, deformed or deteriorated,
The portion where the structure has changed is the electron emission portion 2.

【0038】フォーミングの電圧波形の例を図4に示
す。
FIG. 4 shows an example of a forming voltage waveform.

【0039】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図4(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図4(b))とがあ
る。
The voltage waveform is particularly preferably a pulse waveform.
There are a case where a voltage pulse with a constant pulse peak value is continuously applied (FIG. 4A) and a case where a voltage pulse is applied while increasing the pulse peak value (FIG. 4B).

【0040】まず、パルス波高値を定電圧とした場合に
ついて図4(a)で説明する。
First, the case where the pulse peak value is a constant voltage will be described with reference to FIG.

【0041】図4(a)におけるT1 及びT2 は電圧波
形のパルス幅とパルス間隔であり、例えば、T1 を1μ
sec〜10msec、T2 を10μsec〜100m
secとし、波高値(フォーミング時のピーク電圧)を
前述した電子放出素子の形態に応じて適宜選択して、適
当な真空度の真空雰囲気下で、数秒から数十分印加す
る。尚、印加する電圧波形は、図示される三角波に限定
されるものではなく、矩形波等の所望の波形を用いるこ
とができる。
In FIG. 4A, T 1 and T 2 are the pulse width and pulse interval of the voltage waveform, for example, T 1 is 1 μm.
sec~10msec, the T 2 10μsec~100m
The peak value (peak voltage at the time of forming) is appropriately selected according to the form of the above-described electron-emitting device, and is applied for several seconds to several tens of minutes in a vacuum atmosphere having an appropriate degree of vacuum. Note that the voltage waveform to be applied is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave can be used.

【0042】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図4(b)で説明する。
Next, a case where a voltage pulse is applied while increasing the pulse peak value will be described with reference to FIG.

【0043】図4(b)におけるT1 及びT2 は図4
(a)と同様であり、波高値(フォーミング時のピーク
電圧)を、例えば0.1Vステップ程度ずつ増加させ、
図4(a)の説明と同様の適当な真空雰囲気下で印加す
る。
T 1 and T 2 in FIG.
As in (a), the peak value (peak voltage at the time of forming) is increased by, for example, about 0.1 V steps,
The voltage is applied in an appropriate vacuum atmosphere similar to that described with reference to FIG.

【0044】尚、パルス間隔T2 中に、導電性膜3(図
1及び図2参照)を局所的に破壊、変形もしくは変質さ
せない程度の電圧、例えば0.1V程度の電圧で素子電
流を測定して抵抗値を求め、例えば1MΩ以上の抵抗を
示した時にフォーミングを終了する。
During the pulse interval T 2 , the element current is measured at a voltage that does not locally destroy, deform or alter the conductive film 3 (see FIGS. 1 and 2), for example, a voltage of about 0.1 V. Then, the resistance value is obtained, and when the resistance value indicates, for example, 1 MΩ or more, the forming is terminated.

【0045】4)次に、フォーミング工程が終了した素
子に炭素化合物の存在下で両極性の電圧パルスを印加し
電子放出部2及びその近傍の両電位側に高結晶性の炭素
を含む被膜6を堆積させる活性化工程を施す。
4) Next, a bipolar voltage pulse is applied to the device after the forming step in the presence of a carbon compound in the presence of a carbon compound to form a film 6 containing highly crystalline carbon on the electron emission portion 2 and on both potential sides near the electron emission portion 2. Is activated.

【0046】本発明において活性化工程とは、例えば真
空排気装置等を発生源とする炭化水素などの炭素化合
物、もしくはガスボンベ等から供給される炭素化合物を
適当な分圧で導入し、10-4〜10-5torr程度の真
空度で、先のフォーミング工程を終了した素子の素子電
極4,5に例えば図18(a)或いは図19(a)に示
されるパルス波高値を一定に保った電圧を印加し、素子
を駆動することにより行なわれる。図18(a)は一方
極性パルス電圧の極性を工程途中で反転するもので、図
19(a)は交流パルス電圧である。当該工程により、
素子電流If 、放出電流Ie が著しく変化する。本工程
はIf とIe とを測定しながら行ない、例えば、Ie
飽和した時点で工程を終了する。
In the present invention, the activation step refers to, for example, introducing a carbon compound such as a hydrocarbon generated from a vacuum exhaust device or the like, or a carbon compound supplied from a gas cylinder or the like at an appropriate partial pressure to 10 -4. A voltage at which the pulse peak value shown in FIG. 18 (a) or FIG. 19 (a) is kept constant at the device electrodes 4 and 5 of the device after the previous forming step at a degree of vacuum of about -10 -5 torr. And driving the element. FIG. 18A shows the case where the polarity of the one-polarity pulse voltage is reversed during the process, and FIG. 19A shows the AC pulse voltage. By the process,
The device current If and the emission current Ie change significantly. This step is performed while measuring If and Ie . For example, the step ends when Ie is saturated.

【0047】上記炭素化合物を導入する場合、例えば、
アルカン、アルケン、アルキン等の脂肪族炭化水素類、
芳香族炭化水素類、アルコール類、アルデヒド類、ケト
ン類、アミン類、フェノール、カルボン酸、スルホン酸
等の有機酸、更にこれらの誘導体等が挙げられる。
When the above carbon compound is introduced, for example,
Aliphatic hydrocarbons such as alkanes, alkenes and alkynes,
Examples thereof include aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, organic acids such as phenol, carboxylic acid, and sulfonic acid, and derivatives thereof.

【0048】図18(a)、図19(a)におけるV
p 、Vn はそれぞれの正極性及び負極性パルスのパルス
波高値であり、電子放出可能な電圧、即ち後述する図6
(a)における閾値電圧Vthに対して、 Vm >Vth及びVn <−Vth であることが望ましく、更に好ましくは、大きさが動作
駆動電圧に等しい電圧である。
V in FIGS. 18 (a) and 19 (a)
p, V n is the pulse peak value of each of the positive and negative pulses, electron releasable voltage, i.e. below 6
Against a threshold voltage V th in (a), it is preferably a V m> V th and V n <-V th, more preferably, of equal voltage to the operational drive voltage magnitude.

【0049】また、両図においてT1p(T1n)は正極性
(負極性)のパルス幅であり、図18(a)においてT
2p(T2n)は正極性(負極性)のパルス間隔、図19
(a)においてTpn、Tnpはパルス間隔であるが、素子
の形態、雰囲気等に応じてそれぞれ適宜設定され、パル
ス幅は1μsec〜10msec、パルス間隔は10μ
sec〜100msecが望ましい。尚、パルス波形は
三角波、矩形波に限定されることはなく、サイン波など
所望の波形を用いることができる。
In both figures, T 1p (T 1n ) is the pulse width of the positive polarity (negative polarity), and in FIG.
2p (T 2n ) is the pulse interval of the positive polarity (negative polarity), FIG.
In (a), T pn and T np are pulse intervals, which are appropriately set according to the form of the element, atmosphere, and the like. The pulse width is 1 μsec to 10 msec, and the pulse interval is 10 μsec.
sec to 100 msec is desirable. The pulse waveform is not limited to a triangular wave or a rectangular wave, and a desired waveform such as a sine wave can be used.

【0050】図18(b)及び図19(b)はそれぞれ
図18(a)、図19(a)の電圧波形における、活性
化処理中の素子電流If と放出電流Ie の時間変化を示
す模式図であるが、処理の途中で駆動電圧の極性反転を
伴う極性反転活性化駆動(図18)では、極性の反転に
際して、一時的なIf 及びIe の減少を伴い、交流活性
化駆動(図19)ではこのような変化は見られない。
尚、図18(b)、図19(b)における縦軸の素子電
流、放出電流は任意の値である。
FIGS. 18 (b) and 19 (b) show time changes of the device current If and the emission current Ie during the activation process in the voltage waveforms of FIGS. 18 (a) and 19 (a), respectively. is a schematic diagram showing, in the polarity inversion activation drive with the polarity reversal of the middle driving voltage of treatment (FIG. 18), when the polarity inversion, with a decrease of the temporary I f and I e, alternating activation Such a change is not seen in driving (FIG. 19).
The element current and emission current on the vertical axis in FIGS. 18B and 19B are arbitrary values.

【0051】このように炭素化合物を気相中に含む雰囲
気下において、電子放出部2より電子を放出することに
より、電子放出部2近傍に存在する炭素化合物分子を放
出電子により分解することで、電子放出部2とその両電
位側近傍の導電性膜3上に炭素及び炭素化合物を堆積さ
せる。
As described above, in the atmosphere containing the carbon compound in the gaseous phase, the electrons are emitted from the electron emitting portion 2, whereby the carbon compound molecules existing in the vicinity of the electron emitting portion 2 are decomposed by the emitted electrons. Carbon and a carbon compound are deposited on the electron emitting portion 2 and the conductive film 3 near both potential sides thereof.

【0052】また、これと同時に、堆積された炭素及び
炭素化合物に対しても放出電子が引き続き照射されるこ
とで、該炭素及び炭素化合物をより結晶性の高い状態に
する。これによって、電子放出部及びその近傍の導電性
膜3上には、高融点で強電界に対する耐性の高い被膜が
形成される。更に、本発明においては、活性化処理を極
性反転或いは交流電圧により行なっているので、電子放
出部2の両電位側に上記被膜が形成されるため、片側の
みに形成された場合に比べてより耐性の高い構成になっ
ている。
At the same time, the deposited carbon and the carbon compound are continuously irradiated with the emitted electrons, so that the carbon and the carbon compound have a higher crystallinity. As a result, a film having a high melting point and high resistance to a strong electric field is formed on the electron-emitting portion and the conductive film 3 in the vicinity thereof. Further, in the present invention, since the activation process is performed by polarity reversal or AC voltage, the above-mentioned coating is formed on both potential sides of the electron emitting portion 2, so that the film is formed more than when only one side is formed. It has a highly resistant configuration.

【0053】更に、交流駆動により活性化処理を施した
本発明の電子放出素子の電子放出特性を後述の測定法に
より測定すると、直流もしくは単一極性のパルス波の駆
動による活性化処理に比較して、電子放出効率(放出電
流/素子電流)が向上するという結果が得られた。これ
は交流活性化(図19)において特に顕著であった。
Further, when the electron emission characteristics of the electron-emitting device of the present invention, which has been activated by the AC drive, are measured by the measurement method described later, the electron emission characteristics are compared with those of the activation process by driving a DC or unipolar pulse wave. As a result, the result that the electron emission efficiency (emission current / device current) was improved was obtained. This was particularly noticeable in AC activation (FIG. 19).

【0054】尚、上記炭素及び炭素化合物とは、グラフ
ァイト(単結晶及び多結晶の双方を指す)、非晶質カー
ボン(非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す)である。また、その堆積膜厚は、好ま
しくは数Å〜数千Å、より好ましくは数十Å〜数百Åで
ある。
The above-mentioned carbon and carbon compound are graphite (indicating both single crystal and polycrystal) and amorphous carbon (indicating amorphous carbon and a mixture thereof with polycrystalline graphite). Further, the deposited film thickness is preferably several Å to several thousand Å, more preferably several tens to several hundred Å.

【0055】5)更に好ましくは、こうして作製した電
子放出素子を、フォーミング工程、活性化工程での真空
度より高い真空度の真空雰囲気にして動作駆動する。ま
た、より好ましくは、このより高い真空度の真空雰囲気
下で80℃〜150℃の加熱後、動作駆動する。
5) More preferably, the thus-produced electron-emitting device is operated and driven in a vacuum atmosphere having a degree of vacuum higher than the degree of vacuum in the forming step and the activation step. Further, more preferably, after the heating at 80 ° C. to 150 ° C. in the vacuum atmosphere with the higher degree of vacuum, the operation driving is performed.

【0056】尚、フォーミング工程、活性化処理した真
空度より高い真空度の真空雰囲気とは、例えば約10-6
torr以上の真空度を有する真空度であり、より好ま
しくは、超高真空系であり、炭素及び炭素化合物が新た
に堆積しない真空度である。
The vacuum atmosphere having a degree of vacuum higher than the degree of vacuum in the forming step and the activation treatment is, for example, about 10 −6.
It is a degree of vacuum having a degree of vacuum of torr or more, more preferably an ultrahigh vacuum system, and a degree of vacuum in which carbon and carbon compounds are not newly deposited.

【0057】上記5)の工程によりこれ以上の炭素及び
炭素化合物の堆積が抑制され、素子電流及び放出電流が
安定する。
By the step 5), further deposition of carbon and carbon compounds is suppressed, and the device current and emission current are stabilized.

【0058】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。
The basic characteristics of the surface conduction electron-emitting device thus obtained will be described below.

【0059】図5は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。
FIG. 5 is a schematic block diagram showing an example of a measurement evaluation system for measuring the electron emission characteristics of the surface conduction electron-emitting device. First, this measurement evaluation system will be described.

【0060】図5において、図1と同じ符号は同じ部材
を示す。また、51は素子に素子電圧Vf を印加するた
めの電源、50は素子電極4,5間の導電性膜3を流れ
る素子電流If を測定するための電流計、54は電子放
出部より放出される放出電流Ie を捕捉するためのアノ
ード電極、53はアノード電極54に電圧を印加するた
めの高圧電源、52は放出電流Ie を測定するための電
流計、55は真空装置、56は排気ポンプである。
In FIG. 5, the same symbols as those in FIG. 1 denote the same members. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the device; 50, an ammeter for measuring a device current If flowing through the conductive film 3 between the device electrodes 4 and 5; An anode electrode for capturing the emission current Ie emitted, 53 is a high-voltage power supply for applying a voltage to the anode electrode 54, 52 is an ammeter for measuring the emission current Ie , 55 is a vacuum device, 56 Is an exhaust pump.

【0061】電子放出素子及びアノード電極54等は真
空装置55内に設置され、この真空装置55には不図示
の真空系等の必要な機器が具備されていて、所望の真空
下で電子放出素子の測定評価ができるようになってい
る。
The electron-emitting device, the anode electrode 54 and the like are installed in a vacuum device 55. The vacuum device 55 is equipped with necessary equipment such as a vacuum system (not shown). Can be measured and evaluated.

【0062】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び電子放出素子の基板1は、
ヒーターにより200℃程度まで加熱できるようになっ
ている。尚、この測定評価系は、後述するような表示パ
ネル(図8における201参照)の組み立て段階におい
て、表示パネル及びその内部を真空装置55及びその内
部として構成することで、前述のフォーミング工程、活
性化工程及び後述するそれ以後の工程における測定評価
及び処理に応用することができるものである。
The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultrahigh vacuum system such as an ion pump.
The entire vacuum device 55 and the substrate 1 of the electron-emitting device are
The heater can heat up to about 200 ° C. In this measurement evaluation system, at the stage of assembling a display panel (see 201 in FIG. 8) described later, the display panel and the inside thereof are configured as the vacuum device 55 and the inside, so that the above-described forming step, activation It can be applied to the measurement evaluation and processing in the chemical conversion step and the subsequent steps described later.

【0063】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノード電極54の電圧を
1kV〜10kVとし、アノード電極54と電子放出素
子の距離Hを2〜8mmとして行った測定に基づくもの
である。
The basic characteristics of the surface conduction electron-emitting device described below were determined by setting the voltage of the anode electrode 54 in the above-mentioned measurement and evaluation system to 1 kV to 10 kV and setting the distance H between the anode electrode 54 and the electron-emitting device to 2 to 8 mm. It is based on measurements.

【0064】まず、放出電流Ie 及び素子電流If と、
素子電圧Vf との関係の典型的な例を図6に示す。尚、
図6において、放出電流Ie は素子電流If に比べて著
しく小さいので、任意単位で示されている。
First, the emission current I e and the device current If ,
FIG. 6 shows a typical example of the relationship with the element voltage Vf . still,
In FIG. 6, since the emission current Ie is significantly smaller than the device current If , it is shown in arbitrary units.

【0065】図6から明らかなように、電子放出素子
は、放出電流Ie に対する次の3つの特徴的特性を有す
る。
As is clear from FIG. 6, the electron-emitting device has the following three characteristic characteristics with respect to the emission current Ie .

【0066】まず第1に、電子放出素子はある電圧(し
きい値電圧と呼ぶ:図6中のVth)以上の素子電圧Vf
を印加すると急激に放出電流Ie が増加し、一方しきい
値電圧Vth以下では放出電流Ie が殆ど検出されない。
即ち、放出電流Ie に対する明確なしきい値電圧Vth
持った非線形素子である。
First, the device voltage V f of the electron-emitting device is higher than a certain voltage (called a threshold voltage: V th in FIG. 6).
Is applied, the emission current Ie sharply increases, while the emission current Ie is hardly detected below the threshold voltage Vth .
That is, it is a non-linear element having a clear threshold voltage V th with respect to the emission current I e .

【0067】第2に、放出電流Ie が素子電圧Vf に対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ie は素子電圧Vf で制御できる。
Second, since the emission current Ie has a characteristic that monotonically increases with respect to the device voltage Vf (referred to as MI characteristic), the emission current Ie can be controlled by the device voltage Vf .

【0068】第3に、アノード電極54(図5参照)に
捕捉される放出電荷は、素子電圧Vf を印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vf を印加する時間により制御できる。
Thirdly, the amount of charge emitted by the anode electrode 54 (see FIG. 5) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0069】放出電流Ie が素子電圧Vf に対してMI
特性を有すると同時に、素子電流If も素子電圧Vf
対してMI特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図6(a)で示す特性で
ある。一方、図6(b)に示すように、素子電流If
素子電圧Vf に対して電圧制御型負性抵抗特性(VCN
R特性と呼ぶ)を示す場合もある。いずれの特性を示す
かは、電子放出素子の製法及び測定時の測定条件等に依
存する。但し、素子電流If が素子電圧Vf に対してV
CNR特性を有する電子放出素子でも、放出電流Ie
素子電圧Vf に対してMI特性を有する。
The emission current Ie is equal to MI with respect to the device voltage Vf .
At the same time having a characteristic, it may have a MI characteristic with respect to the device current I f also the device voltage V f. FIG. 6A shows an example of the characteristics of such a surface conduction electron-emitting device. On the other hand, as shown in FIG. 6B, the device current If changes with respect to the device voltage Vf by a voltage-controlled negative resistance characteristic (VCN).
R characteristic). Which characteristic is exhibited depends on the manufacturing method of the electron-emitting device, the measurement conditions at the time of measurement, and the like. However, the device current If is equal to V with respect to the device voltage Vf .
Even in an electron-emitting device having CNR characteristics, the emission current Ie has MI characteristics with respect to the device voltage Vf .

【0070】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。
Next, the arrangement of the surface conduction electron-emitting devices in the electron source of the present invention will be described.

【0071】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、m本のX方向配線の上にn本のY方
向配線を層間絶縁層を介して設置し、電子放出素子の一
対の素子電極に夫々X方向配線、Y方向配線を接続した
配置方式が挙げられる。これを以後単純マトリクス配置
と呼ぶ。まず、この単純マトリクス配置について詳述す
る。
The arrangement of the surface conduction electron-emitting devices in the electron source of the present invention is not limited to the ladder arrangement as described in the section of the prior art, or to the arrangement of n Y-direction wirings on m X-direction wirings. There is an arrangement method in which directional wiring is provided via an interlayer insulating layer, and an X-directional wiring and a Y-directional wiring are connected to a pair of device electrodes of the electron-emitting device, respectively. This is hereinafter referred to as a simple matrix arrangement. First, the simple matrix arrangement will be described in detail.

【0072】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された電子放出素子
における放出電子は、しきい値電圧を超える電圧では、
対向する素子電極間に印加するパルス状電圧の波高値と
パルス幅で制御できる。一方、しきい値電圧以下では殆
ど電子は放出されない。従って、多数の電子放出素子を
配置した場合においても、個々の素子に上記パルス状電
圧を適宜印加すれば、入力信号に応じて電子放出素子を
選択し、その電子放出量が制御でき、単純なマトリクス
配線だけで個別の電子放出素子を選択して独立に駆動可
能となる。
According to the basic characteristics of the above-mentioned surface conduction electron-emitting device, the emitted electrons in the electron-emitting device arranged in a simple matrix are not affected by the voltage exceeding the threshold voltage.
It can be controlled by the peak value and pulse width of the pulse voltage applied between the opposing element electrodes. On the other hand, below the threshold voltage, almost no electrons are emitted. Therefore, even when a large number of electron-emitting devices are arranged, if the pulse-like voltage is appropriately applied to each of the devices, the electron-emitting device can be selected according to the input signal, and the amount of electron emission can be controlled. Individual electron-emitting devices can be selected and driven independently only by the matrix wiring.

【0073】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図7に基づいて更
に説明する。
The simple matrix arrangement is based on such a principle, and the configuration of the electron source having the simple matrix arrangement, which is an example of the electron source of the present invention, will be further described with reference to FIG.

【0074】図7において基板1は既に説明したような
ガラス板等であり、この基板1上に配列された表面伝導
型電子放出素子104の個数及び形状は用途に応じて適
宜設定されるものである。
In FIG. 7, the substrate 1 is a glass plate or the like as described above, and the number and shape of the surface conduction electron-emitting devices 104 arranged on the substrate 1 are appropriately set according to the application. is there.

【0075】m本のX方向配線102は、夫々外部端子
x1,Dx2,……,Dxmを有するもので、基板1上に、
真空蒸着法、印刷法、スパッタ法等で形成した導電性金
属等である。また、多数の電子放出素子104にほぼ均
等に電圧が供給されるように、材料、膜厚、配線幅が設
定されている。
The m X-direction wirings 102 have external terminals D x1 , D x2 ,..., D xm , respectively.
The conductive metal is formed by a vacuum deposition method, a printing method, a sputtering method, or the like. Further, the material, the film thickness, and the wiring width are set so that the voltage is supplied to the many electron-emitting devices 104 almost uniformly.

【0076】n本のY方向配線103は、夫々外部端子
y1,Dy2,……,Dynを有するもので、X方向配線1
02と同様に作成される。
The n Y-direction wirings 103 have external terminals D y1 , D y2 ,..., D yn , respectively.
02 is created in the same way as the above.

【0077】これらm本のX方向配線102とn本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
These m X-directional wires 102 and n Y wires
An interlayer insulating layer (not shown) is provided between the direction wirings 103, and is electrically separated to form a matrix wiring. Note that both m and n are positive integers.

【0078】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。
The interlayer insulating layer (not shown) is, for example, SiO 2 formed by a vacuum deposition method, a printing method, a sputtering method, or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-directional wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103.

【0079】更に、電子放出素子104の対向する素子
電極(不図示)が、m本のX方向配線102と、n本の
Y方向配線103と、真空蒸着法、印刷法、スパッタ法
等で形成された導電性金属等からなる結線105によっ
て電気的に接続されているものである。
Further, device electrodes (not shown) opposed to the electron-emitting devices 104 are formed by m X-directional wirings 102, n Y-directional wirings 103, a vacuum deposition method, a printing method, a sputtering method, or the like. Electrically connected by a connection 105 made of a conductive metal or the like.

【0080】ここで、m本のX方向配線102と、n本
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、電子放出素子104は、基板1
あるいは不図示の層間絶縁層上どちらに形成してもよ
い。
Here, the m X-directional wires 102, the n Y-directional wires 103, the connection 105, and the opposing element electrodes may have some or all of the same constituent elements. Further, they may be different from each other, and are appropriately selected from the above-described materials of the device electrodes and the like. The wires to these device electrodes may be collectively referred to as device electrodes when the material is the same as the device electrodes. The electron-emitting device 104 is provided on the substrate 1
Alternatively, it may be formed on an interlayer insulating layer (not shown).

【0081】また、詳しくは後述するが、前記X方向配
線102には、X方向に配列された電子放出素子104
の行を入力信号に応じて走査するために、走査信号を印
加する不図示の走査信号印加手段が電気的に接続されて
いる。
As will be described later in detail, the X-directional wiring 102 has electron-emitting devices 104 arranged in the X-direction.
A scanning signal applying unit (not shown) for applying a scanning signal is electrically connected to scan the row according to the input signal.

【0082】一方、Y方向配線103には、Y方向に配
列された電子放出素子104の列の各列を入力信号に応
じて変調するために、変調信号を印加する不図示の変調
信号発生手段が電気的に接続されている。更に、各電子
放出素子104に印加される駆動電圧は、当該電子放出
素子104に印加される走査信号と変調信号の差電圧と
して供給されるものである。
On the other hand, a modulation signal generating means (not shown) for applying a modulation signal in order to modulate each of the rows of the electron-emitting devices 104 arranged in the Y direction according to an input signal is provided on the Y-direction wiring 103. Are electrically connected. Further, the drive voltage applied to each electron-emitting device 104 is supplied as a difference voltage between a scanning signal and a modulation signal applied to the electron-emitting device 104.

【0083】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図8〜図10を用いて説明する。尚、図8は表示パ
ネル201の基本構成図であり、図9は蛍光膜114を
示す図であり、図10は図8の表示パネル201で、N
TSC方式のテレビ信号に応じてテレビジョン表示を行
うための駆動回路の一例を示すブロック図である。
Next, an example of the image forming apparatus of the present invention using the electron source of the present invention having the above-described simple matrix arrangement will be described with reference to FIGS. 8 is a diagram showing the basic configuration of the display panel 201, FIG. 9 is a diagram showing the fluorescent film 114, and FIG. 10 is a diagram showing the display panel 201 of FIG.
FIG. 2 is a block diagram illustrating an example of a driving circuit for performing television display in accordance with a TSC television signal.

【0084】図8において、1は上述のようにして表面
伝導型電子放出素子を配置した電子源の基板、111は
基板1を固定したリアプレート、116はガラス基板1
13の内面に蛍光膜114とメタルバック115等が形
成されたフェースプレート、112は支持枠であり、リ
アプレート111、支持枠112及びフェースプレート
116にフリットガラス等を塗布し、大気中あるいは窒
素中で、400〜500℃で10分以上焼成することで
封着して外囲器118を構成している。
In FIG. 8, reference numeral 1 denotes a substrate of an electron source on which the surface conduction electron-emitting devices are arranged as described above, 111 denotes a rear plate to which the substrate 1 is fixed, and 116 denotes a glass substrate.
13 is a face plate in which a fluorescent film 114 and a metal back 115 are formed on the inner surface. Reference numeral 112 denotes a support frame, and frit glass or the like is applied to the rear plate 111, the support frame 112, and the face plate 116, and is applied in the air or in nitrogen. Then, the envelope 118 is formed by baking at 400 to 500 ° C. for 10 minutes or more for sealing.

【0085】図8において、2は図1における電子放出
部に相当する。102、103は、電子放出素子104
の一対の素子電極4,5と接続されたX方向配線及びY
方向配線で、夫々外部端子Dx1〜Dxm,Dy1〜Dynを有
している。
In FIG. 8, reference numeral 2 corresponds to the electron-emitting portion in FIG. 102 and 103 are electron-emitting devices 104
X-direction wiring connected to the pair of device electrodes 4 and 5 and Y
In the direction wirings, respectively external terminals D x1 to D xm, and a D y1 to D yn.

【0086】外囲器118は、上述の如く、フェースー
プレート116、支持枠112、リアプレート111で
構成されている。しかし、リアプレート111は主に基
板1の強度を補強する目的で設けられるものであり、基
板1自体で十分な強度を持つ場合は別体のリアプレート
111は不要で、基板1に直接支持枠112を封着し、
フェースプレート116、支持枠112、基板1にて外
囲器118を構成してもよい。また、フェースプレート
116、リアプレート111の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器118とすることもでき
る。
The envelope 118 includes the face-plate 116, the support frame 112, and the rear plate 111 as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1. If the substrate 1 itself has sufficient strength, the separate rear plate 111 is unnecessary, and the support frame is directly attached to the substrate 1. Seal 112,
The envelope 118 may be constituted by the face plate 116, the support frame 112, and the substrate 1. Further, by further providing a support (not shown) called a spacer between the face plate 116 and the rear plate 111, the envelope 118 having sufficient strength against atmospheric pressure can be obtained.

【0087】蛍光膜114は、モノクロームの場合は蛍
光体122のみからなるが、カラーの蛍光膜114の場
合は、蛍光体122の配列により、ブラックストライプ
(図9(a))あるいはブラックマトリクス(図9
(b))等と呼ばれる黒色導伝材121と蛍光体122
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体122間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜114におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材121の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。
The fluorescent film 114 is composed of only the phosphor 122 in the case of monochrome, but in the case of the color fluorescent film 114, depending on the arrangement of the phosphor 122, a black stripe (FIG. 9A) or a black matrix (FIG. 9
(B)) a black conductive material 121 and a phosphor 122 called
It is composed of The purpose of providing the black stripes and the black matrix is to make the mixed portions between the phosphors 122 of the three primary colors necessary for color display black so that mixed colors and the like are not noticeable, and to reflect external light on the fluorescent film 114. Is to suppress a decrease in contrast due to As a material of the black conductive material 121, not only a material mainly containing graphite, which is often used, but also a material having conductivity and low light transmission and reflection may be used. it can.

【0088】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。
As a method of applying the phosphor 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.

【0089】また、図8に示されるように、蛍光膜11
4の内面側には通常メタルバック115が設けられる。
メタルバック115の目的は、蛍光体122(図9参
照)の発光のうち内面側への光をガラス基板113側へ
鏡面反射することにより輝度を向上すること、電子ビー
ム加速電圧を印加するための電極として作用すること、
外囲器118内で発生した負イオンの衝突によるダメー
ジからの蛍光体122の保護等である。メタルバック1
15は、蛍光膜114の作製後、蛍光膜114の内面側
表面の平滑化処理(通常フィルミングと呼ばれる)を行
い、その後Alを真空蒸着等で堆積することで作製でき
る。
Further, as shown in FIG.
A metal back 115 is usually provided on the inner surface side of 4.
The purpose of the metal back 115 is to improve the brightness by mirror-reflecting light toward the inner surface side of the light emitted from the phosphor 122 (see FIG. 9) toward the glass substrate 113, and to apply an electron beam acceleration voltage. Acting as an electrode,
For example, protection of the phosphor 122 from damage due to collision of negative ions generated in the envelope 118 is performed. Metal back 1
15 can be manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 114 after the fluorescent film 114 is manufactured, and then depositing Al by vacuum evaporation or the like.

【0090】フェースプレート116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
The face plate 116 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 114 in order to further increase the conductivity of the fluorescent film 114.

【0091】前述の封着を行う際、カラーの場合は各色
蛍光体122と電子放出素子104とを対応させなくて
はいけないため、十分な位置合わせを行なう必要があ
る。
When the above-mentioned sealing is performed, in the case of color, the phosphors 122 of each color must correspond to the electron-emitting devices 104, so that it is necessary to perform sufficient alignment.

【0092】外囲器118内は、不図示の排気管を通
じ、1×10-7torr程度の真空度にされ、封止され
る。また、外囲器118の封止を行う直前あるいは封止
後に、ゲッター処理を行うこともある。これは、外囲器
118内の所定の位置に配置したゲッター(不図示)を
加熱し、蒸着膜を形成する処理である。ゲッターは通常
Ba等が主成分であり、該蒸着膜の吸着作用により、例
えば1×10-5〜1×10-7torrの真空度を維持す
るためのものである。
The inside of the envelope 118 is evacuated to a degree of vacuum of about 1 × 10 −7 torr through an exhaust pipe (not shown) and sealed. Also, a getter process may be performed immediately before or after sealing the envelope 118. This is a process of heating a getter (not shown) arranged at a predetermined position in the envelope 118 to form a deposited film. The getter is usually composed mainly of Ba or the like, and is used to maintain a degree of vacuum of, for example, 1 × 10 −5 to 1 × 10 −7 torr by the adsorption action of the deposited film.

【0093】尚、前述したフォーミング及びこれ以降の
電子放出素子の各製造工程は、通常、外囲器118の封
止直前又は封止後に行われるもので、その内容は前述の
通りである。
The above-described forming and subsequent manufacturing steps of the electron-emitting device are usually performed immediately before or after sealing of the envelope 118, and the contents thereof are as described above.

【0094】上述の表示パネル201は、例えば図10
に示されるような駆動回路で駆動することができる。
尚、図10において、201は表示パネル、202は走
査回路、203は制御回路、204はシフトレジスタ、
205はラインメモリ、206は同期信号分離回路、2
07は変調信号発生器、Vx 及びVa は直流電圧源であ
る。
The display panel 201 described above is, for example, shown in FIG.
Can be driven by a driving circuit as shown in FIG.
In FIG. 10, 201 is a display panel, 202 is a scanning circuit, 203 is a control circuit, 204 is a shift register,
205 is a line memory, 206 is a synchronization signal separation circuit, 2
07 the modulation signal generator, V x and V a are DC voltage sources.

【0095】図10に示されるように、表示パネル20
1は、外部端子Dx1〜Dxm、外部端子Dy1〜Dyn及び高
圧端子Hvを介して外部の電気回路と接続されている。
この内、外部端子Dx1〜Dxmには前記表示パネル201
内に設けられている電子放出素子、即ちm行n列の行列
状にマトリクス配置された電子放出素子群を1行(n素
子)ずつ順次駆動して行くための走査信号が印加され
る。
As shown in FIG. 10, the display panel 20
1 is connected to an external electric circuit through the external terminals D x1 to D xm, external terminals D y1 to D yn and a high-voltage terminal Hv.
Of these, the external terminals D x1 to D xm are connected to the display panel 201.
A scanning signal is applied to sequentially drive the electron-emitting devices provided therein, that is, electron-emitting device groups arranged in a matrix of m rows and n columns, one row at a time (n devices).

【0096】一方、外部端子Dy1〜Dynには、前記走査
信号により選択された1行の各電子放出素子の出力電子
ビームを制御するための変調信号が印加される。また、
高圧端子Hvには、直流電圧源Va より、例えば10k
Vの直流電圧が供給される。これは電子放出素子より出
力される電子ビームに、蛍光体を励起するのに十分なエ
ネルギーを付与するための加速電圧である。
On the other hand, to the external terminals D y1 to D yn , a modulation signal for controlling the output electron beam of each electron-emitting device in one row selected by the scanning signal is applied. Also,
The high-voltage terminal Hv, the DC voltage source V a, for example, 10k
V DC voltage is supplied. This is an accelerating voltage for applying sufficient energy to the electron beam output from the electron-emitting device to excite the phosphor.

【0097】走査回路202は、内部にm個のスイッチ
ング素子(図10中S1 〜Sm で模式的に示す)を備え
るもので、各スイッチング素子S1 〜Sm は、直流電圧
電源Vx の出力電圧もしくは0V(グランドレベル)の
いずれか一方を選択して、表示パネル201の外部端子
x1〜Dxmと電気的に接続するものである。各スイッチ
ング素子S1 〜Sm は、制御回路203が出力する制御
信号Tscanに基づいて動作するもので、実際には、例え
ばFETのようなスイッチング機能を有する素子を組み
合わせることにより容易に構成することが可能である。
The scanning circuit 202 includes m switching elements (schematically indicated by S 1 to S m in FIG. 10), and each of the switching elements S 1 to S m includes a DC voltage power supply V x. , Or 0 V (ground level), and is electrically connected to the external terminals D x1 to D xm of the display panel 201. Each of the switching elements S 1 to S m operates based on a control signal T scan output from the control circuit 203, and is actually easily configured by combining elements having a switching function such as an FET, for example. It is possible.

【0098】本例における前記直流電圧源Vx は、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない電子放出素子に印加される駆動電
圧がしきい値電圧以下となるような一定電圧を出力する
よう設定されている。
[0098] The DC voltage source V x in this example, based on said characteristics of the surface conduction electron-emitting device (the threshold voltage), scanned non electron-emitting devices of the driving voltage applied thereto threshold voltage It is set to output a constant voltage as follows.

【0099】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路206より送られる同期信号Tsync
基づいて、各部に対してTscan、Tsft 及びTmry の各
制御信号を発生する。
The control circuit 203 has a function of coordinating the operation of each unit so that appropriate display is performed based on an image signal input from the outside. Based on the synchronization signal T sync next fed from the synchronizing signal separation circuit 206 to be described, T scan, generating a respective control signal T sft and T mry to each unit.

【0100】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Tsyncとして図示する。一方、前記テレビ
信号から分離された画像の輝度信号成分を便宜上DAT
A信号と図示する。このDATA信号はシフトレジスタ
204に入力される。
The synchronizing signal separating circuit 206 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside. As is well known, a frequency separating (filter) With the circuit,
It can be easily configured. Sync signal separation circuit 206
The sync signal separated by is composed of a vertical sync signal and a horizontal sync signal, as is well known. here,
It is illustrated as T sync for convenience of explanation. On the other hand, the luminance signal component of the image separated from the television signal is referred to as DAT for convenience.
This is shown as an A signal. This DATA signal is input to the shift register 204.

【0101】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsft に基づいて作動
する。この制御信号Tsft は、シフトレジスタ204の
シフトクロックであると言い換えてもよい。また、シリ
アル/パラレル変換された画像1ライン分(電子放出素
子のn素子分の駆動データに相当する)のデータは、I
d1〜Idnのn個の並列信号として前記シフトレジスタ2
04より出力される。
The shift register 204 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 203. Work. This control signal Tsft may be rephrased as a shift clock of the shift register 204. The data of one line of the serial-parallel-converted image (corresponding to the drive data of n electron-emitting devices) is represented by I
Examples n parallel signals d1 ~I dn shift register 2
04.

【0102】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路203より送られる制御信号Tmry に従って適
宜Id1〜Idnの内容を記憶する。記憶された内容は、I
d'1 〜Id'n として出力され、変調信号発生器207に
入力される。
The line memory 205 is a storage device for storing data for one line of an image for a required time.
Stores the contents of the appropriate I d1 ~I dn according to the control signal T mry sent from the control circuit 203. The stored content is I
It is output as d'1 ~I d'n, is input to the modulation signal generator 207.

【0103】変調信号発生器207は、前記画像データ
d'1 〜Id'n の各々に応じて、電子放出素子の各々を
適切に駆動変調するための信号源で、その出力信号は、
端子Dy1〜Dynを通じて表示パネル201内の電子放出
素子に印加される。
The modulation signal generator 207 is a signal source for appropriately driving and modulating each of the electron-emitting devices in accordance with each of the image data I d′ 1 to I d′ n .
The voltage is applied to the electron-emitting devices in the display panel 201 through the terminals D y1 to D yn .

【0104】前述したように、電子放出素子は電子放出
に明確なしきい値電圧を有しており、しきい値電圧を超
える電圧が印加された場合にのみ電子放出が生じる。ま
た、しきい値電圧を超える電圧に対しては電子放出素子
への印加電圧の変化に応じて放出電流も変化して行く。
電子放出素子の材料、構成、製造方法を変えることによ
り、しきい値電圧の値や印加電圧に対する放出電流の変
化度合いが変わる場合もあるが、いずれにしても以下の
ことがいえる。
As described above, the electron-emitting device has a clear threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. For a voltage exceeding the threshold voltage, the emission current also changes in accordance with the change in the voltage applied to the electron-emitting device.
By changing the material, configuration, and manufacturing method of the electron-emitting device, the value of the threshold voltage or the degree of change of the emission current with respect to the applied voltage may change, but in any case, the following can be said.

【0105】即ち、電子放出素子にパルス状の電圧を印
加する場合、例えばしきい値電圧以下の電圧を印加して
も電子放出は生じないが、しきい値電圧を超える電圧を
印加する場合には電子放出を生じる。その際、第1には
電圧パルスの波高値を変化させることにより、出力され
る電子ビームの強度を制御することが可能である。第2
には、電圧パルスの幅を変化させることにより、出力さ
れる電子ビームの電荷の総量を制御することが可能であ
る。
That is, when a pulse-like voltage is applied to the electron-emitting device, for example, when a voltage lower than the threshold voltage is applied, electron emission does not occur, but when a voltage exceeding the threshold voltage is applied. Causes electron emission. At that time, first, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Second
By changing the width of the voltage pulse, it is possible to control the total amount of charges of the output electron beam.

【0106】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式とが挙げられる。電圧変調方式を行う場合、変調信号
発生器207としては、一定の長さの電圧パルスを発生
するが、入力されるデータに応じて適宜パルスの波高値
を変調できる電圧変調方式の回路を用いる。また、パル
ス幅変調方式を行う場合、変調信号発生器207として
は、一定の波高値の電圧パルスを発生するが、入力され
るデータに応じて適宜パルス幅を変調できるパルス幅変
調方式の回路を用いる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 generates a voltage pulse having a fixed length, and uses a voltage modulation circuit capable of appropriately modulating the pulse peak value according to input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a pulse width modulation method circuit capable of appropriately modulating the pulse width according to input data. Used.

【0107】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
The shift register 204 and the line memory 20
Reference numeral 5 may be a digital signal type or an analog signal type, as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.

【0108】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separating circuit 206 into a digital signal. This can be achieved by providing an A / D converter at the output of the synchronization signal separation circuit 206.

【0109】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
In connection with this, the line memory 20
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in modulation signal generator 207 is slightly different.

【0110】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を電
子放出素子の駆動電圧にまで電圧増幅するための増幅器
を付け加えてもよい。
That is, in the case of a voltage modulation method using a digital signal, a well-known D / A conversion circuit may be used as the modulation signal generator 207, and an amplification circuit or the like may be added as necessary. In the case of a pulse width modulation method using a digital signal, the modulation signal generator 207 includes, for example, a high-speed oscillator, a counter (counter) for counting the number of waves output from the oscillator, and an output value of the counter and an output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier for amplifying the pulse width modulated signal output from the comparator to the drive voltage of the electron-emitting device may be added.

【0111】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて電子放出素子の駆動電圧にまで電
圧増幅するための増幅器を付け加えてもよい。
On the other hand, in the case of a voltage modulation method using an analog signal, an amplification circuit using, for example, a well-known operational amplifier may be used as the modulation signal generator 207, and a level shift circuit or the like may be added as necessary. You may. In the case of a pulse width modulation method using an analog signal, for example, a well-known voltage controlled oscillator (VCO) may be used. If necessary, an amplifier for amplifying the voltage up to the driving voltage of the electron-emitting device may be used. May be added.

【0112】以上のような表示パネル201及び駆動回
路を有する本発明の画像形成装置は、端子Dx1〜Dxm
びDy1〜Dynから電圧を印加することにより、必要な電
子放出素子から電子を放出させることができ、高圧端子
Hvを通じて、メタルバック115あるいは透明電極
(不図示)に高電圧を印加して電子ビームを加速し、加
速した電子ビームを蛍光膜114に衝突させることで生
じる励起・発光によって、NTSC方式のテレビ信号に
応じてテレビジョン表示を行うことができるものであ
る。
The image forming apparatus of the present invention having the display panel 201 and the driving circuit as described above can apply the voltage from the terminals D x1 to D xm and D y1 to D yn so that the necessary electron emission elements can be used. Is excited by applying a high voltage to the metal back 115 or the transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam and causing the accelerated electron beam to collide with the fluorescent film 114. -By light emission, television display can be performed according to an NTSC television signal.

【0113】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てNTSC方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、PAL、SECAM方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるTV信号、例えばMUSE方式を初めとす
る高品位TV方式でもよい。
The configuration described above is a schematic configuration necessary for obtaining the image forming apparatus of the present invention used for display and the like, and detailed portions such as materials of each member are limited to those described above. Instead, it is appropriately selected so as to be suitable for the use of the image forming apparatus. Although the NTSC system has been described as an input signal, the image forming apparatus according to the present invention is not limited to this, and may employ another system such as a PAL or SECAM system. For example, a high-definition TV system such as a MUSE system may be used.

【0114】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について図11及び
図12を用いて説明する。
Next, an example of the above-described trapezoidal electron source and an image forming apparatus of the present invention using the same will be described with reference to FIGS.

【0115】図11において、1は基板、104は表面
伝導型電子放出素子、304は電子放出素子104を接
続する共通配線で10本設けられており、各々外部端子
1〜D10を有している。
[0115] In FIG. 11, 1 denotes a substrate, 104 is a surface conduction electron-emitting device, 304 are provided ten in common wiring connecting the electron-emitting devices 104, each have an external terminal D 1 to D 10 ing.

【0116】電子放出素子104は、基板1上に並列に
複数個配置されている。これを素子行と呼ぶ。そしてこ
の素子行が複数行配置されて電子源を構成している。
A plurality of electron-emitting devices 104 are arranged on the substrate 1 in parallel. This is called an element row. These element rows are arranged in a plurality of rows to constitute an electron source.

【0117】各素子行の共通配線304(例えば外部端
子D1 とD2 の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2 〜D9 について、夫々
相隣接する共通配線304、即ち夫々相隣接する外部端
子D2 とD3 ,D4 とD5 ,D6 とD7 ,D8 とD9
共通配線304を一体の同一配線としても行うことがで
きる。
By applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D 1 and D 2 ), each element row can be driven independently. That is, a voltage exceeding the threshold voltage may be applied to an element row where electron beams are to be emitted, and a voltage lower than the threshold voltage may be applied to an element row where electron beams are not desired to be emitted. Application of the driving voltage, the common wiring D 2 to D 9 located at each element rows, the external terminals D 2 and D 3 adjacent common wiring 304, i.e. each phase adjacent each phase, D 4 and D 5 it can also be performed as an integrated same wire common wiring 304 of D 6 and D 7, D 8 and D 9.

【0118】図12は、本発明の電子源の他の例であ
る、上記梯型配置の電子源を備えた表示パネル301の
構造を示す図である。
FIG. 12 is a view showing the structure of a display panel 301 provided with the above-mentioned trapezoidal arrangement of electron sources, which is another example of the electron source of the present invention.

【0119】図12中302はグリッド電極、303は
電子が通過するための開口、D1 〜Dm は各電子放出素
子に電圧を印加するための外部端子、G1 〜Gn はグリ
ッド電極302に接続された外部端子である。また、各
素子行間の共通配線304は一体の同一配線として基板
1上に形成されている。
[0119] Figure 12 in 302 grid electrodes, an opening for electrons to pass through 303, D 1 to D m are external terminals for applying voltage to each electron-emitting device, G 1 ~G n grid electrodes 302 External terminal connected to the Further, the common wiring 304 between each element row is formed on the substrate 1 as an integral same wiring.

【0120】尚、図12において図8と同じ符号は同じ
部材を示すものであり、図8に示される単純マトリクス
配置の電子源を用いた表示パネル201との大きな違い
は、基板1とフェースプレート116の間にグリッド電
極302を備えている点である。
In FIG. 12, the same reference numerals as those in FIG. 8 denote the same members, and the main difference between the display panel 201 using the electron sources having the simple matrix arrangement shown in FIG. The point is that a grid electrode 302 is provided between the electrodes 116.

【0121】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、電子放出素子104か
ら放出された電子ビームを変調することができるもの
で、梯型配置の素子行と直行して設けられたストライプ
状の電極に、電子ビームを通過させるために、各電子放
出素子104に対応して1個ずつ円形の開口303を設
けたものとなっている。
The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating the electron beam emitted from the electron-emitting device 104. The grid electrode 302 allows the electron beam to pass through a stripe-shaped electrode provided perpendicular to the ladder-shaped element row. In addition, one circular opening 303 is provided for each electron-emitting device 104.

【0122】グリッド電極302の形状や配置位置は、
必ずしも図12に示すようなものでなければならないも
のではなく、開口303をメッシュ状に多数設けること
もあり、またグリッド電極302を、例えば電子放出素
子104の周囲や近傍に設けてもよい。
The shape and arrangement position of the grid electrode 302
12, the openings 303 may be provided in a large number in a mesh shape, and the grid electrode 302 may be provided around or near the electron-emitting device 104, for example.

【0123】外部端子D1 〜Dm 及びG1 〜Gn は不図
示の駆動回路に接続されている。そして、素子行を1列
ずつ順次駆動(走査)して行くのと同期してグリッド電
極302の列に画像1ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜114への照射を制御
し、画像を1ラインずつ表示することができる。
The external terminals D 1 to D m and G 1 to G n are connected to a drive circuit (not shown). Then, by applying a modulation signal for one image line to the column of the grid electrode 302 in synchronization with sequentially driving (scanning) the element rows one by one, each electron beam is irradiated on the fluorescent film 114. And images can be displayed line by line.

【0124】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。
As described above, the image forming apparatus of the present invention
It can be obtained by using any of the electron sources of the present invention in a simple matrix arrangement or a trapezoidal arrangement, and is suitable not only for the above-described television broadcast display device, but also as a video conference system and a display device such as a computer. A device is obtained. Furthermore, the present invention can be used as an exposure device of an optical printer including a photosensitive drum.

【0125】[0125]

【実施例】以下、実施例を挙げて本発明を具体的に示す
が、本発明はこれら実施例に限定されるものではなく、
本発明の目的が達成される範囲内での各要素の置換や設
計変更がなされたものをも包含する。
EXAMPLES Hereinafter, the present invention will be specifically described with reference to Examples, but the present invention is not limited to these Examples.
The present invention also encompasses a case in which each element is replaced or a design is changed within a range where the object of the present invention is achieved.

【0126】[実施例1]本発明第1の実施例として、
図1に示した平面型の表面伝導型電子放出素子を同一基
板上に2個(素子A、B)、図3の工程に沿って形成し
た。
Embodiment 1 As a first embodiment of the present invention,
Two flat surface-conduction electron-emitting devices shown in FIG. 1 (devices A and B) were formed on the same substrate in accordance with the process shown in FIG.

【0127】工程−a 清浄化した青板ガラス上に厚さ0.5μmのシリコン酸
化膜をスパッタ法で形成した基板1上に、素子電極4,
5間ギャップLとなるべきパターンをフォトレジスト
(RD−2000N−41,日立化成社製)形成し、真
空蒸着法により、厚さ50ÅのTi、1000ÅのNi
を順次堆積した。フォトレジストパターンを有機溶剤で
溶解し、Ni/Ti堆積膜をリフトオフし、素子電極間
隔L=10μm、W=300μmを有する素子電極4,
5を形成した(図3(a))。
Step-a A device electrode 4 was formed on a substrate 1 in which a 0.5 μm-thick silicon oxide film was formed on a cleaned blue plate glass by a sputtering method.
A photoresist (RD-2000N-41, manufactured by Hitachi Chemical Co., Ltd.) is formed on a pattern to be a gap L between the five layers, and 50 mm thick Ti and 1000 mm Ni are formed by vacuum evaporation.
Were sequentially deposited. The photoresist pattern is dissolved with an organic solvent, the Ni / Ti deposited film is lifted off, and the device electrodes 4 having a device electrode interval L = 10 μm and W = 300 μm.
5 was formed (FIG. 3A).

【0128】工程−b 工程−aで形成した素子電極4,5を含む基板表面全面
に、膜厚500ÅのCr膜を真空蒸着により堆積し、更
にフォトレジストを全面に塗布した後、素子電極間及び
この近傍に、長さL以上で幅が100μmの開口を有す
る不図示のマスクを使用して、パターンニング・現像・
開口部のCrのエッチングにより、電極ギャップL及び
素子電極4,5の一部を露出し、幅100μmのCrマ
スクを作製した。その上に有機Pd(ccp4230;
奥野製薬(株)製)をスピンナーにより回転塗布し、3
00℃で10分間の加熱焼成処理を行なった。この後、
酸エッチャントでCrをエッチングし、リフトオフする
ことにより導電性膜3を形成した(図3(b))。こう
して形成された主成分としてPdOよりなる微粒子から
なる導電性膜3の膜厚は120Å、シート抵抗値は1.
5×104 Ω/□であった。尚ここで述べる微粒子膜と
は、上述したように、複数の微粒子が集合した膜であ
り、その微細構造として、微粒子が個々に分散配置した
状態のみならず、微粒子が互いに隣接、或いは重なり合
った状態(島状も含む)の膜をさし、その粒径は前記状
態で粒子形状が認識可能な微粒子についての径をいう。
Step-b A 500-nm-thick Cr film is deposited on the entire surface of the substrate including the device electrodes 4 and 5 formed in step-a by vacuum evaporation, and a photoresist is applied on the entire surface. And using a mask (not shown) having an opening of a length L or more and a width of 100 μm in the vicinity thereof,
The electrode gap L and a part of the device electrodes 4 and 5 were exposed by etching of Cr in the openings to form a Cr mask having a width of 100 μm. Organic Pd (ccp4230;
Okuno Pharmaceutical Co., Ltd.) by spinner
A heating and baking treatment was performed at 00 ° C. for 10 minutes. After this,
The conductive film 3 was formed by etching the Cr with an acid etchant and lifting off (FIG. 3B). The conductive film 3 made of fine particles of PdO as the main component thus formed has a thickness of 120 ° and a sheet resistance of 1.
It was 5 × 10 4 Ω / □. The fine particle film described here is a film in which a plurality of fine particles are aggregated as described above, and has a fine structure not only in a state in which the fine particles are individually dispersed and arranged, but also in a state in which the fine particles are adjacent to each other or overlap each other. (Including an island shape) film, and the particle size refers to the diameter of fine particles whose particle shape can be recognized in the above state.

【0129】以上の工程により基板1上に素子電極4,
5及び導電性膜3を形成した。
Through the above steps, the device electrodes 4 and
5 and the conductive film 3 were formed.

【0130】工程−c 次に、図5の測定評価系に上記基板を設置し、真空ポン
プにて排気し、2×10-5torrの真空度に達した
後、電源51より素子電極4,5間に電圧を印加し、フ
ォーミング処理を施した。フォーミング処理の電圧波形
は図4(b)に示すもので、T1 を1msec、T2
10msecとし、電圧パルスの波高値は0.1Vステ
ップで昇圧し、フォーミング処理を行なった。処理中は
0.1Vの電圧でT2 間に抵抗測定パルスを挿入し、抵
抗を測定し、該測定値が約1MΩ以上になった時にフォ
ーミング処理を終了した(図3(c))。
Step-c Next, the substrate was set in the measurement and evaluation system shown in FIG. 5, evacuated by a vacuum pump, and reached a degree of vacuum of 2 × 10 −5 torr. A voltage was applied between 5 and a forming process was performed. Voltage waveform of the forming treatment illustrates in FIG. 4 (b), the T 1 was 1 msec, the T 2 and 10 msec, the peak value of the voltage pulse is raised by 0.1V step was carried out forming treatment. During the processing, a resistance measuring pulse was inserted between T 2 at a voltage of 0.1 V, and the resistance was measured. When the measured value became about 1 MΩ or more, the forming processing was terminated (FIG. 3C).

【0131】フォーミング処理を開始してから終了する
までの間に、If は最大値をとる。その値をImax 、こ
の時印加された電圧(パルス電圧の場合はその波高値)
をVformと呼ぶ。本実施例の素子A、素子Bのフォーミ
ング電圧Vformは約7.0Vであった。
[0131] in between from the start to the end of the forming process, I f takes a maximum value. The value is I max , the voltage applied at this time (in the case of a pulse voltage, its peak value)
Is called V form . The forming voltage V form of the devices A and B of this example was about 7.0V.

【0132】工程−d 続いて、フォーミング処理した素子Aには図19(a)
に示される交流パルス波形で、波高値を±18Vとして
通電し、活性化処理を施した。もう一方の素子Bには図
4(a)に示される単一極性パルス波形で波高値を+1
8Vとして通電し、活性化処理を施した。
Step-d Subsequently, the device A subjected to the forming process is shown in FIG.
In the AC pulse waveform shown in (1), current was applied at a peak value of ± 18 V, and activation was performed. The other element B has a single-polarity pulse waveform shown in FIG.
A current was applied to 8 V and an activation process was performed.

【0133】活性化処理はいずれも1.5×10-5to
rrの真空度でIe を測定しながら行ない、Ie が約3
0分で飽和したため活性化処理を終了した。
The activation treatment is 1.5 × 10 −5 to
Perform while measuring I e at a vacuum of rr, and I e is about 3
The activation process was terminated because the saturation occurred at 0 minutes.

【0134】上述の工程で作製した素子A、Bの特性
を、1×10-6torr、印加電圧+18Vで評価し
た。その結果、If が素子Aで1.0mA、素子Bで
1.2mA、Ie が素子Aで0.9μA、素子Bで0.
6μAとなり、電子放出効率η=Ie /If (%)は素
子Aで0.09%、素子Bで約0.05%であった。ま
た、両素子をこのまま100時間駆動した後、あらため
て測定すると、If が素子Aでは0.7mA、素子Bで
0.6mA、Ie が素子Aで0.5μA、素子Bで0.
2μAであった。
The characteristics of the devices A and B manufactured in the above steps were evaluated at 1 × 10 −6 torr and an applied voltage of +18 V. As a result, 1.0 mA at I f is the element A, 1.2 mA in element B, 0.9μA with I e is the element A, the element B 0.
6 μA, and the electron emission efficiency η = I e / If (%) was 0.09% for the device A and approximately 0.05% for the device B. Further, after the both elements driven in this state for 100 hours, 0 on again measured, the I f the element A 0.7 mA, 0.6 mA in element B, and I e are element A 0.5 .mu.A, the element B.
It was 2 μA.

【0135】このように、本発明の表面伝導型電子放出
素子は電子放出効率が高く、耐久性にも優れるが、特
に、交流パルスによる活性化処理を施した素子Aが優れ
ていた。
As described above, the surface conduction electron-emitting device of the present invention has a high electron emission efficiency and excellent durability, and particularly, the device A which has been activated by an AC pulse is excellent.

【0136】この後、表面伝導型電子放出素子の形態を
把握するために、素子A、Bそれぞれを電子顕微鏡で観
察した。その結果、素子Aでは電子放出部2の近傍で、
主に導電性膜3と基板1との境界付近の両電位側に被膜
が形成されているのが観察された。素子Bにおいても同
様の被膜が観察されたが、主に片側、活性化処理におい
て高電位を印加した側に存在していた。
Thereafter, in order to grasp the form of the surface conduction electron-emitting device, each of the devices A and B was observed with an electron microscope. As a result, in the element A, in the vicinity of the electron emission portion 2,
It was observed that a film was formed mainly on both potential sides near the boundary between the conductive film 3 and the substrate 1. A similar coating was observed on the element B, but it was present mainly on one side, the side to which a high potential was applied in the activation treatment.

【0137】更に、高倍率のFE−SEMで観察する
と、素子B即ち単一極性パルスで活性化処理をした素子
の電子放出部2の近傍で、被膜がほとんど形成されてい
ない領域、即ち活性化処理において低電位を印加した側
の領域で微粒子及び導電性膜3の一部の変形・移動が観
察された。一方、交流パルスで活性化処理を施した素子
Aでは、このような部位はほとんど観察されなかった。
Further, when observed with a high-magnification FE-SEM, a region where a coating is hardly formed near the electron emission portion 2 of the device B, ie, the device activated by a single polarity pulse, In the processing, deformation and movement of the fine particles and part of the conductive film 3 were observed in the region to which the low potential was applied. On the other hand, in the element A activated by the AC pulse, such a portion was hardly observed.

【0138】またこの被膜をTEM、ラマン等で観察す
ると、グラファイト、アモルファスカーボンを主成分と
する、炭素及び炭素化合物からなる被膜が観察された。
When this film was observed with TEM, Raman and the like, a film composed mainly of graphite and amorphous carbon and composed of carbon and a carbon compound was observed.

【0139】これらの観察から、素子Bでは強電界によ
り長時間駆動により、電界破壊もしくは発熱等により、
微粒子及び導電性膜の一部が変形・移動するなどの電子
放出部の部分的破壊を引き起こし、その結果、電子放出
特性の劣化が顕著となった。一方素子Aでは、交流パル
スによる活性化処理により電子放出部近傍両端に形成し
た高結晶性の炭素を含む被膜により、電子放出部の強電
界及び熱などへの耐性が高まり、比較的長時間良好な電
子放出を行なうということがわかった。
From these observations, it was found that the device B was driven for a long time by a strong electric field,
Partial destruction of the electron emission portion such as deformation and movement of the fine particles and part of the conductive film was caused, and as a result, the electron emission characteristics were significantly deteriorated. On the other hand, in the element A, the film containing high-crystalline carbon formed at both ends near the electron-emitting portion by the activation process using an AC pulse increases the resistance of the electron-emitting portion to a strong electric field and heat, and is good for a relatively long time. It has been found that it emits an electron.

【0140】[実施例2]本実施例では、実施例1で作
製した素子Aタイプの表面伝導型電子放出素子を多数単
純マトリクス配置した電子源を有する画像形成装置を構
成した。
[Embodiment 2] In this embodiment, an image forming apparatus having an electron source in which a large number of surface conduction electron-emitting devices of the element A type manufactured in Embodiment 1 are arranged in a simple matrix was constructed.

【0141】本実施例の電子源の一部の平面図を図13
に示す(被膜6は不図示)。また、図中のA−A’断面
図を図14に示す。但し、図13〜16中で同じ符号を
付したものは同じものを示す。ここで、141は層間絶
縁層、142はコンタクトホールである。
FIG. 13 is a plan view of a part of the electron source of this embodiment.
(Coating 6 is not shown). FIG. 14 is a sectional view taken along the line AA ′ in the figure. 13 to 16 indicate the same components. Here, 141 is an interlayer insulating layer, and 142 is a contact hole.

【0142】工程−a 清浄化した青板ガラス上に厚さ0.5μmのシリコン酸
化膜をスパッタ法で形成した基板1上に、真空蒸着によ
り厚さ50ÅのCr、厚さ6000ÅのAuを順次積層
した後、フォトレジスト(AZ1370,ヘキスト社
製)をスピンナーにより回転塗布、ベークした後、フォ
トマスク像を露光、現像して、下配線102のレジスト
パターンを形成し、Au/Cr堆積膜をウエットエッチ
ングして、所望の形状の下配線102を形成した(図1
5(a))。
Step-a On a substrate 1 in which a 0.5 μm-thick silicon oxide film was formed on a cleaned blue plate glass by a sputtering method, 50 mm thick Cr and 6000 mm thick Au were sequentially laminated by vacuum evaporation. After that, a photoresist (AZ1370, manufactured by Hoechst) is spin-coated with a spinner and baked, and then a photomask image is exposed and developed to form a resist pattern of the lower wiring 102, and the Au / Cr deposited film is wet-etched. Thus, a lower wiring 102 having a desired shape was formed (FIG. 1).
5 (a)).

【0143】工程−b 次に、厚さ1.0μmのシリコン酸化膜からなる層間絶
縁層141をRFスパッタ法により堆積した(図15
(b))。
Step-b Next, an interlayer insulating layer 141 made of a silicon oxide film having a thickness of 1.0 μm was deposited by RF sputtering (FIG. 15).
(B)).

【0144】工程−c 工程−bで堆積したシリコン酸化膜にコンタクトホール
142を形成するためのフォトレジストパターンを作
り、これをマスクとして層間絶縁層141をエッチング
してコンタクトホール142を形成した。エッチングは
CF4 とH2 ガスを用いたRIE(Reactive
Ion Etching)法によった(図15
(c))。
Step-c A photoresist pattern for forming the contact hole 142 was formed in the silicon oxide film deposited in the step-b, and the interlayer insulating layer 141 was etched using the photoresist pattern as a mask to form the contact hole 142. Etching is performed by RIE (Reactive) using CF 4 and H 2 gas.
(Ion Etching) method (FIG. 15).
(C)).

【0145】工程−d その後、素子電極4,5と素子電極間ギャップLとなる
べきパターンをフォトレジスト(RD−2000N−4
1,日立化成社製)形成し、真空蒸着法により、厚さ5
0ÅのTi、1000ÅのNiを順次堆積した。フォト
レジストパターンを有機溶剤で溶解し、Ni/Ti堆積
膜をリフトオフし、素子電極間隔Lが5μm、幅Wが3
00μmの素子電極4,5を形成した(図15
(d))。
Step-d Thereafter, a pattern to be a gap L between the device electrodes 4 and 5 and the device electrode is formed by a photoresist (RD-2000N-4).
1, manufactured by Hitachi Chemical Co., Ltd.)
0% Ti and 1000% Ni were sequentially deposited. The photoresist pattern was dissolved with an organic solvent, the Ni / Ti deposited film was lifted off, and the element electrode interval L was 5 μm and the width W was 3
The device electrodes 4 and 5 of 00 μm were formed (FIG. 15).
(D)).

【0146】工程−e 素子電極4,5の上に上配線103のフォトレジストパ
ターンを形成した後、厚さ50ÅのTi、5000Åの
Auを順次真空蒸着により堆積し、リフトオフにより不
要の部分を除去して、所望の形状の上配線103を形成
した(図16(e))。
Step-e After forming a photoresist pattern of the upper wiring 103 on the device electrodes 4 and 5, a 50-mm thick Ti and 5000-cm Au are sequentially deposited by vacuum evaporation, and unnecessary portions are removed by lift-off. Thus, an upper wiring 103 having a desired shape was formed (FIG. 16E).

【0147】工程−f 次に、不図示のマスクを用いて、導電性膜3を形成した
(図16(f))。上記マスクは、素子電極間ギャップ
L及びこの近傍に開口を有するマスクであり、このマス
クにより膜厚1000ÅのCr膜161を真空蒸着によ
り堆積・パターンニングし、その上に有機Pd(ccp
4230,奥野製薬(株)製)をスピンナーにより回転
塗布、300℃で10分間の加熱焼成処理を行なった。
また、こうして形成された主成分としてPdOよりなる
微粒子からなる導電性膜3の膜厚は100Å、シート抵
抗値は1.8×104 Ω/□であった。
Step-f Next, a conductive film 3 was formed using a mask (not shown) (FIG. 16F). The mask is a mask having a gap L between device electrodes and an opening in the vicinity thereof. With this mask, a Cr film 161 having a thickness of 1000 ° is deposited and patterned by vacuum evaporation, and an organic Pd (ccp) is formed thereon.
4230, manufactured by Okuno Pharmaceutical Co., Ltd.) was spin-coated with a spinner and heated and baked at 300 ° C. for 10 minutes.
The thus formed conductive film 3 composed of fine particles of PdO as a main component had a thickness of 100 ° and a sheet resistance of 1.8 × 10 4 Ω / □.

【0148】工程−g Cr膜161及び焼成後の導電性膜3を酸エッチャント
によりエッチングして所望のパターンを形成した。ま
た、導電性膜3の幅は200μmとした(図16
(g))。
Step-g The Cr film 161 and the fired conductive film 3 were etched with an acid etchant to form a desired pattern. The width of the conductive film 3 was set to 200 μm (FIG. 16).
(G)).

【0149】工程−h コンタクトホール142部分以外にレジストを塗布する
ようなパターンを形成し、真空蒸着により厚さ50Åの
Ti、5000ÅのAuを順次堆積した。リフトオフに
より不要の部分を除去することによりコンタクトホール
142を埋め込んだ(図16(h))。
Step-h A pattern was formed such that a resist was applied to portions other than the contact hole 142, and 50 .mu.m thick Ti and 5000 .ANG. Au were sequentially deposited by vacuum evaporation. Unnecessary portions were removed by lift-off to bury the contact holes 142 (FIG. 16H).

【0150】以上の工程により絶縁性基板1上に下配線
102、層間絶縁層141、上配線103、素子電極
4,5、電子放出部形成用の導電性膜3を形成した。
Through the above steps, the lower wiring 102, the interlayer insulating layer 141, the upper wiring 103, the device electrodes 4 and 5, and the conductive film 3 for forming the electron emission portion were formed on the insulating substrate 1.

【0151】以上のようにして作製した未フォーミング
の電子源を用いて図8に示す表示パネルを構成し、本発
明の画像表示装置を形成した。
The display panel shown in FIG. 8 was constructed using the unformed electron source manufactured as described above, and the image display device of the present invention was formed.

【0152】上記工程で作製した未フォーミングの電子
源基板1をリアプレート111に固定した後、電子源1
の5mm上方に、フェースプレート116(ガラス基板
113の内面に蛍光膜114とメタルバック116が形
成されている)を支持枠112を介して十分に位置合わ
せをして配置し、フェースプレート116、支持枠11
2、リアプレート111の接合部にフリットガラスを塗
布し、大気中で400℃〜500℃で10分以上焼成す
ることで封着した。またリアプレート111への電子源
基板1の固定もフリットガラスで行なった。
After fixing the unformed electron source substrate 1 manufactured in the above steps to the rear plate 111, the electron source 1
5 mm above, a face plate 116 (having a fluorescent film 114 and a metal back 116 formed on the inner surface of a glass substrate 113) is sufficiently aligned via a support frame 112 and arranged. Frame 11
2. A frit glass was applied to the joint of the rear plate 111 and sealed by baking at 400 ° C. to 500 ° C. in the air for 10 minutes or more. The fixing of the electron source substrate 1 to the rear plate 111 was also performed using frit glass.

【0153】本実施例では蛍光体はストライプ形状(図
9(a)参照)を採用し、ブラックストライプの材料と
しては黒鉛を主成分とする材料を用い、ガラス基板11
3に蛍光体を塗布する方法としてはスラリー法を用い
た。
In this embodiment, the phosphor has a stripe shape (see FIG. 9 (a)), and the material of the black stripe is a material mainly composed of graphite.
A slurry method was used as a method of applying the phosphor to No. 3.

【0154】また、蛍光膜114の内面側に設けられる
メタルバック115は、蛍光膜作製後、蛍光膜の内面側
表面の平滑化処理(フィルミング)を行ない、その後A
lを真空蒸着することで作製した。フェースプレート1
16には、更に蛍光膜114の導電性を高めるため、蛍
光膜114の外面側に透明電極が設けられる場合もある
が、本実施例では、メタルバック115のみで十分な導
電性が得られたため省略した。
The metal back 115 provided on the inner surface side of the fluorescent film 114 performs a smoothing process (filming) on the inner surface of the fluorescent film after the fluorescent film is formed.
1 was produced by vacuum evaporation. Face plate 1
In 16, in order to further increase the conductivity of the fluorescent film 114, a transparent electrode may be provided on the outer surface side of the fluorescent film 114. However, in this embodiment, since the metal back 115 alone provided sufficient conductivity, Omitted.

【0155】以上のようにして完成したガラス容器内の
雰囲気を排気管(不図示)を通じ真空ポンプにて1×1
-6torrまで排気した後、容器外端子Dx1〜Dxm
いしDy1〜Dynを通じて素子電極間に電圧を印加し、フ
ォーミング処理を行ない、電子放出部を形成した。この
時フォーミング処理の電圧波形は図4(b)のもので、
1 =1msec、T2 =10msecで0.1Vずつ
昇圧した。また、工程中、0.1Vの電圧でT2 間に抵
抗測定パルスを挿入し、抵抗値が約1MΩ以上になった
時にフォーミング処理を終了した。フォーミング電圧V
formは約6.5Vであった。
The atmosphere in the glass container completed as described above was evacuated to 1 × 1 with a vacuum pump through an exhaust pipe (not shown).
After evacuation to 0 -6 torr, a voltage was applied between the device electrodes through terminals D x1 to D xm to D y1 to D yn outside the container, and a forming process was performed to form an electron emission portion. At this time, the voltage waveform of the forming process is as shown in FIG.
The voltage was increased by 0.1 V at T 1 = 1 msec and T 2 = 10 msec. During the process, a resistance measurement pulse was inserted between T 2 at a voltage of 0.1 V, and the forming process was terminated when the resistance value became about 1 MΩ or more. Forming voltage V
The form was about 6.5V.

【0156】このようにして形成された電子放出部2は
PdOを主成分とする微粒子が分散配置された状態とな
り、その微粒子の平均粒径は30Åであった。
The electron-emitting portion 2 thus formed was in a state where fine particles mainly composed of PdO were dispersed and arranged, and the fine particles had an average particle diameter of 30 °.

【0157】次に1.5×10-5torrの真空雰囲気
下において容器外端子Dx1〜DxmないしDy1〜Dynを通
じ、素子電極間に図19(a)で示される交流パルスを
印加し、高結晶性の炭素を含む被膜を形成する活性化処
理を施した。本実施例では活性化処理パルスの波高値を
p =−Vn =18Vとした。また、パルス幅及びパル
ス間隔については、T1p=T1n=1msec、Tpn=T
np=10msecとした。活性化処理は、放出電流Ie
を測定しながら行ない、約30分でIe が飽和したた
め、この時点で処理を終了した。
Next, an AC pulse shown in FIG. 19A is applied between the device electrodes through the external terminals D x1 to D xm to D y1 to D yn under a vacuum atmosphere of 1.5 × 10 -5 torr. Then, an activation treatment for forming a film containing highly crystalline carbon was performed. The peak value of the activation treatment pulse was V p = -V n = 18V in the present embodiment. Further, regarding the pulse width and pulse interval, T 1p = T 1n = 1 msec, T pn = T
np = 10 msec. The activation process includes the emission current I e
Was measured while Ie was saturated in about 30 minutes, and the process was terminated at this point.

【0158】約1×10-6.5torr程度の真空度ま
で、排気し、不図示の排気管をガスバーナーで熱するこ
とで融着し、外囲器118の封止を行なった。
The gas was evacuated to a degree of vacuum of about 1 × 10 −6.5 torr, and an exhaust pipe (not shown) was fused by heating with a gas burner, and the envelope 118 was sealed.

【0159】最後に、封止後の真空度を維持するため
に、高周波加熱法でゲッター処理を行なった。
Finally, in order to maintain the degree of vacuum after sealing, a getter process was performed by a high-frequency heating method.

【0160】以上のようにして作製した表示パネルの容
器外端子Dx1〜DxmないしDy1〜D yn、及び高圧端子H
vをそれぞれ必要な駆動系に接続し、画像形成装置を完
成した。各素子に容器外端子Dx1〜DxmないしDy1〜D
ynを通じ、走査信号及び変調信号を不図示の信号発生手
段によりそれぞれ印加することにより、電子放出を行な
い、高圧端子Hvを通じ、メタルバック115に数kV
以上の高圧を印加し、電子ビームを加速し、蛍光膜11
4に衝突させ、励起・発光させることで画像を表示し
た。本実施例の画像形成装置においては、表示安定性が
高く、画像品位の良い表示画像が得られた。
The contents of the display panel manufactured as described above
Outer terminal Dx1~ DxmOr Dy1~ D yn, And high-voltage terminal H
v to the required drive systems, and complete the image forming apparatus.
Done. External terminal D for each elementx1~ DxmOr Dy1~ D
ynThrough the scanning signal and the modulation signal (not shown)
The electron emission is performed by applying each of the steps.
Several kV to the metal back 115 through the high voltage terminal Hv
The above high pressure is applied to accelerate the electron beam, and the fluorescent film 11
4 to display an image by exciting and emitting light
Was. In the image forming apparatus of this embodiment, the display stability is low.
A high-quality, high-quality display image was obtained.

【0161】[実施例3]図17は実施例2の表示装置
を、例えばテレビジョン放送をはじめとする種々の画像
情報源より提供される画像情報を表示できるように構成
した表示装置の一例を示すための図である。図中280
はディスプレイパネル、261はディスプレイパネルの
駆動回路、262はディスプレイコントローラ、263
はマルチプレクサ、264はデコーダ、265は入出力
インターフェース回路、266はCPU、267は画像
生成回路、268、269及び270は画像メモリイン
ターフェース回路、271は画像入力インターフェース
回路、272及び273はTV信号受信回路、274は
入力部である。尚、本表示装置は、例えばテレビジョン
信号のように映像情報と音声情報の両方を含む信号を受
信する場合には、当然映像の表示と同時に音声を再生す
るものであるが、本発明の特徴と直接関係しない音声情
報の受信、分離、再生、処理、記憶などに関する回路や
スピーカーなどについては説明を省略する。
[Embodiment 3] FIG. 17 shows an example of a display device according to the embodiment 2 configured to display image information provided from various image information sources such as a television broadcast. It is a figure for showing. 280 in the figure
Is a display panel, 261 is a display panel driving circuit, 262 is a display controller, 263
Is a multiplexer, 264 is a decoder, 265 is an input / output interface circuit, 266 is a CPU, 267 is an image generation circuit, 268, 269 and 270 are image memory interface circuits, 271 is an image input interface circuit, 272 and 273 are TV signal receiving circuits. Reference numeral 274 denotes an input unit. When the present display device receives a signal containing both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like related to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the above are omitted.

【0162】以下、画像信号の流れに沿って各部を説明
してゆく。
Hereinafter, each part will be described along the flow of the image signal.

【0163】先ず、TV信号受信回路273は、例えば
電波や空間光通信などのような無線伝送系を用いて伝送
されるTV画像信号を受信するための回路である。受信
するTV信号の方式は特に限られるものではなく、例え
ば、NTSC方式、PAL方式、SECAM方式などの
諸方式でも良い。また、これらよりさらに多数の走査線
よりなるTV信号(例えばMUSE方式をはじめとする
いわゆる高品位TV)は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。TV信号受信回路273で受信されたTV
信号は、デコーダ264に出力される。
First, the TV signal receiving circuit 273 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The format of the received TV signal is not particularly limited, and may be, for example, various systems such as the NTSC system, the PAL system, and the SECAM system. Further, a TV signal (for example, a so-called high-definition TV including the MUSE system) composed of a larger number of scanning lines than the above is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Signal source. TV received by the TV signal receiving circuit 273
The signal is output to the decoder 264.

【0164】また、画像TV信号受信回路272は、例
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるTV画像信号を受信するための回
路である。前記TV信号受信回路273と同様に、受信
するTV信号の方式は特に限られるものではなく、また
本回路で受信されたTV信号もデコーダ264に出力さ
れる。
The image TV signal receiving circuit 272 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. As with the TV signal receiving circuit 273, the type of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 264.

【0165】また、画像入力インターフェース回路27
1は、例えばTVカメラや画像読取スキャナーなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ264に出力さ
れる。
The image input interface circuit 27
Reference numeral 1 denotes a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to a decoder 264.

【0166】また、画像メモリインターフェース回路2
70は、ビデオテープレコーダー(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ264に出力される。
The image memory interface circuit 2
70 is a video tape recorder (hereinafter abbreviated as VTR)
Is a circuit for receiving the image signal stored in the decoder 264. The captured image signal is output to the decoder 264.

【0167】また、画像メモリインターフェース回路2
69は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
264に出力される。
The image memory interface circuit 2
Reference numeral 69 denotes a circuit for capturing an image signal stored in the video disk. The captured image signal is output to the decoder 264.

【0168】また、画像メモリ−インターフェース回路
268は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ26
4に出力される。
The image memory-interface circuit 268 is a circuit for taking in an image signal from a device storing still image data, such as a so-called still image disk.
4 is output.

【0169】また、入出力インターフェース回路265
は、本表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力を行なうのはもちろんのこと、場合によっては本
表示装置の備えるCPU266と外部との間で制御信号
や数値データの入出力などを行なうことも可能である。
The input / output interface circuit 265
Is a circuit for connecting the present display device to an output device such as an external computer, a computer network, or a printer. In addition to inputting and outputting image data and character / graphic information, control signals and numerical data can be input and output between the CPU 266 of the display device and the outside in some cases.

【0170】また、画像生成回路267は、前記入出力
インターフェース回路265を介して外部から入力され
る画像データや文字・図形情報や、或いはCPU266
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。
The image generation circuit 267 is provided with image data and character / graphic information input from the outside via the input / output interface circuit 265, or the CPU 266.
This is a circuit for generating display image data based on the image data and character / graphic information output from the display unit. Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory storing an image pattern corresponding to a character code,
A circuit necessary for generating an image such as a processor for performing image processing is incorporated therein.

【0171】本回路により生成された表示用画像データ
は、デコーダ264に出力されるが、場合によっては前
記入出力インターフェース回路265を介して外部のコ
ンピュータネットワークやプリンターに出力することも
可能である。
The display image data generated by this circuit is output to the decoder 264. In some cases, the display image data can be output to an external computer network or printer via the input / output interface circuit 265.

【0172】また、CPU266は、主として本表示装
置の動作制御や、表示画像の生成、選択、編集に関わる
作業を行なう。
The CPU 266 mainly performs operations related to operation control of the display device and generation, selection, and editing of a display image.

【0173】例えば、マルチプレクサ263に制御信号
を出力し、ディスプレイパネル280に表示する画像信
号を適宜選択したり組み合わせたりする。また、その際
には表示する画像信号に応じてディスプレイパネルコン
トローラ262に対して制御信号を発生し、画面表示周
波数や走査方法(例えばインターレースかノンインター
レースか)や一画面の走査線の数など表示装置の動作を
適宜制御する。
For example, a control signal is output to the multiplexer 263, and image signals to be displayed on the display panel 280 are appropriately selected or combined. At that time, a control signal is generated for the display panel controller 262 in accordance with the image signal to be displayed, and the display frequency, the scanning method (for example, interlaced or non-interlaced), the number of scanning lines on one screen, and the like are displayed. The operation of the device is appropriately controlled.

【0174】また、前記画像生成回路267に対して画
像データや文字・図形情報を直接出力したり、或いは前
記入出力インターフェース回路265を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。
Further, image data, character / graphic information is directly output to the image generation circuit 267, or an external computer or memory is accessed via the input / output interface circuit 265 to access the image data, character / graphic information.
Enter graphic information.

【0175】尚、CPU266は、むろんこれ以外の目
的の作業にも関わるものであっても良い。例えば、パー
ソナルコンピュータやワードプロセッサなどのように、
情報を生成したり処理する機能に直接関わっても良い。
The CPU 266 may, of course, be involved in operations for other purposes. For example, like a personal computer or word processor,
It may be directly related to the function of generating and processing information.

【0176】或いは、前述したように入出力インターフ
ェース回路265を介して外部のコンピュータネットワ
ークと接続し、例えば数値計算などの作業を外部機器と
協同して行なっても良い。
Alternatively, the computer may be connected to an external computer network via the input / output interface circuit 265 as described above, and operations such as numerical calculations may be performed in cooperation with external devices.

【0177】また、入力部274は、前記CPU266
に使用者が命令やプログラム、或いはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置など多様な入力機器を用いることが可能である。
The input section 274 is connected to the CPU 266.
The user inputs commands, programs, data, or the like, and various input devices such as a joystick, a barcode reader, and a voice recognition device can be used, for example, in addition to a keyboard and a mouse.

【0178】また、デコーダ264は、前記267ない
し273より入力される種々の画像信号を3原色信号、
または輝度信号とI信号、Q信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ2
64は内部に画像メモリを備えるのが望ましい。これ
は、例えばMUSE方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。また、画像メモリを備えることにより、静
止画の表示が容易になる、或いは前記画像生成回路26
7及びCPU266と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
行なえるようになるという利点が生まれるからである。
The decoder 264 converts various image signals input from the above 267 to 273 into three primary color signals,
Alternatively, it is a circuit for inversely converting a luminance signal into an I signal and a Q signal. As shown by a dotted line in FIG.
64 preferably has an image memory inside. This is for handling television signals that require an image memory when performing inverse conversion, such as the MUSE method. Further, the provision of the image memory facilitates the display of a still image, or the image generation circuit 26
7 and the CPU 266 in cooperation with the image processing, such as image thinning, interpolation, enlargement, reduction, and synthesis, and the advantage that editing can be easily performed.

【0179】また、マルチプレクサ263は前記CPU
266より入力される制御信号に基づき表示画像を適宜
選択するものである。即ち、マルチプレクサ263はデ
コーダ264から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路261に出力
する。その場合には、一画面表示時間内で画像信号を切
り換えて選択することにより、いわゆる多画面テレビの
ように、一画面を複数の領域に分けて領域によって異な
る画像を表示することも可能である。
The multiplexer 263 is connected to the CPU
A display image is appropriately selected based on a control signal input from the 266. That is, the multiplexer 263 selects a desired image signal from the inversely converted image signals input from the decoder 264 and outputs the selected image signal to the drive circuit 261. In that case, by switching and selecting an image signal within one screen display time, it is also possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .

【0180】また、ディスプレイパネルコントローラ2
62は、前記CPU266より入力される制御信号に基
づき駆動回路261の動作を制御するための回路であ
る。
The display panel controller 2
Reference numeral 62 denotes a circuit for controlling the operation of the drive circuit 261 based on the control signal input from the CPU 266.

【0181】先ず、ディスプレイパネルの基本的な動作
に関わるものとして、例えばディスプレイパネルの駆動
用電源(不図示)の動作シーケンスを制御するための信
号を駆動回路261に対して出力する。
First, for example, a signal for controlling an operation sequence of a power supply (not shown) for driving the display panel is output to the drive circuit 261 as one related to the basic operation of the display panel.

【0182】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法(例
えばインターレースかノンインターレースか)を制御す
るための信号を駆動回路261に対して出力する。
Further, as a signal related to the display panel driving method, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlace or non-interlace) is output to the drive circuit 261.

【0183】また、場合によっては表示画像の輝度、コ
ントラスト、色調、シャープネスといった画質の調整に
関わる制御信号を駆動回路261に対して出力する場合
もある。
In some cases, a control signal relating to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 261.

【0184】また、駆動回路261は、ディスプレイパ
ネル280に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ263から入力される画像信
号と、前記ディスプレイパネルコントローラ262より
入力される制御信号に基づいて動作するものである。
The drive circuit 261 is a circuit for generating a drive signal to be applied to the display panel 280. The drive circuit 261 converts the image signal input from the multiplexer 263 and the control signal input from the display panel controller 262. It operates on the basis of:

【0185】以上、各部の機能を説明したが、図17に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル2
70に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ264に
おいて逆変換された後、マルチプレクサ263において
適宜選択され、駆動回路261に入力される。一方、デ
ィスプレイコントローラ262は、表示する画像信号に
応じて駆動回路261の動作を制御するための制御信号
を発生する。駆動回路261は、上記画像信号と制御信
号に基づいてディスプレイパネル280に駆動信号を印
加する。これにより、ディスプレイパネル280におい
て画像が表示される。これらの一連の動作は、CPU2
66により統括的に制御される。
The function of each section has been described above. With the configuration illustrated in FIG. 17, in this display device, image information input from various image information sources is displayed on the display panel 2.
70 can be displayed. That is, various image signals including television broadcasts are inversely converted by the decoder 264, appropriately selected by the multiplexer 263, and input to the drive circuit 261. On the other hand, the display controller 262 generates a control signal for controlling the operation of the drive circuit 261 according to the image signal to be displayed. The drive circuit 261 applies a drive signal to the display panel 280 based on the image signal and the control signal. Thus, an image is displayed on display panel 280. These series of operations are performed by the CPU 2
66 is controlled collectively.

【0186】また、本表示装置においては、前記デコー
ダ264に内蔵する画像メモリや、画像生成回路267
及びCPU266が関与することにより、単に複数の画
像情報の中から選択したものを表示するだけでなく、表
示する画像情報に対して、例えば拡大、縮小、回転、移
動、エッジ強調、間引き、補間、色変換、画像の縦横比
変換などをはじめとする画像処理や、合成、消去、接
続、入れ替え、はめ込みなどをはじめとする画像編集を
行なうことも可能である。また、本実施例の説明では、
特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行なうための専用
回路を設けても良い。
In the present display device, an image memory incorporated in the decoder 264, an image generation circuit 267
And the involvement of the CPU 266 not only displays the selected one of the plurality of pieces of image information but also displays, for example, enlargement, reduction, rotation, movement, edge emphasis, thinning, interpolation, It is also possible to perform image processing such as color conversion and image aspect ratio conversion, and image editing such as combining, erasing, connecting, exchanging, and fitting. In the description of the present embodiment,
Although not particularly mentioned, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【0187】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピューターの端末機器、ワ
ードプロセッサをはじめとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
或いは民生用として極めて応用範囲が広い。
Accordingly, the present display device is a television broadcast display device, a video conference terminal device, an image editing device that handles still and moving images, a computer terminal device, an office terminal device such as a word processor, a game terminal, and the like. It is possible to combine the functions of a single machine, etc., and has a very wide range of applications for industrial or consumer use.

【0188】尚、上記図17は、本発明の画像形成装置
の一例を示したに過ぎず、これのみに限定されるもので
ないことは言うまでもない。例えば図17の構成要素の
うち使用目的上必要のない機能に関わる回路は省いても
差し支えない。またこれとは逆に、使用目的によっては
さらに構成要素を追加しても良い。例えば、本表示装置
をテレビ電話機として応用する場合には、テレビカメ
ラ、音声マイク、照明機、モデムを含む送受信回路など
を構成要素に追加するのが好適である。
FIG. 17 shows only an example of the image forming apparatus of the present invention, and it is needless to say that the present invention is not limited to this. For example, among the components shown in FIG. 17, circuits relating to functions that are not necessary for the purpose of use may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present display device is applied to a videophone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.

【0189】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子源とするディスプレイパネルの薄
型化が容易なため、表示装置の奥行きを小さくすること
ができる。それに加えて、表面伝導型電子放出素子を電
子源とするディスプレイパネルは大画面化が容易で輝度
が高く視野角特性にも優れるため、本表示装置は臨場感
あふれ迫力に富んだ画像を視認性良く表示することが可
能である。また安定で高効率な電子放出特性が実現され
た電子源を用いることにより、長寿命で明るい高品位な
カラーフラットテレビが実現された。
In the present display device, in particular, it is easy to reduce the thickness of a display panel using a surface conduction electron-emitting device as an electron source, so that the depth of the display device can be reduced. In addition, display panels that use surface-conduction electron-emitting devices as electron sources are easy to enlarge and have high brightness and excellent viewing angle characteristics. It is possible to display well. In addition, by using an electron source that realizes stable and highly efficient electron emission characteristics, a long-life, bright, high-quality color flat television has been realized.

【0190】[0190]

【発明の効果】以上説明した様に、本発明によれば、素
子の耐久性が向上して寿命が延び、また電子放出効率が
向上した。これにより、本発明の電子放出素子を用いた
電子源、及びこれを用いた画像表示装置においては、長
時間に亙り高輝度の良好な画像を表示することが可能と
なった。
As described above, according to the present invention, the durability of the device is improved, the life is extended, and the electron emission efficiency is improved. As a result, in the electron source using the electron-emitting device of the present invention and the image display device using the same, it has become possible to display a high-luminance good image for a long time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の表面伝導型電子放出素子の一実施態様
を示す断面図である。
FIG. 1 is a sectional view showing one embodiment of a surface conduction electron-emitting device of the present invention.

【図2】本発明の表面伝導型電子放出素子の他の実施態
様を示す断面図である。
FIG. 2 is a sectional view showing another embodiment of the surface conduction electron-emitting device of the present invention.

【図3】本発明の表面伝導型電子放出素子の製造工程例
を示す図である。
FIG. 3 is a diagram showing an example of a manufacturing process of the surface conduction electron-emitting device of the present invention.

【図4】本発明の表面伝導型電子放出素子の製造に係る
通電処理の電圧波形を示す図である。
FIG. 4 is a diagram showing a voltage waveform of an energization process for manufacturing the surface conduction electron-emitting device of the present invention.

【図5】本発明の表面伝導型電子放出素子の電子放出特
性を評価するための測定評価系を示す図である。
FIG. 5 is a diagram showing a measurement evaluation system for evaluating the electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図6】本発明の表面伝導型電子放出素子の電子放出特
性を示す図である。
FIG. 6 is a view showing electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図7】本発明の単純マトリクス電子源の模式図であ
る。
FIG. 7 is a schematic diagram of a simple matrix electron source of the present invention.

【図8】本発明の画像形成装置の表示パネルの一実施態
様を示す図である。
FIG. 8 is a diagram showing one embodiment of a display panel of the image forming apparatus of the present invention.

【図9】本発明の画像形成装置に用いる蛍光膜を示す図
である。
FIG. 9 is a diagram showing a fluorescent film used in the image forming apparatus of the present invention.

【図10】本発明の画像形成装置の一実施態様のブロッ
ク図である。
FIG. 10 is a block diagram of an embodiment of the image forming apparatus of the present invention.

【図11】本発明の梯子型電子源の模式図である。FIG. 11 is a schematic view of a ladder-type electron source according to the present invention.

【図12】梯子型電子源を用いた本発明の画像形成装置
の表示パネルを示す図である。
FIG. 12 is a diagram showing a display panel of the image forming apparatus of the present invention using a ladder-type electron source.

【図13】本発明の実施例2の表示装置に用いた電子源
を示す図である。
FIG. 13 is a diagram illustrating an electron source used in a display device according to a second embodiment of the present invention.

【図14】本発明の実施例2に係る電子源の部分断面図
である。
FIG. 14 is a partial sectional view of an electron source according to a second embodiment of the present invention.

【図15】実施例2に係る電子源の製造工程図である。FIG. 15 is a manufacturing process diagram of the electron source according to the second embodiment.

【図16】実施例2に係る電子源の製造工程図である。FIG. 16 is a manufacturing process diagram of the electron source according to the second embodiment.

【図17】本発明の実施例3の画像形成装置のブロック
図である。
FIG. 17 is a block diagram of an image forming apparatus according to a third embodiment of the present invention.

【図18】本発明の活性化処理における極性反転パルス
電圧波形例を示す図である。
FIG. 18 is a diagram showing an example of a polarity inversion pulse voltage waveform in the activation processing of the present invention.

【図19】本発明の活性化処理における交流電圧波形例
を示す図である。
FIG. 19 is a diagram showing an example of an AC voltage waveform in the activation processing of the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 電子放出部 3 導電性膜 4,5 素子電極 6 被膜 21 段差形成部材 50 電流計 51 電源 52 電流計 53 高圧電源 54 アノード電極 55 真空装置 56 排気ポンプ 102 X方向配線 103 Y方向配線 104 表面伝導型電子放出素子 105 結線 111 リアプレート 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェースプレート 118 外囲器 121 黒色導伝材 122 蛍光体 141 層間絶縁層 142 コンタクトホール 161 Cr膜 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 261 駆動回路 262 ディスプレイパネルコントローラ 263 マルチプレクサ 264 デコーダ 265 入出力インターフェース 266 CPU 267 画像生成回路 268 画像メモリーインターフェース 269 画像メモリーインターフェース 270 画像メモリーインターフェース 271 画像入力メモリーインターフェース 272 TV信号受信回路 273 TV信号受信回路 274 入力部 280 ディスプレイパネル 301 表示パネル 302 グリッド電極 303 開口 304 共通配線 401 表示パネル DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Electron emission part 3 Conductive film 4,5 Element electrode 6 Coating 21 Step forming member 50 Ammeter 51 Power supply 52 Ammeter 53 High voltage power supply 54 Anode electrode 55 Vacuum device 56 Exhaust pump 102 X direction wiring 103 Y direction Wiring 104 Surface conduction electron-emitting device 105 Connection 111 Rear plate 112 Support frame 113 Glass substrate 114 Fluorescent film 115 Metal back 116 Face plate 118 Enclosure 121 Black conductive material 122 Phosphor 141 Interlayer insulating layer 142 Contact hole 161 Cr film 201 display panel 202 scanning circuit 203 control circuit 204 shift register 205 line memory 206 synchronization signal separation circuit 207 modulation signal generator 261 drive circuit 262 display panel controller 263 multiplexer 264 deco 265 Input / output interface 266 CPU 267 Image generation circuit 268 Image memory interface 269 Image memory interface 270 Image memory interface 271 Image input memory interface 272 TV signal reception circuit 273 TV signal reception circuit 274 Input unit 280 Display panel 301 Display panel 302 Grid Electrode 303 Opening 304 Common wiring 401 Display panel

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−309242(JP,A) 特開 平3−127428(JP,A) 特開 平4−147534(JP,A) 特開 平2−299131(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01J 1/00 - 1/98 H01J 9/00 - 9/18 H01J 31/10 - 31/24────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-1-309242 (JP, A) JP-A-3-127428 (JP, A) JP-A-4-147534 (JP, A) JP-A-2- 299131 (JP, A) (58) Fields studied (Int. Cl. 6 , DB name) H01J 1/00-1/98 H01J 9/00-9/18 H01J 31/10-31/24

Claims (14)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電極間に、電子放出部が形成された導電
性膜を有する電子放出素子の製造方法において、導電性
膜に亀裂を形成した後、炭素化合物を含む雰囲気下にお
いて両極性電圧を前記電極間に印加する工程を有するこ
とを特徴とする電子放出素子の製造方法。
1. A method for manufacturing an electron-emitting device having a conductive film having an electron-emitting portion formed between electrodes, the method comprising :
After forming a crack in the film, the film is exposed to an atmosphere containing a carbon compound .
And applying a bipolar voltage between the electrodes .
【請求項2】 上記両極性電圧が交流電圧である請求項
1の電子放出素子の製造方法。
2. The method according to claim 1, wherein the bipolar voltage is an AC voltage.
【請求項3】 上記両極性電圧が、一方極性電圧を工程
途中で少なくとも1回極性反転させる電圧である請求項
1の電子放出素子の製造方法。
3. The method for manufacturing an electron-emitting device according to claim 1, wherein the bipolar voltage is a voltage for inverting the polarity of the one polarity voltage at least once during the process.
【請求項4】 上記両極性電圧が、パルス状である請求
項1の電子放出素子の製造方法。
4. The method according to claim 1, wherein the bipolar voltage is pulsed.
Item 10. A method for manufacturing an electron-emitting device according to item 1.
【請求項5】 上記パルス状の両極性電圧が、矩形波、
三角波若しくはサイン波である請求項4の電子放出素子
の製造方法。
5. The pulse-like bipolar voltage is a rectangular wave,
5. The electron-emitting device according to claim 4, which is a triangular wave or a sine wave.
Manufacturing method.
【請求項6】 上記炭素化合物が、脂肪族炭化水素類、
芳香族炭化水素類、アルコール類、アルデヒド類、ケト
ン類、アミン類、有機酸、若しくはこれらの誘導体の中
から選ばれるいずれかである請求項1〜5のいずれかの
電子放出素子の製造方法
6. The method according to claim 1, wherein the carbon compound is an aliphatic hydrocarbon,
Aromatic hydrocarbons, alcohols, aldehydes, keto
Amines, amines, organic acids, or their derivatives
The method according to any one of claims 1 to 5, which is any one selected from the group consisting of:
A method for manufacturing an electron-emitting device .
【請求項7】 上記電子放出素子は、表面伝導型電子放
出素子である請求項1〜6のいずれかの電子放出素子の
製造方法。
7. The electron-emitting device according to claim 1, wherein the electron-emitting device is a surface conduction electron-emitting device.
7. An electron-emitting device according to claim 1,
Production method.
【請求項8】 請求項1〜7のいずれかの方法により同
一基板上に複数の電子放出素子を形成することを特徴と
する電子源の製造方法。
8. The method according to claim 1, wherein
It is characterized by forming a plurality of electron-emitting devices on one substrate
Method of manufacturing an electron source.
【請求項9】 複数の電子放出素子を並列に配置し結線
してなる素子列を少なくとも一列以上有し、各素子を駆
動するための配線がはしご状配置されている電子源の製
造方法において、前記電子放出素子を請求項1〜4のい
ずれかの方法で製造することを特徴とする電子源の製造
方法。
9. A plurality of electron-emitting devices are arranged in parallel and connected.
At least one element row composed of
Of an electron source with ladder-like wiring
5. The method according to claim 1, wherein
Manufacture of an electron source characterized by being manufactured by any one of methods
Method.
【請求項10】 複数の電子放出素子を配列してなる素
子列を少なくとも一列以上有し、該素子を駆動するため
の配線がマトリクス配置されている電子源の製造方法に
おいて、前記電子放出素子を請求項1〜7のいずれかの
方法で製造することを特徴とする電子源の製造方法。
10. An element formed by arranging a plurality of electron-emitting devices.
Having at least one sub-row to drive the element
Method for manufacturing an electron source in which wires are arranged in a matrix
The electron-emitting device according to claim 1,
A method for producing an electron source, characterized in that it is produced by a method.
【請求項11】 請求項9の製造方法で得られた電子源
を、該電子源から放出される電子線を制御する制御電極
と、該電子源からの電子線の照射により画像を形成する
画像形成部材と組み合わせることを特徴とする画像形成
装置の製造方法。
11. An electron source obtained by the method according to claim 9.
A control electrode for controlling an electron beam emitted from the electron source.
Forming an image by irradiation of an electron beam from the electron source
Image forming characterized by combining with an image forming member
Device manufacturing method.
【請求項12】 請求項10の製造方法で得られた電子
源を、該電子源からの電子線の照射により画像を形成す
る画像形成部材と組み合わせることを特徴とする画像形
成装置の製造方法。
12. An electron obtained by the method according to claim 10.
Forming an image by irradiating an electron beam from the electron source.
Image shape characterized by being combined with an image forming member
Manufacturing method of the forming device.
【請求項13】 請求項11又は12の製造方法で得ら
れた画像形成装置。
13. The method according to claim 11 or 12, wherein
Image forming apparatus.
【請求項14】 テレビジョン放送の表示装置、テレビ
会議システムの表示装置、コンピューターの表示装置の
いずれかに用いられる請求項13の画像形成装置。
14. A display device for television broadcasting, a television.
Conference system display device, computer display device
14. The image forming apparatus according to claim 13, wherein the image forming apparatus is used for any of the above.
JP8775995A 1994-08-29 1995-03-22 Electron emitting element, electron source, and method of manufacturing image forming apparatus Expired - Lifetime JP2836015B2 (en)

Priority Applications (20)

Application Number Priority Date Filing Date Title
JP8775995A JP2836015B2 (en) 1995-03-22 1995-03-22 Electron emitting element, electron source, and method of manufacturing image forming apparatus
US08/508,931 US6246168B1 (en) 1994-08-29 1995-07-28 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
CA002155270A CA2155270C (en) 1994-08-29 1995-08-02 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
CA002296839A CA2296839C (en) 1994-08-29 1995-08-02 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
KR1019950024965A KR100220359B1 (en) 1994-08-29 1995-08-14 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
AU30226/95A AU708413B2 (en) 1994-08-29 1995-08-24 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
EP95305954A EP0701265B1 (en) 1994-08-29 1995-08-25 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
EP98204492A EP0915493B1 (en) 1994-08-29 1995-08-25 Method of manufacturing an electron-emitting device
AT95305954T ATE182030T1 (en) 1994-08-29 1995-08-25 ELECTRON EMITTING DEVICE, ELECTRON SOURCE AND IMAGE PRODUCING APPARATUS AND METHOD FOR THE PRODUCTION THEREOF
DE69510624T DE69510624T2 (en) 1994-08-29 1995-08-25 Electron emitting device, electron source and image forming apparatus, and method of manufacturing the same
AT98204492T ATE252768T1 (en) 1994-08-29 1995-08-25 METHOD FOR PRODUCING AN ELECTRON EMITTING DEVICE,
DE69532007T DE69532007T2 (en) 1994-08-29 1995-08-25 Method for producing an electron-emitting device,
CN95116828A CN1056013C (en) 1994-08-29 1995-08-29 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
CNB991069234A CN1165937C (en) 1994-08-29 1995-08-29 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
US09/244,164 US6179678B1 (en) 1994-08-29 1999-02-04 Method of manufacturing electron-emitting device electron source and image-forming apparatus
US09/715,139 US6608437B1 (en) 1994-08-29 2000-11-20 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
US10/391,573 US7057336B2 (en) 1994-08-29 2003-03-20 Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
US11/362,899 US7234985B2 (en) 1994-08-29 2006-02-28 Method for manufacturing an electric emitting device with first and second carbon films
US11/754,487 US20070249255A1 (en) 1994-08-29 2007-05-29 Method for manufacturing an electron-emitting device with first and second carbon films
US11/765,248 US7758762B2 (en) 1994-08-29 2007-06-19 Method for manufacturing an electron-emitting device with first and second carbon films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8775995A JP2836015B2 (en) 1995-03-22 1995-03-22 Electron emitting element, electron source, and method of manufacturing image forming apparatus

Publications (2)

Publication Number Publication Date
JPH08264112A JPH08264112A (en) 1996-10-11
JP2836015B2 true JP2836015B2 (en) 1998-12-14

Family

ID=13923882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8775995A Expired - Lifetime JP2836015B2 (en) 1994-08-29 1995-03-22 Electron emitting element, electron source, and method of manufacturing image forming apparatus

Country Status (1)

Country Link
JP (1) JP2836015B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225749B1 (en) 1998-09-16 2001-05-01 Canon Kabushiki Kaisha Method of driving electron-emitting device, method of driving electron source using the electron-emitting device, and method of driving image forming apparatus using the electron source
US6383047B1 (en) 1998-09-07 2002-05-07 Canon Kabushiki Kaisha Method for manufacturing cathode, electron source, and image forming apparatus
US6522054B2 (en) 1999-02-26 2003-02-18 Canon Kabushiki Kaisha Electron-emitting device, electron source and image forming apparatus
EP1324366A2 (en) 2001-12-25 2003-07-02 Canon Kabushiki Kaisha Electron emitting device, electron source and image display device and methods of manufacturing these device
US6614167B1 (en) 1999-02-25 2003-09-02 Canon Kabushiki Kaisha Electron source, image forming apparatus, and manufacture method for electron source
US6617773B1 (en) 1998-12-08 2003-09-09 Canon Kabushiki Kaisha Electron-emitting device, electron source, and image-forming apparatus
US6851998B2 (en) 1998-12-08 2005-02-08 Canon Kabushiki Kaisha Electron-emitting device, electron source using electron-emitting device, and image forming apparatus
US6888296B2 (en) 1998-12-08 2005-05-03 Canon Kabushiki Kaisha Electron-emitting device, electron source using the electron-emitting devices, and image-forming apparatus using the electron source

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259422B1 (en) 1997-08-06 2001-07-10 Canon Kabushiki Kaisha Method for producing image-forming apparatus
EP0901144B1 (en) 1997-09-03 2004-01-21 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus
JP2000309734A (en) 1999-02-17 2000-11-07 Canon Inc Ink for ink jet, electroconductive film, electron-emitting element, electron source and preparation of image- forming apparatus
JP3323847B2 (en) 1999-02-22 2002-09-09 キヤノン株式会社 Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3535793B2 (en) 1999-03-02 2004-06-07 キヤノン株式会社 Image forming device
US7064475B2 (en) * 2002-12-26 2006-06-20 Canon Kabushiki Kaisha Electron source structure covered with resistance film
JP3740485B2 (en) 2004-02-24 2006-02-01 キヤノン株式会社 Manufacturing method and driving method of electron-emitting device, electron source, and image display device
JP4649121B2 (en) * 2004-05-18 2011-03-09 キヤノン株式会社 DRIVE DEVICE AND ELECTRON SOURCE MANUFACTURING METHOD

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6783414B2 (en) 1998-09-07 2004-08-31 Canon Kabushiki Kaisha Method for manufacturing cathode, electron source, and image forming apparatus
US6383047B1 (en) 1998-09-07 2002-05-07 Canon Kabushiki Kaisha Method for manufacturing cathode, electron source, and image forming apparatus
US6225749B1 (en) 1998-09-16 2001-05-01 Canon Kabushiki Kaisha Method of driving electron-emitting device, method of driving electron source using the electron-emitting device, and method of driving image forming apparatus using the electron source
US6888296B2 (en) 1998-12-08 2005-05-03 Canon Kabushiki Kaisha Electron-emitting device, electron source using the electron-emitting devices, and image-forming apparatus using the electron source
US6617773B1 (en) 1998-12-08 2003-09-09 Canon Kabushiki Kaisha Electron-emitting device, electron source, and image-forming apparatus
US6851998B2 (en) 1998-12-08 2005-02-08 Canon Kabushiki Kaisha Electron-emitting device, electron source using electron-emitting device, and image forming apparatus
US6917146B1 (en) 1998-12-08 2005-07-12 Canon Kabushiki Kaisha Electron-emitting device having carbon films with a particular orientation, electron source using electron-emitting device, and image forming apparatus
US7291962B2 (en) 1998-12-08 2007-11-06 Canon Kabushiki Kaisha Electron-emitting device, electron source using the electron-emitting devices, and image-forming apparatus using the electron source
US6614167B1 (en) 1999-02-25 2003-09-02 Canon Kabushiki Kaisha Electron source, image forming apparatus, and manufacture method for electron source
US6794813B2 (en) 1999-02-25 2004-09-21 Canon Kabushiki Kaisha Electron source, image forming apparatus, and manufacture method for electron source
US6522054B2 (en) 1999-02-26 2003-02-18 Canon Kabushiki Kaisha Electron-emitting device, electron source and image forming apparatus
EP1324366A2 (en) 2001-12-25 2003-07-02 Canon Kabushiki Kaisha Electron emitting device, electron source and image display device and methods of manufacturing these device
US6992428B2 (en) 2001-12-25 2006-01-31 Canon Kabushiki Kaisha Electron emitting device, electron source and image display device and methods of manufacturing these devices

Also Published As

Publication number Publication date
JPH08264112A (en) 1996-10-11

Similar Documents

Publication Publication Date Title
JP3072825B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2836015B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3305143B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JPH0896700A (en) Electron source, image formation device using it and their manufacture
JP3074596B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2884477B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JPH08162002A (en) Surface conductive electron emission element, electron source, image forming device using it and manufacture
JP2859823B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2909702B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP3220921B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2932240B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3087008B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP3185082B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same
JP2854532B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP2866307B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2909706B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2866312B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3168382B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2976175B2 (en) Electron emitting element, electron source, manufacturing method thereof, and image forming apparatus using the electron source
JP2961498B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JPH09330647A (en) Electron emitting element, electron source with the electron emitting element, image forming device with the electron source, and manufacture of the electron emitting element
JP2946181B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JPH0831306A (en) Electron emitting element, electron source, image forming deice using the source, and their manufacture
JPH08102250A (en) Electron emission element, electron source, and image forming apparatus using them, and manufacture thereof
JPH08329828A (en) Electron emitting element, electron source using the same, and image forming device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980818

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111009

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111009

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 14