JPH08250049A - Electron emitting element, electron source using this electron emitting element, image forming device and manufacture thereof - Google Patents

Electron emitting element, electron source using this electron emitting element, image forming device and manufacture thereof

Info

Publication number
JPH08250049A
JPH08250049A JP7940395A JP7940395A JPH08250049A JP H08250049 A JPH08250049 A JP H08250049A JP 7940395 A JP7940395 A JP 7940395A JP 7940395 A JP7940395 A JP 7940395A JP H08250049 A JPH08250049 A JP H08250049A
Authority
JP
Japan
Prior art keywords
electron
emitting device
voltage
conductive film
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7940395A
Other languages
Japanese (ja)
Other versions
JP3320245B2 (en
Inventor
Katsuhiko Shinjo
克彦 新庄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP7940395A priority Critical patent/JP3320245B2/en
Publication of JPH08250049A publication Critical patent/JPH08250049A/en
Application granted granted Critical
Publication of JP3320245B2 publication Critical patent/JP3320245B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

PURPOSE: To prevent an emitted electron from again dropping to an electrode so as to attain increase of an emitter current, by providing a resistor film in an upper of lower part of a conductive film provided between the electrodes to have an electron emitting part, and lowering the potential to specify potential distribution. CONSTITUTION: A pair of element electrodes 4, 5 are arranged on an insulating substrate 1, to provide therebetween a conductive film 3, consisting of a metal or metal oxide, connected. This conductive film 3 is previously treated to form an electron emitting part 2, further to apply activation treating and stabilization treating. By applying voltage between the electrodes 4, 5 with a current flowing in the conductive film 3, an electron is emitted from the vicinity of a crack 6 in the electron emitting part 2. In the electron emitting element, a resistor film 7 of specifying potential distribution in the vicinity of the electron emitting part 2 by a potential drop is provided in an upper or lower part of the conductive film 3. In this way, the emitted electron is prevented from being again attracted to the element electrodes 4, 5 in a high potential side.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子放出素子、これを
用いた電子源、表示装置や露光装置等の画像形成装置、
更には該電子放出素子、電子源及び画像形成装置の製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source using the same, an image forming apparatus such as a display device and an exposure device,
Furthermore, the present invention relates to a method for manufacturing the electron-emitting device, the electron source, and the image forming apparatus.

【0002】[0002]

【従来の技術】従来より、電子放出素子としては大別し
て熱電子源と冷陰極電子源の2種類が知られている。冷
陰極電子源には電界放出型(FE型)、金属/絶縁層/
金属型(MIM型)や表面伝導型電子放出素子等があ
る。
2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, that is, a thermoelectron source and a cold cathode electron source. Cold cathode electron source is field emission type (FE type), metal / insulating layer /
There are metal type (MIM type) and surface conduction type electron-emitting devices.

【0003】上記電子放出素子の1つである表面伝導型
電子放出素子は、絶縁性の基板上に形成された導電性薄
膜に、膜面に平行に電流を流すことにより電子放出が生
ずる現象を利用するものである。
The surface conduction electron-emitting device, which is one of the above-mentioned electron-emitting devices, has a phenomenon that electron emission occurs when a current is passed through a conductive thin film formed on an insulating substrate in parallel with the film surface. To use.

【0004】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に直
流電圧あるいは非常にゆっくりとした昇電圧、例えば1
V/1分程度の昇電圧を印加通電することで通常行わ
れ、導電性薄膜を局所的に破壊、変形もしくは変質させ
て構造を変化させ、電気的に高抵抗な状態の電子放出部
を形成する処理である。電子放出は、上記電子放出部が
形成された導電性薄膜に電圧を印加して電流を流すこと
により、電子放出部に発生した亀裂付近から行われる。
As a typical configuration example of the surface conduction electron-emitting device, a conductive thin film such as a metal oxide which connects a pair of device electrodes provided on an insulative substrate is referred to as forming in advance. The thing which formed the electron emission part by the electricity supply process is mentioned. Forming is performed by applying a DC voltage or a very slow rising voltage across the conductive thin film, for example, 1
It is usually carried out by applying and energizing a rising voltage of about V / 1 minute to locally destroy, deform or alter the conductive thin film to change the structure and form an electron emitting portion in an electrically high resistance state. It is a process to do. The electron emission is performed from the vicinity of the crack generated in the electron emitting portion by applying a voltage to the conductive thin film in which the electron emitting portion is formed and flowing a current.

【0005】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。
Since the surface conduction electron-emitting device has a simple structure and is easy to manufacture, it has an advantage that a large number of arrays can be formed over a large area. Therefore, various applications for utilizing this feature are being researched. For example, it can be used for an image forming apparatus such as a display device.

【0006】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げ
られる(特開平1−31332号公報、同1−2837
49号公報、同2−257552号公報)。また、特に
表示装置においては、液晶を用いた表示装置と同様の平
板型表示装置とすることが可能で、しかもバックライト
が不要な自発光型の表示装置として、表面伝導型電子放
出素子を多数配置した電子源と、この電子源からの電子
線の照射により可視光を発光する蛍光体とを組み合わせ
た表示装置が提案されている(アメリカ特許第5066
883号明細書)。
Conventionally, as an example in which a large number of surface conduction electron-emitting devices are arranged and formed, surface conduction electron-emitting devices are arranged in parallel, and both ends (both device electrodes) of individual surface conduction electron-emitting devices are wired. An electron source in which a large number of rows connected by (also called common wiring) are arranged (also called a ladder arrangement) is disclosed (Japanese Patent Laid-Open Nos. 1-33132 and 1-2837).
No. 49, No. 2-257552). Further, particularly in the case of a display device, a large number of surface conduction electron-emitting devices can be used as a self-luminous display device that can be a flat panel display device similar to a display device using liquid crystal and does not require a backlight. A display device has been proposed in which an arranged electron source is combined with a phosphor that emits visible light when irradiated with an electron beam from the electron source (US Pat. No. 5,066,506).
883).

【0007】[0007]

【発明が解決しようとする課題】ところで、上記電子
源、画像形成装置等に用いられる表面伝導型電子放出素
子の真空中の挙動は、殆ど判っておらず、安定で制御さ
れた電子放出特性、及び真空中に放出される放出電流I
eの向上が望まれてきた。ところが、従来の表面伝導型
電子放出素子においては、その構造から明らかなよう
に、一旦真空中に放出された電子も射出位置のごく近傍
にある高電位側の素子電極に再び吸い込まれる割合が高
く、放出電流Ieが低下する要因の一つになっている。
By the way, the behavior of the surface conduction electron-emitting device used in the above-mentioned electron source, image forming apparatus, etc. in a vacuum is hardly known, and stable and controlled electron emission characteristics, And the emission current I emitted in vacuum
Improvement of e has been desired. However, in the conventional surface conduction electron-emitting device, as is clear from its structure, electrons emitted once in a vacuum have a high rate of being re-sucked to the device electrode on the high potential side in the immediate vicinity of the injection position. , Which is one of the factors that lower the emission current Ie.

【0008】本発明は、放出電流Ieを増大させること
ができる電子放出素子、これを用いた電子源及び画像形
成装置を得ることを目的とする。
It is an object of the present invention to obtain an electron-emitting device capable of increasing the emission current Ie, an electron source using the same, and an image forming apparatus.

【0009】[0009]

【課題を解決するための手段及び作用】請求項1〜10
の発明は、電子放出素子に関する発明で、電極間に、電
子放出部を有する導電性膜を有する電子放出素子におい
て、前記導電性膜の上部または下部に、電子放出部近傍
の電位分布を電位降下によって規定する抵抗体膜を有す
る点に特徴を有するものである。
Means and Actions for Solving the Problems Claims 1 to 10
The present invention relates to an electron-emitting device, wherein in an electron-emitting device having a conductive film having an electron-emitting portion between electrodes, a potential distribution in the vicinity of the electron-emitting portion is lowered above or below the conductive film. It is characterized in that it has a resistor film defined by.

【0010】請求項11〜15の発明は、電子放出素子
の製造方法に関する発明で、基板上に素子電極を形成す
ると共に、素子電極間を連絡する導電性膜を形成する工
程と、導電性膜に電子放出部を形成するフォーミング工
程と、導電性膜の上部または下部に抵抗体膜を形成する
工程とを有する点に特徴を有するものである。
The inventions according to claims 11 to 15 relate to a method for manufacturing an electron-emitting device, wherein the device electrodes are formed on the substrate and a conductive film for connecting the device electrodes is formed, and the conductive film is formed. It is characterized in that it has a forming step of forming an electron emitting portion in the above, and a step of forming a resistor film on or below the conductive film.

【0011】請求項16〜20の発明は、上記電子放出
素子を複数個備えた電子源の製造方法に関する発明で、
基板上に複数対の素子電極を形成すると共に、各対の素
子電極間を連絡する導電性膜を形成する工程と、各導電
性膜に電子放出部を形成するフォーミング工程と、各導
電性膜の上部または下部に抵抗体膜を形成する工程とを
有する点に特徴を有するものである。
[0016] The inventions of claims 16 to 20 are inventions relating to a method of manufacturing an electron source having a plurality of the electron-emitting devices.
Forming a plurality of pairs of device electrodes on the substrate, forming a conductive film that connects the device electrodes of each pair, forming process of forming an electron emission portion in each conductive film, and each conductive film And a step of forming a resistor film on or under the substrate.

【0012】請求項21〜25の発明は、上記製造方法
で得られる電子源に関する発明である。
The inventions of claims 21 to 25 are inventions relating to an electron source obtained by the above manufacturing method.

【0013】更に、請求項26〜29の発明は、上記電
子源を用いた画像形成装置及びその製造方法に関する発
明である。
Further, the inventions of claims 26 to 29 are inventions relating to an image forming apparatus using the electron source and a manufacturing method thereof.

【0014】上記のように、本発明は、新規な電子放出
素子、この電子放出素子を複数個備えた新規な電子源、
これを用いた新規な画像形成装置及びこれらの製造方法
に係るもので、各発明の構成及び作用を以下に更に説明
する。
As described above, the present invention provides a novel electron-emitting device, a novel electron source having a plurality of the electron-emitting devices,
The present invention relates to a novel image forming apparatus and a manufacturing method thereof, and the configuration and operation of each invention will be further described below.

【0015】本発明の電子放出素子には平面型と垂直型
がある。まず、平面型の電子放出素子の基本的な構成に
ついて説明する。
The electron-emitting device of the present invention includes a flat type and a vertical type. First, the basic configuration of the flat electron-emitting device will be described.

【0016】図1は、平面型の表面伝導型電子放出素子
の基本的な構成を示す図である。
FIG. 1 is a diagram showing the basic structure of a flat surface conduction electron-emitting device.

【0017】図1において1は基板、3は導電性膜、4
と5は素子電極であり、フォーミング工程を経て亀裂6
が形成されている。ここで亀裂6中のいくつかの点が電
子放出部2となる。その後、抵抗体7を積層しており、
抵抗体7は電子放出部2を覆っている。ところで、実際
に使用する場合、射出電子が受ける電界を考えると、基
板1に平行かつ亀裂6に垂直な方向(以下、「横電界」
という。)と、基板1に垂直方向(以下、「縦電界」と
いう。)がある。一旦放出された電子の挙動は縦電界と
横電界の強度比に強く依存しており、電子放出点近傍に
おける横電界の様子で大きく変化することになる。
In FIG. 1, 1 is a substrate, 3 is a conductive film, and 4
And 5 are element electrodes, which are cracks 6 through the forming process.
Are formed. Here, some points in the crack 6 become the electron emitting portion 2. After that, the resistor 7 is laminated,
The resistor 7 covers the electron emitting portion 2. By the way, in actual use, considering the electric field received by the emitted electrons, a direction parallel to the substrate 1 and perpendicular to the crack 6 (hereinafter referred to as “lateral electric field”).
Say. ), And the substrate 1 has a vertical direction (hereinafter referred to as “longitudinal electric field”). The behavior of the emitted electrons strongly depends on the intensity ratio of the longitudinal electric field and the transverse electric field, and the behavior of the transverse electric field in the vicinity of the electron emission point largely changes.

【0018】図1のa−a’断面の亀裂6における素子
構成を図2(a)に、また同断面の点A,A’間におけ
る電位分布を図2(b)に示す。尚、図1と同じ符号は
同じ部材を示すものである。図2から明らかなように、
抵抗体7を電流が流れることによる電位降下によって、
電子放出点近傍の横電界は略一様になる。
FIG. 2A shows the element structure in the crack 6 in the aa 'section of FIG. 1, and FIG. 2B shows the potential distribution between points A and A'of the same section. The same reference numerals as those in FIG. 1 indicate the same members. As is clear from FIG.
Due to the potential drop caused by the current flowing through the resistor 7,
The lateral electric field near the electron emission point becomes substantially uniform.

【0019】これに対し、抵抗体7のない場合の図1の
a−a’断面の亀裂6における素子構成を図3(a)
に、また同断面の点A,A’間における電位分布を図3
(b)に示す。尚、図1と同じ符号は同じ部材を示すも
のである。図3から明らかなように、亀裂6の両側端部
で横電界が大きくなっている。従って、射出電子は図3
(b)中の斜線領域で横方向に大きく加速されてしま
い、高電位側の素子電極に落ちてしまう。即ち、本発明
によれば、一旦射出された電子のうち、素子電極に落ち
ることなく、素子の上方に配置されるアノード電極に到
達できる割合を大幅に大きくすることが可能になる。
On the other hand, the element structure in the crack 6 in the aa 'section of FIG. 1 in the case where the resistor 7 is not provided is shown in FIG.
Fig. 3 shows the potential distribution between points A and A'of the same section.
It shows in (b). The same reference numerals as those in FIG. 1 indicate the same members. As is apparent from FIG. 3, the lateral electric field is large at both ends of the crack 6. Therefore, the emitted electrons are
In the hatched area in (b), the lateral acceleration is greatly accelerated, and the element electrode falls to the high potential side element electrode. That is, according to the present invention, it is possible to significantly increase the proportion of the electrons that have once been emitted, which can reach the anode electrode arranged above the element without dropping to the element electrode.

【0020】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。
The substrate 1 is, for example, quartz glass or Na.
Examples thereof include glass having a reduced content of impurities such as blue glass, soda lime glass, a laminated body obtained by laminating SiO 2 on soda lime glass by a sputtering method, and ceramics such as alumina.

【0021】対向する素子電極4,5の材料としては、
一般的導体材料が用いられ、例えばNi、Cr、Au、
Mo、W、Pt、Ti、Al、Cu、Pd等の金属ある
いは合金及びPd、Ag、Au、RuO2 、Pd−Ag
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、In23 −SnO2 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。
As the material of the device electrodes 4 and 5 facing each other,
Common conductor materials are used, such as Ni, Cr, Au,
Metals or alloys such as Mo, W, Pt, Ti, Al, Cu, Pd and Pd, Ag, Au, RuO 2 , Pd-Ag
A printed conductor composed of a metal or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor conductor material such as polysilicon are appropriately selected.

【0022】素子電極間隔L、素子電極長さW、導電性
膜3の形状等は、応用される形態等によって設計され
る。
The element electrode spacing L, the element electrode length W, the shape of the conductive film 3 and the like are designed according to the applied form.

【0023】素子電極間隔Lは、数百オングストローム
から数百マイクロメートルであることが好ましく、より
好ましくは、素子電極の製法の基本となるフォトリソグ
ラフィー技術、即ち、露光機の性能とエッチング方法
等、及び素子電極4,5間に印加する電圧等により、数
マイクロメートルから数十マイクロメートルである。
The device electrode spacing L is preferably several hundred angstroms to several hundreds of micrometers, and more preferably, the photolithography technique that is the basis of the device electrode manufacturing method, that is, the performance of the exposure device and the etching method, etc. Also, it is several micrometers to several tens of micrometers depending on the voltage applied between the device electrodes 4 and 5.

【0024】素子電極長さWは、電極の抵抗値や電子放
出特性等を考慮すると、好ましくは数百オングストロー
ムから数十マイクロメートルであり、また素子電極厚d
は、数百オングストロームから数マイクロメートルであ
る。
The device electrode length W is preferably several hundred angstroms to several tens of micrometers in consideration of the resistance value of the electrodes and electron emission characteristics, and the device electrode thickness d.
Is from a few hundred Angstroms to a few micrometers.

【0025】尚、図1に示される表面伝導型電子放出素
子は、基板1上に、素子電極4,5、導電性膜3の順に
積層されたものとなっているが、基板1上に、導電性膜
3、素子電極4,5の順に積層したものとしてもよい。
The surface conduction electron-emitting device shown in FIG. 1 has the device electrodes 4, 5 and the conductive film 3 laminated in this order on the substrate 1. The conductive film 3 and the device electrodes 4 and 5 may be laminated in this order.

【0026】導電性膜3は、良好な電子放出特性を得る
ためには、微粒子で構成された微粒子膜であることが特
に好ましく、その膜厚は、素子電極4,5へのステップ
カバレージ、素子電極4,5間の抵抗値、電子放出部2
の導電性微粒子の粒径、及び後述するフォーミング条件
等によって適宜選択される。この導電性膜3の膜厚は、
好ましくは数オングストロームから数千オングストロー
ムで、特に好ましくは10オングストロームから500
オングストロームであり、その抵抗値は、10の3乗か
ら10の7乗オーム/□のシート抵抗値である。
The conductive film 3 is particularly preferably a fine particle film composed of fine particles in order to obtain good electron emission characteristics. The thickness of the conductive film 3 depends on the step coverage to the device electrodes 4 and 5 and the device. Resistance value between electrodes 4 and 5, electron emission portion 2
It is appropriately selected according to the particle diameter of the conductive fine particles, the forming conditions described later, and the like. The film thickness of the conductive film 3 is
It is preferably several angstroms to several thousand angstroms, particularly preferably 10 angstroms to 500 angstroms.
It is angstrom, and its resistance value is a sheet resistance value of 10 3 to 10 7 ohm / □.

【0027】導電性膜3を構成する材料としては、例え
ばPd、Ru、Ag、Au、Ti、In、Cu、Cr、
Fe、Zn、Sn、Ta、W、Pb等の金属、PdO、
SnO2 、In23 、PbO、Sb23 等の酸化
物、HfB2 、ZrB2 、LaB6 、CeB6 、YB
4 、GdB4 等の硼化物、TiC、ZrC、HfC、T
aC、SiC、WCなどの炭化物、TiN、ZrN、H
fN等の窒化物、Si、Ge等の半導体、カーボン微粒
子等が挙げられる。
As the material forming the conductive film 3, for example, Pd, Ru, Ag, Au, Ti, In, Cu, Cr,
Metals such as Fe, Zn, Sn, Ta, W, Pb, PdO,
Oxides such as SnO 2 , In 2 O 3 , PbO and Sb 2 O 3 , HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB
4 , boride such as GdB 4 , TiC, ZrC, HfC, T
Carbides such as aC, SiC, WC, TiN, ZrN, H
Examples include nitrides such as fN, semiconductors such as Si and Ge, and carbon fine particles.

【0028】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜をさす。微
粒子膜である場合、微粒子の粒径は、数オングストロー
ムから数千オングストロームであることが好ましく、特
に好ましくは10オングストロームから200オングス
トロームである。
The fine particle film is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state in which the fine particles are individually dispersed and arranged but also in a state in which the fine particles are adjacent to each other or overlap each other (island shape). Including). In the case of a fine particle film, the particle diameter of the fine particles is preferably several angstroms to several thousand angstroms, and particularly preferably 10 angstroms to 200 angstroms.

【0029】電子放出部2は、好ましくは数オングスト
ロームから数百オングストローム、特に好ましくは10
オングストロームから500オングストロームの粒径の
導電性微粒子多数個からなり、導電性膜3の膜厚及び後
述するフォーミング条件等の製法に依存しており、適宜
選択される。電子放出部2を構成する材料は、導電性膜
3の元素の一部あるいは全てと同様のものである。ま
た、亀裂を含む電子放出部2及びその近傍の導電性膜3
は炭素及び炭素化合物を有することもある。電子放出部
2の形成は、導電性膜3の膜厚、膜質、材料及び後述す
るフォーミング条件等の製法に依存するので、その位置
及び形状は図1に示されるような位置及び形状に特定さ
れるものではない。
The electron emitting portion 2 is preferably several angstroms to several hundred angstroms, particularly preferably 10 angstroms.
It is composed of a large number of conductive fine particles having a particle diameter of angstrom to 500 angstrom, and depends on the film thickness of the conductive film 3 and the manufacturing method such as forming conditions described later, and is appropriately selected. The material forming the electron emitting portion 2 is the same as some or all of the elements of the conductive film 3. In addition, the electron emitting portion 2 including a crack and the conductive film 3 in the vicinity thereof
May have carbon and carbon compounds. Since the formation of the electron emission portion 2 depends on the film thickness, film quality, material of the conductive film 3 and the manufacturing method such as forming conditions described later, the position and shape thereof are specified to the position and shape as shown in FIG. Not something.

【0030】抵抗体膜7の抵抗値は、該抵抗体膜を設け
なかった場合の素子電極間の抵抗値(通常、数百オーム
から1メガオーム)と同等以下、好ましくは2分の1以
下で、下限は電子放出素子を駆動する電流の電流容量、
及び消費電力から適宜設定される。抵抗値の範囲は、好
ましくは数百オームから数十キロオームである。これ
は、抵抗体膜を表面電流が流れることで、電子放出点近
傍の電位分布を規定するためである。
The resistance value of the resistor film 7 is equal to or less than the resistance value between the element electrodes when the resistor film is not provided (usually several hundreds of ohms to 1 megohm), preferably one half or less. , The lower limit is the current capacity of the current that drives the electron-emitting device,
And power consumption are set appropriately. The resistance value range is preferably several hundred ohms to tens of kilohms. This is because the surface current flows through the resistor film to define the potential distribution near the electron emission point.

【0031】抵抗体膜7の厚さは、電子放出を妨げない
程度に抑える必要があり、材質との相関もあるが好まし
くは10オングストロームから1000オングストロー
ム、より好ましくは数十オングストロームから100オ
ングストローム程度である。尚、抵抗体膜を導電性膜の
下部に形成する場合は、導電性膜よりも高い融点を有す
る材料、あるいは膜のパッキング密度(packing
density)を高めたものを使用する必要があ
る。
The thickness of the resistor film 7 must be suppressed to the extent that electron emission is not hindered, and there is a correlation with the material, but it is preferably 10 angstroms to 1000 angstroms, more preferably several tens angstroms to 100 angstroms. is there. When the resistor film is formed below the conductive film, a material having a melting point higher than that of the conductive film or a packing density (packing) of the film is used.
It is necessary to use the one with high density.

【0032】抵抗体膜7を形成する材料としては、上記
抵抗値を実現できるものならば何でも良いが、Pd、A
u、Ti等の金属、PdO、SnO2 等の酸化物、Ti
C、SiC等の炭化物等が挙げられる。
Any material can be used as the material for forming the resistor film 7 as long as it realizes the above resistance value. Pd, A
Metals such as u and Ti, oxides such as PdO and SnO 2 , Ti
Examples thereof include carbides such as C and SiC.

【0033】次に、垂直型の電子放出素子の基本的な構
成について説明する。
Next, the basic structure of the vertical electron-emitting device will be described.

【0034】図4は、垂直型の表面伝導型電子放出素子
の基本的な構成を示す図で、図中21は段差形成部材
で、その他図1と同じ符号は同じ部材を示すものであ
る。
FIG. 4 is a view showing the basic structure of a vertical type surface conduction electron-emitting device. In the figure, reference numeral 21 denotes a step forming member, and the same reference numerals as those in FIG. 1 denote the same members.

【0035】基板1、電子放出部2、導電性膜3、素子
電極4,5及び抵抗体膜7は、前述した平面型の表面伝
導型電子放出素子と同様の材料で構成されたものであ
る。
The substrate 1, the electron emitting portion 2, the conductive film 3, the device electrodes 4, 5 and the resistor film 7 are made of the same material as that of the above-mentioned flat surface conduction electron-emitting device. .

【0036】段差形成部材21は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたSiO2 等の絶縁性
材料で構成されたものである。この段差形成部材21の
膜厚は、先に述べた平面型の表面伝導型電子放出素子の
素子電極間隔L(図1参照)に対応するもので、段差形
成部材21の作成法や素子電極4,5間に印加する電圧
等により設定されるが、好ましくは数百オングストロー
ムから数十マイクロメートルであり、特に好ましくは数
百オングストロームから数マイクロメートルである。
The step forming member 21 is formed by, for example, a vacuum vapor deposition method,
It is made of an insulating material such as SiO 2 attached by a printing method, a sputtering method or the like. The film thickness of the step forming member 21 corresponds to the device electrode distance L (see FIG. 1) of the above-mentioned flat surface conduction electron-emitting device. It is set by the voltage applied between the first and second electrodes, but is preferably several hundred angstroms to several tens of micrometers, and particularly preferably several hundred angstroms to several micrometers.

【0037】導電性膜3は、通常、素子電極4,5の作
成後に形成されるので、素子電極4,5の上に積層され
るが、導電性膜3の形成後に素子電極4,5を作成し、
導電性膜3の上に素子電極4,5が積層されるようにす
ることも可能である。また、平面型の表面伝導型電子放
出素子の説明においても述べたように、電子放出部2の
形成は、導電性膜3の膜厚、膜質、材料及び後述するフ
ォーミング条件等の製法に依存するので、その位置及び
形状は図4に示されるような位置及び形状に特定される
ものではない。
Since the conductive film 3 is usually formed after the device electrodes 4 and 5 are formed, it is laminated on the device electrodes 4 and 5, but the device electrodes 4 and 5 are formed after the conductive film 3 is formed. make,
It is also possible to stack the device electrodes 4 and 5 on the conductive film 3. Further, as described in the description of the planar type surface conduction electron-emitting device, the formation of the electron-emitting portion 2 depends on the film thickness of the conductive film 3, the film quality, the material, the forming conditions described later, and the like. Therefore, its position and shape are not limited to the position and shape shown in FIG.

【0038】尚、以下の説明は、上述の平面型の電子放
出素子と垂直型の電子放出素子の内、平面型を例にして
説明するが、平面型の電子放出素子に代えて垂直型の電
子放出素子としてもよい。
In the following description, of the above-mentioned planar type electron-emitting device and vertical type electron-emitting device, the planar type will be taken as an example. However, instead of the planar type electron-emitting device, the vertical type electron-emitting device will be described. It may be an electron-emitting device.

【0039】本発明の表面伝導型電子放出素子の製法と
しては様々な方法が考えられるが、その一例を図5ない
し図8に基づいて説明する。尚、図5において図1と同
じ符号は同じ部材を示すものである。
Various methods are conceivable as a method of manufacturing the surface conduction electron-emitting device of the present invention, one example of which will be described with reference to FIGS. In FIG. 5, the same symbols as those in FIG. 1 indicate the same members.

【0040】1)基板1を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術により基板1の面上に素子電極4,5を形成する(図
5(a))。
1) After the substrate 1 is thoroughly washed with a detergent, pure water and an organic solvent, an element electrode material is deposited by a vacuum evaporation method, a sputtering method or the like, and then an element is formed on the surface of the substrate 1 by a photolithography technique. The electrodes 4 and 5 are formed (FIG. 5A).

【0041】2)素子電極4,5を設けた基板1上に有
機金属溶液を塗布して放置することにより、素子電極4
と素子電極5間を連絡して有機金属薄膜を形成する。
尚、有機金属溶液とは、前述のPd、Ru、Ag、A
u、Ti、In、Cu、Cr、Fe、Zn、Sn、T
a、W、Pd等の導電性膜3の構成材料の金属を主元素
とする有機化合物の溶液である。この後、有機金属膜を
加熱焼成処理し、リフトオフ、エッチング等によりパタ
ーニングされた導電性膜3を形成する(図5(b))。
2) The element electrode 4 is formed by applying an organic metal solution on the substrate 1 on which the element electrodes 4 and 5 are provided and leaving it to stand.
And the device electrode 5 are connected to form an organometallic thin film.
The organometallic solution means Pd, Ru, Ag, A described above.
u, Ti, In, Cu, Cr, Fe, Zn, Sn, T
It is a solution of an organic compound containing a metal, which is a constituent material of the conductive film 3, such as a, W, and Pd as a main element. After that, the organic metal film is heated and baked to form the conductive film 3 patterned by lift-off, etching or the like (FIG. 5B).

【0042】本発明においては、上記加熱焼成時に加熱
温度を所定の温度に制御することにより、導電性膜3の
構成材料が、酸化物と金属の2相混合状態か、あるいは
非化学量論組成を有する酸化物を有する状態にすること
が好ましい。これは再酸化又は再還元によって抵抗値の
調整を広範囲で行えるためである。
In the present invention, the constituent material of the conductive film 3 is in a two-phase mixed state of an oxide and a metal, or a non-stoichiometric composition by controlling the heating temperature to a predetermined temperature during the above heating and firing. It is preferable to have a state of having an oxide having. This is because the resistance value can be adjusted over a wide range by re-oxidation or re-reduction.

【0043】尚、ここでは、有機金属溶液の塗布法によ
り説明したが、これに限ることなく、例えば真空蒸着
法、スパッタ法、化学的気相堆積法、分散塗布法、ディ
ッピング法、スピンナー法等によって有機金属膜を形成
することもできる。
Although the method of coating the organic metal solution has been described here, the method is not limited to this, and examples thereof include a vacuum vapor deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method and a spinner method. It is also possible to form an organic metal film.

【0044】3)続いて、フォーミングと呼ばれる通電
処理を施す。素子電極4,5間に不図示の電源よりパル
ス状、あるいは昇電圧による通電処理が行われると、導
電性膜3の部位に構造の変化した亀裂が形成される。こ
の通電処理により導電性膜3を局所的に破壊、変形もし
くは変質せしめ、構造の変化した部位が電子放出部2で
ある(図5(c))。
3) Subsequently, energization processing called forming is performed. When a pulsed or energizing process with a rising voltage is performed between the device electrodes 4 and 5 by a power source (not shown), a crack having a changed structure is formed at the site of the conductive film 3. The electrically conductive film 3 is locally destroyed, deformed or altered by this energization process, and the site where the structure is changed is the electron emission part 2 (FIG. 5C).

【0045】フォーミングの電圧波形の例を図6に示
す。
FIG. 6 shows an example of the voltage waveform of forming.

【0046】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図6(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図6(b))とがあ
る。
The voltage waveform is particularly preferably a pulse waveform,
There are a case where a voltage pulse whose pulse peak value is a constant voltage is continuously applied (FIG. 6A), and a case where a voltage pulse is applied while increasing the pulse peak value (FIG. 6B).

【0047】まず、パルス波高値を定電圧とした場合に
ついて図6(a)で説明する。
First, the case where the pulse peak value is a constant voltage will be described with reference to FIG.

【0048】図6(a)におけるT1及びT2は電圧波
形のパルス幅とパルス間隔であり、例えば、T1を1マ
イクロ秒〜10ミリ秒、T2を10マイクロ秒〜100
ミリ秒とし、波高値(フォーミング時のピーク電圧)を
前述した電子放出素子の形態に応じて適宜選択して、適
当な真空度、10の−5乗torr程度の真空雰囲気下
で、数秒から数十分印加する。尚、印加する電圧波形
は、図示される三角波に限定されるものではなく、矩形
波等の所望の波形を用いることができ、その波高値及び
パルス幅、パルス間隔等についても上述値に限ることな
く、電子放出部が良好に形成されるように、電子放出素
子の抵抗値等に合わせて所望の値を用いることができ
る。
In FIG. 6A, T1 and T2 are the pulse width and the pulse interval of the voltage waveform. For example, T1 is 1 microsecond to 10 milliseconds and T2 is 10 microseconds to 100.
Millisecond, the peak value (peak voltage at the time of forming) is appropriately selected according to the form of the electron-emitting device described above, and a suitable vacuum degree is set in a vacuum atmosphere of about 10 −5 torr to several seconds to several seconds. Apply enough. The applied voltage waveform is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave can be used, and the peak value, pulse width, pulse interval, etc. are also limited to the above values. Instead, a desired value can be used in accordance with the resistance value of the electron-emitting device so that the electron-emitting portion can be formed well.

【0049】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図6(b)で説明する。
Next, the case of applying a voltage pulse while increasing the pulse crest value will be described with reference to FIG. 6 (b).

【0050】図6(b)におけるT1及びT2は図6
(a)と同様であり、波高値(フォーミング時のピーク
電圧)を、例えば0.1Vステップ程度ずつ増加させ、
図6(a)の説明と同様の適当な真空雰囲気下で印加す
る。
T1 and T2 in FIG. 6B are shown in FIG.
Similar to (a), the crest value (peak voltage during forming) is increased by, for example, about 0.1 V step,
Application is performed in an appropriate vacuum atmosphere similar to the description of FIG.

【0051】尚、パルス間隔T2中に、導電性膜3を局
所的に破壊、変形もしくは変質させない程度の電圧、例
えば0.1V程度の電圧で素子電流を測定して抵抗値を
求め、例えば1Mオーム以上の抵抗を示したときにフォ
ーミングを終了することが好ましい。この時のフォーミ
ング電圧をVFと呼ぶ。
During the pulse interval T2, the element current is measured at a voltage that does not locally damage, deform, or alter the conductive film 3, for example, a voltage of about 0.1 V to obtain a resistance value. Forming is preferably terminated when the resistance is equal to or higher than ohms. The forming voltage at this time is called VF.

【0052】4)さらに、RFスパッタ法等で例えばP
d等の金属超薄膜を形成し、フォトリソグラフィーによ
って抵抗体膜7を形成する(図5(d))。
4) Further, for example, P by RF sputtering or the like.
An ultrathin metal film such as d is formed, and the resistor film 7 is formed by photolithography (FIG. 5D).

【0053】上記フォーミング工程からそれ以降の工程
は、図7に示されるような測定評価系内で行われるもの
である。この測定評価系について説明する。
The steps from the forming step onward are performed in a measurement / evaluation system as shown in FIG. This measurement evaluation system will be described.

【0054】図7において、図1と同じ符号は同じ部材
を示す。また、51は素子に素子電圧Vfを印加するた
めの電源、50は素子電極4,5間の導電性膜3を流れ
る素子電流Ifを測定するための電流計、54は電子放
出部2より放出される放出電流Ieを捕捉するためのア
ノード電極、53はアノード電極54に電圧を印加する
ための高圧電源、52は電子放出部2より放出される放
出電流Ieを測定するための電流計、55は真空装置、
56は排気ポンプである。
7, the same reference numerals as those in FIG. 1 indicate the same members. Further, 51 is a power supply for applying a device voltage Vf to the device, 50 is an ammeter for measuring a device current If flowing through the conductive film 3 between the device electrodes 4 and 5, and 54 is an electron emitting portion 2. An anode electrode for trapping the emission current Ie generated, 53 is a high-voltage power supply for applying a voltage to the anode electrode 54, 52 is an ammeter for measuring the emission current Ie emitted from the electron emission portion 2, 55 Is a vacuum device,
56 is an exhaust pump.

【0055】電子放出素子及びアノード電極54等は真
空装置55内に設置され、この真空装置55には不図示
の真空計等の必要な機器が具備されていて、所望の真空
下で電子放出素子の測定評価ができるようになってい
る。
The electron-emitting device, the anode electrode 54 and the like are installed in a vacuum device 55, and this vacuum device 55 is equipped with necessary equipment such as a vacuum gauge (not shown) so that the electron-emitting device can be operated under a desired vacuum. It is possible to measure and evaluate.

【0056】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び電子放出素子の基板1は、
ヒーターにより200℃程度まで加熱できるようになっ
ている。尚、この測定評価系は、後述するような表示パ
ネルの組み立て段階において、表示パネル及びその内部
を真空装置55及びその内部として構成することで、フ
ォーミング工程及び後述するそれ以後の工程における測
定評価及び処理に応用されるものである。
The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultra high vacuum system such as an ion pump.
Further, the entire vacuum device 55 and the substrate 1 of the electron-emitting device are
It can be heated up to about 200 ° C by a heater. This measurement and evaluation system configures the display panel and its inside as the vacuum device 55 and its inside at the stage of assembling the display panel as will be described later, so that the measurement and evaluation in the forming step and the subsequent steps described later are performed. It is applied to processing.

【0057】5)本発明の電子放出素子の場合、更に活
性化工程を施すことが好ましい。
5) In the case of the electron-emitting device of the present invention, it is preferable to further carry out an activation step.

【0058】活性化工程とは、例えば10の−4乗〜1
0の−5乗torr程度の真空度で、フォーミング工程
での説明と同様に、パルス波高値を一定にしたパルスの
印加を繰り返す処理のことを言い、真空中に存在する有
機物質から炭素及び炭素化合物を電子放出部2に堆積さ
せることで、素子電流If、放出電流Ieの状態を著し
く向上させることができる工程である。この活性化工程
は、例えば素子電流Ifや放出電流Ieを測定しながら
行って、例えば放出電流Ieが飽和した時点で終了する
ようにすれば効果的であるので好ましい。また、活性化
工程でのパルス波高値は、好ましくは素子を駆動する際
に印加する駆動電圧の波高値である。
The activation step is, for example, 10 −4 to 1
As in the case of the forming step, a process of repeating the application of pulses with a constant pulse peak value at a vacuum degree of about 0 −5 torr, that is, carbon and carbon from organic substances present in a vacuum. By depositing the compound on the electron emitting portion 2, the states of the device current If and the emission current Ie can be remarkably improved. It is effective to perform this activation process while measuring the device current If and the emission current Ie, for example, and to finish it when the emission current Ie is saturated, which is effective and preferable. The pulse peak value in the activation step is preferably the peak value of the drive voltage applied when driving the element.

【0059】尚、上記炭素及び炭素化合物とは、グラフ
ァイト(単結晶及び多結晶の双方を指す)、非晶質カー
ボン(非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す)である。
The carbon and the carbon compound are graphite (both single crystal and polycrystalline) and amorphous carbon (amorphous carbon and a mixture of polycrystalline carbon and amorphous carbon).

【0060】素子電流If、放出電流Ieの活性化処理
時間依存例を図8に示す。活性化処理は、真空度、素子
に印加するパルス電圧等に依存して、この素子電流I
f、放出電流Ieの時間依存及びフォーミング処理によ
って、変形、変質した薄膜上に形成される被膜の状態が
変化する。活性化処理電圧が、フォーミング電圧VFに
比べて十分に高いパルスを印加し活性化処理する場合、
高抵抗活性化処理と呼ぶ。一方、活性化処理電圧が、フ
ォーミング電圧VFに比べて、十分に低いパルスを印加
し活性化処理する場合を、低抵抗活性化処理と呼ぶ。
尚、後述する電圧制御型負性抵抗を示す開始電圧VP
を、略境界として活性化処理が分類される。
FIG. 8 shows an example of activation processing time dependence of the device current If and the emission current Ie. The activation process depends on the degree of vacuum, the pulse voltage applied to the device, etc.
f, the time dependence of the emission current Ie and the forming process change the state of the coating film formed on the deformed and altered thin film. When the activation processing voltage is applied by applying a pulse whose voltage is sufficiently higher than the forming voltage VF,
This is called high resistance activation processing. On the other hand, the case where the activation processing voltage is sufficiently lower than the forming voltage VF and the activation processing is performed by applying a pulse is referred to as low resistance activation processing.
A start voltage VP indicating a voltage control type negative resistance described later is provided.
, The activation processing is classified as a boundary.

【0061】6)このようにして作成した電子放出素子
を、フォーミング工程、活性化工程での真空度より高い
真空度の真空雰囲気下で動作駆動する、安定化工程を施
すことが好ましい。
6) It is preferable to carry out a stabilizing process in which the electron-emitting device thus produced is operated and driven in a vacuum atmosphere having a vacuum degree higher than those in the forming step and the activation step.

【0062】尚、フォーミング工程、活性化工程の真空
度より高い真空度の真空雰囲気とは、例えば約10の−
6乗torr以上の真空度を有する真空雰囲気であり、
より好ましくは超高真空系であり、炭素及び炭素化合物
が新たにほぼ堆積しない真空度である。
A vacuum atmosphere having a vacuum degree higher than the vacuum degree in the forming step and the activation step means, for example, about −10
It is a vacuum atmosphere having a vacuum degree of 6th torr or more,
More preferably, it is an ultra-high vacuum system, and the degree of vacuum is such that carbon and carbon compounds are hardly newly deposited.

【0063】即ち、電子放出素子を上記真空雰囲気中に
封入してしまうことにより、これ以上の炭素及び炭素化
合物の堆積を抑制することが可能となり、これによって
素子電流If、放出電流Ieが安定する。
That is, by encapsulating the electron-emitting device in the above-mentioned vacuum atmosphere, it becomes possible to suppress further deposition of carbon and carbon compounds, and thereby the device current If and emission current Ie are stabilized. .

【0064】尚、高抵抗活性化処理、低抵抗活性化処理
の場合の電子放出素子では、駆動初期における安定性が
異なり、より好ましくは、高抵抗活性化処理が活性化処
理として選択される。
The electron-emitting devices in the case of the high resistance activation process and the low resistance activation process have different stability in the initial stage of driving, and more preferably, the high resistance activation process is selected as the activation process.

【0065】このようにして得られる本発明の表面伝導
型電子放出素子の基本特性を以下に説明する。
The basic characteristics of the surface conduction electron-emitting device of the present invention thus obtained will be described below.

【0066】以下に述べる表面伝導型電子放出素子の基
本特性は、図7の測定評価系のアノード電極54の電圧
を1kV〜10kVとし、アノード電極54と表面伝導
型電子放出素子の距離Hを2〜8mmとして行った測定
に基づくものである。
The basic characteristics of the surface conduction electron-emitting device described below are that the voltage of the anode electrode 54 of the measurement / evaluation system in FIG. 7 is 1 kV to 10 kV and the distance H between the anode electrode 54 and the surface conduction electron-emitting device is 2 It is based on the measurement performed as ~ 8 mm.

【0067】まず、放出電流Ie及び素子電流Ifと、
素子電圧Vfとの関係の典型的な例を図9に示す。尚、
図9の(a)において、放出電流Ieは素子電流Ifに
比べて著しく小さいので、任意単位で示されている。
First, the emission current Ie and the device current If,
FIG. 9 shows a typical example of the relationship with the element voltage Vf. still,
In FIG. 9A, the emission current Ie is markedly smaller than the device current If, and therefore is shown in arbitrary units.

【0068】図9の(a)から明らかなように、表面伝
導型電子放出素子は、放出電流Ieに対する次の3つの
特徴的特性を有する。
As is apparent from FIG. 9A, the surface conduction electron-emitting device has the following three characteristic characteristics with respect to the emission current Ie.

【0069】まず第1に、表面伝導型電子放出素子はあ
る電圧(しきい値電圧と呼ぶ:図9の(a)中のVt
h)を超える素子電圧Vfを印加すると急激に放出電流
Ieが増加し、一方しきい値電圧Vth以下では放出電
流Ieが殆ど検出されない。即ち、放出電流Ieに対す
る明確なしきい値電圧Vthを持った非線形素子であ
る。
First, the surface conduction electron-emitting device has a certain voltage (called a threshold voltage: Vt in FIG. 9A).
When the device voltage Vf exceeding h) is applied, the emission current Ie rapidly increases, while at the threshold voltage Vth or less, the emission current Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0070】第2に、放出電流Ieが素子電圧Vfに対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ieは素子電圧Vfで制御できる。
Secondly, since the emission current Ie has a characteristic of monotonically increasing with respect to the element voltage Vf (called MI characteristic), the emission current Ie can be controlled by the element voltage Vf.

【0071】第3に、アノード電極54(図7参照)に
補足される放出電荷は、素子電圧Vfを印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vfを印加する時間により制御できる。
Thirdly, the emission charge captured by the anode electrode 54 (see FIG. 7) depends on the time for applying the device voltage Vf. That is, the amount of charges captured by the anode electrode 54 can be controlled by the time for which the device voltage Vf is applied.

【0072】放出電流Ieが素子電圧Vfに対してMI
特性を有すると同時に、素子電流Ifも素子電圧Vfに
対してMI特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図9の(a)で示す特性
である。一方、図9の(b)で示すように、素子電流I
fは素子電圧Vfに対して電圧制御型負性抵抗特性(V
CNR特性と呼ぶ)を示す場合もある。いずれの特性を
示すかは、表面伝導型電子放出素子の製法及び測定時の
測定条件等に依存する。また、VCNR特性を示す境界
電圧をVpと呼ぶ。但し、素子電流Ifが素子電圧Vf
に対してVCNR特性を有する素子でも、放出電流Ie
は素子電圧Vfに対してMI特性を有する。
The emission current Ie is MI with respect to the device voltage Vf.
At the same time as having the characteristics, the element current If may also have the MI characteristics with respect to the element voltage Vf. An example of the characteristic of such a surface conduction electron-emitting device is the characteristic shown in FIG. On the other hand, as shown in FIG. 9B, the device current I
f is a voltage control type negative resistance characteristic (V
In some cases, it may be referred to as a CNR characteristic). Which characteristic is exhibited depends on the manufacturing method of the surface conduction electron-emitting device and the measurement conditions at the time of measurement. The boundary voltage showing the VCNR characteristic is called Vp. However, the element current If is the element voltage Vf
Even if the device has a VCNR characteristic with respect to the emission current Ie
Has MI characteristics with respect to the element voltage Vf.

【0073】以上のような本発明の表面伝導型電子放出
素子の特徴的特性のため、複数の素子を配置した電子源
や画像形成装置等でも、入力信号に応じて、容易に放出
電子量を制御することができることとなり、多方面への
応用が可能である。
Due to the characteristic characteristics of the surface conduction electron-emitting device of the present invention as described above, even in an electron source or an image forming apparatus in which a plurality of devices are arranged, the amount of emitted electrons can be easily adjusted according to an input signal. Since it can be controlled, it can be applied to various fields.

【0074】次に、本発明の電子源における電子放出素
子の配列について、表面伝導型電子放出素子を用いた場
合を例に説明する。
Next, the arrangement of electron-emitting devices in the electron source of the present invention will be described by taking the case of using a surface conduction electron-emitting device as an example.

【0075】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、m本のX方向配線の上にn本のY方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に夫々X方向配線、Y方向配線
を接続した配置方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。
As a method of arranging the surface conduction electron-emitting devices in the electron source of the present invention, in addition to the ladder arrangement as described in the section of the prior art, n Y wires on m X direction wirings are arranged. There is an arrangement method in which directional wirings are provided via an interlayer insulating layer and an X-direction wiring and a Y-direction wiring are connected to a pair of device electrodes of a surface conduction electron-emitting device, respectively. This is hereinafter referred to as a simple matrix arrangement. First, this simple matrix arrangement will be described in detail.

【0076】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された表面伝導型電
子放出素子における放出電子は、しきい値電圧を超える
電圧では、対向する素子電極間に印加するパルス状電圧
の波高値とパルス幅で制御できる。一方、しきい値電圧
以下では殆ど電子は放出されない。従って、多数の表面
伝導型電子放出素子を配置した場合においても、個々の
素子に上記パルス状電圧を適宜印加すれば、入力信号に
応じて表面伝導型電子放出素子を選択し、その電子放出
量が制御でき、単純なマトリクス配線だけで個別の表面
伝導型電子放出素子を選択して独立に駆動可能となる。
According to the basic characteristics of the surface-conduction type electron-emitting device described above, the emitted electrons in the surface-conduction type electron-emitting device arranged in the simple matrix are between the opposing device electrodes at a voltage exceeding the threshold voltage. It can be controlled by the peak value and pulse width of the applied pulsed voltage. On the other hand, almost no electrons are emitted below the threshold voltage. Therefore, even when a large number of surface conduction electron-emitting devices are arranged, if the pulsed voltage is appropriately applied to each device, the surface conduction electron-emitting device is selected according to the input signal and the electron emission amount thereof is selected. Can be controlled, and individual surface conduction electron-emitting devices can be selected and driven independently by simple matrix wiring.

【0077】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図10に基づいて
更に説明する。
The simple matrix arrangement is based on such a principle, and the structure of the electron source having the simple matrix arrangement, which is an example of the electron source of the present invention, will be further described with reference to FIG.

【0078】図10において基板1は既に説明したよう
なガラス板等であり、この基板1上に配列された本発明
の表面伝導型電子放出素子104の個数及び形状は用途
に応じて適宜設定されるものである。
In FIG. 10, the substrate 1 is a glass plate or the like as already described, and the number and shape of the surface conduction electron-emitting devices 104 of the present invention arranged on the substrate 1 are appropriately set according to the application. It is something.

【0079】m本のX方向配線102は、夫々外部端子
Dx1,Dx2,……,Dxmを有するもので、基板1
上に、真空蒸着法、印刷法、スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子104にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。
The m X-direction wirings 102 have external terminals Dx1, Dx2, ..., Dxm, respectively.
A conductive metal or the like formed on the top by a vacuum deposition method, a printing method, a sputtering method, or the like. In addition, the material, so that the voltage is supplied almost evenly to the large number of surface conduction electron-emitting devices 104,
The film thickness and wiring width are set.

【0080】n本のY方向配線103は、夫々外部端子
Dy1,Dy2,……,Dynを有するもので、X方向
配線102と同様に作成される。
The n Y-direction wirings 103 each have external terminals Dy1, Dy2, ..., Dyn, and are formed similarly to the X-direction wirings 102.

【0081】これらm本のX方向配線102とn本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
These m X-direction wirings 102 and n Y-wirings
An interlayer insulating layer (not shown) is provided between the directional wirings 103 and electrically separated to form a matrix wiring. In addition, both m and n are positive integers.

【0082】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。X方向配線102とY方向
配線103は、それぞれ外部端子として引き出されてい
る。
The interlayer insulating layer (not shown) is SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-direction wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103. The X-direction wiring 102 and the Y-direction wiring 103 are drawn out as external terminals.

【0083】更に、表面伝導型電子放出素子104の対
向する素子電極(不図示)が、m本のX方向配線102
と、n本のY方向配線103と、真空蒸着法、印刷法、
スパッタ法等で形成された導電性金属等からなる結線1
05によって電気的に接続されているものである。
Further, the device electrodes (not shown) of the surface conduction electron-emitting device 104 facing each other have m X-direction wirings 102.
, N Y-direction wirings 103, a vacuum deposition method, a printing method,
Connection 1 made of a conductive metal or the like formed by a sputtering method or the like
05 are electrically connected.

【0084】ここで、m本のX方向配線102と、n本
のY方向配線103と、結線105と、対向する素子電
極の導電性金属は、その構成元素の一部あるいは全部が
同一であっても、また夫々異なっていてもよく、Ni、
Cr、Au、Mo、W、Pt、Ti、Al、Cu、Pd
等の金属、あるいは合金及びPd、Ag、Au、RuO
2 、Pd−Ag等の金属、あるいは金属酸化物とガラス
等から構成される印刷導体、In23 −SnO2 等の
透明導体及びポリシリコン等の半導体材料等より適宜選
択される。これら素子電極への配線は、素子電極と材料
が同一である場合は素子電極と総称する場合もある。ま
た、表面伝導型電子放出素子104は、基板1あるいは
不図示の層間絶縁層上どちらに形成してもよい。
Here, the m X-direction wirings 102, the n Y-direction wirings 103, the connection lines 105, and the conductive metal of the opposing element electrodes have the same or a part of their constituent elements. Or, each may be different, Ni,
Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd
Such as metal or alloy and Pd, Ag, Au, RuO
2 , a metal such as Pd-Ag, or a printed conductor composed of metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor material such as polysilicon, and the like. Wirings to these element electrodes may be collectively referred to as element electrodes when the same material as the element electrodes is used. The surface conduction electron-emitting device 104 may be formed either on the substrate 1 or on an interlayer insulating layer (not shown).

【0085】また、詳しくは後述するが、前記X方向配
線102には、X方向に配列された表面伝導型電子放出
素子104の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。
Further, as will be described in detail later, a scanning signal is applied to the X-direction wiring 102 in order to scan the rows of the surface conduction electron-emitting devices 104 arranged in the X-direction according to an input signal. A scanning signal applying means (not shown) is electrically connected.

【0086】一方、Y方向配線103には、Y方向に配
列された表面伝導型電子放出素子104の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号発生手段が電気的に接続されている。更
に、各電子放出素子104に印加される駆動電圧は、当
該電子放出素子104に印加される走査信号と変調信号
の差電圧として供給されるものである。
On the other hand, a modulation signal (not shown) is applied to the Y-direction wiring 103 in order to modulate each row of the surface conduction electron-emitting devices 104 arranged in the Y-direction according to an input signal. The signal generating means is electrically connected. Further, the driving voltage applied to each electron-emitting device 104 is supplied as a difference voltage between the scanning signal and the modulation signal applied to the electron-emitting device 104.

【0087】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図11〜図13を用いて説明する。尚、図11は表
示パネル201の基本構成図であり、図12は蛍光膜1
14を示す図であり、図13は図11の表示パネル20
1で、NTSC方式のテレビ信号に応じてテレビジョン
表示を行うための駆動回路の一例を示すブロック図であ
る。
Next, an example of the image forming apparatus of the present invention using the electron source of the present invention having the above simple matrix arrangement will be described with reference to FIGS. 11 to 13. Note that FIG. 11 is a basic configuration diagram of the display panel 201, and FIG.
14 is a view showing the display panel 20 shown in FIG.
1 is a block diagram showing an example of a drive circuit for performing television display in accordance with an NTSC television signal in FIG.

【0088】図11において、1は上述のようにして本
発明の表面伝導型電子放出素子を配置した電子源の基
板、111は基板1を固定したリアプレート、116は
ガラス基板113の内面に蛍光膜114とメタルバック
115等が形成されたフェースプレート、112は支持
枠であり、リアプレート111、支持枠112及びフェ
ースプレート116にフリットガラス等を塗布し、大気
中あるいは窒素中で、400〜500℃で10分以上焼
成することで封着して外囲器118を構成している。
In FIG. 11, 1 is a substrate of an electron source in which the surface conduction electron-emitting device of the present invention is arranged as described above, 111 is a rear plate on which the substrate 1 is fixed, and 116 is fluorescent light on the inner surface of the glass substrate 113. A face plate 112 on which the film 114 and the metal back 115 and the like are formed is a support frame, and frit glass or the like is applied to the rear plate 111, the support frame 112, and the face plate 116, and 400 to 500 in the atmosphere or nitrogen. The envelope 118 is configured by sealing by firing at 10 ° C. for 10 minutes or more.

【0089】図11において、2は図1における電子放
出部に相当する。102、103は、表面伝導型電子放
出素子104の一対の素子電極4,5と接続されたX方
向配線及びY方向配線で、夫々外部端子Dx1ないしD
xm,Dy1ないしDynを有している。
In FIG. 11, 2 corresponds to the electron emitting portion in FIG. Reference numerals 102 and 103 denote X-direction wirings and Y-direction wirings connected to the pair of device electrodes 4 and 5 of the surface conduction electron-emitting device 104, and the external terminals Dx1 to Dx, respectively.
xm, Dy1 to Dyn.

【0090】外囲器118は、上述の如く、フェースー
プレート116、支持枠112、リアプレート111で
構成されている。しかし、リアプレート111は主に基
板1の強度を補強する目的で設けられるものであり、基
板1自体で十分な強度を持つ場合は別体のリアプレート
111は不要で、基板1に直接支持枠112を封着し、
フェースプレート116、支持枠112、基板1にて外
囲器118を構成してもよい。また、フェースプレート
116、リアプレート111の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器118とすることもでき
る。
The envelope 118 is composed of the face plate 116, the support frame 112 and the rear plate 111 as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1, and when the substrate 1 itself has sufficient strength, the separate rear plate 111 is not necessary, and the rear plate 111 is directly supported on the substrate 1. 112 is sealed,
The envelope 118 may be composed of the face plate 116, the support frame 112, and the substrate 1. Further, by further installing a support body (not shown) called a spacer between the face plate 116 and the rear plate 111, it is possible to form the envelope 118 having sufficient strength against atmospheric pressure.

【0091】蛍光膜114は、モノクロームの場合は蛍
光体122のみからなるが、カラーの蛍光膜114の場
合は、蛍光体122の配列により、ブラックストライプ
(図12(a))あるいはブラックマトリクス(図12
(b))等と呼ばれる黒色導伝材121と蛍光体122
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体122間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜114におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材121の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。
In the case of monochrome, the fluorescent film 114 is composed of only the fluorescent substance 122, but in the case of the color fluorescent film 114, depending on the arrangement of the fluorescent substances 122, a black stripe (FIG. 12A) or a black matrix (see FIG. 12). 12
(B)) Black conductive material 121 and phosphor 122, etc.
Composed of and. The purpose of providing the black stripes and the black matrix is to make the color mixture, etc., inconspicuous by making the coating portions between the phosphors 122 of the three primary colors necessary for color display black, and to reflect external light on the phosphor film 114. This is to suppress the decrease in contrast due to. As the material of the black conductive material 121, not only a commonly used material containing graphite as a main component, but also another material may be used as long as it is conductive and has little light transmission and reflection. it can.

【0092】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。
As a method for applying the phosphor 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.

【0093】また、図11に示されるように、蛍光膜1
14の内面側には通常メタルバック115が設けられ
る。メタルバック115の目的は、蛍光体122(図1
2参照)の発光のうち内面側への光をフェースプレート
116側へ鏡面反射することにより輝度を向上するこ
と、電子ビーム加速電圧を印加するための電極として作
用すること、外囲器118内で発生した負イオンの衝突
によるダメージからの蛍光体122の保護等である。メ
タルバック115は、蛍光膜114の作製後、蛍光膜1
14の内面側表面の平滑化処理(通常フィルミングと呼
ばれる)を行い、その後Alを真空蒸着等で堆積するこ
とで作製できる。
Further, as shown in FIG. 11, the fluorescent film 1
A metal back 115 is usually provided on the inner surface side of 14. The purpose of the metal back 115 is to allow the phosphor 122 (see FIG.
2)) to improve brightness by specularly reflecting the light to the inner surface side to the face plate 116 side, to act as an electrode for applying an electron beam accelerating voltage, and in the envelope 118. This is to protect the phosphor 122 from damage due to collision of the generated negative ions. The metal back 115 is formed on the fluorescent film 1 after the fluorescent film 114 is formed.
It can be manufactured by performing a smoothing treatment (usually called filming) on the inner surface of 14 and then depositing Al by vacuum vapor deposition or the like.

【0094】フェースプレート116には、更に蛍光膜
114の導伝性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
The face plate 116 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114.

【0095】前述の封着を行う際、カラーの場合は各色
蛍光体122と電子放出素子104とを対応させなくて
はいけないため、十分な位置合わせを行なう必要があ
る。
At the time of performing the above-mentioned sealing, in the case of a color, the phosphors 122 of the respective colors must correspond to the electron-emitting devices 104, so that it is necessary to perform sufficient alignment.

【0096】外囲器118内は、不図示の排気管を通
じ、10の−6乗torr程度の真空度にされ、封止さ
れる。尚、不図示の排気管を通じ、例えばロータリーポ
ンプ、ターボポンプをポンプ系とする様な通常の真空装
置系で、外囲器118内を10の−6乗torr程度の
真空度とした状態で、容器外端子Dx1ないしDxmと
Dy1ないしDynを通じ素子電極4,5間に電圧を印
加し、前述のフォーミング処理及び活性化処理をして電
子放出部2を形成した後、80℃〜150℃でベーキン
グを3〜15時間行いながら、例えばイオンポンプ等を
ポンプ系とする超高真空装置系に切り替える場合もあ
る。超高真空装置系の切り替え、及びベーキングは、前
述の表面伝導型電子放出素子の素子電流If、放出電流
Ieの単調増加特性(MI特性)を満足するためであ
り、その方法、条件は、これに限るものではない。
The inside of the envelope 118 is sealed to a vacuum of about 10 −6 torr through an exhaust pipe (not shown). It should be noted that, through an exhaust pipe (not shown), a vacuum system such as a rotary pump or a turbo pump is used as a pump system, and the inside of the envelope 118 has a vacuum degree of about 10 −6 torr. A voltage is applied between the device electrodes 4 and 5 through the terminals Dx1 to Dxm and Dy1 to Dyn outside the container to form the electron emitting portion 2 by the above-described forming treatment and activation treatment, and then baking at 80 ° C to 150 ° C. There is a case where, for example, the ion pump or the like is switched to the ultra-high vacuum apparatus system as a pump system while performing the step 3 to 15 hours. This is because the switching and baking of the ultrahigh vacuum device system satisfy the monotonically increasing characteristics (MI characteristics) of the device current If and the emission current Ie of the surface conduction electron-emitting device described above. It is not limited to.

【0097】また、外囲器118の封止後の真空度を維
持するために、ゲッター処理を行うこともある。これ
は、外囲器118の封止を行う直前あるいは封止後に、
抵抗加熱あるいは高周波加熱等の加熱法により、外囲器
118内の所定の位置に配置したゲッター(不図示)を
加熱し、蒸着膜を形成する処理である。ゲッターは通常
Ba等が主成分であり、該蒸着膜の吸着作用により、例
えば1×10の−5乗ないしは1×10の−7乗tor
rの真空度を維持するためのものである。
Further, a getter process may be performed in order to maintain the degree of vacuum after the envelope 118 is sealed. This is done immediately before or after sealing the envelope 118,
This is a process of forming a vapor deposition film by heating a getter (not shown) arranged at a predetermined position in the envelope 118 by a heating method such as resistance heating or high frequency heating. The getter usually has Ba or the like as a main component, and is, for example, 1 × 10 −5 to 1 × 10 −7 tor due to the adsorption action of the vapor deposition film.
This is for maintaining the vacuum degree of r.

【0098】尚、前述したフォーミング及びこれ以降の
電子放出素子の各製造工程は、通常、外囲器118の封
止直前又は封止後に行われるもので、その内容は前述の
通りである。
The above-described forming process and the subsequent steps of manufacturing the electron-emitting device are usually performed immediately before or after the encapsulation of the envelope 118, and the details thereof are as described above.

【0099】上述の表示パネル201は、例えば図13
に示されるような駆動回路で駆動することができる。
尚、図13において、201は表示パネル、202は走
査回路、203は制御回路、204はシフトレジスタ、
205はラインメモリ、206は同期信号分離回路、2
07は変調信号発生器、Vx及びVaは直流電圧源であ
る。
The display panel 201 described above is displayed, for example, in FIG.
It can be driven by a driving circuit as shown in FIG.
In FIG. 13, 201 is a display panel, 202 is a scanning circuit, 203 is a control circuit, 204 is a shift register,
205 is a line memory, 206 is a sync signal separation circuit, 2
Reference numeral 07 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0100】図13に示されるように、表示パネル20
1は、外部端子Dx1ないしDxm、外部端子Dy1な
いしDyn及び高圧端子Hvを介して外部の電気回路と
接続されている。この内、外部端子Dx1ないしDxm
には前記表示パネル201内に設けられている表面伝導
型電子放出素子、即ちm行n列の行列状にマトリクス配
置された表面伝導型電子放出素子群を1行(n素子ず
つ)順次駆動して行くための走査信号が印加される。
As shown in FIG. 13, the display panel 20.
1 is connected to an external electric circuit via the external terminals Dx1 to Dxm, the external terminals Dy1 to Dyn, and the high-voltage terminal Hv. Of these, the external terminals Dx1 to Dxm
The surface conduction electron-emitting devices provided in the display panel 201, that is, the group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns are sequentially driven one row (n elements at a time). A scanning signal for moving is applied.

【0101】一方、端子Dy1ないし外部端子Dynに
は、前記走査信号により選択された1行の各表面伝導型
電子放出素子の出力電子ビームを制御するための変調信
号が印加される。また、高圧端子Hvには、直流電圧源
Vaより、例えば10kVの直流電圧が供給される。こ
れは表面伝導型電子放出素子より出力される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
ための加速電圧である。
On the other hand, a modulation signal for controlling the output electron beam of each surface conduction electron-emitting device of one row selected by the scanning signal is applied to the terminal Dy1 to the external terminal Dyn. Further, the high voltage terminal Hv is supplied with a DC voltage of, for example, 10 kV from the DC voltage source Va. This is an accelerating voltage for giving enough energy to excite the phosphor to the electron beam output from the surface conduction electron-emitting device.

【0102】走査回路202は、内部にm個のスイッチ
ング素子(図13中S1ないしSmで模式的に示す)を
備えるもので、各スイッチング素子S1〜Smは、直流
電圧電源Vxの出力電圧もしくは0V(グランドレベ
ル)のいずれか一方を選択して、表示パネル201の外
部端子Dx1ないしDxmと電気的に接続するものであ
る。各スイッチング素子S1〜Smは、制御回路203
が出力する制御信号Tscanに基づいて動作するもの
で、実際には、例えばFETのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。
The scanning circuit 202 has m switching elements (schematically shown by S1 to Sm in FIG. 13) inside, and each of the switching elements S1 to Sm is an output voltage of the DC voltage power supply Vx or 0V. One of (ground level) is selected and electrically connected to the external terminals Dx1 to Dxm of the display panel 201. Each of the switching elements S1 to Sm includes a control circuit 203.
It operates on the basis of the control signal Tscan output from the device, and in fact, it can be easily configured by combining elements having a switching function such as an FET.

【0103】本例における前記直流電圧源Vxは、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。
The DC voltage source Vx in this example has a threshold drive voltage applied to the surface-conduction electron-emitting devices which are not scanned, based on the characteristics (threshold voltage) of the surface-conduction electron-emitting devices. It is set to output a constant voltage that is less than or equal to the value voltage.

【0104】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路206より送られる同期信号Tsyn
cに基づいて、各部に対してTscan、Tsft及び
Tmryの各制御信号を発生する。
The control circuit 203 has a function of matching the operation of each part so that an appropriate display is performed based on an image signal input from the outside. The synchronization signal Tsyn sent from the synchronization signal separation circuit 206 described below
Based on c, Tscan, Tsft, and Tmry control signals are generated for each unit.

【0105】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Tsyncとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上D
ATA信号と図示する。このDATA信号はシフトレジ
スタ204に入力される。
The synchronizing signal separation circuit 206 is a circuit for separating a synchronizing signal component and a luminance signal component from an externally input NTSC television signal, and as is well known, a frequency separation (filter). If you use a circuit,
It can be easily constructed. Sync signal separation circuit 206
As is well known, the sync signal separated by is composed of a vertical sync signal and a horizontal sync signal. here,
For convenience of explanation, it is shown as Tsync. On the other hand, the luminance signal component of the image separated from the television signal is referred to as D for convenience.
This is shown as an ATA signal. This DATA signal is input to the shift register 204.

【0106】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsftに基づいて作
動する。この制御信号Tsftは、シフトレジスタ20
4のシフトクロックであると言い換えてもよい。また、
シリアル/パラレル変換された画像1ライン分(SCE
のn素子分の駆動データに相当する)のデータは、Id
1ないしIdnのn個の並列信号として前記シフトレジ
スタ204より出力される。
The shift register 204 is for converting the DATA signal serially input in time series into serial / parallel conversion for each line of the image, and based on the control signal Tsft sent from the control circuit 203. Operate. The control signal Tsft is supplied to the shift register 20.
In other words, the shift clock may be four. Also,
One line of serial / parallel converted image (SCE
(Corresponding to driving data for n elements of
It is output from the shift register 204 as n parallel signals 1 to Idn.

【0107】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路203より送られる制御信号Tmryに従って
適宜Id1ないしIdnの内容を記憶する。記憶された
内容は、Id’1ないしId’nとして出力され、変調
信号発生器207に入力される。
The line memory 205 is a storage device for storing data for one line of an image for a required time,
The contents of Id1 to Idn are stored according to the control signal Tmry sent from the control circuit 203. The stored contents are output as Id'1 to Id'n and input to the modulation signal generator 207.

【0108】変調信号発生器207は、前記画像データ
Id’1ないしId’nの各々に応じて、電子放出素子
の各々を適切に駆動変調するための信号源で、その出力
信号は、端子Doy1ないしDoynを通じて表示パネ
ル201内の電子放出素子に印加される。
The modulation signal generator 207 is a signal source for appropriately driving and modulating each of the electron-emitting devices according to each of the image data Id'1 to Id'n, and its output signal is a terminal Doy1. Or Don is applied to the electron-emitting device in the display panel 201.

【0109】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては表
面伝導型電子放出素子への印加電圧の変化に応じて放出
電流も変化して行く。表面伝導型電子放出素子の材料、
構成、製造方法を変えることにより、しきい値電圧の値
や印加電圧に対する放出電流の変化度合いが変わる場合
もあるが、いずれにしても以下のことがいえる。
As described above, the surface conduction electron-emitting device has a clear threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. Further, for a voltage exceeding the threshold voltage, the emission current also changes according to the change in the voltage applied to the surface conduction electron-emitting device. Material of surface conduction electron-emitting device,
The value of the threshold voltage and the degree of change of the emission current with respect to the applied voltage may change by changing the configuration and the manufacturing method. In any case, the following can be said.

【0110】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第1には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第2には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。
That is, when a pulsed voltage is applied to the surface conduction electron-emitting device, no electron emission occurs even if a voltage below the threshold voltage is applied, but a voltage exceeding the threshold voltage is applied. If it does, electron emission occurs. At that time, firstly, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Secondly, it is possible to control the total amount of charges of the output electron beam by changing the width of the voltage pulse.

【0111】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器207としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器207としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。
Therefore, as a method of modulating the surface conduction electron-emitting device according to the input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 uses a voltage modulation method circuit that generates a voltage pulse of a constant length, but can appropriately modulate the pulse peak value according to the input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a circuit of the pulse width modulation method capable of appropriately modulating the pulse width according to the input data is used. To use.

【0112】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
The shift register 204 and the line memory 20
5 may be of a digital signal type or an analog signal type as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.

【0113】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 206 into a digital signal. This can be done by providing an A / D converter at the output of the sync signal separation circuit 206.

【0114】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
Also in connection with this, the line memory 20
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in the modulation signal generator 207 is slightly different.

【0115】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。
That is, in the case of the voltage modulation system using a digital signal, for the modulation signal generator 207, for example, a well-known D / A conversion circuit may be used, and an amplification circuit or the like may be added if necessary. Further, in the case of a pulse width modulation method using a digital signal, the modulation signal generator 207, for example, a high-speed oscillator and a counter (counter) that counts the number of waves output by the oscillator, and the output value of the counter and the output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator to the drive voltage of the surface conduction electron-emitting device may be added.

【0116】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。
On the other hand, in the case of the voltage modulation method using analog signals, the modulation signal generator 207 may be, for example, an amplifier circuit using a well-known operational amplifier or the like, and a level shift circuit or the like may be added if necessary. May be. Further, in the case of the pulse width modulation method using an analog signal, for example, a well-known voltage controlled oscillation circuit (VCO) may be used, and the voltage is amplified to the drive voltage of the surface conduction electron-emitting device as necessary. May be added.

【0117】以上のような表示パネル201及び駆動回
路を有する本発明の画像形成装置は、端子Dx1〜Dx
m及びDy1〜Dynから電圧を印加することにより、
必要な電子放出素子から電子を放出させることができ、
高圧端子Hvを通じて、メタルバック115あるいは透
明電極(不図示)に高電圧を印加して電子ビームを加速
し、加速した電子ビームを蛍光膜114に衝突させるこ
とで生じる励起・発光によって、NTSC方式のテレビ
信号に応じてテレビジョン表示を行うことができるもの
である。
The image forming apparatus of the present invention having the display panel 201 and the driving circuit as described above has terminals Dx1 to Dx.
By applying voltage from m and Dy1 to Dyn,
Electrons can be emitted from necessary electron-emitting devices,
A high voltage is applied to the metal back 115 or a transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam, and the excited electron beam is caused to collide with the fluorescent film 114 to generate excitation / light emission. A television display can be performed according to a television signal.

【0118】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てNTSC方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、PAL、SECAM方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるTV信号、例えばMUSE方式を初めとす
る高品位TV方式でもよい。
The above-described structure is a schematic structure necessary for obtaining the image forming apparatus of the present invention used for display or the like, and the detailed parts such as the material of each member are limited to the above contents. However, it is appropriately selected so as to suit the purpose of the image forming apparatus. Further, although the NTSC system has been described as the input signal, the image forming apparatus according to the present invention is not limited to this, and other systems such as PAL and SECAM systems may be used, and more scanning lines than these may be used. It is also possible to use a high-definition TV system such as a TV signal such as the MUSE system.

【0119】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について図14及び
図15を用いて説明する。
Next, an example of the above-mentioned ladder-type electron source and an image forming apparatus of the present invention using the electron source will be described with reference to FIGS. 14 and 15.

【0120】図14において、1は基板、104は表面
伝導型電子放出素子、304は表面伝導型電子放出素子
104を接続する共通配線で10本設けられており、各
々外部端子D1〜D10を有している。
In FIG. 14, 1 is a substrate, 104 is a surface conduction electron-emitting device, and 304 is a common wiring for connecting the surface conduction electron-emitting device 104. Ten common wirings are provided, each having external terminals D1 to D10. are doing.

【0121】表面伝導型電子放出素子104は、基板1
上に並列に複数個配置されている。これを素子行と呼
ぶ。そしてこの素子行が複数行配置されて電子源を構成
している。
The surface conduction electron-emitting device 104 is the substrate 1
A plurality of them are arranged in parallel on the top. This is called an element row. A plurality of these element rows are arranged to form an electron source.

【0122】各素子行の共通配線304(例えば外部端
子D1とD2の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2〜D9について、夫々
相隣接する共通配線304、即ち夫々相隣接する外部端
子D2とD3,D4とD5,D6とD7,D8とD9の
共通配線304を一体の同一配線としても行うことがで
きる。
It is possible to independently drive each element row by applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D1 and D2). That is, a voltage exceeding the threshold voltage may be applied to the element row where the electron beam is desired to be emitted, and a voltage lower than the threshold voltage may be applied to the element row where the electron beam is not desired to be emitted. The application of such a drive voltage applies to the common wirings D2 to D9 located between the element rows, the common wirings 304 adjacent to each other, that is, the external terminals D2 and D3, D4 and D5, D6 and D7 and D8 adjacent to each other. The common wiring 304 of D9 and D9 may be integrated into the same wiring.

【0123】図15は、本発明の電子源の他の例であ
る、上記梯型配置の電子源を備えた表示パネル301の
構造を示す図である。
FIG. 15 is a diagram showing the structure of a display panel 301 provided with the above-mentioned ladder-type electron source, which is another example of the electron source of the present invention.

【0124】図15中302はグリッド電極、303は
電子が通過するための開口、D1〜Dmは各表面伝導型
電子放出素子に電圧を印加するための外部端子、G1〜
Gnはグリッド電極302に接続された外部端子であ
る。また、各素子行間の共通配線304は一体の同一配
線として基板1上に形成されている。
In FIG. 15, 302 is a grid electrode, 303 is an opening for passing electrons, D1 to Dm are external terminals for applying a voltage to each surface conduction electron-emitting device, and G1 to G1.
Gn is an external terminal connected to the grid electrode 302. Further, the common wiring 304 between each element row is formed on the substrate 1 as an integrated single wiring.

【0125】尚、図15において図11と同じ符号は同
じ部材を示すものであり、図11に示される単純マトリ
クス配置の電子源を用いた表示パネル201との大きな
違いは、基板1とフェースプレート116の間にグリッ
ド電極302を備えている点である。
Note that, in FIG. 15, the same reference numerals as those in FIG. 11 indicate the same members, and a big difference from the display panel 201 using the electron source of the simple matrix arrangement shown in FIG. The point is that the grid electrode 302 is provided between 116.

【0126】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、表面伝導型電子放出素
子104から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直行して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子104に対応して1個ずつ円
形の開口303を設けたものとなっている。
The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating the electron beam emitted from the surface conduction electron-emitting device 104, and the electron beam is applied to the stripe-shaped electrode provided orthogonal to the device row in the ladder-type arrangement. To pass
A circular opening 303 is provided for each of the surface conduction electron-emitting devices 104.

【0127】グリッド電極302の形状や配置位置は、
必ずしも図15に示すようなものでなければならないも
のではなく、開口303をメッシュ状に多数設けること
もあり、またグリッド電極302を、例えば表面伝導型
電子放出素子104の周囲や近傍に設けてもよい。
The shape and arrangement position of the grid electrode 302 are
It does not necessarily have to be as shown in FIG. 15, and a large number of openings 303 may be provided in a mesh shape, and the grid electrode 302 may be provided, for example, around or near the surface conduction electron-emitting device 104. Good.

【0128】外部端子D1〜Dm及びG1〜Gnは不図
示の駆動回路に接続されている。そして、素子行を1列
ずつ順次駆動(走査)して行くのと同期してグリッド電
極302の列に画像1ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜114への照射を制御
し、画像を1ラインずつ表示することができる。
The external terminals D1 to Dm and G1 to Gn are connected to a drive circuit (not shown). Then, by applying a modulation signal for one image line to the columns of the grid electrode 302 in synchronization with the sequential driving (scanning) of the element rows one column at a time, irradiation of each electron beam to the fluorescent film 114 is performed. The image can be displayed line by line.

【0129】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。
As described above, the image forming apparatus of the present invention is
An image formation that can be obtained by using the electron source of the present invention in either a simple matrix arrangement or a trapezoidal arrangement and is suitable not only as a display device for the television broadcast described above but also as a display device for a video conference system, a computer, or the like. The device is obtained. Further, it can also be used as an exposure device of an optical printer configured with a photosensitive drum.

【0130】[0130]

【実施例】以下に、実施例を挙げて本発明を更に詳述す
る。
EXAMPLES The present invention will be described in more detail below with reference to examples.

【0131】実施例1 本実施例で用いた表面伝導型電子放出素子の構成は、図
1に示されるものと同様である。尚、本実施例の電子源
では、基板1上に、同一形状の表面伝導型電子放出素子
が4個形成されている。
Example 1 The structure of the surface conduction electron-emitting device used in this example is the same as that shown in FIG. In the electron source of this embodiment, four surface conduction electron-emitting devices having the same shape are formed on the substrate 1.

【0132】表面伝導型電子放出素子の製法は、基本的
には図5で説明した方法と同様である。以下、図1及び
図5を用いて、本実施例で用いた表面伝導型電子放出素
子の基本的な構成及び製造法を説明する。
The method of manufacturing the surface conduction electron-emitting device is basically the same as the method described with reference to FIG. The basic configuration and manufacturing method of the surface conduction electron-emitting device used in this example will be described below with reference to FIGS. 1 and 5.

【0133】図1において1は基板、4と5は素子電
極、2は電子放出部、3は導電性膜、6はフォーミング
工程によって形成された亀裂、7は抵抗体膜である。
In FIG. 1, 1 is a substrate, 4 and 5 are device electrodes, 2 is an electron emitting portion, 3 is a conductive film, 6 is a crack formed by a forming process, and 7 is a resistor film.

【0134】以下、製造手順を図1及び図5に基づいて
説明する。
The manufacturing procedure will be described below with reference to FIGS.

【0135】工程−a 清浄化した青板ガラス上に厚さ0.5マイクロメートル
のシリコン酸化膜をスパッタ法で形成した基板1上に、
所望の電極形状開口を有するパターンをホトレジスト
(RD−2000N−41・日立化成社製)で形成し、
真空蒸着法により、厚さ50オングストロームのTi、
厚さ1000オングストロームのNiを順次堆積した。
ホトレジストパターンを有機溶剤で溶解し、Ni/Ti
堆積膜をリフトオフして、素子電極間隔Lが20マイク
ロメートル、幅Wが300マイクロメートルの素子電極
4,5を形成した。
Step-a On a substrate 1 in which a 0.5 μm thick silicon oxide film is formed on a cleaned soda-lime glass by a sputtering method,
A pattern having a desired electrode shape opening is formed with a photoresist (RD-2000N-41, manufactured by Hitachi Chemical Co., Ltd.),
By vacuum evaporation method, Ti with a thickness of 50 Å,
1000 Å thick Ni was sequentially deposited.
Dissolve the photoresist pattern with an organic solvent, and use Ni / Ti
The deposited film was lifted off to form device electrodes 4 and 5 having a device electrode interval L of 20 μm and a width W of 300 μm.

【0136】工程−b 次に、電子放出部2を形成するための導電性膜3を所定
の形状にパターニングするために、通常よく用いられる
蒸着マスクを素子電極4,5上に配置し、膜厚1000
オングストロームのCr膜を真空蒸着により堆積、パタ
ーニングし、その上に有機Pd(ccp4230奥野製
薬(株)製)をスピンナーにより回転塗布し、300℃
で10分間の加熱焼成処理をした。また、こうして形成
された主として酸化パラジウムの微粒子からなる導電性
膜3の膜厚は100オングストローム、シート抵抗値は
2×10の4乗Ω/□であった。尚、ここで述べる微粒
子膜とは、前述したように、複数の微粒子が集合した膜
であり、その微細構造として、微粒子が個々に分散配置
した状態のみならず、微粒子が互いに隣接、あるいは、
重なり合った状態(島状も含む)の膜をさし、その粒径
とは、この状態で粒子形状が認識可能な微粒子ついての
径をいう。
Step-b Next, in order to pattern the conductive film 3 for forming the electron emission portion 2 into a predetermined shape, a vapor deposition mask which is often used is placed on the device electrodes 4 and 5 to form a film. Thick 1000
An Angstrom Cr film is deposited and patterned by vacuum evaporation, and organic Pd (ccp4230 manufactured by Okuno Chemical Industries Co., Ltd.) is spin-coated by a spinner on it, and the temperature is 300 ° C.
Was heated and baked for 10 minutes. The thickness of the conductive film 3 mainly composed of fine particles of palladium oxide thus formed was 100 Å, and the sheet resistance value was 2 × 10 4 Ω / □. Incidentally, the fine particle film described here is a film in which a plurality of fine particles are gathered as described above, and as a fine structure thereof, not only the fine particles are individually dispersed and arranged, but the fine particles are adjacent to each other, or
It refers to overlapping films (including island-like films), and the particle size means the diameter of fine particles whose particle shape can be recognized in this state.

【0137】工程−c Cr膜及び焼成後の導電性膜3を酸エッチャントにより
エッチングして所望のパターンを形成した。
Step-c The Cr film and the conductive film 3 after firing were etched with an acid etchant to form a desired pattern.

【0138】以上の工程により、基板1上に素子電極
4,5及び導電性膜3を形成した。
Through the above steps, the device electrodes 4, 5 and the conductive film 3 were formed on the substrate 1.

【0139】工程−d 上記工程を経た基板1を図7の測定評価系に設置し、真
空ポンプにて排気して、2×10の−5乗torrの真
空度に達した後、素子電圧Vfを印加するための電源5
1より、4素子のうち2素子の素子電極4,5間に夫々
電圧を印加し、通電処理(フォーミング処理)を施し
た。フォーミング処理の電圧波形は図6(b)に示され
るような波形とした。
Step-d The substrate 1 which has undergone the above steps is installed in the measurement / evaluation system of FIG. 7, exhausted by a vacuum pump, and after reaching a vacuum degree of 2 × 10 −5 torr, the element voltage Vf Power supply 5 for applying
From No. 1, a voltage was applied between the device electrodes 4 and 5 of 2 out of 4 devices, and an energization process (forming process) was performed. The voltage waveform of the forming process has a waveform as shown in FIG.

【0140】図6(b)中、T1及びT2は電圧波形の
パルス幅とパルス間隔であり、本実施例ではT1を1ミ
リ秒、T2を10ミリ秒とし、三角波の波高値(フォー
ミング時のピーク電圧)は0.1Vステップで昇圧させ
てフォーミング処理を行なった。また、フォーミング処
理中は、同時に、0.1Vの電圧でT2間に抵抗測定パ
ルスを挿入して抵抗を測定した。尚、フォーミング処理
の終了は、抵抗測定パルスでの測定値が約1Mオーム以
上になった時とし、同時に、表面伝導型電子放出素子へ
の電圧の印加を終了した。夫々の表面伝導型電子放出素
子のフォーミング電圧VFは5.1Vと5.0Vであっ
た。
In FIG. 6 (b), T1 and T2 are the pulse width and pulse interval of the voltage waveform. In this embodiment, T1 is 1 ms and T2 is 10 ms, and the peak value of the triangular wave (when forming) The peak voltage was increased in 0.1 V steps to perform the forming process. Further, during the forming process, at the same time, a resistance measurement pulse was inserted between T2 at a voltage of 0.1 V to measure the resistance. The forming process was terminated when the measured value by the resistance measurement pulse became about 1 M ohm or more, and at the same time, the application of the voltage to the surface conduction electron-emitting device was terminated. The forming voltage VF of each surface conduction electron-emitting device was 5.1V and 5.0V.

【0141】工程−e 次に、RFスパッタ法により、Pd膜を約30オングス
トローム換算の厚みに堆積した。ここで、この膜はいわ
ゆる島状薄膜であり、通常の連続膜より大きな抵抗を示
す。次に、フォトリソグラフィー技術によりパータンニ
ングし、抵抗体7を形成した。この時、素子電極4,5
間の抵抗値は約100キロオームであった。
Step-e Next, a Pd film was deposited in a thickness of about 30 Å by RF sputtering. Here, this film is a so-called island-shaped thin film and exhibits a larger resistance than a normal continuous film. Next, patterning was performed by a photolithography technique to form a resistor 7. At this time, the device electrodes 4, 5
The resistance value between them was about 100 k ohms.

【0142】工程−f 続いて、フォーミング処理した表面伝導型電子放出素子
に、上記工程−dにおけるT2と同じ周期でパルス幅T
1の矩形波を印加して活性化処理をした。ここで、矩形
波の波高値を14Vとした。即ち、高抵抗活性化処理を
行った。
Step-f Then, the surface-conduction type electron-emitting device subjected to the forming treatment has a pulse width T at the same period as T2 in the step-d.
A rectangular wave of No. 1 was applied for activation treatment. Here, the peak value of the rectangular wave was set to 14V. That is, high resistance activation processing was performed.

【0143】尚、この時の図7の測定評価装置内の真空
度は1.5×10の−5乗torrであった。放出電流
Ieが、約30分で最大となったので、活性化処理を終
了した。こうして電子放出部2を形成し、表面伝導型電
子放出素子を作製した。以下、これを素子Aと呼ぶ。
At this time, the degree of vacuum in the measurement and evaluation device of FIG. 7 was 1.5 × 10 −5 torr. Since the emission current Ie reached the maximum in about 30 minutes, the activation process was terminated. In this way, the electron emitting portion 2 was formed, and a surface conduction electron-emitting device was produced. Hereinafter, this is referred to as element A.

【0144】また、比較のため、上記工程−aから工程
−dまでは同様にして、工程−eを省いて2つの素子を
作製した。これを素子Bと呼ぶ。
For comparison, two elements were manufactured in the same manner from step-a to step-d, omitting step-e. This is called element B.

【0145】更に、上述の工程で作成した素子A,Bの
電子放出特性を、上述の図7の測定評価系を用いて測定
した。この測定は、真空オイルを使用しないイオンポン
プ等の超高真空排気装置を用いて排気し、有機物質の混
入を極力防止した条件下で行った。
Further, the electron emission characteristics of the devices A and B produced in the above steps were measured using the above-described measurement evaluation system of FIG. This measurement was carried out under conditions where the exhaust was evacuated using an ultra-high vacuum evacuation device such as an ion pump that does not use vacuum oil, and contamination of organic substances was prevented as much as possible.

【0146】尚、図7におけるアノード電極54と表面
伝導型電子放出素子の距離を4mm、アノード電極54
の電位を1kV、電子放出特性測定時の真空装置内の真
空度は1×10の−6.5乗torrとした。
The distance between the anode electrode 54 and the surface conduction electron-emitting device in FIG.
Was 1 kV, and the degree of vacuum in the vacuum apparatus at the time of measuring the electron emission characteristics was 1 × 10 −6.5 torr.

【0147】素子A,B共に素子電極4,5間に14V
の素子電圧を印加し、その時に流れる素子電流If及び
放出電流Ieを測定した。素子A,B共に、測定初期よ
り安定した素子電流If及び放出電流Ieが観察され、
素子Aでは素子電圧14Vで素子電流Ifが1.3ミリ
アンペア、放出電流Ieが2.5マイクロアンペアであ
った。また、素子Bでは素子電流Ifが0.5ミリアン
ペア、放出電流Ieが0.5マイクロアンペアと測定さ
れた。以上より、本発明による素子Aは、素子Bに比べ
て電子放出電流Ieが増大したことが判る。
14 V is applied between the device electrodes 4 and 5 for both devices A and B.
Then, the device current If and the emission current Ie flowing at that time were measured. A stable device current If and emission current Ie were observed in both the devices A and B from the initial measurement,
In the device A, the device voltage If was 14 V, the device current If was 1.3 milliamperes, and the emission current Ie was 2.5 microamperes. In the device B, the device current If was measured to be 0.5 milliamperes, and the emission current Ie was measured to be 0.5 microamperes. From the above, it can be seen that the device A according to the present invention has an electron emission current Ie increased as compared with the device B.

【0148】実施例2 本実施例は、実施例1と同様な形態の素子であって、実
施例1の工程−aから工程−dまでは同様にして、活性
化処理を行った後に、真空蒸着法により、メタルマスク
を用いAu薄膜を厚さ50オングストローム積層し、抵
抗体膜7を形成した。即ち、活性化処理のようにして作
製した表面伝導型電子放出素子は実施例1と同様な良好
な特性を示した。
Example 2 This example is an element having the same form as that of Example 1, and the steps from a to step d in Example 1 are performed in the same manner as above, and then vacuum activation is performed. By a vapor deposition method, Au thin films having a thickness of 50 angstrom were laminated using a metal mask to form a resistor film 7. That is, the surface-conduction type electron-emitting device manufactured by the activation treatment showed the same good characteristics as in Example 1.

【0149】実施例3 本実施例は、実施例1および実施例2と異なり、抵抗体
膜7を導電性膜3の下部に設置したものである。まず、
青板ガラスの基板1上にCr薄膜を約200オングスト
ローム堆積した後に、実施例1の工程−aから工程−d
に対応する工程を施した。尚、フォーミング処理におい
ては、素子電極4,5間の抵抗値が約100キロオーム
になったところで処理を終了した。その後、活性化処理
を行ったところ、実施例1と略同等の特性を得ることが
できた。
Embodiment 3 This embodiment is different from Embodiments 1 and 2 in that the resistor film 7 is placed below the conductive film 3. First,
After depositing a Cr thin film on a soda-lime glass substrate 1 in a thickness of about 200 angstroms, the process-a to the process-d of Example 1 are performed.
Process corresponding to. In the forming process, the process was terminated when the resistance value between the device electrodes 4 and 5 reached about 100 kΩ. After that, when the activation treatment was performed, it was possible to obtain characteristics substantially equivalent to those in Example 1.

【0150】一方、比較例として、Cr薄膜を設けず、
その他は本実施例と全く同様の工程で作製した表面伝導
型電子放出素子は、安定した特性は得られず、放出電流
Ieも約1桁小さかった。即ち、100キロオームとい
う低抵抗値でフォーミング処理を終了したにもかかわら
ず、電子放出部は形成されており、かつ電子放出に寄与
する電流パス以外の電流パスとしてCr薄膜が機能して
いると思われる。この時、Cr薄膜は初期物性とは異な
っているかもしれないが、要は、導電性膜3の下部に形
成した膜が本発明の意図するところの抵抗体膜7と考え
られる。
On the other hand, as a comparative example, without providing a Cr thin film,
Other than that, the surface conduction electron-emitting device manufactured by the same steps as in this example did not have stable characteristics, and the emission current Ie was about one digit smaller. That is, it is considered that the electron emission portion is formed and the Cr thin film functions as a current path other than the current path that contributes to electron emission, even though the forming process is completed with a low resistance value of 100 kΩ. Be done. At this time, the Cr thin film may differ from the initial physical properties, but the point is that the film formed under the conductive film 3 is considered to be the resistor film 7 intended by the present invention.

【0151】実施例4 本実施例は、実施例3と同様に、抵抗体膜7を導電性膜
3の下部に設けたものであるが、抵抗体膜7として半導
体基板の一部を低抵抗化したものである。即ち、基板1
としてノンドープのシリコンウエハーを用い、実施例3
におけるCr薄膜に対応する部位にホウ素をイオン注入
し、その後の工程は実施例3と同様にした。その結果、
実施例3と同様な好結果を得た。
Example 4 In this example, the resistor film 7 is provided below the conductive film 3 as in the case of Example 3. However, as the resistor film 7, a part of the semiconductor substrate has a low resistance. It has been transformed. That is, the substrate 1
Example 3 using a non-doped silicon wafer as
Boron was ion-implanted into the portion corresponding to the Cr thin film in, and the subsequent steps were the same as in Example 3. as a result,
Good results similar to those in Example 3 were obtained.

【0152】実施例5 本実施例は、多数の表面伝導型電子放出素子を単純マト
リクス配置した電子源を用いた画像形成装置の例であ
る。
Embodiment 5 This embodiment is an example of an image forming apparatus using an electron source in which a large number of surface conduction electron-emitting devices are arranged in a simple matrix.

【0153】電子源の一部の平面図を図16に示す。ま
た、図中のA−A’断面図を図17に、製造手順を図1
8及び図19に示す。但し、図16、図17、図18及
び図19において同じ符号は同じ部材を示す。
A plan view of a part of the electron source is shown in FIG. In addition, FIG. 17 is a sectional view taken along the line AA ′ in FIG.
8 and FIG. However, the same reference numerals in FIGS. 16, 17, 18, and 19 indicate the same members.

【0154】ここで1は基板、102はX方向配線(下
配線とも呼ぶ)、103はY方向配線(上配線とも呼
ぶ)、3は導電性膜、4,5は素子電極、151は層間
絶縁層、152は素子電極5と下配線102と電気的接
続のためのコンタクトホールである。
Here, 1 is a substrate, 102 is an X-direction wiring (also called lower wiring), 103 is a Y-direction wiring (also called upper wiring), 3 is a conductive film, 4 and 5 are element electrodes, and 151 is interlayer insulation. A layer 152 is a contact hole for electrically connecting the device electrode 5 and the lower wiring 102.

【0155】次に製造方法を、図18及び図19に基づ
いて工程順に従って具体的に説明する。尚、以下の各工
程a〜hは図18及び図19の(a)〜(h)に対応す
るものである。
Next, the manufacturing method will be specifically described in the order of steps based on FIGS. 18 and 19. Each of the following steps a to h corresponds to (a) to (h) in FIGS. 18 and 19.

【0156】工程−a 清浄化した青板ガラス上に厚さ0.5マイクロメートル
のシリコン酸化膜をスパッタ法で形成した基板1上に、
真空蒸着により、厚さ50オングストロームのCr、厚
さ6000オングストロームのAuを順次積層した後、
ホトレジスト(AZ1370・ヘキスト社製)をスピン
ナーにより回転塗布し、ベークした後、ホトマスク像を
露光、現像して、下配線102のレジストパターンを形
成し、Au/Cr堆積膜をウエットエッチングして、所
望の形状の下配線102を形成した。
Step-a On a substrate 1 in which a 0.5 μm-thick silicon oxide film is formed on a cleaned soda-lime glass by a sputtering method,
After sequentially depositing 50 Å thick Cr and 6000 Å thick Au by vacuum deposition,
A photoresist (AZ1370, Hoechst) is spin-coated with a spinner, baked, and then exposed and developed with a photomask image to form a resist pattern of the lower wiring 102, and a Au / Cr deposited film is wet-etched to obtain a desired pattern. The lower wiring 102 having the shape of the above is formed.

【0157】工程−b 次に、厚さ1.0マイクロメートルのシリコン酸化膜か
らなる層間絶縁層151をRFスパッタ法により堆積し
た。
Step-b Next, an interlayer insulating layer 151 made of a silicon oxide film having a thickness of 1.0 μm was deposited by RF sputtering.

【0158】工程−c 工程bで堆積したシリコン酸化膜にコンタクトホール1
52を形成するためのホトレジストパターンを作り、こ
れをマスクとして層間絶縁層151をエッチングしてコ
ンタクトホール152を形成した。エッチングはCF4
とH2 ガスを用いたRIE(Reactive・Ion
・Etching)法によった。
Step-c Contact hole 1 is formed in the silicon oxide film deposited in Step b.
A photoresist pattern for forming 52 was formed, and the interlayer insulating layer 151 was etched using this as a mask to form a contact hole 152. Etching is CF 4
And Reactive Ion using H 2 gas
-Etching) method.

【0159】工程−d その後、素子電極4,5と素子電極間ギャップGとなる
べきパターンをホトレジスト(RD−2000N−41
・日立化成社製)で形成し、真空蒸着法により、厚さ5
0オングストロームのTi、厚さ1000オングストロ
ームのNiを順次堆積した。ホトレジストパターンを有
機溶剤で溶解し、Ni/Ti堆積膜をリフトオフし、素
子電極4,5を形成した。尚、ここでギャップの形状は
実施例2と同様とした。
Step-d After that, a pattern to be the device electrodes 4, 5 and the gap G between the device electrodes is formed into a photoresist (RD-2000N-41).
・ Hitachi Chemical Co., Ltd.), and a thickness of 5 by vacuum evaporation method.
0 Å of Ti and 1000 Å of Ni were sequentially deposited. The photoresist pattern was dissolved in an organic solvent and the Ni / Ti deposited film was lifted off to form device electrodes 4 and 5. Here, the shape of the gap is the same as that of the second embodiment.

【0160】工程−e 素子電極4,5の上に上配線103のホトレジストパタ
ーンを形成した後、厚さ50オングストロームのTi、
厚さ5000オングストロームのAuを順次真空蒸着に
より堆積し、リフトオフにより不要の部分を除去して、
所望の形状の上配線103を形成した。
Step-e After forming the photoresist pattern of the upper wiring 103 on the device electrodes 4 and 5, Ti having a thickness of 50 Å,
Au of thickness 5000 Å is sequentially deposited by vacuum evaporation, and unnecessary portions are removed by lift-off.
The upper wiring 103 having a desired shape was formed.

【0161】工程−f 次に、膜厚1000オングストロームのCr膜153を
真空蒸着により堆積・パターニングし、その上に有機P
d(ccp4230・奥野製薬(株)製)をスピンナー
により回転塗布し、300℃で10分間の加熱焼成処理
をした。また、こうして形成された主として酸化パラジ
ウムの微粒子からなる導電性膜3の膜厚は100オング
ストローム、シート抵抗値は5×10の4乗Ω/□であ
った。尚、ここで述べる微粒子膜とは、上述したよう
に、複数の微粒子が集合した膜であり、その微細構造と
して、微粒子が個々に分散配置した状態のみならず、微
粒子が互いに隣接、あるいは、重なり合った状態(島状
も含む)の膜をさし、その粒径とは、上記状態で粒子形
状が認識可能な微粒子ついての径をいう。
Step-f Next, a Cr film 153 having a film thickness of 1000 Å is deposited and patterned by vacuum evaporation, and an organic P film is formed on the Cr film 153.
d (ccp4230, Okuno Seiyaku Co., Ltd.) was spin-coated with a spinner and heated and baked at 300 ° C. for 10 minutes. The thickness of the conductive film 3 mainly composed of fine particles of palladium oxide thus formed was 100 Å, and the sheet resistance value was 5 × 10 4 Ω / □. Incidentally, the fine particle film described here is a film in which a plurality of fine particles are gathered as described above, and as a fine structure thereof, not only the fine particles are individually dispersed and arranged, but also the fine particles are adjacent to each other or overlap each other. (Including islands), the particle diameter means the diameter of the fine particles whose particle shape is recognizable in the above state.

【0162】工程−g Cr膜153及び焼成後の導電性膜3を酸エッチャント
によりエッチングして所望のパターンを形成した。
Step-g The Cr film 153 and the conductive film 3 after firing were etched with an acid etchant to form a desired pattern.

【0163】工程−h コンタクトホール152部分以外にレジストを塗布して
パターンを形成し、真空蒸着により厚さ50オングスト
ロームのTi、厚さ5000オングストロームのAuを
順次堆積した。リフトオフにより不要の部分を除去する
ことにより、コンタクトホール152を埋め込んだ。
Step-h A resist was applied to the portion other than the contact hole 152 to form a pattern, and Ti having a thickness of 50 Å and Au having a thickness of 5000 Å were sequentially deposited by vacuum evaporation. Contact holes 152 were filled by removing unnecessary portions by lift-off.

【0164】外部端子Dx1ないしDxmとDy1ない
しDynを通じ、表面伝導型電子放出素子104の素子
電極4,5間に電圧を印加し、導電性膜3をフォーミン
グ処理することにより電子放出部2を作成した。
A voltage is applied between the device electrodes 4 and 5 of the surface conduction electron-emitting device 104 through the external terminals Dx1 to Dxm and Dy1 to Dyn, and the conductive film 3 is subjected to a forming process to form the electron emitting portion 2. did.

【0165】フォーミング処理の電圧波形は、図6
(b)と同様とした。また、本実施例ではT1を1ミリ
秒、T2を10ミリ秒とし、約1×10の−5乗tor
rの真空雰囲気下で行った。
The voltage waveform of the forming process is shown in FIG.
Same as (b). Further, in the present embodiment, T1 is 1 ms and T2 is 10 ms, and about 1 × 10 −5 tor.
It was performed under a vacuum atmosphere of r.

【0166】このようにして作成された電子放出部2
は、パラジウム元素を主成分とする微粒子が分散配置さ
れた状態となり、その微粒子の平均粒径は30オングス
トロームであった。
[0166] The electron emitting portion 2 created in this way
Was in a state in which fine particles containing a palladium element as a main component were dispersed and arranged, and the average particle diameter of the fine particles was 30 Å.

【0167】続いて、実施例1と同様な手法で、Pd薄
膜を用いて抵抗体を形成した。
Subsequently, a resistor was formed by using the Pd thin film in the same manner as in Example 1.

【0168】上述のようにして多数の表面伝導型電子放
出素子104を設けた基板1をリアプレート111上に
固定した後、基板1の5mm上方に、フェースプレート
116(ガラス基板113の内面に蛍光膜114とメタ
ルバック115が形成されて構成される)を支持枠11
2を介して配置し、フェースプレート116、支持枠1
12、リアプレート111の接合部にフリットガラスを
塗布し、大気中で400℃で10分焼成することで封着
した。またリアプレート111への基板1の固定もフリ
ットガラスで行った。
After fixing the substrate 1 provided with a large number of surface conduction electron-emitting devices 104 as described above on the rear plate 111, the face plate 116 (fluorescent on the inner surface of the glass substrate 113) is placed 5 mm above the substrate 1. The support frame 11 is formed by forming the film 114 and the metal back 115.
2, the face plate 116, the support frame 1
12. Frit glass was applied to the joint portion of the rear plate 111, and baked by firing at 400 ° C. for 10 minutes in the air to seal. Further, the frit glass was also used to fix the substrate 1 to the rear plate 111.

【0169】蛍光膜114は、モノクロームの場合は蛍
光体122のみからなるが、本実施例では蛍光体122
はストライプ形状(図12(a))を採用し、先にブラ
ックストライプを形成し、その間隙部に各色蛍光体12
2を塗布して蛍光膜114を作製した。ブラックストラ
イプの材料としては、通常よく用いられている黒鉛を主
成分とする材料を用いた。
In the case of monochrome, the fluorescent film 114 is composed of only the fluorescent substance 122, but in the present embodiment, the fluorescent substance 122 is used.
Adopts a stripe shape (FIG. 12 (a)), a black stripe is first formed, and each color phosphor 12 is formed in the gap.
2 was applied to produce a fluorescent film 114. As a material for the black stripe, a material which is commonly used and whose main component is graphite was used.

【0170】ガラス基板113に蛍光体122を塗布す
る方法としてはスラリー法を用いた。また、蛍光膜11
4の内面側にはメタルバック115を設けた。メタルバ
ック115は、蛍光膜114の作製後、蛍光膜114の
内面側表面の平滑化処理(通常フィルミングと呼ばれ
る)を行い、その後、Alを真空蒸着することで作製し
た。
A slurry method was used as a method for applying the phosphor 122 to the glass substrate 113. In addition, the fluorescent film 11
A metal back 115 was provided on the inner surface side of No. 4. The metal back 115 was manufactured by performing smoothing processing (usually called filming) on the inner surface of the fluorescent film 114 after manufacturing the fluorescent film 114, and then vacuum-depositing Al.

【0171】フェースプレート116には、更に蛍光膜
114の導伝性を高めるため、蛍光膜114の外面側に
透明電極(不図示)が設けられる場合もあるが、本実施
例では、メタルバック115のみで十分な導伝性が得ら
れたので省略した。
The face plate 116 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114, but in this embodiment, the metal back 115 is used. Since sufficient conductivity was obtained only by itself, it was omitted.

【0172】前述の封着を行う際、カラーの場合は各色
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行っ
た。
When performing the above-mentioned sealing, in the case of a color, the phosphors 122 of the respective colors and the surface conduction electron-emitting device 104 have to correspond to each other, so that sufficient alignment is performed.

【0173】次に、前述の封着後、ガラス容器内の雰囲
気を排気管(不図示)を通じ真空ポンプにて排気し、そ
の後フォーミングと同一波形、波高値14Vで、真空度
2×10の−5乗の真空度で、素子電流If、放出電流
Ieを測定しながら、高抵抗活性化処理を行なった。
Next, after the above-mentioned sealing, the atmosphere in the glass container is evacuated by a vacuum pump through an exhaust pipe (not shown), and then the same waveform as the forming, the peak value of 14 V, and the degree of vacuum of 2 × 10 −. The high resistance activation process was performed while measuring the device current If and the emission current Ie at a vacuum degree of the fifth power.

【0174】以上のようにフォーミング工程、高抵抗活
性化工程を行い、電子放出部2を有する表面伝導型電子
放出素子104を作製した。
As described above, the forming step and the high resistance activating step were carried out to manufacture the surface conduction electron-emitting device 104 having the electron-emitting portion 2.

【0175】その後、10の−6.5乗torr程度の
真空度まで排気し、不図示の排気管をガスバーナーで熱
することで溶着し、外囲器の封止を行い、更に封止後の
真空度を維持するために、高周波加熱法でゲッター処理
を行った。
After that, the vacuum was evacuated to about 10 −6.5 torr, and an exhaust pipe (not shown) was heated and welded by a gas burner to seal the envelope. In order to maintain the degree of vacuum of, the getter process was performed by the high frequency heating method.

【0176】以上のように完成した本発明の画像形成装
置において、外部端子Dx1ないしDxmとDy1ない
しDynを通じ、走査信号及び変調信号を不図示の信号
発生手段より夫々表面伝導型電子放出素子104に印加
することにより電子放出させると共に、高圧端子Hvを
通じてメタルバック115あるいは透明電極(不図示)
に数kV以上の高圧を印加して、電子ビームを加速し、
蛍光膜114に衝突させ、励起・発光させることで画像
の表示が得られた。
In the image forming apparatus of the present invention completed as described above, the scanning signal and the modulation signal are respectively sent to the surface conduction electron-emitting device 104 from the signal generating means (not shown) through the external terminals Dx1 to Dxm and Dy1 to Dyn. Electrons are emitted by applying the voltage, and the metal back 115 or the transparent electrode (not shown) through the high voltage terminal Hv.
High voltage of several kV or more is applied to the electron beam to accelerate the electron beam,
An image was displayed by colliding with the fluorescent film 114 to excite and emit light.

【0177】実施例6 図20は、前述の表面伝導型電子放出素子を電子源とし
て用いたディスプレイパネルに、例えばテレビジョン放
送を初めとする種々の画像情報源より提供される画像情
報を表示できるように構成した本発明の画像形成装置の
一例を示す図である。
Embodiment 6 In FIG. 20, image information provided from various image information sources such as television broadcasting can be displayed on a display panel using the surface conduction electron-emitting device described above as an electron source. It is a diagram showing an example of an image forming apparatus of the present invention configured as described above.

【0178】図中16100はディスプレイパネル、1
6101はディスプレイパネルの駆動回路、16102
はディスプレイコントローラ、16103はマルチプレ
クサ、16104はデコーダ、16105は入出力イン
ターフェース回路、16106はCPU、16107は
画像生成回路、16108及び16109及び1611
0は画像メモリーインターフェース回路、16111は
画像入力インターフェース回路、16112及び161
13はTV信号受信回路、16114は入力部である。
In the figure, 16100 is a display panel and 1
Reference numeral 6101 denotes a display panel drive circuit, and 16102.
Is a display controller, 16103 is a multiplexer, 16104 is a decoder, 16105 is an input / output interface circuit, 16106 is a CPU, 16107 is an image generation circuit, 16108, 16109 and 1611.
0 is an image memory interface circuit, 16111 is an image input interface circuit, 16112 and 161.
Reference numeral 13 is a TV signal receiving circuit, and 16114 is an input unit.

【0179】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。
When receiving a signal including both video information and audio information, such as a television signal, the present image forming apparatus naturally reproduces audio at the same time as displaying video. Descriptions of circuits, speakers, and the like relating to reception, separation, reproduction, processing, storage, etc. of audio information that are not directly related to the features of the present invention will be omitted.

【0180】以下、画像信号の流れに沿って各部の機能
を説明する。
The functions of the respective parts will be described below along the flow of image signals.

【0181】まず、TV信号受信回路16113は、例
えば電波や空間光通信等のような無線伝送系を用いて伝
送されるTV信号を受信するための回路である。
First, the TV signal receiving circuit 16113 is a circuit for receiving a TV signal transmitted using a wireless transmission system such as radio waves or spatial optical communication.

【0182】受信するTV信号の方式は特に限られるも
のではなく、例えばNTSC方式、PAL方式、SEC
AM方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるTV信号、例えばMUSE方
式を初めとする所謂高品位TVは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。
The TV signal system to be received is not particularly limited. For example, NTSC system, PAL system, SEC.
Any method such as AM method may be used. Further, a TV signal having a larger number of scanning lines than these, for example, a so-called high-definition TV such as the MUSE system, is a signal suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Is the source.

【0183】TV信号受信回路16113で受信された
TV信号は、デコーダ16104に出力される。
The TV signal received by the TV signal receiving circuit 16113 is output to the decoder 16104.

【0184】TV信号受信回路16112は、例えば同
軸ケーブルや光ファイバー等のような有線伝送系を用い
て伝送されるTV信号を受信するための回路である。前
記TV信号受信回路16113と同様に、受信するTV
信号の方式は特に限られるものではなく、また本回路で
受信されたTV信号もデコーダ16104に出力され
る。
The TV signal receiving circuit 16112 is a circuit for receiving a TV signal transmitted using a wire transmission system such as a coaxial cable or an optical fiber. A TV for receiving, similar to the TV signal receiving circuit 16113.
The signal system is not particularly limited, and the TV signal received by this circuit is also output to the decoder 16104.

【0185】画像入力インターフェース回路16111
は、例えばTVカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ16104に
出力される。
Image input interface circuit 16111
Is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner, and the captured image signal is output to the decoder 16104.

【0186】画像メモリーインターフェース回路161
10は、ビデオテープレコーダー(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ16104に出力され
る。
Image memory interface circuit 161
10 is a video tape recorder (hereinafter abbreviated as VTR)
The circuit for fetching the image signal stored in is output to the decoder 16104.

【0187】画像メモリーインターフェース回路161
09は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
16104に出力される。
Image memory interface circuit 161
Reference numeral 09 denotes a circuit for capturing the image signal stored in the video disc, and the captured image signal is output to the decoder 16104.

【0188】画像メモリーインターフェース回路161
08は、静止画ディスクのように、静止画像データを記
憶している装置から画像信号を取り込むための回路で、
取り込まれた静止画像データはデコーダ16104に入
力される。
Image memory interface circuit 161
Reference numeral 08 denotes a circuit for taking in an image signal from a device that stores still image data, such as a still image disc,
The captured still image data is input to the decoder 16104.

【0189】入出力インターフェース回路16105
は、本表示装置と、外部のコンピュータもしくはコンピ
ュータネットワークもしくはプリンターなどの出力装置
とを接続するための回路である。画像データや文字・図
形情報の入出力を行うのは勿論のこと、場合によっては
本画像形成装置の備えるCPU16106と外部との間
で制御信号や数値データの入出力などを行うことも可能
である。
Input / output interface circuit 16105
Is a circuit for connecting the display device to an external computer, a computer network, or an output device such as a printer. It is of course possible to input / output image data and character / graphic information, and in some cases, input / output control signals and numerical data between the CPU 16106 of the image forming apparatus and the outside. .

【0190】画像生成回路16107は、前記入出力イ
ンターフェース回路16105を介して外部から入力さ
れる画像データや文字・図形情報や、あるいはCPU1
6106より出力される画像データや文字・図形情報に
基づき、表示用画像データを生成するための回路であ
る。本回路の内部には、例えば画像データや文字・図形
情報を蓄積するための書き換え可能メモリーや、文字コ
ードに対応する画像パターンが記憶されている読み出し
専用メモリーや、画像処理を行うためのプロセッサー等
を初めとして、画像の生成に必要な回路が組み込まれて
いる。
The image generation circuit 16107 receives image data, character / graphic information, or CPU 1 input from the outside via the input / output interface circuit 16105.
6106 is a circuit for generating display image data based on image data and character / graphic information output from the 6106. Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory that stores image patterns corresponding to character codes, a processor for image processing, etc. , And the circuits necessary for image generation are incorporated.

【0191】本回路により生成された表示用画像データ
は、デコーダ16104に出力されるが、場合によって
は前記入出力インターフェース回路16105を介して
外部のコンピュータネットワークやプリンターに出力す
ることも可能である。
The display image data generated by this circuit is output to the decoder 16104, but in some cases, it may be output to an external computer network or printer via the input / output interface circuit 16105.

【0192】CPU16106は、主として本表示装置
の動作制御や、表示画像の生成や選択や編集に関わる作
業を行う。
The CPU 16106 mainly performs operations related to operation control of the display device and generation, selection and editing of a display image.

【0193】例えば、マルチプレクサ16103に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。その際には表示
する画像信号に応じてディスプレイパネルコントローラ
16102に対して制御信号を発生し、画面表示周波数
や走査方法(例えばインターレースかノンインターレー
スか)や一画面の走査線の数など表示装置の動作を適宜
制御する。また、前記画像生成回路16107に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路16105を介して
外部のコンピュータやメモリーをアクセスして画像デー
タや文字・図形情報を入力する。
For example, a control signal is output to the multiplexer 16103 to appropriately select or combine image signals to be displayed on the display panel. In that case, a control signal is generated to the display panel controller 16102 according to the image signal to be displayed, and the display frequency of the display device, the scanning method (for example, interlaced or non-interlaced), the number of scanning lines in one screen, and the like of the display device. The operation is controlled appropriately. In addition, the image data or the character / graphic information is directly output to the image generation circuit 16107, or the external computer or memory is accessed through the input / output interface circuit 16105 to display the image data or the character / graphic information. input.

【0194】尚、CPU16106は、これ以外の目的
の作業にも関わるものであってよい。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わってもよい。あるい
は前述したように、入出力インターフェース回路161
05を介して外部のコンピュータネットワークと接続
し、例えば数値計算等の作業を外部機器と協同して行っ
てもよい。
It should be noted that the CPU 16106 may be involved in work for other purposes. For example, it may be directly related to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the input / output interface circuit 161
It is also possible to connect to an external computer network via 05 and collaborate with an external device for work such as numerical calculation.

【0195】入力部16114は、前記CPU1610
6に使用者が命令やプログラム、あるいはデータなどを
入力するためのものであり、例えばキーボードやマウス
の他、ジョイスティック、バーコードリーダー、音声認
識装置等の多様な入力機器を用いることが可能である。
The input unit 16114 is the CPU 1610.
6 is for the user to input commands, programs, data, etc., and various input devices such as a joystick, a bar code reader, a voice recognition device, etc. can be used in addition to the keyboard and mouse. .

【0196】デコーダ16104は、前記16107な
いし16113より入力される種々の画像信号を3原色
信号、又は輝度信号とI信号、Q信号に逆変換するため
の回路である。尚、図中に点線で示すように、デコーダ
16104は内部に画像メモリーを備えるのが望まし
い。これは、例えばMUSE方式を初めとして、逆変換
するに際して画像メモリーを必要とするようなテレビ信
号を扱うためである。
The decoder 16104 is a circuit for inversely converting various image signals input from the above 16107 to 16113 into three primary color signals or luminance signals and I signals and Q signals. It is desirable that the decoder 16104 has an image memory therein, as indicated by a dotted line in the figure. This is for handling a television signal which requires an image memory for reverse conversion, for example, including the MUSE system.

【0197】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路1610
7及びCPU16106と協同して、画像の間引き、補
間、拡大、縮小、合成を初めとする画像処理や編集が容
易になるという利点が得られる。
By providing the image memory, it is easy to display a still image. Alternatively, the image generation circuit 1610
7 and the CPU 16106, there is an advantage that image processing and editing such as image thinning, interpolation, enlargement, reduction, and composition are facilitated.

【0198】マルチプレクサ16103は、前記CPU
16106より入力される制御信号に基づき、表示画像
を適宜選択するものである。即ち、マルチプレクサ16
103はデコーダ16104から入力される逆変換され
た画像信号の内から所望の画像信号を選択して駆動回路
16101に出力する。その場合には、一画面表示時間
内で画像信号を切り換えて選択することにより、所謂多
画面テレビのように、一画面を複数の領域に分けて領域
によって異なる画像を表示することも可能である。
The multiplexer 16103 is the CPU
The display image is appropriately selected based on the control signal input from the 16106. That is, the multiplexer 16
103 selects a desired image signal from the inversely converted image signals input from the decoder 16104 and outputs it to the drive circuit 16101. In that case, by switching and selecting image signals within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen television. .

【0199】ディスプレイパネルコントローラ1610
2は、前記CPU16106より入力される制御信号に
基づき、駆動回路16101の動作を制御するための回
路である。
Display panel controller 1610
Reference numeral 2 is a circuit for controlling the operation of the drive circuit 16101 based on the control signal input from the CPU 16106.

【0200】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
(図示せず)の動作シーケンスを制御するための信号を
駆動回路16101に対して出力する。ディスプレイパ
ネルの駆動方法に関わるものとして、例えば画面表示周
波数や走査方法(例えばインターレースかノンインター
レースか)を制御するための信号を駆動回路16101
に対して出力する。また、場合によっては、表示画像の
輝度やコントラストや色調やシャープネスといった画質
の調整に関わる制御信号を駆動回路16101に対して
出力する場合もある。
As a signal related to the basic operation of the display panel, for example, a signal for controlling an operation sequence of a power source (not shown) for driving the display panel is output to the drive circuit 16101. As a signal relating to the display panel driving method, for example, a signal for controlling a screen display frequency and a scanning method (for example, interlaced or non-interlaced) is supplied to the driving circuit 16101.
Output to Further, in some cases, a control signal relating to image quality adjustment such as luminance, contrast, color tone, and sharpness of a display image may be output to the driver circuit 16101.

【0201】駆動回路16101は、ディスプレイパネ
ル16100に印加する駆動信号を発生するための回路
であり、前記マルチプレクサ16103から入力される
画像信号と、前記ディスプレイパネルコントローラ16
102より入力される制御信号に基づいて動作するもの
である。
The drive circuit 16101 is a circuit for generating a drive signal to be applied to the display panel 16100, and the image signal input from the multiplexer 16103 and the display panel controller 16 are provided.
It operates based on a control signal input from 102.

【0202】以上、各部の機能を説明したが、図20に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル16100に表示することが可能である。即ち、テレ
ビジョン放送を初めとする各種の画像信号は、デコーダ
16104におて逆変換された後、マルチプレクサ16
103において適宜選択され、駆動回路16101に入
力される。一方、デイスプレイコントローラ16102
は、表示する画像信号に応じて駆動回路16101の動
作を制御するための制御信号を発生する。駆動回路16
101は、上記画像信号と制御信号に基づいてディスプ
レイパネル16100に駆動信号を印加する。これによ
り、ディスプレイパネル16100において画像が表示
される。これらの一連の動作は、CPU16106によ
り統括的に制御される。
Although the functions of the respective parts have been described above, the image information input from various image information sources can be displayed on the display panel 16100 in the image forming apparatus with the configuration illustrated in FIG. . That is, various image signals such as television broadcast are inversely converted by the decoder 16104 and then the multiplexer 16
It is appropriately selected in 103 and input to the driving circuit 16101. On the other hand, the display controller 16102
Generates a control signal for controlling the operation of the drive circuit 16101 according to the image signal to be displayed. Drive circuit 16
Reference numeral 101 applies a drive signal to the display panel 16100 based on the image signal and the control signal. As a result, the image is displayed on the display panel 16100. These series of operations are controlled by the CPU 16106 as a whole.

【0203】本画像形成装置においては、前記デコーダ
16104に内蔵する画像メモリや、画像生成回路16
107及び情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大、縮小、
回転、移動、エッジ強調、間引き、補間、色変換、画像
の縦横比変換等を初めとする画像処理や、合成、消去、
接続、入れ換え、嵌め込み等を初めとする画像編集を行
うことも可能である。また、本実施例の説明では特に触
れなかったが、上記画像処理や画像編集と同様に、音声
情報に関しても処理や編集を行なうための専用回路を設
けてもよい。
In this image forming apparatus, the image memory built in the decoder 16104 and the image generation circuit 16 are included.
In addition to displaying the selected information from 107 and the information, the image information to be displayed may be enlarged or reduced, for example.
Image processing such as rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, combining, erasing,
It is also possible to perform image editing such as connection, replacement, and fitting. Although not particularly mentioned in the description of this embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-mentioned image processing and image editing.

【0204】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。
Therefore, the present image forming apparatus includes a display device for television broadcasting, a terminal device for a video conference, an image editing device for handling still images and moving images, a terminal device for a computer,
It is possible to combine the functions of office terminals such as word processors, game machines, etc., with a very wide range of applications for industrial or consumer use.

【0205】尚、図20は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。
Note that FIG. 20 shows only an example of the configuration of an image forming apparatus using a display panel having a surface conduction electron-emitting device as an electron beam source, and the image forming apparatus of the present invention is not shown. It goes without saying that the present invention is not limited to this.

【0206】例えば図20の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。
For example, among the components shown in FIG. 20, circuits relating to functions unnecessary for the purpose of use may be omitted.
On the contrary, the constituent elements may be added depending on the purpose of use. For example, when the display device is applied as a videophone, a TV camera, a voice microphone,
It is preferable to add a illuminator, a transmission / reception circuit including a modem, and the like to the components.

【0207】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源としているので、デイスプ
レイパネルの薄形化が容易であり、画像形成装置の奥行
きを小さくすることができる。それに加えて、表面伝導
型電子放出素子を電子ビーム源とする表示パネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、画
像形成装置は臨場感にあふれ、迫力に富んだ画像を視認
性良く表示することが可能である。
In this image forming apparatus, since the surface conduction electron-emitting device is used as the electron source, the display panel can be easily thinned and the depth of the image forming apparatus can be reduced. In addition, a display panel using a surface conduction electron-emitting device as an electron beam source can easily have a large screen, has high brightness, and has excellent viewing angle characteristics, so that the image forming apparatus has a realistic and powerful image. Can be displayed with good visibility.

【0208】[0208]

【発明の効果】以上説明したように、本発明によれば、
電子放出部においては電子を放出せしめるに大きな基板
平行方向の電界を有し、電子放出部近傍では電子の素子
電極への再落下を少なくするようにできるので、非常に
効率の良い電子放出素子の作製が可能となる。
As described above, according to the present invention,
The electron emitting portion has a large electric field in the direction parallel to the substrate for emitting electrons, and it is possible to reduce re-drop of electrons to the device electrode in the vicinity of the electron emitting portion. It can be manufactured.

【0209】入力信号に応じて電子を放出する電子源に
おいては、上記の電子放出素子を基板上に複数個配置し
た電子源であって、基板に複数の電子放出素子を並列に
配置し、個々の電子放出素子の両端を配線に接続した電
子放出素子の行を複数持ち、さらに、変調手段を有して
いる配置法、あるいは基板に互いに電気的に絶縁された
m本のX方向配線とn本のY方向配線とに、該電子放出
素子の一対の素子電極とを接続した電子放出素子を複数
個配列した配置とする電子源とすることで、安定でかつ
歩留り良く作製できるようになる。また、効率の向上に
より、消費電力が少なく、周辺回路等の負担も軽減さ
れ、安価な装置が提供できる。
An electron source that emits electrons in response to an input signal is an electron source in which a plurality of the above-mentioned electron-emitting devices are arranged on a substrate, and the plurality of electron-emitting devices are arranged in parallel on the substrate. Of the electron-emitting device having a plurality of rows of electron-emitting devices each having both ends connected to a wiring and further having a modulation means, or m number of X-direction wirings and n electrically insulated from each other on the substrate. By using an electron source in which a plurality of electron-emitting devices in which a pair of device electrodes of the electron-emitting device are connected to the Y-direction wiring are arranged, the electron source can be manufactured stably and with high yield. Further, due to the improved efficiency, it is possible to provide an inexpensive device that consumes less power, reduces the burden on peripheral circuits and the like.

【0210】画像形成装置においては、入力信号に基づ
いて、画像を形成する装置であり、少なくとも画像形成
部材と前記電子源より構成されたことを特徴とする画像
形成装置であるため、安定で制御された電子放出特性と
効率の向上がなされ、例えば蛍光体を画像形成部材とす
る画像形成装置においては、低電流で明るい高品位な画
像形成装置、例えばフラットテレビが実現される。
The image forming apparatus is an apparatus for forming an image on the basis of an input signal, and is an image forming apparatus characterized by comprising at least an image forming member and the electron source. The electron emission characteristics and the efficiency are improved, and in an image forming apparatus using, for example, a phosphor as an image forming member, a bright and high quality image forming apparatus with low current, for example, a flat television is realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の平面型表面伝導型電子放出素子を示す
概略的構成図である。
FIG. 1 is a schematic configuration diagram showing a planar surface conduction electron-emitting device of the present invention.

【図2】本発明の表面伝導型電子放出素子の原理を説明
する図である。
FIG. 2 is a diagram illustrating the principle of the surface conduction electron-emitting device of the present invention.

【図3】本発明の表面伝導型電子放出素子の原理を説明
する比較図である。
FIG. 3 is a comparative diagram illustrating the principle of the surface conduction electron-emitting device of the present invention.

【図4】本発明の垂直型表面伝導型電子放出素子を示す
概略的構成図である。
FIG. 4 is a schematic configuration diagram showing a vertical surface conduction electron-emitting device of the present invention.

【図5】本発明の表面伝導型電子放出素子の製造方法を
示す図である。
FIG. 5 is a diagram showing a method for manufacturing a surface conduction electron-emitting device of the present invention.

【図6】フォーミング波形の例を示す図である。FIG. 6 is a diagram showing an example of a forming waveform.

【図7】本発明の表面伝導型電子放出素子の測定評価系
の一例を示す概略的構成図である。
FIG. 7 is a schematic configuration diagram showing an example of a measurement / evaluation system of the surface conduction electron-emitting device of the present invention.

【図8】本発明の表面伝導型電子放出素子の活性化処理
と素子特性の関係図である。
FIG. 8 is a relationship diagram between activation processing and device characteristics of the surface conduction electron-emitting device of the present invention.

【図9】本発明の表面伝導型電子放出素子の放出電流−
素子電圧特性(I−V特性)を示す図である。
FIG. 9: Emission current of the surface conduction electron-emitting device of the present invention-
It is a figure which shows an element voltage characteristic (IV characteristic).

【図10】単純マトリクス配置の本発明の電子源の概略
的構成図である。
FIG. 10 is a schematic configuration diagram of an electron source of the present invention in a simple matrix arrangement.

【図11】単純マトリクス配置の電子源を用いた本発明
の画像形成装置に用いる表示パネルの概略的構成図であ
FIG. 11 is a schematic configuration diagram of a display panel used in the image forming apparatus of the present invention using an electron source having a simple matrix arrangement.

【図12】図11の表示パネルにおける蛍光膜を示す図
である。
12 is a diagram showing a fluorescent film in the display panel of FIG.

【図13】図11の表示パネルを駆動する駆動回路の一
例を示す図である。
13 is a diagram showing an example of a drive circuit for driving the display panel of FIG.

【図14】梯型配置の電子源の概略的平面図である。FIG. 14 is a schematic plan view of an electron source in a ladder arrangement.

【図15】梯型配置の電子源を用いた本発明の画像形成
装置に用いる表示パネルの概略的構成図である。
FIG. 15 is a schematic configuration diagram of a display panel used in the image forming apparatus of the present invention using an electron source in a ladder arrangement.

【図16】実施例5における電子源を示す概略的平面図
である。
16 is a schematic plan view showing an electron source in Example 5. FIG.

【図17】図16におけるA−A’断面図である。17 is a cross-sectional view taken along the line A-A ′ in FIG.

【図18】実施例5における電子源の製造手順を示す図
である。
FIG. 18 is a diagram showing a manufacturing procedure of the electron source in the fifth embodiment.

【図19】実施例5における電子源の製造手順を示す図
である。
FIG. 19 is a diagram showing a manufacturing procedure of the electron source in the fifth embodiment.

【図20】実施例6における画像形成装置を示すブロッ
ク図である。
FIG. 20 is a block diagram illustrating an image forming apparatus according to a sixth embodiment.

【符号の説明】[Explanation of symbols]

1 基体 2 電子放出部 3 導電性膜 4,5 素子電極 6 亀裂 7 抵抗体膜 21 段差形成部材 50 素子電流Ifを測定するための電流計 51 電源 52 放出電流Ieを測定するための電流計 53 高圧電源 54 アノード電極 55 真空装置 56 排気ポンプ 102 X方向配線(下配線) 103 Y方向配線(上配線) 104 表面伝導型電子放出素子 105 結線 111 リアプレート 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェースプレート 118 外囲器 121 黒色導伝材 122 蛍光体 151 層間絶縁層 152 コンタクトホール 153 Cr層 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 301 表示パネル 302 グリッド電極 303 開口 304 共通配線 16100 ディスプレイパネル 16101 駆動回路 16102 ディスプレイコントローラ 16103 マルチプレクサ 16104 デコーダ 16105 入出力インターフェース回路 16106 CPU 16107 画像生成回路 16108 画像メモリーインターフェース回路 16109 画像メモリーインターフェース回路 16110 画像メモリーインターフェース回路 16111 画像入力インターフェース回路 16112 TV信号受信回路 16113 TV信号受信回路 16114 入力部 DESCRIPTION OF SYMBOLS 1 Base 2 Electron emission part 3 Conductive film 4,5 Element electrode 6 Crack 7 Resistor film 21 Step forming member 50 Ammeter 51 for measuring element current If 51 Power supply 52 Ammeter 53 for measuring emission current Ie High-voltage power supply 54 Anode electrode 55 Vacuum device 56 Exhaust pump 102 X-direction wiring (lower wiring) 103 Y-direction wiring (upper wiring) 104 Surface conduction electron-emitting device 105 Connection 111 Rear plate 112 Support frame 113 Glass substrate 114 Fluorescent film 115 Metal Back 116 Face plate 118 Envelope 121 Black conductive material 122 Phosphor 151 Interlayer insulating layer 152 Contact hole 153 Cr layer 201 Display panel 202 Scanning circuit 203 Control circuit 204 Shift register 205 Line memory 206 Sync signal separation circuit 207 Modulation signal generation Bowl 3 1 display panel 302 grid electrode 303 opening 304 common wiring 16100 display panel 16101 drive circuit 16102 display controller 16103 multiplexer 16104 decoder 16105 input / output interface circuit 16106 CPU 16107 image generation circuit 16108 image memory interface circuit 16109 image memory interface circuit 16110 image memory interface circuit 16111 Image input interface circuit 16112 TV signal receiving circuit 16113 TV signal receiving circuit 16114 Input unit

Claims (29)

【特許請求の範囲】[Claims] 【請求項1】 電極間に、電子放出部を有する導電性膜
を有する電子放出素子において、前記導電性膜の上部ま
たは下部に、電子放出部近傍の電位分布を電位降下によ
って規定する抵抗体膜を有することを特徴とする電子放
出素子。
1. In an electron-emitting device having a conductive film having an electron-emitting portion between electrodes, a resistor film that defines a potential distribution near the electron-emitting portion by a potential drop above or below the conductive film. An electron-emitting device having:
【請求項2】 導電性膜が、金属または金属酸化物であ
ることを特徴とする請求項1の電子放出素子。
2. The electron-emitting device according to claim 1, wherein the conductive film is a metal or a metal oxide.
【請求項3】 導電性膜が、微粒子膜であることを特徴
とする請求項1又は2の電子放出素子。
3. The electron-emitting device according to claim 1, wherein the conductive film is a fine particle film.
【請求項4】 電子放出部が、導電性微粒子を有するこ
とを特徴とする請求項1ないし3いずれかの電子放出素
子。
4. The electron-emitting device according to claim 1, wherein the electron-emitting portion has conductive fine particles.
【請求項5】 電子放出部がフォーミング処理によって
形成されたものであり、フォーミング処理より高い真空
度下で電子放出素子に電圧を印加する安定化処理をした
ことを特徴とする請求項1ないし4いずれかの電子放出
素子。
5. The electron emitting portion is formed by a forming process, and a stabilizing process for applying a voltage to the electron emitting device under a vacuum degree higher than that of the forming process is performed. Either electron-emitting device.
【請求項6】 有機物質の存在下で電子放出素子に電圧
を印加する活性化処理をしたことを特徴とする請求項1
ないし4いずれかの電子放出素子。
6. The activation treatment for applying a voltage to the electron-emitting device in the presence of an organic substance is performed.
4. An electron-emitting device according to any one of 4 to 4.
【請求項7】 電子放出部がフォーミング処理によって
形成されたものであり、フォーミング処理及び活性化処
理より高い真空度下で電子放出素子に電圧を印加する安
定化処理をしたことを特徴とする請求項6の電子放出素
子。
7. The electron-emitting portion is formed by a forming process, and is subjected to a stabilizing process of applying a voltage to the electron-emitting device under a higher vacuum degree than the forming process and the activating process. Item 6. An electron-emitting device according to item 6.
【請求項8】 素子電極が同一面上に形成された平面型
であることを特徴とする請求項1ないし7いずれかの電
子放出素子。
8. The electron-emitting device according to claim 1, wherein the device electrodes are of a flat type formed on the same surface.
【請求項9】 素子電極が絶縁層を介して上下に位置
し、該絶縁層の側面に電子放出部を含む導電性膜が形成
された垂直型であることを特徴とする請求項1ないし7
いずれかの電子放出素子。
9. The vertical type in which the device electrodes are vertically positioned with an insulating layer interposed therebetween, and a conductive film including an electron emitting portion is formed on a side surface of the insulating layer.
Either electron-emitting device.
【請求項10】 前記電子放出素子が、表面伝導型電子
放出素子である請求項1ないし9いずれかの電子放出素
子。
10. The electron-emitting device according to claim 1, wherein the electron-emitting device is a surface conduction electron-emitting device.
【請求項11】 基板上に素子電極を形成すると共に、
素子電極間を連絡する導電性膜を形成する工程と、 導電性膜に電子放出部を形成するフォーミング工程と、 導電性膜の上部または下部に抵抗体膜を形成する工程と
を有することを特徴とする電子放出素子の製造方法。
11. A device electrode is formed on a substrate, and
It has a step of forming a conductive film that connects the device electrodes, a forming step of forming an electron emission portion in the conductive film, and a step of forming a resistor film on or below the conductive film. And a method for manufacturing an electron-emitting device.
【請求項12】 フォーミング工程の後に、フォーミン
グ工程より高い真空度下で電子放出素子に電圧を印加す
る安定化工程を有することを特徴とする請求項11の電
子放出素子の製造方法。
12. The method of manufacturing an electron-emitting device according to claim 11, further comprising a stabilizing process of applying a voltage to the electron-emitting device under a vacuum degree higher than that of the forming process after the forming process.
【請求項13】 フォーミング工程の後に、有機物質の
存在下で電子放出素子に電圧を印加する活性化工程を有
することを特徴とする請求項11の電子放出素子の製造
方法。
13. The method of manufacturing an electron-emitting device according to claim 11, further comprising an activation process of applying a voltage to the electron-emitting device in the presence of an organic substance after the forming process.
【請求項14】 活性化工程の後に、フォーミング工程
及び活性化工程より高い真空度下で電子放出素子に電圧
を印加する安定化工程を有することを特徴とする請求項
13の電子放出素子の製造方法。
14. The method of manufacturing an electron-emitting device according to claim 13, further comprising a stabilizing process of applying a voltage to the electron-emitting device under a higher vacuum than the forming process and the activating process after the activation process. Method.
【請求項15】 前記電子放出素子が、表面伝導型電子
放出素子である請求項11ないし14いずれかの電子放
出素子の製造方法。
15. The method of manufacturing an electron-emitting device according to claim 11, wherein the electron-emitting device is a surface conduction electron-emitting device.
【請求項16】 複数の電子放出素子を備えた電子源の
製法において、 基板上に複数対の素子電極を形成すると共に、各対の素
子電極間を連絡する導電性膜を形成する工程と、 各導電性膜に電子放出部を形成するフォーミング工程
と、 各導電性膜の上部または下部に抵抗体膜を形成する工程
とを有することを特徴とする電子源の製造方法。
16. A method of manufacturing an electron source having a plurality of electron-emitting devices, the method comprising: forming a plurality of pairs of device electrodes on a substrate; and forming a conductive film for connecting the device electrodes of each pair. A method of manufacturing an electron source, comprising: a forming step of forming an electron emitting portion on each conductive film; and a step of forming a resistor film on or below each conductive film.
【請求項17】 フォーミング工程の後に、フォーミン
グ工程より高い真空度下で電子放出素子に電圧を印加す
る安定化工程を有することを特徴とする請求項16の電
子源の製造方法。
17. The method of manufacturing an electron source according to claim 16, further comprising a stabilizing step of applying a voltage to the electron-emitting device under a higher vacuum degree than the forming step after the forming step.
【請求項18】 フォーミング工程の後に、有機物質の
存在下で各電子放出素子に電圧を印加する活性化工程を
有することを特徴とする請求項16の電子源の製造方
法。
18. The method of manufacturing an electron source according to claim 16, further comprising an activation step of applying a voltage to each electron-emitting device in the presence of an organic substance after the forming step.
【請求項19】 活性化工程の後に、フォーミング工程
及び活性化工程より高い真空度下で各電子放出素子に電
圧を印加する安定化工程を有することを特徴とする請求
項18の電子源の製造方法。
19. The manufacturing of an electron source according to claim 18, further comprising a stabilizing step of applying a voltage to each electron-emitting device under a higher vacuum degree than the forming step and the activating step after the activating step. Method.
【請求項20】 前記電子放出素子が、表面伝導型電子
放出素子である請求項16ないし19いずれかの電子源
の製造方法。
20. The method of manufacturing an electron source according to claim 16, wherein the electron-emitting device is a surface conduction electron-emitting device.
【請求項21】 請求項16ないし20いずれかの方法
で製造されたことを特徴とする電子源。
21. An electron source manufactured by the method according to claim 16.
【請求項22】 電子放出素子が、その素子電極が同一
面上に形成された平面型であることを特徴とする請求項
21の電子源。
22. The electron source according to claim 21, wherein the electron-emitting device is of a flat type in which the device electrodes are formed on the same surface.
【請求項23】 電子放出素子が、その素子電極が絶縁
層を介して上下に位置し、該絶縁層の側面に電子放出部
を含む導電性膜が形成された垂直型であることを特徴と
する請求項21の電子源。
23. The electron-emitting device is of a vertical type in which its device electrodes are located above and below an insulating layer and a conductive film including an electron-emitting portion is formed on a side surface of the insulating layer. 22. The electron source of claim 21.
【請求項24】 複数の電子放出素子を配列した素子列
を少なくとも1列以上有し、各電子放出素子を駆動する
ための配線がマトリクス配置されていることを特徴とす
る請求項21ないし23いずれかの電子源。
24. At least one device row in which a plurality of electron-emitting devices are arranged is provided, and wirings for driving each electron-emitting device are arranged in a matrix. That electron source.
【請求項25】 複数の電子放出素子を配列した素子列
を少なくとも1列以上有し、各電子放出素子を駆動する
ための配線がはしご状配置されていることを特徴とする
請求項21ないし23いずれかの電子源。
25. At least one device row in which a plurality of electron-emitting devices are arranged is provided, and wirings for driving the respective electron-emitting devices are arranged in a ladder shape. Either electron source.
【請求項26】 請求項21ないし25いずれかの電子
源と、該電子源からの電子線の照射により画像を形成す
る画像形成部材とを有することを特徴とする画像形成装
置。
26. An image forming apparatus, comprising: the electron source according to claim 21; and an image forming member that forms an image by irradiation of an electron beam from the electron source.
【請求項27】 請求項21ないし25いずれかの電子
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを有することを特徴
とする画像形成装置。
27. An electron source according to any one of claims 21 to 25, a modulation unit that modulates an electron beam emitted from the electron source according to an information signal, and an image is formed by irradiating the electron beam from the electron source. An image forming apparatus having an image forming member to be formed.
【請求項28】 請求項21ないし25いずれかの電子
源と、該電子源からの電子線の照射により画像を形成す
る画像形成部材とを組み合わせることを特徴とする画像
形成装置の製造方法。
28. A method of manufacturing an image forming apparatus, characterized in that the electron source according to any one of claims 21 to 25 is combined with an image forming member that forms an image by irradiation of an electron beam from the electron source.
【請求項29】 請求項21ないし25いずれかの電子
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを組み合わせること
を特徴とする画像形成装置の製造方法。
29. An electron source according to any one of claims 21 to 25, a modulation means for modulating an electron beam emitted from the electron source according to an information signal, and an image is formed by irradiating the electron beam from the electron source. An image forming apparatus manufacturing method, characterized in that an image forming member to be formed is combined.
JP7940395A 1995-03-13 1995-03-13 Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof Expired - Fee Related JP3320245B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7940395A JP3320245B2 (en) 1995-03-13 1995-03-13 Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7940395A JP3320245B2 (en) 1995-03-13 1995-03-13 Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH08250049A true JPH08250049A (en) 1996-09-27
JP3320245B2 JP3320245B2 (en) 2002-09-03

Family

ID=13688899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7940395A Expired - Fee Related JP3320245B2 (en) 1995-03-13 1995-03-13 Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3320245B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391150B2 (en) 2004-03-10 2008-06-24 Canon Kabushiki Kaisha Electron-emitting device, electron source, image display device and information display and reproduction apparatus using image display device, and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391150B2 (en) 2004-03-10 2008-06-24 Canon Kabushiki Kaisha Electron-emitting device, electron source, image display device and information display and reproduction apparatus using image display device, and method of manufacturing the same

Also Published As

Publication number Publication date
JP3320245B2 (en) 2002-09-03

Similar Documents

Publication Publication Date Title
JP3072825B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH07235255A (en) Electron emission element and its manufacture, and electron source using that electron emission element, and image formation device
JPH08264112A (en) Electron emitting element, electron source, image formation device, and these manufacture
JPH087749A (en) Manufacture of electron emitting element, electron source and image forming device using this element manufactured by this method
JPH0896700A (en) Electron source, image formation device using it and their manufacture
JPH08153460A (en) Electron source and image forming device using it
JPH08162002A (en) Surface conductive electron emission element, electron source, image forming device using it and manufacture
JP3320245B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2961499B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2932240B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2961500B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2946181B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2946180B2 (en) Electron emission device, image forming apparatus using the same, and manufacturing and driving methods thereof
JPH0896699A (en) Electron emitting element, electron source and image formation device
JPH08180796A (en) Surface conduction electron emitting element, electron source, image forming apparatus, and manufacture thereof
JP2946178B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP3387644B2 (en) Method of manufacturing image forming apparatus
JPH08329829A (en) Surface conduction type electron emitting element, electron source using the same, image forming device, and their method of manufacture
JPH08250017A (en) Electron emitting element, and electron source and image forming device employing the electron emitting element and manufacture thereof
JPH08329828A (en) Electron emitting element, electron source using the same, and image forming device
JPH0831306A (en) Electron emitting element, electron source, image forming deice using the source, and their manufacture
JPH08329826A (en) Electron source and image forming device
JPH0927273A (en) Electron emitting element, electron source, image forming device using the same, and their manufacture
JPH08185793A (en) Surface conduction type electron emitting element, electron source, image forming device, and those manufacture
JPH08329827A (en) Electron emitting element, electron source using it, and image forming device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020528

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees