JPH0817858A - Electrode pad position detecting method of semiconductor chip - Google Patents

Electrode pad position detecting method of semiconductor chip

Info

Publication number
JPH0817858A
JPH0817858A JP15107194A JP15107194A JPH0817858A JP H0817858 A JPH0817858 A JP H0817858A JP 15107194 A JP15107194 A JP 15107194A JP 15107194 A JP15107194 A JP 15107194A JP H0817858 A JPH0817858 A JP H0817858A
Authority
JP
Japan
Prior art keywords
electrode pad
image
data screen
processed data
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15107194A
Other languages
Japanese (ja)
Inventor
Keisuke Moriyama
啓祐 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP15107194A priority Critical patent/JPH0817858A/en
Publication of JPH0817858A publication Critical patent/JPH0817858A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8513Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10162Shape being a cuboid with a square active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE:To accurately detect the position of an electrode pad at wire bonding before a metal wire is bonded to the electrode pad of a semiconductor chip. CONSTITUTION:A reference pattern A possessed of checking points located at the four corners of an electrode pad 2a is made to overlap the processed data image plane 6 obtained by processing the picture image of the electrode pad 2a to detect the position of the electrode pad 2a, and when it is found impossible to detect the position of the electrode pad 2a, an auxiliary pattern possessed of checking points C1 and C2 at the four sides of the electrode pads 2a is made to overlap the processed data image plane 6 to detect the position of the electrode pad 2a.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、リードフレーム又は回
路基板等に搭載した半導体チップにおける各電極パット
と、前記リードフレームにおける各リード端子又は前記
回路基板における回路パターンとの間を金属線にて接続
するワイヤボンディングにおいて、前記半導体チップに
おける電極パットに対して金属線をボンディングするに
先立って、当該電極パットの位置を正確に検出するため
の方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention uses a metal wire between each electrode pad in a semiconductor chip mounted on a lead frame or a circuit board and each lead terminal in the lead frame or a circuit pattern on the circuit board. In connection wire bonding, the present invention relates to a method for accurately detecting the position of an electrode pad of the semiconductor chip prior to bonding the metal wire to the electrode pad.

【0002】[0002]

【従来の技術】一般に、図1及び図2に示すように、リ
ードフレーム1におけるアイランド部1aに搭載した半
導体チップ2における各電極パット2aと、前記リード
フレーム1に形成した各リード端子1bとの間を、金属
線3にてワイヤボンディングするに際しては、先づ、金
属線3を、前記半導体チップ2における一つの電極パッ
ト2aに対してファーストボンディングし、次いで、こ
の金属線3の他端を、前記一つの電極パット2aに対応
する一つのリード端子1bに対してセカンドボンディン
グすることを、半導体チップ2における電極パット2a
の各々について繰り返して行うものである。
2. Description of the Related Art Generally, as shown in FIGS. 1 and 2, an electrode pad 2a of a semiconductor chip 2 mounted on an island 1a of a lead frame 1 and a lead terminal 1b formed on the lead frame 1 are provided. In wire bonding with the metal wire 3, the metal wire 3 is first bonded to one electrode pad 2a of the semiconductor chip 2, and then the other end of the metal wire 3 is bonded. Second bonding to one lead terminal 1b corresponding to the one electrode pad 2a is performed by the electrode pad 2a in the semiconductor chip 2.
Is repeated for each of the above.

【0003】そして、前記金属線3における半導体チッ
プ2の各電極パット2aに対してファーストボンディン
グするに際しては、予め、電極パット2aにおけるの中
心の位置を検出し、その中心の位置に金属線3をファー
ストボンディングするようにしなければならない。そこ
で、従来は、前記のファーストボンディングに先立っ
て、電極パット2aの部分を、図2に示すように、テレ
ビカメラ4にて撮影して中央制御回路5に入力し、この
中央制御回路5において、前記撮影画像を2値化の画像
処理を行うことによって、図3に示すような処理データ
画面6を得る。
When first bonding the metal wire 3 to each electrode pad 2a of the semiconductor chip 2, the center position of the electrode pad 2a is detected in advance and the metal wire 3 is placed at the center position. First bonding should be done. Therefore, conventionally, prior to the above-mentioned first bonding, as shown in FIG. 2, the portion of the electrode pad 2a is photographed by the television camera 4 and input to the central control circuit 5, and in the central control circuit 5, By performing binarized image processing on the captured image, a processing data screen 6 as shown in FIG. 3 is obtained.

【0004】一方、図4に示すように、所定形状の電極
パット2aにおける四つの隅角部に該当する部位の各々
に、電極パット2aの輪郭線よりも内側に一つの白抜き
チェック点A1と、電極パット2aの輪郭線よりも外側
に二つの黒塗りチェック点A2とを形成して成る基準パ
ターンAを、前記中央制御回路5に予め記憶しておき、
この基準パターンAを、前記処理データ画面6に対して
重ね合わせ、そして、前記処理データ画面6における電
極パット2aの画像の輪郭線が、前記基準パターンAに
おける内側の四つの白抜きチェック点A1と、外側の八
つの黒塗りチェック点A2との間に入るように相対的に
移動し、前記処理データ画面6における電極パット2a
の画像のうち四つの隅角部の全てが、図5に示すよう
に、前記基準パターンAにおける外側の二つの黒塗りチ
ェック点A2と内側の一つの白抜きチェック点A1との
間に入ったときをもって、前記電極パット2aにおける
中心点Oの位置を検出し、この検出した中心点Oに対し
て金属線3のファーストボンディングを行う一方、電極
パット2aの画像における四つの隅角部のうち一つの隅
角部でも、前記外側の二つの黒塗りチェック点A2と内
側の一つの白抜きチェック点A1との間に入っていない
ときには、検出不能、つまりNGとして、ワイヤボンデ
ィング作業を中断すると共に、作業者にこの旨のアラー
ムを発するようにしている。
On the other hand, as shown in FIG. 4, one white checkpoint A1 is provided inside the contour of the electrode pad 2a at each of the four corners of the electrode pad 2a having a predetermined shape. , A reference pattern A formed by forming two black check points A2 outside the contour of the electrode pad 2a is stored in the central control circuit 5 in advance,
The reference pattern A is superposed on the processing data screen 6, and the contour line of the image of the electrode pad 2a on the processing data screen 6 is defined by four inner white check points A1 in the reference pattern A. , The electrode pad 2a on the processing data screen 6 is moved relatively so as to enter between the eight black check points A2 on the outside.
As shown in FIG. 5, all of the four corners of the image of No. 3 of the image entered between two outer black check points A2 and one inner check point A1 in the reference pattern A. Occasionally, the position of the center point O on the electrode pad 2a is detected, and the metal wire 3 is fast-bonded to the detected center point O, while one of the four corners in the image of the electrode pad 2a is detected. Even in one corner, when it is not between the two black check points A2 on the outside and one white check point A1 on the inside, it is undetectable, that is, NG, and the wire bonding operation is interrupted. The operator is given an alarm to that effect.

【0005】[0005]

【発明が解決しようとする課題】しかし、半導体チップ
2の表面における各電極パット2aを、テレビカメラ4
にて撮影するに際して、光線の照射角度、これに光線を
照射した場合、その反射光には、照射角度、電極パット
2aにおける表面の粗さ及び平面度等にてむらができる
ことにより、その撮影画像を画像処理して得た電極パッ
ト2aの画像には、当該電極パット2aが所定の形状で
あるにもかかわらず、その画像の一部が欠けた状態にな
ることが可成り発生するものである。
However, each electrode pad 2a on the surface of the semiconductor chip 2 is attached to the television camera 4
At the time of shooting at, the irradiation angle of the light beam, and when the light beam is irradiated to this, the reflected light can be uneven in the irradiation angle, the surface roughness and flatness of the electrode pad 2a, etc. In the image of the electrode pad 2a obtained by subjecting the image to the image processing, although the electrode pad 2a has a predetermined shape, a part of the image is likely to be missing. .

【0006】従って、前記従来のように、処理データ画
面6における電極パット2aの画像のうち四つの隅角部
の全てが、前記パターンAにおける外側の二つの黒塗り
チェック点A2と内側の一つの白抜きチェック点A1と
の間に入ったときをもって、前記電極パット2aにおけ
る中心点Oの位置を検出すると言う方法では、電極パッ
ト2aの画像に欠けが発生することによって、電極パッ
ト2aの形状が正常であるにもかかわらず、当該電極パ
ット2aの位置を検出することができずに、ワイヤボン
ディング作業が中断する事態をしばしば招来することに
なって、その作業能率が大幅に低下と言う問題があっ
た。
Therefore, as in the prior art, all the four corners of the image of the electrode pad 2a on the processed data screen 6 have two outer black check points A2 in the pattern A and one inner check point. In the method of detecting the position of the center point O of the electrode pad 2a when it enters the space between the white check points A1, the shape of the electrode pad 2a is reduced due to the occurrence of a chip in the image of the electrode pad 2a. Although the position is normal, the position of the electrode pad 2a cannot be detected, and the wire bonding work is often interrupted, resulting in a significant decrease in work efficiency. there were.

【0007】本発明は、本発明者の実験によると、処理
画面における電極パットの画像に欠けが発生するのは、
主として、当該電極パットにおける画像のうち隅角部で
ある点に着目して、このことを利用して、前記の問題が
解消できるようにした電極パット位置の認識方法を提供
することを技術的課題とするものである。
According to the experiments conducted by the inventor of the present invention, it is found that the image of the electrode pad on the processing screen is defective.
It is a technical problem to mainly provide a method for recognizing an electrode pad position that can solve the above-mentioned problem, focusing on the corner of the image of the electrode pad. It is what

【0008】[0008]

【発明が解決しようとする課題】この技術的課題を達成
するため本発明は、「半導体チップにおける電極パット
の部分に対する撮影画像を画像処理して得た処理データ
画面に、前記電極パットにおける四つの隅角部の各々に
外側のチェック点と内側のチェック点とを有する基準パ
ターンを、当該基準パターンにおける外側の各チェック
点と内側の各チェック点との間に前記処理データ画面に
おける電極パットの画像の輪郭線が入るように重ね合わ
せ、前記基準パターンにおける外側の各チェック点と内
側の各チェック点との間に前記処理データ画面における
電極パットの画像のうち四つの隅角部の全てが入ってい
るときをもって、前記電極パットの位置を検出するよう
にした位置検出方法において、前記手段で位置を検出で
きないとき、前記処理データ画面に、前記電極パットに
おける各辺の各々に外側のチェック点と内側のチェック
点とを有する補助パターンを、当該補助パターンにおけ
る外側の各チェック点と内側の各チェック点との間に前
記処理データ画面における電極パットの画像の輪郭線が
入るように重ね合わせ、前記補助パターンにおける外側
の各チェック点と内側の各チェック点との間に前記処理
データ画面における電極パットの画像のうち四つの辺の
全てが入っているときをもって前記電極パットの位置を
検出する。」と言うことにした。
In order to achieve this technical object, the present invention provides "a processing data screen obtained by image-processing a photographed image of a portion of an electrode pad on a semiconductor chip. An image of the electrode pad in the processing data screen is provided between the check patterns on the outside and the check points on the inside of the reference pattern, each of which has an outer check point and an inner check point at each corner portion. Are overlapped so that the contour line of the reference pattern is included, and all four corners of the image of the electrode pad in the processing data screen are inserted between the outer check points and the inner check points in the reference pattern. When the position cannot be detected by the means in the position detecting method for detecting the position of the electrode pad, An auxiliary pattern having an outer checkpoint and an inner checkpoint on each side of the electrode pad on the logical data screen, and the auxiliary pattern having the outer checkpoint and the inner checkpoint on the auxiliary pattern. The electrode pad images on the processed data screen are overlapped so that the contours of the images fit into each other, and four of the electrode pad images on the processed data screen are placed between the outer check points and the inner check points of the auxiliary pattern. The position of the electrode pad is detected when all the sides are included. "

【0009】[0009]

【作 用】すなわち、本発明は、基準パターンを使用
し、処理データ画面における電極パットの画像の四つの
隅角部から電極パットの位置を検出する場合において、
処理データ画面における電極パットの画像の四つの隅角
部のうち少なくとも一つの隅角部が欠けていることによ
って、電極パットの位置を検出することができないとき
には、補助パターンを使用し、処理データ画面における
電極パットの画像の四つの辺から電極パットの位置を検
出するのである。
[Operation] That is, the present invention uses a reference pattern to detect the positions of the electrode pads from the four corners of the image of the electrode pads on the processed data screen.
When it is not possible to detect the position of the electrode pad due to the lack of at least one of the four corners of the image of the electrode pad on the processed data screen, the auxiliary pattern is used. The position of the electrode pad is detected from the four sides of the image of the electrode pad in FIG.

【0010】[0010]

【発明の効果】これにより、処理データ画面における電
極パットの画像に、光線の照射角度とか、電極パットに
おける表面の粗さ及び平面度等によって欠けが発生する
場合でも、その欠けが、電極パットの画像における四つ
の辺に及んでいない限り、電極パットの位置を検出する
ことができるから、電極パット位置の不検出によって、
ワイヤボンディング作業を中断することを大幅に低減で
きて、ワイヤボンディングの作業能率を向上できる効果
を有する。
As a result, even when the image of the electrode pad on the processed data screen is chipped due to the irradiation angle of the light beam or the surface roughness and flatness of the electrode pad, the chipping of the electrode pad The position of the electrode pad can be detected as long as it does not reach the four sides in the image.
It is possible to significantly reduce the interruption of the wire bonding work and improve the work efficiency of the wire bonding.

【0011】[0011]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。前記した従来の場合と同様に、電極パット2aの
部分を、図2に示すように、テレビカメラ4にて撮影し
て中央制御回路5に入力し、この中央制御回路5におい
て、前記撮影画像を2値化の画像処理を行うことによっ
て、図3に示すような処理データ画面6を得る(ステッ
プ1)。
Embodiments of the present invention will be described below with reference to the drawings. As in the conventional case described above, the portion of the electrode pad 2a is photographed by the television camera 4 and input to the central control circuit 5, as shown in FIG. By performing the binarized image processing, a processing data screen 6 as shown in FIG. 3 is obtained (step 1).

【0012】一方、前記中央制御回路5には、図4に示
すように、所定形状の電極パット2aにおける四つの隅
角部に該当する部位の各々に電極パット2aの輪郭線よ
りも内側に一つの白抜きチェック点A1と電極パット2
aの輪郭線よりも外側に二つの黒塗りチェック点A2と
を形成して成る基準パターンAと、図6に示すように、
所定形状の電極パット2aにおける四つの隅角部のうち
対角をなす二つの隅角部に該当する部位の各々に電極パ
ット2aの輪郭線よりも内側に一つの白抜きチェック点
B1と電極パット2aの輪郭線よりも外側に一つの黒塗
りチェック点B2とを形成すると共に電極パット2aに
おける四つの辺の該当する部位の各々に電極パット2a
の輪郭線よりも内側に一つの白抜きチェック点B3と電
極パット2aの輪郭線よりも外側に一つの黒塗りチェッ
ク点B4とを形成して成る中間パターンBと、図8に示
すように、電極パット2aにおける四つの辺の該当する
部位の各々に電極パット2aの輪郭線よりも内側に一つ
の白抜きチェック点C1と電極パット2aの輪郭線より
も外側に一つの黒塗りチェック点C2とを形成して成る
中間パターンCとを予め記憶しておく。
On the other hand, in the central control circuit 5, as shown in FIG. 4, each of the portions corresponding to the four corners of the electrode pad 2a having a predetermined shape is provided inside the contour of the electrode pad 2a. Two white check points A1 and electrode pad 2
As shown in FIG. 6, a reference pattern A formed by forming two black check points A2 outside the contour line of a,
Each of the four corners of the electrode pad 2a having a predetermined shape corresponds to two diagonal corners, and one white check point B1 and the electrode pad are provided inside the contour line of the electrode pad 2a. One black-painted check point B2 is formed outside the contour line of 2a, and the electrode pad 2a is formed on each of the corresponding portions of the four sides of the electrode pad 2a.
As shown in FIG. 8, an intermediate pattern B formed by forming one white check point B3 inside the contour line and one black check point B4 outside the contour line of the electrode pad 2a, as shown in FIG. One white check point C1 inside the contour line of the electrode pad 2a and one black check point C2 outside the contour line of the electrode pad 2a on each of the corresponding parts of the four sides of the electrode pad 2a. And the intermediate pattern C formed by forming the.

【0013】そして、前記中央制御回路5は、前記基準
パターンAを読み込み(ステップ2)、この基準パター
ンAを、前記処理データ画面6に対して、前記処理デー
タ画面6における電極パット2aの画像の輪郭線が前記
基準パターンAにおける内側の四つの白抜きチェック点
A1と、外側の八つの黒塗りチェック点A2との間に入
るように重ね合わせ(ステップ3)、前記処理データ画
面6における電極パット2aの画像のうち四つの隅角部
の全てが、図5に示すように、前記パターンAにおける
外側の二つの黒塗りチェック点A2と内側の一つの白抜
きチェック点A1との間に入ったときをもって、前記電
極パット2aにおける中心点Oの位置を検出して、検出
エンドとして、この検出した中心点Oに対して金属線3
のファーストボンディングを行うことに移行する一方、
電極パット2aの画像における四つの隅角部のうち一つ
の隅角部でも、前記外側の二つの黒塗りチェック点A2
と内側の一つの白抜きチェック点A1との間に入ってい
ないときには、検出不能、つまりNGとする。
Then, the central control circuit 5 reads the reference pattern A (step 2), and outputs the reference pattern A to the processing data screen 6 as an image of the electrode pad 2a on the processing data screen 6. The outline is overlapped so that it lies between the four inner white check points A1 and the eight outer black check points A2 in the reference pattern A (step 3), and the electrode pad on the processing data screen 6 is overlapped. As shown in FIG. 5, all four corners of the image of 2a fall between two outer black check points A2 and one inner white check point A1 in the pattern A. Occasionally, the position of the center point O on the electrode pad 2a is detected, and as a detection end, the metal wire 3 is attached to the detected center point O.
While moving to the first bonding of
Even at one corner of the four corners in the image of the electrode pad 2a, the two outer black check points A2 are provided.
If it is not between the inside white checkpoint A1 and the inside checkpoint A1, it is not detected, that is, NG.

【0014】次いで、前記中央制御回路5は、前記基準
パターンAを使用しての位置検出が不能(NG)のとき
には、前記中間パターンBを読み込み(ステップ4)、
この中間パターンBを、前記処理データ画面6に対し
て、前記処理データ画面6における電極パット2aの画
像の輪郭線が前記中間パターンBにおける内側の六つの
白抜きチェック点B1,B3と、外側の六つの黒塗りチ
ェック点B2,B4との間に入るように重ね合わせ(ス
テップ5)、前記処理データ画面6における電極パット
2aの画像のうち二つの隅角部及び四つの辺の全てが、
図7に示すように、前記中間パターンAにおける外側の
六つの黒塗りチェック点B2,B4と内側の六つの白抜
きチェック点B1,B3との間に入ったときをもって、
前記電極パット2aにおける中心点Oの位置を検出し
て、検出エンドとして、この検出した中心点Oに対して
金属線3のファーストボンディングを行うことに移行す
る一方、電極パット2aの画像における対角の二つの隅
角部のうち一つの隅角部及び、四つの辺のうち一つの辺
でも、前記外側の六つの黒塗りチェック点B2,B4と
内側の六つの白抜きチェック点B1,B3との間に入っ
ていないときには、検出不能、つまりNGとする。
Next, when the position detection using the reference pattern A is impossible (NG), the central control circuit 5 reads the intermediate pattern B (step 4),
With respect to the processing data screen 6, the contour line of the image of the electrode pad 2a in the processing data screen 6 is defined by six white check points B1 and B3 on the inner side of the intermediate pattern B, Superimposing them so as to fall between the six black check points B2 and B4 (step 5), two corners and all four sides of the image of the electrode pad 2a on the processing data screen 6 are
As shown in FIG. 7, when it enters between the outer six black check points B2, B4 and the inner six white check points B1, B3 in the intermediate pattern A,
The position of the center point O on the electrode pad 2a is detected, and as a detection end, the metal wire 3 is fast bonded to the detected center point O, while the diagonal of the image of the electrode pad 2a is detected. One of the two corners and one of the four sides have the six black check points B2 and B4 on the outside and the six white check points B1 and B3 on the inside. When it is not within the interval, it is undetectable, that is, NG.

【0015】更に、前記中央制御回路5は、前記中間パ
ターンBを使用しての位置検出が不能(NG)のときに
は、補助パターンCを読み込み(ステップ6)、この補
助パターンCを、前記処理データ画面6に対して、前記
処理データ画面6における電極パット2aの画像の輪郭
線が前記補助パターンCにおける内側の四つの白抜きチ
ェック点C1と、外側の四つの黒塗りチェック点C2と
の間に入るように重ね合わせ(ステップ7)、前記処理
データ画面6における電極パット2aの画像のうち四つ
の辺の全てが、図9に示すように、前記中間パターンA
における外側の四つの黒塗りチェック点C2と内側の四
つの白抜きチェック点C1との間に入ったときをもっ
て、前記電極パット2aにおける中心点Oの位置を検出
して、検出エンドとして、この検出した中心点Oに対し
て金属線3のファーストボンディングを行うことに移行
する一方、電極パット2aの画像における四つの辺のう
ち一つの辺でも、前記外側の四つの黒塗りチェック点C
2と内側の四つの白抜きチェック点C1との間に入って
いないときには、検出不能、つまりNGとして、この旨
のアラームを発すると共に、ワイヤボンディングを中断
するのである。
Further, when the position detection using the intermediate pattern B is impossible (NG), the central control circuit 5 reads the auxiliary pattern C (step 6), and the auxiliary pattern C is used as the processing data. On the screen 6, the outline of the image of the electrode pad 2a on the processed data screen 6 is between the four white check points C1 on the inner side and the four black check points C2 on the outer side of the auxiliary pattern C. All of the four sides of the image of the electrode pad 2a on the processed data screen 6 are overlapped so that they fit into each other (step 7), as shown in FIG.
At the time of entering between the four outer black check points C2 and the four inner white check points C1, the position of the center point O of the electrode pad 2a is detected, and this detection is made as the detection end. While shifting to performing the first bonding of the metal wire 3 to the center point O, the outside four black-painted check points C are formed even on one of the four sides in the image of the electrode pad 2a.
When it is not between 2 and the four white checkpoints C1 on the inside, it is undetectable, that is, as NG, an alarm to this effect is issued and the wire bonding is interrupted.

【0016】すなわち、先づ、チェック点の最も多い基
準パターンAを使用して、処理データ画面6における電
極パット2aの画像の四つの隅角部から電極パット2a
の位置を検出し、これによって電極パット2aの位置を
検出することができない場合には、前記基準パターンA
におけるチェック点の少ない中間パターンBを使用し
て、電極パット2aの位置を検出し、これでも、電極パ
ット2aの位置を検出することができない場合には、補
助パターンCを使用して、処理データ画面6における電
極パット2aの画像の四つの辺から電極パット2aの位
置を検出するのである。
That is, first, by using the reference pattern A having the largest number of check points, the electrode pad 2a from the four corners of the image of the electrode pad 2a on the processed data screen 6 is detected.
If the position of the electrode pad 2a cannot be detected by detecting the position of the reference pattern A
The position of the electrode pad 2a is detected using the intermediate pattern B having few check points in the above, and when the position of the electrode pad 2a cannot be detected even with this, the auxiliary pattern C is used to process the processed data. The position of the electrode pad 2a is detected from the four sides of the image of the electrode pad 2a on the screen 6.

【0017】これにより、処理データ画面6における電
極パット2aの画像に、光線の照射角度とか、電極パッ
ト2aにおける表面の粗さ及び平面度等によって欠けが
発生している場合でも、その欠けが、電極パット2aの
画像における四つの辺に及んでいない限り、電極パット
2aの位置を検出することができるのである。なお、前
記実施例における中間パターンBによる位置検出は、省
略しても良いが、基準パターンAによる位置検出と、補
助パターンCによる位置検出との間に、前記実施例にお
いて述べたように、基準パターンにおけるチェック点よ
りも少ないチェック点の中間パターンBによる位置検出
を設けることにより、位置検出の精度及び確実性を、基
準パターンAによる位置検出及び補助パターンCによる
位置検出の場合により更に向上できるのである。
As a result, even if the image of the electrode pad 2a on the processed data screen 6 is defective due to the irradiation angle of the light beam or the surface roughness and flatness of the electrode pad 2a, the defect is generated. The position of the electrode pad 2a can be detected as long as it does not reach the four sides in the image of the electrode pad 2a. Although the position detection by the intermediate pattern B in the above-described embodiment may be omitted, as described in the above-described embodiment, the position detection by the reference pattern A and the position detection by the auxiliary pattern C may be omitted. By providing the position detection by the intermediate pattern B having the check points smaller than the check points in the pattern, the accuracy and certainty of the position detection can be further improved by the position detection by the reference pattern A and the position detection by the auxiliary pattern C. is there.

【0018】また、本発明は、前記実施例のように、リ
ードフレーム1に搭載した半導体チップ2に限らず、プ
リント基板等に搭載した半導体チップに対しても適用で
きることは言うまでもない。
Needless to say, the present invention can be applied not only to the semiconductor chip 2 mounted on the lead frame 1 as in the above-described embodiment but also to a semiconductor chip mounted on a printed circuit board or the like.

【図面の簡単な説明】[Brief description of drawings]

【図1】リードフレームに対して半導体チップを搭載し
た状態の斜視図である。
FIG. 1 is a perspective view showing a state in which a semiconductor chip is mounted on a lead frame.

【図2】図1のII−II視拡大断面図である。FIG. 2 is an enlarged sectional view taken along line II-II of FIG.

【図3】半導体チップにおける電極パットの部分を撮影
したのち画像した処理データ画面を示す図である。
FIG. 3 is a diagram showing a processed data screen in which an image of an electrode pad portion of a semiconductor chip is photographed and then imaged.

【図4】基準パターンを示す図である。FIG. 4 is a diagram showing a reference pattern.

【図5】前記処理データ画面に対して前記基準パターン
を重ね合わせた状態を示す図である。
FIG. 5 is a diagram showing a state in which the reference pattern is superimposed on the processed data screen.

【図6】中間パターンを示す図である。FIG. 6 is a diagram showing an intermediate pattern.

【図7】前記処理データ画面に対して前記中間パターン
を重ね合わせた状態を示す図である。
FIG. 7 is a diagram showing a state in which the intermediate pattern is superimposed on the processed data screen.

【図8】補助パターンを示す図である。FIG. 8 is a diagram showing an auxiliary pattern.

【図9】前記処理データ画面に対して前記補助パターン
を重ね合わせた状態を示す図である。
FIG. 9 is a diagram showing a state in which the auxiliary pattern is superimposed on the processed data screen.

【図10】フローシートを示す図である。FIG. 10 is a diagram showing a flow sheet.

【符号の説明】[Explanation of symbols]

1 リードフレーム 2 半導体チップ 2a 半導体チップにおける電極パット O 電極パットの中心 3 金属線 4 テレビカメラ 5 中央制御回路 6 処理データ画面 A 基準パターン A1,A2 基準パターンにおけるチェック点 B 中間パターン B1,B2,B3,B4 中間パターンにおけるチェ
ック点 C 補助パターン C1,C2 補助パターンにおけるチェ
ック点
1 Lead Frame 2 Semiconductor Chip 2a Electrode Pad on Semiconductor Chip O Center of Electrode Pad 3 Metal Wire 4 Television Camera 5 Central Control Circuit 6 Processing Data Screen A Reference Pattern A1, A2 Check Point in Reference Pattern B Intermediate Pattern B1, B2, B3 , B4 Check point in intermediate pattern C Auxiliary pattern C1, C2 Check point in auxiliary pattern

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】半導体チップにおける電極パットの部分に
対する撮影画像を画像処理して得た処理データ画面に、
前記電極パットにおける四つの隅角部の各々に外側のチ
ェック点と内側のチェック点とを有する基準パターン
を、当該基準パターンにおける外側の各チェック点と内
側の各チェック点との間に前記処理データ画面における
電極パットの画像の輪郭線が入るように重ね合わせ、前
記基準パターンにおける外側の各チェック点と内側の各
チェック点との間に前記処理データ画面における電極パ
ットの画像のうち四つの隅角部の全てが入っているとき
をもって、前記電極パットの位置を検出するようにした
位置検出方法において、前記手段で位置を検出できない
とき、前記処理データ画面に、前記電極パットにおける
各辺の各々に外側のチェック点と内側のチェック点とを
有する補助パターンを、当該補助パターンにおける外側
の各チェック点と内側の各チェック点との間に前記処理
データ画面における電極パットの画像の輪郭線が入るよ
うに重ね合わせ、前記補助パターンにおける外側の各チ
ェック点と内側の各チェック点との間に前記処理データ
画面における電極パットの画像のうち四つの辺の全てが
入っているときをもって前記電極パットの位置を検出す
ることを特徴とする半導体チップにおける電極パットの
位置検出方法。
1. A processed data screen obtained by image-processing a photographed image of an electrode pad portion of a semiconductor chip,
A reference pattern having an outer check point and an inner check point at each of the four corners of the electrode pad, the processed data between each outer check point and each inner check point in the reference pattern. The electrodes of the image of the electrode pad on the screen are overlapped so that the outlines of the images enter, and four corners of the image of the electrode pad on the processed data screen are provided between the outer check points and the inner check points of the reference pattern. In the position detecting method which detects the position of the electrode pad even when all the parts are included, when the position cannot be detected by the means, the processing data screen is displayed on each side of the electrode pad. An auxiliary pattern having an outer checkpoint and an inner checkpoint is defined as an outer checkpoint and an inner checkpoint in the auxiliary pattern. Of the electrode pad on the processed data screen so that the outline of the image of the electrode pad on the processed data screen is included, and the processed data screen is formed between the outer check points and the inner check points of the auxiliary pattern. The method for detecting the position of the electrode pad in the semiconductor chip, wherein the position of the electrode pad is detected when all four sides are included in the image of the electrode pad.
JP15107194A 1994-07-01 1994-07-01 Electrode pad position detecting method of semiconductor chip Pending JPH0817858A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15107194A JPH0817858A (en) 1994-07-01 1994-07-01 Electrode pad position detecting method of semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15107194A JPH0817858A (en) 1994-07-01 1994-07-01 Electrode pad position detecting method of semiconductor chip

Publications (1)

Publication Number Publication Date
JPH0817858A true JPH0817858A (en) 1996-01-19

Family

ID=15510677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15107194A Pending JPH0817858A (en) 1994-07-01 1994-07-01 Electrode pad position detecting method of semiconductor chip

Country Status (1)

Country Link
JP (1) JPH0817858A (en)

Similar Documents

Publication Publication Date Title
US5533146A (en) Weld bead quality determining apparatus
JP2000009447A (en) Apparatus and method for detecting fault of tape carrier
JPH0817858A (en) Electrode pad position detecting method of semiconductor chip
JP4634250B2 (en) Image recognition method and apparatus for rectangular parts
JPS6337479A (en) Pattern recognizer
JPH0519938B2 (en)
JP3336834B2 (en) Lead frame
JP3385916B2 (en) Wire detection method in wire bonding
JPS5851416B2 (en) Manufacturing method of semiconductor device
JPH04174311A (en) Inspecting apparatus for printed circuit board
JPS59144140A (en) Inspecting method of wire bonding portion
JP3781508B2 (en) Chip pad position detection method
JP2707047B2 (en) Workpiece edge position measurement method
JPH04191643A (en) Inspection of external appearance of solder
JP2001050726A (en) Ic external appearance inspection method
JP2001250109A (en) Method and device for inspection
JPH05187826A (en) Detecting method of position
JP2934014B2 (en) Soldering inspection method
JPH0989797A (en) Mounting board inspection apparatus
JPH10141930A (en) Method and device for inspecting pattern
JPS62132400A (en) Inspection of mounting situation of electronic parts
JPH02217185A (en) Normal/defective condition deciding method for laser beam marking
JPS63106508A (en) Method and apparatus for inspecting mounting state
JPH01184582A (en) Device for inspecting packaged component
JPH02219183A (en) Recognizing device for position of object