JPS5851416B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device

Info

Publication number
JPS5851416B2
JPS5851416B2 JP170979A JP170979A JPS5851416B2 JP S5851416 B2 JPS5851416 B2 JP S5851416B2 JP 170979 A JP170979 A JP 170979A JP 170979 A JP170979 A JP 170979A JP S5851416 B2 JPS5851416 B2 JP S5851416B2
Authority
JP
Japan
Prior art keywords
electrode
pattern
semiconductor pellet
white
bonding position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP170979A
Other languages
Japanese (ja)
Other versions
JPS5593232A (en
Inventor
千比呂 小池
昌弘 福山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
Original Assignee
NEC Home Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd filed Critical NEC Home Electronics Ltd
Priority to JP170979A priority Critical patent/JPS5851416B2/en
Publication of JPS5593232A publication Critical patent/JPS5593232A/en
Publication of JPS5851416B2 publication Critical patent/JPS5851416B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】 この発明は半導体装置の製造方法に関し、特に金属細線
の半導体ペレットのボンディング位置認識を容易にする
ための、電極パターンの構造に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a structure of an electrode pattern for facilitating the recognition of the bonding position of a semiconductor pellet of thin metal wire.

一般に、ステム上に載置された半導体ペレットから金属
細線を引出す場合、超音波で振動するボンディングツー
ルを用いて、金線又はアルミニウム線を半導体ペレット
上の電極に押し当てて、その摩擦熱で金属細線と電極面
とを溶着している。
Generally, when drawing a thin metal wire from a semiconductor pellet placed on a stem, a bonding tool that vibrates with ultrasonic waves is used to press the gold or aluminum wire against the electrode on the semiconductor pellet, and the frictional heat is used to draw out the metal wire. The thin wire and the electrode surface are welded together.

この場合、ボンディングツールを半導体ペレットの電極
に対して位置決めしなければならないので、従来は各半
導体ペレットごとに目祝し、マニピュレータを操作して
位置合せしていた。
In this case, the bonding tool must be positioned with respect to the electrode of the semiconductor pellet, so conventionally, each semiconductor pellet was inspected and aligned by operating a manipulator.

しかし、この方法は、作業性が悪いので、これを高能率
化するために、自動ボンディング法が行なわれている。
However, since this method has poor workability, an automatic bonding method has been used to improve the efficiency of this method.

これは、ステム上に載置された半導体ペレットをCCD
カメラ等で撮像してパターン認識を行ない、半導体ペレ
ットの位置及びその電極位置を検出し、ボンディング装
置をコンピュータで制御して自動的にボンディング作業
を行なわせるものである。
This allows the semiconductor pellet placed on the stem to be
The image is captured with a camera, pattern recognition is performed, the position of the semiconductor pellet and its electrode position are detected, and the bonding apparatus is controlled by a computer to automatically perform the bonding work.

ところで、このパターン認識は具体的には次のような手
順で行なわれている。
By the way, this pattern recognition is specifically performed in the following steps.

まず、第1図に示すように、ステム上に半田1で固着さ
れた半導体ペレット2をCCDカメラ等で撮像する。
First, as shown in FIG. 1, a semiconductor pellet 2 fixed on a stem with solder 1 is imaged with a CCD camera or the like.

このようにして得られた画面情報は縦横で、例えば19
0X244ビツトの絵素に分割されたものである。
The screen information obtained in this way is horizontal and vertical, for example 19
It is divided into picture elements of 0x244 bits.

これを適当な基準値で判定して二値化し、各絵素ごとに
白又は黒に分割された画面情報を得る。
This is determined using an appropriate reference value and binarized to obtain screen information divided into white or black for each picture element.

二値化された画面情報は第2図に示すように、半導体ペ
レット2上のアルミ蒸着電極3が白、絶縁被膜である酸
化膜4及び半導体ペレット2の底面から周囲に拡がった
半田層1が黒に識別される。
As shown in FIG. 2, the binarized screen information shows that the aluminum vapor-deposited electrode 3 on the semiconductor pellet 2 is white, the oxide film 4 as an insulating film, and the solder layer 1 spreading from the bottom of the semiconductor pellet 2 to the surrounding area are white. Identified by black.

また、半導体ペレツ)2の角部2′や半田層1の一部1
′も光の反射条件によって不規則に白と識別される。
In addition, the corner 2' of the semiconductor pellet 2 and the part 1 of the solder layer 1
′ is also irregularly identified as white depending on the light reflection conditions.

このように二値化された半導体ペレット2の画面情報か
ら、電極上の特定された金属細線のボンディング位置を
検出するためには、光の反射条件等によって生じた半田
層1の一部1′等からの誤情報を取り除くと共に、電極
3より得られた白いパターンの周辺部を取除かなければ
ならない。
In order to detect the bonding position of the specified thin metal wire on the electrode from the screen information of the semiconductor pellet 2 that has been binarized in this way, it is necessary to In addition to removing erroneous information from other sources, the peripheral part of the white pattern obtained from the electrode 3 must be removed.

このため、従来は第3図に示すように、一定間隔で窓5
のある判定用のマスク6で画面情報を走査し、各席から
見られる絵素が黒か白かを調べ、全部の窓5が白であっ
た時、始めて中央の窓5sに対応する絵素を白であると
し、一つでも黒が見られた窓5があれば、中央の窓5s
に対応する絵素を強制的に黒にするという操作を、画面
の全領域に対して行なう。
For this reason, conventionally, as shown in FIG.
The screen information is scanned with a certain mask 6 for judgment, and it is checked whether the picture element seen from each seat is black or white. When all the windows 5 are white, the picture element corresponding to the central window 5s is detected. is white, and if there is even one window 5 where black can be seen, the central window 5s
The operation of forcibly turning the picture elements corresponding to black to black is performed on the entire screen area.

すると、第4図に示す如く小面積の白いパターンは消え
大きな面積の白いパターンもその周辺部が削られて面積
が少さくなる。
Then, as shown in FIG. 4, the small-area white pattern disappears, and the large-area white pattern also has its periphery cut off and its area becomes smaller.

この走査を判定用のマスク6を逐時小さなもの及び形状
の異なるものに取替えながら繰返すことにより、第5図
に示すように、半導体ペレットの角部2′や半田層の一
部1′からの不連続な反射による誤情報の白いパターン
が消えると共に、電極中央部のボンディング位置のみに
白いパターン3′が残される。
By repeating this scanning while changing the judgment mask 6 to a smaller one or a different shape, as shown in FIG. The white pattern of false information due to discontinuous reflection disappears, and a white pattern 3' remains only at the bonding position at the center of the electrode.

そして、第6図に示すように、この残された白いパター
ン3′が収まる矩形状の枠を測定し、そのX方向及びY
方向のr−タからその中心の座標を算出して、ボンディ
ング位置8を検出していた。
Then, as shown in Figure 6, measure the rectangular frame in which the remaining white pattern 3' will fit, and
The bonding position 8 was detected by calculating the coordinates of the center from the rotor of the direction.

ところが、半導体ペレット2の電極3は特性との関係で
特定されて複雑な形状となっている。
However, the electrode 3 of the semiconductor pellet 2 is specified in relation to its characteristics and has a complicated shape.

このため、窓のある判定用のマスク6で順次走査する方
式をとっても正確な位置出しができない場合があった。
For this reason, accurate positioning may not be possible even if a sequential scanning method is used using the determination mask 6 having a window.

例えば、第1図に示すような電極パターンを持つ半導体
ペレット2では、最終的に残された白いパターン3′が
縦長になり、縦方向の精度が出しにくい。
For example, in a semiconductor pellet 2 having an electrode pattern as shown in FIG. 1, the final white pattern 3' left is vertically long, making it difficult to achieve accuracy in the vertical direction.

このため、第1図に示すように、縦長のマスク7を用い
て、これを修正する方法もある。
Therefore, as shown in FIG. 1, there is a method of correcting this using a vertically long mask 7.

しかし、CCDカメラ等による撮影が良好に行なわれな
いで電極周辺部の細い酸化膜4が白く写ることがあり、
判定用のマスク6で走査した後の画面情報が縦方向に長
くなり易い。
However, the thin oxide film 4 around the electrodes may not be photographed properly using a CCD camera or the like, and the thin oxide film 4 may appear white.
Screen information after scanning with the determination mask 6 tends to be long in the vertical direction.

すると、最終的にボンディング位置を検出する場合、縦
方向に延びた長さのほぼ半分程度の位置ズレが生じる。
Then, when the bonding position is finally detected, a positional deviation of about half of the length extending in the vertical direction occurs.

このように、撮影による写りがわるいと、判定用マスク
6.7の種類を換え組合せ使用しても画面情報の修正は
できず、検出誤差となってしまう問題があった。
As described above, when the photographic image is distorted, the screen information cannot be corrected even if the types of the determination masks 6 and 7 are changed and used in combination, resulting in a detection error.

そこで、この発明は上記欠点に鑑み、これを改良して、
電極内に電極面とコントラストを持つ点状ないし線状の
パターンを設けることによって、マスク処理による電極
内のボンディング位置の検出を容易化するものである。
Therefore, in view of the above-mentioned drawbacks, this invention improves this, and
By providing a dotted or linear pattern in the electrode that has a contrast with the electrode surface, the bonding position in the electrode can be easily detected by mask processing.

この発明の電極内に設けられる点状ないし線状のパター
ンは、二値化され判定用マスクで走査された時の白いパ
ターンが長手方向に延びるおそれのある位置に設ければ
よい。
The dotted or linear pattern provided in the electrode of the present invention may be provided at a position where a white pattern is likely to extend in the longitudinal direction when the electrode is binarized and scanned with a determination mask.

例えば、第1図に示しとような半導体ペレット2では、
電極3,3を仕切る細い酸化膜4によって、電極3は細
長く延びている。
For example, in the semiconductor pellet 2 as shown in FIG.
The electrode 3 is elongated by a thin oxide film 4 that partitions the electrodes 3, 3.

そして、先細になった側の電極部3“は、二値化され判
定用マスク6で走査した時に白いパターンが不安定に長
手方向に延び易い。
When the electrode portion 3'' on the tapered side is binarized and scanned with the determination mask 6, a white pattern tends to extend unstably in the longitudinal direction.

従って、この場合は、第8図に示すように、電極3のボ
ンディング位置8と電極3の先細部3“との間に電極と
コントラストを持つ点状のパターン9を設ける。
Therefore, in this case, as shown in FIG. 8, a dot-like pattern 9 having contrast with the electrode is provided between the bonding position 8 of the electrode 3 and the tapered part 3'' of the electrode 3.

この点状のパターン9は、電極形成時に酸化膜4と同時
形成すればよい。
This dotted pattern 9 may be formed simultaneously with the oxide film 4 when forming the electrode.

また、この点状のパターン9は電極形成後、特性上影響
のないインクをつけて形成してもよい。
Further, the dotted pattern 9 may be formed by applying ink that does not affect the characteristics after the electrode is formed.

このように、点状のパターン9が形成しであると、CC
Dカメラ等で撮像した画像を二値化した後、判定用マス
ク6で走査すれば、点状パターン9の周囲に黒いパター
ンが広がっていき、第9図及び第10図に示すように、
判定用マスク6を徐々に小さいものに換えて走査するご
とに白いパターン3′は3aから3bへと縮小されて、
正規のボンディング位置8に、円形に近い形の白いパタ
ーン3bが残される。
In this way, when the dotted pattern 9 is formed, CC
After binarizing the image taken with a D camera etc., if it is scanned with the determination mask 6, a black pattern will spread around the dotted pattern 9, as shown in FIGS. 9 and 10.
Each time the determination mask 6 is changed to a smaller one and scanned, the white pattern 3' is reduced from 3a to 3b.
A nearly circular white pattern 3b is left at the regular bonding position 8.

これに対して、そのX方向及びY方向への分布を測定し
、その中心位置を演算することにより正確なボンディン
グ位置検出ができる。
On the other hand, by measuring the distribution in the X and Y directions and calculating the center position, accurate bonding position detection is possible.

なお、電極とコントラストを持つ点状パターンは、半導
体ペレット2の電極形状に応じて、適当な場所に一箇所
以上設けることができる。
Note that the dot pattern having contrast with the electrode can be provided at one or more appropriate locations depending on the shape of the electrode of the semiconductor pellet 2.

例えば、電極のボンディング位置を囲んで数箇所設けて
もよいわけである。
For example, they may be provided at several locations surrounding the bonding position of the electrode.

しかし、酸化膜により多数設けると電極面積が減少して
電流容量が小さくなるので、好ましくない。
However, if a large number of electrodes are provided using an oxide film, the electrode area will decrease and the current capacity will become smaller, which is not preferable.

電極形状やパターンのカメラへの写りの悪さによって長
手方向に延びるおそれのある場合、そのストッパーとな
るように形成するのが効果的である。
If there is a risk that the electrode may extend in the longitudinal direction due to the poor visibility of the electrode shape or pattern on the camera, it is effective to form it to act as a stopper.

以上説明したように、この発明によれば、二値化された
半導体ペレットの画像から電極上のボンディング位置を
認識する場合、電極の形状が不規則に広がっているため
の、認識精度の悪さ、及び電極の境界が細くて画像が正
確に写らなかった場合の認識誤差を、解消できる。
As explained above, according to the present invention, when recognizing the bonding position on the electrode from the binarized image of the semiconductor pellet, the recognition accuracy is poor due to the irregularly spread shape of the electrode. It is also possible to eliminate recognition errors when images cannot be accurately captured due to thin electrode boundaries.

また、この発明のパターン認識は点状ないし線状のパタ
ーンを用い、縦横の広がりがほぼ同じに設定した領域か
ら徐々に縮小してボンディング位置を検出するので、従
来のように、一方向の長さを多く縮小するために第7図
に示すような不規則な形状の判定用マスク7を用いる必
要がなくなり、信頼性も向上する。
In addition, the pattern recognition of this invention uses a dotted or linear pattern, and detects the bonding position by gradually reducing the area set to have almost the same width and width. It is no longer necessary to use a determination mask 7 having an irregular shape as shown in FIG. 7 in order to reduce the size by a large amount, and reliability is also improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はステム上に載置された従来の半導体ペレットを
示す図、第2図は同半導体ペレットを撮像して二値化し
た画像を示す図、第3図及び第7図はボンディング位置
の判定用マスクの形状例を示す図、第4図及び第5図は
、第2図に示した二値化された画像から判定用マスクを
用いてボンディング位置をパターン認識する手順の説明
図、第6図は縮小された電極パターンからボンディング
位置を検出する方法の説明図、第8図はステム上に載置
されたこの発明の半導体ペレットを示す図、第9図及び
第10図は、第8図の半導体ペレットを撮像して得た画
像から判定用マスクを用いてパターン認識する手順の説
明図である。 1・・・・・・半田層、1′・・・・・・半田層中で反
射により白く見える部分、2・・・・・・半導体ペレッ
ト、3・・・・・・電極、4・・・・・・酸化膜、5,
5s・・・・・・判定用マスクの窓、6,7・・・・・
・判定用マスク、8・・・・・・ボンディング位置、9
・・・・・・点状パターン。
Figure 1 shows a conventional semiconductor pellet placed on a stem, Figure 2 shows a binarized image of the semiconductor pellet, and Figures 3 and 7 show the bonding position. Figures 4 and 5, which are diagrams showing examples of the shape of the determination mask, are explanatory diagrams of the procedure for pattern recognition of bonding positions using the determination mask from the binarized image shown in Figure 2. FIG. 6 is an explanatory diagram of a method for detecting a bonding position from a reduced electrode pattern, FIG. 8 is a diagram showing a semiconductor pellet of the present invention placed on a stem, and FIGS. FIG. 3 is an explanatory diagram of a procedure for pattern recognition using a determination mask from an image obtained by imaging the semiconductor pellet shown in the figure. 1... Solder layer, 1'... Part that appears white due to reflection in the solder layer, 2... Semiconductor pellet, 3... Electrode, 4... ...Oxide film, 5,
5s... Window of judgment mask, 6,7...
・Determination mask, 8...Bonding position, 9
・・・・・・Dot pattern.

Claims (1)

【特許請求の範囲】[Claims] 1 半導体ペレットの認識画像における電極部分をマス
ク処理することにより金属細線のボンディング位置を決
定するに先立って、半導体ペレットの電極面に電極表面
とコントラストを持つ点状ないし線状のパターンを適宜
に形成することにより、マスク処理の範囲を縮少化する
ことを特徴とする半導体装置の製造方法。
1 Prior to determining the bonding position of the thin metal wire by masking the electrode part in the recognized image of the semiconductor pellet, a dotted or linear pattern having contrast with the electrode surface is appropriately formed on the electrode surface of the semiconductor pellet. A method for manufacturing a semiconductor device, characterized in that the range of mask processing is reduced by:
JP170979A 1979-01-09 1979-01-09 Manufacturing method of semiconductor device Expired JPS5851416B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP170979A JPS5851416B2 (en) 1979-01-09 1979-01-09 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP170979A JPS5851416B2 (en) 1979-01-09 1979-01-09 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5593232A JPS5593232A (en) 1980-07-15
JPS5851416B2 true JPS5851416B2 (en) 1983-11-16

Family

ID=11509072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP170979A Expired JPS5851416B2 (en) 1979-01-09 1979-01-09 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5851416B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877237A (en) * 1981-11-02 1983-05-10 Hitachi Ltd Bonding device

Also Published As

Publication number Publication date
JPS5593232A (en) 1980-07-15

Similar Documents

Publication Publication Date Title
EP1555507B1 (en) Three-dimensional visual sensor
JP2002374098A (en) Semiconductor package and its mounting method
EP1231689B1 (en) Method for manufacturing spark plug and apparatus for carrying out the same
JPS5851416B2 (en) Manufacturing method of semiconductor device
JP4634250B2 (en) Image recognition method and apparatus for rectangular parts
JP2508176B2 (en) Automatic surface smoothness inspection device
JP2003068813A (en) Method and device for measuring probe mark
JP2897747B2 (en) IC package position detection method
US6289492B1 (en) Methods and apparatuses for defining a region on an elongated object
KR830000416B1 (en) Semiconductor devices
JP4120697B2 (en) Mounting method of semiconductor package
JP2006112930A (en) Object-shape discriminating method and apparatus
JPH0133939B2 (en)
JP3077547B2 (en) Root gap width detection method for narrow gap
JP2726603B2 (en) Inspection area correction method
JP2707047B2 (en) Workpiece edge position measurement method
JP3278555B2 (en) Bonding wire recognition method
JP3278568B2 (en) Recognition method of bonding wire
JP3781508B2 (en) Chip pad position detection method
JP3480641B2 (en) Pattern inspection method
JP2002190021A (en) Device and method for detecting position
JPH0989797A (en) Mounting board inspection apparatus
JPH0372203A (en) Checking method of outer appearance of soldering part
JPH05160235A (en) Deciding method for visual inspection field of soldered part
JPS62148838A (en) Defect recognizing method