JPH0816897B2 - 信号分散システムスイツチングモジユ−ル - Google Patents

信号分散システムスイツチングモジユ−ル

Info

Publication number
JPH0816897B2
JPH0816897B2 JP62048967A JP4896787A JPH0816897B2 JP H0816897 B2 JPH0816897 B2 JP H0816897B2 JP 62048967 A JP62048967 A JP 62048967A JP 4896787 A JP4896787 A JP 4896787A JP H0816897 B2 JPH0816897 B2 JP H0816897B2
Authority
JP
Japan
Prior art keywords
matrix
bus
switching
under test
device under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62048967A
Other languages
English (en)
Other versions
JPS62212757A (ja
Inventor
ティ.コバックス エディ
ジェイ.イーバース ドナルド
Original Assignee
グラマン エアロスペ−ス コ−ポレ−シヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25273070&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0816897(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by グラマン エアロスペ−ス コ−ポレ−シヨン filed Critical グラマン エアロスペ−ス コ−ポレ−シヨン
Publication of JPS62212757A publication Critical patent/JPS62212757A/ja
Publication of JPH0816897B2 publication Critical patent/JPH0816897B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は信号分散システムに関し、特にこの信号分散
システムに含まれるスイッチングマトリックスに関す
る。
(従来技術とその問題点) 本発明に係わる従来技術として多重マトリックススイ
ッチングシステム(MMS)が知られており、例えば、本
発明者等に発行され、現在と同じ譲受人,グラマン・エ
アロスペース・コーポレション(Grumman Aerospace Co
rporation)に譲渡された米国特許No.4,300,207に記載
されている。このMMSシステムは多重I/Oスイッチマトリ
ックスカードと計器カードを用いて被試装置を試験用計
器に接続するものである。本発明は、このMMSシステム
と同様に、各種の航空電子システムを試験する自動試験
装置に適用されるものである。
第2図は従来のMMSシステムを示すもので、装置2は
インタフェースパネル4を介してI/Oスイッチマトリッ
クスカード6a〜6nのいずれかに接続してある。次のこの
スイッチマトリックスカードは対応する計器カード8a〜
8nに接続する。現在のMMSシステムの場合、同等な3つ
のI/Oスイッチマトリックスカードと同等な4つの計器
マトリックスカードが設けてある。これ等の計器カード
は多重出力を備えており、これ等の出力により各カード
は複数の試験用計器10a〜10nに接続可能になる。上記の
スイッチマトリックスカードと計器カードは、コンピュ
ータにより制御されて、その内部の多くのリレーを付勢
して適切な接続を与え、即ち装置2と試験用計器の1つ
との間に信号路を与える。現在のMMSシステムにおけるI
/Oスイッチマトリックスカードと計器カードの役割は上
記の信号路を与えることにある。
上記MMSシステムでは、計器マトリックスカードと共
に多重I/Oスイッチマトリックスカードを用いて被試装
置を試験用計器に接続している。しかしながら、このシ
ステムは、これが使用できる空間が制限されない場合に
限って、即ち或る寸法の領域に配置できるI/Oチップの
数が制限されなければ適切に動作するというもので不都
合である。また、被試装置の台数および試験用計器の台
数が増すにつれて、自動試験システムの、特にそれぞれ
I/Oスイッチマトリックスカードと計器マトリックスカ
ードを介してI/Oスイッチマトリックス機能と計器マト
リックス機能との組合せを小形化或いは低減させる必要
が生じて来ている。
本発明はこれ等の問題点を解決することを目的とし、
そのため自動試験装置システムに用いられて、このシス
テムにおける信号分散機能を実施するスイッチングマト
リックスを提供することを目的とするものである。
(問題点を解決するための手段) 上記の目的を達成するため、本発明のスイッチングシ
ステムは、I/Oインタフェースやディジタルライン、マ
トリックスバス、複数のリレー、およびインタカード信
号バスの組合せによる約120〜140のインタフェースI/O
(入/出力)結線を与えるように構成する。
(作用) これ等の要素の全てを単一スイッチングマトリックス
として組合せることにより、被試装置は無数の試験用計
器の少なくとも1つに選択的に切り替えることができ、
この場合の試験用計器の個数は従来のMMSシステムで得
られたものより大きいものとなる。
(実施例) 第1図を参照すると、本発明の全信号分散システムが
示してある。同時係属出願No.836927に詳しく説明した
ように、本自動装置試験システムは小形スイッチングマ
トリックス12a〜12nを備えている。これ等のマトリック
スはハイブリット制御装置14a〜14nにより制御される。
これ等のスイッチマトリックスの各々はインタフェース
パネル18と双方向データライン20a〜20nを介して被試装
置のいずれかを受けるように構成してある。上記ハイブ
リット制御装置の各々はCPU22の司令を受けて対応する
スイッチマトリックスを選択的に活性化する。この時、
上記の選択されたスイッチマトリックスは、活性化され
ると、双方向データライン26a〜26nと共通バス28を介し
て被試装置と試験用計器24a〜24nの少なくとも1つとの
間に信号路を形成する。
更にここで第3図を参照すると、本発明の信号分散シ
ステムの試験ステーション30が示してある。この試験ス
テーション30にはインタフェースパネル32とスイッチシ
ステム34および複数の試験用計器を有する計器ステーシ
ョン36が配置してある。試験動作時には、被試装置、例
えば16aを飛行機から取りだし、データライン38を介し
てインタフェースパネル32に接続する。この被試装置の
接続が完了すると、第3図には示してない中央処理ユニ
ットがスイッチングシステム34に指令を出し、データラ
イン40a〜40nを通して被試装置16aに必要な多くの接続
を行わせる。スイッチングシステム34は異なる被試装置
に対して対応した接続を行う点に注目されたい。例え
ば、第3図に示したように、スイッチングシステム34は
試験用計器36から被試装置16aに刺激を与えるようにラ
イン40aをライン42aに接続する。これに応じて、被試装
置16aから測定結果としての信号がライン44と42bを通し
て試験用計器36に返送される。異なる試験計器を用いて
被試装置16aの異なるパラメータを試験する場合は、ラ
イン40a〜40nとライン42a〜42nとの接続は完全に異なっ
ている。
ここで第4図を参照すると、スイッチングシステム34
を構成する複数のスイッチングモジュールの1つが示し
てある。それぞれのスイッチングモジュールは互いに同
等なので、ここでは1つのスイッチングモジュールだけ
を説明することにする。図示のように、スイッチングモ
ジュール46は6つのI/Oインタフェースポート48a〜48f
を備えている。これ等のI/Oポートは試験ステーション
に持って来た被試装置をインタフェースするために用い
られる。更に、対応するスイッチ52a〜52fによりそれぞ
れのI/Oインタフェースポート48a〜48fに接続した6本
のディジタルライン50a〜50fが配置してある。対応する
一連のマトリックスバス54a〜54fがドットで示した長方
形56内に配置してある。図示のようにマトリックスバス
の各々はリレーで構成された5つのスイッチを備える。
マトリックスバスの各々が同等であることに注目し、マ
トリックスバス54fだけを見ると、56a〜56eで示したリ
レーは、図示のようにこのバス54fには接続されていな
いが、まとめて信号バスライン58として示した多くのデ
ータライン58a〜58jに接続可能である。これ等の信号バ
スラインは計器・バスマトリックス60に接続される。図
示のように、これ等の信号バスラインは計器・バスマト
リックス60内のリレーとして与えられたそれぞれのスイ
ッチ60a〜60jに接続してある。次にこれ等の信号バスラ
インはスイッチングモジュール46から拡張されてインタ
カード信号バス62を形成しこれは対応するバスライン62
a〜62jを備えている。スイッチ64は図示のようにライン
66を介してI/Oインタフェースポート48fに直接接続でき
るか或いは計器・バスマトリックス60の共通バス68に接
続可能である。データライン70はスイッチ64に接続し、
スイッチングモジュール46から延在して計器入/出力イ
ンタフェース71を形成する。図示のように、スイッチン
グモジュール46はMMSシステムのI/Oスイッチマトリック
スと計器カードに、例えば第2図に示した6aと8aに完全
に置き代っている。従って、このスイッチングモジュー
ルは従来のシステムのI/Oスイッチマトリックスと計器
カードと同様に機能する。
試験動作時には、被試装置、例えば第3図に示した装
置16aはI/Oインタフェース48に接続する。この被試装置
がI/Oポート48fに接続されたとすると、スイッチ52fと
スイッチ64が第4図に示した位置Aにそれぞれ接続され
た所では被試装置から送出された信号は先ずディジタル
ライン50aに到達することがわかる。次にこれ等の信号
のディジタルパラメータはディジタル試験計器(図略)
により測定できる。ここでこの計器はディジタルライン
50dに接続され、例えば信号の繰返し速度を測定するこ
とができるものである。このディジタル試験計器は例え
ば周波数カウンタを用いることができる。この間に、上
記信号のアナログパラメータは被試装置によりライン66
を通してライン70に、更に、入/出力インタフェース71
に接続してあるアナログ試験計器(図略)に送出され
る。多くの公知のアナログ試験計器、例えばオシロスコ
ープを用いて多くのアナログパラメータ、例えば被試装
置からの信号の立ち上り時間を測定する。
1つ以上のアナログパラメータを測定する必要がある
場合は、スイッチ52fを位置Bにする。その後、リレー5
6a〜56eのいずれかを対応するデータライン65a〜65eに
接続することができる。これ等のデータライン65a〜65e
の各々はデータライン58a〜58jの異なるものに接続され
る点に注目されたい。例えば、リレー56dが活性化され
ているとすると、これにデータライン65dを接続するこ
とになる。従ってこのライン65dはデータライン58gに接
続される。次にこのデータライン58gは計器・バスマト
リックス60のリレー60gに接続される。ここで第1図に
戻ると、各スイッチングモジュールは、対応するスイッ
チマトリックスの異なるリレーを選択的に活性化する少
なくとも1つのハイブリッド制御装置により制御された
ことを想起されたい。更に、それぞれのハイブリッド制
御装置が次に、このハイブリッド制御装置がそれぞれの
リレーを活性化するように指令する中央処理装置により
制御されたことを想起されたい。このように、スイッチ
ングモジュール46で示した全てのリレーは中央処理装
置、例えば第1図で示したCPU22からのソフトウエアの
指令に従って図示してないハイブリット制御装置により
制御されることになる。
ここで第4図に戻ると、上記ハイブリッド制御装置は
次に、計器・バスマトリックス60のリレー60gを選択的
に閉路してI/Oインタフェースポート48fからインタカー
ド信号バスライン62gへの信号路を確立することがわか
る。上記の「インタカード信号バス」の用語が示すよう
にインタカード信号バス62の10本のバスライン62a〜62j
は、第5図により以下に説明する、スイッチングモジュ
ール46のものに同等のスイッチングモジュールを備えた
多くのカードに共通に接続される。データラインが双方
向性であることを考えると、被試装置によりI/Oインタ
フェースポート48fからインタカード信号バス62のバス
ライン62gに送出されたアナログ信号は、試験ステーシ
ョン30内の他の位置にある異なるスイッチングモジュー
ルに接続された異なる試験計器に容易に導かれることが
わかる。この第2の試験計器はアナログ信号の電圧の測
定に用いるVCMを用いることができる。
既に言及したように、入/出力インタフェース71に接
続したアナログ試験器は被試装置、例えば第3図に示し
た被試装置16aからの信号の或るアナログパラメータの
測定に用いられる。更に、既に言及したように、スイッ
チングモジュール46に関係するこの試験装置はアナログ
信号の振幅の測定に用いたオシロスコープであってもよ
い。このようにして、被試装置、例えば被試装置16aか
らのI/Oインタフェースポート48fを介しての信号の振幅
を測定したい場合は、スイッチ64がA位置に設定され、
それにより入/出力インタフェース71に接続した計器、
この場合はオシロスコープを連続的に用いることにな
る。しかしもし、異なる被試装置が異なるスイッチング
モジュールのI/Oインタフェースポートに接続され、オ
シロスコープがこの被試装置からのアナログ信号の振幅
を測定する必要がある場合は、スイッチングモジュール
46を制御しているハイブリッド制御装置が、中央処理装
置からの指令を受けた際に、AからB位置にスイッチ64
を設定することができる。また、異なるスイッチングモ
ジュールからの測定されるべき信号が信号バス62h上に
与えられたとすると、スイッチングモジュール46を制御
しているハイブリッド制御装置は計器・バスマトリック
ス60のリレー60hを閉路することができ、これにより異
なるスイッチングモジュールに接続され勝つ信号バス62
h上にある、第2の被試装置を接続する信号路がスイッ
チ64を介して入/出力インタフェース71へのデータライ
ン70に対して形成され、従ってこのデータライン70に接
続されたオシロスコープに接続されることになる。この
ようにして、入/出力インタフェース72に接続されたオ
シロスコープを更に用いて、もしハイブリッド制御装置
の全てが中央処理装置により制御されている場合は、或
いは少なくともそれにより調整されている場合は、異な
るスイッチングモジュールの異なるI/Oインタフェース
に接続された異なる被試装置からの異なる信号の振幅を
測定することができることになる。かくして、任意の被
試装置を使用可能なI/Oインタフェースのいずれかに接
続することができ、また適当なリレーを適切に閉路でき
れば任意の装置を使用可能な試験計器の少なくとも1つ
により試験すことができることになる。
ここで第5図を参照すると、例えばスイッチングシス
テム34のベース72が示してある。このベース72の上部に
はインタカード信号バス62の10本の信号バス62a〜62jが
形成してある。図示のように、このインタカード信号バ
ス62のデータラインはベース72の長さ方向に沿ってエッ
チングしてある。このインタカード信号バスには6つの
信号分散カード74a〜74fが接続してある。ここに示した
信号分散カードの個数は説明を目的としたものであり、
この数に限定されない点に注意されたい。これ等の信号
分散カードの各々には4個の同等なスイッチングモジュ
ールが設けてある。これ等のモジュールは同等なので、
信号分散カード74a上に示したようにスイッチングモジ
ュール46だけが示してある。また、この場合も各カード
上のスイッチングモジュールの数は単なる例示に過ぎな
い点に注目されたい。これ等の信号分散カードの各々は
同等なので、一連のI/Oインタフェースポート48a〜48f
を図示してあるカード74aだけに着目することにする。
これらのI/Oポートはスイッチングモジュール46によ
り、任意の被試装置とのインターフェースのために用い
られるものである。モジュールの各々、例えば信号分散
カード74aに接続してあるモジュール76,78および80は6
つのI/Oインタフェースポートを備えるので、信号分散
カード74a上には全部で24のI/Oインタフェースポートが
実際には設けてある。また、信号分散カード74a上には
ディジタル出力50a〜50fが設けてある。ここでもまた、
これ等のディジタルデータはスイッチングモジュール46
のものだけを代表している点に注意されたい。
簡単のため、ハイブリッド制御装置は、スイッチング
モジュールの制御に用いられ、前記の同時係属出願に詳
述されており、また信号分散カード上に配置される(ま
た実際にはスイッチングモジュール自体内に配置でき
る)が、ここでは図示しないことにする。更に、簡単の
ために、多くの他の入/出力インタフェース、例えば計
器入出力71も信号分散カード74a上に図示してない。そ
の他の信号計器カード74b〜74fに対する入/出力インタ
フェースは完全に除去してある。しかし、このようなイ
ンタフェースは信号分散カードの各々の上に存在するも
のであり、また各カードは図示したスイッチングモジュ
ールの個数に限定されるものではない。各カード上には
4個のスイッチングモジュールが存在し、また各スイッ
チングモジュールに対して6個のI/Oインタフェースポ
ートがあるとすると、各信号分散カードには144個のI/O
インタフェースポートが試験装置に使用されることにな
る。
第6図は異なる試験計器により被試装置のアナログま
たはディジタル信号のいずれかを測定する場合の異なる
データバスを選択する状態を示した流れ図である。当業
者には直ちにわかるように、この流れ図は、中央処理ユ
ニットからの指令を受けた場合の、スイッチングモジュ
ール内の、この場合はスイッチングモジュール46内の異
なるリレーの、対応するハイブリッド制御装置による活
性化の状態を示したものである。
以上、好ましい実施例により本発明を説明して来た
が、当業者には明らかなように、本発明の精神と範囲を
逸脱せずに多くの変更、修正、変形、代替などが全体的
に、或いは部分的に可能なことは言うまでもないことで
ある。
(発明の効果) 以上説明したように、本発明による信号分散システム
スイッチングモジュールによれば、被試装置をディジタ
ルおよびアナログ試験計器に接続して、この装置からの
ディジタルおよびアナログ信号を測定することが可能に
なる。更に、スイッチングモジュールとモジュール性に
より、被試装置のアナログ信号を異なる試験計器に送
り、インタカード信号バスを通して異なるアナログパラ
メータを測定することができる。被試装置の特定試験計
器への接続は1つ以上のスイッチングモジュール内の選
択されたリレーを選択的にに活性化することにより実現
できる。
【図面の簡単な説明】
第1図は本発明者等による、また同じ譲受人に譲渡され
た同時係属出願No.836927に記載の全体にわたる信号分
散システムを示したものであり、第2図は従来の多重マ
トリックススイッチングシステムを示したものであり、
第3図は本発明のスイッチングシステムの概略図であ
り、第4図は本発明のスイッチングマトリックスを示し
たものであり、第5図は信号分散システムの共通バスに
接続した本発明による一連のスイッチングマトリックス
を示す斜視図であり、更に、第6図はハイブリッド制御
装置によるスイッチングモジュールの制御を示す流れ図
である。 図面参照符号 12a〜12n……小形スイッチングマトリックス、14a〜14n
……ハイブリッド制御装置、16a〜16n……被試装置、18
……インタフェースパネル、20a〜20n……双方向データ
線路、22……CPU、24a〜24n……試験計器、26a〜26n…
…双方向データライン、28……共通バス、30……試験ス
テーション、32……インタフェースパネル、34……スイ
ッチシステム、36……計器ステーション、38,40a〜40n,
42a〜42n……データライン、46……スイッチングモジュ
ール、48a〜417……I/Oインタフェースポート、50a〜50
f……ディジタルライン、52a〜52f,60a〜60j,64……ス
イッチ、54a〜54f……マトリックスバス、56a〜56e……
リレー、58a〜58j……データライン、60……計器・バス
マトリックス、62……インタカード信号バス、62a〜62j
……バスライン、71……計器入/出力インタフェース、
74a〜74f……信号分散カード。

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】インタガード信号バスに接続されて被試装
    置と複数個の試験用計器の少なくとも1つとの間を接続
    する多重スイッチングマトリックス手段と、前記被試装
    置をスイッチングマトリックス手段に接続するインタフ
    ェース手段とを備えた信号分散システムにおけるスイッ
    チングマトリックス手段であって、該スイッチングマト
    リックス手段の各々は少なくとも1台の制御手段により
    選択的に制御されるように構成した複数のリレーを具備
    し、更に、 インタフェース手段に接続した複数のI/Oポートであっ
    て、それ等の1つが被試装置と交信するI/Oポートと、 該I/Oポートに対応する本数のディジタルデータライン
    であって、それ等の各々が前記I/Oポートの1つに直接
    結合されて被試装置からのディジタル出力データを測定
    できるディジタルデータラインと、 当該スイッチングマトリックス手段と前記インタカード
    信号バスとの間で交信し、それぞれがリレー手段を備え
    た複数本のアナログデータラインを具備した計器・バス
    マトリックス手段と、 本数が前記I/Oポートに対応し、各々が特定のI/Oポート
    に接続されて、このI/Oポートと前記計器・バスマトリ
    ックス手段のアナログデータラインの1つとの間にアナ
    ログ信号路を提供できる多重マトリックスバスと、更
    に、 前記計器・バスマトリックス手段のリレー手段の1つに
    接続されて被試装置を第1試験用計器に選択的に接続で
    きるスイッチング手段であって、更に前記被試装置と交
    信する前記I/Oポートに直接接続されて被試装置を第2
    試験用計器に接続できるスイッチング手段とにより構成
    したことを特徴とする信号分散システムスイッチングモ
    ジュール。
  2. 【請求項2】前記I/Oポートの各々は更に、該I/Oポート
    を対応するディジタルデータラインか対応するマトリッ
    クスバスのいずれかに接続する双方向スイッチング手段
    により構成された特許請求の範囲第1項に記載の信号分
    散システムスイッチングモジュール。
  3. 【請求項3】前記マトリックスバスの各々は複数のリレ
    ー手段を備えた特許請求の範囲第1項に記載の信号分散
    システムスイッチングモジュール。
  4. 【請求項4】計器・バスマトリックス手段のリレー手段
    の個数はマトリックスバスのリレー手段の個数より多い
    特許請求の範囲第3項に記載の信号分散システムスイッ
    チングモジュール。
  5. 【請求項5】前記多重マトリックスバスの各々のマトリ
    ックスバスは任意の1時点で動作できる唯1つのリレー
    手段を備えた特許請求の範囲第4項に記載の信号分散シ
    ステムスイッチングモジュール。
  6. 【請求項6】前記少なくとも1つの制御手段は中央処理
    装置に接続されてそれから指令を受け、且つ前記リレー
    手段とスイッチング手段は前記少なくとも1つの制御手
    段により制御自在に活性化される特許請求の範囲第1項
    に記載の信号分散システムスイッチングモジール。
  7. 【請求項7】前記スイッチング手段は前記I/Oポートの
    1つに直接接続可能にされたリレー手段により構成され
    る特許請求の範囲第6項に記載の信号分散システムスイ
    ッチングモジュール。
  8. 【請求項8】被試装置を複数の試験用計器の少なくとも
    1つに選択的に接続する多重スイッチングマトリックス
    手段を備えた信号分散システムにおけるスイッチングマ
    トリックス手段であって、各々のスイッチングマトリッ
    クス手段が少なくとも1つの制御手段により制御され、
    且つ 複数のI/Oポートであって、それ等の1つを被試装置に
    接続したI/Oポートと、 該複数のI/Oポートに1対1関係で接続された対応する
    第1スイッチング手段と 各々が対応する第1スイッチング手段を介して対応する
    I/Oポートに接続されて被試装置からディジタル信号を
    測定することができる対応するディジタルデータライン
    と、 信号マトリックス手段とインタカード信号バスとの間で
    交信し、各々がリレー手段を有した複数本のアノログデ
    ータラインを備えた計器・バスマトリックス手段と、 多重マトリックスバスであって、それ等の本数はI/Oポ
    ートに対応し、各々が対応する第1スイッチング手段を
    介して特定のI/Oポートに接続されてこのI/Oポートと計
    器・バスマトリックス手段のデータラインとの間に信号
    路を選択的に与えることができ、更に複数のリレー手段
    を備えた多重マトリックスバスと、更に、 計器・バスマトリックス手段のリレー手段の1つに接続
    され、インタカード信号バスを介して被試装置を第1の
    試験用計器に選択的に接続できる第2スイッチング手段
    であって、更に被試装置に接続したI/Oポートに直接接
    続されて該被試装置を第2試験用計器に接続することが
    できる第2スイッチング手段とにより構成したことを特
    徴とする信号分散システムスイッチングモジュール。
  9. 【請求項9】前記マトリックスバスの各々は複数のリレ
    ー手段を備えた特許請求の範囲第8項に記載の信号分散
    システムスイッチングモジュール。
  10. 【請求項10】計器・バスマトリックス手段のリレー手
    段の個数はマトリックスバスのものより大きい特許請求
    の範囲第9項に記載の信号分散システムスイッチングモ
    ジュール。
  11. 【請求項11】多重マトリックスバスの各マトリックス
    バスは任意の1時点で動作自在のリレー手段を1つだけ
    備えた特許請求の範囲第10項に記載の信号分散システム
    スイッチングモジュール。
  12. 【請求項12】前記少なくとも1つの制御手段は中央処
    理ユニットに接続されてそれからの指令を受け、且つ 前記リレー手段と前記スイッチング手段は前記少なくと
    も1つの制御手段により制御自在に活性化される特許請
    求の範囲第11項に記載の信号分散システムスイッチング
    モジュール。
JP62048967A 1986-03-06 1987-03-05 信号分散システムスイツチングモジユ−ル Expired - Lifetime JPH0816897B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US836929 1986-03-06
US06/836,929 US4719459A (en) 1986-03-06 1986-03-06 Signal distribution system switching module

Publications (2)

Publication Number Publication Date
JPS62212757A JPS62212757A (ja) 1987-09-18
JPH0816897B2 true JPH0816897B2 (ja) 1996-02-21

Family

ID=25273070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62048967A Expired - Lifetime JPH0816897B2 (ja) 1986-03-06 1987-03-05 信号分散システムスイツチングモジユ−ル

Country Status (6)

Country Link
US (1) US4719459A (ja)
EP (1) EP0252194B1 (ja)
JP (1) JPH0816897B2 (ja)
CA (1) CA1252859A (ja)
DE (1) DE3687001T2 (ja)
IL (1) IL79477A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862069A (en) * 1987-08-05 1989-08-29 Genrad, Inc. Method of in-circuit testing
US4845722A (en) * 1987-10-16 1989-07-04 Digital Equipment Corporation Computer interconnect coupler employing crossbar switching
US4887076A (en) * 1987-10-16 1989-12-12 Digital Equipment Corporation Computer interconnect coupler for clusters of data processing devices
US4975602A (en) * 1990-02-23 1990-12-04 The United States Of America As Represented By The Secretary Of The Navy Logic level data conversion system
US5131272A (en) * 1990-03-15 1992-07-21 Harris Corporation Portable deployable automatic test system
US5059892A (en) * 1990-10-15 1991-10-22 Hewlett-Packard Company Radio frequency signal interface
DE4100634A1 (de) * 1991-01-11 1992-07-16 Adaptronic Ag Pruefvorrichtung
US5124636A (en) * 1991-02-22 1992-06-23 Genrad, Inc. Tester interconnect system
US5223788A (en) * 1991-09-12 1993-06-29 Grumman Aerospace Corporation Functional avionic core tester
USH1590H (en) * 1992-04-23 1996-09-03 Douglass; Darrell C. Portable aircraft instrumentation data simulator
US5751151A (en) * 1996-04-12 1998-05-12 Vlsi Technology Integrated circuit test apparatus
US6100815A (en) * 1997-12-24 2000-08-08 Electro Scientific Industries, Inc. Compound switching matrix for probing and interconnecting devices under test to measurement equipment
US6611853B2 (en) * 1998-09-22 2003-08-26 Vxi Technology, Inc. VXI test instrument and method of using same
ES2162605B1 (es) * 2000-05-24 2003-04-01 Ct Espanol De Servicos Telemat Sistema modular de conmutacion en tiempo real para equipos electronicos de comunicaciones.
EP1554666A2 (en) * 2002-10-04 2005-07-20 RGB Systems, Inc. Universal web based access functionality for remote electronic devices
CN100359420C (zh) * 2004-05-13 2008-01-02 安徽鑫龙电器股份有限公司 一种可用于可编程控制器模拟量输入电路
CN102467107B (zh) * 2010-11-17 2014-07-23 深圳市合信自动化技术有限公司 Plc模拟量输入输出控制系统及模拟量输出控制方法
US20120242357A1 (en) * 2011-03-23 2012-09-27 Hamilton Sundstrand Corporation Automatic fault insertion, calibration and test system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2978641A (en) * 1956-10-31 1961-04-04 Siemens And Halske Ag Berlin A Circuit ambiguity testing apparatus
US3050680A (en) * 1959-11-02 1962-08-21 Automatic Elect Lab Testing apparatus
NL269512A (ja) * 1960-09-23 1900-01-01
US3854125A (en) * 1971-06-15 1974-12-10 Instrumentation Engineering Automated diagnostic testing system
US3897626A (en) * 1971-06-25 1975-08-05 Ibm Method of manufacturing a full capacity monolithic memory utilizing defective storage cells
US3781826A (en) * 1971-11-15 1973-12-25 Ibm Monolithic memory utilizing defective storage cells
US3781829A (en) * 1972-06-16 1973-12-25 Ibm Test pattern generator
US3995261A (en) * 1975-02-24 1976-11-30 Stanford Research Institute Reconfigurable memory
DE2805940C2 (de) * 1978-02-13 1986-12-11 Siemens AG, 1000 Berlin und 8000 München Elektronisches Steuersystem für Analogschaltungen
US4300207A (en) * 1979-09-25 1981-11-10 Grumman Aerospace Corporation Multiple matrix switching system
US4392107A (en) * 1980-09-09 1983-07-05 The Bendix Corporation Switching equipment for testing apparatus
US4402055A (en) * 1981-01-27 1983-08-30 Westinghouse Electric Corp. Automatic test system utilizing interchangeable test devices
US4397021A (en) * 1981-06-15 1983-08-02 Westinghouse Electric Corp. Multi-processor automatic test system
US4489403A (en) * 1982-05-24 1984-12-18 International Business Machines Corporation Fault alignment control system and circuits
US4620304A (en) * 1982-09-13 1986-10-28 Gen Rad, Inc. Method of and apparatus for multiplexed automatic testing of electronic circuits and the like

Also Published As

Publication number Publication date
EP0252194B1 (en) 1992-10-21
DE3687001D1 (de) 1992-11-26
CA1252859A (en) 1989-04-18
IL79477A0 (en) 1986-10-31
JPS62212757A (ja) 1987-09-18
IL79477A (en) 1991-06-10
DE3687001T2 (de) 1993-02-25
EP0252194A3 (en) 1988-11-17
US4719459A (en) 1988-01-12
EP0252194A2 (en) 1988-01-13

Similar Documents

Publication Publication Date Title
JPH0816897B2 (ja) 信号分散システムスイツチングモジユ−ル
US4300207A (en) Multiple matrix switching system
US4746855A (en) Relay multiplexing for circuit testers
DE60200992T2 (de) "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen
EP0242255A3 (en) Circuit testing system
JP3285212B2 (ja) テスタ相互接続システム
US4724379A (en) Relay multiplexing for circuit testers
CA1326907C (en) Programmable tester with bubble memory
JP3324773B2 (ja) 分離装置とスキャナバスとを備えた自動回路テスタ
US20060158203A1 (en) Allocating device testing resources
US5751151A (en) Integrated circuit test apparatus
JP2978774B2 (ja) 無線機検査装置
JPH073965B2 (ja) 電子機器の試験方法
JPS6230971A (ja) 半導体集積回路装置
JPH054035U (ja) 自動試験装置
JP2009060225A (ja) Rf回線切り替え回路
JOHNSON Site bench maintenance test set
JPH0365674A (ja) 半導体試験方法
HU199192B (en) Universal manual measuring instrument for testing and activating circuits
KR20040104970A (ko) 병렬 테스트 확장 방법 및 테스트 시스템
JPH0595031A (ja) 試験装置
JPH0727940B2 (ja) Icメモリ試験装置
JPH03185363A (ja) プロービング装置
JPH0454279B2 (ja)
CS218686B1 (cs) Zapojení řídicího obvodu pro řízení mnohokanálového přepínání