JPH08166619A - 電子閃光装置のインタフェース回路 - Google Patents
電子閃光装置のインタフェース回路Info
- Publication number
- JPH08166619A JPH08166619A JP6311565A JP31156594A JPH08166619A JP H08166619 A JPH08166619 A JP H08166619A JP 6311565 A JP6311565 A JP 6311565A JP 31156594 A JP31156594 A JP 31156594A JP H08166619 A JPH08166619 A JP H08166619A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- interface circuit
- triac
- current value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 16
- 230000000630 rising effect Effects 0.000 abstract description 7
- 230000001360 synchronised effect Effects 0.000 abstract description 7
- 240000007320 Pinus strobus Species 0.000 description 24
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/30—Circuit arrangements in which the lamp is fed by pulses, e.g. flash lamp
- H05B41/34—Circuit arrangements in which the lamp is fed by pulses, e.g. flash lamp to provide a sequence of flashes
Landscapes
- Stroboscope Apparatuses (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 高速連写に同期した閃光発光を可能とする。
【構成】 抵抗Ｒ１（高抵抗）に並列にトランジスタＴ
ｒ４と抵抗Ｒ７（比較的低抵抗）との直列接続回路を接
続し、トランジスタＴｒ４のベースに制御回路３−３か
らの制御出力Ｑ０を与え、トランジスタＴｒ４をデュー
ティ１／１０で駆動する。これにより、シンクロ信号の
電流値が周期的に増大し、トライアック１がオフとされ
た後のシンクロ信号の電流値の増大により、シンクロ信
号の「Ｈ」レベルへの立ち上がり時間が早められる。
ｒ４と抵抗Ｒ７（比較的低抵抗）との直列接続回路を接
続し、トランジスタＴｒ４のベースに制御回路３−３か
らの制御出力Ｑ０を与え、トランジスタＴｒ４をデュー
ティ１／１０で駆動する。これにより、シンクロ信号の
電流値が周期的に増大し、トライアック１がオフとされ
た後のシンクロ信号の電流値の増大により、シンクロ信
号の「Ｈ」レベルへの立ち上がり時間が早められる。
Description
【０００１】
【産業上の利用分野】この発明は、自己保持型の半導体
素子をオンとすることにより「Ｌ」レベルとされるカメ
ラのシンクロ信号に同期して閃光発光する電子閃光装置
のインタフェース回路に関するものである。
素子をオンとすることにより「Ｌ」レベルとされるカメ
ラのシンクロ信号に同期して閃光発光する電子閃光装置
のインタフェース回路に関するものである。
【０００２】
【従来の技術】カメラにおいて、電子閃光装置（ストロ
ボ）に発光を指令するいわゆるシンクロ信号（発光開始
信号）は、シャッタ機構のスイッチから出力される。古
くはメカニカルスイッチ、すなわち金属の接点機構が用
いられたが、近年は半導体素子が用いられることが多
い。すなわち、メカニカル式のスイッチでは摩耗等によ
る寿命があることや、チャタリングによって正しい信号
伝達が行えない等の理由により、半導体スイッチに変わ
りつつある。ところで、ストロボにはシンクロ信号に高
電圧を出力するものやラッシュ電流を流すものがあり、
半導体素子でも使えるものが限定されている。素子の実
装サイズを考慮すると、電力用半導体素子のうちサイリ
スタやトライアックが適当であり、実際に使用されてい
る。
ボ）に発光を指令するいわゆるシンクロ信号（発光開始
信号）は、シャッタ機構のスイッチから出力される。古
くはメカニカルスイッチ、すなわち金属の接点機構が用
いられたが、近年は半導体素子が用いられることが多
い。すなわち、メカニカル式のスイッチでは摩耗等によ
る寿命があることや、チャタリングによって正しい信号
伝達が行えない等の理由により、半導体スイッチに変わ
りつつある。ところで、ストロボにはシンクロ信号に高
電圧を出力するものやラッシュ電流を流すものがあり、
半導体素子でも使えるものが限定されている。素子の実
装サイズを考慮すると、電力用半導体素子のうちサイリ
スタやトライアックが適当であり、実際に使用されてい
る。
【０００３】この種の半導体素子の共通の特徴として、
「自己保持型の半導体素子であるため、一度オンすると
保持電流以上の回路電流が流れ続ける限りオフしない」
という点が挙げられる。つまり、半導体素子を流れるシ
ンクロ信号の電流値が保持電流を越えると、カメラは意
図せずに「Ｌ」レベルのシンクロ信号を出し続けること
になる。具体的には、ストロボを増灯してシンクロ信号
の電流値が増大したときに、２回目以降のレリーズに対
してストロボが同調しないという不具合が発生する。こ
れは、１回目以降のレリーズでシンクロ信号が「Ｌ」レ
ベルに落ちたままになるので、２回目以降のレリーズが
ストロボに伝達されないためである。
「自己保持型の半導体素子であるため、一度オンすると
保持電流以上の回路電流が流れ続ける限りオフしない」
という点が挙げられる。つまり、半導体素子を流れるシ
ンクロ信号の電流値が保持電流を越えると、カメラは意
図せずに「Ｌ」レベルのシンクロ信号を出し続けること
になる。具体的には、ストロボを増灯してシンクロ信号
の電流値が増大したときに、２回目以降のレリーズに対
してストロボが同調しないという不具合が発生する。こ
れは、１回目以降のレリーズでシンクロ信号が「Ｌ」レ
ベルに落ちたままになるので、２回目以降のレリーズが
ストロボに伝達されないためである。
【０００４】この問題は周知の事実である。本出願人
は、この問題に対処すべく、実開平１−１７２０３４号
公報に示される「電子閃光装置のインタフェース回路」
を提案した。このインタフェース回路では、対ノイズ性
や電圧特性にも配慮したうえで、半導体素子に保持電流
以上の電流が流れないようにしている。図９にその要部
の回路ブロック図を示す。同図において、１はトライア
ック、２はシンクロ信号制御回路、３はインタフェース
回路、４はシンクロ信号端子であり、トライアック１，
シンクロ信号制御回路２はカメラ側に、インタフェース
回路３はストロボ側にある。インタフェース回路３は、
抵抗Ｒ１〜Ｒ６と、コンデンサＣ１，Ｃ２と、ＰＮＰト
ランジスタＴｒ１，Ｔｒ２，ＮＰＮトランジスタＴｒ３
と、制御回路３−１と、発光トリガ回路３−２とから構
成されている。
は、この問題に対処すべく、実開平１−１７２０３４号
公報に示される「電子閃光装置のインタフェース回路」
を提案した。このインタフェース回路では、対ノイズ性
や電圧特性にも配慮したうえで、半導体素子に保持電流
以上の電流が流れないようにしている。図９にその要部
の回路ブロック図を示す。同図において、１はトライア
ック、２はシンクロ信号制御回路、３はインタフェース
回路、４はシンクロ信号端子であり、トライアック１，
シンクロ信号制御回路２はカメラ側に、インタフェース
回路３はストロボ側にある。インタフェース回路３は、
抵抗Ｒ１〜Ｒ６と、コンデンサＣ１，Ｃ２と、ＰＮＰト
ランジスタＴｒ１，Ｔｒ２，ＮＰＮトランジスタＴｒ３
と、制御回路３−１と、発光トリガ回路３−２とから構
成されている。
【０００５】
【発明が解決しようとする課題】しかしながら、この図
９に示した回路では、トライアック１に保持電流以上の
電流が流れないようにしたことで、すなわちトライアッ
ク１に流れるシンクロ信号の電流値を低く抑えたこと
で、次のような新たな問題が発生している。シンクロ信
号の伝達ラインには容量が存在している。シンクロ信号
はアクティブローなので、トライアック１をオンとして
シンクロ信号端子４を「Ｌ」レベルとした後は、トライ
アック１をオフとすることにより、ストロボからのシン
クロ信号電流でシンクロ信号の伝達ラインの容量を充電
しながら、シンクロ信号端子４は「Ｈ」レベルに復帰す
ることになる。
９に示した回路では、トライアック１に保持電流以上の
電流が流れないようにしたことで、すなわちトライアッ
ク１に流れるシンクロ信号の電流値を低く抑えたこと
で、次のような新たな問題が発生している。シンクロ信
号の伝達ラインには容量が存在している。シンクロ信号
はアクティブローなので、トライアック１をオンとして
シンクロ信号端子４を「Ｌ」レベルとした後は、トライ
アック１をオフとすることにより、ストロボからのシン
クロ信号電流でシンクロ信号の伝達ラインの容量を充電
しながら、シンクロ信号端子４は「Ｈ」レベルに復帰す
ることになる。
【０００６】この様子を図１０に示す。同図（ａ）はト
ライアック１のゲートを制御するトライアック制御信
号、同図（ｂ）はシンクロ信号、同図（ｃ）はストロボ
の受信信号を示す。トライアック制御信号の立ち上がり
（図１０（ａ）に示すｔ１点）に同期してトライアック
１がオンし、シンクロ信号は遅れなく「Ｌ」レベルに立
ち下がり（図１０（ｂ）に示すｔ１点）、ストロボの受
信信号も遅れなく「Ｌ」レベルに立ち下がる（図１０
（ｃ）に示すｔ１点）。一般的な撮影モードでは、この
時点でストロボが発光する。
ライアック１のゲートを制御するトライアック制御信
号、同図（ｂ）はシンクロ信号、同図（ｃ）はストロボ
の受信信号を示す。トライアック制御信号の立ち上がり
（図１０（ａ）に示すｔ１点）に同期してトライアック
１がオンし、シンクロ信号は遅れなく「Ｌ」レベルに立
ち下がり（図１０（ｂ）に示すｔ１点）、ストロボの受
信信号も遅れなく「Ｌ」レベルに立ち下がる（図１０
（ｃ）に示すｔ１点）。一般的な撮影モードでは、この
時点でストロボが発光する。
【０００７】次に、トライアック制御信号が立ち下がる
と（図１０（ａ）に示すｔ２点）、このときトライアッ
ク１には保持電流未満の微弱な電流が流れていたので、
トライアック１は直ちにオフする。しかし、ストロボか
らのシンクロ信号電流でシンクロ信号の伝達ラインの容
量が微弱な電流で充電されるため、シンクロ信号のレベ
ルは急激には上昇せず、徐々に上昇する。
と（図１０（ａ）に示すｔ２点）、このときトライアッ
ク１には保持電流未満の微弱な電流が流れていたので、
トライアック１は直ちにオフする。しかし、ストロボか
らのシンクロ信号電流でシンクロ信号の伝達ラインの容
量が微弱な電流で充電されるため、シンクロ信号のレベ
ルは急激には上昇せず、徐々に上昇する。
【０００８】一方、ストロボは、ある所定のスレッショ
ルドレベルｔｈ１でシンクロ信号をコンパレートしてお
り、シンクロ信号がスレッショルドレベルｔｈ１を超え
るまでは（図１０（ｂ）に示すｔ３点）、シンクロ信号
を「Ｌ」レベルとして認識している。従って、トライア
ック制御信号が立ち下がってからストロボがそれを認識
するまでには、すなわちトライアック制御信号が立ち下
がってからストロボの受信信号が「Ｈ」レベルとなるま
でには、時間的な遅れＴａが存在する。
ルドレベルｔｈ１でシンクロ信号をコンパレートしてお
り、シンクロ信号がスレッショルドレベルｔｈ１を超え
るまでは（図１０（ｂ）に示すｔ３点）、シンクロ信号
を「Ｌ」レベルとして認識している。従って、トライア
ック制御信号が立ち下がってからストロボがそれを認識
するまでには、すなわちトライアック制御信号が立ち下
がってからストロボの受信信号が「Ｈ」レベルとなるま
でには、時間的な遅れＴａが存在する。
【０００９】この時間的な遅れＴａが存在するために次
のような不具合が生じる。すなわち、カメラが高速に２
コマ連写した場合など、トライアック制御信号の「Ｈ」
パルスが近接して発生すると（図１１（ａ）に示すｔ１
〜ｔ２，ｔ３〜ｔ４点）、１コマ目のシンクロ信号の立
ち下がりがスレッショルドレベルｔｈ１を超える前に２
コマ目に突入するので、ストロボはｔ２点でのトライア
ック制御信号が立ち下がりを認識することができない。
したがって、１コマ目にはストロボが同調しても、２コ
マ目では発光しないという不具合が生じる。
のような不具合が生じる。すなわち、カメラが高速に２
コマ連写した場合など、トライアック制御信号の「Ｈ」
パルスが近接して発生すると（図１１（ａ）に示すｔ１
〜ｔ２，ｔ３〜ｔ４点）、１コマ目のシンクロ信号の立
ち下がりがスレッショルドレベルｔｈ１を超える前に２
コマ目に突入するので、ストロボはｔ２点でのトライア
ック制御信号が立ち下がりを認識することができない。
したがって、１コマ目にはストロボが同調しても、２コ
マ目では発光しないという不具合が生じる。
【００１０】一般的な電気回路でこのような問題が発生
した場合は、プルアップ抵抗を付加するなどして電流値
を上げれば解決できるが、図９に示した電気回路ではト
ライアック１の保持電流以上に電流を増やすことができ
ないので、新たな対応が必要となる。
した場合は、プルアップ抵抗を付加するなどして電流値
を上げれば解決できるが、図９に示した電気回路ではト
ライアック１の保持電流以上に電流を増やすことができ
ないので、新たな対応が必要となる。
【００１１】本発明はこのような課題を解決するために
なされたもので、その目的とするところは、保持電流の
制約を事実上なくし、高速連写に同期した閃光発光を可
能とする電子閃光装置のインタフェース回路を提供する
ことにある。
なされたもので、その目的とするところは、保持電流の
制約を事実上なくし、高速連写に同期した閃光発光を可
能とする電子閃光装置のインタフェース回路を提供する
ことにある。
【００１２】
【課題を解決するための手段】このような目的を達成す
るために、第１発明（請求項１に係る発明）は、上述し
た電子閃光装置のインタフェース回路に、シンクロ信号
の端子に注入する電流値を増大させるプルアップ手段
と、このプルアップ手段を選択的に駆動する制御手段と
を設けたものである。第２発明（請求項２に係る発明）
は、第１発明において、制御手段によって、平均１／２
未満のデューティでプルアップ手段を駆動するようにし
たものである。第３発明（請求項３に係る発明）は、第
１発明において、シンクロ信号が「Ｌ」レベルとされて
から平均１／２未満のデューティでプルアップ手段を駆
動するようにしたものである。
るために、第１発明（請求項１に係る発明）は、上述し
た電子閃光装置のインタフェース回路に、シンクロ信号
の端子に注入する電流値を増大させるプルアップ手段
と、このプルアップ手段を選択的に駆動する制御手段と
を設けたものである。第２発明（請求項２に係る発明）
は、第１発明において、制御手段によって、平均１／２
未満のデューティでプルアップ手段を駆動するようにし
たものである。第３発明（請求項３に係る発明）は、第
１発明において、シンクロ信号が「Ｌ」レベルとされて
から平均１／２未満のデューティでプルアップ手段を駆
動するようにしたものである。
【００１３】
【作用】したがってこの発明によれば、第１発明では、
半導体素子がオフとされた後、シンクロ信号の電流値を
増大させて、シンクロ信号の「Ｈ」レベルへの立ち上が
り時間を早めることが可能となる。第２発明では、シン
クロ信号の電流値が周期的に増大し、半導体素子がオフ
とされた後のシンクロ信号の電流値の増大により、シン
クロ信号の「Ｈ」レベルへの立ち上がり時間が早められ
る。第３発明では、シンクロ信号が「Ｌ」レベルとなる
と、シンクロ信号の電流値が周期的に増大し、半導体素
子がオフとされた後のシンクロ信号の電流値の増大によ
り、シンクロ信号の「Ｈ」レベルへの立ち上がり時間が
早められる。
半導体素子がオフとされた後、シンクロ信号の電流値を
増大させて、シンクロ信号の「Ｈ」レベルへの立ち上が
り時間を早めることが可能となる。第２発明では、シン
クロ信号の電流値が周期的に増大し、半導体素子がオフ
とされた後のシンクロ信号の電流値の増大により、シン
クロ信号の「Ｈ」レベルへの立ち上がり時間が早められ
る。第３発明では、シンクロ信号が「Ｌ」レベルとなる
と、シンクロ信号の電流値が周期的に増大し、半導体素
子がオフとされた後のシンクロ信号の電流値の増大によ
り、シンクロ信号の「Ｈ」レベルへの立ち上がり時間が
早められる。
【００１４】
【実施例】以下、本発明を実施例に基づき詳細に説明す
る。 〔実施例１〕図１はこの発明の一実施例を示す要部の回
路ブロック図である。同図において図９と同一符号は同
一或いは同等構成要素を示す。本実施例では、従来のイ
ンタフェース回路３の抵抗Ｒ１（高抵抗）に並列にＰＮ
ＰトランジスタＴｒ４と抵抗Ｒ７（比較的低抵抗）との
直列接続回路を接続し、トランジスタＴｒ４のベースに
制御回路３−３からの制御出力Ｑ０を与えるようにして
いる。すなわち、従来のインタフェース回路３にトラン
ジスタＴｒ４，抵抗Ｒ７，制御回路３−３を追加して、
インタフェース回路３’としている。この場合、トラン
ジスタＴｒ４と抵抗Ｒ７との直列接続回路がシンクロ信
号の電流値を増大させるプルアップ手段に相当し、制御
回路３−３がプルアップ手段を駆動する制御手段に相当
する。
る。 〔実施例１〕図１はこの発明の一実施例を示す要部の回
路ブロック図である。同図において図９と同一符号は同
一或いは同等構成要素を示す。本実施例では、従来のイ
ンタフェース回路３の抵抗Ｒ１（高抵抗）に並列にＰＮ
ＰトランジスタＴｒ４と抵抗Ｒ７（比較的低抵抗）との
直列接続回路を接続し、トランジスタＴｒ４のベースに
制御回路３−３からの制御出力Ｑ０を与えるようにして
いる。すなわち、従来のインタフェース回路３にトラン
ジスタＴｒ４，抵抗Ｒ７，制御回路３−３を追加して、
インタフェース回路３’としている。この場合、トラン
ジスタＴｒ４と抵抗Ｒ７との直列接続回路がシンクロ信
号の電流値を増大させるプルアップ手段に相当し、制御
回路３−３がプルアップ手段を駆動する制御手段に相当
する。
【００１５】図２に制御回路３−３の具体例を示す。同
図において、３−３１は発振器、３−３２は１０出力の
ジョンソンカウンタである。ジョンソンカウンタ３−３
２は、発振器３−３１からの発振信号をクロック入力と
し、１０クロックカウントする毎に「Ｌ」アクティブの
制御出力Ｑ０を出力する。従って、ジョンソンカウンタ
３−３２の制御出力Ｑ０は、トランジスタＴｒ４をデュ
ーティ１／１０で駆動する。
図において、３−３１は発振器、３−３２は１０出力の
ジョンソンカウンタである。ジョンソンカウンタ３−３
２は、発振器３−３１からの発振信号をクロック入力と
し、１０クロックカウントする毎に「Ｌ」アクティブの
制御出力Ｑ０を出力する。従って、ジョンソンカウンタ
３−３２の制御出力Ｑ０は、トランジスタＴｒ４をデュ
ーティ１／１０で駆動する。
【００１６】図３はこのインタフェース回路３’を用い
た場合の基本動作を示すタイムチャートである。トライ
アック制御信号が「Ｌ」レベルへ立ち下げられると（図
３（ａ）に示すｔ２点）、トライアック１が直ちにオフ
し、次の「Ｌ」レベルの制御出力Ｑ０で（図３（ｃ）に
示すｔ３点）トランジスタＴｒ４がオンして、抵抗Ｒ７
を介してシンクロ信号がプルアップされる。（図３
（ｂ）に示すｔ３点）。すなわち、ｔ３点でトランジス
タＴｒ４がオンとされることにより、シンクロ信号の伝
達ラインの容量を充電するシンクロ信号の電流値が増大
し、シンクロ信号が一挙にスレッショルドレベルｔｈ１
を超える。
た場合の基本動作を示すタイムチャートである。トライ
アック制御信号が「Ｌ」レベルへ立ち下げられると（図
３（ａ）に示すｔ２点）、トライアック１が直ちにオフ
し、次の「Ｌ」レベルの制御出力Ｑ０で（図３（ｃ）に
示すｔ３点）トランジスタＴｒ４がオンして、抵抗Ｒ７
を介してシンクロ信号がプルアップされる。（図３
（ｂ）に示すｔ３点）。すなわち、ｔ３点でトランジス
タＴｒ４がオンとされることにより、シンクロ信号の伝
達ラインの容量を充電するシンクロ信号の電流値が増大
し、シンクロ信号が一挙にスレッショルドレベルｔｈ１
を超える。
【００１７】なお、トランジスタＴｒ４はデューティ駆
動されるため、トランジスタＴｒ４のオフの期間に与え
られる「Ｌ」レベルのトライアック制御信号によって、
トライアック１はオフすることができる。また、トライ
アック１が「Ｈ」レベルのトライアック制御信号によっ
てオンしている期間は、トランジスタＴｒ４のオンによ
り保持電流以上の電流が流れても何の問題も生じない。
動されるため、トランジスタＴｒ４のオフの期間に与え
られる「Ｌ」レベルのトライアック制御信号によって、
トライアック１はオフすることができる。また、トライ
アック１が「Ｈ」レベルのトライアック制御信号によっ
てオンしている期間は、トランジスタＴｒ４のオンによ
り保持電流以上の電流が流れても何の問題も生じない。
【００１８】トランジスタＴｒ４のデューティ駆動の詳
細を見ると、トライアック制御信号が立ち下がってから
ストロボの受信信号が「Ｈ」レベルとなるまでの遅延時
間Ｔｂをできるだけ小さくするには、発振器３−３１の
発振周波数を高く設定して、ジョンソンカウンタ３−３
２の出力周期Ｔ１を短時間にすればよいことが分かる。
図３から明らかなように、制御出力Ｑ０が「Ｌ」レベル
となるタイミングによって遅延時間Ｔｂは変動するが、
最大でも遅延時間ＴｂはＴ１となる。
細を見ると、トライアック制御信号が立ち下がってから
ストロボの受信信号が「Ｈ」レベルとなるまでの遅延時
間Ｔｂをできるだけ小さくするには、発振器３−３１の
発振周波数を高く設定して、ジョンソンカウンタ３−３
２の出力周期Ｔ１を短時間にすればよいことが分かる。
図３から明らかなように、制御出力Ｑ０が「Ｌ」レベル
となるタイミングによって遅延時間Ｔｂは変動するが、
最大でも遅延時間ＴｂはＴ１となる。
【００１９】また、デューティ比について検討してみ
る。ストロボが多灯接続されることを想定すると、デュ
ーティ比は小さい方が多灯に適している。本実施例のよ
うに、デューティ１／１０で駆動する場合は、１０台の
ストロボを１つのトライアック１に接続して初めて連続
的に保持電流以上がトライアック１に流れ込む可能性が
生じる。従って、この場合の増灯数の最大値は、合計９
台となる。増灯を考えた場合、デューティ比は１／２未
満とし、ストロボシステムの仕様に合わせて適宜選定す
ればよい。
る。ストロボが多灯接続されることを想定すると、デュ
ーティ比は小さい方が多灯に適している。本実施例のよ
うに、デューティ１／１０で駆動する場合は、１０台の
ストロボを１つのトライアック１に接続して初めて連続
的に保持電流以上がトライアック１に流れ込む可能性が
生じる。従って、この場合の増灯数の最大値は、合計９
台となる。増灯を考えた場合、デューティ比は１／２未
満とし、ストロボシステムの仕様に合わせて適宜選定す
ればよい。
【００２０】この実施例において、カメラが高速に２コ
マ連写した場合など、トライアック制御信号の「Ｈ」パ
ルスが近接して発生した場合を想定してみる（図４
（ａ）に示すｔ１〜ｔ２，ｔ４〜ｔ５点）。この場合、
トライアック制御信号の立ち下がり（図４（ａ）に示す
ｔ２点）からシンクロ信号がスレッショルドレベルｔｈ
１を超えるまで（図４（ｂ）に示すｔ３点）の遅延時間
Ｔｂが短いので、ｔ４時点でトライアック制御信号が
「Ｈ」レベルに立ち上がる前に、ストロボはｔ２時点で
のトライアック制御信号が立ち下がりを認識することが
できる。したがって、１コマ目にストロボが同調した
後、２コマ目でも発光し、高速連写に同期した閃光発光
を行うことができる。
マ連写した場合など、トライアック制御信号の「Ｈ」パ
ルスが近接して発生した場合を想定してみる（図４
（ａ）に示すｔ１〜ｔ２，ｔ４〜ｔ５点）。この場合、
トライアック制御信号の立ち下がり（図４（ａ）に示す
ｔ２点）からシンクロ信号がスレッショルドレベルｔｈ
１を超えるまで（図４（ｂ）に示すｔ３点）の遅延時間
Ｔｂが短いので、ｔ４時点でトライアック制御信号が
「Ｈ」レベルに立ち上がる前に、ストロボはｔ２時点で
のトライアック制御信号が立ち下がりを認識することが
できる。したがって、１コマ目にストロボが同調した
後、２コマ目でも発光し、高速連写に同期した閃光発光
を行うことができる。
【００２１】〔実施例２〕図５はこの発明の他の実施例
を示す要部の回路ブロック図である。同図において図１
と同一符号は同一或いは同等構成要素を示す。本実施例
では、図１に示した制御回路３−３に代えて、ストロボ
に内蔵されたマイクロコンピュータ３−３’を用い、マ
イクロコンピュータ３−３’上のプログラムで制御を行
うようにしている。ここでは、マイクロコンピュータ３
−３’のポートＰ１をトランジスタＴｒ４のベースに接
続し、ストロボの受信信号を割り込み端子ＩＮＴへ与え
るものとしている。
を示す要部の回路ブロック図である。同図において図１
と同一符号は同一或いは同等構成要素を示す。本実施例
では、図１に示した制御回路３−３に代えて、ストロボ
に内蔵されたマイクロコンピュータ３−３’を用い、マ
イクロコンピュータ３−３’上のプログラムで制御を行
うようにしている。ここでは、マイクロコンピュータ３
−３’のポートＰ１をトランジスタＴｒ４のベースに接
続し、ストロボの受信信号を割り込み端子ＩＮＴへ与え
るものとしている。
【００２２】マイクロコンピュータ３−３’は、端子Ｉ
ＮＴへの「Ｌ」レベルの受信信号を受けて図６（ａ）に
示すＩＮＴ割り込み処理を行う一方、定期的に図６
（ｂ）に示す内部タイマの割り込み処理を行う。図６
（ａ），（ｂ）は本実施例特有の処理のみを示したもの
であって、ストロボとしての通常の処理については省略
している。
ＮＴへの「Ｌ」レベルの受信信号を受けて図６（ａ）に
示すＩＮＴ割り込み処理を行う一方、定期的に図６
（ｂ）に示す内部タイマの割り込み処理を行う。図６
（ａ），（ｂ）は本実施例特有の処理のみを示したもの
であって、ストロボとしての通常の処理については省略
している。
【００２３】マイクロコンピュータ３−３’における本
実施例特有の処理は、＃１０で端子ＩＮＴへの割り込み
が発生してから始まる。端子ＩＮＴへの割り込みが発生
すると（＃１０）、フラグＡをセットし（＃１１）、シ
ンクロ信号が「Ｌ」レベルとされたことを記憶する。そ
して、端子ＩＮＴへの受信信号が「Ｈ」レベルになるま
で待って（＃１２）、フラグＡをリセットし（＃１
３）、ゼネラルフローへリターンする（＃１４）。
実施例特有の処理は、＃１０で端子ＩＮＴへの割り込み
が発生してから始まる。端子ＩＮＴへの割り込みが発生
すると（＃１０）、フラグＡをセットし（＃１１）、シ
ンクロ信号が「Ｌ」レベルとされたことを記憶する。そ
して、端子ＩＮＴへの受信信号が「Ｈ」レベルになるま
で待って（＃１２）、フラグＡをリセットし（＃１
３）、ゼネラルフローへリターンする（＃１４）。
【００２４】一方、マイクロコンピュータ３−３’は、
所定の周期で発生するタイマ割り込みにより（＃２
０）、フラグＡがセットされているか否かをチェックす
る（＃２１）。フラグＡがセットされていなければ、本
件の処理が必要なタイミングではないと判断し、直ちに
ゼネラルフローへリターンする（＃２４）。フラグＡが
セットされていれば、シンクロ信号の「Ｌ」レベルの期
間が始まっていると判断し、＃２２へ進む。＃２２で
は、端子Ｐ１を「Ｌ」レベル、すなわちトランジスタＴ
ｒ４をオンし、シンクロ信号の電流値を増大させる。そ
して、適当な処理時間を経た後、＃２３で、端子Ｐ１を
「Ｈ」レベルへ戻す。
所定の周期で発生するタイマ割り込みにより（＃２
０）、フラグＡがセットされているか否かをチェックす
る（＃２１）。フラグＡがセットされていなければ、本
件の処理が必要なタイミングではないと判断し、直ちに
ゼネラルフローへリターンする（＃２４）。フラグＡが
セットされていれば、シンクロ信号の「Ｌ」レベルの期
間が始まっていると判断し、＃２２へ進む。＃２２で
は、端子Ｐ１を「Ｌ」レベル、すなわちトランジスタＴ
ｒ４をオンし、シンクロ信号の電流値を増大させる。そ
して、適当な処理時間を経た後、＃２３で、端子Ｐ１を
「Ｈ」レベルへ戻す。
【００２５】＃２２から＃２３までがシンクロ信号の電
流値が増大する期間で、抵抗Ｒ７を小さな値にすれば、
数十μｓ程度で充分な場合もあり、＃２２から＃２３ま
で特別待ち時間を必要としない場合もある。なお、＃２
１で、直接シンクロ信号が「Ｌ」レベルであることを読
むようにしてもよい。しかし、このようにすると、多く
の処理が集中して忙しいＩＮＴ割り込み処理の初期で＃
２２，２３の処理が行われることがある。本実施例で
は、ＩＮＴ割り込み処理の初期で＃２２，２３の処理が
行われないように、フラグＡを用意して、緊急の処理が
終わってから＃１１を実行するようにしている。
流値が増大する期間で、抵抗Ｒ７を小さな値にすれば、
数十μｓ程度で充分な場合もあり、＃２２から＃２３ま
で特別待ち時間を必要としない場合もある。なお、＃２
１で、直接シンクロ信号が「Ｌ」レベルであることを読
むようにしてもよい。しかし、このようにすると、多く
の処理が集中して忙しいＩＮＴ割り込み処理の初期で＃
２２，２３の処理が行われることがある。本実施例で
は、ＩＮＴ割り込み処理の初期で＃２２，２３の処理が
行われないように、フラグＡを用意して、緊急の処理が
終わってから＃１１を実行するようにしている。
【００２６】図７はこのインタフェース回路３”を用い
た場合の基本動作を示すタイムチャートである。シンク
ロ信号が「Ｌ」レベルとなると、タイマ割り込みがかか
る度に端子Ｐ１から「Ｌ」レベルの信号が出て、シンク
ロ信号の電流値が周期的に増大する。そして、トライア
ック制御信号が「Ｌ」レベルへ立ち下がった後の端子Ｐ
１からの「Ｌ」レベルの信号でトランジスタＴｒ４がオ
ンとなり、シンクロ信号が一挙にスレッショルドレベル
ｔｈ１を超える。これにより、図８に示すように、カメ
ラが高速に２コマ連写した場合など、１コマ目にストロ
ボが同調した後、２コマ目でも発光し、高速連写に同期
した閃光発光を行うことができる。
た場合の基本動作を示すタイムチャートである。シンク
ロ信号が「Ｌ」レベルとなると、タイマ割り込みがかか
る度に端子Ｐ１から「Ｌ」レベルの信号が出て、シンク
ロ信号の電流値が周期的に増大する。そして、トライア
ック制御信号が「Ｌ」レベルへ立ち下がった後の端子Ｐ
１からの「Ｌ」レベルの信号でトランジスタＴｒ４がオ
ンとなり、シンクロ信号が一挙にスレッショルドレベル
ｔｈ１を超える。これにより、図８に示すように、カメ
ラが高速に２コマ連写した場合など、１コマ目にストロ
ボが同調した後、２コマ目でも発光し、高速連写に同期
した閃光発光を行うことができる。
【００２７】
【発明の効果】以上説明したことから明らかなように本
発明によれば、第１発明では、シンクロ信号の電流値を
増大させるプルアップ手段と、このプルアップ手段を駆
動する制御手段とを設けたので、半導体素子がオフとさ
れた後ならば、シンクロ信号の「Ｈ」レベルへの立ち上
がり時間を早めるようにすることができ、高速連写に同
期した閃光発光が可能となる。
発明によれば、第１発明では、シンクロ信号の電流値を
増大させるプルアップ手段と、このプルアップ手段を駆
動する制御手段とを設けたので、半導体素子がオフとさ
れた後ならば、シンクロ信号の「Ｈ」レベルへの立ち上
がり時間を早めるようにすることができ、高速連写に同
期した閃光発光が可能となる。
【００２８】第２発明では、平均１／２未満のデューテ
ィでプルアップ手段が駆動されることにより、シンクロ
信号の電流値が周期的に増大し、半導体素子がオフとさ
れた後のシンクロ信号の電流値の増大により、シンクロ
信号の「Ｈ」レベルへの立ち上がり時間が早められるも
のとなる。デューティ１／２未満としたことで同一のシ
ンクロ信号上での増灯を可能とし、またデューティを定
めることで明確に最大増灯数を決定することができる。
さらに、プルアップ手段を駆動する制御手段を発振器や
リングカウンタ等で構成することができ、マイクロコン
ピュータを用いない比較的安価な電子閃光装置でも実施
することが可能となる。
ィでプルアップ手段が駆動されることにより、シンクロ
信号の電流値が周期的に増大し、半導体素子がオフとさ
れた後のシンクロ信号の電流値の増大により、シンクロ
信号の「Ｈ」レベルへの立ち上がり時間が早められるも
のとなる。デューティ１／２未満としたことで同一のシ
ンクロ信号上での増灯を可能とし、またデューティを定
めることで明確に最大増灯数を決定することができる。
さらに、プルアップ手段を駆動する制御手段を発振器や
リングカウンタ等で構成することができ、マイクロコン
ピュータを用いない比較的安価な電子閃光装置でも実施
することが可能となる。
【００２９】第３発明では、シンクロ信号が「Ｌ」レベ
ルとなってから平均１／２未満のデューティでプルアッ
プ手段が駆動されることにより、シンクロ信号が「Ｌ」
レベルとなると、シンクロ信号の電流値が周期的に増大
し、半導体素子がオフとされたのシンクロ信号の電流値
の増大により、シンクロ信号の「Ｈ」レベルへの立ち上
がり時間が早められるものとなる。シンクロ信号が
「Ｌ」レベルの期間のみ制御を行うので、制御回路の消
費電流を最小とすることができる。プルアップ手段を駆
動する制御手段をマイクロコンピュータの一部の機能と
して実現した場合は、マイクロコンピュータを既に内蔵
した高機能な電子閃光装置に対して、わずかなハードウ
ェアとソフトウェアの追加で実施可能となる。
ルとなってから平均１／２未満のデューティでプルアッ
プ手段が駆動されることにより、シンクロ信号が「Ｌ」
レベルとなると、シンクロ信号の電流値が周期的に増大
し、半導体素子がオフとされたのシンクロ信号の電流値
の増大により、シンクロ信号の「Ｈ」レベルへの立ち上
がり時間が早められるものとなる。シンクロ信号が
「Ｌ」レベルの期間のみ制御を行うので、制御回路の消
費電流を最小とすることができる。プルアップ手段を駆
動する制御手段をマイクロコンピュータの一部の機能と
して実現した場合は、マイクロコンピュータを既に内蔵
した高機能な電子閃光装置に対して、わずかなハードウ
ェアとソフトウェアの追加で実施可能となる。
【図１】 本発明の一実施例を示す要部の回路ブロック
図である。
図である。
【図２】 図１に示した制御回路３−３の具体例を示す
図である。
図である。
【図３】 図１に示したインタフェース回路を用いた場
合の基本動作を示すタイムチャートである。
合の基本動作を示すタイムチャートである。
【図４】 図１に示したインタフェース回路を用いた場
合の高速連写時の動作を示すタイムチャートである。
合の高速連写時の動作を示すタイムチャートである。
【図５】 本発明の他の実施例を示す要部の回路ブロッ
ク図である。である。
ク図である。である。
【図６】 図５に示したインタフェース回路でのマイク
ロコンピュータの行う特徴的な処理動作を示すフローチ
ャートである。
ロコンピュータの行う特徴的な処理動作を示すフローチ
ャートである。
【図７】 図５に示したインタフェース回路を用いた場
合の基本動作を示すタイムチャートである。
合の基本動作を示すタイムチャートである。
【図８】 図５に示したインタフェース回路を用いた場
合の高速連写時の動作を示すタイムチャートである。
合の高速連写時の動作を示すタイムチャートである。
【図９】 従来例を示す要部の回路ブロック図である。
【図１０】 従来のインタフェース回路を用いた場合の
基本動作を示すタイムチャートである。
基本動作を示すタイムチャートである。
【図１１】 従来のインタフェース回路を用いた場合の
高速連写時の動作を示すタイムチャートである。
高速連写時の動作を示すタイムチャートである。
１…トライアック、２…シンクロ信号制御回路、３’，
３”…インタフェース回路、４…シンクロ信号端子、３
−３…制御回路、３−３１…発振器、３−３２…ジョン
ソンカウンタ、３−３’…マイクロコンピュータ、Ｒ７
…抵抗、Ｔｒ４…ＰＮＰトランジスタ。
３”…インタフェース回路、４…シンクロ信号端子、３
−３…制御回路、３−３１…発振器、３−３２…ジョン
ソンカウンタ、３−３’…マイクロコンピュータ、Ｒ７
…抵抗、Ｔｒ４…ＰＮＰトランジスタ。
Claims (3)
- 【請求項１】 自己保持型の半導体素子をオンとするこ
とにより発生されるカメラのシンクロ信号に同期して閃
光発光する電子閃光装置のインタフェース回路におい
て、 前記シンクロ信号の端子に注入する電流値を増大させる
プルアップ手段と、 このプルアップ手段を選択的に駆動する制御手段とを備
えたことを特徴とする電子閃光装置のインタフェース回
路。 - 【請求項２】 請求項１において、制御手段は、平均１
／２未満のデューティでプルアップ手段を駆動すること
を特徴とする電子閃光装置のインタフェース回路。 - 【請求項３】 請求項１において、制御手段は、シンク
ロ信号が「Ｌ」レベルとされてから平均１／２未満のデ
ューティでプルアップ手段を駆動することを特徴とする
電子閃光装置のインタフェース回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6311565A JPH08166619A (ja) | 1994-12-15 | 1994-12-15 | 電子閃光装置のインタフェース回路 |
| US08/572,690 US5723997A (en) | 1994-12-15 | 1995-12-14 | Interface circuit of an electronic flash unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6311565A JPH08166619A (ja) | 1994-12-15 | 1994-12-15 | 電子閃光装置のインタフェース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08166619A true JPH08166619A (ja) | 1996-06-25 |
Family
ID=18018770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6311565A Pending JPH08166619A (ja) | 1994-12-15 | 1994-12-15 | 電子閃光装置のインタフェース回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5723997A (ja) |
| JP (1) | JPH08166619A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103607825A (zh) * | 2013-11-26 | 2014-02-26 | 矽力杰半导体技术(杭州)有限公司 | 可控硅调光电路以及调光控制方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030210340A1 (en) * | 2002-05-07 | 2003-11-13 | John Frederick Romanowich | Camera with a mechanical and electrical interface for couplable engagement with a standard lampholder |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3610961A (en) * | 1969-06-26 | 1971-10-05 | Gen Electric | Scr phase control system |
| US3873854A (en) * | 1973-11-27 | 1975-03-25 | Tappan Co | Circuit for preventing false turn on of electronic switches or the like |
| JPS51109452A (ja) * | 1975-03-20 | 1976-09-28 | Olympus Optical Co | |
| US4325099A (en) * | 1980-10-09 | 1982-04-13 | Bell Telephone Laboratories, Incorporated | Detector circuit for thyristors |
| JPH01172034A (ja) * | 1987-12-28 | 1989-07-06 | Aisin Aw Co Ltd | 電子制御装置におけるランプ出力保護回路 |
| JPH0748944B2 (ja) * | 1989-10-14 | 1995-05-24 | 東光株式会社 | Ｄｃ―ｄｃコンバータ |
| KR100326344B1 (ko) * | 1993-03-17 | 2002-10-11 | 내셔널 세미콘덕터 코포레이션 | 스위칭레귤레이터용주파수편이회로 |
-
1994
- 1994-12-15 JP JP6311565A patent/JPH08166619A/ja active Pending
-
1995
- 1995-12-14 US US08/572,690 patent/US5723997A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103607825A (zh) * | 2013-11-26 | 2014-02-26 | 矽力杰半导体技术(杭州)有限公司 | 可控硅调光电路以及调光控制方法 |
| CN103607825B (zh) * | 2013-11-26 | 2015-07-29 | 矽力杰半导体技术(杭州)有限公司 | 可控硅调光电路以及调光控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5723997A (en) | 1998-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789868A (en) | Timed photocell switch circuit | |
| JPH08166619A (ja) | 電子閃光装置のインタフェース回路 | |
| US4196993A (en) | Still-camera film transport system with end-of-film motor deenergization | |
| US4555170A (en) | Device for illuminating display unit in viewfinder | |
| CA2022350C (en) | Vertical phase adjust circuit | |
| US4253750A (en) | Power supply control apparatus for camera | |
| JP2000283754A (ja) | センサシステム | |
| JPH08147064A (ja) | 間欠動作回路 | |
| GB2071952A (en) | Camera function control system | |
| JPS6299734A (ja) | 閃光撮影のためのシステム | |
| US20060022661A1 (en) | Circuit arrangement for a microcontroller and method of operating a remote control receiver | |
| KR960000826Y1 (ko) | 리셋 타이밍 자동 조절회로 | |
| JPS62198836A (ja) | カメラ | |
| JPH0514239B2 (ja) | ||
| US3833834A (en) | Method and arrangement for initiating a flash in an electronic flash unit having automatic exposure control | |
| CN117296453A (zh) | 在灯光模块上执行的灯光动画的功率控制 | |
| JPH0876194A (ja) | スレーブ発光機能を有する電子閃光装置を含む カメラシステム | |
| JPS6433888A (en) | Discharge lamp lighting device | |
| JPH0421151B2 (ja) | ||
| JPS61195591A (ja) | デイジタル式光量制御回路 | |
| JPS6134135B2 (ja) | ||
| JPH1022819A (ja) | 半導体装置 | |
| SU486462A1 (ru) | Устройство управлени серией импульсов | |
| JP2000101347A (ja) | 発振制御回路 | |
| JPH0548192Y2 (ja) |