JPH08163463A - 発振レベル調整回路 - Google Patents
発振レベル調整回路Info
- Publication number
- JPH08163463A JPH08163463A JP6305986A JP30598694A JPH08163463A JP H08163463 A JPH08163463 A JP H08163463A JP 6305986 A JP6305986 A JP 6305986A JP 30598694 A JP30598694 A JP 30598694A JP H08163463 A JPH08163463 A JP H08163463A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- local oscillator
- output
- frequency
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Receiver Circuits (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】 周波数シンセサイザ方式のＢＳ／Ｕ／Ｖ一体
型チューナにおいて、ＰＬＬ回路に入力される局部発振
器の出力の周波数特性を均一化してＰＬＬ回路の選局誤
動作を防ぐ。 【構成】 ＢＳ用局部発振器２の出力は直接ＰＬＬ回路
５に入力すると共に、ＰＬＬ回路５の誤動作を防ぐ為
に、Ｕ／Ｖ用局部発振器１の出力とＰＬＬ回路５の入力
との間に、ＵＨＦ帯でカットオフ周波数を持つ高域通過
フィルタ３と増幅器４からなる発振レベル調整回路を挿
入する。
型チューナにおいて、ＰＬＬ回路に入力される局部発振
器の出力の周波数特性を均一化してＰＬＬ回路の選局誤
動作を防ぐ。 【構成】 ＢＳ用局部発振器２の出力は直接ＰＬＬ回路
５に入力すると共に、ＰＬＬ回路５の誤動作を防ぐ為
に、Ｕ／Ｖ用局部発振器１の出力とＰＬＬ回路５の入力
との間に、ＵＨＦ帯でカットオフ周波数を持つ高域通過
フィルタ３と増幅器４からなる発振レベル調整回路を挿
入する。
Description
【０００１】
【産業上の利用分野】本発明は周波数シンイザーナ方式
のＵ／ＶチューナおよびＢＳ／Ｕ／Ｖチューナにおい
て、局部発振器の出力レベルを制御する発振レベル調整
回路に関するものである。
のＵ／ＶチューナおよびＢＳ／Ｕ／Ｖチューナにおい
て、局部発振器の出力レベルを制御する発振レベル調整
回路に関するものである。
【０００２】
【従来の技術】近年、高周波ＰＬＬ回路技術の進歩によ
り、テレビジョン用チューナにおいても、周波数シンセ
サイザ方式のチューナが一般化している。また、衛星放
送の普及により、衛星放送受信機を内蔵したテレビジョ
ン受信機が普及してきた。
り、テレビジョン用チューナにおいても、周波数シンセ
サイザ方式のチューナが一般化している。また、衛星放
送の普及により、衛星放送受信機を内蔵したテレビジョ
ン受信機が普及してきた。
【０００３】このため、従来の地上波チューナ（以下、
Ｕ／Ｖ一体型チューナと略す）に加えて、衛星波・地上
波一体型チューナ（以下、ＢＳ／Ｕ／Ｖチューナと略
す）が出現してきた。
Ｕ／Ｖ一体型チューナと略す）に加えて、衛星波・地上
波一体型チューナ（以下、ＢＳ／Ｕ／Ｖチューナと略
す）が出現してきた。
【０００４】そこで、従来の周波数シンセサイザ方式の
Ｕ／Ｖ一体型チューナおよび周波数シンセサイザ方式の
ＢＳ／Ｕ／Ｖ一体型チューナについて説明する。
Ｕ／Ｖ一体型チューナおよび周波数シンセサイザ方式の
ＢＳ／Ｕ／Ｖ一体型チューナについて説明する。
【０００５】図１１に、従来の周波数シンセサイザ方式
のＵ／Ｖ一体型チューナおける局部発振回路のブロック
図を示す。また、図１２に従来の周波数シンセサイザ方
式のＢＳ／Ｕ／Ｖ一体型チューナにおける局部発振回路
のブロック図を示す。
のＵ／Ｖ一体型チューナおける局部発振回路のブロック
図を示す。また、図１２に従来の周波数シンセサイザ方
式のＢＳ／Ｕ／Ｖ一体型チューナにおける局部発振回路
のブロック図を示す。
【０００６】図１１および図１２において、１はＵ／Ｖ
用局部発振器、２はＢＳ用局部発振器、５はＰＬＬ回
路、６は低域通過フィルタ（以下、ＬＰＦと略す）で、
７は発振周波数制御電圧（以下、ＢＴ電圧と記す）であ
る。
用局部発振器、２はＢＳ用局部発振器、５はＰＬＬ回
路、６は低域通過フィルタ（以下、ＬＰＦと略す）で、
７は発振周波数制御電圧（以下、ＢＴ電圧と記す）であ
る。
【０００７】以下、図１２を用いて、ＢＳ／Ｕ／Ｖ一体
型チューナにおける局部発振回路の動作について説明す
る。
型チューナにおける局部発振回路の動作について説明す
る。
【０００８】ＢＳ／Ｕ／Ｖ一体型チューナでは、Ｕ／Ｖ
用局部発振器１、ＢＳ用局部発振器２の発振出力をＰＬ
Ｌ回路５に入力し、局部発振周波数はＰＬＬ回路５のチ
ャージポンプ出力をＬＰＦ６に通した後のＢＴ電圧７に
よって制御している。
用局部発振器１、ＢＳ用局部発振器２の発振出力をＰＬ
Ｌ回路５に入力し、局部発振周波数はＰＬＬ回路５のチ
ャージポンプ出力をＬＰＦ６に通した後のＢＴ電圧７に
よって制御している。
【０００９】また、Ｕ／Ｖ一体型チューナにおいては、
図１１の如く、ＢＳ用局部発振器が省略されているだけ
で、基本的な動作は図１２と同様である。
図１１の如く、ＢＳ用局部発振器が省略されているだけ
で、基本的な動作は図１２と同様である。
【００１０】
【発明が解決しようとする課題】従来のＢＳ／Ｕ／Ｖ一
体型チューナには、ＢＳ用およびＵ／Ｖ用に夫々局部発
振器を備え、ＰＬＬ回路が正常に動作するためにはＰＬ
Ｌ回路に入力される局部発振レベルがＰＬＬ回路の信号
入力感度内になる必要があるが、その発振出力は発振周
波数によっても変化する。
体型チューナには、ＢＳ用およびＵ／Ｖ用に夫々局部発
振器を備え、ＰＬＬ回路が正常に動作するためにはＰＬ
Ｌ回路に入力される局部発振レベルがＰＬＬ回路の信号
入力感度内になる必要があるが、その発振出力は発振周
波数によっても変化する。
【００１１】そのためＢＳ／Ｕ／Ｖ一体型チューナやＵ
／Ｖ一体型チューナにおいて、Ｕ／Ｖ用局部発振器の出
力は発振周波数に対して発振レベルの差が大きく、発振
レベルのばらつき等によりＰＬＬ回路に入力される発振
レベルがＰＬＬ回路の入力信号レベルの感度内から外れ
る可能性も大きくなり、この為局部発振器が希望する発
振周波数にロックしなくなり、チャンネル選局に誤動作
が生じ易くなる。
／Ｖ一体型チューナにおいて、Ｕ／Ｖ用局部発振器の出
力は発振周波数に対して発振レベルの差が大きく、発振
レベルのばらつき等によりＰＬＬ回路に入力される発振
レベルがＰＬＬ回路の入力信号レベルの感度内から外れ
る可能性も大きくなり、この為局部発振器が希望する発
振周波数にロックしなくなり、チャンネル選局に誤動作
が生じ易くなる。
【００１２】本発明は上記問題点を解決するために、Ｕ
／Ｖ用局部発振器の出力とＰＬＬ回路の入力の間に発振
レベル調整回路を設ける。
／Ｖ用局部発振器の出力とＰＬＬ回路の入力の間に発振
レベル調整回路を設ける。
【００１３】
【課題を解決するための手段】第１の発明における発振
レベル調整回路は、周波数シンセサイザ方式のＢＳ／Ｕ
／Ｖ一体型チューナにおいて、ＢＳ用局部発振器の出力
は直接ＰＬＬ回路に入力すると共に、ＰＬＬ回路の誤動
作を防ぐ為に、Ｕ／Ｖ用局部発振器の出力とＰＬＬ回路
の入力との間に挿入し、ＵＨＦ帯でカットオフ周波数を
持つ高域通過フィルタ（以下、ＨＰＦと略す）と増幅器
からなる。
レベル調整回路は、周波数シンセサイザ方式のＢＳ／Ｕ
／Ｖ一体型チューナにおいて、ＢＳ用局部発振器の出力
は直接ＰＬＬ回路に入力すると共に、ＰＬＬ回路の誤動
作を防ぐ為に、Ｕ／Ｖ用局部発振器の出力とＰＬＬ回路
の入力との間に挿入し、ＵＨＦ帯でカットオフ周波数を
持つ高域通過フィルタ（以下、ＨＰＦと略す）と増幅器
からなる。
【００１４】また、第２の発明における発振レベル調整
回路は、周波数シンセサイザ方式のＢＳ／Ｖ／Ｕ一体型
チューナにおいて、ＢＳ用局部発振器の出力は直接ＰＬ
Ｌ回路に入力すると共に、ＰＬＬ回路の誤動作を防ぐ為
に、Ｕ／Ｖ用局部発振器の出力とＰＬＬ回路の入力との
間に挿入し、周波数可変型ＬＰＦとレベル検出回路と自
動利得制御回路とからなる。
回路は、周波数シンセサイザ方式のＢＳ／Ｖ／Ｕ一体型
チューナにおいて、ＢＳ用局部発振器の出力は直接ＰＬ
Ｌ回路に入力すると共に、ＰＬＬ回路の誤動作を防ぐ為
に、Ｕ／Ｖ用局部発振器の出力とＰＬＬ回路の入力との
間に挿入し、周波数可変型ＬＰＦとレベル検出回路と自
動利得制御回路とからなる。
【００１５】
【作用】第１の発明における発振レベル調整回路によれ
ば、発振周波数に対する発振レベルの差が大きいＵ／Ｖ
の局部発振器の発振レベルを、ＰＬＬ回路の信号入力感
度内に入るように、ＵＨＦ帯でカットオフ周波数を持つ
ＨＰＦと増幅器からなる発振レベル調整回路で均一にし
た後で増幅し、ＰＬＬ回路に入力して、チャンネル選局
に誤動作がなくなるように、局部発振器を希望する発振
周波数にロックさせる。
ば、発振周波数に対する発振レベルの差が大きいＵ／Ｖ
の局部発振器の発振レベルを、ＰＬＬ回路の信号入力感
度内に入るように、ＵＨＦ帯でカットオフ周波数を持つ
ＨＰＦと増幅器からなる発振レベル調整回路で均一にし
た後で増幅し、ＰＬＬ回路に入力して、チャンネル選局
に誤動作がなくなるように、局部発振器を希望する発振
周波数にロックさせる。
【００１６】また、第２の発明における発振レベル調整
回路よれば、発振周波数に対する発振レベルの差が大き
いＵ／Ｖの局部発振器の発振レベルを、ＰＬＬ回路の信
号入力感度内に入るように、周波数可変型ＬＰＦでＵ／
Ｖ放送受信用の局部発振器の出力の高調波成分を減衰さ
せてから、発振レベルを正確に検出して自動利得制御
（以下、ＡＧＣと略す）電圧を出力するレベル検出回路
に入力すると共に、前記ＡＧＣ電圧で出力を一定にする
ＡＧＣ回路に入力し、前記ＡＧＣ回路の出力をＰＬＬ回
路に入力して、チャンネル選局に誤動作がなくなるよう
に、局部発振器を希望する発振周波数にロックさせる。
回路よれば、発振周波数に対する発振レベルの差が大き
いＵ／Ｖの局部発振器の発振レベルを、ＰＬＬ回路の信
号入力感度内に入るように、周波数可変型ＬＰＦでＵ／
Ｖ放送受信用の局部発振器の出力の高調波成分を減衰さ
せてから、発振レベルを正確に検出して自動利得制御
（以下、ＡＧＣと略す）電圧を出力するレベル検出回路
に入力すると共に、前記ＡＧＣ電圧で出力を一定にする
ＡＧＣ回路に入力し、前記ＡＧＣ回路の出力をＰＬＬ回
路に入力して、チャンネル選局に誤動作がなくなるよう
に、局部発振器を希望する発振周波数にロックさせる。
【００１７】
（実施例１）以下に、第１の発明の一実施例における発
振レベル調整回路について、図面を用いて説明する。図
１は第１の発明の一実施例における発振レベル調整回路
周辺のブロック図である。
振レベル調整回路について、図面を用いて説明する。図
１は第１の発明の一実施例における発振レベル調整回路
周辺のブロック図である。
【００１８】図１において、１はＵ／Ｖ用局部発振器、
２はＢＳ用局部発振器、３はＨＰＦ、４は増幅器、５は
ＰＬＬ回路、６はＬＰＦ、７はＢＴ電圧で、発振レベル
調整回路はＨＰＦ３と増幅器４とからなる。
２はＢＳ用局部発振器、３はＨＰＦ、４は増幅器、５は
ＰＬＬ回路、６はＬＰＦ、７はＢＴ電圧で、発振レベル
調整回路はＨＰＦ３と増幅器４とからなる。
【００１９】ＢＳ／Ｕ／Ｖ局部発振器の発振レベルの周
波数特性は図９に示す通りであり、ＢＳ用局部発振器の
出力レベルは発振周波数に対して平坦で、発振レベルが
ＰＬＬ回路の動作感度内にある為、直接ＰＬＬ回路に入
力しているが、Ｕ／Ｖ用局部発振器の出力はＵＨＦ帯に
なると発振レベルがＶＨＦ帯に比べて低くなる為、図４
に示す本発明の第１の実施例における発振レベル調整回
路のコンデンサ１９、１１、抵抗１０で、図１１に示す
ような周波数特性を持つＨＰＦを形成し、このＨＰＦで
ＶＨＦ帯のレベルを落とすことでＵ／Ｖの局部発振信号
のレベルを均一化し、図４の抵抗１２、１３、１４、１
７、トランジスタ１６からなる増幅器４でＰＬＬ回路の
動作感度内に発振レベルが入るようにしている。
波数特性は図９に示す通りであり、ＢＳ用局部発振器の
出力レベルは発振周波数に対して平坦で、発振レベルが
ＰＬＬ回路の動作感度内にある為、直接ＰＬＬ回路に入
力しているが、Ｕ／Ｖ用局部発振器の出力はＵＨＦ帯に
なると発振レベルがＶＨＦ帯に比べて低くなる為、図４
に示す本発明の第１の実施例における発振レベル調整回
路のコンデンサ１９、１１、抵抗１０で、図１１に示す
ような周波数特性を持つＨＰＦを形成し、このＨＰＦで
ＶＨＦ帯のレベルを落とすことでＵ／Ｖの局部発振信号
のレベルを均一化し、図４の抵抗１２、１３、１４、１
７、トランジスタ１６からなる増幅器４でＰＬＬ回路の
動作感度内に発振レベルが入るようにしている。
【００２０】また、図２に示すごとくＵ／Ｖ一体型チュ
ーナにおいても、上記の発振レベル調整回路は同様の効
果を示す。
ーナにおいても、上記の発振レベル調整回路は同様の効
果を示す。
【００２１】更に、図３に示すごとく、Ｕ／Ｖ用局部発
振器の出力と共にＢＳ用局部発振器の出力も上記発振レ
ベル調整回路を通しても同様の効果を示す。但し、この
場合はＢＳ用局部発振器の出力はＵ／Ｖ用局部発振器の
ＵＨＦ帯の発振レベルと同じレベルにしなければならな
い。
振器の出力と共にＢＳ用局部発振器の出力も上記発振レ
ベル調整回路を通しても同様の効果を示す。但し、この
場合はＢＳ用局部発振器の出力はＵ／Ｖ用局部発振器の
ＵＨＦ帯の発振レベルと同じレベルにしなければならな
い。
【００２２】（実施例２）次に、第２の発明の一実施例
における発振レベル調整回路について、図面を用いて説
明する。図５は第２の発明の一実施例における発振レベ
ル調整回路周辺のブロック図である。
における発振レベル調整回路について、図面を用いて説
明する。図５は第２の発明の一実施例における発振レベ
ル調整回路周辺のブロック図である。
【００２３】図５おいて、１はＵ／Ｖ用局部発振器、２
はＢＳ用局部発振器、５はＰＬＬ回路、６はＬＰＦ、７
はＢＴ電圧、２０は周波数可変型ＬＰＦ、２１はＡＧＣ
回路、２２はＡＧＣ電圧、２３はレベル検出回路で、発
振レベル調整回路は周波数可変型ＬＰＦ２０とＡＧＣ回
路２１とレベル検出回路２３からなる。
はＢＳ用局部発振器、５はＰＬＬ回路、６はＬＰＦ、７
はＢＴ電圧、２０は周波数可変型ＬＰＦ、２１はＡＧＣ
回路、２２はＡＧＣ電圧、２３はレベル検出回路で、発
振レベル調整回路は周波数可変型ＬＰＦ２０とＡＧＣ回
路２１とレベル検出回路２３からなる。
【００２４】実施例１と同様、ＢＳ用局部発振器２の出
力は直接ＰＬＬ回路に入力しているが、Ｕ／Ｖ用局部発
振信号は、周波数可変型ＬＰＦ２０とレベル検出回路と
ＡＧＣ回路からなる発振レベル調整回路を経てＰＬＬ回
路に入力される。
力は直接ＰＬＬ回路に入力しているが、Ｕ／Ｖ用局部発
振信号は、周波数可変型ＬＰＦ２０とレベル検出回路と
ＡＧＣ回路からなる発振レベル調整回路を経てＰＬＬ回
路に入力される。
【００２５】図８に第２の発明の一実施例における発振
レベル調整回路の回路図を示す。図８において、周波数
可変型ＬＰＦは抵抗４１、コイル２５、２９、３０、コ
ンデンサ３１、３３、３４、３９、スイッチダイオード
２６、２７、バリキャップダイオード３８からなる。
レベル調整回路の回路図を示す。図８において、周波数
可変型ＬＰＦは抵抗４１、コイル２５、２９、３０、コ
ンデンサ３１、３３、３４、３９、スイッチダイオード
２６、２７、バリキャップダイオード３８からなる。
【００２６】ここで、周波数可変型ＬＰＦの動作につい
て説明する。まず、ＶＨＦローチャンネル帯を選局する
ときは、ＶＵ、ＶＨに０ｖになり、スイッチダイオード
２６、２７はＯＦＦし、コンデンサ２５、２９、３０と
バリキャップダイオード３８でＶＨＦローチャンネル帯
の周波数可変型ＬＰＦを構成する。
て説明する。まず、ＶＨＦローチャンネル帯を選局する
ときは、ＶＵ、ＶＨに０ｖになり、スイッチダイオード
２６、２７はＯＦＦし、コンデンサ２５、２９、３０と
バリキャップダイオード３８でＶＨＦローチャンネル帯
の周波数可変型ＬＰＦを構成する。
【００２７】また、ＶＨＦハイチャンネル帯を選局する
ときは、ＶＵは０ｖとなり、ＶＨにはスイッチダイオー
ド２６はＯＮさせる電圧がかかり、スイッチダイオード
２７はＯＦＦし、コイル２５、３０とバリキャップダイ
オード３８でＶＨＦハイチャンネル帯の周波数可変型Ｌ
ＰＦを構成する。
ときは、ＶＵは０ｖとなり、ＶＨにはスイッチダイオー
ド２６はＯＮさせる電圧がかかり、スイッチダイオード
２７はＯＦＦし、コイル２５、３０とバリキャップダイ
オード３８でＶＨＦハイチャンネル帯の周波数可変型Ｌ
ＰＦを構成する。
【００２８】また、ＵＨＦ帯を選局するときは、ＶＨは
０ｖとなり、ＶＵには２７はＯＮさせる電圧がかかり、
スイッチダイオード２６はＯＦＦし、コイル２５とバリ
キャップダイオード３８でＵＨＦ帯の周波数可変型ＬＰ
Ｆを構成する。
０ｖとなり、ＶＵには２７はＯＮさせる電圧がかかり、
スイッチダイオード２６はＯＦＦし、コイル２５とバリ
キャップダイオード３８でＵＨＦ帯の周波数可変型ＬＰ
Ｆを構成する。
【００２９】尚、上記各周波数帯における周波数可変型
ＬＰＦのカットオフ周波数はＢＴ電圧７をバリキャップ
ダイオード３８に印加して制御する。
ＬＰＦのカットオフ周波数はＢＴ電圧７をバリキャップ
ダイオード３８に印加して制御する。
【００３０】このように、Ｕ／Ｖ用局部発振器の出力の
高調波成分がレベル検出回路、ＰＬＬ回路で誤って認識
されないように、Ｕ／Ｖの局部発振器の出力の高調波成
分を落とした後で、ＡＧＣ回路でＵ／Ｖの局部発振信号
レベルを均一化し、ＰＬＬの動作感度内に発振信号レベ
ルが入るようにしている。
高調波成分がレベル検出回路、ＰＬＬ回路で誤って認識
されないように、Ｕ／Ｖの局部発振器の出力の高調波成
分を落とした後で、ＡＧＣ回路でＵ／Ｖの局部発振信号
レベルを均一化し、ＰＬＬの動作感度内に発振信号レベ
ルが入るようにしている。
【００３１】また、図６に示す如く、Ｕ／Ｖ一体型チュ
ーナにおいても、上記の発振レベル調整回路は同様の効
果を示す。
ーナにおいても、上記の発振レベル調整回路は同様の効
果を示す。
【００３２】更に、図７に示すごとく、Ｕ／Ｖ用局部発
振器の出力と共にＢＳ用局部発振器の出力を上記発振レ
ベル調整回路を通しても同様の効果を示す。
振器の出力と共にＢＳ用局部発振器の出力を上記発振レ
ベル調整回路を通しても同様の効果を示す。
【００３３】また、局部発振器の出力の高調波成分が小
さい場合は図５、図６、図７において、周波数可変型Ｌ
ＰＦを省略することができる。
さい場合は図５、図６、図７において、周波数可変型Ｌ
ＰＦを省略することができる。
【００３４】
【発明の効果】このように、第１の発明によれば、局部
発振器の発振レベルが発振周波数によって異なったり、
局部発振レベルがばらついたりして、ＰＬＬ回路に入力
される局部発振器の発振レベルがＰＬＬ回路の動作範囲
内からはずれてしまう可能性があるものを、局部発振器
の出力にＨＰＦおよび増幅器に通して局部発振器の発振
レベルの周波数特性を平坦化し、ＰＬＬ回路の動作範囲
内に発振レベルを調整することにより、周波数シンセサ
イザ方式のＢＳ／Ｕ／Ｖ一体型チューナや周波数シンセ
サイザ方式のＵ／Ｖ一体型チューナが安定に動作するこ
とができる。
発振器の発振レベルが発振周波数によって異なったり、
局部発振レベルがばらついたりして、ＰＬＬ回路に入力
される局部発振器の発振レベルがＰＬＬ回路の動作範囲
内からはずれてしまう可能性があるものを、局部発振器
の出力にＨＰＦおよび増幅器に通して局部発振器の発振
レベルの周波数特性を平坦化し、ＰＬＬ回路の動作範囲
内に発振レベルを調整することにより、周波数シンセサ
イザ方式のＢＳ／Ｕ／Ｖ一体型チューナや周波数シンセ
サイザ方式のＵ／Ｖ一体型チューナが安定に動作するこ
とができる。
【００３５】また、第２の発明によれば、局部発振器の
発振レベルが発振周波数によって異なったり、局部発振
レベルがばらついたりして、ＰＬＬ回路に入力される局
部発振器の発振レベルがＰＬＬ回路の動作範囲内からは
ずれてしまう可能性があるものを、局部発振器の出力に
ＡＧＣ回路を挿入して、局部発振器の出力レベルの周波
数特性を平坦化し、ＰＬＬ回路の動作範囲内に発振レベ
ルを調整することにより、周波数シンセサイザ方式のＢ
Ｓ／Ｕ／Ｖ一体型チューナや周波数シンセサイザ方式の
Ｕ／Ｖ一体型チューナが安定に動作することができる。
発振レベルが発振周波数によって異なったり、局部発振
レベルがばらついたりして、ＰＬＬ回路に入力される局
部発振器の発振レベルがＰＬＬ回路の動作範囲内からは
ずれてしまう可能性があるものを、局部発振器の出力に
ＡＧＣ回路を挿入して、局部発振器の出力レベルの周波
数特性を平坦化し、ＰＬＬ回路の動作範囲内に発振レベ
ルを調整することにより、周波数シンセサイザ方式のＢ
Ｓ／Ｕ／Ｖ一体型チューナや周波数シンセサイザ方式の
Ｕ／Ｖ一体型チューナが安定に動作することができる。
【図面の簡単な説明】
【図１】第１の発明の一実施例を示す発振信号レベル調
整回路周辺のブロック図
整回路周辺のブロック図
【図２】第１の発明の他の実施例を示す発振信号レベル
調整回路周辺のブロック図
調整回路周辺のブロック図
【図３】第１の発明の他の実施例を示す発振信号レベル
調整回路周辺のブロック図
調整回路周辺のブロック図
【図４】第１の発明の一実施例における発振レベル調整
回路の回路図
回路の回路図
【図５】第２の発明の一実施例を示す発振信号レベル調
整回路周辺のブロック図
整回路周辺のブロック図
【図６】第２の発明の他の実施例を示す発振信号レベル
調整回路周辺のブロック図
調整回路周辺のブロック図
【図７】第２の発明の他の実施例を示す発振信号レベル
調整回路周辺のブロック図
調整回路周辺のブロック図
【図８】第２の発明の一実施例における発振レベル調整
回路の回路図
回路の回路図
【図９】ＢＳ／Ｕ／Ｖ用局部発振器の発振レベルの周波
数特性図
数特性図
【図１０】第１の発明の一実施例に用いられるＨＰＦの
周波数特性図
周波数特性図
【図１１】従来のＵ／Ｖ一体型チューナの局部発振回路
のブロック図
のブロック図
【図１２】従来のＢＳ／Ｕ／Ｖ一体型チューナの局部発
振回路のブロック図
振回路のブロック図
１ Ｕ／Ｖ用局部発振器 ２ ＢＳ用局部発振器 ３ ＨＰＦ ４ 増幅器 ５ ＰＬＬ回路 ６ ＬＰＦ ７ ＢＴ電圧 ８ ＨＰＦ入力 １５ 電源電圧 １８ 増幅器出力 ２０ 周波数可変型ＬＰＦ ２１ ＡＧＣ回路 ２２ ＡＧＣ電圧 ２３ レベル検出回路 ２４ 周波数可変型ＬＰＦ入力 ３５ ＶＨＦハイチャンネル帯スイッチ電圧ＶＨ ３７ ＵＨＦ帯スイッチ電圧ＶＵ ４５ ＡＧＣ回路出力 １６ トランジスタ １１、１９ コンデンサ １０、１２、１３、１４、１７ 抵抗 ４４ トランジスタ ３１、３３、３４、３９ コンデンサ ２８、３２、３６、４０、４１、４２、４３ 抵抗 ２５、２９、３０ コイル ２６、２７ スイッチダイオード ３８ バリキャップダイオード
Claims (9)
- 【請求項１】 周波数シンセサイザ方式のＵ／Ｖ一体型
チューナにおいて、Ｕ／Ｖ用局部発振器の出力とＰＬＬ
回路の入力との間に挿入し、ＵＨＦ帯でカットオフ周波
数を持つ高域通過フィルタと増幅器とからなる発振レベ
ル調整回路。 - 【請求項２】 周波数シンセサイザ方式のＢＳ／Ｕ／Ｖ
一体型チューナにおいて、ＢＳ／Ｕ／Ｖ用局部発振器の
出力とＰＬＬ回路の入力との間に挿入し、ＵＨＦ帯でカ
ットオフ周波数を持つ高域通過フィルタと増幅器とから
なる発振レベル調整回路。 - 【請求項３】 周波数シンセサイザ方式のＢＳ／Ｕ／Ｖ
一体型チューナにおいて、ＢＳ用局部発振器の出力は直
接ＰＬＬ回路に入力すると共に、Ｕ／Ｖ用局部発振器の
出力とＰＬＬ回路の入力との間に挿入し、ＵＨＦ帯でカ
ットオフ周波数を持つ高域通過フィルタと増幅器からな
る発振レベル調整回路。 - 【請求項４】 周波数シンセサイザ方式のＶ／Ｕ一体型
チューナにおいて、Ｕ／Ｖ用局部発振器の出力とＰＬＬ
回路の入力との間に挿入し、レベル検出回路と自動利得
制御回路とからなる発振レベル調整回路。 - 【請求項５】 周波数シンセサイザ方式のＶ／Ｕ一体型
チューナにおいて、Ｕ／Ｖ用局部発振器の出力とＰＬＬ
回路の入力との間に挿入し、周波数可変型低域フィルタ
とレベル検出回路と自動利得制御回路とからなる発振レ
ベル調整回路。 - 【請求項６】 周波数シンセサイザ方式のＢＳ／Ｖ／Ｕ
一体型チューナにおいて、ＢＳ／Ｕ／Ｖ用局部発振器の
出力とＰＬＬ回路の入力との間に挿入し、レベル検出回
路と自動利得制御回路とからなる発振レベル調整回路。 - 【請求項７】 周波数シンセサイザ方式のＢＳ／Ｖ／Ｕ
一体型チューナにおいて、ＢＳ／Ｕ／Ｖ用局部発振器の
出力とＰＬＬ回路の入力との間に挿入し、周波数可変型
低域フィルタとレベル検出回路と自動利得制御回路とか
らなる発振レベル調整回路。 - 【請求項８】 周波数シンセサイザ方式のＢＳ／Ｖ／Ｕ
一体型チューナにおいて、ＢＳ用局部発振器の出力は直
接ＰＬＬ回路に入力すると共に、Ｕ／Ｖ用局部発振器の
出力とＰＬＬ回路の入力との間に挿入し、レベル検出回
路と自動利得制御回路とからなる発振レベル調整回路。 - 【請求項９】 周波数シンセサイザ方式のＢＳ／Ｖ／Ｕ
一体型チューナにおいて、ＢＳ用局部発振器の出力は直
接ＰＬＬ回路に入力すると共に、Ｕ／Ｖ用局部発振器の
出力とＰＬＬ回路の入力との間に挿入し、周波数可変型
低域フィルタとレベル検出回路と自動利得制御回路とか
らなる発振レベル調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6305986A JPH08163463A (ja) | 1994-12-09 | 1994-12-09 | 発振レベル調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6305986A JPH08163463A (ja) | 1994-12-09 | 1994-12-09 | 発振レベル調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08163463A true JPH08163463A (ja) | 1996-06-21 |
Family
ID=17951700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6305986A Pending JPH08163463A (ja) | 1994-12-09 | 1994-12-09 | 発振レベル調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08163463A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1090841C (zh) * | 1997-09-01 | 2002-09-11 | 阿尔卑斯电气株式会社 | 调谐用集成电路 |
-
1994
- 1994-12-09 JP JP6305986A patent/JPH08163463A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1090841C (zh) * | 1997-09-01 | 2002-09-11 | 阿尔卑斯电气株式会社 | 调谐用集成电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5758276A (en) | Double super-heterodyne receiver with low-pass and high-pass filters controlled by respective switching devices | |
| US6683509B2 (en) | Voltage controlled oscillators | |
| US20130040595A1 (en) | Circuit For A Front-End Tunable Filter of A Communication and Broadcast Receiver and A tuning Method thereof | |
| US6795128B2 (en) | Television tuner capable of receiving FM broadcast | |
| US4355413A (en) | Phase locked loop circuit | |
| JPH11225295A (ja) | 受信機 | |
| US4569085A (en) | Oscillator control circuit in an F.M. receiver | |
| US20090253395A1 (en) | Antenna input tuning circuit | |
| US5821838A (en) | Double tuning circuit of TV tuner | |
| KR0176631B1 (ko) | 자동 미세 조정회로 | |
| JPH02301211A (ja) | 発振器 | |
| JPH08163463A (ja) | 発振レベル調整回路 | |
| JPH0241934B2 (ja) | ||
| JPH0730456A (ja) | テレビジョンチューナ | |
| JP3357436B2 (ja) | 映像中間周波処理装置 | |
| JPH0124990Y2 (ja) | ||
| KR900000104B1 (ko) | Am 스테레오 수신기의 국부 발진기용 자동주파수 제어 회로 | |
| JP3438951B2 (ja) | Ｆｍラジオ受信機 | |
| JPH0451722A (ja) | チューナ回路 | |
| JPS5936023Y2 (ja) | チュ−ナ装置 | |
| KR910003751Y1 (ko) | 전자식 튜닝라디오의 저역필터 병렬회로 | |
| US20050287969A1 (en) | Television tuner in which unnecessary radiation is reduced | |
| JP2820069B2 (ja) | Ｆｍ復調器 | |
| JPS6121885Y2 (ja) | ||
| JPH0671214B2 (ja) | Ｐｌｌシンセサイザ受信機 |