JPH08163027A

JPH08163027A - 光信号受信処理回路

Info

Publication number: JPH08163027A
Application number: JP6296073A
Authority: JP
Inventors: Takashi Yorita; 隆寄田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-11-30
Filing date: 1994-11-30
Publication date: 1996-06-21

Abstract

(57)【要約】【目的】高速ビットレートの光信号を受信して等化処
理を行う光信号受信処理回路に関し、急激な変動が少な
い高速ビットレートの光信号の等化処理を、低速演算処
理で可能とする。【構成】受信した光信号又はこれを光電変換手段で変
換した電気信号を入力して、それぞれ異なる遅延時間の
遅延出力信号を並列に出力する遅延手段１と、各遅延出
力信号に係数を乗算する係数器２と、各係数器２の出力
信号を加算する加算器３と、係数演算部４とを有するト
ランスバーサルフィルタ５と、このトランスバーサルフ
ィルタ５の出力信号のレベル識別を行う識別器６と、識
別出力信号を基に固定パターンを検出識別し、固定パタ
ーンの受信周期毎に、係数演算部４に於ける係数演算を
行わせ、又遅延手段１の遅延出力信号をＡＤ変換する時
に、固定パターンの周期毎にＡＤ変換器にラッチさせる
同期制御部７とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高速伝送速度の光信号
を受信して等化処理等を行う光信号処理回路に関する。
光ファイバを用いた光伝送路は、高速ディジタル光信号
を伝送することが可能であり、比較的安定な伝送路であ
るが、中継光増幅器の温度特性や光ファイバの偏波分散
特性等による影響を受けることがある。従って、光信号
を受信して等化処理等によって受信識別誤りを低減する
ことが要望されている。

【０００２】

【従来の技術】通常のディジタル伝送系に於いては、伝
送路による歪みを受けた受信信号を等化処理した後、受
信識別する場合が一般的である。その場合の等化手段と
して、例えば、トランスバーサルフィルタを用いた構成
が知られている。このトランスバーサルフィルタは、ビ
ットレートに対応したタップ間隔（遅延時間）の複数タ
ップの遅延回路に受信信号を入力し、各タップの出力信
号に係数器によって係数を乗算し、各乗算出力信号を加
算器により加算して出力するもので、その加算出力信号
を識別器によりレベル識別して受信出力信号とするもの
である。その場合に、識別器に於ける硬判定による識別
結果又は軟判定による識別結果を用いて、係数器に加え
る係数を演算する構成を備えている。

【０００３】又ディジタル光信号の伝送系に於いても、
光信号の受信処理回路は、受信した光信号をフォトダイ
オード等の光電変換手段によって電気信号に変換し、こ
の電気信号をトランスバーサルフィルタに入力して等化
処理することができる。この場合、遅延回路は光信号の
ビットレートに対応した遅延時間のタップを複数形成し
た構成を用いることになる。

【０００４】

【発明が解決しようとする課題】ディジタル光信号は、
数Ｇｂｐｓ〜数１０Ｇｂｐｓ程度の速度で伝送すること
が可能であり、更に高速伝送化の為の技術の開発が進め
られている。このような高速のディジタル光信号を受信
する光信号受信処理回路に於いては、受信した光信号を
光電変換手段によって電気信号に変換し、この電気信号
をトランスバーサルフィルタに入力して等化処理を行う
としても、遅延回路のタップに接続した係数器に加える
係数を、高速ビットレートに従った速度で算出すること
は、通常の演算回路によっても不可能である。即ち、従
来例のトランスバーサルフィルタによる高速ビットレー
トの光信号の高速等化処理は不可能である。本発明は、
光伝送系の経時変化や温度変化等による変動によっても
自動的に追従して、受信した光信号に対する等化処理を
行わせることを目的とする。

【０００５】

【課題を解決するための手段】本発明の光信号受信処理
回路は、図１を参照して説明すると、（１）受信した光
信号又はこの光信号をフォトダイオード等の光電変換手
段によって変換した電気信号を入力しして遅延させ、そ
れぞれ異なる遅延時間を与えた信号を並列的に出力させ
る遅延手段１と、この遅延手段１のそれぞれ異なる遅延
時間の遅延出力信号に係数を乗算する係数器２と、この
係数器２の出力信号を加算する加算器３と、遅延手段１
のそれぞれ異なる遅延時間の遅延出力信号を基に係数器
２の係数を算出する係数演算部４とを備えたトランスバ
ーサルフィルタ５と、このトランスバーサルフィルタ５
の加算器３の出力信号のレベル識別を行う識別器６と、
この識別器６の識別出力信号を基に前記受信した光信号
の固定パターンを識別し、この固定パターンの受信周期
毎に、係数演算部４に於ける係数算出を行わせる同期制
御部７とを備えている。

【０００６】（２）又トランスバーサルフィルタ５の遅
延手段１は、受信した光信号を光電変換手段によって変
換した電気信号を入力し、各タップに係数器及びＡＤ変
換器を接続した複数タップ遅延回路により構成され、同
期制御部７は、光信号のブロック型フレームパターンを
検出してフレーム同期をとり、このブロック型フレーム
パターンが複数タップ遅延回路から並列に出力されるフ
レーム周期のタイミング毎に、ＡＤ変換器のラッチタイ
ミング信号を加える構成を備え、係数演算部４は、ＡＤ
変換器の変換出力信号を用いてフレーム周期毎に係数器
に加える係数を演算する構成を備えることができる。

【０００７】（３）又トランスバーサルフィルタ５の遅
延手段１は、光信号を複数に分岐する光分岐部と、この
光分岐部により分岐された光信号にそれぞれ異なる遅延
時間を与える光ファイバとを備えることができる。

【０００８】（４）又トランスバーサルフィルタ５の係
数器２は、遅延手段１のそれぞれ異なる遅延時間の遅延
光出力信号を分岐して入力する正係数対応の光減衰器と
負係数対応の光減衰器とを備え、加算器は、正係数対応
の光減衰器の光出力信号をそれぞれ光波形を維持して光
周波数を拡散させて合波する第１の合波器と、負係数対
応の光減衰器の光出力信号をそれぞれ光波形を維持して
光周波数を拡散させて合波する第２の合波器と、第１，
第２の合波器の光出力信号を電気信号に変換する第１，
第２の光電変換器と、第１，第２の光電変換器の変換出
力信号の差分を求める減算器とを備えることができる。

【０００９】（５）又トランスバーサルフィルタ５の遅
延手段１は、光信号のビット周期より短い間隔でそれぞ
れ異なる遅延時間の光信号を出力する構成を備えること
ができる。

【００１０】（６）又同期制御部７は回線品質監視手段
を備え、係数演算部４は標準係数を格納したメモリを備
え、回線品質監視手段により光信号の受信回線の品質が
劣化したと判定した時に、係数演算部４を制御して、メ
モリに格納した標準係数を係数器２に加える構成とする
ことができる。

【００１１】

【作用】

（１）トランスバーサルフィルタ５の遅延手段１は、受
信した光信号を順次遅延させて複数タップから出力させ
る光回路により実現するか、又は光信号を電気信号に変
換し、順次遅延させて複数タップから出力させる複数タ
ップ遅延回路により実現することができる。係数器２
は、遅延された光信号に対して係数に従って減衰させる
か、又は遅延された電気信号に係数を乗算する。加算器
３は、係数器２からの光信号の合波又は電気信号の加算
を行って識別器６に加える。又同期制御部７は、識別出
力信号に含まれる固定パターンを検出し、この固定パタ
ーンの受信周期毎に、トランスバーサルフィルタ５の係
数演算部４による係数算出を行わせる。即ち、受信した
光信号のビットレートではなく、それより非常に遅い固
定パターンの受信周期毎に係数演算を行うから、比較的
安定な光伝送路に介して受信した光信号の等化処理を容
易に実行できる。

【００１２】（２）又受信した光信号をフォトダイオー
ド等の光電変換手段によって電気信号に変換して、遅延
手段１を構成する複数タップ遅延回路に入力し、同期制
御部７によってフレーム同期をとり、複数タップ遅延回
路から並列にブロック型フレームパターンが出力される
フレーム周期のタイミング毎に、ＡＤ変換器により各タ
ップの出力信号をラッチしてディジタル信号に変換し、
係数演算部４に加える。従って、ＡＤ変換器はフレーム
周期毎にタップの出力信号を高速ラッチするが、ディジ
タル信号への変換動作は光信号のビットレートに比較し
て遅くても良く、又係数演算部４は、既知のブロック型
フレームパターンについてのタップ出力信号が入力され
るから、係数演算処理は比較的簡単となり、且つ次のフ
レーム周期までに演算出力すれば良いから、高速ビット
レートの光信号に対する等化処理を容易に実行すること
ができる。

【００１３】（３）又受信して増幅した光信号を光分岐
部により複数タップ遅延回路のタップ数に対応して分岐
し、それぞれ遅延時間の異なる光ファイバを接続し、そ
れぞれの光ファイバによって受信した光信号に異なる遅
延時間を与えて出力する。各遅延出力光信号は、光信号
として処理するか又は光電変換手段によって電気信号に
変換して処理することができる。

【００１４】（４）又遅延手段１によって遅延された遅
延光出力信号に対して負の符号を与えることができない
から、正係数対応の光減衰器と負係数対応の光減衰器と
を設け、正極性の係数を遅延光出力信号に乗算する場合
は、正極性対応の光減衰器によって遅延光出力信号を減
衰させ、又負極性の係数を遅延光出力信号に乗算する場
合は、負係数対応の光減衰器によって遅延光出力信号を
減衰させる。そして、正係数対応の光減衰器の光出力信
号を、それぞれ光信号波形を維持し、且つ位相について
は相関がないように光周波数を拡散するように変調した
後、第１の合波器によって加算し、負係数対応の光減衰
器の光出力信号についても、それぞれ光信号波形を維持
し、且つ位相については相関がないように光周波数を拡
散するように変調した後、第２の合波器によって加算し
てそれぞれ第１，第２の光電変換器により電気信号に変
換し、それぞれの変換出力信号の差分を減算器により求
める。即ち、電気信号による加算器と同様の加算出力信
号を得ることができる。

【００１５】（５）又遅延手段１のタップ等による遅延
時間のそれぞれの差は、通常はビットレートに従ったも
のであるが、それより短い間隔とすることができる。即
ち、光信号の１ビットを複数クロックでサンプリングし
て得られた値を用いることにより、高精度の等化処理を
可能とすることができる。

【００１６】（６）又同期制御部７の回線品質監視手段
は、光信号の受信回線の品質を監視するものであり、例
えば、識別器６の識別出力信号の誤り率を求め、所定以
上の誤り率となった時に、受信回線の品質が劣化したと
判定し、係数演算部４のメモリに格納した標準係数を係
数器２に加えて、等化引込みの初期状態に戻すことがで
きる。

【００１７】

【実施例】図２は本発明の第１の実施例の説明図であ
り、受信した光信号を光電変換手段によって電気信号に
変換して処理する場合を示す。同図に於いて、１１は複
数の遅延素子Ｄを接続した遅延回路、１２−１〜１２−
ｎは係数器、１３は加算器、１４は係数演算部、１５−
１〜１５−ｎはＡＤ変換器（Ａ／Ｄ）、１６は識別器、
１７は同期制御部、１８は光電変換部（Ｏ／Ｅ）、１９
はメモリ、２０はパターン検出部である。

【００１８】遅延回路１１と係数器１２−１〜１２−ｎ
と加算器１３と係数演算部１４とにより、図１に於ける
トランスバーサルフィルタ５が構成され、又係数演算部
１４は、標準係数を格納したメモリ１９を備えた場合を
示す。又同期制御部１７は固定パターンとしてブロック
型フレームパターンを検出するパターン検出部２０とフ
レーム同期及びビット同期をとる機能と回線品質監視手
段とを含む構成を有する。又遅延回路１１の遅延素子Ｄ
は、光電変換部１８によって変換されたアナログ電気信
号を遅延させる構成を有する。

【００１９】受信した光信号は、フォトダイオードやア
バランシェ・フォトダイオード等からなる光電変換部１
８により電気信号に変換されて遅延回路１１に加えられ
る。この遅延回路１１は、ｎ−２個の遅延素子Ｄを接続
し、各接続点と入力点と出力点とをタップＴ１〜Ｔｎと
したものであり、各タップＴ１〜Ｔｎに、係数器１２−
１〜１２−ｎとＡＤ変換器１５−１〜１５−ｎとが接続
され、各係数器１２−１〜１２−ｎの出力信号は加算器
１３に加えられて加算される。又各ＡＤ変換器１５−１
〜１５−ｎにより変換されたディジタル信号は係数演算
部１４に加えられ、このディジタル信号を基にＬＭＳ等
のアルゴリズムに従って算出された係数が係数器１２−
１〜１２−ｎに加えられる。

【００２０】加算器１３の加算出力信号は識別器１６に
加えられ、同期制御部１７に於けるビット同期による識
別タイミング信号によって加算出力信号のレベル識別を
行い、受信データの“１”，“０”が識別されて出力さ
れる。又同期制御部１７のパターン検出部２０は、例え
ば、１６ビット構成のブロック型フレームパターンの
“０１１１１００１０１００１１００”を検出する。こ
のブロック型のフレームパターンの検出によってフレー
ム同期をとることになる。なお、固定パターンとしての
ブロック型のフレームパターンは、これに限定されるも
のではない。

【００２１】同期制御部１７は、フレーム同期をとるこ
とにより、１６ビットのブロック型のフレームパターン
“０１１１１００１０１００１１００”が遅延回路１１
に総て入力された状態に於けるタイミングに、ＡＤ変換
器１５−１〜１５−ｎにラッチタイミング信号を加え
る。ＡＤ変換器１５−１〜１５−ｎは、ラッチタイミン
グ信号によってタップＴ１〜Ｔｎからの遅延出力信号を
ラッチし、この遅延出力信号のアナログ値をディジタル
値に変換する。このようなラッチタイミング信号は、遅
延回路１１の構成に対応してフレーム同期タイミングを
基に容易に発生することができる。

【００２２】従って、係数演算部１４には、既知のブロ
ック型のフレームパターンをサンプリングしたアナログ
値をディジタル値に変換して入力されるから、例えば、
基準値に対する誤差が最小となるような係数を算出すれ
ば良いことになり、係数演算が簡単となる。又遅延素子
Ｄの遅延時間毎に、ＡＤ変換処理及び係数演算処理を行
うものではなく、フレーム周期でＡＤ変換器１５−１〜
１５−ｎは遅延出力信号のラッチを行ってＡＤ変換処理
を行い、又係数演算部１４もフレーム周期で係数演算処
理を行うものであるから、高速ビットレートの光信号に
対して充分に遅い時間でＡＤ変換処理及び係数演算処理
を行っても、受信した光信号に対する等化処理を実行す
ることができる。又係数演算部１４は、フレーム周期毎
のＡＤ変換器１５−１〜１５−ｎからのサンプリング・
アナログ値を変換した多値ディジタル信号を、過去の平
均値と或る比率で加算して新たな平均値を設定し、これ
を基に係数演算を行うものである。このようにアンサン
プル平均化による雑音の除去と、特性が徐々に変化する
伝送路に対して緩やかに追従することができる。又比率
の設定により感応時間を設定できるので、システムの要
求特性に対応した設計が容易となる。

【００２３】又固定パターンがｍビット構成の場合、遅
延回路１１のタップ数ｎが、例えば、ｎ＞３ｍの関係に
設定されていれば、ブロック型のフレームパターンの受
信アナログ波形をサンプリングして読取っていることに
なる。このように、遅延回路１１のタップ数を多くすれ
ば、等化精度の向上が可能となり、ビット周期のサンプ
リングでは等化不可能なシステムに対して対応できるこ
とになる。但し、タップ数を多くすることにより、係数
演算の時間も長くなるので、システムに最適なタップ数
の設定を行うことが必要である。

【００２４】又同期制御部１７に於いて、識別器１６の
出力出力信号を基に誤り率を監視し、その誤り率が規定
値を超えて劣化したと判定した時、或いはフレーム同期
外れを検出した時に、係数演算部１４を制御して、係数
演算部１４のメモリ１９に予め格納した標準係数を読出
して、各係数器１２−１〜１２−ｎにその標準係数を加
えることにより、再同期引込みを容易とし、且つ受信誤
りを低減することができる。これは、バースト的に伝送
路品質が著しく劣化した場合等に、係数演算部が暴走し
て、係数が不適切な値となり、伝送路品質が回復した場
合に、等化引込みの状態とならない状態を早期に判断し
て、復帰させるものである。

【００２５】図３は本発明の第２の実施例の要部説明図
であり、図１のトランスバーサルフィルタ５の遅延手段
１を光ファイバによって構成した場合を示す。同図に於
いて、２１は光増幅器、２２は光分岐部、２３−１〜２
３−ｎはそれぞれ遅延時間が異なる光ファイバ、２４−
１〜２４−ｎは光電変換部（Ｏ／Ｅ）、２５−１〜２５
−ｎはＡＤ変換器（Ａ／Ｄ）、２６−１〜２６−ｎは係
数器である。

【００２６】受信した光信号は、例えば、希土類ドープ
光ファイバ等による光増幅器２１によって増幅され、光
分岐部２２によってｎ分岐され、それぞれ遅延時間の異
なる光ファイバ２３−１〜２３−ｎにより伝搬され、光
電変換部２４−１〜２４−ｎにより電気信号に変換され
る。即ち、光電変換部２４−１〜２４−ｎの出力信号
が、図２の遅延回路１１の各タップＴ１〜Ｔｎからの遅
延出力信号に相当することになる。

【００２７】従って、係数器２６−１〜２６−ｎは、図
２の係数器１２−１〜１２−ｎに相当し、又ＡＤ変換器
２５−１〜２５−ｎは、図２のＡＤ変換器１５−１〜１
５−ｎに相当する。各係数器２６−１〜２６−ｎには図
示を省略した係数演算部からの係数が加えられ、各係数
器２６−１〜２６−ｎの出力信号は図示を省略した加算
器に加えられる。又ＡＤ変換器２５−１〜２５−ｎには
図示を省略した同期制御部からのラッチタイミング信号
が加えられて、フレーム周期毎に光電変換部２４−１〜
２４−ｎの出力信号がラッチされ、ＡＤ変換処理が行わ
れ、図示を省略した係数演算部に加えられる。

【００２８】この実施例の遅延手段は、光分岐部２２に
よってｎ分岐し、それぞれ遅延時間の異なる光ファイバ
２３−１〜２３−ｎを接続した場合であるが、最大の遅
延時間の光ファイバに対して、所定の遅延時間が得られ
る部分に光分岐部を設けて、光信号による複数タップ遅
延回路を構成することもできる。この場合、各光分岐部
により光信号レベルが低くなるから、光増幅器を設ける
か又は係数器に加える係数を光分岐段数に対応して調整
することも可能である。

【００２９】図４は本発明の第３の実施例の要部説明図
であり、３２は光分岐部、３３−１〜３３−ｎはそれぞ
れ遅延時間が異なる光ファイバ、３４−１〜３４−ｎ，
３５−１〜３５−ｎは係数器としての光減衰器、３６，
３７は第１，第２の合波器、３８，３９は第１，第２の
光電変換部（Ｏ／Ｅ）、４０−１〜４０−ｎ，４１−１
〜４１−ｎは第１，第２の光周波数拡散手段、４２は減
算器である。

【００３０】光分岐部３２と光ファイバ３３−１〜３３
−ｎとからなる遅延手段は、図３に示す構成と同様であ
るが、各光ファイバ３３−１〜３３−ｎにそれぞれ正係
数対応の光減衰器３４−１〜３４−ｎと負係数対応の光
減衰器３５−１〜３５−ｎとを光分岐部等を介して接続
する。又正係数対応の光減衰器３４−１〜３４−ｎの出
力光信号を、第１の光周波数拡散手段４０−１〜４０−
ｎにより光信号波形を維持し、光位相が無相関となるよ
うに光周波数を拡散するように変調して、第１の合波器
３６により合波し、負係数対応の光減衰器３５−１〜３
５−ｎの出力光信号を、第２の光周波数拡散手段４１−
１〜４１−ｎにより光信号波形を維持し、光位相が無相
関となるように光周波数を拡散するように変調して、第
２の合波器３７により合波する。

【００３１】第１，第２の合波器３６，３７によって合
波された光信号を第１，第２の光電変換部３８，３９に
より電気信号に変換し、変換出力信号の差分を減算器４
２により求める。即ち、第１の光電変換部３８の出力信
号は正極性を示し、第２の光電変換部３９の出力信号は
負極性を示すから、減算器４２により差分を求めること
により、図２に於ける加算器１３の出力信号と同様な信
号が得られる。

【００３２】即ち、光分岐部３２と光ファイバ３３−１
〜３３−ｎとにより、図１の遅延手段１を構成し、正係
数対応の光減衰器３４−１〜３４−ｎと負係数対応の光
減衰器３５−１〜３５−ｎとにより、図１の係数器２を
構成し、又第１，第２の光周波数拡散手段４０−１〜４
０−ｎ，４１−１〜４１−ｎと、第１，第２の合波器３
６，３７と、第１，第２の光電変換部３８，３９と、減
算器４２とにより、図１の加算器３を構成している。

【００３３】なお、図示を省略している係数演算部に
は、図３に示す実施例と同様に、遅延手段を構成する光
ファイバ３３−１〜３３−ｎによる遅延出力光信号を電
気信号に変換し、図示を省略した同期制御部からのフレ
ーム周期毎のラッチタイミング信号によって図示を省略
したＡＤ変換器にそれぞれラッチし、変換したディジタ
ル信号を係数演算部に入力して、正極性の係数は光減衰
器３４−１〜３４−ｎに、負極性の係数は光減衰器３５
−１〜３５−ｎに加えるように構成する。

【００３４】

【発明の効果】以上説明したように、本発明は、遅延手
段１と係数器２と加算器３と係数演算部４とを含むトラ
ンスバーサルフィルタ５と、識別器６と、同期制御部７
とを備えた光信号受信処理回路に於いて、同期制御部７
に於いてブロック型のフレームパターン等の固定パター
ンを検出識別し、その固定パターンが総て遅延手段１内
に入力されたタイミングに於いて係数演算部４に於ける
係数算出を行わせるもので、係数演算部４は、フレーム
周期等の固定パターン周期毎に係数演算を行えば良いこ
とになり、光信号のビットレートの演算速度を必要とし
ないから、高速ビットレートの光信号を受信し、容易に
等化処理することができる利点がある。

【００３５】又遅延手段１を複数タップ遅延回路により
構成し、各タップにＡＤ変換器を接続し、フレーム周期
毎に各タップからの遅延出力信号をＡＤ変換器にラッチ
して、各タップからの遅延出力信号をディジタル信号に
変換するもので、ＡＤ変換器は、ビットレートオーダで
サンプリング値をラッチする機能を必要とするが、その
周期はフレーム周期であり、次のラッチ周期までにディ
ジタル信号に変換すれば良いから、比較的低速の回路で
実現することが可能となり、係数演算部４と共に容易に
実現できる利点がある。

【００３６】又遅延手段１を、光分岐部と、遅延時間の
異なる複数の光ファイバとを用いて、光信号レベルで受
信した光信号を順次遅延させる構成としたことにより、
所定の微小遅延時間間隔で遅延出力光信号を取り出す構
成を容易に実現できる。

【００３７】又光信号レベルで係数を乗算する場合、負
極性の係数を光信号に乗算することができないから、正
係数対応の光減衰器の各出力光信号を第１の合波器によ
り合波し、負係数対応の光減衰器の各出力光信号を第２
の合波器により合波し、第１の合波器の出力光信号が正
極性を示し、第２の合波器の出力信号が負極性を示すか
ら、それらの差分を求めることにより、トランスバーサ
ルフィルタ５の係数器２と加算器３とを光信号回路で実
現することができる。

【００３８】又同期制御部７の回線品質監視手段によ
り、光信号の受信回線の品質を監視し、誤り率の劣化や
同期外れ等を検出した時に、予め係数演算部４のメモリ
に格納した標準係数を係数器２に加える構成とすること
により、再同期引込み等を容易に行うことができる利点
がある。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の第１の実施例の説明図である。

【図３】本発明の第２の実施例の要部説明図である。

【図４】本発明の第３の実施例の要部説明図である。

【符号の説明】

１遅延手段２係数器３加算器４係数演算部５トランスバーサルフィルタ６識別器７同期制御部

Claims

【特許請求の範囲】

【請求項１】受信した光信号又は該光信号を光電変換
手段によって変換した電気信号を入力して遅延させ、そ
れぞれ異なる遅延時間を与えた信号を並列的に出力させ
る遅延手段と、該遅延手段のそれぞれ異なる遅延時間の
遅延出力信号に係数を乗算する係数器と、該係数器の出
力信号を加算する加算器と、前記遅延手段のそれぞれ異
なる遅延時間の遅延出力信号を基に前記係数器に加える
係数を算出する係数演算部とを備えたトランスバーサル
フィルタと、該トランスバーサルフィルタの前記加算器の出力信号の
レベル識別を行う識別器と、該識別器の識別出力信号を基に前記受信した光信号の固
定パターンを識別し、該固定パターンの受信周期毎に、
前記係数演算部に於ける係数算出を行わせる同期制御部
とを備えたことを特徴とする光信号受信処理回路。
【請求項２】前記トランスバーサルフィルタの前記遅
延手段は、前記受信した光信号を光電変換手段によって
変換した電気信号を入力し、各タップに前記係数器及び
ＡＤ変換器を接続した複数タップ遅延回路により構成さ
れ、前記同期制御部は、前記光信号のブロック型フレー
ムパターンを検出してフレーム同期をとり、該ブロック
型フレームパターンが前記複数タップ遅延回路から並列
に出力されるフレーム周期のタイミング毎に、前記ＡＤ
変換器のラッチタイミング信号を加える構成を備え、前
記係数演算部は、前記ＡＤ変換器の変換出力信号を用い
てフレーム周期毎に前記係数器に加える係数を演算する
構成を備えたことを特徴とする請求項１記載の光信号受
信処理回路。
【請求項３】前記トランスバーサルフィルタの前記遅
延手段は、前記光信号を複数に分岐する光分岐部と、該
光分岐部により分岐された光信号にそれぞれ所定の遅延
時間を与える光ファイバとを備えたことを特徴とする請
求項１記載の光信号受信処理回路。
【請求項４】前記トランスバーサルフィルタの前記係
数器は、前記遅延手段のそれぞれ異なる遅延時間の遅延
光出力信号を分岐して入力する正係数対応の光減衰器と
負係数対応の光減衰器とを備え、前記加算器は、前記正
係数対応の光減衰器の光出力信号をそれぞれ光波形を維
持して光周波数を拡散させて合波する第１の合波器と、
前記負係数対応の光減衰器の光出力信号をそれぞれ光波
形を維持して光周波数を拡散させて合波する第２の合波
器と、前記第１，第２の合波器の光出力信号を電気信号
に変換する第１，第２の光電変換器と、該第１，第２の
光電変換器の変換出力信号の差分を求める減算器とを備
えたことを特徴とする請求項１記載の光信号受信処理回
路。
【請求項５】前記トランスバーサルフィルタの前記遅
延手段は、前記光信号のビット周期より短い間隔でそれ
ぞれ異なる遅延時間の光信号を出力する構成を備えたこ
とを特徴とする請求項１又は３記載の光信号受信処理回
路。
【請求項６】前記同期制御部は回線品質監視手段を備
え、前記係数演算部は標準係数を格納したメモリを備
え、前記回線品質監視手段により前記光信号の受信回線
の品質が劣化したと判定した時に、前記係数演算部を制
御して、前記メモリに格納した前記標準係数を前記係数
器に加える構成としたことを特徴とする請求項１記載の
光信号受信処理回路。