JPH08148770A - Circuit board - Google Patents

Circuit board

Info

Publication number
JPH08148770A
JPH08148770A JP28081594A JP28081594A JPH08148770A JP H08148770 A JPH08148770 A JP H08148770A JP 28081594 A JP28081594 A JP 28081594A JP 28081594 A JP28081594 A JP 28081594A JP H08148770 A JPH08148770 A JP H08148770A
Authority
JP
Japan
Prior art keywords
substrate
active matrix
liquid crystal
wiring
electrode wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28081594A
Other languages
Japanese (ja)
Inventor
Motoji Shioda
素二 塩田
Kiyoshi Inada
紀世史 稲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP28081594A priority Critical patent/JPH08148770A/en
Publication of JPH08148770A publication Critical patent/JPH08148770A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PURPOSE: To eliminate insulation breakdown or the like due to static electricity generated during manufacturing process and to reduce time and cost required for manufacture of liquid crystal cell. CONSTITUTION: In a master substrate 12, a short ring 7 crosses a dividing line 6 and is alternately connected to gate electrode wirings 2... and source electrode wirings 3... between adjacent active matrix substrates 5 on an insulating substrate 1. A liquid crystal cell comprising the active matrix substrate 5 can be obtained by dividing the master substrate 12 with the dividing line 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、基板上に複数の電極配
線部を備え、隣合う電極配線部を分断することにより個
々に回路配線基板としてのアクティブマトリクス基板が
得られる配線基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board provided with a plurality of electrode wiring parts on a substrate, and an active matrix substrate as a circuit wiring substrate can be individually obtained by dividing adjacent electrode wiring parts. is there.

【0002】[0002]

【従来の技術】従来より、液晶表示パネルは、例えばア
クティブマトリクス基板と対向基板とを対向配置し、所
定の大きさにそれぞれの基板を分断した後、両基板間に
液晶を封入することにより製造されている。上記アクテ
ィブマトリクス基板は、回路配線として透明性絶縁性基
板上にゲート電極配線、ソース電極配線、非線形素子あ
るいは能動素子等のスイッチング素子、絵素電極および
配向膜等を形成して作成される。
2. Description of the Related Art Conventionally, a liquid crystal display panel is manufactured, for example, by arranging an active matrix substrate and a counter substrate so as to face each other, dividing each substrate into a predetermined size, and then enclosing a liquid crystal between both substrates. Has been done. The active matrix substrate is formed by forming gate electrode wirings, source electrode wirings, switching elements such as non-linear elements or active elements, picture element electrodes and alignment films on a transparent insulating substrate as circuit wirings.

【0003】また、一般に、導電体からなる電極間に絶
縁体または誘電体もしくは半導体が介在される構造を有
する電極配線が形成された配線基板では、配線基板の製
造工程中において、摩擦等によって電極間に静電気が蓄
積される虞がある。このため、電極間に蓄積される静電
気の電位差が、絶縁体の絶縁耐圧を越えると放電が生
じ、この放電によって絶縁体の絶縁破壊や半導体の発熱
等が生じ、この結果、配線基板としての信頼性を低下さ
せている。
Further, in general, in a wiring board in which an electrode wiring having a structure in which an insulating material, a dielectric material or a semiconductor is interposed between electrodes made of a conductive material, the electrodes are rubbed or the like during the manufacturing process of the wiring board. Static electricity may accumulate between them. For this reason, when the potential difference of the static electricity accumulated between the electrodes exceeds the withstand voltage of the insulator, discharge occurs, which causes dielectric breakdown of the insulator and heat generation of the semiconductor. As a result, the reliability of the wiring board is improved. It is deteriorating.

【0004】そこで、各電極配線を共通に短絡させるこ
とで、配線基板の製造中に静電気が発生しても、各電極
間で電位差が生じず、この結果、絶縁破壊等の原因とな
る放電が生じないようにした配線基板の製造方法が、例
えば特開平2−193112号公報に開示されている。
Therefore, by short-circuiting the electrode wirings in common, even if static electricity is generated during the manufacture of the wiring board, a potential difference does not occur between the electrodes, and as a result, a discharge causing a dielectric breakdown or the like occurs. A method of manufacturing a wiring board that is prevented from occurring is disclosed in, for example, Japanese Patent Application Laid-Open No. 2-193112.

【0005】上記の公報では、液晶セルを製造する場
合、図4に示すように、配線基板としてのアクティブマ
トリクス基板101の周縁部に沿って、アクティブマト
リクス基板101の電極配線102…と接続されて導出
された端子を共通に電気的に接続する短絡部分(ショー
トリング)103を形成し、対向基板104を貼り合わ
せる。そして、図5(a)に示すように、ショートリン
グ103を含むアクティブマトリクス基板101の周縁
部101aをダイヤモンドカッター等により切断し、液
晶を封入して液晶セル105を得ている。また、図6
(a)に示すように、アクティブマトリクス基板101
の周縁部101bを面取りすることで、ショートリング
103を除去し、液晶を封入して液晶セル105’を得
ている。
In the above publication, when manufacturing a liquid crystal cell, as shown in FIG. 4, it is connected to the electrode wirings 102 of the active matrix substrate 101 along the peripheral edge of the active matrix substrate 101 as a wiring substrate. A short-circuit portion (short ring) 103 for electrically connecting the derived terminals in common is formed, and a counter substrate 104 is attached. Then, as shown in FIG. 5A, the peripheral portion 101a of the active matrix substrate 101 including the short ring 103 is cut by a diamond cutter or the like, and liquid crystal is sealed to obtain a liquid crystal cell 105. In addition, FIG.
As shown in (a), the active matrix substrate 101
The short ring 103 is removed by chamfering the peripheral edge portion 101b of the above, and the liquid crystal is sealed to obtain the liquid crystal cell 105 ′.

【0006】さらに、上記のアクティブマトリクス基板
101の製造方法として、例えば、図7に示すように、
基板106上に配された複数の電極配線102…を交差
させることで複数のアクティブマトリクス基板用の電極
配線部が形成されたマスター基板107を使用する方法
がある。この場合、マスター基板107上の隣合うアク
ティブマトリクス基板101間のほぼ中央の分断線10
8にて分断することにより、個々にアクティブマトリク
ス基板101を得るようになっている。尚、上記のショ
ートリング103は、基板分断時に発生する静電気を逃
がすために、分断線108上に配されるようになってい
る。
Further, as a method of manufacturing the above active matrix substrate 101, for example, as shown in FIG.
There is a method of using a master substrate 107 in which a plurality of electrode wiring parts for an active matrix substrate are formed by intersecting a plurality of electrode wirings 102 arranged on a substrate 106. In this case, the dividing line 10 at the substantially center between the adjacent active matrix substrates 101 on the master substrate 107.
The active matrix substrate 101 is individually obtained by dividing the substrate at 8. The short ring 103 is arranged on the dividing line 108 in order to release static electricity generated when the substrate is divided.

【0007】[0007]

【発明が解決しようとする課題】ところが、上記公報で
は、電極間に静電気が蓄積されないように、アクティブ
マトリクス基板101の周縁部にショートリング103
が設けられているが、液晶駆動用のドライバー回路等を
接続する液晶セル105を得るためには、ショートリン
グ103を除去しなければならない。このため、液晶セ
ルの製造工程において、ショートリング除去工程が必要
となり、この結果、製造工程が繁雑となり、製造時間お
よび製造費の増大を招いている。
However, in the above publication, the short ring 103 is provided on the peripheral portion of the active matrix substrate 101 so that static electricity is not accumulated between the electrodes.
The short ring 103 must be removed in order to obtain the liquid crystal cell 105 to which a driver circuit for driving the liquid crystal is connected. Therefore, in the manufacturing process of the liquid crystal cell, a short ring removing process is required, and as a result, the manufacturing process becomes complicated, resulting in an increase in manufacturing time and manufacturing cost.

【0008】また、上記のアクティブマトリクス基板1
01では、ショートリング103を除去するために、図
5(b)に示すように、ショートリング103を含む幅
X分のアクティブマトリクス基板101の周縁部の領域
101aが分断され、また、ショートリング103を除
去するために、図6(b)に示すように、アクティブマ
トリクス基板101の周縁部101bの幅Y分だけ面取
りされる。
Further, the above active matrix substrate 1
In 01, in order to remove the short ring 103, as shown in FIG. 5B, the peripheral region 101 a of the active matrix substrate 101 including the short ring 103 and having a width X is divided, and the short ring 103 is removed. 6B, chamfering is performed by the width Y of the peripheral edge portion 101b of the active matrix substrate 101 in order to remove the above.

【0009】このため、アクティブマトリクス基板10
1上に、予めショートリング103を形成して除去する
ための領域を確保する必要があるので、基板自体が大き
なものとなる。また、図7に示すように、マスター基板
107を使用してアクティブマトリクス基板101を形
成する場合においてもショートリング103を形成する
領域を形成しなければならないので、アクティブマトリ
クス基板101の電極配線部間の間隔が大きくなり、こ
の結果、マスター基板107自体が大きなものとなる。
したがって、マスター基板107において形成されるア
クティブマトリクス基板101の単位当たりの形成数が
低下し、この結果、製造費の増大を招くという問題が生
じる。
Therefore, the active matrix substrate 10
Since it is necessary to previously secure a region for removing the short ring 103 on the substrate 1, the substrate itself becomes large. In addition, as shown in FIG. 7, even when the active matrix substrate 101 is formed using the master substrate 107, the region where the short ring 103 is formed must be formed. Therefore, between the electrode wiring portions of the active matrix substrate 101. Becomes large, and as a result, the master substrate 107 itself becomes large.
Therefore, the number of active matrix substrates 101 formed on the master substrate 107 per unit is reduced, resulting in an increase in manufacturing cost.

【0010】また、アクティブマトリクス基板101の
電極配線部間の間隔が大きくなるので、アクティブマト
リクス基板101の画面サイズが小さくなるという問題
が生じる。
Further, since the distance between the electrode wiring portions of the active matrix substrate 101 becomes large, there arises a problem that the screen size of the active matrix substrate 101 becomes small.

【0011】[0011]

【課題を解決するための手段】請求項1の配線基板は、
表面に形成された複数の電極配線によりアクティブマト
リクス基板単位に設けられた電極配線部を備え、隣接す
る電極配線部間のほぼ中央の分断部分にて分断すること
で個々にアクティブマトリクス基板が得られる配線基板
において、上記各電極配線を共通に短絡する導電体が、
上記分断部分を介して、隣接する電極配線部間の各電極
配線に交互に接続されていることを特徴としている。
A wiring board according to claim 1 is
An active matrix substrate is individually provided by providing an electrode wiring portion provided in each active matrix substrate unit by a plurality of electrode wirings formed on the surface and dividing the electrode wiring portion at a substantially central dividing portion between adjacent electrode wiring portions. In the wiring board, a conductor that short-circuits the above electrode wirings in common,
It is characterized in that they are alternately connected to the respective electrode wirings between the adjacent electrode wiring portions via the divided portions.

【0012】[0012]

【作用】請求項1の構成によれば、電極配線基板の各電
極配線を共通に短絡する導電体を備えていることで、配
線基板の製造工程時、例えば液晶セルの製造であればラ
ビング処理等の基板への摩擦により生じる静電気を各電
極配線間に均一に逃がすことができる。これにより、配
線基板の各電極配線間に蓄積される静電気の電位差を均
一にすることができ、静電気の蓄積による絶縁破壊およ
び発熱を防止することができる。
According to the first aspect of the present invention, by providing the conductor for commonly short-circuiting each electrode wiring of the electrode wiring board, during the manufacturing process of the wiring board, for example, in the case of manufacturing a liquid crystal cell, a rubbing treatment is performed. It is possible to uniformly dissipate static electricity caused by friction of the substrate and the like between the electrode wirings. As a result, the potential difference of static electricity accumulated between the electrode wirings of the wiring board can be made uniform, and dielectric breakdown and heat generation due to the accumulation of static electricity can be prevented.

【0013】また、導電体が、電極配線部間のほぼ中央
の分断部分を介して、隣接する電極配線部間の各電極配
線に交互に接続されていることで、配線基板の分断に伴
い、導電体の分断も同時に行なうことができる。これに
より、配線基板からアクティブマトリクス基板を得る場
合、分断後のアクティブマトリクス基板における導電体
の除去工程を無くすことができる。また、アクティブマ
トリクス基板の周縁に、静電気破壊防止用導電体を除去
するための領域を予め形成する必要がないので、配線基
板上の電極配線部同士の間隔を小さくすることができ
る。これにより、配線基板から製造されるアクティブマ
トリクス基板の単位あたりの形成数を増やすことができ
ると共に、アクティブマトリクス基板の画面サイズを大
きくすることができる。したがって、アクティブマトリ
クス基板の製造に係る時間および費用の低減を可能とす
る。
Further, the conductors are alternately connected to the respective electrode wirings between the adjacent electrode wiring portions through the substantially central dividing portion between the electrode wiring portions, so that the wiring board is divided. The conductors can be divided at the same time. Thereby, when the active matrix substrate is obtained from the wiring substrate, the step of removing the conductor in the active matrix substrate after the division can be eliminated. Further, since it is not necessary to previously form a region for removing the electrostatic breakdown preventing conductor on the periphery of the active matrix substrate, it is possible to reduce the interval between the electrode wiring portions on the wiring substrate. As a result, the number of active matrix substrates manufactured from the wiring substrate per unit can be increased, and the screen size of the active matrix substrate can be increased. Therefore, it is possible to reduce the time and cost for manufacturing the active matrix substrate.

【0014】[0014]

【実施例】本発明の一実施例について図1ないし図3に
基づいて説明すれば、以下の通りである。尚、本実施例
では、配線基板の分断により得られるアクティブマトリ
クス駆動方式の液晶表示パネルに使用されるアクティブ
マトリクス基板を備えた液晶セルについて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The following will describe one embodiment of the present invention with reference to FIGS. In this example, a liquid crystal cell provided with an active matrix substrate used in an active matrix driving type liquid crystal display panel obtained by dividing a wiring substrate will be described.

【0015】図2に示すように、本発明を適用して得ら
れる液晶セル8は、アクティブマトリクス基板5に、対
向基板4を対向配置し、これらの基板間に液晶(図示せ
ず)を封入して構成されている。
As shown in FIG. 2, in the liquid crystal cell 8 obtained by applying the present invention, the counter substrate 4 is arranged opposite to the active matrix substrate 5, and liquid crystal (not shown) is sealed between these substrates. Is configured.

【0016】上記アクティブマトリクス基板5の表面に
は、ITO(Indium Tin Oxide)等により形成され、図
示しない駆動用ドライバ回路からの信号を出力する複数
のゲート電極配線2…およびソース電極配線3…が形成
されると共に、これら電極配線の交点に設けられ、電極
配線に選択的に電圧を印加する、例えば能動素子として
の薄膜トランジスタ(Thin Film Transistor)や非線形素
子としてのMIM(Metal Insulator Metal) 素子等のス
イッチング素子(図示せず)が形成されている。
On the surface of the active matrix substrate 5, a plurality of gate electrode wirings 2 ... And source electrode wirings 3 ... Which are formed of ITO (Indium Tin Oxide) or the like and output a signal from a driving driver circuit (not shown) are provided. Along with being formed, it is provided at the intersection of these electrode wirings and selectively applies a voltage to the electrode wirings. A switching element (not shown) is formed.

【0017】また、対向基板4の表面、即ち上記アクテ
ィブマトリクス基板5の表面に形成された各電極配線お
よびスイチング素子の設けられた電極配線部に対向する
面には、上記電極配線部に対向する対向電極(図示せ
ず)が形成されている。
The surface of the counter substrate 4, that is, the surface of the active matrix substrate 5 facing the electrode wiring portions provided with the respective electrode wirings and the switching elements, faces the electrode wiring portion. A counter electrode (not shown) is formed.

【0018】また、上記液晶セル8は、図1に示すマス
ター基板(配線基板)12をアクティブマトリクス基板
5単位に分断することで得られるようになっている。
The liquid crystal cell 8 is obtained by dividing the master substrate (wiring substrate) 12 shown in FIG. 1 into units of the active matrix substrate 5.

【0019】上記マスター基板12は、図1に示すよう
に、絶縁性基板1上に、ゲート電極配線2…およびソー
ス電極配線3が形成され、これら電極配線の交差する電
極配線部に対向配置された対向基板4…を備えた構造と
なっている。尚、上記電極配線部は、アクティブマトリ
クス基板5単位に形成されている。
As shown in FIG. 1, the master substrate 12 has gate electrode wirings 2 ... And source electrode wirings 3 formed on an insulating substrate 1 and is arranged so as to face electrode wiring portions where these electrode wirings intersect. The counter substrate 4 is provided. The electrode wiring section is formed in units of the active matrix substrate 5.

【0020】上記絶縁性基板1上の対向基板4の周縁部
には、対向基板4に対向するアクティブマトリクス基板
5を個々に分断するための目印となる分断線6が形成さ
れている。
On the peripheral portion of the counter substrate 4 on the insulating substrate 1, a dividing line 6 is formed as a mark for individually dividing the active matrix substrate 5 facing the counter substrate 4.

【0021】上記絶縁性基板1の分断線6近傍には、I
TOからなり、分断線6に交差して、隣合う各アクティ
ブマトリクス基板5のゲート電極配線2…およびソース
電極配線3…を共通に接続して短絡するショートリング
(導電体)7が形成されている。尚、上記のショートリ
ングは、ITOのみならず、他の導体(メタル)や半導
体(Si等)を使用しても良い。
In the vicinity of the dividing line 6 of the insulating substrate 1, I
A short ring (conductor) 7 which is made of TO and which intersects the dividing line 6 and which short-circuits by commonly connecting the gate electrode wirings 2 and the source electrode wirings 3 of adjacent active matrix substrates 5 is formed. There is. The short ring may use not only ITO but other conductors (metals) or semiconductors (Si, etc.).

【0022】ここで、上記マスター基板12の製造方法
について、図2を参照しながら以下に説明する。
Now, a method of manufacturing the master substrate 12 will be described below with reference to FIG.

【0023】まず、絶縁性基板1上に、スパッタリング
等により透明電極であるITO膜を形成した後、パター
ニングを行い、ゲート電極配線2…およびソース電極配
線3を形成する。
First, after forming an ITO film which is a transparent electrode on the insulating substrate 1 by sputtering or the like, patterning is performed to form the gate electrode wirings 2 ... And the source electrode wirings 3.

【0024】次に、絶縁性基板1上に、上記のゲート電
極配線2…およびソース電極配線3を共通に短絡するI
TOからなるショートリング7を、絶縁性基板1上のア
クティブマトリクス基板5を分断するために形成された
分断線6に交差して、隣合うアクティブマトリクス基板
5間のゲート電極配線2…もしくはソース電極配線3…
に交互に接続するように形成する。
Next, on the insulating substrate 1, the gate electrode wirings 2 ... And the source electrode wirings 3 are commonly short-circuited I
The short ring 7 made of TO intersects the dividing line 6 formed for dividing the active matrix substrate 5 on the insulating substrate 1, and the gate electrode wiring 2 ... Or the source electrode between the adjacent active matrix substrates 5 Wiring 3 ...
To be connected alternately.

【0025】尚、上記ショートリング7は、絶縁性基板
1上に、上記のゲート電極配線2…およびソース電極配
線3を形成した直後に形成するのが望ましい。これは、
マスター基板12の製造工程中に発生する静電気を、各
ゲート電極配線2…およびソース電極配線3…に均一に
印加することで、各電極配線間の電位を均一に保ち、静
電気の偏った蓄積をなくし、放電による静電破壊等を無
くすことができるためである。但し、ショートリング7
を他の電極配線と同時に形成しても良い。
The short ring 7 is preferably formed on the insulating substrate 1 immediately after the gate electrode wirings 2 ... And the source electrode wirings 3 are formed. this is,
By uniformly applying the static electricity generated during the manufacturing process of the master substrate 12 to each of the gate electrode wirings 2, ... And the source electrode wirings 3 ,. This is because it is possible to eliminate the electrostatic damage and the like due to discharge. However, short ring 7
May be formed simultaneously with other electrode wiring.

【0026】次いで、絶縁性基板1および対向基板4に
対してラビング処理等により配向処理した後、対向基板
4の配置位置に対向する部位に、TFT等のスイッチン
グ素子を形成し、対向基板4を封止部材等を介して対向
配置し、マスター基板12を得る。
Then, after the insulating substrate 1 and the counter substrate 4 are oriented by rubbing treatment or the like, a switching element such as a TFT is formed at a portion opposed to the position where the counter substrate 4 is arranged. The master substrate 12 is obtained by being opposed to each other with a sealing member or the like interposed therebetween.

【0027】最後に、マスター基板12を、分断線6に
沿って、ダイヤモンドカッター等の切断装置により切断
することで、各アクティブマトリクス基板5単位に分断
し、基板間に液晶を封入して図2に示す液晶セル8を得
るようになっている。
Finally, the master substrate 12 is cut along the dividing line 6 by a cutting device such as a diamond cutter to divide the active matrix substrate 5 into units, and liquid crystal is sealed between the substrates to form a substrate. The liquid crystal cell 8 shown in FIG.

【0028】上記のマスター基板12の分断時におい
て、分断線6近傍にショートリング7が形成されている
ので、分断の際に発生する静電気を各電極配線、即ちゲ
ート電極配線2…およびソース電極配線3…に逃がすこ
とができる。これにより、マスター基板12の各電極配
線間に蓄積される静電気の電位差を均一にすることがで
き、マスター基板12の絶縁破壊を防止することができ
る。
Since the short ring 7 is formed in the vicinity of the dividing line 6 when the master substrate 12 is divided, the static electricity generated during the dividing is applied to each electrode wiring, that is, the gate electrode wiring 2 and the source electrode wiring. You can escape to 3 ... Thereby, the potential difference of the static electricity accumulated between the electrode wirings of the master substrate 12 can be made uniform, and the dielectric breakdown of the master substrate 12 can be prevented.

【0029】また、上記ショートリング7は、分断線6
に交差して、隣合うアクティブマトリクス基板5のゲー
ト電極配線2…あるいはソース電極配線3…に接続する
ように形成されているので、マスター基板12の分断時
に、ショートリング7も同時に分断される。これによ
り、分断後の液晶セル8におけるマスター基板12上の
ショートリング7を除去する工程を無くすことができ
る。
Further, the short ring 7 is composed of the dividing line 6
Since they are formed so as to intersect with the gate electrode wirings 2 ... Or the source electrode wirings 3 ... of the adjacent active matrix substrate 5, the short ring 7 is also divided at the same time when the master substrate 12 is divided. This can eliminate the step of removing the short ring 7 on the master substrate 12 in the liquid crystal cell 8 after the division.

【0030】また、マスター基板12の周縁に、ショー
トリング7を除去するための領域を予め形成する必要が
ないので、マスター基板12上のアクティブマトリクス
基板5同士の間隔を小さくすることができる。これによ
り、マスター基板12から製造される液晶セル8の単位
あたりの数量を多くすることができる。
Further, since it is not necessary to previously form a region for removing the short ring 7 on the peripheral edge of the master substrate 12, the interval between the active matrix substrates 5 on the master substrate 12 can be reduced. As a result, the number of liquid crystal cells 8 manufactured from the master substrate 12 per unit can be increased.

【0031】また、マスター基板12からの液晶セル8
の単位当たりの形成数を従来と同じにすれば、マスター
基板12の周縁に、ショートリング7を除去するための
領域を予め形成する必要がないので、アクティブマトリ
クス基板5の画像サイズ、即ち表示可能領域を大きくす
ることができ、この結果、同じ大きさのマスター基板1
2から従来よりも画像サイズの大きな液晶セル8を製造
することができる。
Further, the liquid crystal cell 8 from the master substrate 12
If the number of formed units per unit is the same as the conventional one, it is not necessary to previously form a region for removing the short ring 7 on the periphery of the master substrate 12, so that the image size of the active matrix substrate 5, that is, display is possible. The area can be increased, and as a result, the master substrate 1 of the same size can be obtained.
From 2, it is possible to manufacture the liquid crystal cell 8 having a larger image size than the conventional one.

【0032】以上のことから、上記構成の配線基板とし
てのマスター基板12を使用すれば、製造工程中に発生
する静電気による絶縁破壊等を無くすと共に、液晶セル
8の製造に係る時間および費用の低減を可能とする。
From the above, by using the master substrate 12 as the wiring substrate having the above-mentioned structure, the dielectric breakdown due to static electricity generated during the manufacturing process can be eliminated and the time and cost for manufacturing the liquid crystal cell 8 can be reduced. Is possible.

【0033】尚、本実施例におけるショートリング7
は、図1に示すように、分断線6を中心軸とした矩形状
であるが、これに限定するものではなく、例えば図3
(a)に示すように、分断線6を中心軸としたのこぎり
型のショートリング9であっても良く、また、図3
(b)に示すように、分断線6を中心軸とした波型のシ
ョートリング10であっても良く、さらに、図3(c)
に示すように、分断線6を中心軸としない繰り返し図形
でない矩形状のショートリング11であっても良い。
The short ring 7 in this embodiment is used.
1 has a rectangular shape with the dividing line 6 as a central axis as shown in FIG. 1, but the shape is not limited to this, and for example, FIG.
As shown in (a), a saw-shaped short ring 9 having the dividing line 6 as a central axis may be used.
As shown in (b), a corrugated short ring 10 having the dividing line 6 as a central axis may be used, and further, FIG.
As shown in FIG. 5, a rectangular short ring 11 which is not a repetitive figure having the dividing line 6 as the central axis may be used.

【0034】また、本願は、アクティブマトリクス基板
上に駆動用ドライバを直接実装するCOG(Chip on Gl
ass)構造の液晶表示パネルのように、アクティブマトリ
クス基板の周縁部において、1辺、2辺あるいは3辺の
みにショートリングを形成するような場合であっても適
用することができる。また、配線基板からアクティブマ
トリクス基板の周縁部である4辺を分断する場合のみな
らず、1辺、2辺もしくは3辺のみを分断する場合であ
っても適用することができる。
Further, the present application is a COG (Chip on Gl) in which a driver for driving is directly mounted on an active matrix substrate.
The present invention can be applied even when a short ring is formed only on one side, two sides, or three sides of a peripheral portion of an active matrix substrate, such as a liquid crystal display panel having an ass structure. Further, the present invention can be applied not only in the case where the four sides which are the peripheral portions of the active matrix substrate are divided from the wiring board, but also in the case where only one side, two sides or three sides are cut.

【0035】[0035]

【発明の効果】請求項1の発明の配線基板は、以上のよ
うに、表面に形成された複数の電極配線によりアクティ
ブマトリクス基板単位に設けられた電極配線部を備え、
隣接する電極配線部間のほぼ中央の分断部分にて分断す
ることで個々にアクティブマトリクス基板が得られる配
線基板において、上記各電極配線を共通に短絡する導電
体が、上記分断部分を介して、隣接する電極配線部間の
各電極配線に交互に接続されている構成である。
As described above, the wiring board according to the first aspect of the present invention includes the electrode wiring portion provided in each active matrix substrate unit by the plurality of electrode wirings formed on the surface,
In a wiring substrate in which active matrix substrates are individually obtained by dividing at a substantially central dividing portion between adjacent electrode wiring portions, a conductor that short-circuits each electrode wiring in common, through the dividing portion, In this structure, the electrode wirings between the adjacent electrode wiring portions are alternately connected.

【0036】これにより、製造工程中に発生する静電気
による絶縁破壊等を無くすと共に、アクティブマトリク
ス基板を備えた液晶セルの製造に係る時間および費用を
低減することができるという効果を奏する。
As a result, it is possible to eliminate the dielectric breakdown due to static electricity generated during the manufacturing process and to reduce the time and cost for manufacturing the liquid crystal cell having the active matrix substrate.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のマスター基板を示すもので
あって、対向基板が配設された状態の平面図である。
FIG. 1 is a plan view showing a master substrate according to an embodiment of the present invention, in which a counter substrate is arranged.

【図2】図1に示す配線基板を分断線にそって分断して
得られた液晶セルの斜視図である。
FIG. 2 is a perspective view of a liquid crystal cell obtained by dividing the wiring board shown in FIG. 1 along a dividing line.

【図3】図1に示す配線基板に形成されたショートリン
グの形状の他の例を示すものであって、(a)はのこぎ
り型のショートリングの模式図、(b)は波型のショー
トリングの模式図、(c)は分断線を中心軸とした図形
でない矩形状のショートリングの模式図である。
3A and 3B show another example of the shape of the short ring formed on the wiring board shown in FIG. 1, in which FIG. 3A is a schematic view of a saw-shaped short ring, and FIG. 3B is a corrugated short. FIG. 3C is a schematic diagram of a ring, and FIG. 6C is a schematic diagram of a rectangular short ring that is not a figure with a dividing line as a central axis.

【図4】従来のアクティブマトリクス基板からショート
リングを除去する前の液晶セルの斜視図である。
FIG. 4 is a perspective view of a liquid crystal cell before removing a short ring from a conventional active matrix substrate.

【図5】図4に示すアクティブマトリクス基板からショ
ートリング形成部分を分断した状態を示す斜視図であ
る。
5 is a perspective view showing a state in which a short ring forming portion is separated from the active matrix substrate shown in FIG.

【図6】図4に示すアクティブマトリクス基板からショ
ートリング形成部分を面取りした状態を示す斜視図であ
る。
6 is a perspective view showing a state in which a short ring forming portion is chamfered from the active matrix substrate shown in FIG.

【図7】図4に示すアクティブマトリクス基板を複数備
えたマスター基板を示す平面図である。
FIG. 7 is a plan view showing a master substrate provided with a plurality of active matrix substrates shown in FIG.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 ゲート電極配線 3 ソース電極配線 5 アクティブマトリクス基板 6 分断線 7 ショートリング(導電体) 12 マスター基板(配線基板) 1 Insulating Substrate 2 Gate Electrode Wiring 3 Source Electrode Wiring 5 Active Matrix Substrate 6 Dividing Line 7 Short Ring (Conductor) 12 Master Substrate (Wiring Substrate)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】表面に形成された複数のゲート電極配線と
複数のソース電極配線とが相互に交差してなるアクティ
ブマトリクス基板単位に設けられた電極配線部を備え、
隣接する電極配線部間のほぼ中央の分断部分にて分断す
ることで個々にアクティブマトリクス基板が得られる配
線基板において、 上記各電極配線を共通に短絡する導電体が、上記分断部
分を介して、隣接する電極配線部間の各電極配線に交互
に接続されていることを特徴とする配線基板。
1. An electrode wiring portion provided in an active matrix substrate unit, in which a plurality of gate electrode wirings and a plurality of source electrode wirings formed on the surface intersect each other,
In a wiring substrate in which active matrix substrates are individually obtained by dividing the electrode wiring portions between adjacent electrode wiring portions, a conductor that commonly short-circuits each of the electrode wirings, through the dividing portion, A wiring board, which is alternately connected to each electrode wiring between adjacent electrode wiring portions.
JP28081594A 1994-11-15 1994-11-15 Circuit board Pending JPH08148770A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28081594A JPH08148770A (en) 1994-11-15 1994-11-15 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28081594A JPH08148770A (en) 1994-11-15 1994-11-15 Circuit board

Publications (1)

Publication Number Publication Date
JPH08148770A true JPH08148770A (en) 1996-06-07

Family

ID=17630367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28081594A Pending JPH08148770A (en) 1994-11-15 1994-11-15 Circuit board

Country Status (1)

Country Link
JP (1) JPH08148770A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001078139A1 (en) * 2000-04-12 2001-10-18 Citizen Watch Co., Ltd. Common electrode wire for plating
WO2003002786A1 (en) * 2001-06-29 2003-01-09 Ryowa Co., Ltd. Electroplating method and printed wiring board manufacturing method
US6627986B2 (en) 2000-03-17 2003-09-30 Nec Electronics Corporation Substrate for semiconductor device and semiconductor device fabrication using the same
US20110043095A1 (en) * 2009-08-20 2011-02-24 Samsung Mobile Display Co., Ltd. Master glass having structure capable of preventing damage caused by static electricity

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627986B2 (en) 2000-03-17 2003-09-30 Nec Electronics Corporation Substrate for semiconductor device and semiconductor device fabrication using the same
WO2001078139A1 (en) * 2000-04-12 2001-10-18 Citizen Watch Co., Ltd. Common electrode wire for plating
US7154048B2 (en) 2000-04-12 2006-12-26 Citizen Watch Co., Ltd. Common electrode wire for plating
WO2003002786A1 (en) * 2001-06-29 2003-01-09 Ryowa Co., Ltd. Electroplating method and printed wiring board manufacturing method
US20110043095A1 (en) * 2009-08-20 2011-02-24 Samsung Mobile Display Co., Ltd. Master glass having structure capable of preventing damage caused by static electricity
US8786173B2 (en) * 2009-08-20 2014-07-22 Samsung Display Co., Ltd. Master glass having structure capable of preventing damage caused by static electricity

Similar Documents

Publication Publication Date Title
EP0772073B1 (en) Liquid crystal display
KR100471397B1 (en) Apparatus for fringe field switching liquid crystal display and method for manufacturing the same
JP3811810B2 (en) Fringe field switching mode liquid crystal display
JPH03134628A (en) Active matrix liquid crystal display element
JP2003161957A (en) Liquid crystal display device and method for manufacturing the same
KR0124944B1 (en) Dielectric display device
US5287206A (en) Active matrix display device
JPH11258629A (en) Manufacture of liquid crystal display device
JPH08148770A (en) Circuit board
JP2800958B2 (en) Active matrix substrate
JP3407396B2 (en) Liquid crystal display device
JP2002287662A (en) Active matrix substrate and method of manufacturing for the same
JP3231410B2 (en) Thin film transistor array and method of manufacturing the same
JP3752824B2 (en) Method for manufacturing active matrix substrate device, active matrix substrate device, and electro-optical panel including the same
JP2687967B2 (en) Liquid crystal display
JPH11258627A (en) Thin-film device
JPH11218782A (en) Active matrix type liquid crystal display device
JP2002116701A (en) Image display device
JP3418684B2 (en) Active matrix type liquid crystal display
JP2002072232A (en) Liquid crystal display apparatus and method of manufacturing liquid crystal display apparatus
JP2000098426A (en) Active matrix substrate and liquid crystal display device using this substrate
JP3272137B2 (en) Liquid crystal display
JP3545879B2 (en) Display element manufacturing method
JP3279969B2 (en) TFT array substrate, method of manufacturing the same, and liquid crystal display
JPH0618929A (en) Production of active matrix substrate