JP3407396B2 - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JP3407396B2
JP3407396B2 JP08108694A JP8108694A JP3407396B2 JP 3407396 B2 JP3407396 B2 JP 3407396B2 JP 08108694 A JP08108694 A JP 08108694A JP 8108694 A JP8108694 A JP 8108694A JP 3407396 B2 JP3407396 B2 JP 3407396B2
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
counter electrode
crystal display
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08108694A
Other languages
Japanese (ja)
Other versions
JPH07270825A (en
Inventor
克己 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP08108694A priority Critical patent/JP3407396B2/en
Publication of JPH07270825A publication Critical patent/JPH07270825A/en
Application granted granted Critical
Publication of JP3407396B2 publication Critical patent/JP3407396B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は液晶表示素子に関し、
特に、アクティブマトリクスタイプの液晶表示素子に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device,
In particular, it relates to an active matrix type liquid crystal display element.

【0002】[0002]

【従来の技術】従来のアクティブマトリクス液晶表示素
子は、図10(A)に示す表示画素基板110と図10
(B)に示す対向基板130とがスペーサーを挟んでシ
ール材により接合され、これらの基板間に液晶を充填す
ることにより形成されている。表示画素基板110は、
図10(A)に示すように、ガラス基板111上に、デ
ータライン112、ゲートライン113、薄膜トランジ
スタ(TFT)114、画素電極115、補償容量ライ
ン116、対向電極接続パッド117、データ端子11
8、ゲート端子119、補償容量端子120、対向電極
入力端子121を配置することにより形成されている。
また、対向基板130は、図10(B)に示すように、
ガラス基板131上に1枚の対向電極133を配置して
形成されている。
2. Description of the Related Art A conventional active matrix liquid crystal display device includes a display pixel substrate 110 shown in FIG.
The counter substrate 130 shown in (B) is joined by a sealant with a spacer interposed therebetween, and is formed by filling a liquid crystal between these substrates. The display pixel substrate 110 is
As shown in FIG. 10A, a data line 112, a gate line 113, a thin film transistor (TFT) 114, a pixel electrode 115, a compensation capacitance line 116, a counter electrode connection pad 117, and a data terminal 11 are formed on a glass substrate 111.
8, the gate terminal 119, the compensation capacitance terminal 120, and the counter electrode input terminal 121 are arranged.
In addition, the counter substrate 130, as shown in FIG.
It is formed by disposing one counter electrode 133 on the glass substrate 131.

【0003】[0003]

【発明が解決しようとする課題】この液晶表示素子は、
対向電極133がITO(インジウム−チン)等の比較
的高い抵抗率を有する透明導電材料で形成されているた
め、表示装置を大型化するために大面積化した場合、対
向電極133内で電圧降下が発生し、対向電極133上
の各部の電圧が一定にならず、表示むらが発生する。こ
のため、従来では、図10(A)に示すように、対向電
極入力端子121と対向電極接続パッド117を複数個
配設し、対向電極133と対向電極接続パッド117を
複数箇所で接続し、対向電極133の各部の電圧が一定
になるようにしている。しかし、このような構成では、
対向電極入力端子121の数が多くなって端子構成が複
雑になると共に外部から対向電極入力端子121への配
線が煩雑であった。
This liquid crystal display device is
Since the counter electrode 133 is formed of a transparent conductive material having a relatively high resistivity, such as ITO (Indium-Tin), when the display device is enlarged to have a large area, a voltage drop occurs in the counter electrode 133. Occurs, the voltage of each part on the counter electrode 133 is not constant, and display unevenness occurs. Therefore, conventionally, as shown in FIG. 10A, a plurality of counter electrode input terminals 121 and a plurality of counter electrode connection pads 117 are arranged, and a plurality of counter electrodes 133 and counter electrode connection pads 117 are connected, The voltage of each part of the counter electrode 133 is made constant. However, with such a configuration,
The number of the counter electrode input terminals 121 is increased and the terminal configuration is complicated, and the wiring from the outside to the counter electrode input terminals 121 is complicated.

【0004】この発明は上記実状に鑑みてなされたもの
で、簡単な端子構成で良好な特性を得ることができるア
クティブマトリクス液晶表示素子を提供することを目的
とする。また、この発明は、簡単な端子構成で対向電極
上の各部の電圧を均一な値に維持することができるアク
ティブマトリクス液晶表示素子を提供することを目的と
する。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an active matrix liquid crystal display device which can obtain good characteristics with a simple terminal structure. Another object of the present invention is to provide an active matrix liquid crystal display device capable of maintaining the voltage of each part on the counter electrode at a uniform value with a simple terminal configuration.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するた
め、この発明にかかる液晶表示素子は、電極が形成され
た第1の基板と、マトリックス状に配置された複数の液
晶駆動用素子と、前記電極と対向し、前記液晶駆動用素
子と接続された画素電極と、前記電極へ供給されるべき
信号が入力される信号入力端子と、前記信号入力端子の
個数よりも多数配置され、前記信号入力端子への入力信
号を前記電極に伝達するための複数の接続パッドと、前
記信号入力端子と前記複数の接続パッド及び接続パッド
間を接続する環状の接続配線が配置された第2の基板
と、前記第1の基板と前記第2の基板を接合し、前記入
力端子に供給された信号の同一の電圧を、前記環状の接
続配線により接続された各前記接続パッドから前記電極
の対応する位置に伝達する接続手段とを備えることを特
徴とする。
In order to achieve the above object, a liquid crystal display element according to the present invention comprises a first substrate having electrodes formed thereon, a plurality of liquid crystal driving elements arranged in a matrix. A pixel electrode facing the electrode and connected to the liquid crystal driving element, a signal input terminal to which a signal to be supplied to the electrode is input, and a larger number than the number of the signal input terminals are arranged. A plurality of connection pads for transmitting an input signal to an input terminal to the electrode; and a second substrate on which the signal input terminal and the plurality of connection pads and an annular connection wiring connecting the connection pads are arranged. and bonding the first substrate and the second substrate, the entering
The same voltage of the signal supplied to the
Connection means for transmitting from each of the connection pads connected by a continuous wiring to a corresponding position of the electrode.

【0006】[0006]

【作用】上記構成によれば、第2の基板上で環状の接続
配線で接続された接続パッド入力端子間を接続するの
で、信号入力端子が接続パッドよりも少ない場合でも、
接続パッドを等しい電圧に設定することが可能となる。
従って、簡単な端子構成で、電極(対向電極)の各部の
電圧を均一に維持することができる。また、前記接続配
線を環状配線とし、この環状配線とゲートライン及び/
又はデータライン等を保護素子を介して接続することに
より、接続配線を静電気等から半導体素子を保護する保
護回路として機能させることできる。
According to the above structure, the ring-shaped connection is formed on the second substrate.
Since connecting between connected connection pad and the input terminal wiring, even if the signal input terminal is less than the connection pads,
It is possible to set the connection pads to the same voltage.
Therefore, the voltage of each part of the electrode (counter electrode) can be uniformly maintained with a simple terminal configuration. Further, the connection wiring is an annular wiring, and the annular wiring and the gate line and / or
Or by connecting via the protection element data lines, etc., the connection wiring can be made to function as a protection circuit for protecting a semiconductor device from static electricity or the like.

【0007】[0007]

【実施例】以下、図面を参照してこの発明の実施例にか
かるアクティブマトリクス液晶表示素子を説明する。 (第1実施例)この実施例のアクティブマトリクス液晶
表示素子は、図2に示すように、表示画素基板10と対
向基板30とがギャップ材43を挟んでシール材41に
より接合され、表示画素基板10と対向基板30との間
に、液晶45を充填し、両側に偏光板47、49を配置
することにより形成されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An active matrix liquid crystal display device according to embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) As shown in FIG. 2, the active matrix liquid crystal display element of this embodiment has a display pixel substrate 10 and a counter substrate 30 which are joined by a seal material 41 with a gap material 43 interposed therebetween. A liquid crystal 45 is filled between the substrate 10 and the counter substrate 30, and polarizing plates 47 and 49 are arranged on both sides of the liquid crystal 45.

【0008】表示画素基板10は、図1(A)に示すよ
うに、ガラス基板11と、ガラス基板11の上にマトリ
クス状に配置されたデータライン(ドレインライン)1
2とゲートライン13と、ドレインが対応するデータラ
イン12に接続され、ゲートが対応するゲートライン1
3に接続された薄膜トランジスタ14と、薄膜トランジ
スタ14のソースに接続された画素電極15と、画素電
極15に絶縁膜を介して対向する補償容量ライン16
と、対向基板30に配置された対向電極33の接続パッ
ド35に接続される4つの対向電極接続パッド17A〜
17Dと、データライン12と外部の駆動回路を接続す
るデータ端子18、ゲートライン12と外部の駆動回路
を接続するゲート端子19、対向電極/補償容量入力端
子20から構成されている。
As shown in FIG. 1A, the display pixel substrate 10 includes a glass substrate 11 and data lines (drain lines) 1 arranged in a matrix on the glass substrate 11.
2 and the gate line 13, and the drain is connected to the corresponding data line 12, and the gate is the corresponding gate line 1
3 and the thin film transistor 14, the pixel electrode 15 connected to the source of the thin film transistor 14, and the compensation capacitance line 16 facing the pixel electrode 15 via an insulating film.
And four counter electrode connection pads 17A to 17C connected to the connection pads 35 of the counter electrode 33 arranged on the counter substrate 30.
17D, a data terminal 18 connecting the data line 12 to an external drive circuit, a gate terminal 19 connecting the gate line 12 to an external drive circuit, and a counter electrode / compensation capacitance input terminal 20.

【0009】一方、対向基板30は、図1(B)に示す
ように、ガラス基板31と、ガラス基板31上に配置さ
れ、対向電極接続パッド17A〜17Dに異方性導電接
着剤等を介して接続される4つのパッド35A〜35D
を備える対向電極33から構成される。
On the other hand, as shown in FIG. 1B, the counter substrate 30 is disposed on the glass substrate 31 and the glass substrate 31, and the counter electrode connection pads 17A to 17D are provided with an anisotropic conductive adhesive or the like. Pads 35A to 35D connected by
The counter electrode 33 is provided with.

【0010】図1に示す構成では、対向電極33の電圧
を設定するための入力端子と補償容量ライン16の電圧
を設定するための端子が対向電極/補償容量入力端子2
0を共用している。また、4つの対向電極接続パッド1
7A〜17Dがアルミニウム、アルミニウム合金、クロ
ム等の導電率の高い材料からなる補償容量ライン16に
より相互に接続され、対向電極接続パッド17A〜17
Dはパッド35A〜35Dにそれぞれ接続されている。
In the structure shown in FIG. 1, the input terminal for setting the voltage of the counter electrode 33 and the terminal for setting the voltage of the compensation capacitance line 16 are the counter electrode / compensation capacitance input terminal 2.
0 is shared. Also, four counter electrode connection pads 1
7A to 17D are connected to each other by a compensation capacitance line 16 made of a material having high conductivity such as aluminum, aluminum alloy, and chromium, and counter electrode connection pads 17A to 17D.
D is connected to the pads 35A to 35D, respectively.

【0011】このような構成によれば、補償容量ライン
16と対向電極33を所定電位(一般に接地電位)に維
持するために対向電極/補償容量入力端子20を1つ設
けるだけでよく、表示画素基板10の端子構成が簡略化
される。また、複数の対向電極接続パッド17A〜17
Dが補償容量ライン16で相互に接続されて同一電圧に
維持されるので、対向電極33の各パッド35A〜35
Dの電圧も同一値に維持され、対向電極33上の各部の
電圧も同一値に維持される。
According to this structure, in order to maintain the compensation capacitance line 16 and the counter electrode 33 at a predetermined potential (generally the ground potential), only one counter electrode / compensation capacitance input terminal 20 needs to be provided, and the display pixel The terminal configuration of the substrate 10 is simplified. In addition, a plurality of counter electrode connection pads 17A to 17
Since D is connected to each other through the compensation capacitance line 16 and maintained at the same voltage, the pads 35A to 35 of the counter electrode 33 are connected.
The voltage of D is also maintained at the same value, and the voltage of each part on the counter electrode 33 is also maintained at the same value.

【0012】上記構成のアクティブマトリクス液晶表示
素子は、例えば、以下のようにして製造される。まず、
ガラス基板11上にアルミニウム、アルミニウム合金、
クロム等の導電膜をスパッタリング、蒸着等により形成
する。この導電膜をパターンニングし、図3に示すよう
に、薄膜トランジスタ14のゲート電極GE(図4)、
ゲート電極GEに接続されたゲートライン13、ゲート
ライン13に接続されたゲート端子19、4つの対向電
極接続パッド17A〜17D、補償容量ライン16(対
向電極接続パッド17Aと17Bを接続するライン16
Aを除く)を形成する。
The active matrix liquid crystal display device having the above structure is manufactured, for example, as follows. First,
Aluminum, aluminum alloy, on the glass substrate 11,
A conductive film of chromium or the like is formed by sputtering, vapor deposition or the like. By patterning this conductive film, as shown in FIG. 3, the gate electrode GE of the thin film transistor 14 (FIG. 4),
A gate line 13 connected to the gate electrode GE, a gate terminal 19 connected to the gate line 13, four counter electrode connection pads 17A to 17D, a compensation capacitance line 16 (a line 16 connecting the counter electrode connection pads 17A and 17B).
(Except A).

【0013】次に、図4に示すように、基板全面に絶縁
膜(薄膜トランジスタ14のゲート絶縁膜)51を形成
し、絶縁膜51上にチャネル領域とソース・ドレイン領
域を備える半導体層53を形成する。絶縁膜51の対向
電極接続パッド17A及び17B上の部分、各補償容量
ライン16の左端部上の部分をエッチングし、これらを
露出させる。次に、基板全体に金属膜を堆積し、これを
パターニングして、薄膜トランジスタ14のソース電極
SE及びドレイン電極DE、ドレイン電極DEに接続さ
れたデータライン12及びデータ端子18、さらに、補
償容量ライン16Aを形成する。
Next, as shown in FIG. 4, an insulating film (gate insulating film of the thin film transistor 14) 51 is formed on the entire surface of the substrate, and a semiconductor layer 53 having a channel region and source / drain regions is formed on the insulating film 51. To do. The portions of the insulating film 51 on the counter electrode connection pads 17A and 17B and the portions on the left end of each compensation capacitance line 16 are etched to expose them. Next, a metal film is deposited on the entire substrate and patterned to form a source electrode SE and a drain electrode DE of the thin film transistor 14, a data line 12 and a data terminal 18 connected to the drain electrode DE, and a compensation capacitance line 16A. To form.

【0014】その後、ITO等の透明導電膜を形成し、
これをパターニングして、ソース電極SEに接続された
画素電極15を形成する。次に、基板全面に保護膜55
を形成する。保護膜55の画素電極15上の部分及び保
護膜55と絶縁膜51の、対向電極接続パッド17A〜
17D、データ端子18、ゲート端子19、及び対向電
極/補償容量入力端子20上の部分をエッチングするこ
とにより、これらを露出させる。
After that, a transparent conductive film such as ITO is formed,
This is patterned to form the pixel electrode 15 connected to the source electrode SE. Next, a protective film 55 is formed on the entire surface of the substrate.
To form. The portion of the protective film 55 on the pixel electrode 15 and the counter electrode connection pads 17A of the protective film 55 and the insulating film 51.
17D, the data terminal 18, the gate terminal 19, and the portion on the counter electrode / compensation capacitance input terminal 20 are etched to expose them.

【0015】一方、対向基板30は、ガラス基板31上
にITOなどの透明導電膜を形成し、これをパターンニ
ングして図1(B)に示す対向電極33を形成する。そ
の後、スペーサ43及びシール材41を介して両基板を
接合する。この際、対向電極接続パッド17A〜17D
と対向する対向電極のパッド35A〜35Dに異方性導
電接着材(異方性導電材)57等を塗布しておき、図5
に示すように、両基板11、31を接合する際に異方性
導電接着材57を圧縮する。圧縮により、接着材に含ま
れた導電材の粒子が拡散し、対向電極接続パッド17A
〜17Dと対向電極33のパッド35A〜35D間が電
気的に接続される。
On the other hand, for the counter substrate 30, a transparent conductive film such as ITO is formed on the glass substrate 31 and patterned to form a counter electrode 33 shown in FIG. 1 (B). After that, the two substrates are bonded together via the spacer 43 and the sealing material 41. At this time, the counter electrode connection pads 17A to 17D
Anisotropic conductive adhesive material (anisotropic conductive material) 57 or the like is applied to the pads 35A to 35D of the counter electrodes facing each other.
As shown in, the anisotropic conductive adhesive 57 is compressed when the two substrates 11 and 31 are bonded. By the compression, the particles of the conductive material contained in the adhesive material are diffused, and the counter electrode connection pad 17A is formed.
-17D and the pads 35A-35D of the counter electrode 33 are electrically connected.

【0016】次に、ガラス基板11、31とシール材4
1に囲まれた部分に、真空注入法等を用いて液晶45を
注入し、偏光板47、49を配置して、第1実施例のア
クティブマトリクス液晶表示素子が完成する。
Next, the glass substrates 11 and 31 and the sealing material 4
Liquid crystal 45 is injected into the portion surrounded by 1 by a vacuum injection method or the like, and polarizing plates 47 and 49 are arranged to complete the active matrix liquid crystal display element of the first embodiment.

【0017】(第2実施例)第1実施例では、対向電極
接続パッド17A〜17Dを補償容量ライン16により
相互に接続したが、図6に示すように、補償容量ライン
16及び補償容量端子71とは別個に形成された専用ラ
イン71と対向電極入力端子73を用いて対向電極接続
パッド17A〜17Dを相互に接続してもよい。専用ラ
イン71及び対向電極入力端子73は、抵抗の小さい材
料、例えば、アルミニウム、アルミニウム合金、クロム
等を用いて形成される。
(Second Embodiment) In the first embodiment, the counter electrode connection pads 17A to 17D are connected to each other by the compensation capacitance line 16, but as shown in FIG. 6, the compensation capacitance line 16 and the compensation capacitance terminal 71 are connected. The counter electrode connection pads 17A to 17D may be connected to each other by using the dedicated line 71 and the counter electrode input terminal 73 which are formed separately. The dedicated line 71 and the counter electrode input terminal 73 are formed using a material having a low resistance, for example, aluminum, aluminum alloy, chromium or the like.

【0018】図6の構成によれば、対向電極33を所定
電位(一般に接地電位)に維持するために対向電極入力
端子72を1つ設けるだけでよく、端子構成が簡略化さ
れる。しかも、対向電極接続パッド17A〜17Dが低
抵抗の専用ライン71により相互に接続されて同一電圧
に維持されるので、対向電極33の各部も同一電位に維
持される。
According to the structure of FIG. 6, only one counter electrode input terminal 72 is required to maintain the counter electrode 33 at a predetermined potential (generally the ground potential), and the terminal structure is simplified. In addition, since the counter electrode connection pads 17A to 17D are connected to each other by the low resistance dedicated line 71 and maintained at the same voltage, each part of the counter electrode 33 is also maintained at the same potential.

【0019】図6の構成の表示画素基板は、例えば、以
下のようにして形成される。まず、ガラス基板11上に
金属膜を形成し、これをパターンニングして専用ライン
71と対向電極入力端子72を形成する。次に、基板全
面にシリコン窒化膜等からなる透明絶縁膜を形成する。
その後、この透明絶縁膜上に、通常の製造方法を用い
て、データライン12、ゲートライン13、薄膜トラン
ジスタ14、画素電極15、補償容量ライン16、デー
タ端子18、ゲート端子19、補償容量端子71等を形
成する。その後、保護膜を基板全面に形成する。画素電
極15、端子18、19、71、73、対向電極接続パ
ッド17A〜17D上の絶縁膜及び保護膜をエッチング
して露出することにより、表示画素基板10が完成す
る。
The display pixel substrate having the structure shown in FIG. 6 is formed, for example, as follows. First, a metal film is formed on the glass substrate 11 and patterned to form the dedicated line 71 and the counter electrode input terminal 72. Next, a transparent insulating film made of a silicon nitride film or the like is formed on the entire surface of the substrate.
Then, on the transparent insulating film, the data line 12, the gate line 13, the thin film transistor 14, the pixel electrode 15, the compensation capacitance line 16, the data terminal 18, the gate terminal 19, the compensation capacitance terminal 71, etc. are formed by using a normal manufacturing method. To form. After that, a protective film is formed on the entire surface of the substrate. The display pixel substrate 10 is completed by etching and exposing the pixel electrode 15, the terminals 18, 19, 71, 73 and the insulating film and the protective film on the counter electrode connection pads 17A to 17D.

【0020】この第2実施例によれば、対向電極接続パ
ッド17A〜17Dよりも少ない数の対向電極入力端子
73を用いて対向電極33の各部の電圧を所望の値に設
定でき、端子構成が簡略化される。また、抵抗率の小さ
い材質の材料、例えば、アルミニウム等を用いて、対向
電極入力端子72、対向電極接続パッド17A〜17
D、専用ライン72を同時に形成できる。
According to the second embodiment, the voltage of each part of the counter electrode 33 can be set to a desired value by using the counter electrode input terminals 73 of which the number is smaller than that of the counter electrode connection pads 17A to 17D, and the terminal configuration can be made. It is simplified. The counter electrode input terminal 72 and the counter electrode connection pads 17A to 17 are made of a material having a low resistivity, such as aluminum.
D and the dedicated line 72 can be formed at the same time.

【0021】(第3実施例)第2実施例では、対向電極
接続パッド17A〜17Dを専用線71で相互に接続し
たが、専用線71を液晶表示素子の製造段階で静電気対
策等のために使用するショートラインとして使用するこ
とも可能である。以下、対向電極接続パッド接続用のラ
インをショートラインとして使用した第3実施例を説明
する。
(Third Embodiment) In the second embodiment, the counter electrode connection pads 17A to 17D are connected to each other by the dedicated line 71, but the dedicated line 71 is used as a countermeasure against static electricity in the manufacturing stage of the liquid crystal display element. It can also be used as a short line to be used. Hereinafter, a third embodiment in which the line for connecting the counter electrode connection pad is used as a short line will be described.

【0022】図7は製造過程にある表示画素基板10を
示す。なお、図7において、図6と同一部分には同一符
号を付す。図示するように、この実施例の表示画素基板
10は、ガラス基板11上に、データライン12、ゲー
トライン13、薄膜トランジスタ14、画素電極15
(図示せず)、補償容量ライン16、対向電極接続パッ
ド17A〜17D、データ端子18、ゲート端子19、
補償容量端子71、対向電極入力端子72、内部ショー
トライン81、バリスタ82、外部ショートライン83
を配置して形成されている。なお、符号CLCは画素電極
15と対向電極33とその間の液晶により構成される容
量を意味し、符号CSは画素電極15と補償容量ライン
16の対向部分により構成される容量を意味する。
FIG. 7 shows the display pixel substrate 10 in the manufacturing process. In FIG. 7, the same parts as those in FIG. 6 are designated by the same reference numerals. As shown in the figure, the display pixel substrate 10 of this embodiment has a data line 12, a gate line 13, a thin film transistor 14, and a pixel electrode 15 on a glass substrate 11.
(Not shown), compensation capacitance line 16, counter electrode connection pads 17A to 17D, data terminal 18, gate terminal 19,
Compensation capacitance terminal 71, counter electrode input terminal 72, internal short line 81, varistor 82, external short line 83
Are arranged. The symbol CLC means a capacitance formed by the pixel electrode 15, the counter electrode 33 and the liquid crystal between them, and the symbol CS means a capacitance formed by the pixel electrode 15 and the compensation capacitance line 16 facing each other.

【0023】内部ショートライン81は金属等から構成
された環状配線であり、4つの対向電極接続パッド17
A〜17Dを相互に接続すると共に図8に示す特性を有
するバリスタ等の非線形2端子素子82を介して各デー
タライン12と各ゲートライン13に接続されている。
なお、非線形2端子素子82としては、例えば、図9に
示すように、薄膜トランジスタからゲート電極を取り除
いた構成の素子を採用することができる。図9におい
て、符号91はデータライン12及びゲートライン13
に接続された端子電極、92は端子電極91に接続され
た真性半導体層、93は内部ショートライン81に接続
された他方の端子電極である。
The internal short line 81 is an annular wiring made of metal or the like, and has four counter electrode connection pads 17
A to 17D are connected to each other and also connected to each data line 12 and each gate line 13 via a non-linear two-terminal element 82 such as a varistor having the characteristics shown in FIG.
As the non-linear two-terminal element 82, for example, as shown in FIG. 9, an element having a structure in which a gate electrode is removed from a thin film transistor can be adopted. In FIG. 9, reference numeral 91 is a data line 12 and a gate line 13.
Is an intrinsic semiconductor layer connected to the terminal electrode 91, and 93 is the other terminal electrode connected to the internal short line 81.

【0024】データ端子18、ゲート端子19、補償容
量端子71、対向電極入力端子72はそれぞれ外部ショ
ートライン83に接続されている。外部ショートライン
83はガラス基板11の辺部に沿って配置された環状配
線である。
The data terminal 18, the gate terminal 19, the compensation capacitance terminal 71, and the counter electrode input terminal 72 are connected to the external short line 83, respectively. The external short line 83 is an annular wiring arranged along the side of the glass substrate 11.

【0025】このような構成によれば、液晶表示素子を
形成する過程で、静電気が発生しても、この静電気がシ
ョートライン81と外部ショートライン83を含む各配
線を循環して消費される。従って、薄膜トランジスタ1
4に異常高電圧が印加されて素子が破壊される等の事態
が防止され。
According to this structure, even if static electricity is generated in the process of forming the liquid crystal display element, this static electricity is circulated and consumed in each wiring including the short line 81 and the external short line 83. Therefore, the thin film transistor 1
A situation in which an abnormally high voltage is applied to 4 and the element is destroyed is prevented.

【0026】液晶表示素子の製造が終了すると、ガラス
基板11の周辺部を切断して、外部ショートライン83
を除去する。一方、内部ショートライン81は、そのま
ま残され、第2実施例の専用ライン72と同様に、4つ
の対向電極接続パッド17A〜17Dを相互に接続する
配線として機能する。
When the manufacturing of the liquid crystal display device is completed, the peripheral portion of the glass substrate 11 is cut off and the external short line 83 is formed.
To remove. On the other hand, the internal short-circuit line 81 is left as it is and functions as a wiring for connecting the four counter electrode connection pads 17A to 17D to each other, like the dedicated line 72 of the second embodiment.

【0027】このような構成によれば、液晶表示素子の
製造段階においては、内部ショートライン81は静電気
対策用の構成として機能として、製造終了後は4つの対
向電極接続パッド17A〜17Dを相互に接続する配線
として機能する。従って、簡単な構成で静電気対策を施
すことができると共に対向電極の電圧を一定値に維持す
ることができる。
According to this structure, at the manufacturing stage of the liquid crystal display element, the internal short line 81 functions as a structure for preventing static electricity, and after the manufacturing is completed, the four counter electrode connection pads 17A to 17D are mutually connected. Functions as a connecting wire. Therefore, it is possible to take measures against static electricity with a simple structure and to maintain the voltage of the counter electrode at a constant value.

【0028】なお、この発明は上記第1〜第3実施例に
限定されず、種々の応用及び変更が可能である。例え
ば、第1〜第3実施例では、対向電極接続パッド17A
〜17D及び対向電極33のパッド数を4つとしたが、
パッド数は3、5、6・・・のいずれでもよい。また、対
向電極入力端子の数も1つに限定されず、2、3でもよ
い。但し、端子構成の簡略化のためには、2個程度で抑
えることが望ましい。また、第3実施例では、補償容量
端子71と対向電極入力端子72を個別に配置したが、
第1実施例と同様に共通としてもよい。また、実施例で
示した材質、製造方法等は、例示であり、他の材質、他
の製造方法を使用してもよい。例えば、半導体層と電極
層の間にオーミックコンタクトを確保するための高濃度
半導体層等を配置してもよい。また、薄膜トランジスタ
の構造も、スタガ、逆スタガ、コプラナー等任意の構成
を採用しうる。
The present invention is not limited to the first to third embodiments described above, and various applications and modifications are possible. For example, in the first to third embodiments, the counter electrode connection pad 17A
-17D and the number of pads of the counter electrode 33 is four,
The number of pads may be any of 3, 5, 6 ... Further, the number of counter electrode input terminals is not limited to one, and may be two or three. However, in order to simplify the terminal configuration, it is desirable to suppress the number to about two. Further, in the third embodiment, the compensation capacitance terminal 71 and the counter electrode input terminal 72 are individually arranged,
It may be common as in the first embodiment. In addition, the materials, manufacturing methods, and the like shown in the examples are merely examples, and other materials and manufacturing methods may be used. For example, a high concentration semiconductor layer or the like for ensuring ohmic contact may be arranged between the semiconductor layer and the electrode layer. Further, as the structure of the thin film transistor, any structure such as stagger, inverted stagger and coplanar can be adopted.

【0029】[0029]

【発明の効果】以上説明したように、この発明の液晶表
示素子によれば、環状の接続配線で接続された複数の対
向電極接続パッドが設けられ、この対向電極接続パッド
よりも少ない数の対向電極入力端子が基板に配置され
る。従って、端子構成が簡単になり、しかも、対向電極
入力端子と接続パットが前記環状の接続配線で接続され
ているので、対向電極上の各部の電圧を一定値に維持で
きる。また、接続配線が環状配線を形成し、この環状配
線とゲートライン及び/又はデータライン等が保護素子
を介して接続されているので、前記環状の接続配線が、
半導体素子を静電気から保護する保護回路として機能
し、前記半導体素子の静電気による破壊を防止すること
ができる。
As described above, according to the liquid crystal display element of the present invention, a plurality of pairs connected by the annular connection wiring are provided.
The counter electrode connection pad is provided, and the counter electrode input terminals of which the number is smaller than that of the counter electrode connection pad are arranged on the substrate. Therefore, the terminal structure is simplified, and since the counter electrode input terminal and the connection pad are connected by the ring-shaped connection wiring, the voltage of each part on the counter electrode can be maintained at a constant value. In addition, the connection wiring forms an annular wiring, and
Lines and gate lines and / or data lines are protection elements
Since it is connected via, the annular connection wiring,
Functions as a protection circuit that protects semiconductor elements from static electricity
And prevent damage to the semiconductor device due to static electricity.
You can

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)は、この発明の第1実施例にかかるアク
ティブマトリクス液晶表示素子の表示画素基板の構成を
示す平面図である。(B)は、この発明の第1実施例に
かかるアクティブマトリクス液晶表示素子の対向基板の
構成を示す平面図である。
FIG. 1A is a plan view showing a configuration of a display pixel substrate of an active matrix liquid crystal display element according to a first embodiment of the present invention. FIG. 3B is a plan view showing the structure of the counter substrate of the active matrix liquid crystal display element according to the first embodiment of the present invention.

【図2】図1(A)と図1(B)に示す基板を接合した
状態を示す断面図である。
FIG. 2 is a cross-sectional view showing a state in which the substrates shown in FIGS. 1A and 1B are joined.

【図3】図1(A)に示す表示画素基板の製造方法の一
例を説明するための過程図である。
3A to 3D are process diagrams for explaining an example of a method for manufacturing the display pixel substrate shown in FIG.

【図4】図1(A)に示す表示画素基板の製造方法の一
例を説明するための過程図である。
4A to 4C are process diagrams for explaining an example of a method for manufacturing the display pixel substrate shown in FIG.

【図5】図1(A)と図1(B)に示す基板を接合する
方法を説明するための断面図である。
FIG. 5 is a cross-sectional view for explaining a method of joining the substrates shown in FIGS. 1A and 1B.

【図6】この発明の第2実施例にかかるアクティブマト
リクス液晶表示素子の表示画素基板の構成を示す平面図
である。
FIG. 6 is a plan view showing a configuration of a display pixel substrate of an active matrix liquid crystal display element according to a second embodiment of the present invention.

【図7】この発明の第3実施例にかかるアクティブマト
リクス液晶表示素子の表示画素基板の構成を示す平面図
である。
FIG. 7 is a plan view showing a configuration of a display pixel substrate of an active matrix liquid crystal display element according to a third embodiment of the present invention.

【図8】図7に示す保護素子の特性の一例を示す図であ
る。
FIG. 8 is a diagram showing an example of characteristics of the protection element shown in FIG.

【図9】図7に示す保護素子の構造の一例を示す図であ
る。
9 is a diagram showing an example of a structure of the protection element shown in FIG.

【図10】(A)は、従来のアクティブマトリクス液晶
表示素子の表示画素基板の構成を示す平面図である。
(B)は、従来のアクティブマトリクス液晶表示素子の
対向基板の構成を示す平面図である。
FIG. 10A is a plan view showing a configuration of a display pixel substrate of a conventional active matrix liquid crystal display element.
FIG. 1B is a plan view showing the configuration of a counter substrate of a conventional active matrix liquid crystal display element.

【符号の説明】[Explanation of symbols]

10・・・表示画素基板、11・・・ガラス基板、12・・・デ
ータライン、13・・・ゲートライン、14・・・薄膜トラン
ジスタ、15・・・画素電極、16・・・補償容量ライン、1
7・・・対向電極接続パッド、18・・・データ端子、19・・
・ゲート端子、20・・・対向電極/補償容量入力端子、3
0・・・対向基板 31・・・ガラス基板、33・・・対向電
極、35・・・パッド、41・・・シール材、43・・・スペー
サ、45・・・液晶、47、49・・・偏光板、51・・・絶縁
膜、53・・・半導体層、55・・・保護膜、57・・・異方性
導電接着材(異方性導電材)、71・・・補償容量端子、
71・・・専用ライン、72・・・対向電極入力端子、81・・
・内部ショートライン、82・・・非線形2端子素子、83
・・・外部ショートライン、110・・・表示画素基板、13
0・・・対向基板、111・・・ガラス基板、112・・・デー
タライン、113・・・ゲートライン、114・・・薄膜トラ
ンジスタ、115・・・画素電極、116・・・補償容量ライ
ン、117・・・対向電極接続パッド、118・・・データ端
子、119・・・ゲート端子、120・・・補償容量端子、1
21・・・対向電極入力端子、130・・・対向基板、131
・・・ガラス基板、133・・・対向電極
10 ... Display pixel substrate, 11 ... Glass substrate, 12 ... Data line, 13 ... Gate line, 14 ... Thin film transistor, 15 ... Pixel electrode, 16 ... Compensation capacitance line, 1
7 ... Counter electrode connection pad, 18 ... Data terminal, 19 ...
・ Gate terminal, 20 ・ ・ ・ Counter electrode / compensation capacity input terminal, 3
0 ... Counter substrate 31 ... Glass substrate, 33 ... Counter electrode, 35 ... Pad, 41 ... Sealing material, 43 ... Spacer, 45 ... Liquid crystal, 47, 49 ... -Polarizing plate, 51 ... Insulating film, 53 ... Semiconductor layer, 55 ... Protective film, 57 ... Anisotropic conductive adhesive (anisotropic conductive material), 71 ... Compensating capacitance terminal ,
71 ... Dedicated line, 72 ... Counter electrode input terminal, 81 ...
・ Internal short line, 82 ... Non-linear 2-terminal element, 83
... External short line, 110 ... Display pixel substrate, 13
0 ... Counter substrate, 111 ... Glass substrate, 112 ... Data line, 113 ... Gate line, 114 ... Thin film transistor, 115 ... Pixel electrode, 116 ... Compensation capacitance line, 117 ... Counter electrode connection pad, 118 ... Data terminal, 119 ... Gate terminal, 120 ... Compensation capacitance terminal, 1
21 ... Counter electrode input terminal, 130 ... Counter substrate, 131
... Glass substrate, 133 ... Counter electrode

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電極が形成された第1の基板と、 マトリックス状に配置された複数の液晶駆動用素子と、
前記電極と対向し、前記液晶駆動用素子と接続された画
素電極と、前記電極へ供給されるべき信号が入力される
信号入力端子と、前記信号入力端子の個数よりも多数配
置され、前記信号入力端子への入力信号を前記電極に伝
達するための複数の接続パッドと、前記信号入力端子と
前記複数の接続パッド及び接続パッド間を接続する環状
接続配線が配置された第2の基板と、 前記第1の基板と前記第2の基板を接合し、前記入力端
子に供給された信号の同一の電圧を、前記環状の接続配
線により接続された各前記接続パッドから前記電極の対
応する位置に伝達する接続手段とを備えることを特徴と
する液晶表示素子。
1. A first substrate having electrodes formed thereon, a plurality of liquid crystal driving elements arranged in a matrix,
A pixel electrode facing the electrode and connected to the liquid crystal driving element, a signal input terminal for inputting a signal to be supplied to the electrode, and a larger number of signal input terminals than the signal input terminals are arranged. A plurality of connection pads for transmitting an input signal to an input terminal to the electrodes, and a ring connecting the signal input terminal and the plurality of connection pads and the connection pads.
And a second substrate on which the connection wiring is arranged, the first substrate and the second substrate are joined, and the input terminal is connected.
The same voltage of the signal supplied to the child is connected to the ring connection
A liquid crystal display device, comprising: connecting means for transmitting from each of the connection pads connected by lines to a corresponding position of the electrode.
【請求項2】前記接続パッドは、前記第2の基板の4角
に配置され、前記環状の接続配線は、矩形状の環状接続
配線を形成し、前記接続手段により前記電極の4角から
同一値の電圧が供給されることを特徴とする請求項1に
記載の液晶表示素子
2. The connection pads are four corners of the second substrate.
The annular connection wiring is arranged in a rectangular annular connection.
Wiring is formed, and from the four corners of the electrode by the connecting means.
The voltage according to claim 1 is supplied with the same value.
The liquid crystal display element described .
【請求項3】前記第2の基板は、前記液晶駆動用素子に
接続されたゲートラインとデータラインと、前記ゲート
ラインとデータラインの少なくとも一方と前記環状の接
配線を接続する保護素子とをさらに備えることを特徴
とする請求項1又は2に記載の液晶表示素子。
Wherein the second substrate includes a gate line and a data line connected to the liquid crystal driving element, contact with at least a hand of the gate lines and the data lines of the annular
The liquid crystal display element according to claim 1 or 2, further comprising a protection element for connecting a continuous wiring.
【請求項4】前記保護素子は、非線形2端子素子からな
ることを特徴とする請求項3に記載の液晶表示素子。
4. The protection element comprises a non-linear two-terminal element.
The liquid crystal display element according to claim 3, wherein the liquid crystal display element is a liquid crystal display element.
JP08108694A 1994-03-29 1994-03-29 Liquid crystal display device Expired - Lifetime JP3407396B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08108694A JP3407396B2 (en) 1994-03-29 1994-03-29 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08108694A JP3407396B2 (en) 1994-03-29 1994-03-29 Liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH07270825A JPH07270825A (en) 1995-10-20
JP3407396B2 true JP3407396B2 (en) 2003-05-19

Family

ID=13736586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08108694A Expired - Lifetime JP3407396B2 (en) 1994-03-29 1994-03-29 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3407396B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4547726B2 (en) * 1999-03-16 2010-09-22 ソニー株式会社 Liquid crystal display device, driving method thereof, and liquid crystal display system
JP2001100656A (en) 1999-09-29 2001-04-13 Sanyo Electric Co Ltd Active matrix type el display device
JP3948883B2 (en) 2000-06-19 2007-07-25 シャープ株式会社 Liquid crystal display
JP3845551B2 (en) 2001-04-19 2006-11-15 セイコーエプソン株式会社 ELECTRODE DRIVE DEVICE AND ELECTRONIC DEVICE
CN1303467C (en) * 2003-04-11 2007-03-07 广辉电子股份有限公司 Method for making liquid crystal display panel
JP4340751B2 (en) 2003-07-09 2009-10-07 独立行政法人情報通信研究機構 Manufacturing method of weak light detector
JP2010230740A (en) 2009-03-26 2010-10-14 Hitachi Displays Ltd Liquid crystal display device and method for manufacturing the same

Also Published As

Publication number Publication date
JPH07270825A (en) 1995-10-20

Similar Documents

Publication Publication Date Title
JP3261699B2 (en) Active matrix substrate
KR101108782B1 (en) Liquid Crystal Display device and the fabrication method thereof
JP3161528B2 (en) LCD panel
JPH03134628A (en) Active matrix liquid crystal display element
JPH01217325A (en) Liquid crystal display device
US6842199B2 (en) Array substrate for liquid crystal display device and the fabrication method of the same
JP2850870B2 (en) LCD panel
KR100271077B1 (en) Display device, electronic apparatus and manufacturing method
JPS6385586A (en) Active matrix type display device
JP3407396B2 (en) Liquid crystal display device
US5287206A (en) Active matrix display device
JP2745880B2 (en) Color liquid crystal display panel
JP2702294B2 (en) Active matrix substrate
JP3582194B2 (en) Liquid crystal display device
JP2800958B2 (en) Active matrix substrate
JP3231410B2 (en) Thin film transistor array and method of manufacturing the same
JP2580606B2 (en) Liquid crystal device
JPH11218782A (en) Active matrix type liquid crystal display device
JPH11282386A (en) Manufacture of active matrix substrate device, active matrix substrate device, and electro-optical panel provided with it
JPH08148770A (en) Circuit board
JP3208997B2 (en) Display device
JPH10282525A (en) Liquid crystal display device
JP3795562B2 (en) Liquid crystal display
JP2548569B2 (en) Active matrix liquid crystal display device
JP2924402B2 (en) Thin film transistor array, method for manufacturing the same, and method for manufacturing liquid crystal display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090314

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090314

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100314

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 11

EXPY Cancellation because of completion of term