JPH08146459A - マトリックス型液晶表示装置 - Google Patents

マトリックス型液晶表示装置

Info

Publication number
JPH08146459A
JPH08146459A JP31241794A JP31241794A JPH08146459A JP H08146459 A JPH08146459 A JP H08146459A JP 31241794 A JP31241794 A JP 31241794A JP 31241794 A JP31241794 A JP 31241794A JP H08146459 A JPH08146459 A JP H08146459A
Authority
JP
Japan
Prior art keywords
line
auxiliary capacitance
pixel electrode
liquid crystal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31241794A
Other languages
English (en)
Inventor
Hidetsugu Kojima
英嗣 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP31241794A priority Critical patent/JPH08146459A/ja
Publication of JPH08146459A publication Critical patent/JPH08146459A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 高開口率を維持して、補助容量電極と画素電
極及び信号ラインとの重なり部を小さくする。 【構成】 ガラス基板1の上面の画素電極5の上辺部に
対応する位置には、補助容量ライン21が走査ライン2
と平行して設けられている。また、相隣接する2本の走
査ライン2間における信号ライン3及び該信号ライン3
の左右近傍における2つの画素電極5の辺部と対応する
位置であって補助容量ライン21を除く領域におけるガ
ラス基板1の上面には、遮光膜22が設けられている。
この場合、補助容量ライン21及び遮光膜22は、走査
ライン2と同一の金属材料(例えばクロム)によって該
走査ライン2の形成と同時に形成されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はマトリックス型液晶表
示装置に関する。
【0002】
【従来の技術】マトリックス型液晶表示装置には、画素
電極と信号ライン(ドレインライン)間の寄生容量の減
少を図るとともに、開口率を高くするために、シールド
型の補助容量電極を備えたものがある。図3(A)及び
(B)は従来のこのようなマトリックス型液晶表示装置
の一部を示したものである。このマトリックス型液晶表
示装置はガラス基板1を備えている。ガラス基板1の上
面側には走査ライン(ゲートライン)2と信号ライン3
がマトリックス状に設けられ、その各交点近傍にはスイ
ッチング素子としての薄膜トランジスタ4、画素電極5
及び補助容量電極6が設けられている。
【0003】すなわち、ガラス基板1の上面の所定の個
所にはゲート電極7を含む走査ライン2が形成され、他
の所定の個所には補助容量電極6が形成され、その上面
全体にはゲート絶縁膜8が形成されている。ゲート絶縁
膜8の上面の所定の個所にはアモルファスシリコンから
なる半導体薄膜9が形成され、半導体薄膜9の上面の中
央部にはチャネル保護膜10が形成されている。半導体
薄膜9及びチャネル保護膜10の上面の両側にはn+シ
リコンからなるコンタクト層11、12が形成され、コ
ンタクト層11、12の上面にはドレイン電極13及び
ソース電極14が形成され、またこれら電極13、14
の形成と同時に信号ライン3が形成されている。ゲート
絶縁膜8の上面の所定の個所にはITOからなる画素電
極5がソース電極14に接続されて形成されている。
【0004】補助容量電極6は、画素電極5の上辺部に
対応する位置において走査ライン2と平行して設けられ
た共通直線部6aと、この共通直線部6aから信号ライ
ン3に沿って引き出された引出部6bとからなってい
る。引出部6bは、信号ライン3及び該信号ライン3の
左右近傍における2つの画素電極5の各辺部と重ね合わ
されて設けられている。したがって、補助容量電極6は
画素電極5の上辺部及び左右辺部と重ね合わされ、この
重ね合わされた部分によって補助容量部が形成されてい
る。また、補助容量電極6の画素電極5と重ね合わされ
た部分のほぼコ字状の所定の3辺は画素開口部の一部の
エッジを形成し、これにより開口率を高くしている。す
なわち、図示していないが、ガラス基板1と液晶を挾ん
で対向配置されたもう1つのガラス基板に、画素開口部
の全体を形成する遮光膜を設けた場合、両ガラス基板を
シール材を介して貼り合わせるときの位置ずれを考慮す
ると、遮光膜を必要以上に大きくしなければならない
が、そうするとその分だけ開口率が低下することにな
る。これに対して、補助容量電極6の画素電極5と重ね
合わされた部分のほぼコ字状の所定の3辺によって画素
開口部の一部のエッジを形成するようにすると、この部
分の遮光については、両ガラス基板をシール材を介して
貼り合わせるときの位置ずれを考慮する必要がなく、こ
れにより開口率を高くすることができることになる。さ
らに、動作時には信号ライン3と画素電極5間の横方向
の電界を補助容量電極6の引出部6bによって緩和し、
これにより信号ライン3と画素電極5間の寄生容量の減
少を図っている。
【0005】
【発明が解決しようとする課題】このように、従来のこ
のようなマトリックス型液晶表示装置では、補助容量電
極6の共通直線部6aとこの共通直線部6aから引き出
された一対の引出部6bを画素電極5と重ね合わせたほ
ぼコ字状の3辺によって画素開口部の一部のエッジを形
成しており、この重ね合わされた部分による容量がある
程度大きいものとなっている。このため、信号ライン3
から画素電極5に供給される画素信号及び補助容量電極
6に供給される共通信号に遅延が生じ、ひいては表示特
性が劣るという問題があった。特に、補助容量電極6の
抵抗値は信号ライン3の抵抗値に対して、通常、4倍程
度と大きいので、補助容量電極6への共通信号の遅延が
大きくなり、表示特性への影響が大きい。この発明の目
的は、高開口率を維持して、補助容量電極と画素電極及
び信号ラインとの重なり部を小さくすることができるマ
トリックス型液晶表示装置を提供することにある。
【0006】
【課題を解決するための手段】この発明は、マトリック
ス状に設けられた走査ライン及び信号ラインと、前記走
査ラインと前記信号ラインの各交点近傍に設けられた薄
膜トランジスタ及び画素電極と、前記信号ラインと交差
し且つ前記画素電極の一部と重ね合わされて設けられた
補助容量ラインと、前記補助容量ラインとは電気的に絶
縁された状態で前記画素電極の辺部と重ね合わされて設
けられた遮光膜とを同一の基板上に設けたものである。
【0007】
【作用】この発明によれば、信号ラインと交差し且つ画
素電極の一部と重なるように補助容量ラインを設けてい
るので、補助容量ラインつまり補助容量電極と画素電極
及び信号ラインとの重なり部を小さくすることができ
る。しかも、補助容量ラインとは電気的に絶縁された状
態で画素電極の辺部と重なるように遮光膜を同一の基板
上に設けているので、高開口率を維持することができ
る。
【0008】
【実施例】図1(A)及び(B)はこの発明の一実施例
を適用したマトリックス型液晶表示装置の要部を示した
ものである。なお、これらの図において、図3(A)及
び(B)と同一部分には同一の符号を付し、その説明を
適宜省略する。このマトリックス型液晶表示装置では、
ガラス基板1の上面の画素電極5の上辺部に対応する位
置に、補助容量ライン21が走査ライン2と平行して設
けられている。補助容量ライン21には、通常、接地電
位である共通信号が供給され、走査ライン2にはゲート
信号が供給される。また、相隣接する2本の走査ライン
2間における信号ライン3及び該信号ライン3の左右近
傍における2つの画素電極5の各辺部と対応する位置で
あって補助容量ライン21を除く領域におけるガラス基
板1の上面には、遮光膜22が設けられている。この遮
光膜22は補助容量ライン21とは電気的に切り離され
ており、フローティング状態にある。この場合、補助容
量ライン21及び遮光膜22は、走査ライン2と同一の
金属材料(例えばクロム)によって該走査ライン2の形
成と同時に形成されている。
【0009】つまり、補助容量ライン21は、その共通
直線部21aのみが画素電極5の上辺部と重ね合わさ
れ、従来技術における補助容量ライン6の引出部6bが
画素電極5と重なり合う面積は、フローティング状態の
遮光膜22を対応させている。したがって、補助容量ラ
イン21の抵抗値が低減され、また補助容量ライン21
と画素電極5との重なり部が小さくなり、この重ね合わ
された部分の容量も低減され、しかも補助容量を不足さ
せることはない。この結果、補助容量ライン21への共
通信号及び信号ライン3から画素電極5への画素信号の
供給に際し、その遅延を小さくすることができ、ひいて
は表示特性の向上を図ることができる。
【0010】また、補助容量ライン21の下辺と画素電
極5の左右両側の遮光膜22の右辺及び左辺は画素開口
部の一部のエッジを形成している。この場合、補助容量
ライン21及び遮光膜22を画素電極5等が形成された
ガラス基板1上に形成しているので、この部分の遮光に
ついては、両ガラス基板をシール材を介して貼り合わせ
るときの位置ずれを考慮する必要がなく、これにより高
開口率を維持することができる。
【0011】次に、図2(A)及び(B)はこの発明の
他の実施例を適用したマトリックス型液晶表示装置の要
部を示したものである。なお、これらの図において、図
1(A)及び(B)と同一名称部分には同一の符号を付
し、その説明を適宜省略する。この実施例においては、
補助容量ライン21は、相隣接する2本の走査ライン2
のほぼ中央部におけるガラス基板1の上面に、走査ライ
ン2と平行して設けられている。また、遮光膜22は、
相隣接する2本の走査ライン2と補助容量ライン21と
の各間における信号ライン3及び該信号ライン3の左右
近傍における2つの画素電極5の各辺部と対応する位置
におけるガラス基板1の上面に設けられている。この場
合、遮光膜22は、走査ライン2と同一の金属材料(例
えばクロム)によって該走査ライン2の形成と同時に形
成されている。一方、補助容量ライン21は、走査ライ
ン2とは別の金属材料(例えばITO)によって走査ラ
イン2の形成とは別に形成されている。
【0012】この実施例の場合、画素電極5の左右両側
の遮光膜22の右辺及び左辺が画素開口部の一部のエッ
ジを形成することになるが、遮光膜22を画素電極5等
が形成されたガラス基板1上に形成しているので、この
部分の遮光については、両ガラス基板をシール材を介し
て貼り合わせるときの位置ずれを考慮する必要がなく、
これにより高開口率を維持することができる。なお、そ
の他の効果は、上記一実施例の場合と同様であるので、
その説明を省略する。
【0013】
【発明の効果】以上説明したように、この発明によれ
ば、信号ラインと交差し且つ画素電極の一部と重なるよ
うに補助容量ラインを設けているので、補助容量ライン
つまり補助容量電極と画素電極及び信号ラインとの重な
り部を小さくすることができ、この結果所定の電圧の印
加の遅延を小さくすることができ、ひいては表示特性の
向上を図ることとができる。しかも、補助容量ラインと
は電気的に絶縁した状態で画素電極の辺部と重なるよう
に遮光膜を同一の基板上に設けているので、高開口率を
維持することができる。
【図面の簡単な説明】
【図1】(A)はこの発明の一実施例におけるマトリッ
クス型液晶表示装置の要部の平面図、(B)はそのB−
B線に沿う断面図。
【図2】(A)はこの発明の他の実施例におけるマトリ
ックス型液晶表示装置の要部の平面図、(B)はそのB
−B線に沿う断面図。
【図3】(A)は従来のマトリックス型液晶表示装置の
一部の平面図、(B)はそのB−B線に沿う断面図。
【符号の説明】
1 ガラス基板 2 走査ライン 3 信号ライン 4 薄膜トランジスタ(スイッチング素子) 5 画素電極 21 補助容量ライン 22 遮光膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 マトリックス状に設けられた走査ライン
    及び信号ラインと、 前記走査ラインと前記信号ラインの各交点近傍に設けら
    れたスイッチング素子及び画素電極と、 前記信号ラインと交差し且つ前記画素電極の一部と重ね
    合わされて設けられた補助容量ラインと、 前記補助容量ラインとは電気的に絶縁された状態で前記
    画素電極の辺部と重ね合わされて設けられた遮光膜と、 を同一の基板上に設けたことを特徴とするマトリックス
    型液晶表示装置。
  2. 【請求項2】 前記補助容量ラインは前記画素電極の前
    記走査ラインと平行する所定の1つの辺部と重ね合わさ
    れていることを特徴とする請求項1記載のマトリックス
    型液晶表示装置。
  3. 【請求項3】 前記補助容量ラインと前記遮光膜は同一
    の金属材料によって同時に形成されていることを特徴と
    する請求項2記載のマトリックス型液晶表示装置。
  4. 【請求項4】 前記補助容量ライン及び前記遮光膜は前
    記走査ラインと同一の金属材料によって該走査ラインの
    形成と同時に形成されていることを特徴とする請求項3
    記載のマトリックス型液晶表示装置。
JP31241794A 1994-11-24 1994-11-24 マトリックス型液晶表示装置 Pending JPH08146459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31241794A JPH08146459A (ja) 1994-11-24 1994-11-24 マトリックス型液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31241794A JPH08146459A (ja) 1994-11-24 1994-11-24 マトリックス型液晶表示装置

Publications (1)

Publication Number Publication Date
JPH08146459A true JPH08146459A (ja) 1996-06-07

Family

ID=18028984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31241794A Pending JPH08146459A (ja) 1994-11-24 1994-11-24 マトリックス型液晶表示装置

Country Status (1)

Country Link
JP (1) JPH08146459A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186019A (ja) * 2007-01-30 2008-08-14 Samsung Electronics Co Ltd アレイ基板及びそれを用いた表示装置
JP2010140052A (ja) * 1999-03-05 2010-06-24 Semiconductor Energy Lab Co Ltd 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140052A (ja) * 1999-03-05 2010-06-24 Semiconductor Energy Lab Co Ltd 表示装置
JP2008186019A (ja) * 2007-01-30 2008-08-14 Samsung Electronics Co Ltd アレイ基板及びそれを用いた表示装置

Similar Documents

Publication Publication Date Title
KR100266189B1 (ko) 액티브매트릭스액정디스플레이패널및그것을위한배선설계방법
US6259200B1 (en) Active-matrix display apparatus
US6587165B2 (en) Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof
US5982460A (en) Electro-optical display
US5054887A (en) Active matrix type liquid crystal display
JP2907629B2 (ja) 液晶表示パネル
US5017984A (en) Amorphous silicon thin film transistor array
JP3587040B2 (ja) 薄膜半導体装置及び表示装置
US6326641B1 (en) Liquid crystal display device having a high aperture ratio
JP2010066542A (ja) 液晶表示装置
JPH04283729A (ja) アクティブマトリクス表示装置
JP3425851B2 (ja) 液晶表示装置用薄膜トランジスタ
JP3543131B2 (ja) アクティブマトリックスパネル及びその製造方法
JP2870075B2 (ja) 薄膜トランジスタパネル及び液晶表示装置
JPH08146459A (ja) マトリックス型液晶表示装置
JP2702319B2 (ja) アクティブマトリクス基板
JPH0553146A (ja) 液晶表示装置
JPH05210112A (ja) 液晶表示装置
JP3059783B2 (ja) 液晶表示装置
JPH06160900A (ja) 液晶表示装置
KR100311213B1 (ko) 고개구율 및 고투과율 액정 표시 장치 및 그 제조방법
JPH09274202A (ja) 薄膜トランジスタアレイ基板
JPH06130416A (ja) 液晶表示装置
JP4007412B2 (ja) 薄膜半導体装置及び液晶表示装置とこれらの製造方法
KR101200878B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법