JPH08139106A - 電界効果型化合物半導体装置 - Google Patents
電界効果型化合物半導体装置Info
- Publication number
- JPH08139106A JPH08139106A JP6277399A JP27739994A JPH08139106A JP H08139106 A JPH08139106 A JP H08139106A JP 6277399 A JP6277399 A JP 6277399A JP 27739994 A JP27739994 A JP 27739994A JP H08139106 A JPH08139106 A JP H08139106A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- compound semiconductor
- channel layer
- internal stress
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 チャネル層３に引っ張り性の接線応力が作用
する事を防ぐ。 【構成】 ゲート電極５の方向を３-５化合物の(1 0 0)
面上の〔0 1 1〕方向にとり、チャネル層３の上に、ゲ
ート電極５、ソース電極７、ドレイン電極８がある。ゲ
ート電極５の上に層間絶縁膜１２が接し、層間絶縁膜１
２の圧縮性の内部応力はゲート電極５の引っ張り性の内
部応力を抑える。 【効果】 電界効果型化合物半導体装置のソース抵抗の
低減およびしきい電圧の温度変化の低減がはかられる。
する事を防ぐ。 【構成】 ゲート電極５の方向を３-５化合物の(1 0 0)
面上の〔0 1 1〕方向にとり、チャネル層３の上に、ゲ
ート電極５、ソース電極７、ドレイン電極８がある。ゲ
ート電極５の上に層間絶縁膜１２が接し、層間絶縁膜１
２の圧縮性の内部応力はゲート電極５の引っ張り性の内
部応力を抑える。 【効果】 電界効果型化合物半導体装置のソース抵抗の
低減およびしきい電圧の温度変化の低減がはかられる。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果型化合物半導
体装置に関する。
体装置に関する。
【０００２】
【従来の技術】化合物半導体とくにGaAs,AlGaAs等を用
いたMESFET(Metal Semiconductor Field Effect Transi
stor)やHEMT(High Elecrtoron Mobility Transistor)回
路は、高周波素子として注目されている。しかし、化合
物半導体を用いたMESFETやHEMTは、温度変化に伴う特性
変動が大きい。
いたMESFET(Metal Semiconductor Field Effect Transi
stor)やHEMT(High Elecrtoron Mobility Transistor)回
路は、高周波素子として注目されている。しかし、化合
物半導体を用いたMESFETやHEMTは、温度変化に伴う特性
変動が大きい。
【０００３】しきい電圧の温度変化を抑えることのでき
る化合物半導体FETの発明のよい例は、特開昭64-7463号
公報に記されている。この発明では温度上昇に伴い化合
物半導体内に発生するピエゾ電荷を利用して、しきい電
圧の温度変化を抑えている。
る化合物半導体FETの発明のよい例は、特開昭64-7463号
公報に記されている。この発明では温度上昇に伴い化合
物半導体内に発生するピエゾ電荷を利用して、しきい電
圧の温度変化を抑えている。
【０００４】図２は、特開昭64-7463号公報に開示され
ているデプレッションモードHEMTの平面図である。ゲー
ト電極５の両脇にソース電極７とドレイン電極８があ
る。ソース電極７とドレイン電極８とは配線１１で結ば
れている。ゲート電極５の方向はGaAs（1 0 0）面の〔0
1 1〕方向である。ただし図３に示すように、GaAs結晶
の（1 0 0）面を基板表面にもつ化合物半導体基板をウ
エットエッチングした際、エッチング形状が上広がりに
なる方向が〔0 1 -1〕、下広がりになる方向が〔0 1
1〕である。
ているデプレッションモードHEMTの平面図である。ゲー
ト電極５の両脇にソース電極７とドレイン電極８があ
る。ソース電極７とドレイン電極８とは配線１１で結ば
れている。ゲート電極５の方向はGaAs（1 0 0）面の〔0
1 1〕方向である。ただし図３に示すように、GaAs結晶
の（1 0 0）面を基板表面にもつ化合物半導体基板をウ
エットエッチングした際、エッチング形状が上広がりに
なる方向が〔0 1 -1〕、下広がりになる方向が〔0 1
1〕である。
【０００５】図４は、図２に示したHEMTの断面構造であ
る。化合物半導体基板１の上にバッファ層２があり、そ
の上に２次元電子ガス供給層１０がある。さらにその上
にゲート電極５があり、ゲート電極５の両側に絶縁膜６
を介してソース電極７及びドレイン電極８が配されてい
る。ソース電極７及びドレイン電極８の下にはオーミッ
クコンタクト層９がある。各電極からは配線１１が出て
いる。
る。化合物半導体基板１の上にバッファ層２があり、そ
の上に２次元電子ガス供給層１０がある。さらにその上
にゲート電極５があり、ゲート電極５の両側に絶縁膜６
を介してソース電極７及びドレイン電極８が配されてい
る。ソース電極７及びドレイン電極８の下にはオーミッ
クコンタクト層９がある。各電極からは配線１１が出て
いる。
【０００６】もしゲート電極５及び絶縁膜６に内部応力
がない場合には、チャネル層３に接線応力が働かずピエ
ゾ電荷がチャネル層３に発生しない。しかし、一般に半
導体よりも金属のほうが熱膨張係数が大きいため、温度
上昇に伴いゲート電極５からゲート電極５下のチャネル
層３に引っ張り性の接線応力が作用する。この引っ張り
性の接線応力により図２の如くゲート電極５の方向を
〔0 1 1〕とすればゲート電極５下のチャネル層３内に
負のピエゾ電荷が発生する。チャネル層３はn型化合物
半導体であるために、ゲート電極５の下に発生する負の
ピエゾ電荷によりHEMTのしきい電圧は浅くなる。HEMTの
ピエゾ電荷によるそれぞれのしきい電圧変化は、キャリ
ア濃度の温度変化に起因するしきい電圧の温度変化と相
殺する。したがってゲート電極５方向を〔0 1 1〕に選
ぶと、しきい電圧の温度変化を低減できる。一方、チャ
ネル層３としてP型化合物半導体を用いた場合には、ゲ
ート電極５の方向を〔0 1 -1〕に選ぶと同様の作用によ
りしきい電圧の温度変化を低減できる。
がない場合には、チャネル層３に接線応力が働かずピエ
ゾ電荷がチャネル層３に発生しない。しかし、一般に半
導体よりも金属のほうが熱膨張係数が大きいため、温度
上昇に伴いゲート電極５からゲート電極５下のチャネル
層３に引っ張り性の接線応力が作用する。この引っ張り
性の接線応力により図２の如くゲート電極５の方向を
〔0 1 1〕とすればゲート電極５下のチャネル層３内に
負のピエゾ電荷が発生する。チャネル層３はn型化合物
半導体であるために、ゲート電極５の下に発生する負の
ピエゾ電荷によりHEMTのしきい電圧は浅くなる。HEMTの
ピエゾ電荷によるそれぞれのしきい電圧変化は、キャリ
ア濃度の温度変化に起因するしきい電圧の温度変化と相
殺する。したがってゲート電極５方向を〔0 1 1〕に選
ぶと、しきい電圧の温度変化を低減できる。一方、チャ
ネル層３としてP型化合物半導体を用いた場合には、ゲ
ート電極５の方向を〔0 1 -1〕に選ぶと同様の作用によ
りしきい電圧の温度変化を低減できる。
【０００７】
【発明が解決しようとする課題】ゲート電極５に用いる
金属薄膜には引っ張り性の内部応力を持つものが多い。
プロセスの便宜上ゲート電極５にアルミニウム膜を用い
る場合が多く、アルミニウム膜もプロセス工程中に引っ
張り性の内部応力を生じる。上述のHEMT又はチャネル層
３としてn型３-５化合物半導体を用いたMESFETにおい
て、ゲート電極として引っ張り性の内部応力を持つ金属
膜を用い、ゲート電極５の方向を〔0 1 1〕にすると、
この引っ張り性の内部応力によりゲート電極５の下のチ
ャネル層３内に正のピエゾ電荷、ゲート電極５の両脇の
チャネル層３内に負のピエゾ電荷が生じると考えられ
る。ゲート電極５の下に生じた正のピエゾ電荷によりゲ
ート電極５の下の空乏層幅が縮じまるので、しきい電圧
が深くなり、ゲート電極５の両脇に生じる負のピエゾ電
荷によりゲート電極５脇の表面空乏層幅が増加するので
ソース抵抗が増加し特性劣化を招くと予想される。
金属薄膜には引っ張り性の内部応力を持つものが多い。
プロセスの便宜上ゲート電極５にアルミニウム膜を用い
る場合が多く、アルミニウム膜もプロセス工程中に引っ
張り性の内部応力を生じる。上述のHEMT又はチャネル層
３としてn型３-５化合物半導体を用いたMESFETにおい
て、ゲート電極として引っ張り性の内部応力を持つ金属
膜を用い、ゲート電極５の方向を〔0 1 1〕にすると、
この引っ張り性の内部応力によりゲート電極５の下のチ
ャネル層３内に正のピエゾ電荷、ゲート電極５の両脇の
チャネル層３内に負のピエゾ電荷が生じると考えられ
る。ゲート電極５の下に生じた正のピエゾ電荷によりゲ
ート電極５の下の空乏層幅が縮じまるので、しきい電圧
が深くなり、ゲート電極５の両脇に生じる負のピエゾ電
荷によりゲート電極５脇の表面空乏層幅が増加するので
ソース抵抗が増加し特性劣化を招くと予想される。
【０００８】現にチャネル層３としてn型GaAsを用いゲ
ート電極５の方向を〔0 1 1〕にとった場合は〔0 1 -
1〕にとった場合に比べてしきい電圧が深く、高周波(1.
5GHz)入出力特性が劣化する事が実験によりわかった。
高周波(1.5GHz)入出力特性の劣化はソース抵抗の増加に
起因すると考えられる。従って図２のようにHEMTを構成
するとしきい電圧の温度変化を低減できるが、ソース抵
抗が増加し特性の劣化を招く事がわかった。
ート電極５の方向を〔0 1 1〕にとった場合は〔0 1 -
1〕にとった場合に比べてしきい電圧が深く、高周波(1.
5GHz)入出力特性が劣化する事が実験によりわかった。
高周波(1.5GHz)入出力特性の劣化はソース抵抗の増加に
起因すると考えられる。従って図２のようにHEMTを構成
するとしきい電圧の温度変化を低減できるが、ソース抵
抗が増加し特性の劣化を招く事がわかった。
【０００９】チャネル層３としてp型化合物半導体を用
いたMESFETにおいて、ゲート電極として引っ張り性の内
部応力を持つ金属膜を用い、ゲート電極５の方向を〔0
1 -1〕にとった場合にもしきい電圧の温度変化は低減で
きるがn型と同様の課題、即ちソース抵抗の増加が生じ
ると予想される。
いたMESFETにおいて、ゲート電極として引っ張り性の内
部応力を持つ金属膜を用い、ゲート電極５の方向を〔0
1 -1〕にとった場合にもしきい電圧の温度変化は低減で
きるがn型と同様の課題、即ちソース抵抗の増加が生じ
ると予想される。
【００１０】チャネル層３としてp型化合物半導体を用
いたMESFETにおいて、ゲート電極５の方向を〔0 1 -1〕
にとった場合には引っ張り性の内部応力によりゲート電
極５の下のチャネル層３内に負のピエゾ電荷、ゲート電
極５両脇のチャネル層３内に正のピエゾ電荷が生じると
考えられる。ゲート電極５の下に生じた負のピエゾ電荷
によりゲート電極５の下の空乏層幅が縮じまるのでしき
い電圧が深くなり、ゲート電極５の両脇に生じる正のピ
エゾ電荷によりゲート電極５脇の表面空乏層幅が増加す
るのでソース抵抗が増加し特性劣化を招くと予想され
る。
いたMESFETにおいて、ゲート電極５の方向を〔0 1 -1〕
にとった場合には引っ張り性の内部応力によりゲート電
極５の下のチャネル層３内に負のピエゾ電荷、ゲート電
極５両脇のチャネル層３内に正のピエゾ電荷が生じると
考えられる。ゲート電極５の下に生じた負のピエゾ電荷
によりゲート電極５の下の空乏層幅が縮じまるのでしき
い電圧が深くなり、ゲート電極５の両脇に生じる正のピ
エゾ電荷によりゲート電極５脇の表面空乏層幅が増加す
るのでソース抵抗が増加し特性劣化を招くと予想され
る。
【００１１】以上AlGaAs/GaAs HEMTについて述べたが、
同様のことが AlGaAs/InGaAs,InAlAs/InGaAsなど他の３
-５化合物半導体HEMTやInP,InGaAsなどの他の ３-５化
合物半導体MESFETでも起こりうる。
同様のことが AlGaAs/InGaAs,InAlAs/InGaAsなど他の３
-５化合物半導体HEMTやInP,InGaAsなどの他の ３-５化
合物半導体MESFETでも起こりうる。
【００１２】本発明の目的は、しきい電圧の温度変化を
低減でき尚かつソース抵抗が増加しない電界効果型化合
物半導体装置を提供することにある。
低減でき尚かつソース抵抗が増加しない電界効果型化合
物半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】課題を解決するために以
下の構造を持つ電界効果型化合物半導体装置を構成す
る。
下の構造を持つ電界効果型化合物半導体装置を構成す
る。
【００１４】チャネル層の上方に接してまたは上方にソ
ース電極、ドレイン電極、ゲート電極があり、チャネル
層として３-５化合物を用い、ゲート電極として引っ張
り性の内部応力を持つ金属膜を用い、ゲート電極の方向
をn型３-５化合物半導体の（1 0 0）面上の〔0 1 1〕方
向にとり、ゲート電極に発生する内部応力と反対方向で
ある圧縮性の内部応力を持つ絶縁体膜がゲート電極上に
接している事を特徴とする電界効果型化合物半導体装
置。
ース電極、ドレイン電極、ゲート電極があり、チャネル
層として３-５化合物を用い、ゲート電極として引っ張
り性の内部応力を持つ金属膜を用い、ゲート電極の方向
をn型３-５化合物半導体の（1 0 0）面上の〔0 1 1〕方
向にとり、ゲート電極に発生する内部応力と反対方向で
ある圧縮性の内部応力を持つ絶縁体膜がゲート電極上に
接している事を特徴とする電界効果型化合物半導体装
置。
【００１５】あるいは、チャネル層の上方に接してまた
は上方にソース電極、ドレイン電極、ゲート電極があ
り、チャネル層としてn型３-５化合物半導体を用い、ゲ
ート電極の方向を３-５化合物の（1 0 0）面上の〔0 1
1〕方向にとり、ゲート電極を２層以上の構造にしその
内の一層以上を引っ張り性の内部応力を持つ金属膜を用
い、残りの層を圧縮性の内部応力を持つ金属膜を用いる
事を特徴とする電界効果型化合物半導体装置。
は上方にソース電極、ドレイン電極、ゲート電極があ
り、チャネル層としてn型３-５化合物半導体を用い、ゲ
ート電極の方向を３-５化合物の（1 0 0）面上の〔0 1
1〕方向にとり、ゲート電極を２層以上の構造にしその
内の一層以上を引っ張り性の内部応力を持つ金属膜を用
い、残りの層を圧縮性の内部応力を持つ金属膜を用いる
事を特徴とする電界効果型化合物半導体装置。
【００１６】あるいは、チャネル層の上方に接してまた
は上方にソース電極、ドレイン電極、ゲート電極があ
り、チャネル層として３-５化合物を用い、ゲート電極
として引っ張り性の内部応力を持つ金属膜を用い、ゲー
ト電極の方向をp型３-５化合物半導体の（1 0 0）面上
の〔0 1 -1〕方向にとり、ゲート電極に発生する内部応
力と反対方向である圧縮性の内部応力を持つ絶縁体膜が
ゲート電極上に接している事を特徴とする電界効果型化
合物半導体装置。
は上方にソース電極、ドレイン電極、ゲート電極があ
り、チャネル層として３-５化合物を用い、ゲート電極
として引っ張り性の内部応力を持つ金属膜を用い、ゲー
ト電極の方向をp型３-５化合物半導体の（1 0 0）面上
の〔0 1 -1〕方向にとり、ゲート電極に発生する内部応
力と反対方向である圧縮性の内部応力を持つ絶縁体膜が
ゲート電極上に接している事を特徴とする電界効果型化
合物半導体装置。
【００１７】あるいは、チャネル層の上方に接してまた
は上方にソース電極、ドレイン電極、ゲート電極があ
り、チャネル層としてp型３-５化合物半導体を用い、ゲ
ート電極の方向を３-５化合物の（1 0 0）面上の〔0 1
-1〕方向にとり、ゲート電極を２層以上の構造にしその
内の一層以上を引っ張り性の内部応力を持つ金属膜を用
い、残りの層を圧縮性の内部応力を持つ金属膜を用いる
事を特徴とする電界効果型化合物半導体装置。
は上方にソース電極、ドレイン電極、ゲート電極があ
り、チャネル層としてp型３-５化合物半導体を用い、ゲ
ート電極の方向を３-５化合物の（1 0 0）面上の〔0 1
-1〕方向にとり、ゲート電極を２層以上の構造にしその
内の一層以上を引っ張り性の内部応力を持つ金属膜を用
い、残りの層を圧縮性の内部応力を持つ金属膜を用いる
事を特徴とする電界効果型化合物半導体装置。
【００１８】このような構造を持つ電界効果型化合物半
導体装置を構成すると、発明が解決しようとする課題は
解決される。
導体装置を構成すると、発明が解決しようとする課題は
解決される。
【００１９】
【作用】従来技術にあるとおり、チャネル層３としてn
型３-５化合物半導体を用いた場合にはゲート電極５の
方向をGaAs（1 0 0）面の〔0 1 1〕方向にとり、チャネ
ル層３としてp型３-５化合物半導体を用いた場合にはゲ
ート電極５の方向をGaAs（1 0 0）面の〔0 1 -1〕方向
にとるとGaAsのピエゾ効果によりしきい電圧の温度変化
の少ないGaAsFETを構成できる。しかし、ゲート電極５
の材料としてアルミニウムのように引っ張り性の内部応
力を持つ金属を用いると、この引っ張り性の応力がチャ
ネル層３に伝わり、ピエゾ効果によりFETのソース抵抗
の増加を招く。
型３-５化合物半導体を用いた場合にはゲート電極５の
方向をGaAs（1 0 0）面の〔0 1 1〕方向にとり、チャネ
ル層３としてp型３-５化合物半導体を用いた場合にはゲ
ート電極５の方向をGaAs（1 0 0）面の〔0 1 -1〕方向
にとるとGaAsのピエゾ効果によりしきい電圧の温度変化
の少ないGaAsFETを構成できる。しかし、ゲート電極５
の材料としてアルミニウムのように引っ張り性の内部応
力を持つ金属を用いると、この引っ張り性の応力がチャ
ネル層３に伝わり、ピエゾ効果によりFETのソース抵抗
の増加を招く。
【００２０】そこで、図１に示すように、FETのソース
抵抗を低減させるためにゲート電極５上部に接する層間
絶縁膜１２としてゲート電極５の反対の圧縮性の内部応
力をもつ材料を選ぶ。すると引っ張り性のゲート電極５
の内部応力を抑え、チャネル層３に伝わる引っ張り性の
接線応力を低減できる。層間絶縁膜１２が及ぼす圧縮性
の接線応力がゲート電極が及ぼす引っ張り性の接線応力
と同程度ならば、チャネル層３に伝わる接線応力を０に
近づける事ができる。層間絶縁膜１２が及ぼす圧縮性の
接線応力がゲート電極が及ぼす引っ張り性の接線応力以
上に強ければ、チャネル層３に伝わる接線応力を圧縮性
にする事ができる。
抵抗を低減させるためにゲート電極５上部に接する層間
絶縁膜１２としてゲート電極５の反対の圧縮性の内部応
力をもつ材料を選ぶ。すると引っ張り性のゲート電極５
の内部応力を抑え、チャネル層３に伝わる引っ張り性の
接線応力を低減できる。層間絶縁膜１２が及ぼす圧縮性
の接線応力がゲート電極が及ぼす引っ張り性の接線応力
と同程度ならば、チャネル層３に伝わる接線応力を０に
近づける事ができる。層間絶縁膜１２が及ぼす圧縮性の
接線応力がゲート電極が及ぼす引っ張り性の接線応力以
上に強ければ、チャネル層３に伝わる接線応力を圧縮性
にする事ができる。
【００２１】チャネル層３に伝わる接線応力が０ならば
ゲート電極５の下と脇のピエゾ電荷密度を０にする事が
できるため、３-５化合物MESFETのソース抵抗を低減で
きる。さらにチャネル層３に伝わる接線応力が圧縮性に
なればピエゾ効果によりゲート電極５脇のチャネル層３
内の表面空乏層幅を接線応力が作用しない場合に比べ低
減する事ができるため、 ３-５化合物MESFETのソース抵
抗をさらに低減できる。
ゲート電極５の下と脇のピエゾ電荷密度を０にする事が
できるため、３-５化合物MESFETのソース抵抗を低減で
きる。さらにチャネル層３に伝わる接線応力が圧縮性に
なればピエゾ効果によりゲート電極５脇のチャネル層３
内の表面空乏層幅を接線応力が作用しない場合に比べ低
減する事ができるため、 ３-５化合物MESFETのソース抵
抗をさらに低減できる。
【００２２】
（実施例１）本発明のMESFETについての実施例を図５、
図６、図７にもとずいて説明する。
図６、図７にもとずいて説明する。
【００２３】図５に結晶基板の断面構造を示す。化合物
半導体基板１上にバッファ層２となるアンドープGaAs
層、その上に半導体装置のチャネル層３となるn型GaAs
層（ドープ濃度；2E+17cm-3、厚さ；145nm）、その上に
ゲート孔形成工程のストッパとなるアンドープAlGaAs層
４（厚さ；20nm）、その上にソース及びドレイン電極の
オーミックコンタクト層９であるn型GaAs層（ドープ濃
度；3E+18cm-3、厚さ；160nm）、をエピタキシャル成長
法によりそれぞれ形成する。
半導体基板１上にバッファ層２となるアンドープGaAs
層、その上に半導体装置のチャネル層３となるn型GaAs
層（ドープ濃度；2E+17cm-3、厚さ；145nm）、その上に
ゲート孔形成工程のストッパとなるアンドープAlGaAs層
４（厚さ；20nm）、その上にソース及びドレイン電極の
オーミックコンタクト層９であるn型GaAs層（ドープ濃
度；3E+18cm-3、厚さ；160nm）、をエピタキシャル成長
法によりそれぞれ形成する。
【００２４】図６にソース電極７及びドレイン電極８ま
で形成された断面構造を示す。まず結晶基板上に絶縁膜
６であるSiO2 を400nm被着し、通常のホトレジスト工程
によりソース電極７及びドレイン電極８のためのパター
ンを形成し、SiO2 をエッチングしソース及びドレイン
電極８孔を形成する。その上にAuGe/Ni/Auを350nm蒸着
しリフトオフを施しソース電極７及びドレイン電極８を
形成する。
で形成された断面構造を示す。まず結晶基板上に絶縁膜
６であるSiO2 を400nm被着し、通常のホトレジスト工程
によりソース電極７及びドレイン電極８のためのパター
ンを形成し、SiO2 をエッチングしソース及びドレイン
電極８孔を形成する。その上にAuGe/Ni/Auを350nm蒸着
しリフトオフを施しソース電極７及びドレイン電極８を
形成する。
【００２５】図７ソース電極７、ドレイン電極８、及び
ゲート電極５のコンタクト孔形成後の断面構造を示す。
図６の構造上にホトレジスト工程によりゲート電極５の
ためのパターンを形成する。だたしゲート電極５の方向
はGaAs（1 0 0）面上の〔0 11〕方向とする。絶縁膜６
（SiO2 ）をエッチングする。その後にオーミックコン
タクト層９であるn型GaAs層（ドープ濃度；3E+18cm-3、
厚さ；160nm）を選択ドライエッチングする。ドライエ
ッチングにはアンドープAlGaAs層４をエッチングストッ
パとして使用しエッチングに選択性をもたせる。その上
にTi（50nm）、Al（500nm）を蒸着しリフトオフを施し
ゲート電極５を形成する。
ゲート電極５のコンタクト孔形成後の断面構造を示す。
図６の構造上にホトレジスト工程によりゲート電極５の
ためのパターンを形成する。だたしゲート電極５の方向
はGaAs（1 0 0）面上の〔0 11〕方向とする。絶縁膜６
（SiO2 ）をエッチングする。その後にオーミックコン
タクト層９であるn型GaAs層（ドープ濃度；3E+18cm-3、
厚さ；160nm）を選択ドライエッチングする。ドライエ
ッチングにはアンドープAlGaAs層４をエッチングストッ
パとして使用しエッチングに選択性をもたせる。その上
にTi（50nm）、Al（500nm）を蒸着しリフトオフを施し
ゲート電極５を形成する。
【００２６】その上に基板を250℃に加熱しNO2/SiH4=20
0/450でPECVD(Plasma Enhanced Chemical Vapor Deposi
tion)により層間絶縁膜１２であるSiO2を 600nm被着す
るが、この工程中に高温となるためにゲート電極５の材
料であるAl薄膜に引っ張り性の内部応力が発生する。一
方、PECVDにより被着されたSiO2層間絶縁膜１２はゲー
ト電極５と反対方向の圧縮性の内部応力を持つ。層間絶
縁膜１２の圧縮性の内部応力がゲート電極５の引っ張り
性の内部応力を抑え、チャネル層３に引っ張り性の内部
応力が伝わるのを防ぐ。ホトレジスト工程によりソース
電極７、ドレイン電極８、ゲート電極５のコンタクト孔
のためのパターンを形成し、層間絶縁膜１２をエッチン
グしコンタクト孔を形成する。
0/450でPECVD(Plasma Enhanced Chemical Vapor Deposi
tion)により層間絶縁膜１２であるSiO2を 600nm被着す
るが、この工程中に高温となるためにゲート電極５の材
料であるAl薄膜に引っ張り性の内部応力が発生する。一
方、PECVDにより被着されたSiO2層間絶縁膜１２はゲー
ト電極５と反対方向の圧縮性の内部応力を持つ。層間絶
縁膜１２の圧縮性の内部応力がゲート電極５の引っ張り
性の内部応力を抑え、チャネル層３に引っ張り性の内部
応力が伝わるのを防ぐ。ホトレジスト工程によりソース
電極７、ドレイン電極８、ゲート電極５のコンタクト孔
のためのパターンを形成し、層間絶縁膜１２をエッチン
グしコンタクト孔を形成する。
【００２７】このように電界効果型化合物半導体装置を
形成すると、図８に示したようにチャネル層３に引っ張
り性の接線応力が作用する事を防ぎソース抵抗を低減で
きる。
形成すると、図８に示したようにチャネル層３に引っ張
り性の接線応力が作用する事を防ぎソース抵抗を低減で
きる。
【００２８】（実施例２）概要は実施例１とほぼ同じで
ある。実施例１と異なる点は層間絶縁膜１２として、基
板加熱なしに反応圧力が1.7×10-3TorrでPECVDによりSi
Nを被着する事である。SiNはSiO2と同程度の圧縮性の内
部応力を持つ。また、SiNはSiO2よりも被着温度が低い
ためにゲート電極５の引っ張り性の内部応力の発生を抑
える事ができる。従って、チャネル層３には圧縮性の応
力が伝わる事になる。
ある。実施例１と異なる点は層間絶縁膜１２として、基
板加熱なしに反応圧力が1.7×10-3TorrでPECVDによりSi
Nを被着する事である。SiNはSiO2と同程度の圧縮性の内
部応力を持つ。また、SiNはSiO2よりも被着温度が低い
ためにゲート電極５の引っ張り性の内部応力の発生を抑
える事ができる。従って、チャネル層３には圧縮性の応
力が伝わる事になる。
【００２９】このように電界効果型化合物半導体装置を
形成すると、図８に示したようにチャネル層３に引っ張
り性の接線応力が作用する事を防ぎソース抵抗を低減で
きる。
形成すると、図８に示したようにチャネル層３に引っ張
り性の接線応力が作用する事を防ぎソース抵抗を低減で
きる。
【００３０】（実施例３）概要は実施例１とほぼ同じで
ある。実施例１と異なる点はゲート電極５をAl/Nb/Alの
３層構造にする事である。アンドープのAlGaAs層４の上
にAl(150nm)を蒸着し、その上にNb((250nm)をスパッタ
蒸着する。さらにその上にAl(150nm)を蒸着する。Nb((2
50nm)をスパッタ蒸着する際の条件はAr圧力が１Paであ
る。この場合Nb膜は圧縮性の内部応力を持つ。従って、
Al膜の引っ張り性の内部応力をNb膜の圧縮性の内部応力
が打ち消す。
ある。実施例１と異なる点はゲート電極５をAl/Nb/Alの
３層構造にする事である。アンドープのAlGaAs層４の上
にAl(150nm)を蒸着し、その上にNb((250nm)をスパッタ
蒸着する。さらにその上にAl(150nm)を蒸着する。Nb((2
50nm)をスパッタ蒸着する際の条件はAr圧力が１Paであ
る。この場合Nb膜は圧縮性の内部応力を持つ。従って、
Al膜の引っ張り性の内部応力をNb膜の圧縮性の内部応力
が打ち消す。
【００３１】このように電界効果型化合物半導体装置を
形成すると、図９に示したようにチャネル層３に引っ張
り性の接線応力が作用する事を防ぎソース抵抗を低減で
きる。
形成すると、図９に示したようにチャネル層３に引っ張
り性の接線応力が作用する事を防ぎソース抵抗を低減で
きる。
【００３２】
【発明の効果】本発明によれば、チャネル層に引っ張り
性の接線応力が作用する事を防げる。このためソース抵
抗の増加を招くことなく、しきい電圧の温度変化を少な
い電界効果型化合物半導体装置を作る事ができる。
性の接線応力が作用する事を防げる。このためソース抵
抗の増加を招くことなく、しきい電圧の温度変化を少な
い電界効果型化合物半導体装置を作る事ができる。
【００３３】以上n型GaAs MESFETについて述べたが、n,
p型InP,InGaAsなどの他の ３-５化合物半導体MESFETや
n,p型AlGaAs/GaAs HEMT,AlGaAs/InGaAs,InAlAs/InGaAs
など他の３-５化合物半導体HEMTでも同様の効果が得ら
れる。
p型InP,InGaAsなどの他の ３-５化合物半導体MESFETや
n,p型AlGaAs/GaAs HEMT,AlGaAs/InGaAs,InAlAs/InGaAs
など他の３-５化合物半導体HEMTでも同様の効果が得ら
れる。
【図１】本発明による化合物半導体装置の説明図。
【図２】従来型デプレッションモードHEMTの平面図。
【図３】結晶面、結晶方向及びエッチング形状の説明
図。
図。
【図４】従来型HEMTの断面図。
【図５】エピタキシャル成長による結晶基板の断面図。
【図６】ソース電極及びドレイン電極形成後の断面図。
【図７】ソース電極、ドレイン電極、及びゲート電極の
コンタクト孔形成後の断面図。
コンタクト孔形成後の断面図。
【図８】実施例１と実施例２による電界効果型化合物半
導体装置の説明図。
導体装置の説明図。
【図９】実施例３による電界効果型化合物半導体装置の
説明図。
説明図。
３…チャネル層、５…ゲート電極、７…ソース電極、８
…ドレイン電極、１２…層間絶縁膜。
…ドレイン電極、１２…層間絶縁膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野 秀行 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (4)
- 【請求項１】チャネル層の上方に接し、または、上方に
ソース電極、ドレイン電極、ゲート電極があり、前記チ
ャネル層としてn型３-５化合物半導体を用い、前記ゲー
ト電極として引っ張り性の内部応力を持つ金属膜を用
い、前記ゲート電極の方向を３-５化合物の（1 0 0）面
上の〔0 1 1〕方向にとり、前記ゲート電極に発生する
内部応力と反対方向である圧縮性の内部応力を持つ絶縁
体膜が前記ゲート電極上に接している事を特徴とする電
界効果型化合物半導体装置。 - 【請求項２】チャネル層の上方に接し、または、上方に
ソース電極、ドレイン電極、ゲート電極があり、前記チ
ャネル層としてn型３-５化合物半導体を用い、前記ゲー
ト電極の方向を３-５化合物の（1 0 0）面上の〔0 1
1〕方向にとり、ゲート電極を複数層の構造にしその内
の一層以上を引っ張り性の内部応力を持つ金属膜を用
い、残りの層を圧縮性の内部応力を持つ金属膜を用いる
事を特徴とする電界効果型化合物半導体装置。 - 【請求項３】チャネル層の上方に接し、または、上方に
ソース電極、ドレイン電極、ゲート電極があり、前記チ
ャネル層としてp型３-５化合物半導体を用い、前記ゲー
ト電極として引っ張り性の内部応力を持つ金属膜を用
い、前記ゲート電極の方向を３-５化合物の（1 0 0）面
上の〔0 1 -1〕方向にとり、前記ゲート電極に発生する
内部応力と反対方向である圧縮性の内部応力を持つ絶縁
体膜が前記ゲート電極上に接している事を特徴とする電
界効果型化合物半導体装置。 - 【請求項４】チャネル層の上方に接し、または、上方に
ソース電極、ドレイン電極、ゲート電極があり、前記チ
ャネル層としてp型３-５化合物半導体を用い、前記ゲー
ト電極の方向を３-５化合物の（1 0 0）面上の〔0 1 -
1〕方向にとり、前記ゲート電極を複数層の構造にしそ
の内の一層以上を引っ張り性の内部応力を持つ金属膜を
用い、残りの層を圧縮性の内部応力を持つ金属膜を用い
る事を特徴とする電界効果型化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6277399A JPH08139106A (ja) | 1994-11-11 | 1994-11-11 | 電界効果型化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6277399A JPH08139106A (ja) | 1994-11-11 | 1994-11-11 | 電界効果型化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139106A true JPH08139106A (ja) | 1996-05-31 |
Family
ID=17583007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6277399A Pending JPH08139106A (ja) | 1994-11-11 | 1994-11-11 | 電界効果型化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139106A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251180A (ja) * | 2006-03-17 | 2007-09-27 | United Monolithic Semiconductors Gmbh | 金属性の制御電極を有する半導体素子を製造する方法、および半導体素子 |
| CN110491954A (zh) * | 2019-09-20 | 2019-11-22 | 浙江晶科能源有限公司 | 一种太阳能电池及其制造方法、一种光伏组件 |
-
1994
- 1994-11-11 JP JP6277399A patent/JPH08139106A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251180A (ja) * | 2006-03-17 | 2007-09-27 | United Monolithic Semiconductors Gmbh | 金属性の制御電極を有する半導体素子を製造する方法、および半導体素子 |
| CN110491954A (zh) * | 2019-09-20 | 2019-11-22 | 浙江晶科能源有限公司 | 一种太阳能电池及其制造方法、一种光伏组件 |
| CN110491954B (zh) * | 2019-09-20 | 2024-05-03 | 浙江晶科能源有限公司 | 一种太阳能电池及其制造方法、一种光伏组件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10453926B2 (en) | Nitride-based semiconductor device and method of manufacturing the same | |
| JP6767741B2 (ja) | 窒化物半導体装置およびその製造方法 | |
| US10283632B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| KR101092467B1 (ko) | 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법 | |
| JP7317936B2 (ja) | 窒化物半導体装置 | |
| JP5367429B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| JPH10223901A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP2008235613A (ja) | 半導体装置 | |
| JP7426786B2 (ja) | 窒化物半導体装置 | |
| US6329230B1 (en) | High-speed compound semiconductor device having an improved gate structure | |
| US11335797B2 (en) | Semiconductor devices and methods for fabricating the same | |
| US5336626A (en) | Method of manufacturing a MESFET with an epitaxial void | |
| US4929985A (en) | Compound semiconductor device | |
| JP3690594B2 (ja) | ナイトライド系化合物半導体の電界効果トランジスタ | |
| JP3128601B2 (ja) | 高電子移動度トランジスタ | |
| JPH08139106A (ja) | 電界効果型化合物半導体装置 | |
| CN110034171B (zh) | 高电子移动率晶体管 | |
| JP2003273130A (ja) | 半導体装置及びその製造方法 | |
| JP2006303393A (ja) | 半導体装置とその製造方法 | |
| US20240162165A1 (en) | Nitride semiconductor device and method for manufacturing the same | |
| WO2023162521A1 (ja) | 窒化物半導体装置およびその製造方法 | |
| WO2023127520A1 (ja) | 窒化物半導体装置およびその製造方法 | |
| TWI644427B (zh) | 高電子移動率電晶體 | |
| JPH08203927A (ja) | 電界効果型化合物半導体装置 | |
| JPH05283439A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041027 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041207 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20050118 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050208 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050221 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110311 |
|
| LAPS | Cancellation because of no payment of annual fees |