JPH08139042A - エピタキシャル半導体ウェーハの製造方法 - Google Patents

エピタキシャル半導体ウェーハの製造方法

Info

Publication number
JPH08139042A
JPH08139042A JP30561094A JP30561094A JPH08139042A JP H08139042 A JPH08139042 A JP H08139042A JP 30561094 A JP30561094 A JP 30561094A JP 30561094 A JP30561094 A JP 30561094A JP H08139042 A JPH08139042 A JP H08139042A
Authority
JP
Japan
Prior art keywords
wafer
oxide film
epitaxial
film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30561094A
Other languages
English (en)
Other versions
JP3365098B2 (ja
Inventor
Hisashi Adachi
尚志 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Sitix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Sitix Corp filed Critical Sumitomo Sitix Corp
Priority to JP30561094A priority Critical patent/JP3365098B2/ja
Publication of JPH08139042A publication Critical patent/JPH08139042A/ja
Application granted granted Critical
Publication of JP3365098B2 publication Critical patent/JP3365098B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 従来のシリコン・エピタキシャル薄膜成長前
後でのウェーハ処理工程の簡略化を図り、ウェーハ裏面
にエッチングむらの生じない、デバイス工程で高歩留で
高品質エピタキシャル薄膜の製造を可能にするエピタキ
シャル薄膜製造方法の提供。 【構成】 シリコン薄膜の気相成長前にウェーハの両面
に極薄い熱酸化膜やCVD膜等の特定の成膜処理を施し
てから反応装置に挿入配置してエピタキシャル成長させ
ることにより、水素雰囲気や塩化水素ガスのエッチング
時にウェーハ表面の極薄い酸化膜は容易に除去され、一
方、サセプターに載置された裏面側は表目側に比べてエ
ッチング速度が遅いため極薄い酸化膜がマスクとして作
用して保護するため、ウェーハ裏面エッチングむらを著
しく低減できること、並びにエピタキシャル反応前の工
程を前述の従来法に比べて大幅に簡略化できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、デバイスプロセスに
おいて、高歩留を可能にした高品質のエピタキシャル半
導体ウェーハの製造方法に係り、シリコン薄膜の気相成
長前にウェーハの両面に極薄い熱酸化膜等の特定の酸化
膜処理を施してから反応装置に挿入配置してエピタキシ
ャル成長させることにより、エピタキシャル反応前の工
程の簡略化を図り、ウェーハ裏面エッチングむらを著し
く低減し、高品質エピタキシャル薄膜を成膜できるエピ
タキシャル半導体ウェーハの製造方法に関する。
【0002】
【従来の技術】半導体シリコンウェーハにエピタキシャ
ル薄膜を成長させるプロセスは、通常以下のごときプロ
セスからなる。図3に示すヒートパターン図に基づいて
説明すると、まず、 A 水素ガスを含むガス雰囲気下で所定の温度域まで昇
温し、 B 引き続き塩化水素を含むガスなどによりエッチング
を数分行いシリコンウェーハ表面コンタミネーションの
除去及びウェーハ表面の活性化を行った後、 C 雰囲気パージ、 D シラン系ガスを用いてウェーハ表面にエピタキシャ
ル成長させ、 E 雰囲気パージ、 F 所定の冷却速度で降温させるものである。
【0003】しかし、通常エピタキシャル成長に使用さ
れるウェーハは、RCA洗浄処理仕上であり、ウェーハ
表面上には、薬液による約10Å程度の自然酸化膜が成
長しているが、エピタキシャル成長過程での水素雰囲気
下では、水素ガスの還元作用によりこの自然酸化膜は直
ちにエッチングされてしまい、シリコンウェーハ表面が
剥き出し状態になり、特に引き続いて導入される塩化水
素ガスのウェーハ裏面側への周り込みにより裏面外周部
を局部的にエッチングしていた。
【0004】上記のウェーハ裏面にエッチングむらの生
じたエピタキシャルウェーハは、ディスクリードデバイ
スのようにウェーハ裏面から金属コンタクトする場合
に、接着力の低下を引起しダイシング時に金属の剥がれ
が生じ歩留を低下させる問題があった。
【0005】
【発明が解決しようとする課題】一方、エピタキシャル
薄膜工程で上記問題を低減する手法として、ウェーハ全
面に予め熱酸化膜形成、またはCVD(Chemica
l Vapor Deposition)酸化膜や窒化
膜を約1000Å厚み以上成長させ、その後ウェーハ表
面のみエッチングを行い、引き続きエピタキシャル薄膜
成長させる方法がある。
【0006】しかし、上記工程を実施する場合、エピタ
キシャル工程に至るまでの前処理として酸化膜付け熱処
理あるいはCVD処理、ウェーハ裏面マスキング付け、
ウェーハ表面膜エッチング、ウェーハ裏面マスキング剥
離、RCA洗浄までの一連の処理工程が必要となる。さ
らに、エピタキシャル膜成長後、後工程として上記方法
によるウェーハ裏面成長膜除去のプロセスが必要であ
り、煩雑な工程を要する問題がある。
【0007】この発明は、従来のシリコン・エピタキシ
ャル薄膜成長前後でのウェーハ処理工程の簡略化を図
り、ウェーハ裏面にエッチングむらの生じない、デバイ
ス工程で高歩留で高品質エピタキシャル薄膜の製造を可
能にするエピタキシャル薄膜製造方法の提供を目的とし
ている。
【0008】
【課題を解決するための手段】発明者は、デバイスプロ
セスにおいて、ウェーハ裏面にエッチングむらの生じな
い、高歩留を可能にした高品質のエピタキシャル半導体
ウェーハの製造方法を目的に、シリコン・エピタキシャ
ル薄膜成長前後でのウェーハ処理工程について種々検討
した結果、シリコン薄膜の気相成長前にウェーハの両面
に極薄い熱酸化膜やCVD膜等の特定の成膜処理を施し
てから反応装置に挿入配置してエピタキシャル成長させ
ることにより、水素雰囲気や塩化水素ガスのエッチング
時にウェーハ表面の極薄い酸化膜は容易に除去され、一
方、サセプターに載置された裏面側は表目側に比べてエ
ッチング速度が遅いため極薄い酸化膜がマスクとして作
用して保護するため、ウェーハ裏面エッチングむらを著
しく低減できること、並びにエピタキシャル反応前の工
程を前述の従来法に比べて大幅に簡略化できることを知
見しこの発明を完成した。
【0009】すなわち、この発明は、半導体ウェーハの
表面にシリコン薄膜を気相成長させるエピタキシャル半
導体ウェーハの製造方法において、ウェーハの表裏面
に、装置内のエピタキシャル反応工程中でのガスエッチ
ングあるいは水素雰囲気下でエッチング除去され得る厚
みからなる極薄い熱酸化あるいはドライプレーティング
による酸化膜または窒化膜を形成した後、当該酸化膜を
除去することなくエピタキシャル反応装置に挿入配置し
てエピタキシャル反応工程を施すことを特徴とするエピ
タキシャル半導体ウェーハの製造方法である。
【0010】また、この発明は、上記の構成において、
酸化膜が熱酸化膜である場合に、膜厚みが10Å〜20
Åであるエピタキシャル半導体ウェーハの製造方法、ド
ライプレーティングによる酸化膜または窒化膜の膜厚み
が10Å〜100Åであるエピタキシャル半導体ウェー
ハの製造方法を併せて提案する。
【0011】この発明において、酸化膜を形成するため
の熱酸化処理は、所望の酸化膜厚みが得られるものであ
れば特に限定しない。この発明において、ドライプレー
ティングは、真空蒸着、スパッタリング、CVD、イオ
ンプレーティング、プラズマプレーティングなどいずれ
の気相成長による成膜法でも採用でき、酸化膜のほか窒
化膜も同等の作用効果を有する。
【0012】
【作用】この発明における酸化膜の作用効果を図面に基
づいて詳述する。図1はシリコンウェーハに熱酸化膜を
設けた場合のエピタキシャル成長時に微小欠陥が取り込
まれる工程を示すウェーハの縦断説明図である。図2は
エッチング時のシリコンウェーハを示す縦断説明図であ
る。この発明において、ウェーハ表裏面に極薄い酸化膜
または窒化膜を形成したのは、エピタキシャルプロセス
において、図2に示すごとく、サセプター10の収納穴
11に載置されたウェーハ1の表面と裏面側の水素のガ
ス流速の違いによる酸化膜のエッチング速度の差を利用
したものである。すなわち、ウェーハ1表面側は水素の
ガス流れ12(主流)が速いため、酸化膜のエッチング
速度も速く、一方、ウェーハ1裏面側のガス流れ13は
水素ガスの周り込みによるもので酸化膜のエッチング速
度が非常に遅いことを利用している。
【0013】従って、例えば、熱処理により生成した酸
化膜は、エピタキシャルプロセス中にウェーハ表面側の
み酸化膜が完全に除去され、その後塩化水素ガス導入に
よりシリコンウェーハ表面をエッチングし、しかるのち
シリコン系ガスによりエピタキシャル薄膜を行う。一
方、ウェーハ裏面側は酸化膜が存在した状態で塩化水素
ガスが導入されるためにウェーハ裏面側に塩化水素ガス
が周り込んでも酸化膜がマスクとして作用するために、
ウェーハ裏面側のシリコン基板自体はエッチングされな
い。すなわち、この発明は、従来の方法と比してより簡
単にウェーハ裏面エッチングむらのないシリコンエピタ
キシャル薄膜を製造することを可能にしたものである。
【0014】また、図1のAに示すごとくシリコンウェ
ーハ1中に散在する微小欠陥2は、同Bに示すごとく熱
処理後の熱酸化膜3中に取り込まれるため、そのポイン
トがウィークスポットになり、同Cに示すごとく水素還
元時に最初にエッチングされ、最終的には局部的にシリ
コンウェーハ1上にピット4を発生させることになり、
これらのピット4は成長させたエピタキシャル膜5に反
映されることになる。従って、この発明において、熱酸
化膜処理の場合の酸化膜厚みは、上述の裏面側のマスク
として少なくとも10Å以上必要であるが、上記のエピ
タキシャル欠陥を極力低減させるためには、好ましくは
20Å以下である。一方、CVD酸化膜の場合、シリコ
ンウェーハの表面に酸化膜を堆積するので上記のような
ことは考える必要がなく、膜厚みは同様に少なくとも1
0Å以上必要であるが、ウェーハ表面のCVD酸化膜に
対する水素ガスのエッチング時間を考慮すると、厚いC
VD酸化膜では完全に還元除去するまでに要する時間が
かかり生産性の低下を招くため、100Å以下の厚みと
する。
【0015】
【実施例】
実施例1 CZ法による単結晶シリコンウェーハを用いて、鏡面仕
上げを施し、さらに熱処理炉にて、雰囲気 酸素、窒
素、温度 800℃、保持時間 2分間の条件でウェー
ハ面に熱酸化膜を生成し、エリプソメーターにて酸化膜
厚を測定したところ膜厚みは15Åであった。その後、
エピタキシャル成長炉にウェーハを投入し、図3に示す
ごとくプロセスにて水素雰囲気下で熱処理を実施し、再
度エリプソメーターにて酸化膜厚を測定した。上記ウェ
ーハの水素アニール前後の酸化膜厚の変化からウェーハ
表、裏面の酸化膜エッチング速度を求めた。ウェーハ表
面側のエッチング速度は、8〜10Å/分、裏面側は
0.7Å/分であった。水素アニール後は、図3に示す
ヒートパターンにてエピタキシャルプロセスを施して、
膜厚み5μmのエピタキシャル膜を形成したが、ウェー
ハでの裏面エッチングむらは発生していなかった。
【0016】実施例2 CZ法による単結晶シリコンウェーハを用いて、鏡面仕
上げを施し、さらにCVD炉にて、ターゲット 20
Å、雰囲気 ヘリウムガスベース、モノシラン、酸素ガ
ス、温度、400℃、保持時間 15秒の条件でウェー
ハ面にCVD酸化膜を生成し、エリプソメーターにて酸
化膜厚を測定したところ膜厚みは25Åであった。その
後、エピタキシャル成長炉にウェーハを投入し、図3に
示すごとくプロセスにて水素雰囲気下で熱処理を実施
し、再度エリプソメーターにて酸化膜厚を測定し、上記
ウェーハの水素アニール前後の酸化膜厚の変化からウェ
ーハ表、裏面の酸化膜エッチング速度を求めた。ウェー
ハ表面側のエッチング速度は、7〜10Å/分、裏面側
は0.8Å/分であった。水素アニール後は、図3に示
すヒートパターンにてエピタキシャルプロセスを施し
て、膜厚み5μmのエピタキシャル膜を形成したが、ウ
ェーハでの裏面エッチングむらは発生していなかった。
【0017】比較例1 次に、アンモニア/過酸化水素水/水による洗浄におい
て生成する酸化膜の膜厚を約40Åに成長させたウェー
ハについても実施例1,2と同様の試験を実施したが、
ウェーハ表面のエッチング速度25〜30Å/分、裏面
側のエッチング速度14Å/分と熱酸化膜などに比しエ
ッチング速度が速いために今回の製造方法でのエピタキ
シャルプロセスでは使用できないことがわかった。
【0018】実施例3 実施例1における熱酸化炉により約10Å、20Å、3
0Å、及び50Å厚みの酸化膜を生成させた4種のシリ
コンウェーハ、及び通常RCA洗浄上がりのウェーハを
エピタキシャル成長装置内に投入し、上記プロセスを行
いエピタキシャル薄膜成長後のウェーハを外観検査し
た。RCA洗浄上がりのウェーハは裏面にエッチングむ
らが生じていたが、極薄い熱酸化膜を設けたウェーハで
は裏面エッチングむらは発生していなかった。しかし、
酸化膜が厚いウェーハほど斜光検査でエピタキシャル膜
表面ヘイズレベルの劣化及び欠陥密度の増加が観察され
た。熱酸化膜厚み20Åの試料で製品として使用できる
ヘイズレベルであるため、熱酸化膜厚みは20Å以下で
あることが必要である。
【0019】実施例4 次に、実施例2におけるCVD炉を用いて、ターゲット
膜厚み約10Åから100Åの範囲、雰囲気 ヘリウム
ガスベース、モノシラン、酸素ガス、温度、400℃、
保持時間 数十秒から数分間の条件で、CVD酸化膜を
約10Å、30Å、50Å、75Å、100Å、厚みに
成長させたシリコンウェーハを実施例3と同様の試験を
実施したが、ウェーハ裏面エッチングむらは無く、また
エピタキシャル膜表面のヘイズレベルの劣化も観察され
なかった。また、酸化膜のエッチングレートがやく10
Å/minであるから100ÅのCVD酸化膜をエッチ
ング除去に要する時間は約10分程度であり、これ以上
厚くすると生産性の低下を招くため、100Å以下の厚
みが望ましい。
【0020】
【発明の効果】この発明は、シリコンウェーハをシリコ
ン薄膜のエピタキシャル成長前にウェーハの両面に極薄
い熱酸化膜やCVD膜等の特定の成膜処理を施してから
反応装置に挿入配置してエピタキシャル成長させること
により、水素雰囲気や塩化水素ガスのエッチング時にウ
ェーハ表面の極薄い酸化膜は容易に除去され、一方、サ
セプターに載置された裏面側は表目側に比べてエッチン
グ速度が遅いため極薄い酸化膜がマスクとして作用して
保護するため、ウェーハ裏面エッチングむらを著しく低
減できるエピタキシャル薄膜プロセスでの塩化水素ガス
などによるウェーハ裏面周り込みによるエッチングむら
を低減でき、デバイスプロセスにおける歩留を向上で
き、高品質エピタキシャル薄膜を提供できる。
【図面の簡単な説明】
【図1】シリコンウェーハに熱酸化膜を設けた場合のエ
ピタキシャル成長時に微小欠陥が取り込まれる工程を示
すウェーハの縦断説明図である。
【図2】エッチング時のシリコンウェーハを示す縦断説
明図である。
【図3】エピタキシャル薄膜を成長させるプロセスにお
けるヒートパターン図である。
【符号の説明】
1 ウェーハ 2 微小欠陥 3 熱酸化膜 4 ピット 5 エピタキシャル膜 10 サセプター 11 収納穴 12,13 ガス流れ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウェーハの表面にシリコン薄膜を
    気相成長させるエピタキシャル半導体ウェーハの製造方
    法において、ウェーハの表裏面に、装置内のエピタキシ
    ャル反応工程中でのガスエッチングあるいは水素雰囲気
    下でエッチング除去され得る厚みからなる極薄い熱酸化
    あるいはドライプレーティングによる酸化膜または窒化
    膜を形成した後、当該酸化膜を除去することなくエピタ
    キシャル反応装置に挿入配置してエピタキシャル反応工
    程を施すことを特徴とするエピタキシャル半導体ウェー
    ハの製造方法。
  2. 【請求項2】 酸化膜が熱酸化膜である場合に、膜厚み
    が10Å〜20Åであることを特徴とする請求項1に記
    載のエピタキシャル半導体ウェーハの製造方法。
  3. 【請求項3】 ドライプレーティングによる酸化膜また
    は窒化膜の膜厚みが10Å〜100Åであることを特徴
    とする請求項1に記載のエピタキシャル半導体ウェーハ
    の製造方法。
JP30561094A 1994-11-14 1994-11-14 エピタキシャル半導体ウェーハの製造方法 Expired - Fee Related JP3365098B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30561094A JP3365098B2 (ja) 1994-11-14 1994-11-14 エピタキシャル半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30561094A JP3365098B2 (ja) 1994-11-14 1994-11-14 エピタキシャル半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPH08139042A true JPH08139042A (ja) 1996-05-31
JP3365098B2 JP3365098B2 (ja) 2003-01-08

Family

ID=17947220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30561094A Expired - Fee Related JP3365098B2 (ja) 1994-11-14 1994-11-14 エピタキシャル半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP3365098B2 (ja)

Also Published As

Publication number Publication date
JP3365098B2 (ja) 2003-01-08

Similar Documents

Publication Publication Date Title
US6429098B1 (en) Process for obtaining a layer of single-crystal germanium or silicon on a substrate of single-crystal silicon or germanium, respectively, and multilayer products obtained
EP1115920B1 (fr) Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin, et produits obtenus
JPS58130517A (ja) 単結晶薄膜の製造方法
JPH02502467A (ja) ポリシリコン薄膜法及びその生成物
US7479187B2 (en) Method for manufacturing silicon epitaxial wafer
US6599815B1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JP3796030B2 (ja) 薄膜作成装置
JP3602443B2 (ja) 半導体素子の製法
Kunii et al. Si Surface Cleaning by Si2H6–H2 Gas Etching and Its Effects on Solid-Phase Epitaxy
US3661636A (en) Process for forming uniform and smooth surfaces
WO1992022689A1 (en) Process for making large-area single crystal diamond films
JPH08236462A (ja) 気相成長方法
JPH09310170A (ja) 炭化珪素薄膜構造体およびその作製方法
JP3365098B2 (ja) エピタキシャル半導体ウェーハの製造方法
JPH04336426A (ja) 半導体装置の製造方法
WO2022158148A1 (ja) エピタキシャルウェーハの製造方法
Aoyama et al. Surface cleaning for Si epitaxy using photoexcited fluorine gas
JPH09235189A (ja) 半導体単結晶薄膜の製造方法
JP3201970B2 (ja) 半導体成膜方法
JPH02143420A (ja) シリコン基板上のヘテロエピタキシャル膜の製造方法
JPH0427116A (ja) 半導体異種接合を形成する方法
JPH0645257A (ja) 半導体薄膜形成方法
JP3317247B2 (ja) 結晶成長装置および半導体素子の製造方法
JPH0669131A (ja) 半導体薄膜形成方法
JP2003197547A (ja) シリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20091101

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20111101

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20121101

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131101

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees