JPH08138067A

JPH08138067A - 線分アンチエイリアシング装置

Info

Publication number: JPH08138067A
Application number: JP6280180A
Authority: JP
Inventors: Hiroshi Nakayama; 寛中山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-11-15
Filing date: 1994-11-15
Publication date: 1996-05-31

Abstract

(57)【要約】【目的】理論線の上下又は左右の予め定められた幅の
画素の位置と理論線との距離を、計算せずに低減率を求
め、高速にアンチエイリアシング処理を行う装置を提供
すること。【構成】線分を出力手段に表示するために、線分の各
画素のデータをフレームバッファに記憶させるグラフィ
ックス装置において、線分の副軸方向に対して複数個の
画素データを順次発生させる画素発生手段３１、３２
と、各画素の輝度低減率を保持する低減率レジスタ３３
１と、前記画素発生手段の動作に同期して前記低減率レ
ジスタ３３１から必要な低減率データを取り出して各画
素データを出力する出力手段３３０を具備した副軸処理
手段を設けたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はグラフィックス処理装置
に係り、特に線分を表示するときに生ずるギザギザつま
りエイリアシングを抑制して表示するデータの品質を向
上する線分アンチエイリアシング装置に関する。

【０００２】一般にグラフィックス処理では、ユーザが
表示したい図形の形状や色、輝度などの情報を図形リス
トとして記述し、グラフィックス処理装置は図形リスト
を記述された順番に処理して、表示用の記憶手段に色や
輝度を格納することにより、最終的に絵を表示させてい
る。このようなグラフィックス処理装置は、電子回路や
部品の設計などのＣＡＤ分野等に用いられている。

【０００３】

【従来の技術】このようなグラフィックス処理装置で
は、ＣＲＴディスプレイ装置などの表示手段に線分を表
示することが重要な技術である。近年の装置では、表示
画面の解像度に合わせたフレームバッファに線分データ
を書き込み、そのデータをＣＲＴディスプレイのラスタ
走査に同期して読み出し、表示するのが一般的である。

【０００４】例えばワークステーションにおいて１２８
０×１０２４ドットの白黒ディスプレイでは、１２８０
×１０２４×１ビットのメモリ配列に表示データを格納
する。１２８０×１０２４の各単位は画素と呼ばれ、各
画素に「１」か「０」のデータを書き込むことによって
文字データや図形データを表示する。

【０００５】しかしこの方式では、メモリに離散的にデ
ータを格納するため、線分の表示においてエイリアシン
グと呼ばれるギザギザが発生して表示画像の品質を低下
させる。

【０００６】その例を図１１により説明する。図１１の
点線の格子はフレームバッファの各画素を表す。図１１
（Ａ）の実線Ｌは使用者の表示したい線分データを意味
する。使用者が表示したい線分は、本来図１１（Ａ）に
示すように、連続した実線である。ところがデータの格
納時においては、図１１（Ｂ）に示すように、離散的配
列であるフレームバッファの各画素に黒くデータを書き
込むため、線分は階段状に表示される。この現象は一般
的にエイリアシングと呼ばれている。

【０００７】このようなエイリアシングを除去する技術
としてアンチエイリアシングと呼ばれる表示方法が提案
されている。このアルゴリズムを図１１及び図１２を用
いて説明する。図１１の格子状の配列において、横方向
をＸ軸、縦方向をＹ軸と定義する。図１１の線分の場
合、線分の傾きは縦方向の方が小さく、このような線分
を主軸Ｘ、副軸Ｙの横線分という。このような横線分で
は、横方向に１ドットずれるとき、Ｙ座標が±１ドット
以内の範囲で変化する。なお縦線分は横線分のＸとＹの
役目を逆転すれば実現可能であるので、以下の説明では
横線分についてのみ説明する。

【０００８】図１１（Ｂ）に示す如く、通常の線分の描
画においては、横線分の左端点から各画素の描画を行
い、横方向に１ドット進行するに従い、理論線Ｌ上のＹ
座標に最も近い画素を選択し、その画素にデータを格納
する。

【０００９】一方、アンチエイリアシングと呼ばれるア
ルゴリズムは、図１２に示す如く、通常の描画方法によ
り描画される画素〔●〕に加え、上下１画素〔★〕ずつ
を描画する。つまりあるＸ座標に対してＹ軸方向に３画
素が描画されることになる。この際描画する画素の中心
点と、理論線Ｌとの間の距離を求め、その距離に応じて
描画する画素の輝度を変化させる。実際には、描画する
画素が理論線Ｌから離れるほど輝度を低くする。このよ
うにして見かけ上、線分の表示をぼかしてエイリアシン
グの影響を低減させる。

【００１０】なお、アンチエイリアシングを実現するた
めには、中間調の輝度が必要であるため、各画素で８ビ
ット程度の輝度情報が必要である。

【００１１】

【発明が解決しようとする課題】最近のグラフィックス
装置では、安価なメモリにより、この程度のメモリ量は
問題となっていない。しかしこのアルゴリズムを実現す
るためには、各画素ごとに輝度の低減率を計算する必要
があり、多大な演算量を必要とする。

【００１２】従来ではこの演算量を低減するため、テー
ブルを用いて各画素ごとに低減率を求めているが、それ
でも各画素毎に理論線Ｌとの距離を１つ１つ計算するの
で、通常の描画に比較して性能が著しく低減するという
問題点があった。本発明の目的は、これを改善した、簡
単な構成で高速なアンチエイリアシング装置を提供する
ことである。

【００１３】

【課題を解決するための手段】前記目的を達成するた
め、本発明では、図１（Ａ）に示す如く、制御部１と、
主軸処理部２と、副軸処理部３を設ける。主軸処理部２
は、横線分の場合、図１（Ｂ）に示す理論線ＬがＸ軸
（主軸）方向に増加したときにそのＸ座標の増分加算
と、Ｙ座標の増分加算と、画素の輝度の低減率を算出す
るものであり、Ｘ座標演算部２１、Ｙ座標演算部２２、
低減率演算部２３を有する。

【００１４】副軸処理部３は、横線分の場合Ｙ軸（副
軸）方向の増加分加算と、理論線Ｌの存在する画素とそ
の上下２画素との合計３画素の輝度の低減率を算出する
ものであり、Ｘ座標演算部３１、Ｙ座標演算部３２、低
減率演算部３３を有する。

【００１５】また低減率演算部２３には参照テーブル２
３１が設けられ、セレクタ２３０からのアドレスにより
参照されたとき、例えば８ビットのサイズの、副軸方向
の３画素分の低減率データを出力する。

【００１６】制御部１は、理論線Ｌの始点座標（Ｘｓ、
Ｙｓ）とＸ増分値（１．０）、Ｙ増分値（ｄｙ）を主軸
処理部２に送出し、またＸ増分値（０．０）とＹ増分値
（１．０）とシフト量（この例では８ビット）を副軸処
理部３に出力する。このとき、横線分の場合、始点のＸ
座標の小数部フィールドは０として入力される。また主
軸処理部２のＹ座標演算部２２に入力されるＹ増分値
（ｄｙ）は、理論線Ｌにおいて、Ｘ座標が１．０だけ増
分したときのＹ座標の増分値を示す。

【００１７】

【作用】初め、制御部１は主軸処理部２のＸ座標演算部
２１に対して理論線ＬのＸ始点ＸｓとＸ増分値（１．
０）を送出し、Ｘ始点レジスタ２１１、Ｘ増分レジスタ
２１３にセットされる。同時に制御部１はＹ座標演算部
２２に対して理論線ＬのＹ始点ＹｓとＹ増分値ｄｙを送
出し、Ｙ始点レジスタ２２１、Ｙ増分レジスタ２２３に
セットされる。なお横線分の場合、このときＸ始点レジ
スタ２１１にセットされるＸ始点ＸｓのＸ座標の小数部
フィールドは０として入力される。

【００１８】また制御部１は、副軸処理部３のＸ座標演
算部３１に対してはＸ増分値（０）を送出してＸ増分レ
ジスタ３１３にこのゼロがセットされ、Ｙ座標演算部３
２に対してはＹ増分値（１．０）を送出してＹ増分レジ
スタ２３にこの１．０がセットされ、低減率演算部３３
に対しては参照テーブル２３１に記入された低減率のサ
イズが８ビットであることにより、シフト量８を送出し
てシフト量レジスタ３３３にこの８がセットされる。

【００１９】最初は、主軸処理部２のＸ始点レジスタ２
１１には理論線ＬのＸ始点Ｘｓ（整数部のみのため図１
（Ｂ）に示す画素Ｅ００の中心値のＸ座標Ｘ₀である）
がセットされ、Ｘ増分レジスタ２１３には増分値１．０
がセットされ、Ｙ始点レジスタ２２１には理論線ＬのＹ
始点として（Ｙｓ−１）がセットされ、Ｙ増分レジスタ
２２３にはＹ増分値ｄｙがセットされる。そして横線分
のときセレクタ２３０はＹ座標演算部２２からの出力を
選択する。

【００２０】従って、主軸処理部２のＸ座標演算部２１
からはＸ始点Ｘｓの整数部Ｘ₀が出力されてＸ座標演算
部３１のＸ始点レジスタ３１１にセットされ、Ｙ座標演
算部２２からはＹ始点（Ｙｓ−１）が出力されてＹ座標
演算部３２のＹ始点レジスタ３２１にセットされ、参照
テーブル２３１はこのＹ始点Ｙｓの小数部をアドレスと
してアクセスされたことにより得られる、図１（Ｂ）に
示す画素Ｅ００、Ｅ０１、Ｅ０２に対する３つの低減率
が出力され低減率レジスタ３３１にセットされる。

【００２１】それ故、最初に副軸処理部３のＸ座標演算
部３１より図１（Ｂ）における画素Ｅ００〜Ｅ０２のＸ
始点Ｘ₀が出力され、Ｙ座標演算部３２よりＹｓ−１が
出力され、また低減率レジスタ３３１より画素Ｅ００に
対する減衰率が出力される。

【００２２】これにより出力制御部４では、画素Ｅ００
に対し、理論線Ｌの輝度にこの減衰率を乗じた値の輝度
で出力表示を行う。次にＹ座標演算部３２では加算器３
２０によりＹ始点レジスタ３２１の値に対してＹ増分レ
ジスタ３２３にセットされている数値１が加算されて
（Ｙｓ−１）＋１＝ＹｓがＹ始点レジスタ３２１にセッ
トされ、これが出力制御部４に出力される。

【００２３】このとき、Ｘ座標演算部３１でも、加算器
３１０により同様な演算が行われるが、このときＸ増分
レジスタにセットされた数値は０であるので、０加算が
行われる。従ってＹ座標演算部３２から前記Ｙｓが出力
されたときＸ座標演算部３１からＸ₀が出力されるの
で、今度は画素Ｅ０１に対する低減率が低減率レジスタ
３３１より出力される。

【００２４】それからＹ座標演算部３２では更に＋１加
算が行われＹｓ＋１がＹ始点レジスタ３２１にセットさ
れ、この値が出力制御部４に出力される。このとき、Ｘ
座標演算部３１からＸ₀が出力されるので、今度は画素
Ｅ０２に対する低減率が、低減率レジスタ３３１より出
力制御部４に出力され、この低減率により画素Ｅ０２が
表示制御される。

【００２５】この間に、主軸処理部２では加算器２１０
によりＸ始点レジスタ２１１にセットされたＸ₀とＸ増
分レジスタ２１３にセットされた数値１が加算されてＸ
₀＋１がＸ始点レジスタ２１１にセットされ、加算器２
２０によりＹ始点レジスタ２２１にセットされたＹｓ−
１とＹ増分レジスタ２２３にセットされたＹ増分値ｄｙ
が加算されて（Ｙｓ＋ｄｙ−１）がＹ始点レジスタ２２
１にセットされる。

【００２６】従って、前記の如く、画素Ｅ０１、Ｅ０
０、Ｅ０２に対する低減率がこれら画素データに同期し
て順次出力制御部４に出力されたあと、今度は同様にし
て画素Ｅ１１、Ｅ１０、Ｅ１２に対する低減率が出力制
御部４に出力される。このようにして、順次アンチエイ
リアシングのためのデータが得られ、アンチエイリアシ
ングが行われる。

【００２７】

【実施例】本発明の一実施例を図１〜図５に基づき詳述
する。制御部１は、図１に示す線分アンチエイリアシン
グ装置全体の制御と線分データの入力処理を行うもので
あり、図２に示す如き形式のデータが入力される。この
データは、横線分か縦線分かを示すヘッダＨと、理論線
のＸ座標始点Ｘｓ、Ｙ座標始点Ｙｓと、終点座標Ｅ（横
線分の場合はそのＸ座標Ｘ_E、縦線分の場合はそのＹ座
標Ｙ_E）と、線分の傾きｄ（横線分の場合は縦方向つま
りＹ増分値ｄｙ、縦線分の場合は横方向つまりＸ増分値
ｄｘ）等で構成される。

【００２８】座標データ及び傾きデータは、整数部フィ
ールドと、理論線を精度よく表現するため、線分アンチ
エイリアシング装置として物理的に許容される範囲の小
数部フィールドを持つ。ただし横線分の場合、Ｘ座標の
小数部フィールドは０として入力される。また縦線分の
場合、Ｙ座標の小数部フィールドが０として入力され
る。これらのデータの生成は、一般的なＣＰＵで行われ
る。

【００２９】実際には、この入力段階において、始点の
Ｙ座標については本来の値に０．５を加えておく。これ
は、Ｙ座標の増分加算を行った結果に対して、四捨五入
する処理をするのと同等の効果を簡単に実現するため、
予めＹ座標に０．５を加えておき小数部を切捨てる、つ
まり整数部だけを取り出すという、一般的な方式であ
る。

【００３０】さらに本発明では、それから数値１．０を
引いたものを始点のＹ座標入力とする。これにより、副
軸処理部３のＹ座標演算部３２において、Ｙ増分として
＋１を行うことにより本来の理論線の位置及びそれに＋
１、−１した位置の、副軸方向の連続３画素の位置を求
めることができる。

【００３１】即ち、本発明では、四捨五入処理を行うた
めに、予めＹ座標に０．５を加えておき、整数部だけを
取り出し、さらにそれから１．０を引いたものつまり、
本来のＹ座標から０．５を引いたものを始点のＹ座標入
力とする。これにより、図３に示す実線を本来の理論線
とした場合、本発明の主軸処理部２で増分加算を行うの
は点線Ｌ′で示す線分である。

【００３２】制御部１は、前記各パラメータをＸ始点レ
ジスタ２１１、Ｘ増分レジスタ２１３、Ｙ始点レジスタ
２２１、Ｙ増分レジスタ２２３に設定してＸ座標演算部
２１、Ｙ座標演算部２２を起動する。ここで横線分の場
合、前記の如く、Ｘ増分レジスタ２１３に数値１．０を
設定する。Ｘ座標演算部２１、Ｙ座標演算部２２は、起
動がかかるとＸ始点レジスタ２１１、Ｙ始点レジスタ２
２１のデータをそれぞれ副軸処理部３に出力する。そし
てＸ座標演算部２１では、加算器２１０によりＸ始点レ
ジスタ２１１にセットされたデータとＸ増分レジスタ２
１３にセットされたデータが加算されて、これが新たな
始点データとしてＸ始点レジスタ２１１にセットされ
る。

【００３３】同様にＹ座標演算部２２では、加算器２２
０によりＹ始点レジスタ２２１にセットされたデータと
Ｙ増分レジスタ２２３にセットされたデータ即ちＹ増分
値ｄｙが加算されて、これが新たな始点データとしてＹ
始点レジスタ２２１にセットされる。但し、副軸処理部
３がビジーの場合、主軸処理部２は出力処理の途中で副
軸処理部３が非ビジーになるまでウエイトする。

【００３４】次に低減率演算部２３の参照テーブル２３
１のデータと参照方法について説明する。図４はアンチ
エイリアシングを施される各画素と理論線Ｌとの距離を
示すものである。図４において、各画素の中心〔●〕が
Ｘ、Ｙ座標の整数の位置を示す。

【００３５】図４において、Ｘ＝１．０とＸ＝２．０で
は理論線Ｌからの距離の計算方式が異なる。座標Ｘ＝
１．０上では縦方向の３画素の中心画素（Ｙ＝２．０）
と理論線ＬのＹ座標を比較するとＹ＝２．０の位置の方
が大きく、図４における距離ｄ０１、ｄ０２、ｄ０３は
次式により算出される。

【００３６】ｄ０１＝３画素中心のＹ座標−理論線のＹ座標ｄ０２＝１．０−ｄ０１｝・・・ｄ０３＝１．０＋ｄ０１また座標Ｘ＝２．０上では、縦方向の３画素の中心画素
（Ｙ＝２．０）理論線ＬのＹ座標を比較すると、Ｙ＝
２．０の方が小さく、図４における距離ｄ１１、ｄ１
２、ｄ１３は次式により算出される。

【００３７】ｄ１１＝理論線のＹ座標−３画素中心のＹ座標ｄ１２＝１．０＋ｄ１１｝・・・ｄ１３＝１．０−ｄ１１となる。

【００３８】アンチエイリアシング処理では、このよう
にして求められた距離を用いて、各画素毎にテーブルを
参照するのが一般的であるが、本発明ではこれらの処理
を単純化して扱うため、参照テーブル２３１を以下のよ
うに構成する。

【００３９】まず距離ｄ０１やｄ１１に対して、図５
（Ａ）に示す如く、３画素分の低減率をパッキングした
値を参照テーブル２３１のエントリとする。図５（Ａ）
では、各低減率を８ビットで表現している。

【００４０】しかし前記式、から明らかなように、
距離ｄ０１とｄ１１とは値が同一でも参照する値が異な
るため、これらを区別して扱うように参照テーブル２３
１を工夫する必要がある。

【００４１】実際には、参照テーブル２３１を、図５
（Ｂ）に示す如く、２３１−０と２３１−１とに２区分
しておき、Ｙ座標の小数部の最上位ビット（０．５を表
現するビット）が０か１かにより参照テーブル２３１の
アクセス先を区分２３１−０か区分２３１−１かに変更
する。以下その理由について説明する。

【００４２】例えば図４において、Ｘ＝１．０における
理論線Ｌ上の（★）のＹ座標は、１．５≦Ｙ＜２．０であり、Ｘ＝２．０における理論線Ｌ上の（☆）のＹ座
標は、２．０≦Ｙ＜２．５である。

【００４３】本発明では、前記の如く、Ｙ座標から予め
０．５が減算されているので、Ｘ＝１．０では１≦Ｙ＜１．５であり、Ｘ＝２．０では、１．５≦Ｙ＜２．０となる。

【００４４】ここで、この小数部だけを取り出すと、Ｘ
＝１．０では、．０〜．４９９９・・・・・・となり、Ｘ＝２．０では、．５〜．９９９・・・・・・・となる。

【００４５】従って、前記ととを区別することが、
前記式と式を区別することになるが、これはこの
とから明らかなように、の場合はＹ座標の小数部の
最上位ビットは０であり、の場合はＹ座標の小数部の
最上位ビットは１であるので、図５（Ｂ）に示す如く、
Ｙ座標の小数部の最上位ビットが０のとき、前記式の
場合は参照テーブル２３１の区分２３１−０を参照し、
前記式の場合は区分２３１−１を参照すればよい。

【００４６】図５（Ｂ）の例では、参照アドレスとして
Ｙ座標の小数部の５ビットを使用している。そしてこの
参照テーブル２３１から得られた３つの低減率は、副軸
処理部３の低減率レジスタ３３１に出力される。

【００４７】図１（Ａ）に示す本発明の動作について、
横線分の例により説明する。制御部１に、図２に示す如
き形式のデータが入力される。これにより制御部１は、
主軸処理部２のＸ始点レジスタ２１１にＸ座標始点Ｘｓ
の整数部をセットし、Ｘ増分レジスタ２１３に増分値デ
ータ１．０をセットし、Ｙ始点レジスタ２２１には本来
の値のＹ座標始点Ｙｓより０．５を加えて１．０を引い
たもの、つまり本来の値より０．５を引いたものをセッ
トし、Ｙ増分レジスタ２２３には傾きとして、横線分の
場合にはＹ増分値ｄｙをセットする。

【００４８】このときセレクタ２３０はＹ始点レジスタ
２２１にセットされたデータを出力し、これにより参照
テーブル２３１が参照される。図１（Ｂ）の理論線Ｌの
場合には、始点の場合は、前記式のケースに相当する
ので、図５（Ｂ）に示す区分２３１−１がアクセスされ
て、図５（Ａ）に示すｄ１１に対するＬＵＴデータが出
力される。

【００４９】また副軸処理部３の、Ｘ始点レジスタ３１
１には、主軸処理部２のＸ始点レジスタ２１１より出力
されたＸ座標始点の整数部がセットされ、Ｘ増分レジス
タ３１３には制御部１より送出されたＸ増分値０がセッ
トされ、Ｙ始点レジスタ３２１には主軸処理部２のＹ始
点レジスタ２２１より出力された、本来の値より０．５
を引いたＹ始点のデータがセットされ、Ｙ増分レジスタ
３２３には制御部１より出力されたＹ増分値１．０が設
定される。

【００５０】そして低減率レジスタ３３１には参照テー
ブル２３１より出力された８×３＝２４ビットのＬＵＴ
データがセットされ、シフト量レジスタ３３３には制御
部１より出力されたこの参照テーブル２３１のサイズに
依存した、シフト量８がセットされる。

【００５１】このようにして、副軸処理部３のＸ座標演
算部３１、Ｙ座標演算部３２、低減率演算部３３は、そ
れぞれ各レジスタが設定されると制御部１からの指示に
より動作を開始する。主軸処理部２のＸ座標演算部２
１、Ｙ座標演算部２２、低減率演算部２３も、同様にし
て動作を行う。

【００５２】Ｘ座標演算部３１では、動作を開始する
と、Ｘ始点レジスタ３１１にセットされた始点データ、
例えば図３におけるＸ₀を出力制御部４に出力するとと
もに、始点データとＸ増分レジスタ３１３にセットされ
たＸ増分値０が加算器３１０により加算され、この加算
値が新たな始点データとしてＸ始点レジスタ３１１にセ
ットされる。この出力と加算をさらに２回繰り返すと停
止する。従って、図３に示すＸ₀が３回出力される。

【００５３】Ｙ座標演算部３２では、動作開始すると、
Ｙ始点レジスタ３２１にセットされた始点データ、例え
ば図３におけるＹ₀を出力制御部４に出力するととも
に、始点データとＹ増分レジスタ３２３にセットされた
Ｙ増分値ｄｙが加算器３２０により加算され、この加算
値が新たな始点データとしてＹ始点レジスタ３１１にセ
ットされる。この出力と加算をさらに２回繰り返すと停
止する。従って、図３に示すＹ₀、Ｙ₀＋１、Ｙ₀＋２
が順次出力される。

【００５４】低減率演算部３３では、動作開始すると、
低減率レジスタ３３１にセットされた最初の８ビットの
低減率（図５（Ａ）のｄ１１に対する場合は、ｄ１２に
対する低減率）を出力するとともに、シフタ３３０はシ
フト量レジスタ３３３にセットされた８ビット分右シフ
トして再び低減率レジスタ３３１にセットし、次の８ビ
ット（ｄ１１に対する低減率）を出力する。このような
出力とシフトをさらに２回繰り返すと停止する。従って
例えばｄ１２、ｄ１１、ｄ１３に対する低減率が前記画
素データの発生と同期して順次出力される。

【００５５】出力制御部４は、このようにして、最初
は、座標値Ｘ₀と座標値Ｙ₀と低減率ｄ１２を受け取
る。このとき、副軸処理部３のＹ座標演算部３２から整
数部のみ出力することにより４捨５入されたＹ座標値Ｙ
₀を得る。かくして得られた（Ｘ ₀、Ｙ₀）と低減率ｄ
１２つまり画素Ｅ００とその低減率ｄ１２を出力し、こ
れに応じた表示制御が行われる。

【００５６】次に出力制御部４は座標値Ｘ₀、Ｙ₀＋１
の整数部Ｙ₁と低減率ｄ１１を受け取り、かくして得ら
れた（Ｘ₀、Ｙ₁）と低減率ｄ１１つまり画素Ｅ０１と
その低減率ｄ１１を出力し、これに応じた表示制御が行
われる。

【００５７】同様にして３回目に画素Ｅ０２とその低減
率ｄ１３が出力され、これに応じた表示制御が行われ
る。このようにして、画素Ｅ００、Ｅ０１、Ｅ０２に対
するアンチエイリアシングが行われる。この場合、座標
値及び低減率データは必要なビット幅のデータを外部に
出力することができる。

【００５８】この間に主軸処理部２では、Ｘ座標演算部
２１においてＸ始点レジスタ２１１にセットされた始点
データとＸ増分レジスタ２１３にセットされたＸ増分値
１．０が加算器２１０で加算され、得られたデータ、即
ち図３におけるＸ₁がＸ始点レジスタ２１１にセットさ
れ、これが副軸処理部３のＸ始点レジスタ３１１にセッ
トされる。

【００５９】同様にＹ座標演算部２２では、Ｙ始点レジ
スタ２２１にセットされた始点データｙ₀とＹ増分レジ
スタ２２３にセットされたＹ増分値ｄｙが加算器２２０
で加算され、得られたデータ（ｙ₀＋ｄｙ）、即ち図３
におけるｙ₁がＹ始点レジスタ２２１にセットされ、こ
れが副軸処理部３のＹ始点レジスタ３２１にセットされ
る。

【００６０】また低減率演算部２３では、前記ｙ₁に基
づき、前記と同様に参照テーブル２３１をアクセスし、
ＬＵＴデータを出力し、これが副軸処理部３の低減率レ
ジスタ３３１にセットされる。

【００６１】これにより、前記と同様の処理が行われ、
今度は、図３における画素Ｅ１０、Ｅ１１、Ｅ１２に対
するアンチエイリアシングが行われる。このようなこと
を理論線Ｌの終端のＸ座標まで同様に行うことによりア
ンチエイリアシングが完了する。

【００６２】本発明の第２実施例を図６により説明す
る。図６では、画素データ発生手段の入力情報を保持す
るレジスタ群及び各画素の低減率を保持するレジスタを
２面構成で持つ。即ち、主軸処理部２におけるＸ座標演
算部２１ではＸ始点レジスタを２１１と２１１′、Ｘ増
分レジスタを２１３と２１３′の２面構成とし、Ｙ座標
演算部２２ではＹ始点レジスタを２２１と２２１′、Ｙ
増分レジスタを２２３と２２３′の２面構成とする。

【００６３】また副軸処理部３におけるＸ座標演算部３
１ではＸ始点レジスタを３１１と３１１′、Ｘ増分レジ
スタを３１３と３１３′の２面構成とし、Ｙ座標演算部
３２ではＹ始点レジスタを３２１と３２１′、Ｙ増分レ
ジスタを３２３と３２３′の２面構成とする。また低減
率演算部３３では低減率レジスタ３３１と３３１′の２
面構成とする。

【００６４】このように構成することにより２面構成の
一方をデータ入力用とし他方を作業用とし、データ入力
用で受けたデータを作業用にコピーして加算処理とか、
シフト処理等を行う。

【００６５】このように構成することにより、例えば、
副軸処理部３において、図３に示すＸ₀に関する処理、
つまり画素Ｅ００、Ｅ０１、Ｅ０２に対する演算処理を
実行中に、次のＸ₁に関するデータを主軸処理部２より
入力できる。このように、処理を実行中でも次の処理に
関するデータを受け取ることができ、連続的に処理を行
うことができるので、全体として高速処理が可能であ
る。

【００６６】なお２面構成は、副軸処理部３のみでも充
分な高速処理が可能である。本発明の第３実施例を図７
に基づき説明する。図７に示す第３実施例では、前記図
６に説明した副軸処理部と同様に、副軸処理部１０３の
Ｘ座標演算部１０３１、Ｙ座標演算部１０３２、低減率
演算部１０３３において、Ｘ始点レジスタ、Ｙ始点レジ
スタ、低減率レジスタをそれぞれ入力用Ｘ始点レジスタ
１０４１と作業用Ｘ始点レジスタ１０４１′、入力用Ｙ
始点レジスタ１０５１と作業用Ｙ始点レジスタ１０５
１′、入力用低減率レジスタ１０６１と作業用低減率レ
ジスタ１０６１′の２面構成で持つ。また、Ｘ増分レジ
スタ、Ｙ増分レジスタをそれぞれ入力用Ｘ増分レジスタ
１０４３と作業用Ｘ増分レジスタ１０４３′、入力用Ｙ
増分レジスタ１０５３と作業用Ｙ増分レジスタ１０５
３′の２面構成で持つ。

【００６７】また出力制御部１０４に分配器１０５を設
け、例えばＹ座標の奇数、偶数に応じて２つのフレーム
バッファ制御装置１１０、１１１及び２つのフレームバ
ッファ１１２、１１３に出力を分配する。

【００６８】即ち、Ｘ座標演算部１０３１、Ｙ座標演算
部１０３２、低減率演算部１０３３等が動作を開始する
と、入力用Ｘ始点レジスタ１０４１の値を作業用Ｘ始点
レジスタ１０４１′にコピーし、入力用Ｙ始点レジスタ
１０５１の値を作業用Ｙ始点レジスタ１０５１′にコピ
ーし、入力用低減率レジスタ１０６１の値を作業用低減
率レジスタ１０６１′にコピーする。また、入力用Ｘ増
分レジスタ１０４３の値を作業用増分レジスタ１０４
３′にコピーし、入力用Ｙ増分レジスタ１０５３の値を
作業用Ｙ増分レジスタ１０５３′にコピーする。そして
これら各作業用のレジスタを用いて加算又はシフト動
作、及び出力動作を行う。

【００６９】これによりＸ座標演算部１０３１、Ｙ座標
演算部１０３２、低減率演算部１０３３等が動作中に、
次の３画素分の処理を行うためのデータを主軸処理部が
入力用Ｘ始点レジスタ１０４１、入力用Ｙ始点レジスタ
１０５１、入力用低減率レジスタ１０６１、入力用Ｘ増
分レジスタ１０４３、入力用Ｙ増分レジスタ１０５３に
設定することが可能になり、処理を高速化することがで
きる。

【００７０】出力制御部１０４は、分配器１０５を設
け、例えばＹ座標の整数部の最下位１ビットの値により
偶数Ｙ座標出力と奇数Ｙ座標出力に出力を分配する。こ
のような分配器１０５を持つことにより、２つのフレー
ムバッファ制御装置１１０、１１１にデータを分配す
る。これはメモリアクセスが遅く、フレームバッファ制
御装置を並列に使用するような場合に効果がある。

【００７１】この例では、Ｙ座標の下位１ビットを用い
て分配制御したが、フレームバッファのメモリ構成によ
ってはＸ座標を用いてもよいし、また分配に関し下位の
複数ビットを用いて並列度を増してもよい。フレームバ
ッファ制御装置１１０、１１１は、分配器１０５から入
力される画素の低減率と理論線の輝度に基づいた輝度を
フレームバッファ１１２、１１３の画素の位置に記入す
る。

【００７２】本発明の第４実施例を図８に基づき説明す
る。図８では副軸処理部３の出力Ｘ座標値、Ｙ座標値及
び低減率を出力制御部１１４、１１５、１１６、１１７
に同時に出力し、出力制御部１１４〜１１７で選択され
たものをそれぞれフレームバッファ制御装置１６１〜１
６４に出力してフレームバッファ１７１〜１７４のこれ
らＸ座標値、Ｙ座標値で指示された画素に、その低減率
に基づきフレームバッファ制御装置で演算された輝度を
記入するものである。

【００７３】前記図７に示す第３実施例では、複数のフ
レームバッファ制御装置を介して複数のフレームバッフ
ァに対して出力する場合、フレームバッファ制御装置数
を増加することにより出力ピンの数が増加するので、こ
れをＬＳＩ化するとき問題となる。

【００７４】しかし、図８に示す第４実施例によれば、
出力制御部１１４、１１５、１１６、１１７の単位で並
列化するので各出力制御部におけるピン数は増加せずに
すむ。

【００７５】なお図８においては、出力制御部１１４に
比較器１２０と、マスク情報レジスタ１２１と、出力無
効制御部１２２が設けられ、比較器１２０においてマス
ク情報レジスタ１２１に記入されたマスク情報の下位２
ビットが副軸処理部３から出力されたＹ座標値と比較さ
れ、一致したとき比較器１２０は出力無効制御部１２２
を有効状態に制御し、副軸処理部３から出力されたＸ座
標値、Ｙ座標値、低減率をフレームバッファ制御装置１
６１に出力する。出力制御部１１５、１１６、１１７
も、選択値を除き出力制御部１１４と同様に構成されて
いる。

【００７６】図８の例では、マスク情報レジスタ１２１
のマスク情報である下位２ビットが数値ゼロを示し、マ
スク情報レジスタ１３１のマスク情報である下位２ビッ
トが数値１を示し、マスク情報レジスタ１４１のマスク
情報である下位２ビットが数値２を示し、マスク情報レ
ジスタ１５１のマスク情報である下位２ビットが数値３
を示している。

【００７７】従ってＹ座標値の下位２ビットが「００」
であれば、比較器１２０の出力により出力無効制御部１
２２は出力有効状態となり、そのとき副軸処理部３より
出力されたＸ座標値、Ｙ座標値、低減率を出力し、これ
らはフレームバッファ制御装置１６１に入力され、前記
Ｘ座標値、Ｙ座標値で指示されたフレームバッファ１７
１の画素に低減率に基づく輝度が記入される。

【００７８】Ｙ座標値の下位２ビットが「０１」であれ
ば、比較器１３０の出力により出力無効制御部１３２は
そのときのＸ座標値、Ｙ座標値、低減率を出力し、フレ
ームバッファ制御装置１６２にこれらが入力され、その
Ｘ座標値、Ｙ座標値で指示されたフレームバッファ１７
２の画素にこの低減率に基づく輝度が記入される。

【００７９】Ｙ座標値の下位２ビットが「１０」であれ
ば、比較器１４０の出力により出力無効制御部１４２は
そのときのＸ座標値、Ｙ座標値、低減率を出力し、フレ
ームバッファ制御装置１６３にこれらが入力され、その
Ｘ座標値、Ｙ座標値で指示されたフレームバッファ１７
３の画素にこの低減率に基づく輝度が記入される。

【００８０】またＹ座標値の下位２ビットが「１１」で
あれば、比較器１５０の出力により出力無効制御部１５
２はそのときのＸ座標値、Ｙ座標値、低減率を出力し、
フレームバッファ制御装置１６４にこれらが入力され、
そのＸ座標値、Ｙ座標値で指示されたフレームバッファ
１７４の画素にこの低減率に基づく輝度が記入される。

【００８１】上記図８に対する説明ではＹ座標の下位２
ビットを比較した例について説明したが、勿論出力制御
部の並列接続数に応じてこのマスク情報のビット数は変
更可能である。

【００８２】本発明の第５実施例を図９により説明す
る。線分のアンチエイリアシング方式として、グラフィ
ックスの規格（例えばシリコングラフィックス社のＧ
Ｌ）では、各画素の本来の輝度と、フレームバッファの
対応する画素の輝度とをブレンドする規格があり、一般
に広く用いられている。これを式で表現すると下記の式
となる。

【００８３】出力輝度＝線分の輝度×低減率＋フレームバッファの輝度・・・この処理は、例えば前記図７に示すフレームバッファ制
御装置１１０、１１１によって実施される。

【００８４】しかし前記式では、連続する線分の接続
点で同一の画素が２度描画されるため、格納される輝度
値が大きくなってしまう。例えば図９（Ｂ）に示す如
く、線分Ｌ₁、Ｌ₂、Ｌ₃・・・をアンチエイリアシン
グするとき、接続点Ｐ₁、Ｐ₂では同一の画素が２度描
画されるので輝度値が大きくなってしまう。

【００８５】これを回避するため、本発明の第５実施例
では、前記主軸処理部２の低減率演算部２３に、図９
（Ａ）に示す如く、通常の参照テーブル２３１とは別に
端点（始点、終点）用の参照テーブル２３２を別に持
ち、この端点用の参照テーブル２３２に予め減衰させた
低減率データを登録しておく。例えば通常の参照テーブ
ル２３１よりも１／２にした低減率データを登録してお
く。

【００８６】そして加算器５３とベースアドレスレジス
タ５５を設け、ベースアドレスレジスタ５５のベースア
ドレスデータを、セレクタ２３０より出力されたデータ
に加算したとき、端点用の参照テーブル２３２をアクセ
スし、ベースアドレスデータを加算しないときは通常の
参照テーブル２３１をアクセスするように構成する。

【００８７】いま、図９（Ｂ）に示す横線分である線分
Ｌ₁が、例えば図６に示す制御部１に入力されたとき、
制御部１から前記の如く、Ｘ始点、データ、Ｘ増分値、
Ｙ始点データ、Ｙ増分値等が主軸処理部２、副軸処理部
３等に送出されるが、このとき図９（Ａ）の加算器５３
に対して端点信号が送出され、この線分Ｌ₁に対する始
点については、セレクタ２３０から選択送出されたＹ座
標値とベースアドレスレジスタ５５から出力されたベー
スアドレスが加算されて端点用の参照テーブル２３２が
アクセスされる。

【００８８】線分Ｌ₁の中間点に対する処理の場合、加
算器５３に端点信号が印加されないため、セレクタ２３
０の出力により通常の参照テーブル２３１がアクセスさ
れる。ところで制御部１では、カウンタにより、この線
分Ｌ₁の終点座標をカウントしておき、処理が終点に達
するとき、端点信号を再び加算器５３に出力し、同様の
制御が行われる。このようにして線分Ｌ₁、Ｌ₂、・・
・の端点に対しては、端点用の参照テーブル２３２がア
クセスされるので、端点の２度書きによる輝度増加の影
響を防ぐことが可能となる。

【００８９】本発明の第６実施例を図１０により説明す
る。前記図９では、通常の処理の参照テーブル２３１と
端点用の参照テーブル２３２との２面の参照テーブルを
必要とする。しかしメモリの物理的制限により参照テー
ブルを２面持つことができない場合が存在する。本発明
の第６実施例はこのような場合に対処するものである。

【００９０】第６実施例では、前記低減率演算部３３
に、図１０に示す如く、シフト演算部３４０を設け、端
点に対し作業用低減率レジスタ３３１′の出力を１ビッ
ト右にシフト出力させる。

【００９１】シフト演算部３４０は、データを１ビット
右にシフトする１ビットシフタ３４１と、ゼロを出力す
るマスクデータレジスタ３４２と、１ビットシフタ３４
１の出力の先頭にマスクデータレジスタ３４２の出力を
挿入するマスク演算器３４３を具備する。

【００９２】前記制御部１から端点信号がオンつまりイ
ネーブル（ｅｎａｂｌｅ）信号が入力されたとき、シフ
ト演算部３４０が動作し、図１０（Ｂ）に示す如く、作
業用低減率レジスタ３３１′から出力された、例えば８
ビットのＸ₁Ｘ₂・・・Ｘ₇Ｘ₈が１ビットシフタ３４
１により１ビット右にシフトされたＸ₁Ｘ₂・・・Ｘ ₇
がマスク演算部３４３に入力される。

【００９３】このときマスク演算部３４３には、マスク
データレジスタ３４２からマスクデータ０が入力されて
おり、これを最上位ビットに記入した０Ｘ₁Ｘ₂・・・
Ｘ₇を演算してこれを出力する。これにより１ビットの
右シフトにより、端点の低減衰を５０％減衰することが
可能である。

【００９４】前記制御部１は、端点の処理でないとき端
点信号をオフつまりデゼーブル（ｄｅｓａｂｌｅ）信号
が入力され、作業用低減率レジスタ３３１′の出力がそ
のままスルーでシフト演算部３４０から出力される。

【００９５】前記実施例では参照テーブルに記入された
低減率が８ビットの例について説明したが、本発明は勿
論これに限定されるものではない。また前記実施例では
横線分の場合について説明したが本発明では勿論縦線分
に対しても適用できるものである。

【００９６】

【発明の効果】請求項１に記載された本発明によれば、
対称性のよい同期がとり易く、簡単な構成で高速な線分
アンチエイリアシング装置を提供することができる。

【００９７】請求項２に記載された本発明によれば、一
層の高速処理化を図ることができる。請求項３に記載さ
れた本発明によれば、処理の効率化を図ることができ
る。

【００９８】請求項４に記載された本発明によれば、Ｌ
ＳＩのピン数をあまり増加させることなく複数の出力制
御装置、フレームバッファ制御装置、フレームバッファ
等を並列接続できるので、ＬＳＩ化し易くなる。

【００９９】請求項５に記載された本発明によれば、線
分の端点の輝度を適正化することができる。請求項６に
記載された本発明によれば、線分の端点の輝度の適正化
を一枚の参照テーブルで可能となるので小形化できる。
しかも計算で行うので輝度の適性化を高速処理できる。

【図面の簡単な説明】

【図１】本発明の一実施例構成図及び線分説明図であ
る。

【図２】入力データ形式説明図である。

【図３】本来の理論線と本発明で増分計算を行う理論線
の関係状態説明図である。

【図４】描画画素と理論線の距離を示す図である。

【図５】参照テーブルのデータ構成及び参照状態説明図
である。

【図６】本発明の第２実施例構成図である。

【図７】本発明の第３実施例構成図である。

【図８】本発明の第４実施例構成図である。

【図９】本発明の第５実施例構成図である。

【図１０】本発明の第６実施例構成図である。

【図１１】理論上の線分とエイリアシング発生線分説明
図である。

【図１２】アンチエイリアシングを施した線分の説明図
である。

【符号の説明】

１制御部２主軸処理部３副軸処理部４出力制御部２１Ｘ座標演算部２２Ｙ座標演算部２３低減率演算部３１Ｘ座標演算部３２Ｙ座標演算部３３低減率演算部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０９Ｇ 5/20 9377−5ＨＧ０６Ｆ 15/68 ３１０Ｊ

Claims

【特許請求の範囲】

【請求項１】線分を表示するために、線分の各画素の
データをフレームバッファに記憶させるグラフィックス
装置において、線分の副軸方向に対して複数個の画素データを順次発生
させる画素発生手段と、各画素の輝度低減率を保持する
低減率レジスタと、前記画素発生手段の動作に同期して
前記低減率レジスタから必要な低減率データを取り出し
て各画素データを出力する出力手段を具備した副軸処理
手段を設けたことを特徴とする線分アンチエイリアシン
グ装置。
【請求項２】各画素の輝度低減率を保持する前記低減
率レジスタと、前記画素発生手段の入力情報を保持する
レジスタ群を２面構成とし、第１の画素データを処理し
ている期間に、第２の処理を行うための入力情報を設定
するようにしたことを特徴とする請求項１に記載された
線分アンチエイリアシング装置。
【請求項３】前記副軸処理手段により発生された各画
素の縦軸方向の座標値又は横軸方向の座標値の下位ビッ
トの情報をもとに、複数個のフレームバッファ制御装置
に画素データを分配する分配手段を有することを特徴と
する請求項１又は請求項２に記載された線分アンチエイ
リアシング装置。
【請求項４】前記副軸処理手段により発生された各画
素の縦軸方向の座標値又は横軸方向の座標値の下位ビッ
トの情報をマスク情報と比較する比較手段を設けること
により、複数個のフレームバッファを並列に配置構成す
るようにしたことを特徴とする請求項１又は請求項２に
記載された線分アンチエイリアシング装置。
【請求項５】低減率が記入された第１の参照テーブル
と、第１の参照テーブルに記入された低減率よりも減衰
された低減率の記入された第２の参照テーブルを設け、
線分の端点のみ前記第２の参照テーブルを参照するよう
に構成したことを特徴とする請求項１又は請求項２に記
載された線分アンチエイリアシング装置。
【請求項６】各画素の低減率を前記低減率レジスタか
ら取り出して出力するとき、低減率データをシフトする
シフト手段を設け、線分の端点のみ低減率データを減衰
して出力するように構成したことを特徴とする請求項１
又は請求項２に記載された線分アンチエイリアシング装
置。